JP2000284764A

JP2000284764A - ディスプレイ装置

Info

Publication number: JP2000284764A
Application number: JP11087828A
Authority: JP
Inventors: Kozo Masuda; 浩三増田; Ikuya Arai; 郁也荒井; Kazufumi Kikuchi; 和文菊池
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1999-03-30
Filing date: 1999-03-30
Publication date: 2000-10-13

Abstract

(57)【要約】【課題】ディスプレイ装置自身が表示可能な周波数範囲
外の映像信号が入力された場合でも、映像の表示を可能
にする。【解決手段】Ｒ，Ｇ，Ｂの映像信号が入力されるビデオ
処理回路（１）と、このビデオ処理回路（１）の出力に
基づき表示を行なう表示デバイス（２）と、水平及び垂
直同期パルスに基づいて前記表示デバイスを駆動するド
ライブ回路（６）と、前記ビデオ処理回路（１）及び、
ドライブ回路（６）を制御するＣＰＵ（３）とを有する
ディスプレイ装置に、このディスプレイ装置が映像表示
として対応可能な周波数範囲よりも大きい走査周波数を
持つ映像信号が入力された場合に、前記ＣＰＵ（３）の
制御に基づいて、ドライブ回路（６）供給される水平及
び垂直同期パルスの少なくとも一方に分周処理（周波数
のダウンコンバート処理）を施して上記周波数範囲内に
するための同期分周回路（５）を設けた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、特にコンピュータ
端末等に用いられる画像表示装置であって、パーソナル
コンピュータやワークステーションからの複数の走査周
波数を持つ映像信号に対応して映像を表示可能な、いわ
ゆるマルチスキャンタイプのディスプレイ装置に係り、
特にディスプレイ装置で映像表示として対応可能な周波
数範囲外の水平・垂直走査周波数を持つ映像信号が入力
されても、当該映像信号を表示することが可能なディス
プレイ装置に関する。

【０００２】

【従来の技術】図１８は、一般的なマルチスキャンタイ
プのディスプレイ装置の構成を示すブロック図である。
同図において、Ｒ−ｉｎ，G-in，B-inはそれぞれ、赤
色，緑色，青色の映像信号の入力端子、H-in，V-inはそ
れぞれ、水平及び、垂直同期パルスの入力端子、１はビ
デオ処理回路、２は表示デバイス、３はCPU、４は同期
処理回路、６はドライブ回路である。次に、各部の動作
について説明する。

【０００３】同期処理回路４は入力された映像信号、複
合同期パルス、あるいは入力端子H-in，V-inから入力さ
れた水平及び、垂直同期パルスH1，V1から所定極性の水
平パルス（H２）及び垂直パルス（V２）を生成し、CPU
３及び、ドライブ回路６に供給する。CPU３は同期処理
回路４の出力同期パルスH2，V2の周波数及から入力信号
を特定し、ビデオ処理回路１及び、ドライブ回路６を制
御する。ビデオ処理回路１は入力されたＲ１，Ｇ１，Ｂ
１の映像信号にＣＰＵ３からの制御情報に基づいて増
幅、レベルシフト等の信号処理を施し、表示デバイス２
に出力する。ドライブ回路６は入力された同期パルス及
び、該ＣＰＵ３からの制御情報に基づいて表示デバイス
２を駆動する。

【０００４】以上説明したように各部が動作することに
より、入力された映像信号を表示デバイス２上で画像表
示を行う。尚、このようなディスプレイ装置は、例えば
特開平８−８７２４０号公報に記載されている。

【０００５】

【発明が解決しようとする課題】上記従来技術では、デ
ィスプレイ装置自身が表示可能な周波数範囲外の映像信
号が入力された場合、全く表示できないという問題が有
る。例えば映像信号源がパーソナルコンピュータで、そ
の映像信号の水平走査周波数が100kHzであり、かつディ
スプレイ装置の映像表示として対応可能な水平走査周波
数の範囲が30kHz〜60kHzである場合、映像信号の水平走
査周波数はディスプレイ装置自身が表示可能な範囲を越
えているため、ディスプレイ装置は、そのパーソナルコ
ンピュータの画像を表示できない。このため、ディスプ
レイ装置を操作することができず、容易に元の周波数に
戻すことができない。

【０００６】また、ディスプレイ装置のみを交換した場
合、交換後のディスプレイ装置の対応周波数範囲が交換
前のディスプレイ装置よりも低い場合に同様な問題が発
生する可能性がある。

【０００７】本発明は、このような課題に鑑みて為され
たものであって、その目的は、対応可能な周波数範囲外
（特に、対応周波数範囲よりも高い周波数）の信号が入
力された場合でも、映像を表示することができるディス
プレイ装置を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
の、本発明に係るディスプレイ装置は、Ｒ，Ｇ，Ｂの映
像信号が入力されるビデオ処理回路と、前記ビデオ処理
回路の出力に基づき表示を行なう表示デバイスと、前記
映像信号と共に入力された所定周波数範囲にある水平及
び垂直同期パルスに基づいて前記表示デバイスを駆動す
るドライブ回路と、前記ビデオ処理回路及びドライブ回
路を制御するＣＰＵとを有するディスプレイ装置におい
て、入力された水平及び垂直同期パルスの少なくとも一
方の周波数が前記所定周波数範囲より大きい場合に、前
記ドライブ回路へ供給される水平及び垂直同期パルスの
少なくとも一方の周波数を低い方向に変換して前記所定
周波数範囲にする周波数変換手段を設けたことを特徴と
するものである。

【０００９】上記周波数変換手段（もしくはその機能
を）、前記ＣＰＵに内蔵させるようにしてもよい。ま
た、上記周波数変換手段は、前記ＣＰＵからの指令に基
づいて、前記入力水平及び垂直同期パルスの少なくとも
一方の周波数を１／ｎ(但し、ｎは２以上の整数)倍にす
る１／ｎ倍回路としてもよい。具体的には、該回路は、
前記入力水平及び垂直同期パルスの少なくとも一方を分
周する同期分周回路としてもよい。この場合、この同期
分周回路は、分周処理された後の同期パルスと分周処理
される前の同期パルスとを、前記ＣＰＵからの指令に基
づいて選択して前記ドライブ回路に供給する切換手段を
含むようにしてもよい。更に、上記１／ｎ倍回路を、前記水平及び垂直同期パル
スの少なくとも一方に周期的にマスク処理を施して、前
記ドライブ回路に供給する同期マスク回路としてもよ
い。この場合、この同期マスク回路は、前記ＣＰＵによ
って、前記同期パルスに対するマスク処理の禁止または
許可が制御されるように構成してもよい。

【００１０】更にまた、上記１／ｎ倍回路は、前記水平
及び垂直同期パルスの少なくとも一方の同期パルスに、
周期的に間引き処理を施して前記ドライブ回路に供給す
る間引き回路としてもよい。この場合、この間引き回路
は、前記間引き処理した同期パルスと間引き処理する前
の同期パルスとを選択して前記ドライブ回路に供給する
手段を含むようにしてもよい。

【００１１】入力同期パルスの周波数が、予め定められ
た所定周波数範囲よりも小さい場合、本発明において
は、以下のようにして同期パルスの周波数を当該所定周
波数範囲内にするものである。すなわち、本発明に係る
ディスプレイ装置の第２の特徴は、Ｒ，Ｇ，Ｂの映像信
号が入力されるビデオ処理回路と、前記ビデオ処理回路
の出力に基づき表示を行なう表示デバイスと、前記映像
信号と共に入力された所定周波数範囲にある水平及び垂
直同期パルスに基づいて前記表示デバイスを駆動するド
ライブ回路と、前記ビデオ処理回路及びドライブ回路を
制御するＣＰＵとを有するディスプレイ装置において、
入力された水平及び垂直同期パルスの少なくとも一方の
周波数が前記所定周波数範囲より小さい場合に、前記ド
ライブ回路へ供給される水平及び垂直同期パルスの少な
くとも一方に逓倍処理を施して前記所定周波数範囲にす
る周波数変換手段を設けたことにある。上記周波数変換手段は、逓倍処理した後の同期パルスと
逓倍処理する前の同期パルスとを前記ＣＰＵからの指令
に応じて選択して前記ドライブ回路に供給する切換手段
を有するものであってもよい。

【００１２】また、入力水平及び垂直同期パルスの周少
なくとも一方の周波数が前記所定周波数範囲外であると
きに、前記周波数変換手段の出力を前記ドライブ回路へ
供給するとともに、前記入力同期パルスの周波数が対応
周波数範囲外であることを示す情報を前記表示デバイス
上に表示するようにしてもよい。

【００１３】

【発明の実施の形態】本発明の実施の形態を図面を用い
て説明する。

【００１４】図１は本発明による一実施形態であるディ
スプレイ装置の構成を示すブロック図である。同図にお
いて、R-in，G-in，B-inはそれぞれ、赤色，緑色，青色
の映像信号の入力端子、H-in，V-inはそれぞれ、水平及
び、垂直同期パルスの入力端子、１はビデオ処理回路、
２は表示デバイス、３はCPU、４は同期処理回路、５は
同期分周回路、６はドライブ回路である。次に、各部の
動作について説明する。

【００１５】同期処理回路４は入力された映像信号、複
合同期パルス、あるいは入力端子H-in，V-inから入力さ
れた水平及び、垂直同期パルスH1，V1から所定極性の水
平パルス（H２）及び垂直パルス（V２）を生成し、ビデ
オ処理回路１、CPU３及び、同期分周回路５に供給す
る。この際、同期パルスの極性情報を検出してCPU３に
供給しても良い。CPU３は同期処理回路４の出力同期パ
ルスH2，V2の周波数及び入力同期パルスの極性情報から
入力信号を特定し、ビデオ処理回路１、ドライブ回路６
及び同期分周回路５を制御する。

【００１６】同期分周回路５は、同期処理回路４の出力
同期パルスH2，V2に分周処理を施することによって低い
方向に周波数変換（ダウンコンバート）された分周同期
パルスH3，V3を生成し、分周処理が施された同期パルス
H3，V3と分周処理が施されない同期パルスH2，V2のいず
れかを、CPU３からの指令に基づいて選択的にドライブ
回路６に供給する。また、ビデオ処理回路１は入力され
たＲ１，Ｇ１，Ｂ１の映像信号にＣＰＵ３からの制御情
報に基づいて増幅、レベルシフト等の信号処理を施し、
表示デバイス２に出力する。ドライブ回路６は入力され
た同期パルス及び、該ＣＰＵ３からの制御情報に基づい
て表示デバイス２を駆動する。このとき、表示デバイス
２が例えば陰極線管（ＣＲＴ）の場合には、ドライブ回
路６は電子ビームを偏向するための鋸波をＣＲＴの水平
・垂直偏向ヨークに供給してＣＲＴを駆動し、表示デバ
イス２が例えば液晶パネルである場合には、表示パネル
のラインを垂直方向に順次選択するためのパルス信号を
供給して液晶パネルを駆動する。

【００１７】以上説明したように各部が動作することに
より、入力された映像信号を表示デバイス２上で画像表
示を行う。ここで、表示デバイス２は、先に説明したよ
うにＣＲＴ方式でも液晶方式でもプラズマ方式でもよ
く、画像又は文字が表示できるデバイスであれば何でも
よい。すなわち、本発明は、表示デバイスの種類に限定
されるものではない。

【００１８】以下、上記同期分周回路５の具体的な回路
の一例を図2に示し、また、同図における主要部分のタ
イミング波形を図3に示し、両図を参照しながら詳細に
説明する。

【００１９】図２において、５１Hは水平同期パルス分
周器、５２Hは水平同期パルス幅生成器、５３Hは水平同
期パルス選択回路、５１Vは垂直同期パルス分周器、５
２Vは垂直同期パルス幅生成器、５３Vは垂直同期パルス
選択回路である。本実施形態では水平同期パルス分周器
５１H及び、垂直同期パルス分周器５１VはＤ−フリップ
フロップで構成し、水平同期パルス幅生成器５２Ｈ及
び、垂直同期パルス幅生成器５２Ｖはシングルショット
マルチバイブレータ５２H1で構成する場合の例について
述べる。

【００２０】Ｄ−フリップフロップ５１Ｈ１はその反転
出力端子をデータ入力端子Ｄに接続しているため、図３
波形２に示す水平同期パルスＨ２がＣＬＫ端子に入力さ
れると非反転出力端子Ｑの出力波形は図３波形３に示す
ように水平同期パルスＨ２の立ち上がりエッジのタイミ
ングでHigh→ Low→High→Lowと切り換わる波形H2Aとな
る。

【００２１】次に、シングルショットマルチバイブレー
タ５２H1は図３波形３（H2A)の立ち上がりエッジのタイ
ミングでHighレベルになり、あらかじめ設定された期間
Highレベルを維持しLowレベルになる。前記Highレベル
をホールドする時間を必要なパルス幅になるように設定
しておくことにより図３に示した波形４に示す所望の分
周水平同期パルス波形H2Bが水平同期パルス選択回路５
３Hの片方の入力端子に現れる。また、水平同期パルス
選択回路５３Hのもう片方の入力端子はＤ−フリップフ
ロップ５１Ｈ１のCLK入力端子に接続しているため、図
３波形２の水平同期パルスＨ２そのものが現れる。

【００２２】一方、ＣＰＵ３は、同期処理回路４の出力
同期パルスの周波数を測定し、その測定された周波数と
予め定められたディスプレイ装置自身が表示できる所定
周波数範囲とを比較する。尚、ここでは、同期処理回路
４の出力同期パルスの周波数を測定することにより、入
力映像信号の走査周波数を求めるようにしている。そし
て、この比較の結果、出力同期パルスの周波数が所定周
波数範囲内にある時は、分周処理を施していない水平同
期パルスH2、及び垂直同期パルスV2を選択して同期分周
回路５の出力同期パルスH3及びV3とするように、また出
力同期パルスの周波数が前記所定周波数範囲よりも高い
時は、分周処理を施した分周水平同期パルスH2B及び分
周垂直同期パルスV2Bを選択して同期分周回路５の出力
同期パルスH3及びV3とするように、制御信号CONT3を出
力して水平同期パルス選択回路５３H及び水平同期パル
ス選択回路５３Vを制御する。

【００２３】以上説明したような同期分周回路５の動作
によれば、入力されている映像信号の水平走査周波数及
び垂直走査周波数がディスプレイにおいて対応可能な周
波数範囲内にあるときは入力された同期パルスに基づい
て図４に示すように通常の表示を行う。一方、入力され
た映像信号の水平走査周波数及び垂直走査周波数がディ
スプレイにおいて対応可能な周波数範囲内よりも高い場
合は水平走査周波数及び垂直走査周波数を１／２に低速
化する。従って、この場合は、図３に示した波形図から
明らかなように、低速化された水平同期パルスの１周期
中に映像信号中の２つのラインが含まれる（低速化水平
同期パルスの１周期の前半は奇数番目のラインが、後半
は偶数番目のラインが表示される）ようになり、かつ低
速化された垂直同期パルスの１周期中に映像信号中の２
つのフレームが含まれる（低速化垂直同期パルスの１周
期の前半は奇数番目のフィールドが、後半は偶数番目の
フィールドが表示される）ことになる。よって、この場
合の画面は、図５に示すように水平及び垂直方向に各々
２つに区分された（外見上、実質的に同一な）４つの映
像が表示されることになる。この図５に示す表示例の場
合、左上の映像が奇数フレームの奇数ラインを用いた映
像、右上の映像が奇数フレームの偶数ラインを用いた映
像、左下の映像が偶数フレームの奇数ラインを用いた映
像、右下の映像が偶数フレームの偶数ラインを用いた映
像となる。すなわち、本発明を用いれば、同期パルスの
周波数がディスプレイが持つ対応可能な周波数範囲より
も大きい場合においても、入力映像信号本来の映像では
ないが、その内容が判別できる程度に映像の表示が可能
となる。従って、同期パルスの周波数がディスプレイが
持つ対応可能な周波数範囲よりも大きい場合に映像の表
示が不可能になったり、操作が不可能になったりという
状態を回避することができる。

【００２４】さらに、周波数異常（コンピュータからの
映像信号、同期パルスの周波数がディスプレイにおいて
対応可能な周波数範囲を超えている状態）であることを
示す文字、記号もしくは図形を含んでなる告知情報を、
ディスプレイ装置内部で生成して画面上にオーバーレイ
して表示し、ユーザに周波数の変更を促してもよい。こ
の告知情報は、ＣＰＵ３の内部で作成するようにしても
よいし、また別に設けたキャラクタジェネレーターで作
成してもよい。

【００２５】尚、本実施形態では入力映像信号の水平走
査周波数及び垂直走査周波数を１／２に分周する場合の
例について説明したが、これに限られるものではなく、
１／３，１／４ … １／ｎ（但し、ｎは２以上の整数）
分周の場合であっても本発明の範囲を逸脱するものでは
ない。さらに、本実施形態では入力映像信号の水平走査
周波数及び垂直走査周波数の両者を１／２にする場合の
例について述べたが、これに限られるものでなく、水平
走査周波数または垂直走査周波数のどちらか一方を分周
してもよく、また水平、垂直の分周比を各々別に定めて
もよい。

【００２６】本発明に係るディスプレイ装置の第１の実
施形態に用いられる同期分周回路５の具体的回路構成の
別の例を、図６を用いて説明する。図２と同一部分には
同一符号を付し、重複する説明は省略する。図２に示し
た回路構成は、水平同期パルス幅生成器５２Ｈ及び、垂
直同期パルス幅生成器５２Ｖはシングルショットマルチ
バイブレータ５２H1で構成する場合の例であるのに対
し、図６に示した回路構成は、水平同期パルス幅生成器
５２Ｈ及び垂直同期パルス幅生成器５２Ｖを、４ビット
のカウンタ52H2及び52V2で構成する。カウンタ52H2のCL
Kはクロック発生回路52H3から供給する。クロック発生
回路52H3は水晶発振器で構成しても良いし、PLL回路（P
hase Locked Loop）を用いて水平同期パルスH2を逓倍し
て生成しても良いし、CPU３の水晶発振器と共用しても
良いし、ＣＰＵ３の出力ポートから供給しても良い。ま
た、カウンタ52V2のCLKは水平同期パルス選択回路５３H
の出力信号を使用する。上記の通り水平同期パルス幅生
成器５２Ｈ及び、垂直同期パルス幅生成器５２Ｖを構成
することにより、水平同期パルス幅をクロック単位で管
理でき、垂直同期パルス幅は出力水平同期パルスH3の単
位で管理することができる。

【００２７】次に、本発明係るディスプレイ装置の第３
の実施形態を、図７を用いて説明する。本実施形態で
は、同期パルスに対して周期的（例えば１パルスおき
に）にマスク処理を行う同期マスク回路８を設け、ＣＰ
Ｕ３の制御に基づいて水平及び、垂直同期パルスを選択
的にマスクすることによりドライブ回路６に供給する同
期パルスの周波数を低下させるものである。

【００２８】以下、同期マスク回路８の構成例を図８、
ＣＰＵ３での同期パルスマスク割合の設定処理の手順を
図９、さらに、同期マスク回路８の各部のタイミングを
現す波形を図１０に示し、それらを参照しながら説明す
る。

【００２９】図８において、８Hは２入力１出力のANDゲ
ートであり、片方の入力端子には同期処理回路４から供
給された水平同期パルスH2を入力し、もう片方の入力端
子にはＣＰＵ３からの制御信号CONT3Hを入力する。この
構成により、ＣＰＵ３がCONT3HをLowレベルにすること
によって、水平同期パルスをマスクすることができる。
８Vは垂直同期パルスV2用のANDゲートであり、片方の入
力端子には同期処理回路４から供給された垂直同期パル
スV2を入力し、もう片方の入力端子にはＣＰＵ３からの
制御信号CONT3Vを入力する。

【００３０】次に、ＣＰＵ３における水平同期パルスの
マスク割合の設定処理の一例について図９を用いて説明
する。ステップ１において、入力水平同期パルス周波数
fH-inをディスプレイ装置自身が表示できる最高周波数
で除し、その商をｍとする。そして、ステップ２でｍの
値に応じて同期パルスをマスクするための信号CONT3Hを
出力する。すなわち、本処理においては、このｍをマス
クするか否かを決定するためのフラグを格納する変数と
しているものである。

【００３１】ここで、対応可能な水平走査周波数範囲を
30kHz〜60kHz（すなわち、対応可能な最高水平走査周波
数が60kHz）、垂直走査周波数範囲を50Hz〜70Hz（すな
わち、対応可能な最高垂直走査周波数が70Hz）で、かつ
ディスプレイ装置に、水平走査周波数が100kHz，垂直走
査周波数が100Hzの映像信号を入力した場合を例を挙
げ、その動作を説明する。

【００３２】ステップ１において、水平走査周波数が10
0kHzを最高水平走査周波数が60kHzで除すると、その商
は１よりも大きくなる。ここでは、商が１よりも大きい
場合にｍ＝１として、マスク処理のフラグを「ON」とす
る。従って、この例においては、ｍに１が格納され、マ
スク処理のフラグが「ON」される。次にステップ２に移
行し、同期マスク信号CONT3を出力する。ｍ＝０であれ
ば、マスク処理を実行しないためＣＰＵ３は図１０の波
形３に示す信号を出力せず、一方、ｍ＝１のときは、マ
スク処理のフラグが「ON」なので、ＣＰＵ３は図１０の
波形３に示すように水平同期パルス毎にHigh→Low→Hig
h→Lowと交互に切り換わる信号を出力する。この例では
ｍ＝１であるため、そのマスク処理のための信号が出力
され、図１０の波形3（CONT3）がLowレベルの期間はAND
ゲート８Hによってマスクされる。従って、ANDゲート８
Hの出力は図１０波形４に示す様に１／２の周波数とな
る。よって、ドライブ回路６に供給する水平同期パルス
の周波数を50kHzに低速化し、ドライブ回路が対応でき
る周波数とする。また、垂直同期パルスにも同様の処理
を施すことにより、１／２の周波数に低下させることに
より、ドライブ回路６に供給する垂直同期パルスの周波
数は50Hzになり、ドライブ回路が対応できる周波数とな
る。その結果、図５に示すように４つの画面とはなる
が、簡易表示可能となる。尚、本実施形態では入力映像
信号の水平走査周波数及び垂直走査周波数を１／２に低
速化する場合の例について説明したが、これに限られる
ものではなく、１／３，１／４…１／ｎ（但し、ｎは２
以上の整数）分周の場合であっても本発明の範囲を逸脱
するものではない。さらに、本実施形態では入力映像信
号の水平走査周波数及び垂直走査周波数の両者を１／２
に低速化する場合の例について述べたが、これに限られ
るものでなく、水平走査周波数または垂直走査周波数の
どちらか一方であっても構わない。

【００３３】次に、本発明の係るディスプレイ装置の第
３の実施形態を図１１を用いて説明する。本実施形態
は、ＣＰＵ３の内部で水平及び、垂直同期パルスを選択
的にマスクする点が先に説明した第２の実施形態と異な
るものである。ＣＰＵ３に同期パルスの処理機能が内蔵
されている場合にはＣＰＵ３単独でのマスク処理が可能
である。図１２に水平同期パルス及び、垂直同期パルス
をマスクすることにより、ドライブ回路６に供給する水
平同期パルス及び、垂直同期パルスの周波数を１／２，
１／３，１／４に低速化した場合の例を示す。尚、本実
施形態では入力映像信号の水平走査周波数及び垂直走査
周波数を１／２，１／３，１／４に低速化する場合の例
について説明したが、これに限られるものではなく、1/
n（ｎは実数）分周の場合であっても本発明の範囲を逸
脱するものではない。さらに、本実施形態では入力映像
信号の水平走査周波数及び垂直走査周波数の両者に低速
化処理を施す場合の例について述べたが、これに限られ
るものでなく、水平走査周波数または垂直走査周波数の
どちらか一方であっても構わない。

【００３４】次に、本発明の第４の実施形態を図１３乃
至図１５を用いて以下に説明する。本実施形態は、同期
逓倍回路９を有し、同期処理回路の出力同期パルスを高
速化してドライブ回路６に供給する点が上述した実施形
態と異なる。この第４の実施形態の全体的な構成を図１
３に示し、この図１３に示された同期逓倍回路９の具体
的な回路の一例を図１４に示し、その主要部分の動作を
示すタイミング波形を図１５に示す。入力された水平，
及び垂直の同期パルスを２倍の周波数に逓倍する場合の
例について動作を説明する。

【００３５】尚、図６と同一部分には同一符号を付し、
重複する説明は省略する。図１４において、９１Ｈ及
び、９１Vはそれぞれ、水平，及び垂直の同期パルス逓
倍器であり、図１５波形２の水平同期パルスに逓倍処理
を施し、図１５波形３に示すような入力の２倍の周波数
の方形波を生成する。このように動作する同期パルス逓
倍器はPLL等により実現できる。水平同期パルス幅生成
器５２Hは水平同期パルス逓倍器９１Hの出力信号に同期
パルス幅を付加し、水平同期パルス選択回路５３Hの片
方の入力端子に供給する。水平同期パルス選択回路５３
Hのもう片方の入力端子に入力水平同期パルスそのもの
を入力することにより、CPU３からの制御信号CONT3によ
り逓倍処理を施した水平同期パルスと逓倍処理を施す前
の入力水平同期パルスそのものを選択的に出力すること
ができる。垂直同期パルスにおいても水平同期パルスと
同様である。

【００３６】図１６に低倍処理を施した場合の表示画像
の一例を示す。本実施形態は水平及び、垂直同期パルス
を２倍の周波数に逓倍する場合の例のため、図１６に示
すように画像の１／４のエリアを表示することとなる。
但し、２重像を避けるため、表示を行わない期間の映像
信号はマスクしておく必要がある。また、入力された水
平及び、垂直同期パルスに対する同期逓倍回路９の出力
同期パルスの位相を変化させることにより、図１７に示
すように画像の下部を表示するスクロール機能が実現で
きる。尚、本実施形態では入力映像信号の水平走査周波
数及び垂直走査周波数を２倍にに高速化する場合の例に
ついて説明したが、これに限られるものではなく、n
（ｎは実数）倍に逓倍する場合であっても本発明の範囲
を逸脱するものではない。さらに、本実施形態では入力
映像信号の水平走査周波数及び垂直走査周波数の両者に
低速化処理を施す場合の例について述べたが、これに限
られるものでなく、水平走査周波数または垂直走査周波
数のどちらか片方であっても構わない。

【００３７】以上説明を分かり易くするために本発明の
項目毎に実施形態を示して説明した。従って、本明細書
に記載した各実施形態を如何様に組み合わせてもよいこ
とは自明である。また、上記実施形態ではディスプレイ
が対応している周波数より高い周波数の映像信号が入力
された場合の例について主として説明したが、これに限
られるものではなく、ディスプレイが対応している周波
数より低い周波数の映像信号が入力された場合であって
も本発明の範囲を逸脱するものではない。

【００３８】さらに、表示デバイスとしてはCRTに限ら
れるものではなく、液晶やプラズマと言ったマトリクス
タイプであっても良い。

【００３９】

【発明の効果】以上説明したように本発明によれば、デ
ィスプレイ装置の対応周波数範囲外の水平・垂直走査周
波数を映像信号が入力された場合でも、その映像信号に
基づく映像の表示を行うことができる。また、ユーザが
パーソナルコンピュータの映像信号の走査周波数をディ
スプレイ装置が表示できる周波数に変更することができ
る。従って、ディスプレイ装置が表示できないために、
パーソナルコンピュータが操作できなくなることが回避
できる。

【図面の簡単な説明】

【図１】本発明係るディスプレイ装置の第１の実施形態
を示す図である。

【図２】図１に示した同期分周回路５の具体的な回路構
成の一例を示す図である。

【図３】図２に示した同期分周回路５の各部の動作波形
を示す図である。

【図４】本発明に係るディスプレイ装置に、対応周波数
範囲内の映像信号が入力された場合の表示画面の一例を
示す図である。

【図５】本発明に係るディスプレイ装置に、対応周波数
範囲を越えた走査周波数の映像信号が入力された場合の
表示画面の一例を示す図である。

【図６】図１に示した同期分周回路５の具体的な回路構
成の別の例を示す図である。

【図７】本発明に係るディスプレイ装置の第２の実施形
態を示す図である。

【図８】図７に示した同期マスク回路８の具体的な回路
構成の一例を示す図である。

【図９】本発明の第２の実施形態によるマスク処理を実
行するための、ＣＰＵ３の処理手順を示す図である。

【図１０】図８に示した同期マスク回路８の各部の動作
波形を示す図である。

【図１１】本発明に係るディスプレイ装置の第３の実施
形態を示す図である。

【図１２】本発明によるディスプレイ装置のCPUの出力
同期パルスを示す図である。

【図１３】本発明に係るディスプレイ装置の第４の実施
形態を示す図である。

【図１４】図１３に示した同期逓倍回路９の具体的な回
路構成の一例を示す図である。

【図１５】図１４に示した同期逓倍回路９の各部の動作
波形を示す図である。

【図１６】本発明に係るディスプレイ装置の第４の実施
形態において、対応周波数範囲外の映像信号が入力され
た場合の表示画面の一例を示す図である。

【図１７】本発明に係るディスプレイ装置の第４の実施
形態において、対応周波数範囲外の映像信号が入力され
た場合の表示画面の一例を示す図である。

【図１８】従来のディスプレイ装置の構成を示す図であ
る。

【符号の説明】

１…ビデオ処理回路、２…表示デバイス、３… CPU、４
…同期処理回路、５…同期分周回路、６…ドライブ回
路、７…ディスプレイ装置、51H…水平同期パルス分周
器、５２H…水平同期パルス幅生成器、５３H…水平同期
パルス選択回路、５２H1…シングルショットマルチバイ
ブレータ、５１V…垂直同期パルス分周器、５２V…垂直
同期パルス幅生成器、、５３V…垂直同期パルス選択回
路、５２V1…シングルショットマルチバイブレータ、、
５３V…垂直同期パルス選択回路、５２H２…カウンタ、
５２H3…クロック発生回路、８…同期マスク回路、８
H，８V…ANDゲート、９…同期逓倍回路、９H…水平同期
パルス逓倍器、１０…垂直同期パルス逓倍器。

───────────────────────────────────────────────────── フロントページの続き (72)発明者菊池和文神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所映像情報メディア事業部内Ｆターム(参考） 5C025 AA30 BA05 BA18 BA24 DA10 5C058 BA01 BA21 BA22 BA35 BB10 BB17 BB19 BB21 BB25 5C068 AA20 LA02 LA03 LA05 5C082 AA01 BA02 BA12 BA34 BC03 BC16 CA18 CA32 CA81 CA84 CB01 DA76 DA86 MM06

Claims

【特許請求の範囲】

【請求項１】所定周波数範囲にある水平及び垂直同期パ
ルスに基づいて、映像を表示するための表示デバイスを
駆動するドライブ回路を備えたディスプレイ装置におい
て、入力された水平及び垂直同期パルスの少なくとも一方の
周波数が前記所定周波数範囲よりも大きいときに、前記
ドライブ回路に供給する水平及び垂直同期パルスの少な
くともいずれか一方の周波数を低い方向に変換して前記
所定周波数範囲内にする周波数変換手段を有することを
特徴とするディスプレイ装置。
【請求項２】前記周波数変換手段は、前記入力水平及び
垂直同期パルスの少なくともいずれか一方の周波数を、
１／ｎ(但し、ｎは２以上の整数)倍にするための回路で
あることを特徴とする請求項１に記載のディスプレイ装
置。
【請求項３】前記周波数変換手段によって周波数変換さ
れた同期パルスが前記ドライブ回路に入力された場合、
前記表示デバイスの画面上に、水平及び／または垂直方
向に区分した各々入力映像信号に対応する複数の映像が
表示されることを特徴とする請求項１または２に記載の
ディスプレイ装置。
【請求項４】前記周波数変換手段によって水平及び垂直
同期パルスの周波数を各々１／ｎ倍した場合、水平及び
垂直方向に各々ｎ個に区分されたｎ×ｎ個の映像表示す
るようにしたことを特徴とする請求項２に記載のディス
プレイ装置。
【請求項５】Ｒ，Ｇ，Ｂの映像信号が入力されるビデオ
処理回路と、前記ビデオ処理回路の出力に基づき表示を
行なう表示デバイスと、前記映像信号と共に入力された
所定周波数範囲にある水平及び垂直同期パルスに基づい
て前記表示デバイスを駆動するドライブ回路と、前記ビ
デオ処理回路及びドライブ回路を制御するＣＰＵとを有
するディスプレイ装置において、入力された水平及び垂直同期パルスの少なくとも一方の
周波数が前記所定周波数範囲より大きい場合に、前記ド
ライブ回路へ供給される水平及び垂直同期パルスの少な
くとも一方の周波数を低い方向に変換して前記所定周波
数範囲にする周波数変換手段を設けたことを特徴とする
ディスプレイ装置。
【請求項６】前記ＣＰＵが、前記周波数変換手段を含む
ことを特徴とする請求項５に記載のディスプレイ装置。
【請求項７】前記周波数変換手段は、前記入力水平及び
垂直同期パルスの少なくともいずれか一方の周波数を１
／ｎ(但し、ｎは２以上の整数)倍にする１／ｎ倍回路で
あることを特徴とする請求項５または６に記載のディス
プレイ装置。
【請求項８】前記１／ｎ倍回路は、前記入力水平及び垂
直同期パルスの少なくともいずれか一方を分周する同期
分周回路であることを特徴とする請求項７に記載のディ
スプレイ装置。
【請求項９】前記同期分周回路は、分周処理した後の同
期パルスと分周処理する前の同期パルスとを、前記ＣＰ
Ｕからの指令に基づいて選択して前記ドライブ回路に供
給する切換手段を有することを特徴とする請求項８に記
載のディスプレイ装置。
【請求項１０】前記１／ｎ倍回路は、前記水平及び垂直
同期パルスの少なくとも一方に周期的にマスク処理を施
して、前記ドライブ回路に供給する同期マスク回路であ
ることを特徴とする請求項７に記載のディスプレイ装
置。
【請求項１１】前記同期マスク回路は、前記ＣＰＵによ
って、前記同期パルスに対するマスク処理の禁止または
許可が制御されることを特徴とする請求項１０に記載の
ディスプレイ装置。
【請求項１２】前記１／ｎ倍回路は、前記水平及び垂直
同期パルスの少なくとも一方の同期パルスに、周期的に
間引き処理を施して前記ドライブ回路に供給する間引き
回路であることを特徴とする請求項７に記載のディスプ
レイ装置。
【請求項１３】前記間引き回路は、前記間引き処理した
同期パルスと間引き処理する前の同期パルスとを選択し
て前記ドライブ回路に供給する手段を更に含むことを特
徴とする請求項１２に記載のディスプレイ装置。
【請求項１４】Ｒ，Ｇ，Ｂの映像信号が入力されるビデ
オ処理回路と、前記ビデオ処理回路の出力に基づき表示
を行なう表示デバイスと、前記映像信号と共に入力され
た所定周波数範囲にある水平及び垂直同期パルスに基づ
いて前記表示デバイスを駆動するドライブ回路と、前記
ビデオ処理回路及びドライブ回路を制御するＣＰＵとを
有するディスプレイ装置において、入力された水平及び垂直同期パルスの少なくとも一方の
周波数が前記所定周波数範囲より小さい場合に、前記ド
ライブ回路へ供給される水平及び垂直同期パルスの少な
くとも一方に逓倍処理を施して前記所定周波数範囲にす
る周波数変換手段を設けたことを特徴とするディスプレ
イ装置。
【請求項１５】前記周波数変換手段は、逓倍処理した後
の同期パルスと逓倍処理する前の同期パルスとを前記Ｃ
ＰＵからの指令に応じて選択して前記ドライブ回路に供
給する切換手段を有することを特徴とする請求項１４に
記載のディスプレイ装置。
【請求項１６】請求項６、７または１４に記載のディス
プレイ装置において、入力水平及び垂直同期パルスの周
少なくとも一方の周波数が前記所定周波数範囲外である
ときに、前記周波数変換手段の出力を前記ドライブ回路
へ供給するとともに、前記入力同期パルスの周波数が対
応周波数範囲外であることを示す情報を前記表示デバイ
ス上に表示するようにしたことを特徴とするディスプレ
イ装置。