JP2000278238A - System and device for guard interval insertion type orthogonal frequency division multiplex modulation - Google Patents
System and device for guard interval insertion type orthogonal frequency division multiplex modulationInfo
- Publication number
- JP2000278238A JP2000278238A JP11077023A JP7702399A JP2000278238A JP 2000278238 A JP2000278238 A JP 2000278238A JP 11077023 A JP11077023 A JP 11077023A JP 7702399 A JP7702399 A JP 7702399A JP 2000278238 A JP2000278238 A JP 2000278238A
- Authority
- JP
- Japan
- Prior art keywords
- discrete fourier
- guard interval
- complex
- fourier inverse
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、離散フーリエ逆変
換（Inverse Descrete Fourier Transform）を用いる直
交周波数分割多重（Orthogonal Frequency Division Mu
ltiplexing）変調方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an Orthogonal Frequency Division Multiplexer using an Inverse Descrete Fourier Transform.
ltiplexing) modulation scheme.
【０００２】[0002]
【従来の技術】近年、互いに直交する多数の搬送波（キ
ャリア）を使用した、直交周波数分割多重（ＯＦＤＭ）
方式が盛んに開発されている。ＯＦＤＭ方式は、高速且
つ高密度信号のディジタル伝送方式として注目されてい
る。このＯＦＤＭ方式は、高品質且つ干渉に強い点で特
に自動車等に於ける移動受信に適したオーディオ信号、
映像信号の伝送手段として有望視されている。2. Description of the Related Art In recent years, orthogonal frequency division multiplexing (OFDM) using a large number of carriers orthogonal to each other.
The method is being actively developed. The OFDM scheme is receiving attention as a digital transmission scheme for high-speed and high-density signals. This OFDM system is an audio signal that is suitable for mobile reception especially in an automobile or the like because of its high quality and strong resistance to interference.
Promising as a means for transmitting video signals.
【０００３】ＯＦＤＭ方式は、互いに直交する数百或い
は数千の搬送波を用いることで、各搬送波のデータレー
トを数百分の１或いは数千分の１に落とすことができ
る。これにより、いわゆるマルチパスによる干渉を軽減
させることができる。更に、実質的な信号（有効シンボ
ル）と、受信サイドで除去される前提で送信される信号
（ガードインターバル、ＧＩ）を反復的に送信すること
で、マルチパスによる干渉をより低減することが行われ
ている。The OFDM system can reduce the data rate of each carrier to hundreds or thousands by using hundreds or thousands of carriers orthogonal to each other. This can reduce so-called multipath interference. Further, by repeatedly transmitting a substantial signal (effective symbol) and a signal (guard interval, GI) transmitted on the premise that the signal is removed on the receiving side, it is possible to further reduce multipath interference. Have been done.
【０００４】ＯＦＤＭ方式におけるキャリアは、送信す
る有効シンボル長（時間）をＴとしたき、隣り合うキャ
リアの周波数間隔は１/Ｔである。キャリアがＮ本のＯ
ＦＤＭ方式は、キャリアの帯域幅はＮ/Ｔである。ま
た、ガードインターバル（ＧＩ）を挿入しない場合、送
信側及び受信側のディジタルデータのサンプリング周波
数ｆsは、キャリアの帯域幅Ｎ/Ｔに等しい。ガードイン
ターバル（ＧＩ）を挿入する場合は、送信側のガードイ
ンターバル（ＧＩ）挿入後、及び受信側のガードインタ
ーバル（ＧＩ）除去前のディジタルデータのサンプリン
グ周波数ｆsは、キャリアの帯域幅Ｎ/Ｔに等しい。送信
側のガードインターバル（ＧＩ）挿入前、受信側のガー
ドインターバル（ＧＩ）除去後のディジタル回路におけ
るディジタル周波数は、設計により様々に設定すること
ができる。送信側で離散フーリエ逆変換、受信側で離散
フーリエ変換を行う際は、送信側の離散フーリエ逆変換
器、受信側の離散フーリエ変換器のポイント数は原則的
にどちらもＮポイントである。In a carrier in the OFDM system, the effective symbol length (time) to be transmitted is T, and the frequency interval between adjacent carriers is 1 / T. Carrier is N O
In the FDM scheme, the bandwidth of a carrier is N / T. When the guard interval (GI) is not inserted, the sampling frequency f s of the digital data on the transmission side and the reception side is equal to the bandwidth N / T of the carrier. When inserting a guard interval (GI) is, after the guard interval (GI) insertion on the transmitting side, and the sampling frequency f s of the digital data before receiving side of the guard interval (GI) removal, bandwidth N / T of the carrier be equivalent to. The digital frequency of the digital circuit before inserting the guard interval (GI) on the transmitting side and after removing the guard interval (GI) on the receiving side can be variously set by design. When performing the inverse discrete Fourier transform on the transmitting side and the discrete Fourier transform on the receiving side, the number of points of each of the inverse discrete Fourier transformer on the transmitting side and the discrete Fourier transformer on the receiving side is N in principle.
【０００５】ＯＦＤＭ方式の変調の概略を図６に示す。
伝送すべきシリアル信号列を直並列変換器（Ｓ／Ｐ）９
０１により並列信号とし、マッピング回路９０２による
マッピングの後、Ｎ対のデータＡk、Ｂk（０≦ｋ≦Ｎ−
１）として離散フーリエ逆変換器（ＩＤＦＴ）９０３に
出力する。離散フーリエ逆変換器（ＩＤＦＴ）９０３は
入力データをＮ個の複素数Ａk＋ｊＢk（０≦ｋ≦Ｎ−
１、ｊは虚数単位）と扱い、離散フーリエ逆変換し、Ｎ
個の複素数Ｉn＋ｊＱnの実数部Ｉn、虚数部Ｑn（０≦ｎ
≦Ｎ−１、ｊは虚数単位）として出力する。FIG. 6 shows an outline of modulation in the OFDM system.
Serial-parallel converter (S / P) 9 for transmitting serial signal sequence to be transmitted
01, a parallel signal, and after mapping by the mapping circuit 902, N pairs of data A k , B k (0 ≦ k ≦ N−
The result is output to an inverse discrete Fourier transformer (IDFT) 903 as 1). An inverse discrete Fourier transformer (IDFT) 903 converts the input data into N complex numbers A k + jB k (0 ≦ k ≦ N−
1, j are imaginary units), inverse discrete Fourier transform, and N
The real part I n of complex numbers I n + jQ n, the imaginary part Q n (0 ≦ n
≦ N−1, j is an imaginary unit).
【０００６】この２組の並列信号Ｉn及びＱn（０≦ｎ≦
Ｎ−１）を並直列変換器（Ｐ／Ｓ）９０４Ｉ及び９０４
Ｑでそれぞれディジタル直列信号ＩR及びＱRとする。次
に後述する方法によりガードインターバル（ＧＩ）がＧ
Ｉ挿入回路９１０Ｉ、９１０Ｑにより挿入されたディジ
タル直列信号ＩD及びＱDが生成される。次にディジタル
直列信号ＩD及びＱDをそれぞれディジタル／アナログ変
換器（Ｄ／Ａ）９０５Ｉ及び９０５Ｑによりアナログ信
号ＩA及びＱAに変換し、低域濾波器（ＬＰＦ）９０６Ｉ
及び９０６Ｑにて低域濾波する。このように得られた２
つのアナログ信号を、各々位相のπ/２ずれた正弦波
（周波数はサンプリング周波数ｆs）と乗じ、加算する
ことにより中間周波数（ＩＦ）信号を得る。The two sets of parallel signals I n and Q n (0 ≦ n ≦
N-1) are converted to parallel / serial converters (P / S) 904I and 904.
Respectively Q and digital serial signal I R and Q R. Next, the guard interval (GI) is set to G by the method described later.
I insertion circuit 910I, the digital serial signal I D and Q D inserted by 910Q is generated. Next, the digital serial signals I D and Q D are converted into analog signals I A and Q A by digital / analog converters (D / A) 905I and 905Q, respectively, and the low-pass filter (LPF) 906I is used.
And low pass filtering at 906Q. 2 obtained in this way
An intermediate frequency (IF) signal is obtained by multiplying the two analog signals by sine waves each having a phase shift of π / 2 (the frequency is a sampling frequency f s ) and adding them.
【０００７】即ち発振器９０７で周波数ｆsの第１の正
弦波を発生させて乗算器９０８Ｉと移相器９０７１に出
力する。移相器９０７１では位相のπ/２ずれた周波数
ｆsの第２の正弦波を発生させ、乗算器９０８Ｉに出力
する。こうして乗算器９０８Ｉでは第１の正弦波をアナ
ログ信号ＩAで変調し、乗算器９０８Ｑでは第２の正弦
波をアナログ信号ＱAで変調し、どちらも加算器９０９
に出力する。加算器９０９はアナログ信号ＩAで変調さ
れた第１の正弦波とアナログ信号ＱAで変調された第２
の正弦波とを加算し、ＯＦＤＭ中間周波数信号を得る。
こうして得られた中間周波数信号は図示しない周波数変
換器により高調波に周波数変換され、帯域濾波器により
帯域濾波されて送信される。That is, the oscillator 907 generates a first sine wave having the frequency f s and outputs it to the multiplier 908I and the phase shifter 9071. The phase shifter 9071 generates a second sine wave having a frequency f s whose phase is shifted by π / 2, and outputs the generated second sine wave to the multiplier 908I. Thus multiplier first sine-wave modulated with an analog signal I A In 908I, the multiplier 908Q the second sine-wave modulated with an analog signal Q A, both the adder 909
Output to The adder 909 and the second modulated by a first sine-wave analog signals Q A, which is modulated by the analog signal I A
To obtain an OFDM intermediate frequency signal.
The intermediate frequency signal thus obtained is frequency-converted into a higher harmonic by a frequency converter (not shown), band-filtered by a band-pass filter, and transmitted.
【０００８】ＧＩ挿入回路９１０Ｉの作用は次の通りで
ある。図７に示す通り、離散フーリエ逆変換器（ＩＤＦ
Ｔ）９０３のＮ個の出力信号Ｉn（０≦ｎ≦Ｎ−１）を
用いれば、並直列変換器（Ｐ／Ｓ）９０４Ｉが出力する
ディジタル直列信号ＩRについて、ＩRの内容は「Ｉ0、
Ｉ1、Ｉ2、…、ＩN-1」である。このうちの末尾ｍ個の
「ＩN-m、…、ＩN-1」を次のようにディジタル直列信号
ＩRの前に付加する。The operation of the GI insertion circuit 910I is as follows. As shown in FIG. 7, a discrete Fourier inverse transformer (IDF)
The use of T) 903 of the N output signals I n (0 ≦ n ≦ N -1), the digital serial signal I R to serializer (P / S) 904I outputs the contents of the I R is " I 0 ,
I 1 , I 2 , ..., I N-1 ". End the m of the "I Nm, ..., I N- 1 " is added in front of a digital serial signal I R as follows.
【０００９】並直列変換器（Ｐ／Ｓ）９０４Ｉからディ
ジタル直列信号ＩR「Ｉ0、Ｉ1、Ｉ2、…、ＩN-1」がＦ
ＩＦＯ（First In First Out）メモリ９２０及び多重化
器（ＭＵＸ）９３０に出力される。多重化器（ＭＵＸ）
９３０は、図示しない制御装置により、並直列変換器
（Ｐ／Ｓ）９０４Ｉから出力されたディジタル直列信号
ＩR「Ｉ0、Ｉ1、Ｉ2、…、ＩN-1」のうち、１番目から
Ｎ−ｍ番目のＮ−ｍ個のディジタル信号「Ｉ0、Ｉ1、Ｉ
2、…、ＩN-m-1」を捨て、Ｎ−ｍ＋１番目からＮ番目の
ｍ個のディジタル信号「ＩN-m、…、ＩN-1」を出力す
る。次に図示しない制御装置によりＦＩＦＯメモリ９２
０の読み出しの命令が下り、ＦＩＦＯメモリ９２０から
出力されたディジタル直列信号ＩR「Ｉ0、Ｉ1、Ｉ2、
…、ＩN-1」を多重化器（ＭＵＸ）９３０が出力する。
こうして、多重化器（ＭＵＸ）９３０の出力、即ちＧＩ
挿入回路９１０Ｉの出力であるディジタル信号列ＩDの
内容は、Ｎ＋ｍ個のディジタル信号「ＩN-m、…、
ＩN-1、Ｉ0、Ｉ1、Ｉ2、…、ＩN-1」となる。A digital serial signal I R "I 0 , I 1 , I 2 ,..., I N-1 " is supplied from a parallel / serial converter (P / S) 904I to F
The data is output to an IFO (First In First Out) memory 920 and a multiplexer (MUX) 930. Multiplexer (MUX)
930 is the first of the digital serial signals I R "I 0 , I 1 , I 2 ,..., I N-1 " output from the parallel / serial converter (P / S) 904I by a control device (not shown). Nm digital signals “I 0 , I 1 , I
2, ..., I Nm-1 "discarded, Nm + 1 N th from th of the m digital signals" I Nm, ..., and outputs the I N-1 ". Next, the FIFO memory 92 is controlled by a control device (not shown).
0 is read, and the digital serial signal I R “I 0 , I 1 , I 2 ,
, IN-1 "are output from the multiplexer (MUX) 930.
Thus, the output of the multiplexer (MUX) 930, ie, GI
The contents of the digital signal sequence ID which is the output of the insertion circuit 910I is composed of N + m digital signals “I Nm ,.
I N−1 , I 0 , I 1 , I 2 ,..., I N−1 ”.
【００１０】このディジタル信号列ＩDをディジタル／
アナログ変換器（Ｄ／Ａ）９０５Ｉにより変換したアナ
ログ信号ＩAの概要を図８に示す。有効シンボルである
ディジタル直列信号ＩR「Ｉ0、Ｉ1、Ｉ2、…、ＩN-1」
のＤ／Ａ変換後のアナログ信号ＩAの部分の末尾が、ガ
ードインターバル（ＧＩ）として有効シンボルの前に挿
入される。This digital signal sequence ID is converted to a digital signal
Analog converter Description of the analog signal I A converted by (D / A) 905I shown in Fig. Digital serial signal I R "I 0 , I 1 , I 2 ,..., I N-1 " which is an effective symbol.
Trailing portions of the analog signal I A after D / A conversion is inserted in front of the effective symbol as a guard interval (GI).
【００１１】全く同様に、ＧＩ挿入回路９１０Ｑも作用
し、ガードインターバル（ＧＩ）の挿入されたディジタ
ル信号列ＱDが出力され、ディジタル／アナログ変換器
（Ｄ／Ａ）９０５Ｑによりアナログ信号ＱAに変換され
る。尚、ディジタル／アナログ変換の際のサンプリング
周波数は、１有効シンボル長（時間）Ｔにはガードイン
ターバル（ＧＩ）を含まないＮ個のディジタル信号が有
るのでＮ/Ｔのままである。即ち、ガードインターバル
（ＧＩ）を挿入するＯＦＤＭ方式と、ガードインターバ
ル（ＧＩ）を挿入しないＯＦＤＭ方式では、送信波の１
シンボル長の違い（有効シンボル長とガードインターバ
ル長の合計か、有効シンボル長のみか）のみである。ガ
ードインターバル（ＧＩ）を挿入するＯＦＤＭ方式にお
いて、送信側のガードインターバル（ＧＩ）挿入前、受
信側のガードインターバル（ＧＩ）除去後のディジタル
回路におけるディジタル周波数は、設計により様々に設
定することができる。[0011] Just as, GI insertion circuit 910Q also acts, inserted digital signal sequence Q D of the guard interval (GI) is outputted, the digital / analog converter by (D / A) 905Q to an analog signal Q A Is converted. The sampling frequency at the time of digital / analog conversion remains N / T because one effective symbol length (time) T includes N digital signals not including the guard interval (GI). That is, in the OFDM system in which the guard interval (GI) is inserted and the OFDM system in which the guard interval (GI) is not inserted, one of the transmission waves
The only difference is the symbol length (the sum of the effective symbol length and the guard interval length, or only the effective symbol length). In the OFDM system in which a guard interval (GI) is inserted, the digital frequency of the digital circuit before the insertion of the guard interval (GI) on the transmission side and after the removal of the guard interval (GI) on the reception side can be variously set by design. .
【００１２】[0012]
【発明が解決しようとする課題】ところで、上記のよう
な従来のＧＩ挿入回路９１０Ｉ及び９１０Ｑは、Ｎ個の
ディジタル信号「Ｉ0、Ｉ1、Ｉ2、…、ＩN-1」を記憶す
るＦＩＦＯメモリ９２０が必要であり、また、並直列変
換器（Ｐ／Ｓ）９０４Ｉが第１のディジタル信号Ｉ0を
出力してから、多重化器（ＭＵＸ）９３０が有効な第１
のディジタル信号ＩN-mを出力するまでの遅延が必須で
あった。The conventional GI insertion circuits 910I and 910Q as described above store N digital signals "I 0 , I 1 , I 2 ,..., I N-1 ". requires FIFO memory 920, also parallel to serial converter (P / S) 904I are from the output of the first digital signal I 0, the first active multiplexing unit (MUX) 930
A delay until the digital signal I Nm is output is indispensable.
【００１３】そこで本発明者らは、離散フーリエ逆変換
における一定時間遅延が周波数空間での定数倍であるこ
とに着目し、ＧＩ挿入回路へのディジタル信号出力をガ
ードインターバル（ＧＩ）から始まるように出力できる
ことを見出した。また、周波数空間での係数設定によ
り、ガードインターバル（ＧＩ）挿入後のディジタル／
アナログ変換における周波数成分の高域劣化を予め補償
できることから、離散フーリエ逆変換における一定時間
遅延を周波数空間での定数倍とすることとの結合の着想
に至った。The present inventors have focused on the fact that the constant time delay in the inverse discrete Fourier transform is a constant multiple in the frequency space, and set the digital signal output to the GI insertion circuit so as to start from the guard interval (GI). I found that I can output. Also, by setting the coefficient in the frequency space, the digital /
Since high-frequency degradation of frequency components in analog conversion can be compensated in advance, the idea of coupling with a constant time delay in discrete inverse Fourier transform being a constant multiple in frequency space has been reached.
【００１４】よって本発明は、上記課題に鑑み、ガード
インターバル挿入回路におけるＦＩＦＯメモリの容量減
少と遅延時間削減とが可能な新規なＯＦＤＭ変調方式あ
るいはＯＦＤＭ変調装置を提供することを目的とする。
更に、高域劣化補償作用を持ち合わせた、ガードインタ
ーバル挿入回路におけるＦＩＦＯメモリの容量減少と遅
延時間削減とが可能な新規なＯＦＤＭ変調方式あるいは
ＯＦＤＭ変調装置を提供することを目的とする。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a novel OFDM modulation system or OFDM modulation apparatus capable of reducing the capacity of a FIFO memory and a delay time in a guard interval insertion circuit in view of the above problems.
It is still another object of the present invention to provide a new OFDM modulation method or OFDM modulation device having a high-frequency degradation compensation function and capable of reducing the capacity of a FIFO memory and a delay time in a guard interval insertion circuit.
【００１５】[0015]
【課題を解決するための手段】上記の課題を解決するた
め、請求項１に記載の手段によれば、離散フーリエ逆変
換手段を用い、有効シンボルの前にガードインターバル
が挿入された変調信号を発生させる直交周波数分割多重
変調方式において、離散フーリエ逆変換手段の入力の複
素周波数軸上の値に係数を乗じ離散フーリエ逆変換手段
の出力の時間軸上の値を遅延させる複素演算手段を有す
ることを特徴とする。According to a first aspect of the present invention, there is provided a modulation signal in which a guard interval is inserted before an effective symbol using an inverse discrete Fourier transform unit. In the orthogonal frequency division multiplex modulation method to be generated, a complex operation means for delaying a value on the time axis of an output of the discrete Fourier inverse transform means by multiplying a value on a complex frequency axis of an input of the discrete Fourier inverse transform means by a coefficient is provided. It is characterized by.
【００１６】また、請求項２に記載の手段によれば、請
求項１に記載のガードインターバル挿入式直交周波数分
割多重変調方式において、離散フーリエ逆変換手段がＮ
点離散フーリエ逆変換であり、各キャリア番号ｋをＮ点
離散フーリエ逆変換の直流分入力を０として０からＮ−
１までとし、ガードインターバルになるべき離散フーリ
エ逆変換手段の出力をｍ個（ｍ＜Ｎ）としたとき、複素
演算手段が離散フーリエ逆変換手段の入力の複素周波数
軸上の値にαk＝expｊ２πｋ(Ｎ−ｍ)ただしｊは虚数単
位に略等しい複素数を乗ずることを特徴とする。According to a second aspect of the present invention, in the guard interval insertion type orthogonal frequency division multiplexing modulation method according to the first aspect, the discrete Fourier inverse transform means includes N
This is a point discrete Fourier inverse transform, in which each carrier number k is set to 0 to N−
When the output of the discrete Fourier inverse transform means to be a guard interval is m (m <N), the complex operation means sets the value on the complex frequency axis of the input of the discrete Fourier inverse transform means to α k = expj2πk (N−m) where j is multiplied by a complex number substantially equal to an imaginary unit.
【００１７】また、請求項３に記載の手段によれば、請
求項１に記載のガードインターバル挿入式直交周波数分
割多重変調方式において、離散フーリエ逆変換手段がＮ
点離散フーリエ逆変換であり、複素演算手段がガードイ
ンターバル挿入後のディジタル／アナログ変換の際の高
域劣化を予め補償することを特徴とする。According to the third aspect of the present invention, in the guard interval insertion type orthogonal frequency division multiplexing modulation system according to the first aspect, the discrete Fourier inverse transforming means comprises N
This is a point discrete Fourier inverse transform, wherein the complex operation means compensates in advance for high-frequency degradation at the time of digital / analog conversion after insertion of the guard interval.
【００１８】また、請求項４に記載の手段によれば、請
求項３に記載のガードインターバル挿入式直交周波数分
割多重変調方式において、離散フーリエ逆変換手段がＮ
点離散フーリエ逆変換であり、各キャリア番号ｋをＮ点
離散フーリエ逆変換の直流分入力を０として０からＮ−
１までとし、各キャリア番号ｋに対し、ｋ≦Ｎ/２のと
きｘk＝πｋ/Ｎ、ｋ≧Ｎ/２＋１のときｘk＝π(Ｎ−ｋ)
/Ｎとし、γ0＝１、γ k＝ｘk/sinｘk（ｋ≠０）とおい
て、ガードインターバルになるべき離散フーリエ逆変換
手段の出力をｍ個（ｍ＜Ｎ）としたとき、複素演算手段
が離散フーリエ逆変換手段の入力の複素周波数軸上の値
にβk＝γkexpｊ２πｋ(Ｎ−ｍ)ただしｊは虚数単位に
略等しい複素数を乗ずることを特徴とする。According to the fourth aspect of the present invention, a contract
A guard interval insertion type orthogonal frequency component according to claim 3
In the division multiplex modulation method, the inverse discrete Fourier transform means is N
Point discrete Fourier inverse transform, where each carrier number k is N points
When the DC component input of the inverse discrete Fourier transform is set to 0, 0 to N−
1, and for each carrier number k, k ≦ N / 2.
Xk= Πk / N, x when k ≧ N / 2 + 1k= Π (N−k)
/ N and γ0= 1, γ k= Xk/ sinxk(K ≠ 0)
Inverse Fourier transform to be the guard interval
When the output of the means is m (m <N), the complex operation means
Is the value on the complex frequency axis of the input of the inverse discrete Fourier transform means
To βk= Γkexpj2πk (N-m) where j is an imaginary unit
It is characterized by multiplying approximately equal complex numbers.
【００１９】また、請求項５に記載の手段によれば、Ｎ
点離散フーリエ逆変換器を用い、有効シンボルの前にガ
ードインターバルが挿入された変調信号を発生させる直
交周波数分割多重変調装置において、Ｎ点離散フーリエ
逆変換器の入力のキャリア番号ｋの複素周波数軸上の値
に係数を乗じ、Ｎ点離散フーリエ逆変換器の出力の時間
軸上の値を遅延させる複素演算回路を有し、複素演算回
路の係数が、各キャリア番号ｋをＮ点離散フーリエ逆変
換器の直流分入力を０として０からＮ−１までとし、ガ
ードインターバルになるべきＮ点離散フーリエ逆変換器
の出力をｍ個（ｍ＜Ｎ）としたとき、αk＝expｊ２πｋ
(Ｎ−ｍ)ただしｊは虚数単位に略等しい複素数であるこ
とを特徴とする。According to the fifth aspect of the present invention, N
In an orthogonal frequency division multiplexing modulator that generates a modulation signal in which a guard interval is inserted before an effective symbol using a point discrete Fourier inverse transformer, a complex frequency axis of a carrier number k of an input of the N point discrete Fourier inverse transformer is used. A complex operation circuit that multiplies the above value by a coefficient to delay the value on the time axis of the output of the N-point discrete Fourier inverse transformer, wherein the coefficient of the complex operation circuit is obtained by converting each carrier number k to an N-point discrete Fourier inverse Assuming that the DC component input of the converter is 0 and N is from 0 to N−1, and the output of the N-point discrete Fourier inverse transformer to be the guard interval is m (m <N), α k = expj2πk
(Nm) where j is a complex number substantially equal to an imaginary unit.
【００２０】更に請求項６に記載の手段によれば、Ｎ点
離散フーリエ逆変換器を用い、有効シンボルの前にガー
ドインターバルが挿入された変調信号を発生させる直交
周波数分割多重変調装置において、Ｎ点離散フーリエ逆
変換器の入力のキャリア番号ｋの複素周波数軸上の値に
係数を乗じ、Ｎ点離散フーリエ逆変換器の出力の時間軸
上の値を遅延させ、且つ、ディジタル／アナログ変換す
る際の周波数軸上の高域劣化を補償する複素演算回路を
有し、複素演算回路の係数が、各キャリア番号ｋをＮ点
離散フーリエ逆変換の直流分入力を０として０からＮ−
１までとし、各キャリア番号ｋに対し、ｋ≦Ｎ/２のと
きｘk＝πｋ/Ｎ、ｋ≧Ｎ/２＋１のときｘ k＝π(Ｎ−ｋ)
/Ｎとし、γ0＝１、γk＝ｘk/sinｘk（ｋ≠０）とおい
て、ガードインターバルになるべきＮ点離散フーリエ逆
変換器の出力をｍ個（ｍ＜Ｎ）としたとき、βk＝γkex
pｊ２πｋ(Ｎ−ｍ)ただしｊは虚数単位に略等しい複素
数である、高域劣化補償ガードインターバル挿入式直交
周波数分割多重変調装置とすることを特徴とする。Further, according to the means described in claim 6, N points
Use a discrete Fourier inverse transformer and garbage
Quadrature that generates a modulated signal with inserted intervals
In a frequency division multiplexing modulator, an N-point discrete Fourier inverse
To the value of the carrier number k of the converter input on the complex frequency axis
Time axis of output of N-point discrete Fourier inverse transformer multiplied by coefficient
Delay the above value and perform digital / analog conversion
Complex operation circuit that compensates for high-frequency degradation on the frequency axis when
And the coefficient of the complex operation circuit has N points for each carrier number k
When the DC component input of the inverse discrete Fourier transform is set to 0, 0 to N−
1, and for each carrier number k, k ≦ N / 2.
Xk= Πk / N, x when k ≧ N / 2 + 1 k= Π (N−k)
/ N and γ0= 1, γk= Xk/ sinxk(K ≠ 0)
N-point discrete Fourier inverse to be the guard interval
When the output of the converter is m (m <N), βk= Γkex
pj2πk (N-m) where j is a complex approximately equal to the imaginary unit
Number, high frequency degradation compensation guard interval insertion orthogonal
It is characterized in that it is a frequency division multiplex modulation device.
【００２１】[0021]
【作用及び発明の効果】フーリエ変換による時間軸上の
関数と周波数軸上の関数との関係と全く同様に、離散フ
ーリエ逆変換の際の時間軸上の遅延は各周波数に対応す
る係数として作用する。よって、離散フーリエ逆変換手
段を用いるＯＦＤＭ変調方式において、離散フーリエ逆
変換手段の各キャリアに対応する入力に適当な数値を乗
ずることで離散フーリエ逆変換手段の離散的な時間軸上
の出力を巡回シフトさせることができる。これにより、
ガードインターバル（ＧＩ）を挿入するＯＦＤＭ変調方
式において、離散フーリエ逆変換手段の出力をガードイ
ンターバル（ＧＩ）となるべき信号から出力させること
でガードインターバル（ＧＩ）挿入時の遅延時間を０と
し、また記憶手段の容量を減少することが可能となる。The delay on the time axis in the inverse discrete Fourier transform acts as a coefficient corresponding to each frequency, just like the relationship between the function on the time axis and the function on the frequency axis by the Fourier transform. I do. Therefore, in the OFDM modulation method using the discrete Fourier inverse transform means, the output corresponding to each carrier of the discrete Fourier inverse transform means is multiplied by an appropriate numerical value to circulate the output on the discrete time axis of the discrete Fourier inverse transform means. Can be shifted. This allows
In an OFDM modulation method in which a guard interval (GI) is inserted, the output of the inverse discrete Fourier transform means is output from a signal that is to be the guard interval (GI), so that the delay time when the guard interval (GI) is inserted is set to 0, and The capacity of the storage means can be reduced.
【００２２】また、離散フーリエ逆変換手段の各キャリ
アに対応する入力に適当な数値を乗ずることは、ディジ
タル／アナログ変換時の高域劣化を予め補償することに
も使用できるので、上述の出力巡回シフトと組み合わせ
ることは有用である。Also, multiplying the input corresponding to each carrier of the discrete Fourier inverse transform means by an appropriate numerical value can be used for compensating for high frequency degradation at the time of digital / analog conversion in advance. Combining with shift is useful.
【００２３】上記の方式はキャリア番号で一義的に定義
することができ、且つこのような変調方式を用いたＯＦ
ＤＭ変調装置は従来のＯＦＤＭ変調装置に比べ、装置全
体としての構成を小さくすることができる。尚、上述の
係数はディジタルデータであるため、本来有るべきアナ
ログ数値に略等しいディジタル数値であれば十分であ
る。The above method can be uniquely defined by the carrier number, and OFDM using such a modulation method
The DM modulator can reduce the overall configuration of the device as compared with a conventional OFDM modulator. Since the above-mentioned coefficients are digital data, it is sufficient if the coefficients are digital values substantially equal to the analog values that should exist.
【００２４】[0024]
【発明の実施の形態】以下、本発明の具体的な実施例を
図を用いて説明する。尚、本発明は以下の実施例に限定
されるものではない。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, specific embodiments of the present invention will be described with reference to the drawings. The present invention is not limited to the following embodiments.
【００２５】〔第１実施例〕図１は本発明の具体的な第
１の実施例に係るＯＦＤＭ変調装置１００の要部を示す
ブロック図である。本発明ではキャリア数Ｎを２の階乗
とし、離散フーリエ逆変換器として高速フーリエ逆変換
（Inverse Fast Fourier Transform，ＩＦＦＴ）装置を
用いることが可能である。[First Embodiment] FIG. 1 is a block diagram showing a main part of an OFDM modulator 100 according to a first embodiment of the present invention. In the present invention, the number of carriers N is a factorial of 2, and an inverse fast Fourier transform (IFFT) device can be used as a discrete Fourier inverse transformer.
【００２６】ＯＦＤＭ変調装置１００の構成は次の通り
である。伝送すべきシリアル信号列を直並列変換器（Ｓ
／Ｐ）１０１によりパラレル並列信号とし、マッピング
回路１０２によるマッピングの後、Ｎ対のデータＡk及
びＢk（０≦ｋ≦Ｎ−１）がＮ個の複素演算装置１１１
−ｋ（０≦ｋ≦Ｎ−１）に出力される。The configuration of the OFDM modulator 100 is as follows. The serial signal sequence to be transmitted is converted into a serial / parallel converter (S
/ P) 101 to make parallel parallel signals, and after mapping by the mapping circuit 102, N pairs of data A k and B k (0 ≦ k ≦ N−1) become N complex operation devices 111.
−k (0 ≦ k ≦ N−1).
【００２７】各複素演算装置１１１−ｋは、入力された
Ａk及びＢkに対し、後述する演算によりＡ'k及びＢ'kを
離散フーリエ逆変換器（ＩＤＦＴ）１０３に出力する。
Ｎポイント離散フーリエ逆変換器（ＩＤＦＴ）１０３に
入力されるＡ'k及びＢ'kは、キャリア番号ｋの周波数成
分の実数部及び虚数部として扱われるものである。[0027] Each complex arithmetic unit 111-k, compared A k and B k inputted, outputs the A 'k and B' k to inverse discrete Fourier transformer (IDFT) 103 by the operation to be described later.
A ′ k and B ′ k input to the N-point inverse discrete Fourier transformer (IDFT) 103 are treated as a real part and an imaginary part of the frequency component of the carrier number k.
【００２８】離散フーリエ逆変換器（ＩＤＦＴ）１０３
は入力された２Ｎ個の値Ａ'k及びＢ'kをＮ個の複素数
Ａ'k＋ｊＢ'k（０≦ｋ≦Ｎ−１、ｊは虚数単位）と扱
い、離散フーリエ逆変換し、Ｎ個の複素数Ｉn＋ｊＱnの
実数部Ｉn、虚数部Ｑn（０≦ｎ≦Ｎ−１、ｊは虚数単
位）として出力する。Ａ'k＋ｊＢ'kを単にＡ(ｋ)、Ｉn
＋ｊＱnをａ(ｎ)とおくと、離散フーリエ逆変換器（Ｉ
ＤＦＴ）１０３の計算は次の通りである。Inverse discrete Fourier transformer (IDFT) 103
Treats the input 2N values A ′ k and B ′ k as N complex numbers A ′ k + jB ′ k (0 ≦ k ≦ N−1, j is an imaginary unit), performs inverse discrete Fourier transform, the real part I n, the imaginary part Q n of complex numbers I n + jQ n (0 ≦ n ≦ n-1, j is an imaginary unit) to output as. A 'k + jB' k simply A (k), I n
+ JQ n is a (n), and the discrete Fourier inverse transformer (I
The calculation of (DFT) 103 is as follows.
【数１】 (Equation 1)
【００２９】離散フーリエ逆変換器（ＩＤＦＴ）１０３
の出力である２組の並列信号Ｉn及びＱn（０≦ｎ≦Ｎ−
１）を並直列変換器（Ｐ／Ｓ）１０４Ｉ及び１０４Ｑで
それぞれディジタル直列信号ＩR及びＱRとする。ディジ
タル直列信号ＩR及びＱRを形成するディジタル信号はそ
れぞれＮ個である。ディジタル直列信号ＩR及びＱRは後
述する方法によりＧＩ挿入回路１１０Ｉ及び１１０Ｑに
て、Ｎ個のディジタル信号からｍ個複写したディジタル
信号を付加され、Ｎ＋ｍ個のディジタル信号からなるデ
ィジタル直列信号ＩD及びＱDとして出力される。An inverse discrete Fourier transformer (IDFT) 103
Of two parallel signals I n and Q n (0 ≦ n ≦ N−
Respectively a digital serial signal I R and Q R 1) a parallel-serial converter (P / S) 104I and 104Q. Digital signal to form a digital serial signal I R and Q R is the N, respectively. Digital serial signal I R and Q R at GI insertion circuit 110I and 110Q by a method described later, it is added a digital signal of m copied from N digital signal, a digital serial signal consisting of N + m-number of digital signal I D and it is outputted as Q D.
【００３０】次にディジタル直列信号ＩD及びＱDをそれ
ぞれディジタル／アナログ変換器（Ｄ／Ａ）１０５Ｉ及
び１０５Ｑによりアナログ信号ＩA及びＱAに変換し、低
域濾波器（ＬＰＦ）１０６Ｉ及び１０６Ｑにて低域濾波
する。このように得られた２つのアナログ信号を、各々
位相のπ/２ずれた正弦波（周波数はサンプリング周波
数ｆs）と乗じ、加算することにより中間周波数信号を
得る。Next, the digital serial signals I D and Q D are converted into analog signals I A and Q A by digital / analog converters (D / A) 105I and 105Q, respectively, and are subjected to low-pass filters (LPF) 106I and 106Q. To low-pass filter. An intermediate frequency signal is obtained by multiplying the two analog signals thus obtained by sine waves (the frequency is a sampling frequency f s ) having a phase shift of π / 2, and adding them.
【００３１】即ち、発振器１０７で周波数ｆsの第１の
正弦波を発生させて乗算器１０８Ｉと移相器１０７１に
出力する。移相器１０７１では位相のπ/２ずれた周波
数ｆsの第２の正弦波を発生させ、乗算器１０８Ｑに出
力する。こうして乗算器１０８Ｉでは第１の正弦波をア
ナログ信号ＩAで変調し、乗算器１０８Ｑでは第２の正
弦波をアナログ信号ＱAで変調し、どちらも加算器１０
９に出力する。加算器１０９はアナログ信号ＩAで変調
された第１の正弦波とアナログ信号ＱAで変調された第
２の正弦波とを加算し、ＯＦＤＭ中間周波数信号を得
る。こうして得られた中間周波数信号は図示しない周波
数変換器により高調波に周波数変換され、同じく図示し
ない帯域濾波器により帯域濾波されて送信される。[0031] That is, to generate a first sinusoidal wave having a frequency f s in the oscillator 107 and outputs to the multipliers 108I and phase shifter 1071. The phase shifter 1071 generates a second sine wave having a frequency f s whose phase is shifted by π / 2, and outputs the generated second sine wave to the multiplier 108Q. Thus multipliers In 108I the first sine-wave modulated with an analog signal I A, the multiplier 108Q the second sine-wave modulated with an analog signal Q A, both the adder 10
9 is output. The adder 109 adds the first sine wave modulated with the analog signal I A and the second sine wave modulated with the analog signal Q A to obtain an OFDM intermediate frequency signal. The intermediate frequency signal thus obtained is frequency-converted into a higher harmonic by a frequency converter (not shown), band-filtered by a band filter (not shown), and transmitted.
【００３２】複素演算装置１１１−ｋ（０≦ｋ≦Ｎ−
１）において、入力Ａk及びＢkに対して行われる複素演
算及び出力Ａ'k及びＢ'kは以下の通りである。αkは複
素数であり、ReＣ及びImＣはそれぞれ複素数Ｃの実部及
び虚部を示すものとする。 αk＝expｊ２πｋ(Ｎ−ｍ) ＝cos２πｋ(Ｎ−ｍ)＋ｊsin２πｋ(Ｎ−ｍ) Ａ'k＝Re｛αk(Ａk＋ｊＢk)｝ ＝Ａkcos２πｋ(Ｎ−ｍ)−Ｂksin２πｋ(Ｎ−ｍ) Ｂ'k＝Im｛αk(Ａk＋ｊＢk)｝ ＝Ａksin２πｋ(Ｎ−ｍ)＋Ｂkcos２πｋ(Ｎ−ｍ)The complex arithmetic unit 111-k (0≤k≤N-
In 1), complex operations performed on inputs A k and B k and outputs A ′ k and B ′ k are as follows. α k is a complex number, and ReC and ImC represent a real part and an imaginary part of the complex number C, respectively. α k = expj2πk (N-m ) = cos2πk (N-m) + jsin2πk (N-m) A 'k = Re {α k (A k + jB k)} = A k cos2πk (N-m) -B k sin2πk (N−m) B ′ k = Im {α k (A k + jB k )} = A k sin2πk (N−m) + B k cos2πk (N−m)
【００３３】Ｎ個の複素ベクトルＡ'k＋ｊＢ'k（０≦ｋ
≦Ｎ−１、ｊは虚数単位）を離散フーリエ逆変換器（Ｉ
ＤＦＴ）１０３で式（１）に従いＮポイント離散フーリ
エ逆変換した結果を、Ｎ個の複素ベクトルＰ(ｋ)＝Ａk
＋ｊＢk（０≦ｋ≦Ｎ−１、ｊは虚数単位）を離散フー
リエ逆変換したｐ(ｎ)と比較する。N complex vectors A ′ k + jB ′ k (0 ≦ k
≦ N−1, j is an imaginary unit) by a discrete Fourier inverse transformer (I
DFT) 103, the result of the inverse N-point discrete Fourier transform according to equation (1) is expressed as N complex vectors P (k) = A k
+ JB k (0 ≦ k ≦ N−1, j is an imaginary unit) is compared with p (n) obtained by inverse discrete Fourier transform.
【数２】 (Equation 2)
【００３４】即ち、Ｎ個の複素ベクトルＡ'k＋ｊＢ'
k（０≦ｋ≦Ｎ−１、ｊは虚数単位）をＮポイント離散
フーリエ逆変換した結果ａ(０)、ａ(１)、…、ａ(Ｎ−
１)は、Ｎ個の複素ベクトルＡk＋ｊＢk（０≦ｋ≦Ｎ−
１、ｊは虚数単位）をＮポイント離散フーリエ逆変換し
た結果ｐ(０)、ｐ(１)、…、ｐ(Ｎ−１)をＮ−ｍだけ巡
回シフトした、ｐ(Ｎ−ｍ)、ｐ(Ｎ−ｍ＋１)、…、ｐ
(Ｎ−１)、ｐ(０)、…、ｐ(Ｎ−ｍ−１)になっている。That is, N complex vectors A ′ k + jB ′
k (0 ≦ k ≦ N−1, j is an imaginary unit) by N-point discrete Fourier inverse transformation a (0), a (1),..., a (N−
1) represents N complex vectors A k + jB k (0 ≦ k ≦ N−
1, j are imaginary units) as a result of N-point discrete Fourier inverse transform, p (0), p (1),..., P (N-1) cyclically shifted by Nm, p (N-m), p (N-m + 1), ..., p
(N−1), p (0),..., P (N−m−1).
【００３５】よって、ａ(ｎ)＝ｐ(ｎ＋Ｎ−ｍ)の実数部
Ｉnを並直列変換器（Ｐ／Ｓ）１０４Ｉに出力し、順次
呼び出して直列信号ＩRとしてＧＩ挿入回路１１０Ｉに
出力する。ａ(ｎ)＝ｐ(ｎ＋Ｎ−ｍ)の実数部をReａ(ｎ)
（＝Reｐ(ｎ＋Ｎ−ｍ)）とおけば、直列信号ＩRの内容
は、「Reａ(０)、Reａ(１)、…、Reａ(Ｎ−１)」即ち
「Reｐ(Ｎ−ｍ)、Reｐ(Ｎ−ｍ＋１)、…、Reｐ(Ｎ−
１)、Reｐ(０)、…、Reｐ(Ｎ−ｍ−１)」である。[0035] Thus, outputs the real part I n of a (n) = p (n + N-m) parallel-to-serial converter (P / S) 104I, sequentially call output to GI insertion circuit 110I as a serial signal I R I do. The real part of a (n) = p (n + N−m) is expressed as Rea (n)
If put (= Rep (n + N- m)) and the contents of the serial signal I R is "Rea (0), Rea (1 ), ..., Rea (N-1) " or "Rep (N-m), Rep (N-m + 1), ..., Rep (N-
1), Rep (0),..., Rep (N−m−1) ”.
【００３６】ＧＩ挿入回路１１０Ｉの構成は図２のよう
になっている。並直列変換器（Ｐ／Ｓ）の出力直列信号
ＩR「Reａ(０)、Reａ(１)、…、Reａ(Ｎ−１)」即ち「R
eｐ(Ｎ−ｍ)、Reｐ(Ｎ−ｍ＋１)、…、Reｐ(Ｎ−１)、R
eｐ(０)、…、Reｐ(Ｎ−ｍ−１)」をＦＩＦＯメモリ１
２０と多重化器（ＭＵＸ）１３０に出力する。図示しな
い制御器により、ＦＩＦＯメモリ１２０は直列信号ＩR
のＮ個のディジタル信号Reａ(０)、Reａ(１)、…、Reａ
(Ｎ−１)即ちReｐ(Ｎ−ｍ)、Reｐ(Ｎ−ｍ＋１)、…、Re
ｐ(Ｎ−１)、Reｐ(０)、…、Reｐ(Ｎ−ｍ−１)のうちは
じめのｍ個を記憶し、残りを捨てる。The configuration of the GI insertion circuit 110I is as shown in FIG. Output serial signal I R parallel-to-serial converter (P / S) "Rea (0), Rea (1 ), ..., Rea (N-1) " or "R
ep (N-m), Rep (N-m + 1), ..., Rep (N-1), R
ep (0),..., Rep (N-m-1) "is stored in the FIFO memory 1
20 and a multiplexer (MUX) 130. By a controller (not shown), the FIFO memory 120 stores the serial signal I R
N digital signals Rea (0), Rea (1),..., Rea
(N−1), that is, Rep (N−m), Rep (N−m + 1),.
The first m of p (N−1), Rep (0),..., Rep (N−m−1) are stored, and the rest are discarded.
【００３７】多重化器（ＭＵＸ）１３０は、入力された
直列信号ＩR「Reａ(０)、Reａ(１)、…、Reａ(Ｎ−
１)」即ち「Reｐ(Ｎ−ｍ)、Reｐ(Ｎ−ｍ＋１)、…、Re
ｐ(Ｎ−１)、Reｐ(０)、…、Reｐ(Ｎ−ｍ−１)」を出力
した後、図示しない制御器によりＦＩＦＯメモリ１２０
から出力されるｍ個のディジタル信号から成る信号列
「Reａ(０)、Reａ(１)、…、Reａ(ｍ−１)」即ち「Reｐ
(Ｎ−ｍ)、Reｐ(Ｎ−ｍ＋１)、…、Reｐ(Ｎ−１)」を出
力する。こうして、Ｎ＋ｍ個のディジタル信号から成る
信号列ＩD「Reａ(０)、Reａ(１)、…、Reａ(Ｎ−１)、R
eａ(０)、Reａ(１)、…、Reａ(ｍ−１)」即ち「Reｐ(Ｎ
−ｍ)、Reｐ(Ｎ−ｍ＋１)、…、Reｐ(Ｎ−１)、Reｐ
(０)、…、Reｐ(Ｎ−ｍ−１)、Reｐ(Ｎ−ｍ)、Reｐ(Ｎ
−ｍ＋１)、…、Reｐ(Ｎ−１)」が、ＧＩ挿入回路１１
０Ｉからディジタル／アナログ変換器（Ｄ／Ａ）１０５
Ｉに出力される。The multiplexer (MUX) 130 is a serial signal I R 'Rea input (0), Rea (1) , ..., Rea (N-
1), ie, “Rep (N−m), Rep (N−m + 1),.
, p (N−1), Rep (0),..., Rep (N−m−1) ”, and the FIFO memory 120
, Rea (0), Rea (1),..., Rea (m−1), ie, “Rep
(N−m), Rep (N−m + 1),..., Rep (N−1) ”. Thus, a signal sequence ID “Rea (0), Rea (1),..., Rea (N−1), R composed of N + m digital signals
ea (0), Rea (1),..., Rea (m−1) ”, ie,“ Rep (N
−m), Rep (N−m + 1),..., Rep (N−1), Rep
(0), ..., Rep (N-m-1), Rep (N-m), Rep (N
−m + 1),..., Rep (N−1) ”is the GI insertion circuit 11
0I to digital / analog converter (D / A) 105
Output to I.
【００３８】ａ(ｎ)＝ｐ(ｎ＋Ｎ−ｍ)の虚数部Ｑnを並
直列変換器（Ｐ／Ｓ）１０４Ｑに出力し、順次呼び出し
て直列信号ＱRとしてＧＩ挿入回路１１０Ｑにてガード
インターバル（ＧＩ）挿入も全く同様である。[0038] a (n) = p (n + N-m) of the outputs imaginary part Q n parallel-serial converter (P / S) 104Q, guarded by GI insertion circuit 110Q as a serial signal Q R sequentially calling interval The (GI) insertion is exactly the same.
【００３９】このように本実施例によれば、Ｎ個の複素
演算装置１１１−ｋ（０≦ｋ≦Ｎ−１）を用いて、複素
周波数軸上の値である離散フーリエ逆変換器（ＩＤＦ
Ｔ）１０３の入力にαkを乗ずることで、ＧＩ挿入回路
１１０Ｑ及び１１０Ｉにおいて、ＦＩＦＯメモリ１２０
に記憶させる信号列はガードインターバル長であり、か
つ多重化器（ＭＵＸ）１３０の出力の遅延時間は無い。
よって、本発明により、ガードインターバル（ＧＩ）挿
入回路のメモリ容量減少と、遅延時間削減が可能となる
ことが理解できる。As described above, according to the present embodiment, the discrete Fourier inverse transformer (IDF) which is a value on the complex frequency axis is used by using N complex arithmetic units 111-k (0≤k≤N-1).
T) By multiplying the input of 103 by α k , in the GI insertion circuits 110Q and 110I, the FIFO memory 120
Has a guard interval length, and there is no delay time of the output of the multiplexer (MUX) 130.
Therefore, according to the present invention, it can be understood that the memory capacity of the guard interval (GI) insertion circuit can be reduced and the delay time can be reduced.
【００４０】〔第２実施例〕図４は本発明の具体的な第
２の実施例に係るＯＦＤＭ変調装置２００の要部を示す
ブロック図である。上述の第１の実施例に係るＯＦＤＭ
変調装置１００と同一の構成要素については同一の符号
が記載されている。本実施例に係るＯＦＤＭ変調装置２
００と、第１の実施例に係るＯＦＤＭ変調装置１００と
の相違はＮ個の複素演算装置１１１−ｋ（０≦ｋ≦Ｎ−
１）がＮ個の複素演算装置２１１−ｋに置き換わってい
ることのみである。本実施例でもキャリア数Ｎを２の階
乗とし、離散フーリエ逆変換器として高速フーリエ逆変
換（Inverse Fast Fourier Transform，ＩＦＦＴ）装置
を用いることが可能である。[Second Embodiment] FIG. 4 is a block diagram showing a main part of an OFDM modulator 200 according to a second embodiment of the present invention. OFDM according to the first embodiment described above
The same components as those of the modulation device 100 are denoted by the same reference numerals. OFDM modulator 2 according to the present embodiment
00 and the OFDM modulator 100 according to the first embodiment are different from each other in N complex arithmetic units 111-k (0 ≦ k ≦ N−
The only difference is that 1) is replaced by N complex arithmetic units 211-k. Also in this embodiment, it is possible to use the number of carriers N as a factor of 2 and use an inverse fast Fourier transform (IFFT) device as an inverse discrete Fourier transformer.
【００４１】ＯＦＤＭ変調装置２００の構成は次の通り
である。伝送すべきシリアル信号列を直並列変換器（Ｓ
／Ｐ）１０１によりパラレル並列信号とし、マッピング
回路１０２によるマッピングの後、Ｎ対のデータＡk及
びＢk（０≦ｋ≦Ｎ−１）がＮ個の複素演算装置２１１
−ｋ（０≦ｋ≦Ｎ−１）に出力される。The configuration of the OFDM modulator 200 is as follows. The serial signal sequence to be transmitted is converted into a serial / parallel converter (S
/ P) 101 to make parallel parallel signals, and after mapping by the mapping circuit 102, N pairs of data A k and B k (0 ≦ k ≦ N−1) are set to N complex arithmetic units 211.
−k (0 ≦ k ≦ N−1).
【００４２】各複素演算装置２１１−ｋは、入力された
Ａk及びＢkに対し、後述する演算によりＡ''k及びＢ''k
を離散フーリエ逆変換器（ＩＤＦＴ）１０３に出力す
る。Ｎポイント離散フーリエ逆変換器（ＩＤＦＴ）１０
３に入力されるＡ''k及びＢ''kは、キャリア番号ｋの周
波数成分の実数部及び虚数部として扱われるものであ
る。[0042] Each complex arithmetic unit 211-k, compared A k and B k input, A by an operation described later '' k and B '' k
To an inverse discrete Fourier transformer (IDFT) 103. N-point discrete Fourier inverse transformer (IDFT) 10
A '' k and B '' k is input to 3 are those to be treated as the real and imaginary parts of the frequency components of the carrier number k.
【００４３】離散フーリエ逆変換器（ＩＤＦＴ）１０３
は入力された２Ｎ個の値Ａ''k及びＢ''kをＮ個の複素数
Ａ''k＋ｊＢ''k（０≦ｋ≦Ｎ−１、ｊは虚数単位）と扱
い、離散フーリエ逆変換し、Ｎ個の複素数Ｉn＋ｊＱnの
実数部Ｉn、虚数部Ｑn（０≦ｎ≦Ｎ−１、ｊは虚数単
位）として出力する。Ａ''k＋ｊＢ''kを単にＡ(ｋ)、Ｉ
n＋ｊＱnをａ(ｎ)とおくと、離散フーリエ逆変換器（Ｉ
ＤＦＴ）１０３の計算は、第１実施例と同様、式（１）
で表される。Inverse discrete Fourier transformer (IDFT) 103
Treats the input 2N values A ″ k and B ″ k as N complex numbers A ″ k + jB ″ k (0 ≦ k ≦ N−1, j is an imaginary unit), and performs a discrete Fourier inverse. conversion, the real part I n, the imaginary part Q n of n complex numbers I n + jQ n (0 ≦ n ≦ n-1, j is an imaginary unit) to output as. A ″ k + jB ″ k is simply A (k), I
When the n + jQ n is denoted by a (n), inverse discrete Fourier transformer (I
DFT) 103 is calculated by the equation (1) as in the first embodiment.
It is represented by
【００４４】離散フーリエ逆変換器（ＩＤＦＴ）１０３
の出力である２組の並列信号Ｉn及びＱn（０≦ｎ≦Ｎ−
１）を並直列変換器（並直列変換器（Ｐ／Ｓ））１０４
Ｉ及び１０４Ｑでそれぞれディジタル直列信号ＩR及び
ＱRとする。ディジタル直列信号ＩR及びＱRは後述する
方法によりＧＩ挿入回路１１０Ｉ及び１１０Ｑにて、Ｎ
個のディジタル信号からｍ個複写したディジタル信号を
付加され、Ｎ＋ｍ個のディジタル信号からなるディジタ
ル直列信号ＩD及びＱDとして出力される。Inverse discrete Fourier transformer (IDFT) 103
Of two parallel signals I n and Q n (0 ≦ n ≦ N−
1) is converted into a parallel / serial converter (parallel / serial converter (P / S)) 104
Each I and 104Q and digital serial signal I R and Q R. Digital serial signal I R and Q R at GI insertion circuit 110I and 110Q by a method described later, N
Is added a digital signal of m copied from pieces of digital signal is outputted as a digital serial signal I D and Q D consisting of N + m-number of digital signals.
【００４５】次にディジタル直列信号ＩD及びＱDをそれ
ぞれディジタル／アナログ変換器（Ｄ／Ａ）１０５Ｉ及
び１０５Ｑによりアナログ信号ＩA及びＱAに変換し、低
域濾波器（ＬＰＦ）１０６Ｉ及び１０６Ｑにて低域濾波
する。このように得られた２つのアナログ信号を、各々
位相のπ/２ずれた正弦波（周波数はサンプリング周波
数ｆs）と乗じ、加算することにより中間周波数信号を
得る。Next, the digital serial signals I D and Q D are converted into analog signals I A and Q A by digital / analog converters (D / A) 105I and 105Q, respectively, and then are subjected to low-pass filters (LPF) 106I and 106Q. To low-pass filter. An intermediate frequency signal is obtained by multiplying the two analog signals thus obtained by sine waves (the frequency is a sampling frequency f s ) having a phase shift of π / 2, and adding them.
【００４６】即ち、発振器１０７で周波数ｆsの第１の
正弦波を発生させて乗算器１０８Ｉと移相器１０７１に
出力する。移相器１０７１では位相のπ/２ずれた周波
数ｆsの第２の正弦波を発生させ、乗算器１０８Ｑに出
力する。こうして乗算器１０８Ｉでは第１の正弦波をア
ナログ信号ＩAで変調し、乗算器１０８Ｑでは第２の正
弦波をアナログ信号ＱAで変調し、どちらも加算器１０
９に出力する。加算器１０９はアナログ信号ＩAで変調
された第１の正弦波とアナログ信号ＱAで変調された第
２の正弦波とを加算し、ＯＦＤＭ中間周波数信号を得
る。こうして得られた中間周波数信号は図示しない周波
数変換器により高調波に周波数変換され、同じく図示し
ない帯域濾波器により帯域濾波されて送信される。[0046] That is, to generate a first sinusoidal wave having a frequency f s in the oscillator 107 and outputs to the multipliers 108I and phase shifter 1071. The phase shifter 1071 generates a second sine wave having a frequency f s whose phase is shifted by π / 2, and outputs the generated second sine wave to the multiplier 108Q. Thus multipliers In 108I the first sine-wave modulated with an analog signal I A, the multiplier 108Q the second sine-wave modulated with an analog signal Q A, both the adder 10
9 is output. The adder 109 adds the first sine wave modulated with the analog signal I A and the second sine wave modulated with the analog signal Q A to obtain an OFDM intermediate frequency signal. The intermediate frequency signal thus obtained is frequency-converted into a higher harmonic by a frequency converter (not shown), band-filtered by a band filter (not shown), and transmitted.
【００４７】複素演算装置２１１−ｋ（０≦ｋ≦Ｎ−
１）において、入力Ａk及びＢkに対して行われる演算及
び出力Ａ''k及びＢ''kは以下の通りである。βkは複素
数で、γkは実数である。Re、Imの意味は第１実施例の
説明時と同様である。 βk＝γkexpｊ２πｋ(Ｎ−ｍ) ＝γkcos２πｋ(Ｎ−ｍ)＋ｊγksin２πｋ(Ｎ−ｍ) γ0＝１ γk＝ｘk/sinｘk（ｋ≠０） ｘk＝πｋ/Ｎ （ｋ≦Ｎ/２） ｘk＝π(Ｎ−ｋ)/Ｎ （ｋ≧Ｎ/２＋１） Ａ''k＝Re｛βk(Ａk＋ｊＢk)｝ ＝Ａkγkcos２πｋ(Ｎ−ｍ)−Ｂkγksin２πｋ(Ｎ−ｍ) Ｂ''k＝Im｛βk(Ａk＋ｊＢk)｝ ＝Ａkγksin２πｋ(Ｎ−ｍ)＋Ｂkγkcos２πｋ(Ｎ−ｍ)Complex operation unit 211-k (0 ≦ k ≦ N−
In 1), operations performed on inputs A k and B k and outputs A ″ k and B ″ k are as follows. β k is a complex number and γ k is a real number. The meanings of Re and Im are the same as in the description of the first embodiment. β k = γ k expj2πk (N−m) = γ k cos2πk (N−m) + jγ k sin2πk (N−m) γ 0 = 1 γ k = x k / sinx k (k ≠ 0) x k = πk / N (k ≦ N / 2) x k = π (N−k) / N (k ≧ N / 2 + 1) A ″ k = Re {β k (A k + jB k )} = A k γ k cos2πk (N -m) -B k γ k sin2πk ( N-m) B '' k = Im {β k (A k + jB k)} = A k γ k sin2πk (N-m) + B k γ k cos2πk (N-m )
【００４８】Ｎ個の複素ベクトルＡ''k＋ｊＢ''k（０≦
ｋ≦Ｎ−１、ｊは虚数単位）を離散フーリエ逆変換器
（ＩＤＦＴ）１０３で式（１）に従いＮポイント離散フ
ーリエ逆変換した結果を、Ｎ個の複素ベクトルＰ(ｋ)＝
γkＡk＋ｊγkＢk（０≦ｋ≦Ｎ−１、ｊは虚数単位）を
離散フーリエ逆変換したｐ(ｎ)と比較すれば、第１実施
例と同様の結果となる。即ち、Ｎ個の複素ベクトルＡ''
k＋ｊＢ''k（０≦ｋ≦Ｎ−１、ｊは虚数単位）をＮポイ
ント離散フーリエ逆変換した結果ａ(０)、ａ(１)、…、
ａ(Ｎ−１)は、Ｎ個の複素ベクトルγkＡk＋ｊγkＢ
k（０≦ｋ≦Ｎ−１、ｊは虚数単位）をＮポイント離散
フーリエ逆変換した結果ｐ(０)、ｐ(１)、…、ｐ(Ｎ−
１)をＮ−ｍだけ巡回シフトした、ｐ(Ｎ−ｍ)、ｐ(Ｎ−
ｍ＋１)、…、ｐ(Ｎ−１)、ｐ(０)、…、ｐ(Ｎ−ｍ−
１)になっている。The N complex vectors A ″ k + jB ″ k (0 ≦
k ≦ N−1, j is an imaginary unit), and the N-point discrete Fourier inverse transform is performed by an inverse discrete Fourier transformer (IDFT) 103 according to equation (1) to obtain N complex vectors P (k) =
Comparing γ k A k + jγ k B k (0 ≦ k ≦ N−1, j is an imaginary unit) with p (n) obtained by inverse discrete Fourier transform, the result is the same as that of the first embodiment. That is, N complex vectors A ″
k + jB ″ k (0 ≦ k ≦ N−1, j is an imaginary unit) and N-point discrete Fourier inverse transform result a (0), a (1),.
a (N−1) is N complex vectors γ k A k + jγ k B
k (0 ≦ k ≦ N−1, j is an imaginary unit) is a result of N-point discrete Fourier inverse transform, p (0), p (1),..., p (N−
1) is cyclically shifted by Nm, p (N-m), p (N-
m + 1), ..., p (N-1), p (0), ..., p (N-m-
1).
【００４９】よって、ａ(ｎ)＝ｐ(ｎ＋Ｎ−ｍ)の実数部
Ｉnを並直列変換器（Ｐ／Ｓ）１０４Ｉに出力し、順次
呼び出して直列信号ＩRとしてＧＩ挿入回路１１０Ｉに
出力する。ａ(ｎ)＝ｐ(ｎ＋Ｎ−ｍ)の実数部をReａ(ｎ)
（＝Reｐ(ｎ＋Ｎ−ｍ)）とおけば、直列信号ＩRの内容
は、「Reａ(０)、Reａ(１)、…、Reａ(Ｎ−１)」即ち
「Reｐ(Ｎ−ｍ)、Reｐ(Ｎ−ｍ＋１)、…、Reｐ(Ｎ−
１)、Reｐ(０)、…、Reｐ(Ｎ−ｍ−１)」である。[0049] Thus, a (n) = p the real part I n of the (n + N-m) and outputs the parallel-serial converter (P / S) 104I, sequentially call output to GI insertion circuit 110I as a serial signal I R I do. The real part of a (n) = p (n + N−m) is expressed as Rea (n)
If put (= Rep (n + N- m)) and the contents of the serial signal I R is "Rea (0), Rea (1 ), ..., Rea (N-1) " or "Rep (N-m), Rep (N-m + 1), ..., Rep (N-
1), Rep (0),..., Rep (N−m−1) ”.
【００５０】ＧＩ挿入回路１１０Ｉの構成は第１実施例
と全く同様に図２のようになっており、作用も同一であ
る。こうして、Ｎ＋ｍ個のディジタル信号から成る信号
列Ｉ D「Reａ(０)、Reａ(１)、…、Reａ(Ｎ−１)、Reａ
(０)、Reａ(１)、…、Reａ(ｍ−１)」即ち「Reｐ(Ｎ−
ｍ)、Reｐ(Ｎ−ｍ＋１)、…、Reｐ(Ｎ−１)、Reｐ
(０)、…、Reｐ(Ｎ−ｍ−１)、Reｐ(Ｎ−ｍ)、Reｐ(Ｎ
−ｍ＋１)、…、Reｐ(Ｎ−１)」が、ＧＩ挿入回路１１
０Ｉからディジタル／アナログ変換器（Ｄ／Ａ）１０５
Ｉに出力される。The configuration of the GI insertion circuit 110I is the first embodiment.
2 is exactly the same as in FIG.
You. Thus, a signal consisting of N + m digital signals
Column I D"Rea (0), Rea (1), ..., Rea (N-1), Rea
(0), Rea (1),..., Rea (m−1) ”, ie,“ Rep (N−
m), Rep (N-m + 1), ..., Rep (N-1), Rep
(0), ..., Rep (N-m-1), Rep (N-m), Rep (N
−m + 1),..., Rep (N−1) ”is the GI insertion circuit 11
0I to digital / analog converter (D / A) 105
Output to I.
【００５１】ａ(ｎ)＝ｐ(ｎ＋Ｎ−ｍ)の虚数部Ｑnを並
直列変換器（Ｐ／Ｓ）１０４Ｑに出力し、順次呼び出し
て直列信号ＱRとしてＧＩ挿入回路１１０Ｑにてガード
インターバル（ＧＩ）を挿入する仕組みも第１実施例と
全く同様である。[0051] a (n) = p (n + N-m) of the outputs imaginary part Q n parallel-serial converter (P / S) 104Q, guarded by GI insertion circuit 110Q as a serial signal Q R sequentially calling interval The mechanism for inserting (GI) is exactly the same as in the first embodiment.
【００５２】さて、各々Ｎ＋ｍ個のインパルスからなる
ディジタル信号列ＩD及びＱDを、ディジタル／アナログ
変換器（Ｄ／Ａ）１０５Ｉ及び１０５ＱでＤ／Ａ変換す
ると、その出力の周波数成分は高域劣化を受ける。ディ
ジタル信号列ＩD及びＱDのインパルスの間隔τはＴ/Ｎ
である。ディジタル信号列ＩD及びＱDの周波数成分は、
Ｎ個の複素ベクトルＡ''k＋ｊＢ''kであるが、Ｄ／Ａ変
換において劣化を受ける。この伝達関数は、上記γkを
用いて１/γkとなることが知られている。よって、Ｄ／
Ａ変換の出力ＩA及びＱAは、ＩA＋ｊＱA（ｊは虚数単
位）としてガードインターバルを受信側で排除したのち
Ｎポイント離散フーリエ変換すると、Ｎ個の複素ベクト
ルＡk＋ｊＢkとなる出力となっている。Now, when digital / analog converters (D / A) 105I and 105Q perform D / A conversion of the digital signal trains I D and Q D , each of which includes N + m impulses, the frequency component of the output is high band. Deteriorate. Digital signal trains I D and Q distance impulses D tau is T / N
It is. The frequency components of the digital signal trains I D and Q D are
The N complex vectors A ″ k + jB ″ k are subject to degradation in D / A conversion. It is known that this transfer function becomes 1 / γ k using the above γ k . Therefore, D /
Output I A and Q A A converter, when I A + jQ A (j is an imaginary unit) to N-point discrete Fourier transform After eliminating the guard interval at the receiving side as, the N complex vectors A k + jB k output It has become.
【００５３】このことは次の通りである。インパルスの
間隔τのインパルス列をＤ／Ａ変換した際の、Ｄ／Ａ変
換の伝達関数は、良く知られているように周波数ｆに対
しsin(πｆτ)/(πｆτ)である。Ｎ個のキャリアの周波
数間隔は１/Ｔである。これをＮポイント離散フーリエ
逆変換した時、Ｎ個のインパルスからなるガードインタ
ーバルを含まないディジタル信号列のインパルス列の間
隔はτ＝Ｔ/Ｎである。このＮ個のインパルスからなる
ガードインターバルを含まないディジタル信号列のＤ／
Ａ変換した際の、Ｄ／Ａ変換の伝達関数を各周波数の劣
化としてグラフで示せば図５の通りとなる。この図５で
はｆs＝１/τ＝Ｎ/Ｔである。This is as follows. The transfer function of the D / A conversion when the impulse train at the interval τ of the impulse is D / A converted is sin (πfτ) / (πfτ) with respect to the frequency f, as is well known. The frequency interval between N carriers is 1 / T. When this is inversely transformed by N-point discrete Fourier transform, the interval between the impulse trains of the digital signal train that does not include the guard interval composed of N impulses is τ = T / N. The D / D of the digital signal sequence not including the guard interval composed of the N impulse
FIG. 5 is a graph showing the transfer function of the D / A conversion at the time of the A conversion as deterioration of each frequency. In FIG. 5, f s = 1 / τ = N / T.
【００５４】一方、Ｎ＋ｍ個のインパルスからなるガー
ドインターバルを含んだディジタル信号列ＩD及びＱDの
インパルス列の間隔もτ＝Ｔ/Ｎである。すると、ディ
ジタル信号列ＩD及びＱDの、実周波数ｆとインパルス列
の間隔τ＝Ｔ/Ｎの積による各周波数成分の劣化は、キ
ャリア毎に図５と同様、１（劣化無し）から２/π（劣
化最大）であることが容易に理解できる。結局、各々の
周波数成分の劣化は、ガードインターバル（ＧＩ）の有
無に関係なくキャリア番号ｋ（０≦ｋ≦Ｎ−１、直流成
分をキャリア番号０）によって表現でき、上述の１/γk
である。On the other hand, the interval between the impulse trains of the digital signal trains I D and Q D including the guard interval composed of N + m impulses is also τ = T / N. Then, the deterioration of each frequency component of the digital signal trains I D and Q D due to the product of the actual frequency f and the interval τ = T / N of the impulse trains varies from 1 (no deterioration) to 2 for each carrier as in FIG. / π (maximum deterioration) can be easily understood. After all, the deterioration of each frequency component can be expressed by the carrier number k (0 ≦ k ≦ N−1, the DC component is the carrier number 0) regardless of the presence or absence of the guard interval (GI), and the above 1 / γ k
It is.
【００５５】尚、ガードインターバルを含んだディジタ
ル信号列ＩD及びＱDのインパルス列の間隔をτ'＝Ｔ/
(Ｎ＋ｍ)とし、ガードインターバルを含まないディジタ
ル直列信号ＩR及びＱRの有効シンボル長（時間）Ｔと、
ガードインターバルを含んだディジタル直列信号ＩD及
びＱDの１シンボル長を等しくする方式も有る。この場
合は、Ｄ／Ａ変換した際の周波数は(Ｎ＋ｍ)/Ｔである
が、上述と同様に議論から、やはりＤ／Ａ変換の伝達関
数が１/γkとなることが導かれる。即ち、ガードインタ
ーバルを含まないディジタル直列信号ＩR及びＱRの各実
周波数ｆに比し、ガードインターバルを含んだディジタ
ル直列信号ＩD及びＱDの各実周波数ｆ'は(Ｎ＋ｍ)/Ｎ倍
になっている。すると、Ｄ／Ａ変換した際の各実周波数
ｆ'とインパルス列の間隔τ'の積は、上述のｆτに等し
い。よってＤ／Ａ変換の伝達関数は上述の１/γkとな
る。The interval between the impulse trains of the digital signal trains I D and Q D including the guard interval is given by τ ′ = T /
(N + m) and then, the effective symbol length of the digital serial signal I R and Q R without the guard interval (time) and T,
There is also a method of making the length of one symbol of digital serial signals I D and Q D including a guard interval equal. In this case, the frequency at the time of the D / A conversion is (N + m) / T, but from the same discussion as above, it is derived that the transfer function of the D / A conversion is also 1 / γ k . That is, compared to a digital serial signal I R and Q each actual frequency f of R without the guard interval, digital serial signal I D and Q each actual frequency f of the D containing guard interval 'is (N + m) / N times It has become. Then, the product of each actual frequency f ′ and the interval τ ′ of the impulse train at the time of the D / A conversion is equal to the above-mentioned fτ. Therefore, the transfer function of the D / A conversion is 1 / γ k described above.
【００５６】上記２つの実施例における離散フーリエ逆
変換器の入力は、８ビット程度あれば有効に作動する。
また、１≦γk≦π/２≦２であるので、第１実施例の複
素演算装置１１１−ｋによるビット数の増加は無く、第
２実施例の複素演算装置２１１−ｋ（０≦ｋ≦Ｎ−１）
によるビット数の増加も１ビットのみである。キャリア
数Ｎ即ち離散フーリエ逆変換のポイント数Ｎは任意であ
るが、離散フーリエ逆変換器として高速フーリエ逆変換
器（Inverse Fast Fourier Transform，ＩＦＦＴ）を用
いることができる点で、Ｎは２５６、５１２、１０２４
その他の２の整数乗が望ましい。The input of the inverse discrete Fourier transformer in the above two embodiments works effectively if the input is about 8 bits.
In addition, since 1 ≦ γ k ≦ π / 2 ≦ 2, the number of bits is not increased by the complex operation device 111-k of the first embodiment, and the complex operation device 211-k (0 ≦ k) of the second embodiment is not increased. ≤N-1)
Increases the number of bits by only one bit. The number of carriers N, that is, the number of points N of the discrete Fourier inverse transform is arbitrary, but N is 256 or 512 in that a fast inverse Fourier transform (IFFT) can be used as the discrete Fourier inverse transform. , 1024
Other integer powers of 2 are desirable.
【００５７】上記２つの実施例では、直交変調部（１０
５Ｉ、１０５Ｑ以降）としてアナログ直交変調の例を示
したが、本発明は数値制御発振器（Numerically Contro
lledOscillator）を用いたディジタル直交変調でも同様
に適用できる。In the above two embodiments, the quadrature modulator (10
Although the example of analog quadrature modulation is shown as 5I, 105Q or later, the present invention relates to a numerically controlled oscillator (Numerically Controlled Oscillator).
Digital quadrature modulation using lledOscillator) can be similarly applied.
【図１】 本発明の具体的な第１実施例に係るＯＦＤＭ
装置１００の要部の構成を示したブロック図。FIG. 1 shows OFDM according to a first specific example of the present invention.
FIG. 2 is a block diagram showing a configuration of a main part of the device 100.
【図２】 本発明の具体的な第１及び第２実施例のガー
ドインターバル（ＧＩ）挿入回路の構成を示したブロッ
ク図。FIG. 2 is a block diagram showing a configuration of a guard interval (GI) insertion circuit according to first and second embodiments of the present invention;
【図３】 本発明の具体的な第１及び第２実施例のガー
ドインターバル（ＧＩ）挿入回路の作用を示した概念
図。FIG. 3 is a conceptual diagram showing the operation of a guard interval (GI) insertion circuit according to the first and second embodiments of the present invention.
【図４】 本発明の具体的な第２実施例に係るＯＦＤＭ
装置２００の要部の構成を示したブロック図。FIG. 4 is an OFDM according to a second specific example of the present invention;
FIG. 2 is a block diagram showing a configuration of a main part of the device 200.
【図５】 本発明の具体的な第２実施例に係るＯＦＤＭ
装置２００の作用を示すグラフ。FIG. 5 is an OFDM according to a second specific example of the present invention.
4 is a graph showing the operation of the device 200.
【図６】 従来のＯＦＤＭ装置１００の要部の構成を示
したブロック図。FIG. 6 is a block diagram showing a configuration of a main part of a conventional OFDM apparatus 100.
【図７】 従来のＯＦＤＭ装置１００のガードインター
バル（ＧＩ）挿入回路の構成を示したブロック図。FIG. 7 is a block diagram showing a configuration of a guard interval (GI) insertion circuit of the conventional OFDM apparatus 100.
【図８】 従来のＯＦＤＭ装置１００のガードインター
バル（ＧＩ）挿入回路の作用を示した概念図。FIG. 8 is a conceptual diagram showing the operation of a guard interval (GI) insertion circuit of the conventional OFDM apparatus 100.
１０１、９０１ 並直列変換器（Ｓ／Ｐ） １０２、９０２ マッピング回路 １０３、９０３ Ｎポイント離散フーリエ逆変換器（Ｉ
ＤＦＴ） １０４Ｉ、１０４Ｑ、９０４Ｉ、９０４Ｑ 直並列変換
器（Ｐ／Ｓ） １０５Ｉ、１０５Ｑ、９０５Ｉ、９０５Ｑ ディジタル
／アナログ変換器（Ｄ／Ａ） １０６Ｉ、１０６Ｑ、９０６Ｉ、９０６Ｑ 低域濾波器
（ＬＰＦ） １０７、９０７ 発振器 １０７１、９０７１ 移相器 １０８Ｉ、１０８Ｑ、９０８Ｉ、９０８Ｑ 乗算器 １０９、９０９ 加算器 １１１−ｋ、２１１−ｋ キャリア番号ｋに対する複素
演算装置（０≦ｋ≦Ｎ−１） Ａk、Ｂk 送信シンボルの実数部、虚数部 Ａ'k及びＡ''k、Ｂ'k及びＢ''k Ｎポイント離散フーリ
エ逆変換器（ＩＤＦＴ）の入力の実数部、虚数部 Ｉn、Ｑn Ｎポイント離散フーリエ逆変換器（ＩＤＦ
Ｔ）の出力の実数部、虚数部（０≦ｎ≦Ｎ−１） ＩR、ＱR Ｎ個のディジタル信号Ｉn或いはＱnから成る
ディジタル信号列 ＩD、ＱD Ｎ個のディジタル信号Ｉn或いはＱnから成る
ディジタル信号列ＩR或いはＱRの前に、ｍ個のディジタ
ル信号列から成るガードインターバル（ＧＩ）を挿入し
た、Ｎ＋ｍ個のディジタル信号から成るディジタル信号
列 ＩA、ＱA ＩD、ＱDをＤ／Ａ変換したアナログ信号101, 901 Parallel / serial converter (S / P) 102, 902 Mapping circuit 103, 903 N-point discrete Fourier inverse transformer (I
DFT) 104I, 104Q, 904I, 904Q Serial / parallel converter (P / S) 105I, 105Q, 905I, 905Q Digital / analog converter (D / A) 106I, 106Q, 906I, 906Q Low-pass filter (LPF) 107 , 907 oscillator 1071, 9071 phase shifter 108I, 108Q, 908I, 908Q multiplier 109, 909 adder 111-k, 211-k complex arithmetic unit (0 ≦ k ≦ N−1) A k , B for carrier number k The real and imaginary parts of the k transmitted symbols A ' k and A " k , B' k and B" k The real, imaginary parts I n , Q n N of the inputs of the N-point discrete Fourier inverse transformer (IDFT) Point discrete Fourier inverse transformer (IDF
The real part of the output of the T), the imaginary part (0 ≦ n ≦ N-1 ) I R, Q R N -number of digital signal I n or a digital signal sequence consisting of Q n I D, Q D N-number of digital signals I before n or Q digital signal sequence consisting of n I R or Q R, and inserts a guard interval (GI) of m digital signal sequence, the digital signal sequence consisting of n + m-number of digital signals I a, Q a I D, the analog signal of Q D D / a converted
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 秀昭 愛知県愛知郡長久手町大字長湫字横道41番 地の１ 株式会社豊田中央研究所内 Ｆターム(参考） 5K022 DD13 DD17 DD19 DD22 DD23 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Hideaki Ito 41-1, Oku-cho, Yokomichi, Nagakute-cho, Aichi-gun, Aichi F-term in Toyota Central Research Laboratory Co., Ltd. (Reference) 5K022 DD13 DD17 DD19 DD22 DD23
Claims (6)
ンボルの前にガードインターバルが挿入された変調信号
を発生させる直交周波数分割多重変調方式において、 前記離散フーリエ逆変換手段の入力の複素周波数軸上の
値に係数を乗じ、前記離散フーリエ逆変換手段の出力の
時間軸上の値を遅延させる複素演算手段を有することを
特徴とするガードインターバル挿入式直交周波数分割多
重変調方式。1. An orthogonal frequency division multiplexing modulation system for generating a modulation signal in which a guard interval is inserted before an effective symbol by using an inverse discrete Fourier transform means, wherein the input of the inverse discrete Fourier transform means is on a complex frequency axis. A guard interval insertion type orthogonal frequency division multiplexing modulation method, comprising a complex operation means for multiplying the value of 離散 by a coefficient to delay a value on the time axis of the output of the inverse discrete Fourier transform means.
フーリエ逆変換であり、 各キャリア番号ｋを前記Ｎ点離散フーリエ逆変換の直流
分入力を０として、０からＮ−１までとし、 ガードインターバルになるべき前記離散フーリエ逆変換
手段の出力をｍ個（ｍ＜Ｎ）としたとき、 前記複素演算手段が、前記離散フーリエ逆変換手段の入
力の複素周波数軸上の値にαk＝expｊ２πｋ(Ｎ−ｍ)、
ただしｊは虚数単位、に略等しい複素数を乗ずることを
特徴とする請求項１に記載のガードインターバル挿入式
直交周波数分割多重変調方式。2. The discrete Fourier inverse transform means is an N-point discrete Fourier inverse transform, wherein each carrier number k is set to 0 to N-1 with the DC component input of the N-point discrete Fourier inverse transform as 0. Assuming that the output of the inverse discrete Fourier transform unit to be an interval is m (m <N), the complex operation unit sets the value on the complex frequency axis of the input of the inverse discrete Fourier transform unit to α k = expj2πk (N-m),
2. The method of claim 1, wherein j is an imaginary unit multiplied by a complex number substantially equal to the imaginary unit.
フーリエ逆変換であり、 前記複素演算手段が、ガードインターバル挿入後のディ
ジタル／アナログ変換の際の高域劣化を予め補償する作
用をも有することを特徴とする請求項１に記載のガード
インターバル挿入式直交周波数分割多重変調方式。3. The discrete Fourier inverse transform means is an N-point discrete Fourier inverse transform, and the complex operation means also has a function of compensating in advance for high-frequency degradation at the time of digital / analog conversion after inserting a guard interval. The guard interval insertion type orthogonal frequency division multiplexing modulation method according to claim 1, characterized in that:
フーリエ逆変換であり、 各キャリア番号ｋを前記Ｎ点離散フーリエ逆変換の直流
分入力を０として、０からＮ−１までとし、各キャリア
番号ｋに対し、ｋ≦Ｎ/２のときｘk＝πｋ/Ｎ、ｋ≧Ｎ/
２＋１のときｘk＝π(Ｎ−ｋ)/Ｎとし、γ0＝１、γk＝
ｘk/sinｘk（ｋ≠０）とおいて、 ガードインターバルになるべき前記離散フーリエ逆変換
手段の出力をｍ個（ｍ＜Ｎ）としたとき、 前記複素演算手段が、前記離散フーリエ逆変換手段の入
力の複素周波数軸上の値にβk＝γkexpｊ２πｋ(Ｎ−
ｍ)、ただしｊは虚数単位、に略等しい複素数を乗ずる
ことを特徴とする請求項３に記載のガードインターバル
挿入式直交周波数分割多重変調方式。4. The discrete Fourier inverse transform means is an N-point discrete Fourier inverse transform, and each carrier number k is defined as 0 to N−1, where 0 is a DC component input of the N-point discrete Fourier inverse transform. For a carrier number k, when k ≦ N / 2, x k = πk / N, k ≧ N /
When 2 + 1, x k = π (N−k) / N, γ 0 = 1, γ k =
x k / sin x k (k ≠ 0), and when the output of the discrete Fourier inverse transform means to be a guard interval is m (m <N), the complex arithmetic means is the discrete Fourier inverse transform means Β k = γ k expj2πk (N−
m), wherein j is an imaginary unit and multiplied by a complex number substantially equal to the imaginary unit, wherein the guard interval insertion type orthogonal frequency division multiplexing modulation method according to claim 3, wherein
シンボルの前にガードインターバルが挿入された変調信
号を発生させる直交周波数分割多重変調装置において、 前記Ｎ点離散フーリエ逆変換器の入力のキャリア番号ｋ
の複素周波数軸上の値に係数を乗じ、前記Ｎ点離散フー
リエ逆変換器の出力の時間軸上の値を遅延させる複素演
算回路を有し、 前記複素演算回路の係数が、 各キャリア番号ｋを前記Ｎ点離散フーリエ逆変換の直流
分入力を０として、０からＮ−１までとし、 ガードインターバルになるべき前記Ｎ点離散フーリエ逆
変換器の出力をｍ個（ｍ＜Ｎ）としたとき、 αk＝expｊ２πｋ(Ｎ−ｍ)ただしｊは虚数単位 に略等しい複素数であることを特徴とするガードインタ
ーバル挿入式直交周波数分割多重変調装置。5. An orthogonal frequency division multiplexing modulation apparatus for generating a modulation signal in which a guard interval is inserted before an effective symbol using an N-point discrete Fourier inverse transformer, comprising: Carrier number k
A complex operation circuit that multiplies the value on the complex frequency axis by a coefficient to delay the value on the time axis of the output of the N-point discrete Fourier inverse transformer, wherein the coefficient of the complex operation circuit is each carrier number k When the DC component input of the N-point discrete Fourier inverse transform is 0 and from 0 to N−1, and the output of the N-point discrete Fourier inverse transformer to be a guard interval is m (m <N) , Α k = expj2πk (N−m), where j is a complex number substantially equal to an imaginary unit.
シンボルの前にガードインターバルが挿入された変調信
号を発生させる直交周波数分割多重変調装置において、 前記Ｎ点離散フーリエ逆変換器の入力のキャリア番号ｋ
の複素周波数軸上の値に係数を乗じ、前記Ｎ点離散フー
リエ逆変換器の出力の時間軸上の値を遅延させ、且つ、
ディジタル／アナログ変換する際の周波数軸上の高域劣
化を補償する複素演算回路を有し、 前記複素演算回路の係数が、 各キャリア番号ｋを前記Ｎ点離散フーリエ逆変換器の直
流分入力を０として、０からＮ−１までとし、各キャリ
ア番号ｋに対し、ｋ≦Ｎ/２のときｘk＝πｋ/Ｎ、ｋ≧
Ｎ/２＋１のときｘk＝π(Ｎ−ｋ)/Ｎとし、γ0＝１、γ
k＝ｘk/sinｘk（ｋ≠０）とおいて、 ガードインターバルになるべき前記Ｎ点離散フーリエ逆
変換器の出力をｍ個（ｍ＜Ｎ）としたとき、 βk＝γkexpｊ２πｋ(Ｎ−ｍ)ただしｊは虚数単位 に略等しい複素数であることを特徴とする、高域劣化補
償ガードインターバル挿入式直交周波数分割多重変調装
置。6. An orthogonal frequency division multiplexing modulator for generating a modulation signal in which a guard interval is inserted before an effective symbol using an N-point discrete Fourier inverse transformer, comprising: Carrier number k
Multiplying the value on the complex frequency axis by a coefficient, delaying the value on the time axis of the output of the N-point discrete Fourier inverse transformer, and
A complex operation circuit for compensating for high-frequency degradation on the frequency axis when performing digital / analog conversion, wherein the coefficient of the complex operation circuit is obtained by converting each carrier number k to a DC component input of the N-point discrete Fourier inverse converter. 0, from 0 to N−1, and for each carrier number k, when k ≦ N / 2, x k = πk / N, k ≧
When N / 2 + 1, x k = π (N−k) / N, γ 0 = 1, γ
Assuming that k = x k / sin x k (k 、 0) and the output of the N-point discrete Fourier inverse transformer to be a guard interval is m (m <N), β k = γ k expj2πk (N -M) where j is a complex number substantially equal to an imaginary unit, and a high-frequency degradation-compensating guard interval insertion type orthogonal frequency division multiplexing modulation apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11077023A JP2000278238A (en) | 1999-03-23 | 1999-03-23 | System and device for guard interval insertion type orthogonal frequency division multiplex modulation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11077023A JP2000278238A (en) | 1999-03-23 | 1999-03-23 | System and device for guard interval insertion type orthogonal frequency division multiplex modulation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000278238A true JP2000278238A (en) | 2000-10-06 |
Family
ID=13622170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11077023A Pending JP2000278238A (en) | 1999-03-23 | 1999-03-23 | System and device for guard interval insertion type orthogonal frequency division multiplex modulation |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000278238A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040029824A (en) * | 2002-10-02 | 2004-04-08 | 삼성전자주식회사 | TDS-OFDM transmission system having 3600-point IDFT procseeor and a method proessing OFDM signal thereof |
| US7304977B2 (en) * | 2004-02-17 | 2007-12-04 | Texas Instruments Incorporated | Implementation for a 5 sample guard interval for multi-band OFDM |
| KR100884407B1 (en) * | 2002-10-02 | 2009-02-17 | 삼성전자주식회사 | TDS-OFDM transmission system having 3780-????? ????/??? procseeor and structure of 3780- ?? procseeor |
| JP2009533005A (en) * | 2006-04-04 | 2009-09-10 | クゥアルコム・インコーポレイテッド | IFFT processing in wireless communication |
| JP2011509595A (en) * | 2008-01-04 | 2011-03-24 | クゥアルコム・インコーポレイテッド | Method and apparatus for maximum ratio combining for replicated signals in an OFDMA system |
| US8612504B2 (en) | 2006-04-04 | 2013-12-17 | Qualcomm Incorporated | IFFT processing in wireless communications |
-
1999
- 1999-03-23 JP JP11077023A patent/JP2000278238A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040029824A (en) * | 2002-10-02 | 2004-04-08 | 삼성전자주식회사 | TDS-OFDM transmission system having 3600-point IDFT procseeor and a method proessing OFDM signal thereof |
| KR100884407B1 (en) * | 2002-10-02 | 2009-02-17 | 삼성전자주식회사 | TDS-OFDM transmission system having 3780-????? ????/??? procseeor and structure of 3780- ?? procseeor |
| US7304977B2 (en) * | 2004-02-17 | 2007-12-04 | Texas Instruments Incorporated | Implementation for a 5 sample guard interval for multi-band OFDM |
| JP2009533005A (en) * | 2006-04-04 | 2009-09-10 | クゥアルコム・インコーポレイテッド | IFFT processing in wireless communication |
| US8543629B2 (en) | 2006-04-04 | 2013-09-24 | Qualcomm Incorporated | IFFT processing in wireless communications |
| US8612504B2 (en) | 2006-04-04 | 2013-12-17 | Qualcomm Incorporated | IFFT processing in wireless communications |
| JP2011509595A (en) * | 2008-01-04 | 2011-03-24 | クゥアルコム・インコーポレイテッド | Method and apparatus for maximum ratio combining for replicated signals in an OFDMA system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU738201B2 (en) | Single side-band modulation system for use in digitally implemented multicarrier transmission systems | |
| DK2315386T3 (en) | OFDM communications methods and apparatus | |
| US4300229A (en) | Transmitter and receiver for an othogonally multiplexed QAM signal of a sampling rate N times that of PAM signals, comprising an N/2-point offset fourier transform processor | |
| JPH06252878A (en) | Transmission method of data group, transmitter and receiver based thereon | |
| KR101806395B1 (en) | Apparatus and method for signal modulation and demodulation in filter bank multi-carrier system | |
| EP1434402B1 (en) | Fractional time domain interpolation | |
| JP2000278238A (en) | System and device for guard interval insertion type orthogonal frequency division multiplex modulation | |
| TWI313114B (en) | Multicarrier transmitter, multicarrier receiver, and multicarrier communications apparatus | |
| US7543009B2 (en) | Fractional fourier transform convolver arrangement | |
| CN107534434B (en) | Data processing apparatus, data processing method, and communication apparatus | |
| US6862321B2 (en) | Method and apparatus for generating transmission signal by processing which includes digital quadrature modulation | |
| JPS63114341A (en) | Wave synthesizer | |
| EP1089512A1 (en) | Telecommunication device with analog fourier transformation unit | |
| JP2000261402A (en) | Orthogonal frequency division multiplex modulator and modulation system for compensating for high frequency deterioration | |
| JP2003188747A (en) | Distortion compensation transmitter | |
| JP2781946B2 (en) | Orthogonal frequency division multiplex signal generator | |
| EP1503293A2 (en) | Method and system for performing a Fast Fractional Fourier Transform. | |
| US6987812B1 (en) | Digital receiver for a signal generated with discrete multi-tone modulation | |
| JPH08251134A (en) | Transmission line equalizer | |
| JPS6229939B2 (en) | ||
| JP2000299673A (en) | System/device for orthogonal frequency dividing multiple modulation and system/device for orthogonal frequency dividing multiple demodulation | |
| JP2005341458A (en) | Ofdm modulator and ofdm modulation method | |
| JP4310860B2 (en) | Orthogonal frequency division multiplexing modulation method and orthogonal frequency division multiplexing modulation apparatus | |
| JP4724993B2 (en) | Multicarrier demodulation method and multicarrier demodulation device | |
| CA2289537A1 (en) | Single side-band modulation system for use in digitally implemented multicarrier transmission systems |