JP2000278104A - Phase comparator circuit and method for phase comparison - Google Patents
Phase comparator circuit and method for phase comparisonInfo
- Publication number
- JP2000278104A JP2000278104A JP11075995A JP7599599A JP2000278104A JP 2000278104 A JP2000278104 A JP 2000278104A JP 11075995 A JP11075995 A JP 11075995A JP 7599599 A JP7599599 A JP 7599599A JP 2000278104 A JP2000278104 A JP 2000278104A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- comparison
- circuit
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、位相比較回路に関
し、特に内部で生成する同期信号と外部信号との位相ず
れを検出する位相比較回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase comparison circuit, and more particularly to a phase comparison circuit for detecting a phase shift between an internally generated synchronization signal and an external signal.
【０００２】[0002]
【従来の技術】無線のデータを送受信することを目的と
するＬＳＩでは、無線部からの外部信号(受信信号)に同
期した同期信号(内部信号)を生成している。図４は、外
部信号とＬＳＩで生成する同期信号の波形を示した図で
ある。外部信号は使用条件等において、ランダムに位相
のずれが発生するため、生成する同期信号に対して位相
がばらつく。そのため、外部信号と同期信号との位相を
比較し、許容範囲以上に位相がずれた場合は、生成して
いる同期信号を外部信号に再度同期させる必要がある。
従来、このような位相同期を目的とする回路では、外部
信号と同期信号の位相差を調べ、その位相差によって、
次の周期に生成する信号の生成位置を決定し、同期信号
を生成させている。そのため、外部信号と生成する同期
信号との位相差を調べる位相比較回路が必要となる。2. Description of the Related Art In an LSI for transmitting and receiving wireless data, a synchronous signal (internal signal) synchronized with an external signal (received signal) from a wireless unit is generated. FIG. 4 is a diagram showing waveforms of an external signal and a synchronization signal generated by the LSI. The phase of the external signal randomly varies depending on use conditions and the like, and thus the phase of the external signal varies with respect to the generated synchronization signal. For this reason, the phases of the external signal and the synchronization signal are compared, and if the phase is shifted beyond an allowable range, it is necessary to resynchronize the generated synchronization signal with the external signal.
Conventionally, in such a circuit for the purpose of phase synchronization, the phase difference between an external signal and a synchronization signal is checked, and the phase difference is
The generation position of the signal to be generated in the next cycle is determined, and the synchronization signal is generated. Therefore, a phase comparison circuit for examining the phase difference between the external signal and the generated synchronization signal is required.
【０００３】従来の位相比較回路について説明する。図
５は、従来の位相比較回路のブロック図である。従来の
位相比較回路は、同期信号を生成する同期信号生成回路
２１０と、同期信号と外部信号との位相ずれをチェック
する位相比較ブロック２２０とから構成される。位相比
較ブロックは、外部信号の立ち上がりからカウントを開
始するカウンタＡ（２１１）と、生成した同期信号の立
ち上がりからカウントを開始するカウンタＢ（２１２）
と、その二つのカウント値から位相差を判定する判定回
路２１３と、から構成される。[0003] A conventional phase comparison circuit will be described. FIG. 5 is a block diagram of a conventional phase comparison circuit. The conventional phase comparison circuit includes a synchronization signal generation circuit 210 that generates a synchronization signal, and a phase comparison block 220 that checks a phase shift between the synchronization signal and an external signal. The phase comparison block includes a counter A (211) that starts counting from the rising edge of the external signal and a counter B (212) that starts counting from the rising edge of the generated synchronization signal.
And a determination circuit 213 that determines a phase difference from the two count values.
【０００４】このような従来の位相比較回路の動作につ
いて説明する。図６は、従来の位相比較回路のタイミン
グチャートである。従来の位相比較回路では、同期信号
と外部信号との位相ずれの前後関係が予測できないた
め、双方の立ち上がり位置から、位相差をカウントす
る。同期信号は同期信号の立ち上がり（カウント開始
）でカウントを開始し、外部信号は外部信号の立ち上
がり（カウント開始）でカウントを開始する。判定回
路２１３は、カウンタＡ（２１１）とカウンタＢ（２１
２）の二つのカウント値を判定回路で判定し、位相差結
果を出力する。The operation of such a conventional phase comparator will be described. FIG. 6 is a timing chart of a conventional phase comparison circuit. In the conventional phase comparison circuit, since the order of the phase shift between the synchronization signal and the external signal cannot be predicted, the phase difference is counted from both rising positions. The synchronization signal starts counting at the rising edge of the synchronization signal (start of counting), and the external signal starts counting at the rising edge of the external signal (start of counting). The determination circuit 213 includes a counter A (211) and a counter B (21
The two count values of 2) are determined by a determination circuit, and a phase difference result is output.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、従来の
位相比較回路は、位相ずれの前後関係を判定させるた
め、判定回路は複雑となり、回路規模が大きくなってし
まうという問題がある。位相のずれには、外部信号が基
準信号より位相が早い場合と、遅い場合とがある。生成
した同期信号の立ち上がりからと外部信号の立ち上がり
からの二つのカウント値を入力して、位相差を判定する
が、カウント値からその前後関係を判定するのは難し
い。例えば、生成した同期信号の立ち上がりであるカウ
ント開始の時点での、外部信号のカウント値について
考えてみる。位相の早い場合は遅い場合よりカウント値
が小さくなるが、どの値で位相が早いと見なすのかは難
しい判断である。このため、判定回路は、複雑となり回
路規模が大きくなっていた。However, the conventional phase comparator circuit has a problem that the determination circuit becomes complicated and the circuit scale becomes large, because the prioritization of the phase shift is determined. The phase shift includes a case where the external signal is earlier in phase and a case where it is later than the reference signal. The phase difference is determined by inputting two count values from the rising edge of the generated synchronization signal and the rising edge of the external signal. However, it is difficult to determine the order of the phase difference from the count value. For example, consider the count value of the external signal at the time of counting start, which is the rising edge of the generated synchronization signal. When the phase is early, the count value is smaller than when the phase is late, but it is difficult to determine which value is considered to be the phase early. For this reason, the judgment circuit becomes complicated and the circuit scale becomes large.
【０００６】また、外部信号か同期信号のどちらか片側
からのカウンタ回路だけで比較する方法もあるが、一周
期分の時間がカウントできるカウンタ回路が必要となる
ケースが多く、この場合も回路規模が大きくなってい
た。本発明はこのような点に鑑みてなされたものであ
り、外部信号と同期信号との位相ずれの判定が容易な位
相比較回路及び位相比較方法を提供することを目的とす
る。There is also a method of comparing only with a counter circuit from either one of an external signal and a synchronization signal. However, in many cases, a counter circuit capable of counting the time for one cycle is required. Was getting bigger. The present invention has been made in view of such a point, and an object of the present invention is to provide a phase comparison circuit and a phase comparison method that can easily determine a phase shift between an external signal and a synchronization signal.
【０００７】[0007]
【課題を解決するための手段】前記目的を達成するた
め、本発明は、内部で生成する同期信号と外部信号との
位相ずれを検出する位相比較回路において、内部回路で
使用する同期信号及び前記同期信号を所定の時間遅延さ
せた比較用基準信号を生成する同期信号生成回路と、前
記外部信号と前記比較用基準信号とを入力し、前記比較
用基準信号を用いて外部信号と前記同期信号との位相ず
れを検出する判定回路と、を有する位相比較回路である
ことを特徴とする。このような構成の位相比較回路は、
同期信号から所定の時間を遅延させた比較用基準信号を
用いて、外部信号の立ち上がり時点と比較用基準信号の
立ち上がり時点を比較することによって、外部信号と同
期信号の位相の前後関係及び位相差を容易に判定するこ
とができる。このため、回路が複雑にならず、回路規模
を小さくすることができる。In order to achieve the above object, the present invention provides a phase comparison circuit for detecting a phase shift between an internally generated synchronization signal and an external signal. A synchronization signal generation circuit that generates a comparison reference signal obtained by delaying a synchronization signal by a predetermined time, and inputs the external signal and the comparison reference signal, and uses the comparison reference signal to output an external signal and the synchronization signal. And a determination circuit for detecting a phase shift with respect to the phase comparison circuit. The phase comparison circuit having such a configuration is
By using the comparison reference signal delayed by a predetermined time from the synchronization signal and comparing the rising time of the external signal with the rising time of the comparison reference signal, the front-back relationship and phase difference between the phase of the external signal and the synchronization signal are obtained. Can be easily determined. For this reason, the circuit is not complicated, and the circuit scale can be reduced.
【０００８】また、本発明のうち請求項２記載の発明
は、請求項１記載の発明の同期信号生成回路が、前記同
期信号の立ち上がりから予測される前記外部信号の位相
変動幅の最大値に相当する時間を遅延させて前記比較用
基準信号を生成する位相比較回路であることを特徴とす
る。このような構成の位相比較回路は、さらに予測され
る外部信号の位相変動幅の最大値に相当する時間遅延さ
せた比較用基準信号を生成し、これを用いて位相の前後
関係及び位相差を判定する。これにより、外部信号のず
れが予測の範囲内であれば、外部信号と同期信号の位相
の前後関係を容易に判定することができる。このため、
回路が複雑にならず、回路規模を小さくすることができ
る。According to a second aspect of the present invention, the synchronous signal generation circuit according to the first aspect of the present invention is configured such that the synchronization signal generation circuit sets the maximum value of the phase fluctuation width of the external signal predicted from the rise of the synchronization signal. A phase comparison circuit for generating the reference signal for comparison by delaying a corresponding time. The phase comparison circuit having such a configuration further generates a time-delayed comparison reference signal corresponding to the maximum value of the predicted phase fluctuation width of the external signal, and uses this to determine the order of the phase and the phase difference. judge. Thus, if the deviation of the external signal is within the range of the prediction, the order of the phase of the external signal and the phase of the synchronization signal can be easily determined. For this reason,
The circuit is not complicated, and the circuit scale can be reduced.
【０００９】また、本発明のうち請求項３記載の発明
は、請求項１、２記載の前記判定回路が、前記外部信号
の立ち上がりから前記比較用基準信号の立ち上がりまで
の時間を測定し前記予測される前記外部信号の位相変動
幅の最大値と比較する位相比較回路であることを特徴と
する。このような構成の位相比較回路は、さらに、外部
信号の立ち上がりから前記比較用基準信号の立ち上がり
までの時間を測定することにより、位相ずれを検出でき
るため、位相差検出のための時間測定手段を１つにする
ことができる。このように、回路を簡単にすることがで
き、回路規模を小さくすることができる。According to a third aspect of the present invention, the determination circuit according to the first or second aspect measures the time from a rise of the external signal to a rise of the reference signal for comparison, and performs the prediction. A phase comparison circuit that compares the maximum value of the phase variation width of the external signal with the external signal. The phase comparison circuit having such a configuration can further detect a phase shift by measuring the time from the rise of an external signal to the rise of the comparison reference signal. Can be one. Thus, the circuit can be simplified and the circuit scale can be reduced.
【００１０】また、本発明のうち請求項４記載の発明
が、請求項３記載の前記外部信号の立ち上がりから前記
比較用基準信号の立ち上がりまでの時間の測定手段は、
所定のクロックで動作するカウンタ回路である位相比較
回路を特徴とする。このような構成の位相比較回路は、
時間測定手段を回路構成の簡単なカウンタ回路にするこ
とによって、回路構成を容易にすることができる。According to a fourth aspect of the present invention, the measuring means for measuring the time from the rising of the external signal to the rising of the reference signal for comparison according to the third aspect of the present invention comprises:
It is characterized by a phase comparison circuit that is a counter circuit that operates with a predetermined clock. The phase comparison circuit having such a configuration is
When the time measuring means is a counter circuit having a simple circuit configuration, the circuit configuration can be simplified.
【００１１】また、本発明のうち請求項５記載の発明
が、内部で生成する同期信号と外部信号との位相ずれを
検出する位相比較方法において、内部回路で使用する同
期信号及び前記同期信号を所定の時間遅延させた比較用
基準信号を生成し、前記外部信号と前記比較用基準信号
とを入力し、前記比較用基準信号を用いて外部信号と前
記同期信号との位相ずれを検出する手順、を有する位相
比較方法であることを特徴とする。このような手順の位
相比較方法は、同期信号から所定の時間を遅延させた比
較用基準信号を用いて、外部信号の立ち上がり時点と比
較用基準信号の立ち上がり時点を比較することによっ
て、外部信号と同期信号の位相の前後関係及び位相差を
容易に判定することができる。According to a fifth aspect of the present invention, there is provided a phase comparison method for detecting a phase shift between an internally generated synchronization signal and an external signal, wherein a synchronization signal used in an internal circuit and the synchronization signal are used. Generating a reference signal for comparison delayed by a predetermined time, inputting the external signal and the reference signal for comparison, and detecting a phase shift between the external signal and the synchronization signal using the reference signal for comparison. And a phase comparison method having the following. The phase comparison method of such a procedure uses a comparison reference signal delayed by a predetermined time from the synchronization signal, and compares the rising time of the external signal with the rising time of the comparison reference signal, so that the external signal is compared with the external signal. It is possible to easily determine the order and the phase difference of the phase of the synchronization signal.
【００１２】また、本発明のうち請求項６記載の発明
は、請求項５記載の前記比較用基準信号を生成する手順
は、前記同期信号の立ち上がりから予測される前記外部
信号の位相変動幅の最大値に相当する時間を遅延させる
位相比較方法であることを特徴とする。このような手順
の位相比較方法は、さらに予測される外部信号の位相変
動幅の最大値に相当する時間遅延させた比較用基準信号
を生成し、これを用いて位相の前後関係及び位相差を判
定する。これにより、外部信号のずれが予測の範囲内で
あれば、外部信号と同期信号の位相の前後関係を容易に
判定することができる。According to a sixth aspect of the present invention, in the method for generating the comparison reference signal according to the fifth aspect, the step of generating the comparison reference signal includes the step of generating a phase variation width of the external signal predicted from a rise of the synchronization signal. It is a phase comparison method for delaying a time corresponding to the maximum value. The phase comparison method of such a procedure further generates a time-delayed comparison reference signal corresponding to the maximum value of the phase fluctuation width of the predicted external signal, and uses this to determine the front-back relationship and phase difference of the phase. judge. Thus, if the deviation of the external signal is within the range of the prediction, the order of the phase of the external signal and the phase of the synchronization signal can be easily determined.
【００１３】また、本発明のうち請求項７記載の発明
は、請求項５、６記載の前記位相ずれを検出する手順
は、前記外部信号の立ち上がりから前記比較用基準信号
の立ち上がりまでの時間を測定し前記予測される前記外
部信号の位相変動幅の最大値と比較し、前記測定時間が
前記位相変動幅の最大値より大きい場合は同期信号の位
相が外部信号より遅いと判定し、前記測定時間が前記位
相変動幅の最大値より小さい場合は同期信号の位相が外
部信号より早いと判定する位相比較方法であることを特
徴とする。このような手順の位相比較方法は、外部信号
の立ち上がりから比較用基準信号の立ち上がりまでの測
定時間を用いて、位相の前後関係及び位相差を容易に判
定することができる。According to a seventh aspect of the present invention, in the step of detecting the phase shift according to the fifth or sixth aspect, the time from the rise of the external signal to the rise of the reference signal for comparison is determined. Comparing the measured and predicted maximum value of the phase variation width of the external signal, if the measurement time is greater than the maximum value of the phase variation width, determine that the phase of the synchronization signal is later than the external signal; When the time is smaller than the maximum value of the phase fluctuation width, the phase comparison method determines that the phase of the synchronization signal is earlier than the external signal. According to the phase comparison method in such a procedure, the order of the phase and the phase difference can be easily determined using the measurement time from the rise of the external signal to the rise of the reference signal for comparison.
【００１４】[0014]
【発明の実施の形態】本発明の実施の形態を図面を参照
して説明する。図１は、本発明の一実施の形態である位
相比較回路のブロック図である。本発明に係る位相比較
回路は、内部回路で使用する同期信号及び同期信号を所
定の時間遅延させた比較用基準信号を生成する同期信号
生成回路１１０と、生成された比較用基準信号を用いて
外部信号と同期信号との位相ずれを検出する判定回路で
ある位相比較ブロック１２０と、から構成される。同期
信号生成回路１１０は、所定のクロックで動作するカウ
ンタ回路を一定周期で繰り返し動作させ、所定のカウン
ト値で一定のパルス信号を発生させている。このパルス
信号を内部回路で使用するための同期信号として、内部
回路に供給している。それとともに、同期信号から所定
の時間、ここでは、予測できる外部信号の位相変動幅の
最大値に相当する時間を遅延させた、比較用基準信号を
生成し、位相比較ブロック１２０に出力する。また、位
相比較ブロック１２０により算出された位相ずれを含む
比較結果を入力し、同期信号の補正を行う。位相比較ブ
ロック１２０は、同期信号生成回路１１０のカウンタ回
路と同じクロックで動作するカウンタ１２１と、位相ず
れの判定を行う判定回路（図示せず）と、を備えてい
る。このカウンタ１２１は、外部信号をＳＴＡＲＴ端子
に、比較用基準信号をＳＴＯＰ端子に入力し、外部信号
の立ち上がりでカウントを開始し、比較用基準信号の立
ち上がりでカウントを停止してその値を保持する。判定
回路は、カウンタの算出した、外部信号の立ち上がりか
ら比較用基準信号の立ち上がりまでの測定時間であるカ
ウント値を入力し、これと外部信号の位相変動幅の最大
値に相当する時間のカウント値とを比較する。その大小
関係により位相の前後関係を判定し、比較結果を同期信
号生成回路１１０へ出力する。Embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of a phase comparison circuit according to an embodiment of the present invention. A phase comparison circuit according to the present invention uses a synchronization signal used in an internal circuit, a synchronization signal generation circuit 110 that generates a comparison reference signal obtained by delaying the synchronization signal by a predetermined time, and a generated comparison reference signal. A phase comparison block 120 which is a determination circuit for detecting a phase shift between the external signal and the synchronization signal. The synchronization signal generation circuit 110 repeatedly operates a counter circuit that operates with a predetermined clock at a predetermined cycle, and generates a predetermined pulse signal with a predetermined count value. This pulse signal is supplied to the internal circuit as a synchronization signal for use in the internal circuit. At the same time, a reference signal for comparison is generated by delaying a predetermined time from the synchronization signal, here, a time corresponding to the maximum value of the phase fluctuation width of the external signal that can be predicted, and outputs it to the phase comparison block 120. Further, a comparison result including the phase shift calculated by the phase comparison block 120 is input, and the synchronization signal is corrected. The phase comparison block 120 includes a counter 121 that operates on the same clock as the counter circuit of the synchronization signal generation circuit 110, and a determination circuit (not shown) that determines a phase shift. The counter 121 inputs an external signal to a START terminal and a reference signal for comparison to a STOP terminal, starts counting at the rising edge of the external signal, stops counting at the rising edge of the reference signal, and holds the value. . The judgment circuit inputs the count value, which is the measurement time from the rise of the external signal to the rise of the reference signal for comparison, calculated by the counter, and the count value of the time corresponding to the maximum value of the phase fluctuation width of the external signal. Compare with The order of the phases is determined based on the magnitude relationship, and the comparison result is output to the synchronization signal generation circuit 110.
【００１５】このような構成の位相比較回路の動作に及
び位相比較方法について説明する。最初に、同期信号生
成回路１１０の動作及び同期信号と比較用基準信号の生
成方法について説明する。図２は、本発明の一実施の形
態である位相比較回路のカウンタと同期信号と比較用基
準信号の波形を示した図である。同期信号は、内部のカ
ウンタ回路をある一定周期で繰り返し動作させ、その固
有な値の時に一定のパルスを発生させている、例とし
て、２５６の数値をカウントできるカウンタ回路で同期
信号を生成するケースについて説明する。カウンタ回路
は、クロックごとにカウント値を＋１し、０から２５５
までを繰り返してカウントする。そして、カウント値
“０”の時、“Ｈ”パルスを出力し、同期信号とする。
ここで、予測できる外部信号の位相変動幅の最大値を、
このカウンタ回路をカウントするクロック周期で１００
周期以内とする。この場合、カウント値“１００”で
“Ｈ”パルスを発生することにより、同一周期で、１０
０×クロック分遅延させた比較用基準信号（以下、比較
用信号とする）を生成することができる。このような構
成の回路では、同期信号を生成するカウンタ回路を利用
することによって比較用信号を容易に生成することがで
き、比較用信号生成のための新たな回路を必要としな
い。そのため、同期信号を遅延させた信号を生成して
も、同期信号生成回路の回路規模は、従来の回路と変わ
らない。The operation of the phase comparison circuit having such a configuration and a phase comparison method will be described. First, the operation of the synchronization signal generation circuit 110 and the method of generating the synchronization signal and the comparison reference signal will be described. FIG. 2 is a diagram illustrating waveforms of a counter, a synchronization signal, and a reference signal for comparison of the phase comparison circuit according to the embodiment of the present invention. The synchronization signal is such that the internal counter circuit is repeatedly operated at a certain fixed cycle to generate a constant pulse at a unique value. For example, a case where the synchronization signal is generated by a counter circuit capable of counting 256 values Will be described. The counter circuit increments the count value by 1 every clock, and from 0 to 255
Repeat until counting. Then, when the count value is “0”, an “H” pulse is output and used as a synchronization signal.
Here, the maximum value of the phase fluctuation range of the external signal that can be predicted is
The clock cycle for counting this counter circuit is 100
Within the cycle. In this case, by generating an “H” pulse with the count value “100”, 10 pulses can be generated in the same cycle.
A reference signal for comparison (hereinafter, referred to as a comparison signal) delayed by 0 × clock can be generated. In the circuit having such a configuration, the comparison signal can be easily generated by using the counter circuit that generates the synchronization signal, and a new circuit for generating the comparison signal is not required. Therefore, even if a signal obtained by delaying the synchronization signal is generated, the circuit scale of the synchronization signal generation circuit is the same as that of the conventional circuit.
【００１６】次に、上記説明のようにして生成した同期
信号と、比較用信号とを用いて、外部信号と同期信号の
位相ずれを判定する動作及び比較方法について説明す
る。図３は、本発明の一実施の形態である位相比較回路
の同期信号と比較用基準信号と外部信号の波形を示した
図である。同期信号生成回路によって生成された比較用
信号及び外部信号を位相比較ブロックに入力する。内部
のカウンタ回路は、外部信号の立ち上がりからカウント
を開始し、クロック信号によりカウントをインクリメン
トする。そして、比較信号の立ち上がりでカウントを停
止し、その値を保持する。このようにして、双方の信号
間の時間差をカウンタ回路で測定する。Next, an operation and a comparison method for judging the phase shift between the external signal and the synchronization signal using the synchronization signal generated as described above and the comparison signal will be described. FIG. 3 is a diagram showing waveforms of a synchronization signal, a reference signal for comparison, and an external signal of the phase comparison circuit according to one embodiment of the present invention. The comparison signal and the external signal generated by the synchronization signal generation circuit are input to the phase comparison block. The internal counter circuit starts counting from the rising edge of the external signal, and increments the count by the clock signal. Then, the counting is stopped at the rise of the comparison signal, and the value is held. In this way, the time difference between the two signals is measured by the counter circuit.
【００１７】外部信号が同期信号より位相が早い場合、
カウントはカウント開始（図３中）から開始されるた
め、カウント停止時のカウント値は、外部信号の位相変
動幅の最大値に相当するカウント値より大きくなる。ま
た、外部信号が同期信号より位相が遅い場合、カウント
はカウント開始（図３中）から開始されるため、カウ
ント停止時のカウント値は、外部信号の位相変動幅の最
大値に相当するカウント値より小さくなる。このよう
に、そのカウンタ回路における外部信号の位相変動幅の
最大値に相当するカウント値が１００だった場合、外部
信号と生成した同期信号の位相差はクロック信号の一周
期以内にあると判定できる。また、１００以上であれば
同期信号より外部信号が早い位相、１００以下であれば
遅い位相と判定する。If the external signal is earlier in phase than the synchronization signal,
Since the counting is started from the count start (in FIG. 3), the count value when the count is stopped becomes larger than the count value corresponding to the maximum value of the phase fluctuation width of the external signal. When the phase of the external signal is later than the phase of the synchronization signal, the counting is started from the start of counting (in FIG. 3). Smaller. Thus, when the count value corresponding to the maximum value of the phase fluctuation width of the external signal in the counter circuit is 100, it can be determined that the phase difference between the external signal and the generated synchronization signal is within one cycle of the clock signal. . If the value is 100 or more, the phase of the external signal is determined to be earlier than the synchronization signal, and if the value is 100 or less, the phase is determined to be late.
【００１８】上記説明のように、本発明の一実施の形態
である位相比較回路では、内部で発生する同期信号を一
定の時間遅延させた信号と、外部信号の位相差を比較す
る事で、位相比較のためのカウンタ回路がひとつで済
む。また、位相判定も、カウンタ回路の値のみで前後関
係を明確にできる事により、簡単化ができるため、位相
比較ブロックの回路規模を削減することができる。以上
のように回路を簡単化できる為、回路規模を小さくする
事ができる。As described above, in the phase comparison circuit according to an embodiment of the present invention, the phase difference between an internally generated synchronization signal and a predetermined time delay is compared with the phase difference between an external signal and Only one counter circuit is required for phase comparison. Also, the phase determination can be simplified because the context can be clarified only by the value of the counter circuit, so that the circuit scale of the phase comparison block can be reduced. Since the circuit can be simplified as described above, the circuit scale can be reduced.
【００１９】[0019]
【発明の効果】以上説明したように本発明では、同期信
号から所定の時間を遅延させた比較用基準信号を用い
て、外部信号の立ち上がり時点と比較用基準信号の立ち
上がり時点を比較することによって、外部信号と同期信
号の位相の前後関係及び位相差を容易に判定することが
できる。このため、回路が複雑にならず、回路規模を小
さくすることができる。As described above, according to the present invention, the rising time of the external signal is compared with the rising time of the comparison reference signal by using the comparison reference signal delayed by a predetermined time from the synchronization signal. , The phase relationship between the external signal and the synchronization signal and the phase difference can be easily determined. For this reason, the circuit is not complicated, and the circuit scale can be reduced.
【図１】 本発明の一実施の形態である位相比較回路の
ブロック図である。FIG. 1 is a block diagram of a phase comparison circuit according to an embodiment of the present invention.
【図２】 本発明の一実施の形態である位相比較回路の
カウンタと同期信号と比較用基準信号の波形を示した図
である。FIG. 2 is a diagram illustrating waveforms of a counter, a synchronization signal, and a reference signal for comparison of the phase comparison circuit according to the embodiment of the present invention;
【図３】 本発明の一実施の形態である位相比較回路の
同期信号と比較用基準信号と外部信号の波形を示した図
である。FIG. 3 is a diagram showing waveforms of a synchronization signal, a reference signal for comparison, and an external signal of a phase comparison circuit according to an embodiment of the present invention.
【図４】 外部信号とＬＳＩで生成する同期信号の波形
を示した図である。FIG. 4 is a diagram showing waveforms of an external signal and a synchronization signal generated by an LSI.
【図５】 従来の位相比較回路のブロック図である。FIG. 5 is a block diagram of a conventional phase comparison circuit.
【図６】 従来の位相比較回路のタイミングチャートで
ある。FIG. 6 is a timing chart of a conventional phase comparison circuit.
１１０ 同期信号生成回路 １２０ 位相比較ブロック 110 Synchronous signal generation circuit 120 Phase comparison block
Claims (7)
位相ずれを検出する位相比較回路において、 内部回路で使用する同期信号及び前記同期信号を所定の
時間遅延させた比較用基準信号を生成する同期信号生成
回路と、 前記外部信号と前記比較用基準信号とを入力し、前記比
較用基準信号を用いて外部信号と前記同期信号との位相
ずれを検出する判定回路と、 を有することを特徴とする位相比較回路。A phase comparison circuit for detecting a phase shift between a synchronization signal generated internally and an external signal, wherein a synchronization signal used in an internal circuit and a comparison reference signal obtained by delaying the synchronization signal by a predetermined time are generated. A synchronization signal generation circuit, and a determination circuit that receives the external signal and the reference signal for comparison, and detects a phase shift between the external signal and the synchronization signal using the reference signal for comparison. Characteristic phase comparison circuit.
の立ち上がりから予測される前記外部信号の位相変動幅
の最大値に相当する時間を遅延させて前記比較用基準信
号を生成することを特徴とする請求項１記載の位相比較
回路。2. The comparison signal generation circuit according to claim 1, wherein the synchronization signal generation circuit generates the comparison reference signal by delaying a time corresponding to a maximum value of a phase variation width of the external signal predicted from a rise of the synchronization signal. The phase comparison circuit according to claim 1, wherein
がりから前記比較用基準信号の立ち上がりまでの時間を
測定し前記予測される前記外部信号の位相変動幅の最大
値と比較することを特徴とする請求項１または２記載の
位相比較回路。3. The method according to claim 1, wherein the determination circuit measures a time from a rise of the external signal to a rise of the comparison reference signal and compares the measured time with a predicted maximum value of a phase variation width of the external signal. 3. The phase comparison circuit according to claim 1, wherein:
用基準信号の立ち上がりまでの時間の測定手段は、所定
のクロックで動作するカウンタ回路であることを特徴と
する請求項３記載の位相比較回路。4. The phase comparison circuit according to claim 3, wherein the means for measuring the time from the rise of the external signal to the rise of the comparison reference signal is a counter circuit operated by a predetermined clock.
位相ずれを検出する位相比較方法において、 内部回路で使用する同期信号及び前記同期信号を所定の
時間遅延させた比較用基準信号を生成し、 前記外部信号と前記比較用基準信号とを入力し、前記比
較用基準信号を用いて外部信号と前記同期信号との位相
ずれを検出する手順、を有することを特徴とする位相比
較方法。5. A phase comparison method for detecting a phase shift between an internally generated synchronization signal and an external signal, comprising: generating a synchronization signal used in an internal circuit and a comparison reference signal obtained by delaying the synchronization signal by a predetermined time. Receiving the external signal and the reference signal for comparison, and detecting a phase shift between the external signal and the synchronization signal using the reference signal for comparison.
前記同期信号の立ち上がりから予測される前記外部信号
の位相変動幅の最大値に相当する時間を遅延させること
を特徴とする請求項５記載の位相比較方法。6. The procedure for generating the reference signal for comparison includes:
6. The phase comparison method according to claim 5, wherein a time corresponding to a maximum value of a phase fluctuation width of the external signal predicted from a rise of the synchronization signal is delayed.
部信号の立ち上がりから前記比較用基準信号の立ち上が
りまでの時間を測定し前記予測される前記外部信号の位
相変動幅の最大値と比較し、 前記測定時間が前記位相変動幅の最大値より大きい場合
は同期信号の位相が外部信号より遅いと判定し、 前記測定時間が前記位相変動幅の最大値より小さい場合
は同期信号の位相が外部信号より早いと判定することを
特徴とする請求項５または６記載の位相比較方法。7. The step of detecting the phase shift includes measuring a time from a rise of the external signal to a rise of the reference signal for comparison, and comparing the time with a predicted maximum value of the phase variation width of the external signal. If the measurement time is larger than the maximum value of the phase fluctuation width, it is determined that the phase of the synchronization signal is later than the external signal.If the measurement time is smaller than the maximum value of the phase fluctuation width, the phase of the synchronization signal is external. 7. The phase comparison method according to claim 5, wherein it is determined that the signal is earlier than the signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11075995A JP2000278104A (en) | 1999-03-19 | 1999-03-19 | Phase comparator circuit and method for phase comparison |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11075995A JP2000278104A (en) | 1999-03-19 | 1999-03-19 | Phase comparator circuit and method for phase comparison |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000278104A true JP2000278104A (en) | 2000-10-06 |
Family
ID=13592387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11075995A Pending JP2000278104A (en) | 1999-03-19 | 1999-03-19 | Phase comparator circuit and method for phase comparison |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000278104A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8612794B2 (en) | 2009-12-03 | 2013-12-17 | Casio Electronics Manufacturing Co., Ltd. | Clock signal generating device and electronic device |
-
1999
- 1999-03-19 JP JP11075995A patent/JP2000278104A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8612794B2 (en) | 2009-12-03 | 2013-12-17 | Casio Electronics Manufacturing Co., Ltd. | Clock signal generating device and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5623497A (en) | Bit error rate measurement apparatus | |
| US6687844B1 (en) | Method for correcting clock duty cycle skew by adjusting a delayed clock signal according to measured differences in time intervals between phases of original clock signal | |
| JPH04222130A (en) | Interference detection circuit | |
| KR100958811B1 (en) | Delay locked loop circuit | |
| JPH04103240A (en) | Pattern synchronizing circuit | |
| JP2000278104A (en) | Phase comparator circuit and method for phase comparison | |
| JPWO2006120746A1 (en) | PLL circuit and design method thereof | |
| US8212597B2 (en) | Method for detecting the locking of a phase-locked loop and associated device | |
| US20060220701A1 (en) | Input Circuit of a Semiconductor Device | |
| JPH10336024A (en) | Phase difference detector and semiconductor with this | |
| JPH08221150A (en) | Clock abnormality detecting device | |
| JP3223884B2 (en) | Duty ratio determination circuit and duty ratio determination method | |
| JP2000138588A (en) | Pulse width signal converting circuit | |
| JP2003169043A (en) | Method and device for reception clock generation | |
| JPH10240374A (en) | Clock abnormality detection circuit | |
| JPH01296734A (en) | Phase synchronizing circuit for clock and data signal | |
| KR200262927Y1 (en) | Clock fail detector | |
| JP4170328B2 (en) | Semiconductor device | |
| JP2003309542A (en) | Interface converting apparatus | |
| JPH07162309A (en) | Data synchronizing circuit | |
| JP2003218845A (en) | Signal processor and signal processing method | |
| JPH0746229A (en) | Synchronization changeover device | |
| JPH0346844A (en) | Instantaneous pull-in system for synchronized sampling time | |
| JPH01194709A (en) | Phase discrimination circuit | |
| JPH03255743A (en) | Bit synchronizing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040114 |