JP4170328B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4170328B2 JP4170328B2 JP2005263741A JP2005263741A JP4170328B2 JP 4170328 B2 JP4170328 B2 JP 4170328B2 JP 2005263741 A JP2005263741 A JP 2005263741A JP 2005263741 A JP2005263741 A JP 2005263741A JP 4170328 B2 JP4170328 B2 JP 4170328B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- parameter
- timing
- semiconductor device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Pulse Circuits (AREA)
Description
本発明は半導体装置におけるタイミング調整技術に関する。 The present invention relates to a timing adjustment technique in a semiconductor device.
従来、半導体装置のACタイミングについては設計段階において保障する手法がとられてきたが、近年、動作周波数の向上、SIPパッケージ等の特殊パッケージ化、プロセスの進歩等により、設計段階でACタイミングを保障することが困難となりつつある。また、製品個別のばらつき等まで保障することはさらに困難である。そこで、半導体装置の実装後にもACタイミングの自動調整を可能にする技術が研究されている。例えば、メモリへのアクセスタイミングを自動調整するスキュー調整回路に関する技術が特許文献1に記載されている。 Conventionally, a method for guaranteeing AC timing of semiconductor devices at the design stage has been taken, but in recent years, AC timing is guaranteed at the design stage by improving the operating frequency, special packaging such as SIP packages, process progress, etc. It is becoming difficult to do. In addition, it is more difficult to guarantee even individual product variations. Therefore, a technique for enabling automatic adjustment of AC timing even after the semiconductor device is mounted has been studied. For example, Patent Document 1 discloses a technique related to a skew adjustment circuit that automatically adjusts access timing to a memory.
図7は特許文献1に開示されたACタイミングの自動調整方法を示す図である。起動時に半導体装置701の内部ロジック702とメモリ705の間でアクセスが正常にできたかどうかを判断し、正常でない場合は調整回路703は遅延付与部704によりクロックスキューを可変させ、内部ロジック702とメモリ705の間でアクセスが正常にできるまでクロックスキュー調整を繰り返す。この技術により、半導体装置の回路そのもののばらつきのみならず、メモリなど外部の要因によるばらつきも吸収することを可能にしている。
上述したように、設計段階においてACタイミング保障することが困難になっている状況において、半導体装置の実装後にもACタイミングの自動調整を可能にする技術が注目されている。特許文献1に開示されたACタイミングの自動調整技術は、メモリアクセスが正常にできたかどうかを判断してクロックスキューを自動調整するものであり、簡易な方法で半導体装置の実装後の自動調整を可能にしている点で優れた手法である。しかし、自動調整の対象となるのはクロックスキューのみであり、メモリアクセスにおけるACパラメータの個々のタイミングを調整するものではないため、全体動作を安全サイドで保証することになり、必ずしも最適なタイミング調整を行うことはできない。 As described above, in a situation where it is difficult to guarantee AC timing at the design stage, attention has been paid to a technique that enables automatic adjustment of AC timing even after a semiconductor device is mounted. The AC timing automatic adjustment technique disclosed in Patent Document 1 is for automatically adjusting the clock skew by determining whether or not the memory access has been normally performed. The automatic adjustment after mounting the semiconductor device is performed by a simple method. It is an excellent technique in that it makes it possible. However, only the clock skew is subject to automatic adjustment and does not adjust the individual timings of the AC parameters in memory access. Therefore, the entire operation is guaranteed on the safe side, and the optimum timing adjustment is not necessarily required. Can not do.
本発明は、半導体装置の組み立て工程/実装工程以降にACタイミングの自動調整を行う際に、ACパラメータの個々のタイミング調整を可能にすることで、半導体装置の実装後に最適なタイミング調整を行うことを目的とする。 According to the present invention, when automatic adjustment of AC timing is performed after the assembly process / mounting process of a semiconductor device, it is possible to perform individual timing adjustment of AC parameters, thereby performing optimal timing adjustment after mounting the semiconductor device. With the goal.
本発明の第1の態様は、外部と送受信するAC信号の状態を監視し予め選定されたACパラメータの値を測定するACパラメータ抽出手段と、測定されたACパラメータの値を所定の基準と比較しACパラメータの判定情報を出力するACタイミング判定手段と、前記AC信号に対して可変に遅延を付与する遅延調整手段と、前記遅延調整手段を構成する遅延素子の遅延時間を測定する遅延素子測定手段と、前記ACパラメータの判定情報および前記遅延素子の遅延時間に基づき前記AC信号に対する遅延付与方法を指定する遅延制御情報を出力するACタイミング制御手段と、を備え、前記遅延調整手段は前記遅延制御情報に基づいて前記AC信号に対して可変に遅延を付与する構成を採る。 According to a first aspect of the present invention, an AC parameter extracting unit that monitors a state of an AC signal transmitted / received to / from the outside and measures a value of a preselected AC parameter, and compares the measured AC parameter value with a predetermined reference. AC timing determination means for outputting AC parameter determination information, delay adjustment means for variably adding a delay to the AC signal, and delay element measurement for measuring the delay time of the delay elements constituting the delay adjustment means And AC timing control means for outputting delay control information for designating a delay applying method for the AC signal based on the determination information of the AC parameter and the delay time of the delay element, and the delay adjustment means includes the delay A configuration is adopted in which a delay is variably given to the AC signal based on control information.
この構成によれば、半導体装置自体がACパラメータの値を測定し、要求仕様との比較判定を行い、判定結果から遅延素子を用いてAC信号に遅延を付与することにより、組み立て工程/実装工程以降におけるACタイミングの自動調整を可能とする。その際に、製造ばらつきや使用条件下で異なる遅延素子の遅延時間がACタイミング調整毎に測定されるため、いかなる条件下においても精度の高い遅延時間を付与することができ、システム起動時毎の最適なACタイミング調整が可能となる。 According to this configuration, the semiconductor device itself measures the value of the AC parameter, performs a comparison determination with the required specification, and gives a delay to the AC signal using the delay element from the determination result, thereby assembling process / mounting process. Thereafter, automatic adjustment of the AC timing is enabled. At that time, since the delay time of delay elements that differ depending on manufacturing variations and usage conditions is measured for each AC timing adjustment, a highly accurate delay time can be given under any conditions, Optimal AC timing adjustment is possible.
本発明の第2の様態は、第1の様態の半導体装置において、前記ACパラメータ抽出手段は、外部から供給される高速なサンプリングクロックを用いて前記ACパラメータの値を測定する構成を採る。この構成によれば、外部から供給される高速なサンプリングクロックを用いてACパラメータの値を測定することで、半導体装置自体が高い精度でACパラメータの値を測定することができる。 According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the AC parameter extracting means measures the value of the AC parameter using a high-speed sampling clock supplied from the outside. According to this configuration, by measuring the AC parameter value using a high-speed sampling clock supplied from the outside, the semiconductor device itself can measure the AC parameter value with high accuracy.
本発明の第3の様態は、第1様態の半導体装置において、前記ACタイミング判定手段は、選定されたACパラメータの値に対する要求仕様を所定の基準として保持し、測定されたACパラメータの値に対して要求される修正値情報をACパラメータの判定情報として出力する構成を採る。この構成によれば、ACタイミング判定手段がACパラメータの値に対する要求仕様を所定の基準として保持しているため、半導体装置自体がACパラメータが要求仕様を満たしているかどうかを判定することが可能となる。 According to a third aspect of the present invention, in the semiconductor device according to the first aspect, the AC timing determination unit holds a required specification for the value of the selected AC parameter as a predetermined reference, and sets the measured AC parameter value. On the other hand, a configuration is adopted in which correction value information required for the output is output as AC parameter determination information. According to this configuration, since the AC timing determination unit holds the required specification for the value of the AC parameter as a predetermined reference, the semiconductor device itself can determine whether the AC parameter satisfies the required specification. Become.
本発明の第4の様態は、第1の様態の半導体装置において、前記遅延素子測定手段は、外部から供給される高速なサンプリングクロックを用いて前記遅延素子の遅延時間を測定する構成を採る。この構成によれば、外部から供給される高速なサンプリングクロックを用いて遅延素子の遅延時間を測定することで、半導体装置自体が高い精度で遅延素子の遅延時間を測定することができる。 According to a fourth aspect of the present invention, in the semiconductor device according to the first aspect, the delay element measuring means measures the delay time of the delay element using a high-speed sampling clock supplied from the outside. According to this configuration, by measuring the delay time of the delay element using a high-speed sampling clock supplied from the outside, the semiconductor device itself can measure the delay time of the delay element with high accuracy.
本発明の第5の様態は、第1の様態の半導体装置において、遅延調整手段は各AC信号に対して直列に接続された複数個の遅延素子と、前記AC信号あるいは前記複数個の遅延素子の出力を選択するセレクタとから構成されるものである。この構成によれば、遅延調整手段が複数個の遅延素子とその出力を選択するセレクタから構成されるため、半導体装置自体が必要数の遅延素子を用いてAC信号に遅延を付与することができ、組み立て工程/実装工程以降のACタイミングの自動調整が可能となる。 According to a fifth aspect of the present invention, in the semiconductor device according to the first aspect, the delay adjustment means includes a plurality of delay elements connected in series to each AC signal, and the AC signal or the plurality of delay elements. And a selector for selecting the output of the. According to this configuration, since the delay adjusting means includes a plurality of delay elements and a selector that selects the output thereof, the semiconductor device itself can add a delay to the AC signal using the required number of delay elements. The AC timing after the assembly process / mounting process can be automatically adjusted.
本発明の第6の様態は、外部と送受信するAC信号の状態を監視し予め選定されたACパラメータの値を測定するACパラメータ抽出手段、測定されたACパラメータの値を所定の基準と比較しACパラメータの判定情報を出力するACタイミング判定手段、前記ACパラメータの判定情報および前記遅延素子の遅延時間に基づき前記AC信号に対する遅延付与方法を指定する遅延制御情報を出力するACタイミング制御手段としてコンピュータを機能させるプログラムを実行する手段と、前記遅延制御情報に基づいて前記AC信号に対して可変に遅延を付与する遅延調整手段とを備える構成を採る。 According to a sixth aspect of the present invention, an AC parameter extracting means for monitoring a state of an AC signal transmitted / received to / from the outside and measuring a value of a preselected AC parameter, and comparing the measured AC parameter value with a predetermined reference. Computer as AC timing control means for outputting AC parameter judgment information for outputting AC parameter judgment information, and delay control information for designating a delay applying method for the AC signal based on the judgment information of the AC parameter and the delay time of the delay element And a delay adjustment unit that variably adds a delay to the AC signal based on the delay control information.
この構成によれば、システム起動時にのみ行う処理をソフトウェアにて実行することができ、すべてをハードウェアで構成する場合に比べて自動ACタイミング調整回路を簡略にすることができる。 According to this configuration, processing performed only at the time of system startup can be executed by software, and the automatic AC timing adjustment circuit can be simplified as compared with a case where all are configured by hardware.
本発明によれば、半導体装置自体がACパラメータの値を測定し、要求仕様との比較判定を行い、判定結果から遅延素子を用いてAC信号に遅延を付与することにより、組み立て工程/実装工程以降におけるACタイミングの自動調整が可能となる。また、製造ばらつきや使用条件下で異なる遅延素子の遅延時間がACタイミング調整毎に測定されるため、いかなる条件下においても精度の高い遅延時間を付与することができ、システム起動時毎の最適なACタイミング調整が可能となる。 According to the present invention, the semiconductor device itself measures the value of the AC parameter, performs a comparison determination with the required specification, and gives a delay to the AC signal using the delay element from the determination result, thereby assembling / mounting process. The AC timing can be automatically adjusted thereafter. In addition, since the delay time of delay elements that differ depending on manufacturing variations and usage conditions is measured for each AC timing adjustment, a highly accurate delay time can be given under any conditions, and the optimum time for each system startup AC timing adjustment is possible.
図1は本発明の一実施の形態に係る半導体装置の構成を示すブロック図である。半導体装置101はメモリ107にアクセスを行う。ACパラメータ抽出部102は内部ロジック108とメモリ107の間のACタイミングを監視し、サンプリングクロックを用いて事前に選定されたACパラメータの値を測定し、その結果を出力する。ACタイミング判定部103はACパラメータ抽出部102から出力されるACパラメータの測定データと事前に選定されたACパラメータの要求仕様を比較し、要求仕様を満たしていない場合のACタイミングの修正内容を判定し、判定情報を出力する。遅延素子測定部106は製造ばらつきや使用条件によって異なってくる遅延素子の遅延時間を測定し、その遅延時間を出力する。ACタイミング制御部104は、ACタイミング判定部103から受信する判定情報と遅延素子測定部106から受信する測定データを元に、各AC信号に対しての遅延制御内容を決定し、その遅延制御情報を出力する。遅延調整部105は、ACタイミング制御部104から受信する遅延制御情報に従ってAC信号に対して可変に遅延を付与する。
FIG. 1 is a block diagram showing a configuration of a semiconductor device according to an embodiment of the present invention. The semiconductor device 101 accesses the memory 107. The AC
次いで、上記構成を有する自動ACタイミング調整回路の動作について図8に示すフロー図を用いて説明する。まず、ACタイミング調整開始後、内部ロジック108とメモリ107がアクセステストを実施する。その際ステップ(以下、「ST」と略記する)ST801にてACパラメータ抽出部102はACタイミングを監視し、事前に選定されたACパラメータの値を測定し、その結果を出力する。また同時に、ST802にて遅延素子測定部106は製造ばらつきや使用条件によって異なってくる1遅延素子の遅延時間を測定し、その遅延時間を出力する。
Next, the operation of the automatic AC timing adjustment circuit having the above configuration will be described with reference to the flowchart shown in FIG. First, after the AC timing adjustment is started, the internal logic 108 and the memory 107 perform an access test. At that time, in step (hereinafter abbreviated as “ST”) ST801, AC
その後、ST803にてACタイミング判定部103はACパラメータ抽出部102から出力されるACパラメータの測定データと事前に選定されたACパラメータの要求仕様を比較し、要求仕様を満たしていれば合格、要求仕様を満たしていなければAC信号がどれくらい遅れる必要があるという判定をし、その判定情報を出力する。その後、ST804にてACタイミング制御部104はACタイミング判定部103から受信する判定情報と遅延素子測定部106から受信する測定データを元に各AC信号に対しての遅延制御内容を決定し、その遅延制御情報を出力する。その際ST805にて遅延制御が必要かどうかを判断する。遅延制御が必要な場合は、ST806にて遅延調整部105は、ACタイミング制御部104から受信する遅延制御情報に従ってAC信号に対して可変に遅延を付与する。その後、ST807にてACタイミング調整終了となる。ST805にて調整不要の場合は、そのままST807にてACタイミング調整終了となる。
Thereafter, in ST803, AC
次に、上記自動ACタイミング調整回路を構成する各部分を説明する。ACパラメータ抽出部102は入力されるサンプリングクロックを用いて事前に選定されたACパラメータの値を測定し、その結果を出力する。
Next, each part constituting the automatic AC timing adjustment circuit will be described. The AC
図2はACパラメータ抽出部102によるACパラメータの測定例を示す図である。Tco、Tod、Taccが事前に選定されたACパラメータである。これらのACパラメータの値をサンプリングクロックを用いて測定する。
FIG. 2 is a diagram illustrating an example of AC parameter measurement by the AC
ACタイミング判定部103はACパラメータ抽出部102から受信したACパラメータの測定データと事前に選定されたACパラメータの要求仕様を比較し、要求仕様を満たしていれば合格、要求仕様を満たしていなければAC信号がどれくらい遅れる必要があるという判定テーブルを有し、その判定情報を出力する。
The AC
図3はACタイミング判定部103が有するACタイミング判定テーブルの例を示す図である。図3においては、Tcoの要求仕様が5ns以上というものに対して、ACパラメータ抽出部102からのACパラメータの測定データが4.6nsであるため、D(1)信号を0.4ns遅延させる必要があるという判定結果となる。
FIG. 3 is a diagram illustrating an example of an AC timing determination table included in the AC
遅延素子測定部106はサンプリングクロックを用いて製造ばらつきや使用条件によって異なってくる1遅延素子の遅延時間を測定し、その遅延時間を出力する。図5は遅延素子測定部106による遅延素子測定のタイミングチャートである。このように1遅延素子の遅延時間をサンプリングクロックにて測定する。ACタイミング制御部104は、ACタイミング判定部103から受信する判定情報と遅延素子測定部106から受信する測定データを元に、各AC信号に対しての遅延制御内容を決定する制御テーブルを有し、その遅延制御情報を出力する。
The delay
図6はACタイミング制御部104が有するACタイミング制御テーブルの例を示す図である。図6においては、D(1)信号に対して判定情報が0.4ns遅延必要であるのに対して1遅延素子測定データが0.5nsであったため、遅延素子1段を付与するという制御内容が決定される。
FIG. 6 is a diagram illustrating an example of an AC timing control table included in the AC
遅延調整部105は、ACタイミング制御部104から受信した遅延制御情報に従って遅延素子とセレクタを制御し、AC信号に対して遅延を付与する。図4は遅延調整部105の構成例を示すブロック図である。
The
例えば、遅延素子1段が設定された場合は、遅延素子402を1個のみ使用した経路2を選択するようセレクタ401は制御される。また、デフォルトは遅延素子402を含まない経路1を選択するように設定されている。ACパラメータの値を測定する際もすべて経路1が選択される。 For example, when one delay element is set, the selector 401 is controlled to select the path 2 using only one delay element 402. The default is set to select the path 1 that does not include the delay element 402. The path 1 is also selected when measuring the value of the AC parameter.
本実施形態によれば、装置自体がACパラメータの値を測定し、要求仕様との比較判定を行い、判定結果から遅延素子を用いてAC信号に遅延を付与することで、組み立て工程/実装工程以降にACタイミングを自動調整可能とすることができ、ACパラメータを一度抽出するだけで遅延調整が可能なため、短時間での調整が可能となる。さらに、製造ばらつきや使用条件下で異なる遅延素子の遅延時間をACタイミング調整と同時に測定することで、いかなる条件下においても精度の高い遅延時間を付与することができ、システム起動の度にACタイミング調整が可能となる。 According to the present embodiment, the apparatus itself measures the value of the AC parameter, makes a comparison determination with the required specification, and gives a delay to the AC signal using the delay element from the determination result, thereby assembling process / mounting process. Thereafter, the AC timing can be automatically adjusted, and the delay can be adjusted only by extracting the AC parameter once. Therefore, the adjustment can be performed in a short time. In addition, by measuring the delay time of delay elements that differ depending on manufacturing variations and usage conditions at the same time as the AC timing adjustment, a highly accurate delay time can be given under any conditions, and the AC timing can be set every time the system is started. Adjustment is possible.
以上説明した自動ACタイミング調整回路はすべてハードウェアで構成されていたが、ACタイミングの監視、ACパラメータの測定、遅延調整の判定、1遅延素子の遅延時間の測定などの処理はソフトウェアを用いて行うことも可能である。 The automatic AC timing adjustment circuit described above has been configured by hardware. However, processing such as AC timing monitoring, AC parameter measurement, delay adjustment determination, and delay time measurement of delay elements is performed using software. It is also possible to do this.
図10は本実施形態において上記処理にソフトウェアを用いた場合の構成を示すブロック図である。半導体装置1001の内部ロジック1002はメモリ1003との間で遅延調整部およびインタフェース回路1004を介してデータアクセスを行う。 FIG. 10 is a block diagram showing a configuration when software is used for the processing in the present embodiment. The internal logic 1002 of the semiconductor device 1001 performs data access with the memory 1003 via the delay adjustment unit and the interface circuit 1004.
CPU1005は遅延調整部およびインタフェース回路1004により内部ロジック1002とメモリ1003の間のACタイミングを監視し、サンプリングクロックを用いて事前に選定されたACパラメータの値を測定する。さらに、CPU1005はACパラメータの測定データと事前に選定されたACパラメータの要求仕様を比較し、要求仕様を満たしていなければAC信号がどれくらい遅れる必要があるかを判定し、必要な遅延時間を付与するように遅延調整部を制御する。
The
このように構成することで、システム起動時にのみ行う処理をソフトウェアにて実行することができ、すべてをハードウェアで構成する場合に比べて自動ACタイミング調整回路を簡略にすることができる。 With this configuration, processing performed only at system startup can be executed by software, and the automatic AC timing adjustment circuit can be simplified as compared with the case where all are configured by hardware.
以上の説明においてはメモリアクセス時のACタイミング調整を例として示したが、本発明の自動ACタイミング調整回路は、図9に示すような一般の半導体装置間のアクセスに適用することができる。半導体装置A901と半導体装置B902は互いにアクセスをする。ロジック部A903とロジック部B904間でデータアクセスがあり、その際に、本発明の自動ACタイミング調整回路をそれぞれの半導体装置が受信するAC信号側に適用する。
In the above description, AC timing adjustment at the time of memory access is shown as an example. However, the automatic AC timing adjustment circuit of the present invention can be applied to access between general semiconductor devices as shown in FIG. The semiconductor device A 901 and the semiconductor device B 902 access each other. There is data access between the
この構成によれば、双方の装置がそれぞれ受信するACパラメータの値を測定し、要求仕様との比較判定を行い、判定結果から遅延素子を用いてAC信号に遅延を付与することで、組み立て工程/実装工程以降にACタイミングが自動調整可能となる。さらに、製造ばらつきや使用条件下で異なる遅延素子の遅延時間をACタイミング調整毎に測定することで、いかなる条件下においても精度の高い遅延時間を付与することができ、システム起動の度にACタイミング調整が可能となる。 According to this configuration, the AC parameter value received by both devices is measured, the comparison with the required specification is performed, and the delay is applied to the AC signal from the determination result using the delay element, thereby assembling process. / AC timing can be automatically adjusted after the mounting process. In addition, by measuring the delay time of each delay element that varies depending on manufacturing variations and usage conditions for each AC timing adjustment, a highly accurate delay time can be given under any condition, and the AC timing can be set every time the system is started. Adjustment is possible.
本発明の半導体装置は、半導体装置自体がACパラメータの値を測定し、要求仕様との比較判定を行い、判定結果から遅延素子を用いてAC信号に遅延を付与することにより、組み立て工程/実装工程以降におけるACタイミングの自動調整が可能となるという効果を有し、半導体装置におけるタイミング調整技術等として有用である。 In the semiconductor device of the present invention, the semiconductor device itself measures the value of the AC parameter, makes a comparison determination with the required specification, and gives a delay to the AC signal using the delay element from the determination result, thereby assembling process / mounting. This has the effect of enabling automatic adjustment of AC timing after the process, and is useful as a timing adjustment technique in a semiconductor device.
101 半導体装置
102 ACパラメータ抽出部
103 ACタイミング判定部
104 ACタイミング制御部
105 遅延調整部
106 遅延素子測定部
107 メモリ
108 内部ロジック
DESCRIPTION OF SYMBOLS 101
Claims (5)
測定されたACパラメータの値を所定の基準と比較しACパラメータの判定情報を出力するACタイミング判定手段と、
前記AC信号に対して可変に遅延を付与する遅延調整手段と、
前記遅延調整手段を構成する遅延素子の遅延時間を測定する遅延素子測定手段と、
前記ACパラメータの判定情報および前記遅延素子の遅延時間に基づき前記AC信号に対する遅延付与方法を指定する遅延制御情報を出力するACタイミング制御手段と、を備え、
前記遅延調整手段は前記遅延制御情報に基づいて前記AC信号に対して可変に遅延を付与する半導体装置。 AC parameter extracting means for monitoring the state of an AC signal transmitted / received to / from the outside and measuring a value of a preselected AC parameter;
AC timing determination means for comparing the measured AC parameter value with a predetermined reference and outputting AC parameter determination information;
Delay adjusting means for variably adding a delay to the AC signal;
Delay element measuring means for measuring a delay time of a delay element constituting the delay adjusting means;
AC timing control means for outputting delay control information for designating a delay applying method for the AC signal based on the determination information of the AC parameter and the delay time of the delay element,
The delay adjustment means is a semiconductor device that variably delays the AC signal based on the delay control information.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005263741A JP4170328B2 (en) | 2005-09-12 | 2005-09-12 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005263741A JP4170328B2 (en) | 2005-09-12 | 2005-09-12 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007078400A JP2007078400A (en) | 2007-03-29 |
JP4170328B2 true JP4170328B2 (en) | 2008-10-22 |
Family
ID=37938889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005263741A Expired - Fee Related JP4170328B2 (en) | 2005-09-12 | 2005-09-12 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4170328B2 (en) |
-
2005
- 2005-09-12 JP JP2005263741A patent/JP4170328B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007078400A (en) | 2007-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4998699B2 (en) | Semiconductor device and communication control method | |
US8143927B2 (en) | Pulse control device | |
JP5005928B2 (en) | Interface circuit and storage control device including the interface circuit | |
JP5202456B2 (en) | Test apparatus and test method | |
JP6273856B2 (en) | Memory controller and information processing apparatus | |
JP2009294164A (en) | Semiconductor device | |
JP5301787B2 (en) | Semiconductor device | |
JP6098418B2 (en) | Signal control circuit, information processing apparatus, and duty calculation method | |
JP4170328B2 (en) | Semiconductor device | |
JP6167855B2 (en) | Signal control circuit, information processing apparatus, and signal control method | |
JP2008225956A (en) | Semiconductor integrated circuit device and timing adjustment method | |
JP2010198328A (en) | System and control method of synchronous data transfer | |
JP2679622B2 (en) | Clock phase control circuit | |
JP2011150759A (en) | Memory interface circuit, semiconductor device, and memory interface method | |
JP2011188415A (en) | Semiconductor integrated circuit device, and interface circuit | |
JP4657825B2 (en) | Interface circuit of semiconductor device and measuring method | |
JP2002064476A (en) | Synchronous circuit | |
JP6287604B2 (en) | Arithmetic processing apparatus and information processing apparatus | |
WO2010087009A1 (en) | Electronic device, test equipment, and test method | |
WO2001096893A1 (en) | Apparatus for controlling semiconductor chip characteristics | |
JP5521840B2 (en) | Semiconductor integrated device | |
JP5249357B2 (en) | Electronic device, test apparatus and test method | |
US20100277993A1 (en) | Method for Tuning Control Signal Associated with at Least One Memory Device | |
KR101069727B1 (en) | Synchronizing command signal generating apparatus and address signal generating apparatus | |
JP4985177B2 (en) | High speed product testing method and equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071113 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080709 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080806 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |