JP2000276518A - 論理セルブロックの自動動配置方法 - Google Patents
論理セルブロックの自動動配置方法Info
- Publication number
- JP2000276518A JP2000276518A JP11085381A JP8538199A JP2000276518A JP 2000276518 A JP2000276518 A JP 2000276518A JP 11085381 A JP11085381 A JP 11085381A JP 8538199 A JP8538199 A JP 8538199A JP 2000276518 A JP2000276518 A JP 2000276518A
- Authority
- JP
- Japan
- Prior art keywords
- arrangement
- block
- cell blocks
- area
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】 (修正有)
【課題】 論理セルブロックの配置までに要する処理時
間を短縮することができる論理セルブロックの自動配置
方法を提供する。 【解決手段】 半導体集積回路の論理セルブロックを、
ブロックサイズの大きい順に配置順番を決定し、配置領
域の外周に沿って前記配置領域の外側から内側に向かっ
て、前記決定した順番により前記論理セルブロックを配
置する。
間を短縮することができる論理セルブロックの自動配置
方法を提供する。 【解決手段】 半導体集積回路の論理セルブロックを、
ブロックサイズの大きい順に配置順番を決定し、配置領
域の外周に沿って前記配置領域の外側から内側に向かっ
て、前記決定した順番により前記論理セルブロックを配
置する。
Description
【0001】
【発明の属する技術分野】本発明は、配置処理時間を短
縮できる論理セルブロックの自動動配置方法に関し、特
に論理セルブロックの配置を大きい順番に、配置領域の
外周に沿って外側から内側に向かって配置する配置規則
を設けることにより配置処理時間を短縮した論理セルブ
ロックの自動動配置方法に関する。
縮できる論理セルブロックの自動動配置方法に関し、特
に論理セルブロックの配置を大きい順番に、配置領域の
外周に沿って外側から内側に向かって配置する配置規則
を設けることにより配置処理時間を短縮した論理セルブ
ロックの自動動配置方法に関する。
【0002】
【従来の技術】従来の半導体集積回路の論理セルブロッ
クの自動動配置方法においては、配置対象領域内にすべ
ての論理セルブロックが収まるまで論理セルブロックの
移動、交換等の配置処理を繰り返す。この際に論理セル
ブロックが重複配置されたり、配置領域内に収まらない
場合は、配置処理をやり直さなければならず、すべての
論理セルブロックが収まるまでに多くの時間を要するこ
とになる。このような問題を解決する手法として、特開
平6−349944号公報に開示された図7に示す方法
が提案されている。
クの自動動配置方法においては、配置対象領域内にすべ
ての論理セルブロックが収まるまで論理セルブロックの
移動、交換等の配置処理を繰り返す。この際に論理セル
ブロックが重複配置されたり、配置領域内に収まらない
場合は、配置処理をやり直さなければならず、すべての
論理セルブロックが収まるまでに多くの時間を要するこ
とになる。このような問題を解決する手法として、特開
平6−349944号公報に開示された図7に示す方法
が提案されている。
【0003】これは、自動配置処理を行う前に、大きさ
および形状の少なくともいずれかに応じて、配置対象セ
ルを2グループに分け配置処理を行うもので、図7
(a)に示すグループに属する大きいサイズの論理セル
ブロック(セルA,セルB)について配置処理を行い、
続いて、同図(b)に示すようにグループに属する小さ
いサイズの論理セルブロックについて配置処理が行われ
る。このとき、配置する論理セルブロックの配置位置決
定条件が未定義であるため、配置の組み合わせが複数個
ある。図8に示すように論理セルAと論理セルBの配置
がそれぞれ6通りあるが、実際には図7(c)に示すよ
うに、配置領域の中央に論理セルAが配置されてしまう
と論理セルBは配置不可であるため、実際に配置可能な
論理セルAの配置は4通りである。
および形状の少なくともいずれかに応じて、配置対象セ
ルを2グループに分け配置処理を行うもので、図7
(a)に示すグループに属する大きいサイズの論理セル
ブロック(セルA,セルB)について配置処理を行い、
続いて、同図(b)に示すようにグループに属する小さ
いサイズの論理セルブロックについて配置処理が行われ
る。このとき、配置する論理セルブロックの配置位置決
定条件が未定義であるため、配置の組み合わせが複数個
ある。図8に示すように論理セルAと論理セルBの配置
がそれぞれ6通りあるが、実際には図7(c)に示すよ
うに、配置領域の中央に論理セルAが配置されてしまう
と論理セルBは配置不可であるため、実際に配置可能な
論理セルAの配置は4通りである。
【0004】
【発明が解決しようとする課題】従来の論理セルブロッ
クの自動動配置方法は以上のように構成されていたこと
から、配置不可の組み合わせにおいても配置の試行が行
われることになり、これによる処理に無駄な時間を要し
てしまう課題がある。
クの自動動配置方法は以上のように構成されていたこと
から、配置不可の組み合わせにおいても配置の試行が行
われることになり、これによる処理に無駄な時間を要し
てしまう課題がある。
【0005】そこで、本発明の目的は、論理セルブロッ
クの配置までに要する処理時間を短縮できる論理セルブ
ロックの自動動配置方法を提供することにある。
クの配置までに要する処理時間を短縮できる論理セルブ
ロックの自動動配置方法を提供することにある。
【0006】
【課題を解決するための手段】本発明に係る論理セルブ
ロックの自動動配置方法は、半導体集積回路の論理セル
ブロックを、ブロックサイズの大きい順に配置順番を決
定する配置順決定ステップと、配置領域の外周に沿って
前記配置領域の外側から内側に向かって、前記配置順決
定ステップで決定した順番により前記論理セルブロック
を配置するブロック配置ステップとを備えたことを特徴
とする。
ロックの自動動配置方法は、半導体集積回路の論理セル
ブロックを、ブロックサイズの大きい順に配置順番を決
定する配置順決定ステップと、配置領域の外周に沿って
前記配置領域の外側から内側に向かって、前記配置順決
定ステップで決定した順番により前記論理セルブロック
を配置するブロック配置ステップとを備えたことを特徴
とする。
【0007】本発明の論理セルブロックの自動動配置方
法は、論理セルブロックをブロックサイズの大きい順に
配置順番を決定し、配置領域の外周に沿って前記配置領
域の外側から内側に向かって、前記決定した順番により
順次、前記論理セルブロックを配置し、配置が不可な位
置への論理セルブロックの配置の試行を行うことを回避
して、論理セルブロックの配置処理時間を短縮する。
法は、論理セルブロックをブロックサイズの大きい順に
配置順番を決定し、配置領域の外周に沿って前記配置領
域の外側から内側に向かって、前記決定した順番により
順次、前記論理セルブロックを配置し、配置が不可な位
置への論理セルブロックの配置の試行を行うことを回避
して、論理セルブロックの配置処理時間を短縮する。
【0008】
【発明の実施の形態】以下、本発明の実施の一形態につ
いて説明する。本実施の形態は、半導体集積回路の論理
セルブロックの自動配置工程において、自動配置の前に
ブロックサイズの大きい順番に、定められた配置領域の
外周に沿って、外側から内側に向かって配置されるよう
配置規則を設けたことを特徴としている。
いて説明する。本実施の形態は、半導体集積回路の論理
セルブロックの自動配置工程において、自動配置の前に
ブロックサイズの大きい順番に、定められた配置領域の
外周に沿って、外側から内側に向かって配置されるよう
配置規則を設けたことを特徴としている。
【0009】図1、図3、図4は、本実施の形態の論理
セルブロックの自動動配置方法の処理手順を示すフロー
チャート、図2、図5、図6は定められた配置規則に従
って論理セルブロックの配置を行なったときの一例を示
す配置図である。
セルブロックの自動動配置方法の処理手順を示すフロー
チャート、図2、図5、図6は定められた配置規則に従
って論理セルブロックの配置を行なったときの一例を示
す配置図である。
【0010】この論理セルブロックの自動動配置方法
は、自動配置工程の前に論理セルブロックのブロックサ
イズを検索し、論理セルブロックのブロックサイズが大
きい順番に配置順番を決定し、論理セルブロックを配置
領域の外周に沿って、外側から内側に向かって配置され
るような配置規則を設定している。この配置規則の設定
では、先ず一番初めに配置するブロックの配置位置が配
置領域の4隅のいずれかに決定され、2番目以降に配置
するブロックは、外周に沿って隣接配置される。
は、自動配置工程の前に論理セルブロックのブロックサ
イズを検索し、論理セルブロックのブロックサイズが大
きい順番に配置順番を決定し、論理セルブロックを配置
領域の外周に沿って、外側から内側に向かって配置され
るような配置規則を設定している。この配置規則の設定
では、先ず一番初めに配置するブロックの配置位置が配
置領域の4隅のいずれかに決定され、2番目以降に配置
するブロックは、外周に沿って隣接配置される。
【0011】従って、一番目に配置される論理セルブロ
ックが決まれば、他の論理セルブロックは隣接して順番
に配置されるので、配置処理が容易に行われ処理時間が
短縮できる。
ックが決まれば、他の論理セルブロックは隣接して順番
に配置されるので、配置処理が容易に行われ処理時間が
短縮できる。
【0012】次に、本実施の形態の論理セルブロックの
自動動配置方法の動作について図1に示すフローチャー
トに基づき具体例を挙げて説明する。ある定められた配
置領域内において、自動配置を行う前に、配置する論理
セルブロックのブロックサイズを検索し(ステップS1
−a)、サイズの大きい順番に配置順を決定する(ステ
ップS1−b,配置順決定ステップ)。このステップS
1−bで定められた配置順番に従い、配置位置を決める
配置規則を設定する(ステップS1−c,ステップS1
−d,ブロック配置ステップ)。この処理が行われた
後、自動配置を行い(ステップS1−e,ブロック配置
ステップ)、設定された配置規則に従いすべての論理セ
ルの配置が終了するまでステップS1−eを繰り返す
(ステップS1−f,ブロック配置ステップ)。
自動動配置方法の動作について図1に示すフローチャー
トに基づき具体例を挙げて説明する。ある定められた配
置領域内において、自動配置を行う前に、配置する論理
セルブロックのブロックサイズを検索し(ステップS1
−a)、サイズの大きい順番に配置順を決定する(ステ
ップS1−b,配置順決定ステップ)。このステップS
1−bで定められた配置順番に従い、配置位置を決める
配置規則を設定する(ステップS1−c,ステップS1
−d,ブロック配置ステップ)。この処理が行われた
後、自動配置を行い(ステップS1−e,ブロック配置
ステップ)、設定された配置規則に従いすべての論理セ
ルの配置が終了するまでステップS1−eを繰り返す
(ステップS1−f,ブロック配置ステップ)。
【0013】すなわち、本実施の形態の論理セルブロッ
クの自動動配置方法では、先ず、配置する論理セルブロ
ックのブロックサイズを検索し、その中でブロックサイ
ズが大きいものから順番に配置順番を定める。
クの自動動配置方法では、先ず、配置する論理セルブロ
ックのブロックサイズを検索し、その中でブロックサイ
ズが大きいものから順番に配置順番を定める。
【0014】次に、定められた配置順番に従い、配置規
則の設定を行う。ここでは図2に示すように初めに配置
するブロックの配置位置を、配置領域の4隅の左の上角
に設定し、2番目以降に配置するブロックは配置領域の
外周に沿って、周回配置するように設定する。このとき
周回配置の方向を右回りか左回りかのどちらかに設定す
る。さらに1周目では、配置領域枠の上下左右の辺にブ
ロックの側面を合わせるようにし、2周目以降は1周目
に配置されたブロックの内側に沿うようにする。
則の設定を行う。ここでは図2に示すように初めに配置
するブロックの配置位置を、配置領域の4隅の左の上角
に設定し、2番目以降に配置するブロックは配置領域の
外周に沿って、周回配置するように設定する。このとき
周回配置の方向を右回りか左回りかのどちらかに設定す
る。さらに1周目では、配置領域枠の上下左右の辺にブ
ロックの側面を合わせるようにし、2周目以降は1周目
に配置されたブロックの内側に沿うようにする。
【0015】次に、設定された配置規則に基づき配置処
理を行う。このようにして、すべての論理セルブロック
の配置が終了するまで、配置処理が繰り返される。
理を行う。このようにして、すべての論理セルブロック
の配置が終了するまで、配置処理が繰り返される。
【0016】図8は、従来例の処理方法との配置探索の
組み合わせ数を比較した説明図である。本実施の形態の
配置規則において、論理セルブロックの配置位置は、一
番目に配置されるブロックの配置位置が4隅のいずれか
なので4通り、その他のブロックは、一番目に配置され
たブロックに隣接して一定方向に配置されるので、配置
探索の組み合わせ数は1通りとなり、従来例と配置探索
組み合わせ数を比較すると1/5625と激減するため、処理
時間を短縮できる論理セルブロックの自動動配置方法を
提供できる効果がある。
組み合わせ数を比較した説明図である。本実施の形態の
配置規則において、論理セルブロックの配置位置は、一
番目に配置されるブロックの配置位置が4隅のいずれか
なので4通り、その他のブロックは、一番目に配置され
たブロックに隣接して一定方向に配置されるので、配置
探索の組み合わせ数は1通りとなり、従来例と配置探索
組み合わせ数を比較すると1/5625と激減するため、処理
時間を短縮できる論理セルブロックの自動動配置方法を
提供できる効果がある。
【0017】次に、本発明の他の実施の形態について、
図3を参照して説明する。図3は、本実施の形態の論理
セルブロックの自動動配置方法の構成を示すフローチャ
ートであり、図1と同一または相当の処理については同
一の符号を付し、説明を省略する。本実施の形態では、
図3のフローチャートに示すように、ステップS1−a
の論理セルブロックのサイズ検索については、図1のフ
ローチャートと同じであるが、それに加えて、任意に指
定したブロックサイズ以上の論理セルブロックのソート
を行う(ステップS3−b,ブロック分類ステップ)。
続いて、前記ソートされた論理セルブロックについてブ
ロックサイズが大きい順番に配置順を決定する(ステッ
プS3−c,配置順決定ステップ)。
図3を参照して説明する。図3は、本実施の形態の論理
セルブロックの自動動配置方法の構成を示すフローチャ
ートであり、図1と同一または相当の処理については同
一の符号を付し、説明を省略する。本実施の形態では、
図3のフローチャートに示すように、ステップS1−a
の論理セルブロックのサイズ検索については、図1のフ
ローチャートと同じであるが、それに加えて、任意に指
定したブロックサイズ以上の論理セルブロックのソート
を行う(ステップS3−b,ブロック分類ステップ)。
続いて、前記ソートされた論理セルブロックについてブ
ロックサイズが大きい順番に配置順を決定する(ステッ
プS3−c,配置順決定ステップ)。
【0018】そして、前記ソートされた論理セルブロッ
クについての配置規則を設定し(ステップS3−d,ス
テップS3−e,ブロック配置ステップ,分類ブロック
配置ステップ)、設定された配置規則に基づき前記ソー
トされた論理セルブロックすべてについて配置が終了す
るまで、配置処理を行う(ステップS3−f,ステップ
S3−g,ブロック配置ステップ,分類ブロック配置ス
テップ)。さらに、前記ソートされた論理セルの配置が
終了した後、残りの論理セルについて配置処理を行う
(ステップS3−h,ブロック配置ステップ)。
クについての配置規則を設定し(ステップS3−d,ス
テップS3−e,ブロック配置ステップ,分類ブロック
配置ステップ)、設定された配置規則に基づき前記ソー
トされた論理セルブロックすべてについて配置が終了す
るまで、配置処理を行う(ステップS3−f,ステップ
S3−g,ブロック配置ステップ,分類ブロック配置ス
テップ)。さらに、前記ソートされた論理セルの配置が
終了した後、残りの論理セルについて配置処理を行う
(ステップS3−h,ブロック配置ステップ)。
【0019】本実施の形態では、ソートする論理セルブ
ロックのブロックサイズを任意に指定できるため、ステ
ップS3−cの処理においては前記ソートされたブロッ
クのみが対象となり、前記実施の形態に比べて処理時間
を短縮できる論理セルブロックの自動動配置方法を提供
できる効果がある。
ロックのブロックサイズを任意に指定できるため、ステ
ップS3−cの処理においては前記ソートされたブロッ
クのみが対象となり、前記実施の形態に比べて処理時間
を短縮できる論理セルブロックの自動動配置方法を提供
できる効果がある。
【0020】次に、本発明の別の実施の形態について、
図4、図5を参照して説明する。なお、図4において図
1と同一または相当の処理については同一の符号を付し
説明を省略する。本実施の形態は、図4のフローチャー
トに示すように、ステップS1−cで行う設定処理に加
えて、一番初めに設定する論理セルブロックの配置詳細
設定を行い(ステップS4−a,配置情報設定ステッ
プ)、さらにステップS1−dの設定に加えて、論理セ
ルブロックの配置間隔設定を行う(ステップS4−b,
配置情報設定ステップ)。
図4、図5を参照して説明する。なお、図4において図
1と同一または相当の処理については同一の符号を付し
説明を省略する。本実施の形態は、図4のフローチャー
トに示すように、ステップS1−cで行う設定処理に加
えて、一番初めに設定する論理セルブロックの配置詳細
設定を行い(ステップS4−a,配置情報設定ステッ
プ)、さらにステップS1−dの設定に加えて、論理セ
ルブロックの配置間隔設定を行う(ステップS4−b,
配置情報設定ステップ)。
【0021】本実施の形態では、ステップS4−aで一
番初めに配置するブロックの配置詳細設定処理により、
図5に示すように配置領域枠からの距離(w1)を指定
できるため、外部端子の取り出し位置を考慮した位置設
定が可能であり、また、ステップS4−bでブロック間
の配置間隔(w2)を指定できるため、配線領域を確保
するのに有効な論理セルブロックの自動動配置方法を提
供できる効果がある。
番初めに配置するブロックの配置詳細設定処理により、
図5に示すように配置領域枠からの距離(w1)を指定
できるため、外部端子の取り出し位置を考慮した位置設
定が可能であり、また、ステップS4−bでブロック間
の配置間隔(w2)を指定できるため、配線領域を確保
するのに有効な論理セルブロックの自動動配置方法を提
供できる効果がある。
【0022】次に、本発明のさらに別の実施の形態につ
いて、図6を参照して説明する。本実施の形態は、図1
のフローチャートの配置規則設定について工夫したもの
であり、設定された配置順番に従い、配置領域の4隅に
対し配置順番の1番目から4番目までの論理セルブロッ
クの配置を設定する。次に、5番目以降の論理セルブロ
ックは、上辺→右辺→下辺→左辺のように、1論理セル
ブロック毎に異なる辺に配置するように設定する。この
処理は配置領域枠の第1周目まで行う。
いて、図6を参照して説明する。本実施の形態は、図1
のフローチャートの配置規則設定について工夫したもの
であり、設定された配置順番に従い、配置領域の4隅に
対し配置順番の1番目から4番目までの論理セルブロッ
クの配置を設定する。次に、5番目以降の論理セルブロ
ックは、上辺→右辺→下辺→左辺のように、1論理セル
ブロック毎に異なる辺に配置するように設定する。この
処理は配置領域枠の第1周目まで行う。
【0023】本実施の形態では、配置する論理セルブロ
ックのセルサイズの大きい順から4番目までを4隅に配
置することにより、配置領域の上辺に大きいブロックが
集中し、外部端子の取り出し位置が確保できない場合に
有効な論理セルブロックの自動動配置方法を提供できる
効果がある。
ックのセルサイズの大きい順から4番目までを4隅に配
置することにより、配置領域の上辺に大きいブロックが
集中し、外部端子の取り出し位置が確保できない場合に
有効な論理セルブロックの自動動配置方法を提供できる
効果がある。
【0024】また、以上の実施の形態における配置処理
は、配置規則設定で、対象とするすべての論理セルの配
置設定を行う場合について説明したが、配置規則設定に
従い、配置の試行を行いながら配置処理を行うようにし
てもよい。
は、配置規則設定で、対象とするすべての論理セルの配
置設定を行う場合について説明したが、配置規則設定に
従い、配置の試行を行いながら配置処理を行うようにし
てもよい。
【0025】
【発明の効果】以上のように、本発明によれば、論理セ
ルブロックの配置位置を決める際の配置処理時間を短縮
できる効果がある。
ルブロックの配置位置を決める際の配置処理時間を短縮
できる効果がある。
【図1】本発明の実施の一形態の論理セルブロックの自
動動配置方法の処理手順を示すフローチャートである。
動動配置方法の処理手順を示すフローチャートである。
【図2】本発明の実施の一形態の論理セルブロックの自
動動配置方法における配置規則に従って論理セルブロッ
クの配置を行なったときの一例を示す配置図である。
動動配置方法における配置規則に従って論理セルブロッ
クの配置を行なったときの一例を示す配置図である。
【図3】本発明の他の実施の一形態の論理セルブロック
の自動動配置方法の処理手順を示すフローチャートであ
る。
の自動動配置方法の処理手順を示すフローチャートであ
る。
【図4】本発明の別の実施の一形態の論理セルブロック
の自動動配置方法の処理手順を示すフローチャートであ
る。
の自動動配置方法の処理手順を示すフローチャートであ
る。
【図5】本発明の別の実施の一形態の論理セルブロック
の自動動配置方法における配置規則に従って論理セルブ
ロックの配置を行なったときの一例を示す配置図であ
る。
の自動動配置方法における配置規則に従って論理セルブ
ロックの配置を行なったときの一例を示す配置図であ
る。
【図6】本発明のさらに別の実施の一形態の論理セルブ
ロックの自動動配置方法における配置規則に従って論理
セルブロックの配置を行なったときの一例を示す配置図
である。
ロックの自動動配置方法における配置規則に従って論理
セルブロックの配置を行なったときの一例を示す配置図
である。
【図7】特開平6−349944号公報に開示された従
来の論理セルブロックの自動動配置方法を示す説明図で
ある。
来の論理セルブロックの自動動配置方法を示す説明図で
ある。
【図8】従来の論理セルブロックの自動動配置方法と本
発明の実施の一形態の論理セルブロックの自動動配置方
法におけるの配置探索の組み合わせ数を比較した説明図
である。
発明の実施の一形態の論理セルブロックの自動動配置方
法におけるの配置探索の組み合わせ数を比較した説明図
である。
ステップS1−b……配置順決定ステップ、ステップS
1−c,ステップS1−d,ステップS1−e,ステッ
プS1−f,ステップS3−h……ブロック配置ステッ
プ、ステップS3−b……ブロック分類ステップ、ステ
ップS3−c……配置順決定ステップ、ステップS3−
d,ステップS3−e,ステップS3−f,ステップS
3−g……ブロック配置ステップ,分類ブロック配置ス
テップ,ステップS4−a,ステップS4−b……配置
情報設定ステップ。
1−c,ステップS1−d,ステップS1−e,ステッ
プS1−f,ステップS3−h……ブロック配置ステッ
プ、ステップS3−b……ブロック分類ステップ、ステ
ップS3−c……配置順決定ステップ、ステップS3−
d,ステップS3−e,ステップS3−f,ステップS
3−g……ブロック配置ステップ,分類ブロック配置ス
テップ,ステップS4−a,ステップS4−b……配置
情報設定ステップ。
Claims (8)
- 【請求項1】 半導体集積回路の論理セルブロックを、
ブロックサイズの大きい順に配置順番を決定する配置順
決定ステップと、 配置領域の外周に沿って前記配置領域の外側から内側に
向かって、前記配置順決定ステップで決定した順番によ
り前記論理セルブロックを配置するブロック配置ステッ
プと、 を備えたことを特徴とする論理セルブロックの自動動配
置方法。 - 【請求項2】 前記ブロック配置ステップでは、前記配
置順決定ステップで配置順番を決定した論理セルブロッ
クの内の最初に配置する論理セルブロックを配置領域の
四隅のいずれかに配置し、前記配置領域の外周に沿って
前記配置領域の外側から内側に向かって、前記決定した
配置順番で論理セルブロックを配置することを特徴とす
る請求項1記載の論理セルブロックの自動動配置方法。 - 【請求項3】 指定したサイズを超える論理セルブロッ
クについて分類するブロック分類ステップを有し、前記
配置順決定ステップでは、前記ブロック分類ステップで
分類した前記論理セルブロックについてブロックサイズ
の大きい順に配置順番を決定し、前記ブロック配置ステ
ップは、前記配置順決定ステップで決定した前記配置順
番に従い、前記論理セルブロックを配置領域の外周に沿
って配置する分類ブロック配置ステップを有し、前記ブ
ロック分類ステップで分類した全ての論理セルブロック
について前記分類ブロック配置ステップで前記配置領域
の外周に沿って配置した後、前記分類した論理セルブロ
ック以外の論理セルブロックについて、前記配置領域の
外周に沿って前記配置領域の外側から内側に向かって配
置することを特徴とする請求項1記載の論理セルブロッ
クの自動動配置方法。 - 【請求項4】 前記分類ブロック配置ステップでは、前
記配置順決定ステップで決定した前記配置順番に従い、
前記ブロック分類ステップで分類した論理セルブロック
の内の最初に配置する論理セルブロックを配置領域の四
隅のいずれかに配置し、順次、前記論理セルブロックを
前記配置領域の外周に沿って配置することを特徴とする
請求項3記載の論理セルブロックの自動動配置方法。 - 【請求項5】 前記分類ブロック配置ステップでは、前
記ブロック分類ステップで分類した論理セルブロックを
配置する際、1周目については、前記配置順決定ステッ
プで決定した配置順番に従い、前記ブロック分類ステッ
プで分類した前記論理セルブロックの内の最初に配置す
る論理セルブロックを配置領域の四隅のいずれかに配置
し、順次、前記論理セルブロックを前記配置領域の外周
に沿って配置し、2周目以降については前記配置領域の
未配置領域の面積が常に最大となる位置へ、順次、前記
論理セルブロックを前記配置領域の外周に沿って配置す
ることを特徴とする請求項4記載の論理セルブロックの
自動動配置方法。 - 【請求項6】 前記配置順決定ステップで配置順番を決
定した論理セルブロックの内の最初に配置する論理セル
ブロック、および隣接する論理セルブロック間の配置間
隔についての配置情報を設定する配置情報設定ステップ
を有し、前記ブロック配置ステップでは、前記配置順決
定ステップで配置順番を決定した論理セルブロックにつ
いて、前記配置情報設定ステップで設定した配置情報を
もとに、配置領域の外周に沿って前記配置領域の外側か
ら内側に向かって、前記決定した配置順番で配置するこ
とを特徴とする請求項2記載の論理セルブロックの自動
動配置方法。 - 【請求項7】 前記ブロック配置ステップでは、前記配
置順決定ステップで配置順番を決定した論理セルブロッ
クについて、配置領域の外周に沿って前記配置領域の外
側から内側に向かって、前記決定した配置順番で、順次
前回とは異なる前記配置領域の辺へ配置することを特徴
とする請求項2記載の論理セルブロックの自動動配置方
法。 - 【請求項8】 前記ブロック配置ステップでは、前記配
置領域の外周に沿って前記配置領域の外側から内側に向
かって、配置順決定ステップで決定した配置順番で論理
セルブロックを配置する際、1周目については、配置順
決定ステップで決定した配置順番に従い、前記論理セル
ブロックの内の最初に配置する論理セルブロックを配置
領域の四隅のいずれかに配置し、順次、前記論理セルブ
ロックを前記配置領域の外周に沿って配置し、2周目以
降については前記配置領域の未配置領域の面積が常に最
大となる位置へ、順次、前記論理セルブロックを前記配
置領域の外周に沿って配置することを特徴とする請求項
6または請求項7記載の論理セルブロックの自動動配置
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11085381A JP2000276518A (ja) | 1999-03-29 | 1999-03-29 | 論理セルブロックの自動動配置方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11085381A JP2000276518A (ja) | 1999-03-29 | 1999-03-29 | 論理セルブロックの自動動配置方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000276518A true JP2000276518A (ja) | 2000-10-06 |
Family
ID=13857170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11085381A Pending JP2000276518A (ja) | 1999-03-29 | 1999-03-29 | 論理セルブロックの自動動配置方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000276518A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8661388B2 (en) | 2006-01-03 | 2014-02-25 | Mediatek Inc. | Method of packing-based macro placement and semiconductor chip using the same |
-
1999
- 1999-03-29 JP JP11085381A patent/JP2000276518A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8661388B2 (en) | 2006-01-03 | 2014-02-25 | Mediatek Inc. | Method of packing-based macro placement and semiconductor chip using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04211154A (ja) | 半導体集積回路のレイアウト方法 | |
US5331572A (en) | Integrated circuit and layout system therefor | |
US20180323135A1 (en) | Method And System For Improved Matching For On-Chip Capacitors | |
US5959905A (en) | Cell-based integrated circuit design repair using gate array repair cells | |
US5249134A (en) | Method of layout processing including layout data verification | |
JP2000276518A (ja) | 論理セルブロックの自動動配置方法 | |
US20220337251A1 (en) | Systems and methods for modular disaggregated integrated circuit systems | |
CN1139888C (zh) | 用于半导体集成电路的设置及布线方法 | |
JP2002026130A (ja) | 半導体集積回路及びi/oブロック配置方法 | |
EP0609047A2 (en) | Process for fabricating an ASIC device having a gate-array function block | |
JP2664465B2 (ja) | 半導体装置のセル配置方法 | |
JP2671759B2 (ja) | 半導体集積回路の自動レイアウト方法 | |
JPH0461359A (ja) | 1/0パッドセルの配置方法 | |
CN111444668B (zh) | 一种对待测阵列中的晶体管逐个进行版图布线的方法 | |
US12019582B2 (en) | Systolic array device | |
JP2937428B2 (ja) | セル自動配置方法 | |
JP3064925B2 (ja) | レイアウト方法 | |
US7790336B2 (en) | Method of joining a plurality of reticles for use in producing a semiconductor layout pattern, a computerized system for implementing such a method and a semiconductor mask arrangement produced by implementing such a method | |
US20040194047A1 (en) | Layout design apparatus | |
JPH02203550A (ja) | メモリリペア装置におけるチップの修復順位決定方式 | |
JP2004362420A (ja) | 自動配置装置 | |
JPH07121602A (ja) | 半導体集積回路のレイアウト検証装置及び検証方法 | |
JPH06204437A (ja) | フロアプランナ及びフロアプラン方法 | |
JPH0863508A (ja) | 高速図形処理装置 | |
JPS63181349A (ja) | Lsiのレイアウト設計装置 |