JP2000259123A - 表示装置およびその駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 放電の安定化および省電力化が図られた表示
装置およびその駆動方法を提供することである。 【解決手段】 各フィールドの最初のサブフィールドＳ
Ｆ１の前にセットアップ期間が設定される。セットアッ
プ期間には、複数のスキャン電極１２に垂直同期セット
アップパルスＶＳが同時に印加される。垂直同期セット
アップパルスＶＳの立ち上がりにより、アドレス電極１
１とスキャン電極１２との間で放電が起こり、アドレス
電極１１側に正の壁電荷が蓄積される。アドレス期間に
は、スキャン電極１２に書き込みパルスＰｗが印加さ
れ、アドレス電極１１に書き込みパルスＰｗａが印加さ
れる。アドレス電極１１側には正の壁電荷が蓄積されて
いるので、アドレス電極１１とスキャン電極１２との間
にかかる実効電圧が高くなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、放電を制御するこ
とにより画像を表示する表示装置およびその駆動方法に
関する。

【０００２】

【従来の技術】ＰＤＰ（プラズマディスプレイパネル）
を用いたプラズマディスプレイ装置は、薄型化および大
画面化が可能であるという利点を有する。このプラズマ
ディスプレイ装置では、ガス放電の際の発光を利用する
ことにより画像を表示している。

【０００３】図２５はＡＣ型ＰＤＰにおける放電セルの
駆動方法を説明するための図である。図２５に示すよう
に、ＡＣ型ＰＤＰの放電セルにおいては、対向する電極
３０１，３０２の表面がそれぞれ誘電体層３０３，３０
４で覆われている。

【０００４】図２５（ａ）に示すように、電極３０１，
３０２間に放電開始電圧よりも低い電圧を印加した場合
には、放電が起こらない。図２５（ｂ）に示すように、
電極３０１，３０２間に放電開始電圧よりも高いパルス
状の電圧（書き込みパルス）を印加すると、放電が発生
する。放電が発生すると、負電荷は電極３０１の方向に
進んで誘電体層３０３の壁面に蓄積され、正電荷は電極
３０２の方向に進んで誘電体層３０４の壁面に蓄積され
る。誘電体層３０３，３０４の壁面に蓄積された電荷を
壁電荷と呼ぶ。また、この壁電荷により誘起された電圧
を壁電圧と呼ぶ。

【０００５】図２５（ｃ）に示すように、誘電体層３０
３の壁面には負の壁電荷が蓄積され、誘電体層３０４の
壁面には正の壁電荷が蓄積される。この場合、壁電圧の
極性は、外部印加電圧の極性と逆向きであるため、放電
の進行に従って放電空間内における実効電圧が低下し、
放電は自動的に停止する。

【０００６】図２５（ｄ）に示すように、外部印加電圧
の極性を反転させると、壁電圧の極性が外部印加電圧の
極性と同じ向きになるため、放電空間内における実効電
圧が高くなる。このときの実効電圧が放電開始電圧を超
えると、逆極性の放電が発生する。それにより、正電荷
が電極３０１の方向に進み、すでに誘電体層３０３に蓄
積されている負の壁電荷を中和し、負電荷が電極３０２
の方向に進み、すでに誘電体層３０４に蓄積されている
正の壁電荷を中和する。

【０００７】そして、図２５（ｅ）に示すように、誘電
体層３０３，３０４の壁面にそれぞれ正および負の壁電
荷が蓄積される。この場合、壁電圧の極性が外部印加電
圧の極性と逆向きであるため、放電の進行に従って放電
空間内における実効電圧が低下し、放電が停止する。

【０００８】さらに、図２５（ｆ）に示すように、外部
印加電圧の極性を反転させると、逆極性の放電が発生
し、負電荷は電極３０１の方向に進み、正電荷は電極３
０２の方向に進み、図２５（ｃ）の状態に戻る。

【０００９】このように、放電開始電圧よりも高い書き
込みパルスを印加することにより一旦放電が開始された
後は、壁電荷の働きにより放電開始電圧よりも低い外部
印加電圧（維持パルス）の極性を反転させることにより
放電を持続させることができる。書き込みパルスを印加
することにより放電を開始させることをアドレス放電と
呼び、交互に反転する維持パルスを印加することにより
放電を持続させることを維持放電と呼ぶ。

【００１０】図２５（ｇ）に示すように、電極３０１，
３０２間に壁電圧と逆極性の消去パルスを印加すること
により誘電体層３０３，３０４の壁面に蓄積された壁電
荷を消滅させて放電を終了させることができる。この消
去パルスのパルス幅は、残留壁電荷を打ち消すことがで
きかつ新たに逆極性の壁電荷を蓄積することができない
ように狭く設定される。一旦壁電荷が消滅すると、図２
５（ｈ）に示すように、次の維持パルスを印加しても放
電は発生しない。

【００１１】図２６は従来のプラズマディスプレイ装置
の主としてＰＤＰ（プラズマディスプレイパネル）の構
成を示す模式図である。

【００１２】図２６に示すように、ＰＤＰ１は、複数の
アドレス電極１１、複数のスキャン電極（走査電極）１
２および複数のサステイン電極（維持電極）１３を含
む。複数のアドレス電極１１は画面の垂直方向に配列さ
れ、複数のスキャン電極１２および複数のサステイン電
極１３は画面の水平方向に配列されている。複数のサス
テイン電極１３は共通に接続されている。

【００１３】アドレス電極１１、スキャン電極１２およ
びサステイン電極１３の各交点に放電セルが形成されて
いる。各放電セルが画面上の画素を構成する。

【００１４】アドレスドライバ２は、画像データに応じ
て複数のアドレス電極１１を駆動する。スキャンドライ
バ３は、複数のスキャン電極１２を順に駆動する。サス
テインドライバ４は、複数のサステイン電極１３を共通
に駆動する。

【００１５】図２７はＡＣ型ＰＤＰにおける３電極面放
電セルの模式的断面図である。図２７に示す放電セル１
００においては、表面ガラス基板１０１上に対になるス
キャン電極１２およびサステイン電極１３が水平方向に
形成され、それらのスキャン電極１２およびサステイン
電極１３は透明誘電体層１０２および保護層１０３で覆
われている。一方、表面ガラス基板１０１に対向する裏
面ガラス基板１０４上にはアドレス電極１１が垂直方向
に形成され、アドレス電極１１上には透明誘電体層１０
５が形成されている。透明誘電体層１０５上には蛍光体
１０６が塗布されている。

【００１６】この放電セル１００では、アドレス電極１
１とスキャン電極１２との間に書き込みパルスを印加す
ることによりアドレス電極１１とスキャン電極１２との
間でアドレス放電が発生した後、スキャン電極１２とサ
ステイン電極１３との間に交互に反転する周期的な維持
パルスを印加することによりスキャン電極１２とサステ
イン電極１３との間で維持放電が行われる。

【００１７】ＡＣ型ＰＤＰにおける階調表示駆動方式と
しては、ＡＤＳ（Address and Displayperiod Separate
d ；アドレス・表示期間分離）方式が用いられている。
図２８はＡＤＳ方式を説明するための図である。図２８
の縦軸は第１ラインから第ｍラインまでのスキャン電極
の走査方向（垂直走査方向）を示し、横軸は時間を示
す。

【００１８】ＡＤＳ方式では、１フィールド（１／６０
秒＝１６．６７ｍｓ）を複数のサブフィールドに時間的
に分割する。例えば、８ビットで２５６階調表示を行な
う場合には、１フィールドを８つのサブフィールドに分
割する。また、各サブフィールドは、点灯セル選択のた
めのアドレス放電が行なわれるアドレス期間と、表示の
ための維持放電が行なわれる維持期間（発光期間）とに
分離される。

【００１９】図２８の例では、１フィールドが４つのサ
ブフィールドＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４に時間的
に分割されている。サブフィールドＳＦ１はアドレス期
間ＡＤ１と維持期間ＳＵＳ１とに分離され、サブフィー
ルドＳＦ２はアドレス期間ＡＤ２と維持期間ＳＵＳ２と
に分離され、サブフィールドＳＦ３はアドレス期間ＡＤ
３と維持期間ＳＵＳ３とに分離され、サブフィールドＳ
Ｆ４はアドレス期間ＡＤ４と維持期間ＳＵＳ４とに分離
されている。

【００２０】ＡＤＳ方式では、各サブフィールドで第１
ラインから第ｍラインまでＰＤＰの全面にアドレス放電
による走査が行なわれ、全面のアドレス放電の終了時に
維持放電が行われる。すなわち、維持期間はアドレス期
間を除く期間に設定される。そのため、１フィールド中
に占める維持期間の割合は３０％程度と小さくなり、高
輝度化に限界がある。

【００２１】そこで、ＰＤＰの高輝度化を図るために、
アドレス・サステイン同時駆動方式（信学技報：TECHNI
CAL REPORT OF IEICE.EID96-71,ED96-149,SDM96-175(19
97-01),PP.19-24 ）が提案されている。図２９はアドレ
ス・サステイン同時駆動方式を説明するための図であ
る。図２９の縦軸は第１ラインから第ｍラインまでのス
キャン電極の走査方向（垂直走査方向）を示し、横軸は
時間を示す。

【００２２】アドレス・サステイン同時駆動方式では、
各ラインごとにアドレス放電に続いて維持放電が開始さ
れる。図２９の例では、１フィールドが４つのサブフィ
ールドＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４に時間的に分割
され、各サブフィールドＳＦ１〜ＳＦ４がそれぞれアド
レス期間ＡＤ１〜ＡＤ４と維持期間ＳＵＳ１〜ＳＵＳ４
とを含む。

【００２３】各サブフィールドＳＦ１〜ＳＦ４におい
て、各ラインごとにアドレス期間ＡＤ１〜ＡＤ４に続い
て維持期間ＳＵＳ１〜ＳＵＳ４が設定されている。その
ため、１フィールドのほぼすべてが維持期間となり、高
輝度化が可能となる。

【００２４】図３０は従来のアドレス・サステイン同時
駆動方式による各電極の駆動電圧を示すタイミングチャ
ートである。図３０では、サステイン電極１３、第ｎラ
イン〜第（ｎ＋３）ラインのスキャン電極１２およびア
ドレス電極１１の駆動電圧が示されている。ここで、ｎ
は任意の整数である。

【００２５】図３０において、サステイン電極１３に
は、一定周期でサステインパルスＰｓｕが印加される。
アドレス期間には、スキャン電極１２に書き込みパルス
Ｐｗが印加される。この書き込みパルスＰｗに同期して
アドレス電極１１に書き込みパルスＰｗａが印加され
る。アドレス電極１１に印加される書き込みパルスＰｗ
ａのオンオフは、表示する画像の各画素に応じて制御さ
れる。書き込みパルスＰｗと書き込みパルスＰｗａとが
同時に印加されると、スキャン電極１２とアドレス電極
１１との交点の放電セルでアドレス放電が発生し、その
放電セルが点灯する。

【００２６】アドレス期間後の維持期間には、スキャン
電極１２に一定周期で維持パルスＰｓｃが印加される。
スキャン電極１２に印加される維持パルスＰｓｃの位相
はサステイン電極１３に印加されるサステインパルスＰ
ｓｕの位相に対して１８０度ずれている。この場合、ア
ドレス放電で点灯した放電セルにおいてのみ維持放電が
発生する。

【００２７】各サブフィールドの終了時には、スキャン
電極１２に消去パルスＰｅが印加される。それにより、
各放電セルの壁電荷が消滅し、維持放電が終了する。消
去パルスＰｅの印加後、次のサブフィールドの開始前ま
での間にスキャン電極１２に一定周期で休止パルスＰｒ
が印加される。消去パルスＰｅの印加から次のサブフィ
ールドの開始までの期間を休止期間と呼ぶ。

【００２８】

【発明が解決しようとする課題】上記の従来のアドレス
・サステイン同時駆動方式では、図３０に示したよう
に、アドレス期間に表示する画像の各画素に応じてアド
レス電極１１に書き込みパルスＰｗａが印加される。こ
の書き込みパルスＰｗａの電圧振幅は、放電セルに壁電
荷が蓄積されるように大きな値に設定する必要がある。
それにより、アドレス電極１１での充放電電流が大きく
なり、消費電力が大きくなる。

【００２９】また、消費電力を小さくするために書き込
みパルスＰｗａの電圧振幅を下げると、書き込みパルス
Ｐｗａが印加されることによる壁電荷の形成が不十分と
なる。その結果、アドレス放電が不安定になるととも
に、放電セルの特性のばらつきによって点灯しない放電
セルが生じる場合がある。

【００３０】本発明の目的は、放電の安定化および省電
力化が図られた表示装置およびその駆動方法を提供する
ことである。

【００３１】

【課題を解決するための手段】（１）第１の発明 第１の発明に係る表示装置は、第１の方向に配列された
複数の第１の電極と、第１の方向と交差する第２の方向
に配列された複数の第２の電極と、複数の第１の電極と
複数の第２の電極との交点に設けられた複数の放電セル
と、各フィールドを複数のサブフィールドに時間的に分
割するサブフィールド分割手段と、各サブフィールドの
アドレス期間に、画像データに応じて第１の電極と第２
の電極との間に第１の放電を起こさせるための第１の電
圧を印加し、アドレス期間に先立つセットアップ期間に
当該第１の電極と複数の第２の電極との間に第１の放電
と逆極性の第２の放電を起こさせるための第２の電圧を
印加する電圧印加手段とを備えたものである。

【００３２】本発明に係る表示装置においては、各フィ
ールドが複数のサブフィールドに時間的に分割され、各
サブフィールドのアドレス期間に、画像データに応じて
第１の電極と第２の電極との間に第１の放電を起こさせ
るための第１の電圧が印加される。それにより、当該第
１の電極と該当する第２の電極との間に第１の放電が起
こり、第１の電極側に第１の極性の壁電荷が蓄積され、
第２の電極側に第２の極性の壁電荷が蓄積される。

【００３３】また、アドレス期間に先立つセットアップ
期間に当該第１の電極と複数の第２の電極との間に第１
の放電と逆極性の第２の放電を起こさせるための第２の
電圧が印加される。それにより、当該第１の電極と複数
の第２の電極との間に第１の放電と逆極性の第２の放電
が起こり、第１の電極側に第２の極性の壁電荷が蓄積さ
れ、第２の電極側に第１の極性の壁電荷が蓄積される。

【００３４】このように、セットアップ期間に複数の第
２の電極側に第１の極性の壁電荷が蓄積されるので、ア
ドレス期間に第１の電極と第２の電極との間に印加され
る実効電圧が高くなる。それにより、放電開始電圧に対
する実効電圧のマージンが高くなる。その結果、アドレ
ス放電の安定化が図られるとともに、放電セルの特性の
ばらつきが吸収される。また、放電開始電圧に対する実
効電圧のマージンが高くなるので、第２の電極の駆動電
圧を低減することが可能となる。その結果、省電力化お
よび低価格化を図ることができる。

【００３５】（２）第２の発明 第２の発明に係る表示装置は、第１の方向に配列された
複数の第１の電極と、第１の方向と交差する第２の方向
に配列された複数の第２の電極と、複数の第１の電極と
複数の第２の電極との交点に設けられた複数の放電セル
と、各第１の電極ごとに設定される各フィールドを複数
のサブフィールドに時間的に分割するサブフィールド分
割手段と、各第１の電極ごとに設定される各サブフィー
ルドの開始時のアドレス期間に、画像データに応じて当
該第１の電極と該当する第２の電極との間に第１の放電
を起こさせるための第１の電圧を印加し、各フィールド
の最初のサブフィールド前または各フィールドの最後の
サブフィールド後に垂直走査期間の整数倍の時間間隔で
設定されたセットアップ期間に、当該第１の電極と複数
の第２の電極との間に第１の放電と逆極性の第２の放電
を起こさせるための第２の電圧を印加する電圧印加手段
とを備えたものである。

【００３６】本発明に係る表示装置においては、各第１
の電極ごとに設定される各フィールドが複数のサブフィ
ールドに時間的に分割される。各第１の電極ごとに設定
される各サブフィールドの開始時のアドレス期間に、画
像データに応じて当該第１の電極と該当する第２の電極
との間に第１の放電を起こさせるための第１の電圧が印
加される。それにより、当該第１の電極と該当する第２
の電極との間に第１の放電が起こり、第１の電極側に第
１の極性の壁電荷が蓄積され、第２の電極側に第２の極
性の壁電荷が蓄積される。

【００３７】また、各フィールドの最初のサブフィール
ド前または各フィールドの最後のサブフィールド後に垂
直走査期間の整数倍の時間間隔でセットアップ期間が設
定され、セットアップ期間に当該第１の電極と複数の第
２の電極との間に第１の放電と逆極性の第２の放電を起
こさせるための第２の電圧が印加される。それにより、
当該第１の電極と複数の第２の電極との間に第１の放電
と逆極性の第２の放電が起こり、第１の電極側に第２の
極性の壁電荷が蓄積され、第２の電極側に第１の極性の
壁電荷が蓄積される。

【００３８】このように、セットアップ期間に複数の第
２の電極側に第１の極性の壁電荷が蓄積されるので、ア
ドレス期間に第１の電極と第２の電極との間に印加され
る実効電圧が高くなる。それにより、放電開始電圧に対
する実効電圧のマージンが高くなる。その結果、アドレ
ス放電の安定化が図られるとともに、放電セルの特性の
ばらつきが吸収される。また、放電開始電圧に対する実
効電圧のマージンが高くなるので、第２の電極の駆動電
圧を低減することが可能となる。その結果、省電力化お
よび低価格化を図ることができる。

【００３９】（３）第３の発明 第３の発明に係る表示装置は、第１または第２の発明に
係る表示装置の構成において、電圧印加手段は、第１の
放電後、当該第１の電極と該当する第２の電極との間に
第１の放電と逆極性の第３の放電を起こさせるための第
３の電圧を印加するものである。

【００４０】この場合、第１の放電後、当該第１の電極
と該当する第２の電極との間に第１の放電と逆極性の第
３の放電を起こさせるための第３の電圧が印加される。
それにより、当該第１の電極と第２の電極との間に第１
の放電と逆極性の第３の放電が起こり、第１の電極側に
第２の極性の壁電荷が蓄積され、第２の電極側に第１の
極性の壁電荷が蓄積される。

【００４１】このように、アドレス期間後に第２の電極
側に第１の極性の壁電荷が蓄積されるので、次のアドレ
ス期間において第１の電極と第２の電極との間に印加さ
れる実効電圧が高くなる。それにより、第１の電極と第
２の電極との間で容易かつ確実に放電を開始させること
ができる。また、アドレス期間において第１の電極と第
２の電極との間に印加する電圧を低減することが可能と
なる。

【００４２】（４）第４の発明 第４の発明に係る表示装置は、第３の発明に係る表示装
置の構成において、複数の第１の電極とそれぞれ対にな
るように第１の方向に配列された複数の第３の電極をさ
らに備え、電圧印加手段は、第３の放電時に、当該第１
の電極とその第１の電極に対応する第３の電極との間に
第４の放電を起こさせるための第４の電圧を印加するも
のである。

【００４３】この場合、第３の放電時に、当該第１の電
極とその第１の電極に対応する第３の電極との間に第４
の放電を起こさせるための第４の電圧が印加される。そ
れにより、当該第１の電極とその第１の電極に対応する
第３の電極との間に第４の放電が起こり、放電が維持さ
れる。

【００４４】（５）第５の発明 第５の発明に係る表示装置は、第１の発明に係る表示装
置の構成において、電圧印加手段は、各サブフィールド
の発光期間の終了時に、当該第１の電極と該当する第２
の電極との間に第１の放電と逆極性の第５の放電を起こ
させるための第５の電圧を印加するものである。

【００４５】この場合、各サブフィールドの発光期間の
終了時に、当該第１の電極と該当する第２の電極との間
に第１の放電と逆極性の第５の放電を起こさせるための
第５の電圧が印加される。それにより、当該第１の電極
と該当する第２の電極との間に第１の放電と逆極性の第
５の放電が起こり、第１の電極側に第２の極性の壁電荷
が蓄積され、第２の電極側に第１の極性の壁電荷が蓄積
される。

【００４６】このように、各サブフィールドの発光期間
の終了時に第２の電極側に第１の極性の壁電荷が蓄積さ
れるので、次のアドレス期間において第１の電極と第２
の電極との間に印加される実効電圧が高くなる。それに
より、第１の電極と第２の電極との間で容易かつ確実に
放電を開始させることができる。また、アドレス期間に
おいて第１の電極と第２の電極との間に印加する電圧を
低減することが可能となる。

【００４７】（６）第６の発明 第６の発明に係る表示装置は、第２の発明に係る表示装
置の構成において、電圧印加手段は、各第１の電極ごと
に設定される各サブフィールドの発光期間の終了時に、
当該第１の電極と該当する第２の電極との間に第１の放
電と逆極性の第５の放電を起こさせるための第５の電圧
を印加するものである。

【００４８】この場合、各第１の電極ごとに設定される
各サブフィールドの発光期間の終了時に、当該第１の電
極と該当する第２の電極との間に第１の放電と逆極性の
第５の放電を起こさせるための第５の電圧が印加され
る。それにより、当該第１の電極と該当する第２の電極
との間に第１の放電と逆極性の第５の放電が起こり、第
１の電極側に第２の極性の壁電荷が蓄積され、第２の電
極側に第１の極性の壁電荷が蓄積される。

【００４９】このように、各サブフィールドの発光期間
の終了時に第２の電極側に第１の極性の壁電荷が蓄積さ
れるので、次のアドレス期間において第１の電極と第２
の電極との間に印加される実効電圧が高くなる。それに
より、第１の電極と第２の電極との間で容易かつ確実に
放電を開始させることができる。また、アドレス期間に
おいて第１の電極と第２の電極との間に印加する電圧を
低減することが可能となる。

【００５０】（７）第７の発明 第７の発明に係る表示装置は、第５または第６の発明に
係る表示装置の構成において、複数の第１の電極とそれ
ぞれ対になるように第１の方向に配列された複数の第３
の電極をさらに備え、電圧印加手段は、第１の放電後、
当該第１の電極とその第１の電極に対応する第３の電極
との間に第６の放電を起こさせるための第６の電圧を印
加するものである。

【００５１】この場合、第１の放電後、当該第１の電極
とその第１の電極に対応する第３の電極との間に第６の
放電を起こさせるための第６の電圧が印加される。それ
により、当該第１の電極とその第１の電極に対応する第
３の電極との間に第６の放電が起こり、放電が維持され
る。

【００５２】（８）第８の発明 第８の発明に係る表示装置は、第７の発明に係る表示装
置の構成において、電圧印加手段は、第５の放電時に、
当該第１の電極とその第１の電極に対応する第３の電極
との間に第６の放電と同じ極性の第７の放電を起こさせ
るための第７の電圧を印加し、第７の放電後、当該第１
の電極とその第１の電極に対応する第３の電極との間に
第７の放電と逆極性の第８の放電を起こさせるための第
８の電圧を印加するものである。

【００５３】この場合、第５の放電時に、当該第１の電
極とその第１の電極に対応する第３の電極との間に第６
の放電と同極性の第７の放電を起こさせるための第７の
電圧が印加された後、当該第１の電極とその第１の電極
に対応する第３の電極との間に第７の放電と逆極性の第
８の放電を起こさせるための第８の電圧が印加される。
それにより、当該第１の電極とその第１の電極に対応す
る第３の電極との間に第７の放電が起こり、その後、当
該第１の電極とその第１の電極に対応する第３の電極と
の間に第７の放電と逆極性の第８の放電が起こり、第１
の電極側の壁電荷および第３の電極側の壁電荷がキャン
セルされる。

【００５４】（９）第９の発明 第９の発明に係る表示装置は、第１の発明に係る表示装
置の構成において、電圧印加手段は、複数の第１の電極
に駆動電圧を印加する第１の電圧印加手段と、複数の第
２の電極に駆動電圧を印加する第２の電圧印加手段とを
含み、第１の電圧印加手段は、各サブフィールドのアド
レス期間に、当該第１の電極に所定の極性の第１の書き
込み用パルス電圧を印加し、セットアップ期間に、当該
第１の電極に第１の書き込み用パルス電圧と逆極性でか
つ第１の書き込み用パルス電圧よりも高いセットアップ
用パルス電圧を印加し、第２の電圧印加手段は、各サブ
フィールドのアドレス期間に、当該第１の電極に印加さ
れる第１の書き込み用パルス電圧に同期して第１の書き
込み用パルス電圧と逆極性の第２の書き込み用パルス電
圧を画像データに応じて該当する第２の電極に印加する
ものである。

【００５５】この場合、各サブフィールドのアドレス期
間に、当該第１の電極に所定の極性の第１の書き込み用
パルス電圧が印加され、かつ第１の書き込み用パルス電
圧に同期して第１の書き込み用パルス電圧と逆極性の第
２の書き込みパルス電圧が画像データに応じて該当する
第２の電極に印加される。それにより、当該第１の電極
と該当する第２の電極との間に第１の放電を起こさせる
ための第１の電圧が印加され、アドレス放電が起こる。
また、セットアップ期間に当該第１の電極に第１の書き
込み用パルス電圧と逆極性でかつ第１の書き込み用パル
ス電圧よりも高いセットアップ用パルス電圧が印加され
る。それにより、当該第１の電極と複数の第２の電極と
の間に第２の放電を起こさせるための第２の電圧が印加
される。このようにして、第２の電極側に第２の極性の
壁電荷が蓄積される。

【００５６】（１０）第１０の発明 第１０の発明に係る表示装置は、第２の発明に係る表示
装置の構成において、電圧印加手段は、複数の第１の電
極に駆動電圧を印加する第１の電圧印加手段と、複数の
第２の電極に駆動電圧を印加する第２の電圧印加手段と
を含み、第１の電圧印加手段は、各第１の電極ごとに設
定される各サブフィールドの開始時のアドレス期間に、
当該第１の電極に所定の極性の第１の書き込み用パルス
電圧を印加し、セットアップ期間に、当該第１の電極に
第１の書き込み用パルス電圧と逆極性でかつ第１の書き
込み用パルス電圧よりも高いセットアップ用パルス電圧
を印加し、第２の電圧印加手段は、各第１の電極ごとに
設定される各サブフィールドの開始時のアドレス期間
に、当該第１の電極に印加される第１の書き込み用パル
ス電圧に同期して第１の書き込み用パルス電圧と逆極性
の第２の書き込み用パルス電圧を画像データに応じて該
当する第２の電極に印加するものである。

【００５７】この場合、各第１の電極ごとに設定される
各サブフィールドの開始時のアドレス期間に、当該第１
の電極に所定の極性の第１の書き込み用パルス電圧が印
加され、かつ第１の書き込み用パルス電圧に同期して第
１の書き込み用パルス電圧と逆極性の第２の書き込みパ
ルス電圧が画像データに応じて該当する第２の電極に印
加される。それにより、当該第１の電極と該当する第２
の電極との間に第１の放電を起こさせるための第１の電
圧が印加され、アドレス放電が起こる。また、セットア
ップ期間に当該第１の電極に第１の書き込み用パルス電
圧と逆極性でかつ第１の書き込み用パルス電圧よりも高
いセットアップ用パルス電圧が印加される。それによ
り、当該第１の電極と複数の第２の電極との間に第２の
放電を起こさせるための第２の電圧が印加される。この
ようにして、第２の電極側に第２の極性の壁電荷が蓄積
される。

【００５８】（１１）第１１の発明 第１１の発明に係る表示装置は、第９または第１０の発
明に係る表示装置の構成において、複数の第１の電極と
それぞれ対になるように第１の方向に配列された複数の
第３の電極をさらに備え、電圧印加手段は、複数の第３
の電極に駆動電圧を印加する第３の電圧印加手段をさら
に含み、第３の電圧印加手段は、第１の書き込み用パル
ス電圧の終了時に第１の書き込み用パルス電圧と同じ極
性の発光維持用パルス電圧を当該第１の電極に対応する
第３の電極に印加するものである。

【００５９】この場合、第１の書き込み用パルス電圧の
終了時に第１の書き込み用パルス電圧と同じ極性の発光
維持用パルス電圧が当該第１の電極に対応する第３の電
極に印加される。それにより、当該第１の電極とその第
１の電極に対応する第３の電極との間に放電を起こさせ
るための第４の電圧が印加される。このようにして、ア
ドレス放電後に、維持放電が起こる。

【００６０】（１２）第１２の発明 第１２の発明に係る表示装置は、第９の発明に係る表示
装置の構成において、第１の電圧印加手段は、各サブフ
ィールドの発光期間の終了時に、当該第１の電極に第１
の書き込み用パルス電圧と逆極性の第１の消去用パルス
電圧を印加するものである。

【００６１】この場合、各サブフィールドの発光期間の
終了時に、当該第１の電極に第１の書き込み用パルス電
圧と逆極性の第１の消去用パルス電圧が印加される。そ
れにより、当該第１の電極と対応する第２の電極との間
に第１の放電と逆極性の第５の放電を起こさせるための
第５の電圧が印加される。このようにして、第２の電極
側に第２の極性の壁電荷が蓄積される。

【００６２】（１３）第１３の発明 第１３の発明に係る表示装置は、第１０の発明に係る表
示装置の構成において、第１の電圧印加手段は、各第１
の電極ごとに設定される各サブフィールドの発光期間の
終了時に、当該第１の電極に第１の書き込み用パルス電
圧と逆極性の第１の消去用パルス電圧を印加するもので
ある。

【００６３】この場合、各サブフィールドの発光期間の
終了時に、当該第１の電極に第１の書き込み用パルス電
圧と逆極性の第１の消去用パルス電圧が印加される。そ
れにより、当該第１の電極と対応する第２の電極との間
に第１の放電と逆極性の第５の放電を起こさせるための
第５の電圧が印加される。このようにして、第２の電極
側に第２の極性の壁電荷が蓄積される。

【００６４】（１４）第１４の発明 第１４の発明に係る表示装置は、第１２または第１３の
発明に係る表示装置の構成において、複数の第１の電極
とそれぞれ対になるように第１の方向に配列された複数
の第３の電極をさらに備え、電圧印加手段は、複数の第
３の電極に駆動電圧を印加する第３の電圧印加手段をさ
らに含み、第３の電圧印加手段は、第１の書き込み用パ
ルス電圧の終了時に第１の書き込み用パルス電圧と同じ
極性の発光維持用パルス電圧を当該第１の電極に対応す
る第３の電極に印加し、当該第１の電極に印加される第
１の消去用パルス電圧に同期して第２の消去用パルス電
圧を当該第１の電極に対応する第３の電極に印加するも
のである。

【００６５】この場合、第１の書き込み用パルス電圧の
終了時に、第１の書き込み用パルス電圧と同じ極性の発
光維持用パルス電圧が当該第１の電極に対応する第３の
電極に印加される。それにより、当該第１の電極とその
第１の電極に対応する第３の電極との間に第６の放電を
起こさせるための第７の電圧が印加される。このように
して、アドレス放電後に維持放電が起こる。また、当該
第１の電極に印加される第１の消去用パルス電圧に同期
して第２の消去用パルス電圧が当該第１の電極に対応す
る第３の電極に印加される。それにより、当該第１の電
極とその第１の電極に対応する第３の電極との間に第６
の放電と同極性の第７の放電を起こさせるための第７の
電圧が印加された後、当該第１の電極とその第１の電極
に対応する第３の電極との間に第７の放電と逆極性の第
８の放電を起こさせるための第８の電圧が印加される。
このようにして、放電が停止されるとともに、第１の電
極側の壁電荷および第３の電極側の壁電荷がキャンセル
される。

【００６６】（１５）第１５の発明 第１５の発明に係る表示装置は、第１〜第１４のいずれ
かの発明に係る表示装置の構成において、電圧印加手段
は、複数の第１の電極に同時に第２の電圧を印加するも
のである。この場合、複数の第１の電極側に第２の極性
の壁電荷が同時に蓄積される。

【００６７】（１６）第１６の発明 第１６の発明に係る表示装置は、第１〜第１４のいずれ
かの発明に係る表示装置の構成において、複数の第１の
電極は、それぞれ所定数の第１の電極を含む複数のグル
ープに区分され、電圧印加手段は、各グループに属する
所定数の第１の電極に同時に第２の電圧を印加するもの
である。この場合、各グループごとに所定数の第１の電
極側に第２の極性の壁電荷が同時に蓄積される。

【００６８】（１７）第１７の発明 第１７の発明に係る表示装置の駆動方法は、第１の方向
に配列された複数の第１の電極と、第１の方向と交差す
る第２の方向に配列された複数の第２の電極と、複数の
第１の電極と複数の第２の電極との交点に設けられた複
数の放電セルとを備えた表示装置の駆動方法であって、
各フィールドを複数のサブフィールドに時間的に分割
し、各サブフィールドのアドレス期間に、画像データに
応じて第１の電極と第２の電極との間に第１の放電を起
こさせるための第１の電圧を印加し、アドレス期間に先
立つセットアップ期間に当該第１の電極と複数の第２の
電極との間に第１の放電と逆極性の第２の放電を起こさ
せるための第２の電圧を印加するものである。

【００６９】本発明に係る表示装置の駆動方法において
は、各フィールドが複数のサブフィールドに時間的に分
割され、各サブフィールドのアドレス期間に、画像デー
タに応じて第１の電極と第２の電極との間に第１の放電
を起こさせるための第１の電圧が印加される。それによ
り、当該第１の電極と該当する第２の電極との間に第１
の放電が起こり、第１の電極側に第１の極性の壁電荷が
蓄積され、第２の電極側に第２の極性の壁電荷が蓄積さ
れる。

【００７０】また、アドレス期間に先立つセットアップ
期間に当該第１の電極と複数の第２の電極との間に第１
の放電と逆極性の第２の放電を起こさせるための第２の
電圧が印加される。それにより、当該第１の電極と複数
の第２の電極との間に第１の放電と逆極性の第２の放電
が起こり、第１の電極側に第２の極性の壁電荷が蓄積さ
れ、第２の電極側に第１の極性の壁電荷が蓄積される。

【００７１】このように、セットアップ期間に複数の第
２の電極側に第１の極性の壁電荷が蓄積されるので、ア
ドレス期間に第１の電極と第２の電極との間に印加され
る実効電圧が高くなる。それにより、放電開始電圧に対
する実効電圧のマージンが高くなる。その結果、アドレ
ス放電の安定化が図られるとともに、放電セルの特性の
ばらつきが吸収される。また、放電開始電圧に対する実
効電圧のマージンが高くなるので、第２の電極の駆動電
圧を低減することが可能となる。その結果、省電力化お
よび低価格化を図ることができる。

【００７２】（１８）第１８の発明 第１８の発明に係る表示装置の駆動方法は、第１の方向
に配列された複数の第１の電極と、第１の方向と交差す
る第２の方向に配列された複数の第２の電極と、複数の
第１の電極と複数の第２の電極との交点に設けられた複
数の放電セルとを備えた表示装置の駆動方法であって、
各第１の電極ごとに設定される各フィールドを複数のサ
ブフィールドに時間的に分割し、各第１の電極ごとに設
定される各サブフィールドの開始時のアドレス期間に、
画像データに応じて当該第１の電極と該当する第２の電
極との間に第１の放電を起こさせるための第１の電圧を
印加し、各フィールドの最初のサブフィールド前または
各サブフィールドの最後のサブフィールド後に垂直走査
期間の整数倍の時間間隔で設定されたセットアップ期間
に、当該第１の電極と複数の第２の電極との間に第１の
放電と逆極性の第２の放電を起こさせるための第２の電
圧を印加するものである。

【００７３】本発明に係る表示装置の駆動方法において
は、各第１の電極ごとに設定される各フィールドが複数
のサブフィールドに時間的に分割される。各第１の電極
ごとに設定される各サブフィールドの開始時のアドレス
期間に、画像データに応じて当該第１の電極と該当する
第２の電極との間に第１の放電を起こさせるための第１
の電圧が印加される。それにより、当該第１の電極と該
当する第２の電極との間に第１の放電が起こり、第１の
電極側に第１の極性の壁電荷が蓄積され、第２の電極側
に第２の極性の壁電荷が蓄積される。

【００７４】また、各フィールドの最初のサブフィール
ド前または各フィールドの最後のサブフィールド後に垂
直走査期間の整数倍の時間間隔でセットアップ期間が設
定され、セットアップ期間に当該第１の電極と複数の第
２の電極との間に第１の放電と逆極性の第２の放電を起
こさせるための第２の電圧が印加される。それにより、
当該第１の電極と複数の第２の電極との間に第１の放電
と逆極性の第２の放電が起こり、第１の電極側に第２の
極性の壁電荷が蓄積され、第２の電極側に第１の極性の
壁電荷が蓄積される。

【００７５】このように、セットアップ期間に複数の第
２の電極側に第１の極性の壁電荷が蓄積されるので、ア
ドレス期間に第１の電極と第２の電極との間に印加され
る実効電圧が高くなる。それにより、放電開始電圧に対
する実効電圧のマージンが高くなる。その結果、アドレ
ス放電の安定化が図られるとともに、放電セルの特性の
ばらつきが吸収される。また、放電開始電圧に対する実
効電圧のマージンが高くなるので、第２の電極の駆動電
圧を低減することが可能となる。その結果、省電力化お
よび低価格化を図ることができる。

【００７６】（１９）第１９の発明 第１９の発明に係る表示装置の駆動方法は、第１７また
は第１８の発明に係る表示装置の駆動方法において、第
１の放電後、当該第１の電極と該当する第２の電極との
間に第１の放電と逆極性の第３の放電を起こさせるため
の第３の電圧を印加するものである。

【００７７】この場合、第１の放電後、当該第１の電極
と該当する第２の電極との間に第１の放電と逆極性の第
３の放電を起こさせるための第３の電圧が印加される。
それにより、当該第１の電極と第２の電極との間に第１
の放電と逆極性の第３の放電が起こり、第１の電極側に
第２の極性の壁電荷が蓄積され、第２の電極側に第１の
極性の壁電荷が蓄積される。

【００７８】このように、アドレス期間後に第２の電極
側に第１の極性の壁電荷が蓄積されるので、次のアドレ
ス期間において第１の電極と第２の電極との間に印加さ
れる実効電圧が高くなる。それにより、第１の電極と第
２の電極との間で容易かつ確実に放電を開始させること
ができる。また、アドレス期間において第１の電極と第
２の電極との間に印加する電圧を低減することが可能と
なる。

【００７９】（２０）第２０の発明 第２０の発明に係る表示装置の駆動方法は、第１９の発
明に係る表示装置の駆動方法において、表示装置は、複
数の第１の電極とそれぞれ対になるように第１の方向に
配列された複数の第３の電極をさらに備え、第３の放電
時に、当該第１の電極とその第１の電極に対応する第３
の電極との間に第４の放電を起こさせるための第４の電
圧を印加するものである。

【００８０】この場合、第３の放電時に、当該第１の電
極とその第１の電極に対応する第３の電極との間に第４
の放電を起こさせるための第４の電圧が印加される。そ
れにより、当該第１の電極とその第１の電極に対応する
第３の電極との間に第４の放電が起こり、放電が維持さ
れる。

【００８１】（２１）第２１の発明 第２１の発明に係る表示装置の駆動方法は、第１７の発
明に係る表示装置の駆動方法において、各サブフィール
ドの発光期間の終了時に、当該第１の電極と該当する第
２の電極との間に第１の放電と逆極性の第５の放電を起
こさせるための第５の電圧を印加するものである。

【００８２】このように、各サブフィールドの発光期間
の終了時に第２の電極側に第１の極性の壁電荷が蓄積さ
れるので、次のアドレス期間において第１の電極と第２
の電極との間に印加される実効電圧が高くなる。それに
より、第１の電極と第２の電極との間で容易かつ確実に
放電を開始させることができる。また、アドレス期間に
おいて第１の電極と第２の電極との間に印加する電圧を
低減することが可能となる。

【００８３】（２２）第２２の発明 第２２の発明に係る表示装置の駆動方法は、第１８の発
明に係る表示装置の駆動方法において、各第１の電極ご
とに設定される各サブフィールドの発光期間の終了時
に、当該第１の電極と該当する第２の電極との間に第１
の放電と逆極性の第５の放電を起こさせるための第５の
電圧を印加するものである。

【００８４】このように、各サブフィールドの発光期間
の終了時に第２の電極側に第１の極性の壁電荷が蓄積さ
れるので、次のアドレス期間において第１の電極と第２
の電極との間に印加される実効電圧が高くなる。それに
より、第１の電極と第２の電極との間で容易かつ確実に
放電を開始させることができる。また、アドレス期間に
おいて第１の電極と第２の電極との間に印加する電圧を
低減することが可能となる。

【００８５】（２３）第２３の発明 第２３の発明に係る表示装置の駆動方法は、第２１また
は第２２の発明に係る表示装置の駆動方法において、表
示装置は、複数の第１の電極とそれぞれ対になるように
第１の方向に配列された複数の第３の電極をさらに備
え、第１の放電後、当該第１の電極とその第１の電極に
対応する第３の電極との間に第６の放電を起こさせるた
めの第６の電圧を印加するものである。

【００８６】この場合、第１の放電後、当該第１の電極
とその第１の電極に対応する第３の電極との間に第６の
放電を起こさせるための第６の電圧が印加される。それ
により、当該第１の電極とその第１の電極に対応する第
３の電極との間に第６の放電が起こり、放電が維持され
る。

【００８７】（２４）第２４の発明 第２４の発明に係る表示装置の駆動方法は、第２３の発
明に係る表示装置の駆動方法において、第５の放電時
に、当該第１の電極とその第１の電極に対応する第３の
電極との間に第６の放電と同じ極性の第７の放電を起こ
させるための第７の電圧を印加し、第７の放電後、当該
第１の電極とその第１の電極に対応する第３の電極との
間に第７の放電と逆極性の第８の放電を起こさせるため
の第８の電圧を印加するものである。

【００８８】この場合、第５の放電時に、当該第１の電
極とその第１の電極に対応する第３の電極との間に第６
の放電と同極性の第７の放電を起こさせるための第７の
電圧が印加された後、当該第１の電極とその第１の電極
に対応する第３の電極との間に第７の放電と逆極性の第
８の放電を起こさせるための第８の電圧が印加される。
それにより、当該第１の電極とその第１の電極に対応す
る第３の電極との間に第７の放電が起こり、その後、当
該第１の電極とその第１の電極に対応する第３の電極と
の間に第７の放電と逆極性の第８の放電が起こり、第１
の電極側の壁電荷および第３の電極側の壁電荷がキャン
セルされる。

【００８９】（２５）第２５の発明 第２５の発明に係る表示装置の駆動方法は、第１７〜第
２４のいずれかの発明に係る表示装置の駆動方法におい
て、複数の第１の電極に同時に第２の電圧を印加するも
のである。この場合、複数の第１の電極側に第２の極性
の壁電荷が同時に蓄積される。

【００９０】（２６）第２６の発明 第２６の発明に係る表示装置の駆動方法は、第１７〜第
２４のいずれかの発明に係る表示装置の駆動方法におい
て、複数の第１の電極は、それぞれ所定数の第１の電極
を含む複数のグループに区分され、各グループに属する
所定数の第１の電極に同時に第２の電圧を印加するもの
である。この場合、各グループごとに所定数の第１の電
極側に第２の極性の壁電荷が同時に蓄積される。

【００９１】

【発明の実施の形態】以下、本発明に係る表示装置の一
例としてプラズマディスプレイ装置について説明する。

【００９２】図１は本発明の第１の実施例によるプラズ
マディスプレイ装置の構成を示すブロック図である。本
実施例のプラズマディスプレイ装置では、アドレス・サ
ステイン同時駆動方式が用いられる。

【００９３】図１のプラズマディスプレイ装置は、ＰＤ
Ｐ（プラズマディスプレイパネル）１、アドレスドライ
バ２、スキャンドライバ３、サステインドライバ４、放
電制御タイミング発生回路５、Ａ／Ｄコンバータ（アナ
ログ・デジタル変換器）６、走査数変換部７およびサブ
フィールド変換部８を含む。

【００９４】Ａ／Ｄコンバータ６には映像信号ＶＤが入
力される。また、放電制御タイミング発生回路５、Ａ／
Ｄコンバータ６、走査数変換部７およびサブフィールド
変換部８には水平同期信号Ｈおよび垂直同期信号Ｖが与
えられる。

【００９５】Ａ／Ｄコンバータ６は、映像信号ＶＤをデ
ジタルの画像データに変換し、その画像データを走査数
変換部７に与える。走査数変換部７は、画像データをＰ
ＤＰ１の画素数に応じたライン数の画像データに変換
し、各ラインごとの画像データをサブフィールド変換部
８に与える。各ラインごとの画像データは、各ラインの
複数の画素にそれぞれ対応する複数の画素データからな
る。サブフィールド変換部８は、各ラインごとの画像デ
ータの各画素データを複数のサブフィールドに対応する
複数のビットに分割し、各サブフィールドごとに各画素
データの各ビットをアドレスドライバ２にシリアルに出
力する。

【００９６】放電制御タイミング発生回路５は、水平同
期信号Ｈおよび垂直同期信号Ｖを基準として放電制御タ
イミング信号ＳＣ，ＳＵを発生し、それぞれスキャンド
ライバ３およびサステインドライバ４に与える。また、
放電制御タイミング発生回路５は、垂直同期セットアッ
プパルスＶＳを発生し、スキャンドライバ３に与える。

【００９７】図２は図１のプラズマディスプレイ装置の
主としてＰＤＰ１の構成を示すブロック図である。

【００９８】図２に示すように、ＰＤＰ１は、複数のア
ドレス電極（データ電極）１１、複数のスキャン電極
（走査電極）１２および複数のサステイン電極（維持電
極）１３を含む。複数のアドレス電極１１は画面の垂直
方向に配列され、複数のスキャン電極１２および複数の
サステイン電極１３は画面の水平方向に配列されてい
る。複数のサステイン電極１３は共通に接続されてい
る。

【００９９】アドレス電極１１、スキャン電極１２およ
びサステイン電極１３の各交点に放電セルが形成され、
各放電セルが画面上の画素を構成する。

【０１００】アドレスドライバ２は電源回路２１に接続
されている。このアドレスドライバ２は、図１のサブフ
ィールド変換部８から各サブフィールドごとにシリアル
に与えられるデータをパラレルデータに変換し、そのパ
ラレルデータに基づいて複数のアドレス電極１１を駆動
する。

【０１０１】スキャンドライバ３は出力回路３ａおよび
シフトレジスタ３ｂを含み、サステインドライバ４は出
力回路を含む。これらのスキャンドライバ３およびサス
テインドライバ４は共通の電源回路２２に接続されてい
る。

【０１０２】スキャンドライバ３のシフトレジスタ３ｂ
は、図１の放電制御タイミング発生回路５から与えられ
る放電制御タイミング信号ＳＣを垂直走査方向にシフト
しつつ出力回路３ａに与える。出力回路３ａは、シフト
レジスタ３ｂから与えられる放電制御タイミング信号Ｓ
Ｃに応答して複数のスキャン電極１２を順に駆動する。
また、出力回路３ａは、図１の放電制御タイミング発生
回路５から与えられる垂直同期セットアップパルスＶＳ
を複数のスキャン電極１２に同時に印加する。サステイ
ンドライバ４は、図１の放電制御タイミング発生回路５
から与えられる放電制御タイミング信号ＳＵに応答して
サステイン電極１３を駆動する。

【０１０３】図３は図２のＰＤＰ１の各電極に印加され
る駆動電圧を示すタイミングチャートである。図３で
は、アドレス電極１１、サステイン電極１３および第ｎ
ライン〜第（ｎ＋２）ラインのスキャン電極１２の駆動
電圧が示されている。ここで、ｎは任意の整数である。

【０１０４】図３において、サステイン電極１３には、
一定周期でサステインパルスＰｓｕが印加される。アド
レス期間には、スキャン電極１２に書き込みパルスＰｗ
が印加される。この書き込みパルスＰｗに同期してアド
レス電極１１に書き込みパルスＰｗａが印加される。ア
ドレス電極１１に印加される書き込みパルスＰｗａのオ
ンオフは、表示する画像の各画素に応じて制御される。
書き込みパルスＰｗと書き込みパルスＰｗａとが同時に
印加されると、スキャン電極１２とアドレス電極１１と
の交点の放電セルでアドレス放電が発生し、その放電セ
ルが点灯する。

【０１０５】アドレス期間後の維持期間には、スキャン
電極１２に一定周期で維持パルスＰｓｃが印加される。
スキャン電極１２に印加される維持パルスＰｓｃの位相
はサステイン電極１３に印加されるサステインパルスＰ
ｓｃの位相に対して１８０度ずれている。この場合、ア
ドレス放電で点灯した放電セルにおいてのみ維持放電が
発生する。

【０１０６】各サブフィールドの終了時には、スキャン
電極１２に消去パルスＰｅが印加される。それにより、
各放電セルの壁電荷が消滅または維持放電が起きない程
度に低減し、維持放電が終了する。消去パルスＰｅの印
加後の休止期間には、スキャン電極１２に一定周期で休
止パルスＰｒが印加される。この休止パルスＰｒはサス
テインパルスＰｓｕと同位相になっている。

【０１０７】アドレス電極１１に印加される書き込みパ
ルスＰｗａは０Ｖと１５０Ｖとの間で変化する。また、
サステイン電極１３に印加されるサステインパルスＰｓ
ｕは２００Ｖと０Ｖとの間で変化する。各スキャン電極
１２に印加される書き込みパルスＰｗ、維持パルスＰｓ
ｃおよび休止パルスＰｒは２００Ｖと０Ｖとの間で変化
し、消去パルスＰｅは０Ｖと２００Ｖとの間で変化す
る。

【０１０８】図４は図１のプラズマディスプレイ装置に
用いられるアドレス・サステイン同時駆動方式を説明す
るための図である。図４の縦軸は第１ラインから第ｍラ
インまでのスキャン電極の走査方向（垂直走査方向）を
示し、横軸は時間を示す。

【０１０９】本例では、１フィールドを発光期間と非発
光期間とに時間的に分割するとともに、発光期間を複数
のサブフィールドに時間的に分割する。本例のアドレス
・サステイン同時駆動方式においても、各ラインごとに
アドレス放電に続いて維持放電が開始される。

【０１１０】本実施例では、発光期間が４つのサブフィ
ールドＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４に時間的に分割
され、各サブフィールドＳＦ１〜ＳＦ４がそれぞれアド
レス期間ＡＤ１〜ＡＤ４と維持期間ＳＵＳ１〜ＳＵＳ４
とを含む。

【０１１１】各サブフィールドＳＦ１〜ＳＦ４におい
て、各ラインごとにアドレス期間ＡＤ１〜ＡＤ４に続い
て維持期間ＳＵＳ１〜ＳＵＳ４がそれぞれ設定されてい
る。また、各ラインごとに発光期間に続いて非発光期間
が設定されている。

【０１１２】本実施例では、１垂直走査期間ごとに設定
されたセットアップ期間に垂直同期セットアップパルス
ＶＳが発生する。セットアップ期間は、第１ラインのス
キャン電極１２の最初のサブフィールドＳＦ１の前に設
定される。垂直同期セットアップパルスＶＳは、全ての
スキャン電極１２に同時に印加される。

【０１１３】図５は図１のプラズマディスプレイ装置に
おけるセットアップ期間、アドレス期間および維持期間
のアドレス電極、サステイン電極およびスキャン電極の
駆動電圧を示す波形図である。図５には、第１ライン〜
第４ラインのスキャン電極１２の駆動電圧が示される。

【０１１４】図５に示すように、セットアップ期間に
は、複数のスキャン電極１２に垂直同期セットアップパ
ルスＶＳが同時に印加される。垂直同期セットアップパ
ルスＶＳは、１００Ｖから４５０Ｖまで徐々に立ち上が
り、一定時間後、４５０Ｖから１００Ｖまで徐々に立ち
下がる。サステイン電極１３の電位は、セットアップ期
間の開始時に２００Ｖから１００Ｖに立ち下がり、セッ
トアップ期間の終了時に１００Ｖから２００Ｖに立ち上
がる。

【０１１５】垂直同期セットアップパルスＶＳの立ち上
がりによりスキャン電極１２とサステイン電極１３との
間で放電が起こる。それにより、スキャン電極１２側に
負の壁電荷が蓄積され、サステイン電極１３側に正の壁
電荷が蓄積される。同時に、アドレス電極１１とスキャ
ン電極１２との間で放電が起こる。それにより、アドレ
ス電極１１側に正の壁電荷が蓄積される。このとき、サ
ステイン電極１３の電位が１００Ｖに低下しているの
で、アドレス電極１１とサステイン電極１３との間では
放電は起こらない。なお、図５では、セットアップ期間
の電圧をパルス電圧としているが、０Ｖまたは１００Ｖ
などの一定電圧としてもよい。

【０１１６】次に、垂直同期セットアップパルスＶＳの
立ち下がりによりスキャン電極１２とサステイン電極１
３との間で上記と逆極性の放電が起こる。それにより、
スキャン電極１２側の負の壁電荷とサステイン電極１３
側の正の壁電荷とがキャンセルされる。その結果、スキ
ャン電極１２側の負の壁電荷が０になり、または０に近
くなり、サステイン電極１３側の正の壁電荷が０にな
り、または０に近くなる。

【０１１７】アドレス期間には、スキャン電極１２に書
き込みパルスＰｗが印加される。スキャン電極１２の書
き込みパルスＰｗに同期してアドレス電極１１に書き込
みパルスＰｗａが印加される。このとき、アドレス電極
１１側には正の壁電荷が蓄積されているので、アドレス
電極１１とスキャン電極１２との間にかかる実効電圧が
高くなる。アドレス電極１１とスキャン電極１２との間
の実効電圧が放電開始電圧を超えると、アドレス電極１
１とスキャン電極１２との間で放電が開始する。

【０１１８】このように、垂直同期セットアップパルス
ＶＳにより定常的にアドレス電極１１側に正の壁電荷が
蓄積されるので、アドレス放電時にアドレス電極１１と
スキャン電極１２との間にかかる実効電圧が高くなる。
それにより、放電開始電圧に対する実効電圧のマージン
が高くなる。その結果、アドレス放電の安定化が図られ
るとともに、ＰＤＰ１の放電セルの特性のばらつきが吸
収される。また、放電開始電圧に対する実効電圧のマー
ジンが高くなるので、アドレス電極１１の駆動電圧を低
減することが可能となる。その結果、省電力化および低
価格化を図ることができる。

【０１１９】図６は図１の放電制御タイミング発生回路
５の主要部の構成を示すブロック図である。また、図７
は図６の放電制御タイミング発生回路５により発生され
る各種パルスおよび放電制御タイミング信号の波形図で
ある。

【０１２０】図６において、放電制御タイミング発生回
路５は、基本パルス発生回路５１、書き込みパルス作成
回路５２、消去パルス作成回路５３、休止パルス作成回
路５４、維持パルス作成回路５５、サステインパルス作
成回路５６、垂直同期セットアップパルス作成回路６
２、複数のＡＮＤゲート５７〜６０，６３、ＯＲゲート
６１およびランプ波形作成回路６６を含む。

【０１２１】基本パルス発生回路５１は、基本パルスＰ
ＬＳを発生し、その基本パルスＰＬＳを書き込みパルス
作成回路５２、消去パルス作成回路５３、休止パルス作
成回路５４、維持パルス作成回路５５およびサステイン
パルス作成回路５６に与える。

【０１２２】書き込みパルス作成回路５２は、基本パル
スＰＬＳに同期して書き込みパルスＰｗを作成し、その
書き込みパルスＰｗをＡＮＤゲート５７を介して出力す
る。書き込みパルスＰｗは、各サブフィールドの始まり
に位置し、そのサブフィールドにおけるアドレス放電を
開始させる。

【０１２３】消去パルス作成回路５３は、基本パルスＰ
ＬＳに同期して消去パルスＰｅを作成し、その消去パル
スＰｅをＡＮＤゲート５８を介して出力する。この消去
パルスＰｅは、各サブフィールドの終わりに位置し、そ
のサブフィールドの維持放電を終了させる。

【０１２４】休止パルス作成回路５４は、基本パルスＰ
ＬＳに同期して休止パルスＰｒを作成し、その休止パル
スＰｒをＡＮＤゲート５９を介して出力する。この休止
パルスＰｒは、消去パルスＰｅと次のサブフィールドと
の間に挿入される。

【０１２５】維持パルス作成回路５５は、基本パルスＰ
ＬＳに同期して維持パルスＰｓｃを作成し、その維持パ
ルスＰｓｃをＡＮＤゲート６０を介して出力する。この
維持パルスＰｓｃは、書き込みパルスＰｗから消去パル
スＰｅまでの期間に各サブフィールドの重み付けに合わ
せて挿入される。

【０１２６】これらの書き込みパルスＰｗ、消去パルス
Ｐｅ、休止パルスＰｒおよび維持パルスＰｓｃは、ＯＲ
ゲート６１に与えられる。ＯＲゲート６１からは、書き
込みパルスＰｗ、消去パルスＰｅ、休止パルスＰｒおよ
び維持パルスＰｓｃの論理和演算により放電制御タイミ
ング信号ＳＣが出力され、その放電制御タイミング信号
ＳＣがスキャンドライバ３のシフトレジスタ３ｂに与え
られる。

【０１２７】サステインパルス作成回路５６は、基本パ
ルスＰＬＳに同期してサステインパルスＰｓｕを作成
し、そのサステインパルスＰｓｕを放電制御タイミング
信号ＳＵとしてサステインドライバ４に与える。

【０１２８】垂直同期セットアップパルス作成回路６２
は、セットアップ期間に矩形波形の垂直同期セットアッ
プパルスＰｖを作成し、その垂直同期セットアップパル
スＰｖをＡＮＤゲート６３を介してランプ波形作成回路
６６に与える。ランプ波形作成回路６６は、抵抗６４お
よびコンデンサ６５からなり、矩形波形の垂直同期セッ
トアップパルスＰｖに基づいてランプ波形の垂直同期セ
ットアップパルスＶＳを出力する。垂直同期セットアッ
プパルスＶＳはスキャンドライバ３の出力回路３ａに与
えられる。

【０１２９】出力回路３ａは、セットアップ期間に垂直
同期セットアップパルスＶＳを複数のスキャン電極１２
に同時に与えた後、シフトレジスタ３ｂから与えられる
放電制御タイミング信号ＳＣに応答して複数のスキャン
電極１２を順に駆動する。

【０１３０】図８は図１のプラズマディスプレイ装置に
おける主としてアドレス期間、維持期間および休止期間
のアドレス電極、サステイン電極およびスキャン電極の
駆動電圧を示す波形図である。

【０１３１】図８に示すように、サステイン電極１３に
は一定周期でサステインパルスＰｓｕが印加されてい
る。前のサブフィールドの休止期間では、スキャン電極
１２にサステインパルスＰｓｕと同位相の休止パルスＰ
ｒが印加されている。このとき、アドレス電極１１側に
正の壁電荷が蓄積されている。

【０１３２】アドレス期間には、アドレス電極１１に書
き込みパルスＰｗａが印加される。書き込みパルスＰｗ
ａは、時点ｔ１で０Ｖから１５０Ｖに立ち上がり、時点
ｔ２で１５０Ｖから０Ｖに立ち下がる。

【０１３３】アドレス電極１１の書き込みパルスＰｗａ
に同期してスキャン電極１２に書き込みパルスＰｗが印
加される。書き込みパルスＰｗは、時点ｔ１で２００Ｖ
から０Ｖに立ち下がり、時点ｔ２で０Ｖから２００Ｖに
立ち上がる。

【０１３４】時点ｔ１でアドレス電極１１の電位が０Ｖ
から１５０Ｖに立ち上がり、かつスキャン電極１２の電
位が２００Ｖから０Ｖに立ち下がると、アドレス電極１
１とスキャン電極１２との間に正の電圧１５０Ｖが印加
される。このとき、アドレス電極１１側には正の壁電荷
が蓄積されているので、アドレス電極１１とスキャン電
極１２との間にかかる実効電圧が高くなる。その結果、
アドレス電極１１とスキャン電極１２との間で放電が起
こる。それにより、アドレス電極１１側に負の壁電荷が
蓄積され、スキャン電極１２側に正の壁電荷が蓄積され
る。このとき、サステイン電極１３の電位は２００Ｖで
ある。

【０１３５】次に、時点ｔ２でアドレス電極１１の電位
が１５０Ｖから０Ｖに立ち下がり、かつスキャン電極１
２の電位が０Ｖから２００Ｖに立ち上がると、アドレス
電極１１とスキャン電極１２との間に負の電圧−２００
Ｖが印加される。このとき、アドレス電極１１側に負の
壁電荷が蓄積され、スキャン電極１２側に正の壁電荷が
蓄積されているので、アドレス電極１１とスキャン電極
１２との間にかかる実効電圧が高くなる。その結果、ア
ドレス電極１１とスキャン電極１２との間で上記と逆極
性の放電が起こる。それにより、アドレス電極１１側に
正の壁電荷が蓄積され、スキャン電極１２側に負の壁電
荷が蓄積される。

【０１３６】また、サステイン電極１３にサステインパ
ルスＰｓｕが印加される。サステインパルスＰｓｕは、
時点ｔ２で２００Ｖから０Ｖに立ち下がり、その後、０
Ｖから２００Ｖに立ち上がる。時点ｔ２でサステイン電
極１３の電位が２００Ｖから０Ｖに立ち下がると、スキ
ャン電極１２とサステイン電極１３との間に正の電圧２
００Ｖが印加される。このとき、スキャン電極１２側に
正の壁電荷が蓄積されているので、スキャン電極１２と
サステイン電極１３との間にかかる実効電圧が高くな
る。その結果、スキャン電極１２とサステイン電極１３
との間で維持放電が起こる。それにより、サステイン電
極１３側に正の壁電荷が蓄積される。

【０１３７】維持期間では、スキャン電極１２にサステ
インパルスＰｓｕに対して１８０度位相のずれた維持パ
ルスＰｓｃが印加される。それにより、スキャン電極１
２とサステイン電極１３との間に印加される電圧の極性
が交互に反転する。この場合、アドレス電極１１側には
正の壁電荷が蓄積されている。

【０１３８】図９は図８に示したアドレス期間および維
持期間における放電セルの状態の変化を説明するための
図である。

【０１３９】図９（ａ）に示すように、アドレス期間の
開始時には、アドレス電極１１の電位が相対的に負とな
り、スキャン電極１２およびサステイン電極１３の電位
が相対的に正となっている。このとき、アドレス電極１
１側には正の壁電荷が蓄積されている。

【０１４０】アドレス電極１１に書き込みパルスＰｗａ
が印加され、スキャン電極１２に書込みパルスＰｗが印
加されると、図９（ｂ）に示すように、アドレス電極１
１の電位が相対的に正となり、スキャン電極１２の電位
が相対的に負となる。この場合、アドレス電極１１側に
正の壁電荷が蓄積されているので、アドレス電極１１と
スキャン電極１２との間に印加される実効電圧が高くな
る。アドレス電極１１とスキャン電極１２との間の実効
電圧が放電開始電圧を超えると、アドレス電極１１とス
キャン電極１２との間で放電が開始する。

【０１４１】それにより、図９（ｃ）に示すように、ア
ドレス電極１１側に負の壁電荷が蓄積され、スキャン電
極１２側に正の壁電荷が蓄積される。

【０１４２】次に、アドレス期間の終了時に、図９
（ｄ）に示すように、アドレス電極１１の電位が相対的
に負となり、スキャン電極１２の電位が相対的に正とな
る。また、サステイン電極１３の電位が相対的に負とな
る。この場合、アドレス電極１１側に負の壁電荷が蓄積
され、スキャン電極１２側に正の壁電荷が蓄積されてい
るので、アドレス電極１１とスキャン電極１２との間に
印加される実効電圧が高くなる。アドレス電極１１とス
キャン電極１２との間の実効電圧が放電開始電圧を超え
ると、アドレス電極１１とスキャン電極１２との間で図
９（ｂ）の場合と逆極性の放電が開始する。また、スキ
ャン電極１２側に正の壁電荷が蓄積されているので、ス
キャン電極１２とサステイン電極１３との間に印加され
る実効電圧が高くなる。スキャン電極１２とサステイン
電極１３との間の実効電圧が放電開始電圧を超えると、
スキャン電極１２とサステイン電極１３との間で放電が
起こる。

【０１４３】それにより、図９（ｅ）に示すように、ア
ドレス電極１１側に正の壁電荷が蓄積され、スキャン電
極１２側に負の壁電荷が蓄積され、サステイン１３側に
正の壁電荷が蓄積される。

【０１４４】維持期間において、図９（ｆ）に示すよう
に、スキャン電極１２の電位が相対的に負となり、サス
テイン電極１３の電位が相対的に正となると、スキャン
電極１２側に負の壁電荷が蓄積されているので、スキャ
ン電極１２とサステイン電極１３との間に印加される実
効電圧が高くなり、スキャン電極１２とサステイン電極
１３との間で図９（ｄ）の場合と逆極性の放電が起こ
る。以後、スキャン電極１２とサステイン１３との間に
印加される電圧の極性が交互に反転することによりスキ
ャン電極１２とサステイン電極１３との間で放電が維持
される。

【０１４５】このように、維持期間および休止期間にお
いて、アドレス電極１１側に正の壁電荷が蓄積されてい
るので、次のアドレス期間でアドレス電極１１とスキャ
ン電極１２との間で容易かつ確実に放電を開始させるこ
とができる。したがって、アドレス電極１１に印加され
る電圧を低く設定しても、アドレス期間においてアドレ
ス電極１１とスキャン電極１２との間で放電を開始させ
ることが可能となる。

【０１４６】なお、本実施例では、アドレス電極１１に
０Ｖと１５０Ｖとの間で変化する電圧を印加し、スキャ
ン電極１２に０Ｖと２００Ｖとの間で変化する電圧を印
加し、サステイン電極１３に０Ｖと２００Ｖとの間で変
化する電圧を印加しているが、アドレス電極１１、スキ
ャン電極１２およびサステイン電極１３に印加する電圧
は上記の例に限定されない。

【０１４７】ただし、時点ｔ１でアドレス電極１１とス
キャン電極１２との間で放電が起こり、時点ｔ２でアド
レス電極１１とスキャン電極１２との間で逆極性の放電
が起こり、かつスキャン電極１２とサステイン電極１３
との間で放電が起こるように、アドレス電極１１、スキ
ャン電極１２およびサステイン電極１３の電圧を設定す
る必要がある。

【０１４８】例えば、アドレス電極１１に０Ｖと１７５
Ｖとの間で変化する電圧を印加し、スキャン電極１２に
０Ｖと１８５Ｖとの間で変化する電圧を印加し、サステ
イン電極１３に０Ｖと１８５Ｖとの間で変化する電圧を
印加してもよい。

【０１４９】図１０は本発明の第２の実施例によるプラ
ズマディスプレイ装置の構成を示すブロック図である。

【０１５０】図１０のプラズマディスプレイ装置におい
ては、図１のスキャンドライバ３の代わりにスキャンド
ライバ３Ａが設けられ、図１の放電制御タイミング発生
回路５の代わりに放電制御タイミング発生回路５Ａが設
けられている。

【０１５１】放電制御タイミング発生回路５Ａは、水平
同期信号Ｈおよび垂直同期信号Ｖを基準として放電制御
タイミング信号ＳＣＡ，ＳＵを発生し、それぞれスキャ
ンドライバ３Ａおよびサステインドライバ４に与える。
また、放電制御タイミング発生回路５Ａは、消去パルス
Ｐｅａおよび垂直同期セットアップパルスＶＳを発生
し、スキャンドライバ３Ａに与える。図１０のプラズマ
ディスプレイ装置の他の部分の構成は図１のプラズマデ
ィスプレイ装置の構成と同様である。

【０１５２】図１１は図１０のプラズマディスプレイ装
置の主としてＰＤＰ１の構成を示すブロック図である。

【０１５３】図１１のプラズマディスプレイ装置におけ
るＰＤＰ１の構成は、図２に示したＰＤＰ１の構成と同
様である。また、図１１のアドレスドライバ２およびサ
ステインドライバ４の構成および動作は、図２に示した
アドレスドライバ２およびサステインドライバ４の構成
および動作と同様である。

【０１５４】スキャンドライバ３Ａは、出力回路３ａお
よびシフトレジスタ３ｂ，３ｃを含む。スキャンドライ
バ３のシフトレジスタ３ｂは、図１０の放電制御タイミ
ング発生回路５Ａから与えられる放電制御タイミング信
号ＳＣＡを垂直走査方向にシフトしつつ出力回路３ａに
与える。また、シフトレジスタ３ｃは、図１０の放電制
御タイミング発生回路５Ａから与えられる消去パルスＰ
ｅａを垂直走査方向にシフトしつつ出力回路３ａに与え
る。出力回路３ａは、シフトレジスタ３ｂから与えられ
る放電制御タイミング信号ＳＣＡおよびシフトレジスタ
３ｃから与えられる消去パルスＰｅａに応答して複数の
スキャン電極１２を順に駆動する。また、出力回路３ａ
は、図１０の放電制御タイミング発生回路５Ａから与え
られる垂直同期セットアップパルスＶＳを複数のスキャ
ン電極１２に同時に印加する。サステインドライバ４
は、図１０の放電制御タイミング発生回路５Ａから与え
られる放電制御タイミング信号ＳＵに応答してサステイ
ン電極１３を駆動する。

【０１５５】図１２は図１０のプラズマディスプレイ装
置におけるセットアップ期間、アドレス期間および維持
期間のアドレス電極、サステイン電極およびスキャン電
極の駆動電圧を示す波形図である。図１２には、第１ラ
イン〜第４ラインのスキャン電極１２の駆動電圧が示さ
れる。

【０１５６】図１２の波形図が図５の波形図と異なるの
は、アドレス電極１１に印加される書き込みパルスＰｗ
ａが０Ｖと１００Ｖとの間で変化する点である。すなわ
ち、本実施例のプラズマディスプレイ装置においては、
アドレス電極１１に印加される駆動電圧が低減されてい
る。

【０１５７】図１２に示すように、セットアップ期間に
は、複数のスキャン電極１２に垂直同期セットアップパ
ルスＶＳが同時に印加される。垂直同期セットアップパ
ルスＶＳは、０Ｖから４５０Ｖまで徐々に立ち上がり、
一定時間後、４５０Ｖから0Ｖまで徐々に立ち下がる。
サステイン電極１３の電位は、セットアップ期間の開始
時に２００Ｖから１００Ｖに立ち下がり、セットアップ
期間の終了時に１００Ｖから２００Ｖに立ち上がる。

【０１５８】垂直同期セットアップパルスＶＳの立ち上
がりによりスキャン電極１２とサステイン電極１３との
間で放電が起こる。それにより、スキャン電極１２側に
負の壁電荷が蓄積され、サステイン電極１３側に正の壁
電荷が蓄積される。同時に、アドレス電極１１とスキャ
ン電極１２との間で放電が起こる。それにより、アドレ
ス電極１１側に正の壁電荷が蓄積される。このとき、サ
ステイン電極１３の電位が１００Ｖに低下しているの
で、アドレス電極１１とサステイン電極１３との間では
放電は起こらない。

【０１５９】次に、垂直同期セットアップパルスＶＳの
立ち下がりによりスキャン電極１２とサステイン電極１
３との間で上記と逆極性の放電が起こる。それにより、
スキャン電極１２側の負の壁電荷とサステイン電極１３
側の正の壁電荷とがキャンセルされる。その結果、スキ
ャン電極１２側の負の壁電荷が０になり、または０に近
くなり、サステイン電極１３側の正の壁電荷が０にな
り、または０に近くなる。

【０１６０】アドレス期間には、スキャン電極１２に書
き込みパルスＰｗが印加される。スキャン電極１２の書
き込みパルスＰｗに同期してアドレス電極１１に書き込
みパルスＰｗａが印加される。このとき、アドレス電極
１１側には正の壁電荷が蓄積されているので、アドレス
電極１１とスキャン電極１２との間にかかる実効電圧が
高くなる。アドレス電極１１とスキャン電極１２との間
の実効電圧が放電開始電圧を超えると、アドレス電極１
１とスキャン電極１２との間で放電が開始する。

【０１６１】このように、垂直同期セットアップパルス
ＶＳにより定常的にアドレス電極１１側に正の壁電荷が
蓄積されるので、アドレス放電時にアドレス電極１１と
スキャン電極１２との間にかかる実効電圧が高くなる。
それにより、放電開始電圧に対する実効電圧のマージン
が高くなる。その結果、アドレス放電の安定化が図られ
るとともに、ＰＤＰ１の複数の放電セルのばらつきが吸
収される。また、放電開始電圧に対する実効電圧のマー
ジンが高くなるので、アドレス電極１１の駆動電圧を低
減することが可能となる。その結果、省電力化および低
価格化を図ることができる。

【０１６２】図１３は図１０のプラズマディスプレイ装
置における主としてアドレス期間、維持期間および休止
期間のアドレス電極、サステイン電極およびスキャン電
極の駆動電圧を示す波形図である。

【０１６３】上記のように、アドレス電極１１に印加さ
れる書き込みパルスＰｗａは０Ｖと１００Ｖとの間で変
化する。図１３に示すように、前のサブフィールドの休
止期間では、アドレス電極１１側に正の壁電荷が蓄積さ
れている。アドレス期間には、アドレス電極１１に書き
込みパルスＰｗａが印加される。書き込みパルスＰｗａ
は、時点ｔ１で０Ｖから１００Ｖに立ち上がり、時点ｔ
２で１００Ｖから０Ｖに立ち下がる。

【０１６４】アドレス電極１１の書き込みパルスＰｗａ
に同期してスキャン電極１２に書き込みパルスＰｗが印
加される。書き込みパルスＰｗは、時点ｔ１で２００Ｖ
から０Ｖに立ち下がり、時点ｔ２で０Ｖから２００Ｖに
立ち上がる。

【０１６５】時点ｔ１でアドレス電極１１の電位が０Ｖ
から１００Ｖに立ち上がり、かつスキャン電極１２の電
位が２００Ｖから０Ｖに立ち下がると、アドレス電極１
１とスキャン電極１２との間に正の電圧１００Ｖが印加
される。このとき、アドレス電極１１側には正の壁電荷
が蓄積されているので、アドレス電極１１とスキャン電
極１２との間にかかる実効電圧が高くなる。その結果、
アドレス電極１１とスキャン電極１２との間で放電が起
こる。それにより、アドレス電極１１側に負の壁電荷が
蓄積され、スキャン電極１２側に正の壁電荷が蓄積され
る。このとき、サステイン電極１３の電位は２００Ｖで
ある。

【０１６６】次に、時点ｔ２でアドレス電極１１の電位
が１００Ｖから０Ｖに立ち下がり、かつスキャン電極１
２の電位が０Ｖから２００Ｖに立ち上がると、アドレス
電極１１とスキャン電極１２との間に負の電圧−２００
Ｖが印加される。この場合、アドレス電極１１の駆動電
圧が１００Ｖと低いので、アドレス電極１１とスキャン
電極１２との間で上記と逆極性の放電は起こらない。そ
のため、アドレス電極１１側には負の壁電荷が蓄積され
た状態が維持される。

【０１６７】一方、サステイン電極１３にサステインパ
ルスＰｓｕが印加される。サステインパルスＰｓｕは、
時点ｔ２で２００Ｖから０Ｖに立ち下がり、その後、０
Ｖから２００Ｖに立ち上がる。時点ｔ２でサステイン電
極１３の電位が２００Ｖから０Ｖに立ち下がると、スキ
ャン電極１２とサステイン電極１３との間に正の電圧２
００Ｖが印加される。このとき、スキャン電極１２側に
正の壁電荷が蓄積されているので、スキャン電極１２と
サステイン電極１３との間にかかる実効電圧が高くな
る。その結果、スキャン電極１２とサステイン電極１３
との間で維持放電が起こる。それにより、サステイン電
極１３側に正の壁電荷が蓄積される。

【０１６８】維持期間では、スキャン電極１２にサステ
インパルスＰｓｕに対して１８０度位相のずれた維持パ
ルスＰｓｃが印加される。それにより、スキャン電極１
２とサステイン電極１３との間に印加される電圧の極性
が交互に反転する。この場合、アドレス電極１１側には
負の壁電荷が蓄積されている。

【０１６９】維持期間の終了時には、スキャン電極１２
にサステインパルスＰｓｕと同位相の消去パルスＰｅａ
が印加される。消去パルスＰｅａは、時点ｔ３で２００
Ｖから３００Ｖに立ち上がり、時点ｔ４で３００Ｖから
２００Ｖに立ち下がる。時点ｔ３でスキャン電極１２の
電位が２００Ｖから３００Ｖに立ち上がると、アドレス
電極１１とスキャン電極１２との間に負の電圧−３００
Ｖが印加される。このとき、アドレス電極１１側には負
の壁電荷が蓄積されているので、アドレス電極１１とス
キャン電極１２との間にかかる実効電圧が高くなる。そ
の結果、アドレス電極１１とスキャン電極１２との間に
アドレス期間の放電と逆極性の放電が起こる。それによ
り、アドレス電極１１側に正の壁電荷が蓄積される。

【０１７０】また、時点ｔ３でスキャン電極１２とサス
テイン電極１３との間に正の電圧３００Ｖが印加され
る。このとき、スキャン電極１２側には正の壁電荷が蓄
積され、サステイン電極１３側には負の壁電荷が蓄積さ
れているので、スキャン電極１２とサステイン電極１３
との間で強放電が起こる。その結果、後述するように、
実効電圧と等しい壁電荷の変化が逆方向に生じ、時点ｔ
４で壁電荷のみにより上記と逆極性の放電が起こる。こ
のとき、逆極性の放電により生じる壁電荷が放電前の壁
電荷をキャンセルし、壁電荷がほとんどなくなる。

【０１７１】なお、アドレス期間においてアドレス電極
１１に書き込みパルスＰｗａが印加されなかった場合に
は、アドレス電極１１側には正の壁電荷が蓄積されてい
る。この場合、休止パルスＰｅａの印加時にアドレス電
極１１とスキャン電極１２との間で逆極性の放電が生じ
ず、アドレス電極１１側には正の壁電荷が蓄積された状
態が維持される。

【０１７２】図１４は図１３に示した維持期間の終了時
から休止期間の開始時における放電セルの状態の変化を
説明するための図である。

【０１７３】図１４（ａ）に示すように、維持期間の終
了時には、スキャン電極１２とサステイン電極１３との
間の電圧Ｖｅは０Ｖとなっている。このとき、スキャン
電極１２側に正の壁電荷が蓄積され、サステイン電極１
３側に負の壁電荷が蓄積されている。このときの壁電荷
による電圧Ｖｗを５０Ｖとする。したがって、スキャン
電極１２とサステイン電極１３との間にかかる実効電圧
Ｖｃは５０Ｖとなる。このとき、アドレス電極１１側に
は負の壁電荷が蓄積されている。

【０１７４】スキャン電極１２に休止パルスＰｅａが印
加され、サステイン電極１３にサステインパルスＰｓｕ
が印加されると、図１４（ｂ）に示すように、スキャン
電極１２とサステイン電極１３との間の電圧Ｖｅは３０
０Ｖとなる。この場合、壁電荷による電圧Ｖｗは５０Ｖ
であるので、スキャン電極１２とサステイン電極１３と
の間にかかる実効電圧Ｖｃは３５０Ｖとなる。その結
果、スキャン電極１２とサステイン電極１３との間の実
効電圧が放電開始電圧を超え、スキャン電極１２とサス
テイン電極１３との間で放電が起こる。

【０１７５】また、アドレス電極１１とスキャン電極１
２との間の電圧は−３００Ｖとなる。この場合、アドレ
ス電極１１側には負の壁電荷が蓄積されているので、ア
ドレス電極１１とスキャン電極１２との間にかかる実効
電圧が高くなる。その結果、アドレス電極１１とスキャ
ン電極１２との間の実効電圧が放電開始電圧を超え、ア
ドレス電極１１とスキャン電極１２との間にアドレス期
間の放電と逆極性の放電が起こる。

【０１７６】このようにして、図１４（ｃ）に示すよう
に、スキャン電極１２側に負の壁電荷が蓄積され、サス
テイン電極１３側に正の壁電荷が蓄積される。このと
き、壁電荷の変化量は実効電圧Ｖｃに相当するので、壁
電荷による電圧Ｖｗは−３００Ｖとなる。また、上記の
逆極性の放電によりアドレス電極１１側に正の壁電荷が
蓄積される。

【０１７７】その後、休止パルスＰｅａおよびサステイ
ンパルスＰｓｕが終了すると、図１４（ｄ）に示すよう
に、スキャン電極１２とサステイン電極１３との間に印
加される電圧Ｖｅが０Ｖとなる。このとき、壁電荷によ
る電圧Ｖｗは−３００Ｖであるので、スキャン電極１２
とサステイン電極１３との間にかかる実効電圧Ｖｃは−
３００Ｖとなる。その結果、スキャン電極１２とサステ
イン電極１３との間で上記と逆極性の放電が起こる。

【０１７８】このときの壁電荷の変化量は実効電圧Ｖｃ
に相当するので、壁電荷による電圧Ｖｗは０Ｖとなる。
それにより、図１４（ｅ）に示すように、スキャン電極
１２側の負の壁電荷およびサステイン電極１３側の正の
壁電荷が消滅する。

【０１７９】図１５は図１０の放電制御タイミング発生
回路５Ａの主要部の構成を示すブロック図である。ま
た、図１６は図１５の放電制御タイミング発生回路５Ａ
により発生される各種パルスおよび放電制御タイミング
信号の波形図である。

【０１８０】図１５において、放電制御タイミング発生
回路５Ａは、基本パルス発生回路５１、書き込みパルス
作成回路５２、休止パルス作成回路５４、維持パルス作
成回路５５、サステインパルス作成回路５６、垂直同期
セットアップパルス作成回路６２、消去パルス作成回路
６７、複数のＡＮＤゲート５７，５９，６０，６３，６
８、ＯＲゲート６１およびランプ波形作成回路６６を含
む。

【０１８１】基本パルス発生回路５１、書き込みパルス
作成回路５２、休止パルス作成回路５４、維持パルス作
成回路５５およびサステインパルス作成回路５６の動作
は図６のそれぞれ対応する部分の動作と同様である。Ｏ
Ｒゲート６１は、書き込みパルスＰｗ、休止パルスＰｒ
および維持パルスＰｓｃの論理和演算により放電制御タ
イミング信号ＳＣＡを出力し、その放電制御タイミング
信号ＳＣＡをスキャンドライバ３のシフトレジスタ３ｂ
に与える。

【０１８２】垂直同期セットアップパルス作成回路６２
は、セットアップ期間に矩形波形の垂直同期セットアッ
プパルスＰｖを作成し、その垂直同期セットアップパル
スＰｖをＡＮＤゲート６３を介してランプ波形作成回路
６６に与える。ランプ回路作成回路６６は、矩形波形の
垂直同期セットアップパルスＰｖに基づいてランプ波形
の垂直同期セットアップパルスＶＳを出力する。垂直同
期セットアップパルスＶＳはスキャンドライバ３の出力
回路３ａに与えられる。

【０１８３】消去パルス作成回路６７は、基本パルスＰ
ＬＳに同期して消去パルスＰｅａを作成し、その消去パ
ルスＰｅａをＡＮＤゲート６８を介して出力する。この
消去パルスＰｅａは、スキャンドライバ３のシフトレジ
スタ３ｃに与えられる。

【０１８４】出力回路３ａは、セットアップ期間に垂直
同期セットアップパルスＶＳを複数のスキャン電極１２
に同時に印加した後、複数のスキャン電極１２に放電制
御タイミング信号ＳＣＡおよび消去パルスＰｅａを順に
印加する。

【０１８５】図１７は本発明の第３の実施例によるプラ
ズマディスプレイ装置の構成を示すブロック図である。

【０１８６】図１７のプラズマディスプレイ装置におい
ては、図１のＰＤＰ１の代わりにＰＤＰ１Ｂが設けら
れ、図１のスキャンドライバ３の代わりにスキャンドラ
イバ３Ｂが設けられ、図１の放電制御タイミング発生回
路５の代わりに放電制御タイミング発生回路５Ｂが設け
られ、サステインドライバ４の代わりに２つのサステイ
ンドライバ４１，４２が設けられている。

【０１８７】放電制御タイミング発生回路５Ｂは、水平
同期信号Ｈおよび垂直同期信号Ｖを基準として放電制御
タイミング信号ＳＣ，ＳＵ１，ＳＵ２を発生し、放電制
御タイミング信号ＳＣをスキャンドライバ３Ｂに与え、
放電制御タイミング信号ＳＵ１，ＳＵ２をサステインド
ライバ４１，４２にそれぞれ与える。また、放電制御タ
イミング発生回路５Ｂは、垂直同期セットアップパルス
ＶＳ１，ＶＳ２を発生し、スキャンドライバ３Ｂに与え
る。図１７のプラズマディスプレイ装置の他の部分の構
成は図１のプラズマディスプレイ装置の構成と同様であ
る。

【０１８８】図１８は図１７のプラズマディスプレイ装
置の主としてＰＤＰ１Ｂの構成を示すブロック図であ
る。

【０１８９】図１８において、ＰＤＰ１Ｂは、複数のア
ドレス電極１１、２ｋ本のスキャン電極１２および２ｋ
本のサステイン電極１３を含む。スキャンドライバ３Ｂ
は２つの出力回路３ａ１，３ａ２およびシフトレジスタ
３ｂを含み、２つのサステインドライバ４１，４２はそ
れぞれ出力回路を含む。

【０１９０】第１ラインから第ｋラインまでのスキャン
電極１２は出力回路３ａ１に接続され、第（ｋ＋１）ラ
インから第２ｋラインまでのスキャン電極１２は出力回
路３ａ２に接続されている。また、第１ラインから第ｋ
ラインまでのサステイン電極１３はサステインドライバ
４１に共通に接続され、第（ｋ＋１）ラインから第２ｋ
ラインまでのサステイン電極１３はサステインドライバ
４２に共通に接続されている。

【０１９１】スキャンドライバ３Ｂのシフトレジスタ３
ｂは、図１７の放電制御タイミング発生回路５Ｂから与
えられる放電制御タイミング信号ＳＣを垂直走査方向に
シフトしつつ出力回路３ａ１，３ａ２に与える。出力回
路３ａ１，３ａ２は、シフトレジスタ３ｂから与えられ
る放電制御タイミング信号ＳＣに応答して複数のスキャ
ン電極１２を順に駆動する。また、出力回路３ａ１は、
図１７の放電制御タイミング発生回路５Ｂから与えられ
る垂直同期セットアップパルスＶＳ１をｋ本のスキャン
電極１２に同時に印加する。さらに、出力回路３ａ２
は、図１７の放電制御タイミング発生回路５Ｂから与え
られる垂直同期セットアップパルスＶＳ２をｋ本のスキ
ャン電極１２に同時に印加する。

【０１９２】サステインドライバ４１は、図１７の放電
制御タイミング発生回路５Ｂから与えられる放電制御タ
イミング信号ＳＵ１に応答してｋ本のサステイン電極１
３を駆動する。サステインドライバ４２は、図１７の放
電制御タイミング発生回路５Ｂから与えられる放電制御
タイミング信号ＳＵ２に応答してｋ本のサステイン電極
１３を駆動する。

【０１９３】図１９は図１７のプラズマディスプレイ装
置に用いられるアドレス・サステイン同時駆動方式を説
明するための図である。図１９の縦軸は第１ラインから
第２ｋラインまでのスキャン電極の走査方向（垂直走査
方向）を示し、横軸は時間を示す。

【０１９４】本実施例では、１垂直走査期間ごとに設定
された第１のセットアップ期間にセットアップパルスＶ
Ｓ１が発生する。また、第１のセットアップ期間に対し
て１／２垂直走査期間遅延しかつ１垂直走査期間ごとに
設定された第２のセットアップ期間に垂直同期セットア
ップパルスＶＳ２が発生する。第１のセットアップ期間
は、第１ラインのスキャン電極１２の最初のサブフィー
ルドＳＦ１の前に設定される。第２のセットアップ期間
は、第（ｋ＋１）ラインのスキャン電極１２の最初のサ
ブフィールドＳＦ１の前に設定される。

【０１９５】垂直同期セットアップパルスＶＳ１は、第
１ラインから第ｋラインまでのスキャン電極１２に同時
に印加される。垂直同期セットアップパルスＶＳ２は、
第ｋ＋１ラインから第２ｋまでのスキャン電極１２に同
時に印加される。

【０１９６】このように、本実施例のプラズマディスプ
レイ装置では、ＰＤＰ１Ｂの複数のスキャン電極１２が
２つのブロック（グループ）に分割され、各ブロックご
とにそれぞれ第１および第２のセットアップ期間に垂直
同期セットアップパルスＶＳ１，ＶＳ２が印加される。

【０１９７】それにより、定常的にアドレス電極１１側
に正の壁電荷が蓄積されるので、アドレス放電時にアド
レス電極１１とスキャン電極１２との間にかかる実効電
圧が高くなる。したがって、放電開始電圧に対する実効
電圧のマージンが高くなり、アドレス放電の安定化が図
られるとともに、ＰＤＰ１Ｂの放電セルの特性のばらつ
きが吸収される。また、放電開始電圧に対する実効電圧
のマージンが高くなるので、アドレス電極１１の駆動電
圧を低減することが可能となる。その結果、省電力化お
よび低価格化を図ることができる。

【０１９８】図２０は本実施例の第４の実施例によるプ
ラズマディスプレイ装置の構成を示すブロック図であ
る。

【０１９９】図２０のプラズマディスプレイ装置におい
ては、図１のＰＤＰ１の代わりにＰＤＰ１Ｃが設けら
れ、図１のアドレスドライバ２の代わりに２つのアドレ
スドライバ２１，２２が設けられ、スキャンドライバ３
の代わりに２つのスキャンドライバ３１，３２が設けら
れ、サステインドライバ４の代わりに２つのサステイン
ドライバ４１，４２が設けられている。また、図１の放
電制御タイミング発生回路５の代わりに放電制御タイミ
ング発生回路５Ｃが設けられている。

【０２００】放電制御タイミング発生回路５Ｃは、水平
同期信号Ｈおよび垂直同期信号Ｖを基準として放電制御
タイミング信号ＳＣ１，ＳＣ２，ＳＵ１，ＳＵ２を発生
し、放電制御タイミング信号ＳＣ１，ＳＣ２をスキャン
ドライバ３１，３２にそれぞれ与え、放電制御タイミン
グ信号ＳＵ１，ＳＵ２をサステインドライバ４１，４２
にそれぞれ与える。また、放電制御タイミング発生回路
５Ｃは、垂直同期セットアップパルスＶＳ１，ＶＳ２を
発生し、スキャンドライバ３１，３２にそれぞれ与え
る。図２０のプラズマディスプレイ装置の他の部分の構
成は図１のプラズマディスプレイ装置の構成と同様であ
る。

【０２０１】図２１は図２０のプラズマディスプレイ装
置の主としてＰＤＰ１Ｃの構成を示すブロック図であ
る。

【０２０２】図２１に示すように、ＰＤＰ１Ｃは、複数
のアドレス電極１１、２ｋ本のスキャン電極１２および
２ｋ本のサステイン電極１３を含む。各アドレス電極１
１は上部および下部に２分割されている。上部のアドレ
ス電極１１はアドレスドライバ２１に接続され、下部の
アドレス電極１１はアドレスドライバ２２に接続されて
いる。

【０２０３】スキャンドライバ３１は出力回路３１ａお
よびシフトレジスト３１ｂを含む。また、スキャンドラ
イバ３２は出力回路３２ａおよびシフトレジスタ３２ｂ
を含む。第１ラインから第ｋラインまでのスキャン電極
１２は出力回路３１ａに接続され、第（ｋ＋１）ライン
から第２ｋラインまでのスキャン電極１２は出力回路３
２ａに接続されている。第１ラインから第ｋラインまで
のサステイン電極１３はサステインドライバ４１に共通
に接続され、第（ｋ＋１）ラインから第２ｋラインまで
のサステイン電極１３はサステインドライバ４２に共通
に接続されている。

【０２０４】スキャンドライバ３１のシフトレジスタ３
１ｂは、図２０の放電制御タイミング発生回路５Ｃから
与えられる放電制御タイミング信号ＳＣ１を垂直走査方
向にシフトしつつ出力回路３１ａに与える。また、スキ
ャンドライバ３２のシフトレジスタ３２ｂは、図２０の
放電制御タイミング発生回路５Ｃから与えられる放電制
御タイミング信号ＳＣ２を垂直走査方向にシフトしつつ
出力回路３２ａに与える。出力回路３１ａは、シフトレ
ジスタ３１ｂから与えられる放電制御タイミング信号Ｓ
Ｃ１に応答してｋ本のスキャン電極１２を順に駆動し、
図２０の放電制御タイミング発生回路５Ｃから与えられ
る垂直同期セットアップパルスＶＳ１をｋ本のスキャン
電極１２に同時に印加する。また、出力回路３２ａは、
シフトレジスタ３２ｂから与えられる放電制御タイミン
グ信号ＳＣ２に応答してｋ本のスキャン電極１２を順に
駆動し、図２０の放電制御タイミング発生回路５Ｃから
与えられる垂直同期セットアップパルスＶＳ２をｋ本の
スキャン電極１２に同時に印加する。

【０２０５】サステインドライバ４１は、図２０の放電
制御タイミング発生回路５Ｃから与えられる放電制御タ
イミング信号ＳＵ１に応答してｋ本のサステイン電極１
３を駆動し、サステインドライバ４２は、図２０の放電
制御タイミング発生回路５Ｃから与えられる放電制御タ
イミング信号ＳＵ２に応答してｋ本のスキャン電極１３
を駆動する。

【０２０６】このように、本実施例のプラズマディスプ
レイ装置では、ＰＤＰ１Ｃが上部のブロック（グルー
プ）および下部のブロック（グループ）に２分割され、
各ブロックごとに表示のための走査が行われるととも
に、各ブロックごとに垂直同期セットアップパルスＶＳ
１，ＶＳ２がそれぞれ印加される。

【０２０７】それにより、定常的にアドレス電極１１側
に正の壁電荷が蓄積されるので、アドレス放電時にアド
レス電極１１とスキャン電極１２との間にかかる実効電
圧が高くなる。したがって、放電開始電圧に対する実効
電圧のマージンが高くなり、アドレス放電の安定化が図
られるとともに、ＰＤＰ１Ｃの放電セルの特性のばらつ
きが吸収される。また、放電開始電圧に対する実効電圧
のマージンが高くなるので、アドレス電極１１の駆動電
圧を低減することが可能となる。その結果、高精細表示
が可能になるとともに、省電力化および低価格化を図る
ことができる。

【０２０８】なお、上記第３および第４の実施例では、
複数のスキャン電極１２を２つのブロックに分割し、各
ブロックごとにセットアップ期間を設け、各ブロックに
属する複数本のスキャン電極１２に同時に垂直同期セッ
トアップパルスを印加しているが、各スキャン電極１２
ごとにセットアップ期間を設け、各スキャン電極１２ご
とに垂直同期セットアップパルスを印加してもよい。

【０２０９】図２２は本発明の第５の実施例によるプラ
ズマディスプレイ装置の構成を示すブロック図である。
本実施例のプラズマディスプレイ装置では、アドレス・
表示期間分離方式が用いられる。

【０２１０】図２２のプラズマディスプレイ装置におい
ては、図１のＰＤＰ１の代わりにＰＤＰ１Ｄが設けら
れ、図１のスキャンドライバ３の代わりに４つのスキャ
ンドライバ３５〜３８が設けられ、図１の放電制御タイ
ミング発生回路５の代わりに放電制御タイミング発生回
路５Ｄが設けられ、図１のサステインドライバ４の代わ
りに４つのサステインドライバ４５〜４８が設けられて
いる。

【０２１１】放電制御タイミング発生回路５Ｄは、水平
同期信号Ｈおよび垂直同期信号Ｖを基準として、書き込
みパルスＰｗ、維持パルスＰｓｃおよび消去パルスＰ
ｅ，Ｐｅａを含む放電制御タイミング信号ＳＣ１〜ＳＣ
４と維持パルスＰｓｕを含む放電制御タイミング信号Ｓ
Ｕ１〜ＳＵ４を発生し、放電制御タイミング信号ＳＣ１
〜ＳＣ４をスキャンドライバ３５〜３８にそれぞれ与
え、放電制御タイミング信号ＳＵ１〜ＳＵ４をサステイ
ンドライバ４５〜４８にそれぞれ与える。また、放電制
御タイミング発生回路５Ｄは、各サブフィールドの最初
に印加されるセットアップパルスＶＳ１〜ＶＳ４を発生
し、スキャンドライバ３５〜３８にそれぞれ与える。図
２２のプラズマディスプレイ装置の他の部分の構成は、
アドレス・表示期間分離方式が用いられる点を除き、図
１のプラズマディスプレイ装置の構成と同様である。

【０２１２】図２３は図２２のプラズマディスプレイ装
置の主としてＰＤＰ１Ｄの構成を示すブロック図であ
る。

【０２１３】図２３において、ＰＤＰ１Ｄは、複数のア
ドレス電極１１、４Ｌ本（Ｌは任意の正数）のスキャン
電極１２および４Ｌ本のサステイン電極１３を含む。第
１ラインから第Ｌラインまでのスキャン電極１２はスキ
ャンドライバ３５に接続され、第（Ｌ＋１）ラインから
第２Ｌラインまでのスキャン電極１２はスキャンドライ
バ３６に接続され、第（２Ｌ＋１）ラインから第３Ｌラ
インまでのスキャン電極１２はスキャンドライバ３７に
接続され、第（３Ｌ＋１）ラインから第４Ｌラインまで
のスキャン電極１２はスキャンドライバ３８に接続され
ている。

【０２１４】また、第１ラインから第Ｌラインまでのサ
ステイン電極１３はサステインドライバ４５に共通に接
続され、第（Ｌ＋１）ラインから第２Ｌラインまでのサ
ステイン電極１３はサステインドライバ４６に共通に接
続され、第（２Ｌ＋１）ラインから第３Ｌラインまでの
サステイン電極１３はサステインドライバ４７に共通に
接続され、第（３Ｌ＋１）ラインから第４Ｌラインまで
のサステイン電極１３はサステインドライバ４８に共通
に接続されている。

【０２１５】スキャンドライバ３５は、図２２の放電制
御タイミング発生回路５Ｄから与えられる放電制御タイ
ミング信号ＳＣ１のうち書き込みパルスＰｗのみを垂直
走査方向にシフトしつつ他の維持パルスＰｓｃおよび消
去パルスＰｅ，ＰｅａとセットアップパルスＶＳ１とを
Ｌ本のスキャン電極１２に同時に印加する。スキャンド
ライバ３６は、図２２の放電制御タイミング発生回路５
Ｄから与えられる放電制御タイミング信号ＳＣ２のうち
書き込みパルスＰｗのみを垂直走査方向にシフトしつつ
他の維持パルスＰｓｃおよび消去パルスＰｅ，Ｐｅａと
セットアップパルスＶＳ２とをＬ本のスキャン電極１２
に同時に印加する。スキャンドライバ３７は、図２２の
放電制御タイミング発生回路５Ｄから与えられる放電制
御タイミング信号ＳＣ３のうち書き込みパルスＰｗのみ
を垂直走査方向にシフトしつつ他の維持パルスＰｓｃお
よび消去パルスＰｅ，ＰｅａとセットアップパルスＶＳ
３とをＬ本のスキャン電極１２に同時に印加する。スキ
ャンドライバ３８は、図２２の放電制御タイミング発生
回路５Ｄから与えられる放電制御タイミング信号ＳＣ４
のうち書き込みパルスＰｗのみを垂直走査方向にシフト
しつつ他の維持パルスＰｓｃおよび消去パルスＰｅ，Ｐ
ｅａとセットアップパルスＶＳ４とをＬ本のスキャン電
極１２に同時に印加する。

【０２１６】サステインドライバ４５は、図２２の放電
制御タイミング発生回路５Ｄから与えられる放電制御タ
イミング信号ＳＵ１に応答してＬ本のサステイン電極１
３を同時に駆動する。サステインドライバ４６は、図２
２の放電制御タイミング発生回路５Ｄから与えられる放
電制御タイミング信号ＳＵ２に応答してＬ本のサステイ
ン電極１３を同時に駆動する。サステインドライバ４７
は、図２２の放電制御タイミング発生回路５Ｄから与え
られる放電制御タイミング信号ＳＵ３に応答してＬ本の
サステイン電極１３を同時に駆動する。サステインドラ
イバ４８は、図２２の放電制御タイミング発生回路５Ｄ
から与えられる放電制御タイミング信号ＳＵ４に応答し
てＬ本のサステイン電極１３を同時に駆動する。

【０２１７】図２４は図２２のプラズマディスプレイ装
置に用いられるアドレス・表示期間分離方式を説明する
ための図である。図２４の縦軸は第１ラインから第４Ｌ
ラインまでのスキャン電極の走査方向（垂直走査方向）
を示し、横軸は時間を示す。

【０２１８】本実施例では、ＰＤＰ１Ｄが４分割され、
４分割された各ブロック（グループ）ごとに放電タイミ
ングが制御され、各ブロックごとに１フィールド（１／
６０秒＝１６．６７ｍｓ）を複数のサブフィールド、例
えば、８つのサブフィールドに分割する。また、各サブ
フィールドは、セットアップ期間ＳＴと、点灯セル選択
のためのアドレス放電が行なわれるアドレス期間ＡＤ
と、表示のための維持放電が行なわれる維持期間（発光
期間）ＳＵＳとに分離される。なお、各期間においてア
ドレス電極１１、スキャン電極１２およびサステイン電
極１３に印加される各駆動電圧の波形は、アドレス・表
示期間分離方式が用いられる点を除き、図５、図８、図
１２および図１３と同様である。

【０２１９】上記のように４分割された各ブロックに対
して各サブフィールドごとに設定されたセットアップ期
間ＳＴにセットアップパルスＶＳ１〜ＶＳ４がそれぞれ
印加される。すなわち、第１のブロックの第１のサブフ
ィールドＳＦ１のセットアップ期間ＳＴにおいて第１ラ
インから第Ｌラインまでのスキャン電極１２に同時にセ
ットアップパルスＶＳ１が印加され、第１のブロックの
第１のサブフィールドＳＦ１のセットアップ期間ＳＴが
終了した後、第２のブロックの第１のサブフィールドＳ
Ｆ１のセットアップ期間ＳＴにおいて第Ｌ＋１ラインか
ら第２Ｌラインまでのスキャン電極１２に同時にセット
アップパルスＶＳ２が印加され、同様に、第３および第
４のブロックの第１のサブフィールドＳＦ１のセットア
ップ期間ＳＴにおいてスキャン電極１２に同時にセット
アップパルスＶＳ３，ＶＳ４がそれぞれ印加され、以降
同様に、各サブフィールドにおいてセットアップパルス
ＶＳ１〜ＶＳ４が各ブロックごとにそれぞれ印加され
る。

【０２２０】このように、本実施例のプラズマディスプ
レイ装置では、ＰＤＰ１Ｄの複数のスキャン電極１２が
４つのブロック（グループ）に分割され、各ブロックご
とにセットアップ期間ＳＴにおいてセットアップパルス
ＶＳ１〜ＶＳ４がそれぞれ印加される。

【０２２１】それにより、定常的にアドレス電極１１側
に正の壁電荷が蓄積されるので、アドレス放電時にアド
レス電極１１とスキャン電極１２との間にかかる実効電
圧が高くなる。したがって、放電開始電圧に対する実効
電圧のマージンが高くなり、アドレス放電の安定化が図
られるとともに、ＰＤＰ１Ｄの放電セルの特性のばらつ
きが吸収される。また、放電開始電圧に対する実効電圧
のマージンが高くなるので、アドレス電極１１の駆動電
圧を低減することが可能となる。その結果、省電力化お
よび低価格化を図ることができる。

【０２２２】なお、上記第５の実施例では、複数のスキ
ャン電極１２を４つのブロックに分割したが、この例に
特に限定されず、他の分割数であってもよい。また、各
サブフィールドごとにセットアップ期間を設けたが、複
数のサブフィールドのうちのいずれかのサブフィールド
にセットアップ期間を設定してもよく、また、垂直走査
期間の整数倍の時間間隔でセットアップ期間を設定して
もよく、この場合、セットアップ期間のないサブフィー
ルドにおいて垂直セットアップパルスと同様の機能を有
する疑似セットアップパルスを印加する疑似セットアッ
プ期間を設けてもよい。

【０２２３】上記第１〜第５の実施例では、スキャンド
ライバ３，３Ａ，３Ｂ，３１，３２，３５〜３８、アド
レスドライバ２，２１，２２、サステインドライバ４，
４１，４２，４５〜４８および放電制御タイミング発生
回路５，５Ａ，５Ｂ，５Ｃ，５Ｄが電圧印加手段に相当
する。スキャンドライバ３，３Ａ，３Ｂ，３１，３２，
３５〜３８および放電制御タイミング発生回路５，５
Ａ，５Ｂ，５Ｃ，５Ｄが第１の電圧印加手段に相当し、
アドレスドライバ２，２１，２２が第２の電圧印加手段
に相当し、サステインドライバ４，４１，４２，４５〜
４８および放電制御タイミング発生回路５，５Ａ，５
Ｂ，５Ｃ，５Ｄが第３の電圧印加手段に相当する。ま
た、サブフィールド変換部８がサブフィールド分割手段
に相当する。さらに、スキャン電極１３が第１の電極に
相当し、アドレス電極１１が第２の電極に相当し、サス
テイン電極１３が第３の電極に相当する。

【０２２４】

【発明の効果】本発明に係る表示装置およびその駆動方
法によれば、セットアップ期間に複数の第２の電極側に
第１の極性の壁電荷が蓄積されるので、アドレス期間に
第１の電極と第２の電極との間に印加される実効電圧が
高くなる。それにより、放電開始電圧に対する実効電圧
のマージンが高くなる。その結果、アドレス放電の安定
化が図られるとともに、放電セルの特性のばらつきが吸
収される。また、放電開始電圧に対する実効電圧のマー
ジンが高くなるので、第２の電極の駆動電圧を低減する
ことが可能となる。その結果、省電力化および低価格化
を図ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例によるプラズマディスプ
レイ装置の構成を示すブロック図

【図２】図１のプラズマディスプレイ装置の主としてＰ
ＤＰの構成を示すブロック図

【図３】図２のＰＤＰの各電極に印加される駆動電圧を
示すタイミングチャート

【図４】図１のプラズマディスプレイ装置に用いられる
アドレス・サステイン同時駆動方式を説明するための図

【図５】図１のプラズマディスプレイ装置におけるセッ
トアップ期間、アドレス期間および維持期間のアドレス
電極、サステイン電極およびスキャン電極の駆動電圧を
示す波形図

【図６】図１の放電制御タイミング発生回路の主要部の
構成を示すブロック図

【図７】図６の放電制御タイミング発生回路により発生
される各種パルスおよび放電制御タイミング信号の波形
図

【図８】図１のプラズマディスプレイ装置における主と
してアドレス期間、維持期間および休止期間のアドレス
電極、サステイン電極およびスキャン電極の駆動電圧を
示す波形図

【図９】図８に示したアドレス期間および維持期間にお
ける放電セルの状態の変化を説明するための図

【図１０】本発明の第２の実施例によるプラズマディス
プレイ装置の構成を示すブロック図

【図１１】図１０のプラズマディスプレイ装置の主とし
てＰＤＰの構成を示すブロック図

【図１２】図１０のプラズマディスプレイ装置における
セットアップ期間、アドレス期間および維持期間のアド
レス電極、サステイン電極およびスキャン電極の駆動電
圧を示す波形図

【図１３】図１０のプラズマディスプレイ装置における
主としてアドレス期間、維持期間および休止期間のアド
レス電極、サステイン電極およびスキャン電極の駆動電
圧を示す波形図

【図１４】図１３に示した休止期間における放電セルの
状態の変化を説明するための図

【図１５】図１０の放電制御タイミング発生回路の主要
部の構成を示すブロック図

【図１６】図１５の放電制御タイミング発生回路により
発生される各種パルスおよび放電制御タイミング信号の
波形図

【図１７】本発明の第３の実施例によるプラズマディス
プレイ装置の構成を示すブロック図

【図１８】図１７のプラズマディスプレイ装置における
主としてＰＤＰの構成を示すブロック図

【図１９】図１７のプラズマディスプレイ装置に用いら
れるアドレス・サステイン同時駆動方式を説明するため
の図

【図２０】本発明の第４の実施例によるプラズマディス
プレイ装置の構成を示すブロック図

【図２１】図２０のプラズマディスプレイ装置における
主としてＰＤＰの構成を示すブロック図

【図２２】本発明の第５の実施例によるプラズマディス
プレイ装置の構成を示すブロック図

【図２３】図２２のプラズマディスプレイ装置における
主としてＰＤＰの構成を示すブロック図

【図２４】図２２のプラズマディスプレイ装置に用いら
れるアドレス・表示期間分離方式を説明するための図

【図２５】ＡＣ型ＰＤＰにおける放電セルの駆動方法を
説明するための図

【図２６】従来のプラズマディスプレイ装置の主として
ＰＤＰの構成を示す模式図

【図２７】ＡＣ型ＰＤＰにおける三電極面放電セルの模
式的断面図

【図２８】ＡＤＳ方式を説明するための図

【図２９】アドレス・サステイン同時駆動方式を説明す
るための図

【図３０】従来のアドレス・サステイン同時駆動方式に
よる各電極の駆動電圧を示すタイミングチャート

【符号の説明】

１，１Ａ，１Ｂ，１Ｃ，１Ｄ ＰＤＰ ２，２１，２２ アドレスドライバ ３，３Ａ，３Ｂ，３１，３２，３５〜３８ スキャンド
ライバ ４，４１，４２，４５〜４８ サステインドライバ ５，５Ａ，５Ｂ，５Ｃ，５Ｄ 放電制御タイミング発生
回路 １１ アドレス電極 １２ スキャン電極 １３ サステイン電極 Ｐｗ 書き込みパルス Ｐｅ，Ｐｅａ 消去パルス Ｐｒ 休止パルス Ｐｓｃ 維持パルス Ｐｓｕ サステインパルス ＳＣ，ＳＣＡ，ＳＣ１〜ＳＣ４，ＳＵ，ＳＵ１〜ＳＵ４
放電制御タイミング信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者 木子 茂雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 庄司 秀彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 大平 一雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (26)

【特許請求の範囲】
1. 【請求項１】 第１の方向に配列された複数の第１の電
   極と、 前記第１の方向と交差する第２の方向に配列された複数
   の第２の電極と、 前記複数の第１の電極と前記複数の第２の電極との交点
   に設けられた複数の放電セルと、 各フィールドを複数のサブフィールドに時間的に分割す
   るサブフィールド分割手段と、 各サブフィールドのアドレス期間に、画像データに応じ
   て前記第１の電極と前記第２の電極との間に第１の放電
   を起こさせるための第１の電圧を印加し、前記アドレス
   期間に先立つセットアップ期間に当該第１の電極と前記
   複数の第２の電極との間に前記第１の放電と逆極性の第
   ２の放電を起こさせるための第２の電圧を印加する電圧
   印加手段とを備えたことを特徴とする表示装置。
2. 【請求項２】 第１の方向に配列された複数の第１の電
   極と、 前記第１の方向と交差する第２の方向に配列された複数
   の第２の電極と、 前記複数の第１の電極と前記複数の第２の電極との交点
   に設けられた複数の放電セルと、 各第１の電極ごとに設定される各フィールドを複数のサ
   ブフィールドに時間的に分割するサブフィールド分割手
   段と、 各第１の電極ごとに設定される各サブフィールドの開始
   時のアドレス期間に、画像データに応じて当該第１の電
   極と該当する第２の電極との間に第１の放電を起こさせ
   るための第１の電圧を印加し、各フィールドの最初のサ
   ブフィールド前または各フィールドの最後のサブフィー
   ルド後に垂直走査期間の整数倍の時間間隔で設定された
   セットアップ期間に、当該第１の電極と前記複数の第２
   の電極との間に前記第１の放電と逆極性の第２の放電を
   起こさせるための第２の電圧を印加する電圧印加手段と
   を備えたことを特徴とする表示装置。
3. 【請求項３】 前記電圧印加手段は、前記第１の放電
   後、当該第１の電極と前記該当する第２の電極との間に
   前記第１の放電と逆極性の第３の放電を起こさせるため
   の第３の電圧を印加することを特徴とする請求項１また
   は２記載の表示装置。
4. 【請求項４】 前記複数の第１の電極とそれぞれ対にな
   るように前記第１の方向に配列された複数の第３の電極
   をさらに備え、 前記電圧印加手段は、前記第３の放電時に、当該第１の
   電極とその第１の電極に対応する第３の電極との間に第
   ４の放電を起こさせるための第４の電圧を印加すること
   を特徴とする請求項３記載の表示装置。
5. 【請求項５】 前記電圧印加手段は、各サブフィールド
   の発光期間の終了時に、当該第１の電極と前記該当する
   第２の電極との間に前記第１の放電と逆極性の第５の放
   電を起こさせるための第５の電圧を印加することを特徴
   とする請求項１記載の表示装置。
6. 【請求項６】 前記電圧印加手段は、各第１の電極ごと
   に設定される各サブフィールドの発光期間の終了時に、
   当該第１の電極と前記該当する第２の電極との間に前記
   第１の放電と逆極性の第５の放電を起こさせるための第
   ５の電圧を印加することを特徴とする請求項２記載の表
   示装置。
7. 【請求項７】 前記複数の第１の電極とそれぞれ対にな
   るように前記第１の方向に配列された複数の第３の電極
   をさらに備え、 前記電圧印加手段は、前記第１の放電後、当該第１の電
   極とその第１の電極に対応する第３の電極との間に第６
   の放電を起こさせるための第６の電圧を印加することを
   特徴とする請求項５または６記載の表示装置。
8. 【請求項８】 前記電圧印加手段は、前記第５の放電時
   に、当該第１の電極とその第１の電極に対応する第３の
   電極との間に前記第６の放電と同じ極性の第７の放電を
   起こさせるための第７の電圧を印加し、前記第７の放電
   後、当該第１の電極とその第１の電極に対応する第３の
   電極との間に前記第７の放電と逆極性の第８の放電を起
   こさせるための第８の電圧を印加することを特徴とする
   請求項７記載の表示装置。
9. 【請求項９】 前記電圧印加手段は、 前記複数の第１の電極に駆動電圧を印加する第１の電圧
   印加手段と、 前記複数の第２の電極に駆動電圧を印加する第２の電圧
   印加手段とを含み、 前記第１の電圧印加手段は、各サブフィールドのアドレ
   ス期間に、当該第１の電極に所定の極性の第１の書き込
   み用パルス電圧を印加し、前記セットアップ期間に、当
   該第１の電極に前記第１の書き込み用パルス電圧と逆極
   性でかつ前記第１の書き込み用パルス電圧よりも高いセ
   ットアップ用パルス電圧を印加し、 前記第２の電圧印加手段は、各サブフィールドのアドレ
   ス期間に、当該第１の電極に印加される前記第１の書き
   込み用パルス電圧に同期して前記第１の書き込み用パル
   ス電圧と逆極性の第２の書き込み用パルス電圧を画像デ
   ータに応じて該当する第２の電極に印加することを特徴
   とする請求項１記載の表示装置。
10. 【請求項１０】 前記電圧印加手段は、 前記複数の第１の電極に駆動電圧を印加する第１の電圧
    印加手段と、 前記複数の第２の電極に駆動電圧を印加する第２の電圧
    印加手段とを含み、 前記第１の電圧印加手段は、各第１の電極ごとに設定さ
    れる各サブフィールドの開始時のアドレス期間に、当該
    第１の電極に所定の極性の第１の書き込み用パルス電圧
    を印加し、前記セットアップ期間に、当該第１の電極に
    前記第１の書き込み用パルス電圧と逆極性でかつ前記第
    １の書き込み用パルス電圧よりも高いセットアップ用パ
    ルス電圧を印加し、 前記第２の電圧印加手段は、各第１の電極ごとに設定さ
    れる各サブフィールドの開始時のアドレス期間に、当該
    第１の電極に印加される前記第１の書き込み用パルス電
    圧に同期して前記第１の書き込み用パルス電圧と逆極性
    の第２の書き込み用パルス電圧を画像データに応じて該
    当する第２の電極に印加することを特徴とする請求項２
    記載の表示装置。
11. 【請求項１１】 前記複数の第１の電極とそれぞれ対に
    なるように前記第１の方向に配列された複数の第３の電
    極をさらに備え、 前記電圧印加手段は、前記複数の第３の電極に駆動電圧
    を印加する第３の電圧印加手段をさらに含み、 前記第３の電圧印加手段は、前記第１の書き込み用パル
    ス電圧の終了時に前記第１の書き込み用パルス電圧と同
    じ極性の発光維持用パルス電圧を当該第１の電極に対応
    する第３の電極に印加することを特徴とする請求項９ま
    たは１０記載の表示装置。
12. 【請求項１２】 前記第１の電圧印加手段は、各サブフ
    ィールドの発光期間の終了時に、当該第１の電極に前記
    第１の書き込み用パルス電圧と逆極性の第１の消去用パ
    ルス電圧を印加することを特徴とする請求項９記載の表
    示装置。
13. 【請求項１３】 前記第１の電圧印加手段は、各第１の
    電極ごとに設定される各サブフィールドの発光期間の終
    了時に、当該第１の電極に前記第１の書き込み用パルス
    電圧と逆極性の第１の消去用パルス電圧を印加すること
    を特徴とする請求項１０記載の表示装置。
14. 【請求項１４】 前記複数の第１の電極とそれぞれ対に
    なるように前記第１の方向に配列された複数の第３の電
    極をさらに備え、 前記電圧印加手段は、前記複数の第３の電極に駆動電圧
    を印加する第３の電圧印加手段をさらに含み、 前記第３の電圧印加手段は、前記第１の書き込み用パル
    ス電圧の終了時に前記第１の書き込み用パルス電圧と同
    じ極性の発光維持用パルス電圧を当該第１の電極に対応
    する第３の電極に印加し、当該第１の電極に印加される
    前記第１の消去用パルス電圧に同期して第２の消去用パ
    ルス電圧を当該第１の電極に対応する第３の電極に印加
    することを特徴とする請求項１２または１３記載の表示
    装置。
15. 【請求項１５】 前記電圧印加手段は、前記複数の第１
    の電極に同時に前記第２の電圧を印加することを特徴と
    する請求項１〜１４のいずれかに記載の表示装置。
16. 【請求項１６】 前記複数の第１の電極は、それぞれ所
    定数の第１の電極を含む複数のグループに区分され、 前記電圧印加手段は、各グループに属する前記所定数の
    第１の電極に同時に前記第２の電圧を印加することを特
    徴とする請求項１〜１４のいずれかに記載の表示装置。
17. 【請求項１７】 第１の方向に配列された複数の第１の
    電極と、前記第１の方向と交差する第２の方向に配列さ
    れた複数の第２の電極と、前記複数の第１の電極と前記
    複数の第２の電極との交点に設けられた複数の放電セル
    とを備えた表示装置の駆動方法であって、 各フィールドを複数のサブフィールドに時間的に分割
    し、各サブフィールドのアドレス期間に、画像データに
    応じて前記第１の電極と前記第２の電極との間に第１の
    放電を起こさせるための第１の電圧を印加し、前記アド
    レス期間に先立つセットアップ期間に当該第１の電極と
    前記複数の第２の電極との間に前記第１の放電と逆極性
    の第２の放電を起こさせるための第２の電圧を印加する
    ことを特徴とする表示装置の駆動方法。
18. 【請求項１８】 第１の方向に配列された複数の第１の
    電極と、前記第１の方向と交差する第２の方向に配列さ
    れた複数の第２の電極と、前記複数の第１の電極と前記
    複数の第２の電極との交点に設けられた複数の放電セル
    とを備えた表示装置の駆動方法であって、 各第１の電極ごとに設定される各フィールドを複数のサ
    ブフィールドに時間的に分割し、各第１の電極ごとに設
    定される各サブフィールドの開始時のアドレス期間に、
    画像データに応じて当該第１の電極と該当する第２の電
    極との間に第１の放電を起こさせるための第１の電圧を
    印加し、各フィールドの最初のサブフィールド前または
    各サブフィールドの最後のサブフィールド後に垂直走査
    期間の整数倍の時間間隔で設定されたセットアップ期間
    に、当該第１の電極と前記複数の第２の電極との間に前
    記第１の放電と逆極性の第２の放電を起こさせるための
    第２の電圧を印加することを特徴とする表示装置の駆動
    方法。
19. 【請求項１９】 前記第１の放電後、当該第１の電極と
    前記該当する第２の電極との間に前記第１の放電と逆極
    性の第３の放電を起こさせるための第３の電圧を印加す
    ることを特徴とする請求項１７または１８記載の表示装
    置の駆動方法。
20. 【請求項２０】 前記表示装置は、前記複数の第１の電
    極とそれぞれ対になるように前記第１の方向に配列され
    た複数の第３の電極をさらに備え、 前記第３の放電時に、当該第１の電極とその第１の電極
    に対応する第３の電極との間に第４の放電を起こさせる
    ための第４の電圧を印加することを特徴とする請求項１
    ９記載の表示装置の駆動方法。
21. 【請求項２１】 各サブフィールドの発光期間の終了時
    に、当該第１の電極と前記該当する第２の電極との間に
    前記第１の放電と逆極性の第５の放電を起こさせるため
    の第５の電圧を印加することを特徴とする請求項１７記
    載の表示装置の駆動方法。
22. 【請求項２２】 各第１の電極ごとに設定される各サブ
    フィールドの発光期間の終了時に、当該第１の電極と前
    記該当する第２の電極との間に前記第１の放電と逆極性
    の第５の放電を起こさせるための第５の電圧を印加する
    ことを特徴とする請求項１８記載の表示装置の駆動方
    法。
23. 【請求項２３】 前記表示装置は、前記複数の第１の電
    極とそれぞれ対になるように前記第１の方向に配列され
    た複数の第３の電極をさらに備え、 前記第１の放電後、当該第１の電極とその第１の電極に
    対応する第３の電極との間に第６の放電を起こさせるた
    めの第６の電圧を印加することを特徴とする請求項２１
    または２２記載の表示装置の駆動方法。
24. 【請求項２４】 前記第５の放電時に、当該第１の電極
    とその第１の電極に対応する第３の電極との間に前記第
    ６の放電と同じ極性の第７の放電を起こさせるための第
    ７の電圧を印加し、前記第７の放電後、当該第１の電極
    とその第１の電極に対応する第３の電極との間に前記第
    ７の放電と逆極性の第８の放電を起こさせるための第８
    の電圧を印加することを特徴とする請求項２３記載の表
    示装置の駆動方法。
25. 【請求項２５】 前記複数の第１の電極に同時に前記第
    ２の電圧を印加することを特徴とする請求項１７〜２４
    のいずれかに記載の表示装置の駆動方法。
26. 【請求項２６】 前記複数の第１の電極は、それぞれ所
    定数の第１の電極を含む複数のグループに区分され、 各グループに属する前記所定数の第１の電極に同時に前
    記第２の電圧を印加することを特徴とする請求項１７〜
    ２４のいずれかに記載の表示装置の駆動方法。