JP2000244125A - Multilayer build-up wiring board and manufacture thereof - Google Patents

Multilayer build-up wiring board and manufacture thereof

Info

Publication number
JP2000244125A
JP2000244125A JP11043515A JP4351599A JP2000244125A JP 2000244125 A JP2000244125 A JP 2000244125A JP 11043515 A JP11043515 A JP 11043515A JP 4351599 A JP4351599 A JP 4351599A JP 2000244125 A JP2000244125 A JP 2000244125A
Authority
JP
Japan
Prior art keywords
hole
wiring board
multilayer build
solder resist
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11043515A
Other languages
Japanese (ja)
Other versions
JP4127442B2 (en
Inventor
Hiroshi Segawa
博史 瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP04351599A priority Critical patent/JP4127442B2/en
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to KR1020017002801A priority patent/KR20010088796A/en
Priority to EP07013524A priority patent/EP1843650B1/en
Priority to KR1020077015085A priority patent/KR20070086863A/en
Priority to EP99933214A priority patent/EP1121008B1/en
Priority to KR1020077015081A priority patent/KR20070086860A/en
Priority to PCT/JP1999/004142 priority patent/WO2000015015A1/en
Priority to KR1020077015087A priority patent/KR20070086864A/en
Priority to DE69939221T priority patent/DE69939221D1/en
Priority to KR1020077015083A priority patent/KR20070086862A/en
Priority to EP07013523A priority patent/EP1843649A3/en
Priority to KR1020077015080A priority patent/KR100855529B1/en
Priority to KR1020077015079A priority patent/KR100855528B1/en
Priority to KR1020077015082A priority patent/KR100855530B1/en
Priority to MYPI20044181A priority patent/MY139553A/en
Priority to MYPI99003796A priority patent/MY123228A/en
Publication of JP2000244125A publication Critical patent/JP2000244125A/en
Priority to US09/797,916 priority patent/US6591495B2/en
Priority to US10/356,464 priority patent/US7415761B2/en
Priority to US11/875,486 priority patent/US8148643B2/en
Priority to US12/098,582 priority patent/US7832098B2/en
Application granted granted Critical
Publication of JP4127442B2 publication Critical patent/JP4127442B2/en
Priority to US13/357,663 priority patent/US20120125680A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Laser Beam Processing (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To achieve a multilayer build-up wiring board and a method of manufacturing the same, which can use a high-performance material as solder resist. SOLUTION: Solder bumps 76U and 76D are provided on conductor circuits 158 and via holes 160 via nickel-plated layers 72 and gold-plated layers 74, respectively, the circuits 158 and the holes 160 being located underneath openings 71U and 71D formed in solder resists 70, respectively. Since a laser is used to form openings in each resist 70, the resist 70 can be made from various materials, without being limited to photosensitive resins.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】この発明は、層間樹脂絶縁層
と導体層とを交互に積層してなり、表面にソルダーレジ
スト層を被覆した多層ビルドアップ配線板に関し、特
に、ソルダーレジスト層の貫通孔をレーザにより穿設す
る多層ビルドアップ配線板及び該多層ビルドアップ配線
板の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer build-up wiring board in which an interlayer resin insulating layer and a conductor layer are alternately laminated, and a surface of which is covered with a solder resist layer. And a method for manufacturing the multilayer build-up wiring board.

【０００２】[0002]

【従来の技術】多層ビルドアップ配線板は、コア基板の
両面に層間樹脂絶縁層と導体層とを交互に積層すること
により形成される。該多層ビルドアップ配線板では、表
面にソルダーレジスト層を配設し、該ソルダーレジスト
層に設けた開口に外部接続用の半田バンプを設けてい
る。ここで、ソルダーレジスト層の開口は、ソルダーレ
ジストとして感光性樹脂を用い、開口に相当する位置に
黒円の描かれたマスクを介してソルダーレジストを感光
させ、黒円位置に相当する未感光部分を溶解することに
より形成していた。2. Description of the Related Art A multilayer build-up wiring board is formed by alternately laminating interlayer resin insulation layers and conductor layers on both surfaces of a core substrate. In the multilayer build-up wiring board, a solder resist layer is provided on the surface, and solder bumps for external connection are provided in openings formed in the solder resist layer. Here, the opening of the solder resist layer is formed by using a photosensitive resin as the solder resist, exposing the solder resist through a mask in which a black circle is drawn at a position corresponding to the opening, and an unexposed portion corresponding to the black circle position. Was formed by dissolving the

【０００３】[0003]

【発明が解決しようとする課題】しかしながら、上記フ
ォトリソグラフィーによる方法では、感光性の材料しか
用いることができず、多層ビルドアップ配線板に要求さ
れる性能を満たし得ないことがある。However, in the above-described method using photolithography, only a photosensitive material can be used, and the performance required for a multilayer build-up wiring board may not be satisfied.

【０００４】また、従来技術の多層ビルドアップ配線板
では、半田バンプの接続信頼性が低かった。この原因を
研究したところ、貫通孔と金属膜との密着性に問題があ
ることが分かった。即ち、開口下の導体回路にニッケル
めっき膜を析出させた上に半田を充填して半田バンプと
するが、該導体回路とニッケルめっき膜との密着性が低
く、導体回路からニッケルめっき膜が剥離することで半
田バンプの断線が生じていることが判明した。[0004] In the conventional multilayer build-up wiring board, the connection reliability of the solder bumps is low. When the cause was studied, it was found that there was a problem in the adhesion between the through hole and the metal film. That is, a nickel plating film is deposited on a conductor circuit under the opening and then filled with solder to form a solder bump. However, the adhesion between the conductor circuit and the nickel plating film is low, and the nickel plating film is separated from the conductor circuit. As a result, it was found that the solder bumps were disconnected.

【０００５】本発明は、上述した課題を解決するために
なされたものであり、その目的は、ソルダーレジストに
高性能な材料を選択できる多層ビルドアップ配線板及び
その製造方法を提供することにある。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a multilayer build-up wiring board capable of selecting a high-performance material for a solder resist and a method of manufacturing the same. .

【０００６】また、本発明の目的は、高い信頼性の半田
バンプを形成し得る多層ビルドアップ配線板及びその製
造方法を提供することにある。It is another object of the present invention to provide a multilayer build-up wiring board capable of forming a solder bump having high reliability and a method of manufacturing the same.

【０００７】[0007]

【課題を解決するための手段】上記目的を達成するた
め、請求項１は、少なくとも以下の（ａ）、（ｂ）の工
程を含むことを特徴とする多層ビルドアップ配線板の製
造方法にある： （ａ）導体回路の形成された基板の表面にソルダーレジ
スト層を形成する工程、（ｂ）前記ソルダーレジスト層
にレーザを照射し、前記導体回路に至る貫通孔を穿設す
る工程。To achieve the above object, a first aspect of the present invention is a method for manufacturing a multilayer build-up wiring board, comprising at least the following steps (a) and (b). (A) a step of forming a solder resist layer on the surface of the substrate on which the conductive circuit is formed, and (b) a step of irradiating the solder resist layer with a laser to form a through hole reaching the conductive circuit.

【０００８】また、請求項２は、請求項１におて、前記
導体回路表面は、金属粗化層を有することを技術的特徴
とする。[0008] A second aspect of the present invention is characterized in that, in the first aspect, the conductor circuit surface has a metal roughened layer.

【０００９】請求項３は、請求項１において、前記工程
（ｂ）の後に、（ｃ）前記貫通孔に低融点金属からなる
バンプを設ける工程を行うことを技術的特徴とする。A third aspect of the present invention is characterized in that, in the first aspect, after the step (b), a step (c) of providing a bump made of a low melting point metal in the through hole is performed.

【００１０】また、請求項４は、請求項１にて、前記貫
通孔を形成する工程において、シングルモードのレーザ
を照射することで、直径３００μｍ〜６５０μｍの貫通
孔を形成することを技術的特徴とする。According to a fourth aspect of the present invention, in the first aspect, in the step of forming the through-hole, a through-hole having a diameter of 300 μm to 650 μm is formed by irradiating a single mode laser. And

【００１１】請求項５は、請求項１にて、前記貫通孔を
形成する工程において、マルチモードのレーザを照射す
ることで、直径５０μｍ〜３００μｍの貫通孔を形成す
ることを技術的特徴とする。According to a fifth aspect of the present invention, in the first aspect, in the step of forming the through hole, a through hole having a diameter of 50 μm to 300 μm is formed by irradiating a multi-mode laser. .

【００１２】請求項６は、請求項１〜５にて、前記貫通
孔を形成する工程において、炭酸ガスレーザをソルダー
レジスト層下の前記導体回路に垂直に照射し、該導体回
路からの反射波と入射波との干渉を生ぜしめることで、
当該貫通孔の側壁に縞状に凹凸を形成することを技術的
特徴とする。According to a sixth aspect of the present invention, in the first to fifth aspects, in the step of forming the through-hole, a carbon dioxide gas laser is vertically irradiated on the conductor circuit below the solder resist layer, and a reflected wave from the conductor circuit and By causing interference with the incident wave,
It is a technical feature that unevenness is formed in stripes on the side wall of the through hole.

【００１３】請求項７は、請求項６において、前記バン
プを形成する工程では、側壁に縞状に凹凸を形成した貫
通孔に金属膜を設けた後、低融点金属を充填することを
技術的特徴とする。According to a seventh aspect of the present invention, in the sixth aspect of the invention, in the step of forming the bump, a low melting point metal is filled after a metal film is provided in a through-hole having stripe-shaped irregularities formed on a side wall. Features.

【００１４】請求項８は、導体回路の配設された基板の
表面にソルダーレジスト層を形成してなる多層ビルドア
ップ配線板であって、前記ソルダーレジスト層に穿設し
た貫通孔の側壁に、縞状に凹凸が形成されてなることを
技術的特徴とする。An eighth aspect of the present invention is a multilayer build-up wiring board having a solder resist layer formed on a surface of a substrate on which conductive circuits are provided, wherein a side wall of a through hole formed in the solder resist layer has It is a technical feature that unevenness is formed in a stripe shape.

【００１５】請求項９は、請求項８において、前記貫通
孔内に金属膜を介して、低融点金属からなるバンプが形
成されていることを技術的特徴とする。A ninth aspect of the present invention is characterized in that, in the eighth aspect, a bump made of a low melting point metal is formed in the through hole via a metal film.

【００１６】請求項１０は、請求項８又は９において、
前記ソルダーレジスト層として、熱硬化性樹脂又は熱硬
化性樹脂と熱可塑性樹脂との複合体からなることを技術
的特徴とする。[0016] Claim 10 is the invention according to claim 8 or 9,
It is a technical feature that the solder resist layer is made of a thermosetting resin or a composite of a thermosetting resin and a thermoplastic resin.

【００１７】請求項１１は、請求項８〜１０において、
前記導体回路表面に粗化層が形成されてなることを技術
的特徴とする。[0017] Claim 11 is the invention according to claims 8 to 10,
A technical feature is that a roughened layer is formed on the surface of the conductor circuit.

【００１８】本発明では、ソルダーレジスト層にレーザ
で貫通孔を穿設するため、感光性樹脂に限定されること
なく、ソルダーレジスト層として種々の材料を用いるこ
とが可能となる。また、ソルダーレジストの樹脂残りに
よる導通不良を低減させることができる。導体回路表面
は電解めっき膜が最適である。電解めっき膜は無電解め
っき膜に批べて結晶粒子が大きく、光沢性に優れ、レー
ザ光を反射させやすく、後述するようなレーザ光の入射
光と反射光を干渉させる場合には最適である。In the present invention, since through holes are formed in the solder resist layer by laser, various materials can be used for the solder resist layer without being limited to the photosensitive resin. In addition, it is possible to reduce conduction failure due to the residual resin of the solder resist. The electroplating film is optimal for the surface of the conductor circuit. The electrolytic plating film has larger crystal grains than the electroless plating film, is excellent in glossiness, easily reflects laser light, and is most suitable for interfering incident light and reflected light of laser light as described later. .

【００１９】請求項２の発明では、導体回路表面は、金
属粗化層を有することが特徴である。導体回路表面に金
属粗化層を設けるため、金属粗化層表面でレーザ光が反
射し、後述するように、レーザ光の入射波と反射波を干
渉させることができ、ソルダーレジスト層の貫通孔の壁
面に、孔方向にそって縞状に凹凸を設けることが可能で
ある。According to the second aspect of the present invention, the surface of the conductive circuit has a roughened metal layer. Since the metal roughened layer is provided on the surface of the conductor circuit, the laser light is reflected on the surface of the metal roughened layer, and as described later, the incident wave and the reflected wave of the laser light can interfere with each other. It is possible to provide stripes on the wall surface along the hole direction.

【００２０】さらに粗化層により、レーザ光の反射を一
定限度に抑制できるため、導体回路表面の樹脂のこりの
発生を防止できるのである。また、粗化層によりソルダ
ーレジスト層との密着を確保できるため、レーザ光の熱
衝撃による劣化でソルダーレジスト層が剥離することを
防止できる。Further, since the reflection of the laser beam can be suppressed to a certain limit by the roughened layer, the generation of resin residue on the surface of the conductor circuit can be prevented. Further, since the roughened layer can ensure the close contact with the solder resist layer, it is possible to prevent the solder resist layer from peeling off due to deterioration due to thermal shock of laser light.

【００２１】粗化層のＲｍａｘは、０．０５μｍ〜２０
μｍが望ましい。０．０５μｍ未満では裏面が黒色とな
りレーザ光を吸収してしまい、２０μｍを越えるとレー
ザ光が散乱していずれにせよ、入射波と反射波を干渉さ
せることができないからである。Rmax of the roughened layer is 0.05 μm to 20 μm.
μm is desirable. If the thickness is less than 0.05 μm, the back surface becomes black and the laser light is absorbed. If the thickness exceeds 20 μm, the laser light is scattered and anyway, the incident wave and the reflected wave cannot be interfered.

【００２２】このような粗化層としては、研磨処理など
の物理的粗化、酸化（黒化）−還元処理、硫酸−過酸化
水素水溶液処理、第二銅錯体と有機酸からなるエッチン
グ液による酸素共存下での粗化処理などの非酸化性の化
学的粗化、Ｃｕ−Ｎｉ−Ｐ、Ｃｕ−Ｃｏ−Ｐなどの合金
めっきを施すめっき処理などで得られる粗化層が望まし
い。これらはいずれも金属粗化層であり、レーザ光を反
射しうるからである。前記Ｃｕ−Ｎｉ−Ｐのめっきとし
ては例えば硫酸鋼（０．１×１０-2〜２５×１０-2ｍｏ
ｌ／ｌ）、硫酸ニッケル（０．１×１０-3〜４０×１０
-3ｍｏｌ／ｌ）、クエン酸（１×１０-2〜２０×１０-2
ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１×１０-1〜１
０×１０-1ｍｏｌ／ｌ）、ホウ酸（１×１０-1〜１０．
０×１０ -1ｍｏｌ／ｌ）、界面活性剤（日信化学工業社
製、サーフィノール４６５）（０．１〜１０ｇ／ｌ）の
水溶液からなるｐＨ＝９の無電解めっき浴を使用でき
る。As such a roughened layer, a polishing treatment or the like is used.
Physical roughening, oxidation (blackening) -reduction treatment, sulfuric acid-peroxidation
Hydrogen aqueous solution treatment, Etchin consisting of cupric complex and organic acid
Of non-oxidizing properties such as roughening treatment in the presence of oxygen
Roughening, alloys such as Cu-Ni-P, Cu-Co-P
A roughened layer obtained by plating or the like is desirable.
No. Each of these is a roughened metal layer, which reflects laser light.
Because it can shoot. The Cu-Ni-P plating
For example, sulfuric acid steel (0.1 × 10-2~ 25 × 10-2mo
l / l), nickel sulfate (0.1 × 10-3~ 40 × 10
-3mol / l), citric acid (1 × 10-2~ 20 × 10-2
mol / l), sodium hypophosphite (1 × 10-1~ 1
0x10-1mol / l), boric acid (1 × 10-1-10.
0x10 -1mol / l), surfactant (Nissin Chemical Industry Co., Ltd.)
Manufactured by Surfynol 465) (0.1 to 10 g / l)
Electroless plating bath of pH = 9 consisting of aqueous solution can be used.
You.

【００２３】また、本願発明に用いる第二銅錯体は、ア
ゾール類の第二銅錯体がよい。このアゾール類の第二銅
錯体は、金属銅等を酸化する酸化剤として作用する。ア
ゾール類としてはジアゾール、トリアゾール、テトラゾ
ールがよい。中でも、イミダゾール、２−メチルイミダ
ゾール、２−エチルイミダゾール、２−エチル−４−メ
チルイミダゾール、２−フェニルイミダゾール、２−ウ
ンデシルイミダゾール等がよい。アゾール類の第二銅錯
体の添加量は、１〜１５重量％がよい。溶解性及び安定
性に優れ、また、触媒核を構成するＰｄなどの貴金属を
も溶解させることができるからである。The cupric complex used in the present invention is preferably an azole cupric complex. This cupric complex of azoles acts as an oxidizing agent for oxidizing metallic copper and the like. As the azoles, diazole, triazole and tetrazole are preferable. Among them, imidazole, 2-methylimidazole, 2-ethylimidazole, 2-ethyl-4-methylimidazole, 2-phenylimidazole, 2-undecylimidazole and the like are preferable. The addition amount of the cupric complex of azoles is preferably 1 to 15% by weight. This is because it is excellent in solubility and stability, and can also dissolve noble metals such as Pd constituting the catalyst core.

【００２４】また、酸化銅を溶解させるために、有機酸
をアゾール類の第二銅錯体に配合する。具体例として
は、ギ酸、酢酸、プロピオン酸、酪酸、吉草酸、カプロ
ン酸、アクリル酸、クロトン酸、シュウ酸、マロン酸、
コハク酸、グルタル酸、マレイン酸、安息香酸、グリコ
ール酸、乳酸、リンゴ酸、スルファミン酸からなる群よ
り選ばれる少なくとも１種がよい。有機酸の含有量は、
０．１〜３０重畳％がよい。酸化された銅の溶解性を維
持し、かっ溶解安定性を確保するためである。発生した
第一銅錯体は、酸の作用で溶解し、酸素と結合して第二
銅錯体となって、再び銅の酸化に寄与する。In order to dissolve copper oxide, an organic acid is added to a cupric complex of an azole. Specific examples include formic acid, acetic acid, propionic acid, butyric acid, valeric acid, caproic acid, acrylic acid, crotonic acid, oxalic acid, malonic acid,
At least one selected from the group consisting of succinic acid, glutaric acid, maleic acid, benzoic acid, glycolic acid, lactic acid, malic acid, and sulfamic acid is preferred. The content of organic acids is
0.1 to 30% superposition is preferred. This is because the solubility of the oxidized copper is maintained and the dissolution stability is ensured. The generated cuprous complex dissolves under the action of an acid and combines with oxygen to form a cupric complex, which again contributes to copper oxidation.

【００２５】また、銅の溶解やアゾール類の酸化作用を
補助するために、ハロゲンイオン、例えばフッ素イオ
ン、塩素イオン、臭素イオン等をエッチング液に加えて
もよい。本発明では、塩酸、塩化ナトリウム等を添加し
て、ハロゲンイオンを供給することができる。ハロゲン
イオン量は、０．０１〜２０重量％がよい。形成された
粗化面と層間樹脂絶縁層との密着性に優れるからであ
る。アゾール類の第二銅錯体と有機酸（必要に応じてハ
ロゲンイオン）を、水に溶解してエッチング液を調整す
る。Further, in order to assist the dissolution of copper and the oxidizing action of azoles, halogen ions, for example, fluorine ions, chlorine ions, bromine ions and the like may be added to the etching solution. In the present invention, halogen ions can be supplied by adding hydrochloric acid, sodium chloride, or the like. The amount of halogen ions is preferably 0.01 to 20% by weight. This is because adhesion between the formed roughened surface and the interlayer resin insulating layer is excellent. An etching solution is prepared by dissolving a cupric complex of an azole and an organic acid (halogen ion if necessary) in water.

【００２６】酸化−還元処理としては、ＮａＯＨ１〜１
００ｇ／ｌ、ＮａＣｌＯ2１〜１００ｇ／ｌ、Ｎａ3ＰＯ
4１〜５０ｇ／ｌの酸化浴とＮａＯＨ１〜１００ｇ／
ｌ、ＮａＢＨ4１〜５０ｇ／ｌの還元浴を使用できる。As the oxidation-reduction treatment, NaOH 1-1
00 g / l, NaClO 2 1 to 100 g / l, Na 3 PO
4 oxidation bath of 1~50g / l and NaOH1~100g /
l, a reduction bath of NaBH 4 1~50g / l can be used.

【００２７】請求項３の発明では、ソルダーレジスト層
貫通孔に低融点金属からなるバンプを形成する。このよ
うなバンプにＩＣチップの電極を接続させたり、あるい
は、このようなバンプを利用してプリント基板を他のプ
リント基板へ実装することができる。According to the third aspect of the present invention, a bump made of a low melting point metal is formed in the solder resist layer through hole. An electrode of an IC chip can be connected to such a bump, or a printed board can be mounted on another printed board using such a bump.

【００２８】請求項４の発明では、ビーム径を大きくす
ることができるシングルモードのレーザを照射するた
め、直径３００μｍ〜６５０μｍの貫通孔、即ち、他の
プリント配線板（例えば、マザーボード）への接続用の
バンプを形成するための貫通孔をソルダーレジスト層に
形成することが可能になる。According to the fourth aspect of the present invention, since a single mode laser capable of increasing the beam diameter is applied, a through hole having a diameter of 300 μm to 650 μm, that is, a connection to another printed wiring board (for example, a motherboard) is provided. It is possible to form a through hole for forming a bump for use in a solder resist layer.

【００２９】請求項５の発明では、ビーム径を小さくで
きるマルチモードのレーザを照射するため、直径５０μ
ｍ〜３００μｍの貫通孔、即ち、ＩＣチップへの接続用
のバンプを形成するための貫通孔をソルダーレジスト層
に形成することが可能になる。According to the fifth aspect of the present invention, in order to irradiate a multi-mode laser capable of reducing a beam diameter, a diameter of 50 μm is used.
Through holes of m to 300 μm, that is, through holes for forming bumps for connection to an IC chip can be formed in the solder resist layer.

【００３０】請求項６の発明では、貫通孔を形成する工
程において、炭酸ガスレーザの反射波と入射波との干渉
を生ぜしめることで、当該貫通孔の側壁に縞状の凹凸を
形成するため、該貫通孔に金属膜を形成する際に、当該
貫通孔に密着させることができる。According to the sixth aspect of the present invention, in the step of forming the through-hole, the interference between the reflected wave and the incident wave of the carbon dioxide gas laser is caused to form the striped unevenness on the side wall of the through-hole. When forming a metal film in the through hole, the metal film can be brought into close contact with the through hole.

【００３１】請求項７の発明では、側壁を形成した貫通
孔に金属膜を形成した後、低融点金属を充填することで
バンプを形成するため、該金属膜を縞状の凹凸が形成さ
れた貫通孔に密着させることで、バンプを強固に導体回
路に接続させることができる。According to the seventh aspect of the present invention, since a bump is formed by forming a metal film in a through hole having a side wall and then filling a low melting point metal, the metal film is formed with striped irregularities. By bringing the bumps into close contact with the through holes, the bumps can be firmly connected to the conductor circuit.

【００３２】請求項８の発明では、ソルダーレジスト層
に穿設した貫通孔の側壁に縞状の凹凸を形成してあるた
め、該貫通孔に金属膜を形成する際に、当該貫通孔に密
着させることができる。In the eighth aspect of the present invention, since the striped irregularities are formed on the side walls of the through holes formed in the solder resist layer, when forming a metal film in the through holes, the through holes are in close contact with the through holes. Can be done.

【００３３】また、ヒートサイクルにより、金属膜とソ
ルダーレジスト層の熱膨張率の相違により、ソルダーレ
ジスト層にクラックが発生する場合があるが、本発明で
は、金属膜とソルダーレジスト層の貫通孔壁面が密着す
るため、クラックが発生しにくい。また、貫通孔壁面に
孔方向にそって縞伏に凹凸を設けたことにより、壁面と
低融点金属との接触が面接触ではなく線接触になるた
め、高温多湿条件下で低融点金属がイオン化して拡散す
る現象（マイグレーション）を抑制できる。使用される
低融点金属、金属膜は前述ものと同じである。前記導体
回路表面は電解めっき膜が最適である。電解めっき膜
は、無電解めっき膜に比べて結晶粒子が小さく、光沢性
に優れ、また、めっき焼けと呼ばれる変色が少ないため
レーザ光を反射させやすく、壁面に孔方向にそって縞状
に凹凸を設けることができるからである。Also, cracks may occur in the solder resist layer due to the difference in the coefficient of thermal expansion between the metal film and the solder resist layer due to the heat cycle. Are in close contact with each other, so that cracks are unlikely to occur. In addition, the low-melting-point metal is ionized under high-temperature and high-humidity conditions because the wall surface and the low-melting-point metal are in line contact rather than surface-to-surface contact because the wall surface of the through-hole has unevenness in stripes along the hole direction. Phenomena (migration) of diffusion. The low melting point metal and metal film used are the same as those described above. The surface of the conductor circuit is optimally an electrolytic plating film. The electrolytic plating film has smaller crystal grains and better gloss than the electroless plating film.It also has less discoloration called plating burn, so it is easy to reflect the laser beam, and the wall surface has striped irregularities along the hole direction. Is provided.

【００３４】縞状の凹凸は、凸と凸（あるいは凹と凹）
との間隔が１〜２０μｍが望ましい。小さすぎても、大
きすぎても金属膜との密着効果が低下し、また面接触と
殆どかわらなくなるため前述の効果が得られないからで
ある。この間隔はレーザ光の波長の１／２に概ね一致す
る。The stripe-shaped irregularities are convex and convex (or concave and concave)
Is preferably 1 to 20 μm. If the thickness is too small or too large, the effect of adhering to the metal film is reduced, and the surface contact hardly changes, so that the above-mentioned effects cannot be obtained. This interval substantially corresponds to １ ／ of the wavelength of the laser light.

【００３５】低融点金属としてはＳｎ／Ｐｂ、Ａｇ／Ｓ
ｎ、Ａｇ／Ｓｎ／Ｃｕなどの半田を使用することができ
る。また、このようなバンプは、Ｎｉ／Ａｕ、Ｎｉ／Ｐ
ｄ／Ａｕ、Ｃｕ／Ｎｉ／Ａｕ、Ｃｕ／Ｎｉ／Ｐｄ／Ａｕ
などの金属膜を介して形成することができる。Ｃｕ、Ｎ
ｉ層は０．１〜１０μｍ、Ｐｄ、Ａｕ層は０．０１〜１
０μｍに調整される。As the low melting point metal, Sn / Pb, Ag / S
n, Ag / Sn / Cu or other solder can be used. Such bumps are made of Ni / Au, Ni / P
d / Au, Cu / Ni / Au, Cu / Ni / Pd / Au
It can be formed via a metal film such as. Cu, N
i-layer: 0.1 to 10 μm, Pd, Au layer: 0.01 to 1
Adjusted to 0 μm.

【００３６】請求項９の発明では、貫通孔に金属膜を介
して、低融点金属を充填することでバンプを形成するた
め、該金属膜を縞状の凹凸が形成された貫通孔に密着さ
せることで、バンプを強固に導体回路に接続させること
ができる。According to the ninth aspect of the present invention, the bump is formed by filling the through-hole with a low melting point metal via a metal film, so that the metal film is brought into close contact with the through-hole having the striped irregularities. This allows the bump to be firmly connected to the conductor circuit.

【００３７】請求項１０の発明では、ソルダーレジスト
層が、熱硬化性樹脂又は熱硬化性樹脂と熱可塑性樹脂と
の複合体からなるため、レーザにより貫通孔側面に縞状
の凹凸を形成し易いのである。なお、熱可塑性樹脂のみ
の場合は、樹脂が溶融してしまし、明確な凹凸形状の形
成が困難である。According to the tenth aspect of the present invention, since the solder resist layer is made of a thermosetting resin or a composite of a thermosetting resin and a thermoplastic resin, it is easy to form striped irregularities on the side surface of the through hole by laser. It is. In the case of using only a thermoplastic resin, the resin is melted, and it is difficult to form a clear uneven shape.

【００３８】請求項１１の発明では、導体回路表面は、
金属粗化層を有することが特徴である。導体回路表面に
金属粗化層を設けるため、金属粗化層表面でレーザ光が
反射し、後述するように、レーザ光の入射波と反射洩を
干渉させることができ、ソルダーレジスト層の貫通孔の
壁面に、孔方向にそって縞状に凹凸を設けることが可能
である。According to the eleventh aspect, the surface of the conductive circuit is
It is characterized by having a roughened metal layer. Since the metal roughened layer is provided on the surface of the conductive circuit, the laser light is reflected on the surface of the metal roughened layer, and as described later, the incident wave of the laser light can be interfered with the reflection leakage. It is possible to provide stripes on the wall surface along the hole direction.

【００３９】さらに、粗化層により、レーザ光の反射を
一定限度以下に抑制できるため、導体回路表面の樹脂の
こりの発生を防止できるのである。また、粗化層により
ソルダーレジスト層との密着を確保できるため、レーザ
光の熱衝撃による劣化でソルダーレジスト層が剥離する
ことを防止できる。粗化層のＲｍａｘは、前述のように
０．０５μｍ〜２０μｍが望ましい。Further, since the reflection of laser light can be suppressed to a certain limit or less by the roughened layer, generation of resin residue on the surface of the conductor circuit can be prevented. Further, since the roughened layer can ensure the close contact with the solder resist layer, it is possible to prevent the solder resist layer from peeling off due to deterioration due to thermal shock of laser light. Rmax of the roughened layer is desirably 0.05 μm to 20 μm as described above.

【００４０】前記金属粗化層はさらに、Ｔｉ、Ａｌ、Ｃ
ｒ、Ｚｎ、Ｆｅ、Ｉｎ、Ｔｌ、Ｃｏ、Ｎｉ、Ｓｎ、Ｐ
ｂ、Ｂｉ、貴金属から選ばれる少なくとも１種以上の金
属で被覆されていてもよい。光沢度確保とソルダーレジ
ストとの密着性を改善するためである。これらの金属
は、その厚さが０．０１〜１０μｍであることが望まし
い。The roughened metal layer further comprises Ti, Al, C
r, Zn, Fe, In, Tl, Co, Ni, Sn, P
It may be coated with at least one or more metals selected from b, Bi and noble metals. This is for the purpose of ensuring glossiness and improving adhesion with the solder resist. It is desirable that these metals have a thickness of 0.01 to 10 μm.

【００４１】本発明では、上記層間樹脂絶縁層として無
電解めっき用接着剤を用いることが望ましい。この無電
解めっき用接着剤は、硬化処理された酸あるいは酸化剤
に可溶性の耐熱性樹脂粒子が、酸あるいは酸化剤に難溶
性の未硬化の耐熱性樹脂中に分散されてなるものが最適
である。酸、酸化剤で処理することにより、耐熱性樹脂
粒子が溶解除去されて、表面に蛸つぼ状のアンカーから
なる粗化面を形成できる。In the present invention, it is desirable to use an adhesive for electroless plating as the interlayer resin insulating layer. The most suitable adhesive for electroless plating is one in which heat-resistant resin particles soluble in a cured acid or oxidizing agent are dispersed in an uncured heat-resistant resin hardly soluble in an acid or oxidizing agent. is there. By treating with an acid or an oxidizing agent, the heat-resistant resin particles are dissolved and removed, and a roughened surface composed of an octopus-shaped anchor can be formed on the surface.

【００４２】上記無電解めっき用接着剤において、特に
硬化処理された前記耐熱性樹脂粒子としては、平均粒
径が10μｍ以下の耐熱性樹脂粉末、平均粒径が２μｍ
以下の耐熱性樹脂粉末を凝集させた凝集粒子、平均粒
径が２〜10μｍの耐熱性粉末樹脂粉末と平均粒径が２μ
ｍ以下の耐熱性樹脂粉末との混合物、平均粒径が２〜
10μｍの耐熱性樹脂粉末の表面に平均粒径が２μｍ以下
の耐熱性樹脂粉末または無機粉末のいずれか少なくとも
１種を付着させてなる疑似粒子、平均粒径が０．１〜
０．８μｍの耐熱性粉末樹脂粉末と平均粒径が０．８μ
ｍを越え、２μｍ未満の耐熱性樹脂粉末との混合物、
平均粒径が０．１〜１．０μｍの耐熱性粉末樹脂粉末を
用いることが望ましい。これらは、より複雑なアンカー
を形成できるからである。In the above-mentioned adhesive for electroless plating, the heat-resistant resin particles particularly subjected to the curing treatment include a heat-resistant resin powder having an average particle diameter of 10 μm or less, and an average particle diameter of 2 μm.
Aggregated particles obtained by aggregating the following heat-resistant resin powder, a heat-resistant powder resin powder having an average particle size of 2 to 10 μm and an average particle size of 2 μm
m and a mixture with a heat-resistant resin powder having a mean particle size of 2 or less.
Pseudo particles obtained by adhering at least one of a heat-resistant resin powder or an inorganic powder having an average particle diameter of 2 μm or less to the surface of a 10 μm heat-resistant resin powder, and an average particle diameter of 0.1 to
0.8μm heat resistant resin powder and average particle size 0.8μ
m, and a mixture with a heat-resistant resin powder of less than 2 μm,
It is desirable to use a heat-resistant resin powder having an average particle size of 0.1 to 1.0 μm. This is because they can form more complex anchors.

【００４３】粗化面の深さは、Ｒｍａｘ＝０．０１〜２
０μｍがよい。密着性を確保するためである。特にセミ
アディティブ法では、０．１〜５μｍがよい。密着性を
確保しつつ、無電解めっき膜を除去できるからである。The depth of the roughened surface is Rmax = 0.01 to 2
0 μm is preferred. This is to ensure adhesion. Particularly, in the semi-additive method, the thickness is preferably 0.1 to 5 μm. This is because the electroless plating film can be removed while ensuring adhesion.

【００４４】前記酸あるいは酸化剤に難溶牲の耐熱性樹
脂としては、「熱硬化性樹脂および熱可塑性樹脂からな
る樹脂複合体」又は「感光性樹脂および熱可塑性樹脂か
らなる樹脂複合体」からなることが望ましい。前者につ
いては耐熱性が高い。The heat-resistant resin hardly soluble in an acid or an oxidizing agent includes a “resin composite composed of a thermosetting resin and a thermoplastic resin” or a “resin composite composed of a photosensitive resin and a thermoplastic resin”. It is desirable to become. The former has high heat resistance.

【００４５】前記熱硬化性樹脂としては、エポキシ樹
脂、フェノール樹脂、ポリイミド樹脂などを使用でき
る。特にエポキシ樹脂のアクリレートが最適である。エ
ポキシ樹脂としては、フェノールノボラック型、クレゾ
ールノボラック型、などのノボラック型エポキシ樹脂、
ジシクロペンタジエン変成した脂環式エポキシ樹脂など
を使用することができる。As the thermosetting resin, epoxy resin, phenol resin, polyimide resin and the like can be used. Particularly, acrylate of epoxy resin is most suitable. As epoxy resin, novolak type epoxy resin such as phenol novolak type, cresol novolak type,
An alicyclic epoxy resin modified with dicyclopentadiene can be used.

【００４６】熱可塑性樹脂としては、ポリエーテルスル
フォン（ＰＥＳ）、ポリスルフォン（ＰＳＦ）、ポリフ
ェニレンスルフォン（ＰＰＳ）、ポリフェニレンサルフ
ァイド（ＰＰＥＳ）、ポリフェニルエーテル（ＰＰ
Ｅ）、ポリエーテルイミド（ＰＩ）などを使用できる。
熱硬化性樹脂（感光性樹脂）と熱可塑性樹脂の混合割合
は、熱硬化性樹脂（感光性樹脂）／熱可塑性樹脂＝９５
／５〜５０／５０がよい。耐熱性を損なうことなく、高
い靭性値を確保できるからである。As the thermoplastic resin, polyether sulfone (PES), polysulfone (PSF), polyphenylene sulfone (PPS), polyphenylene sulfide (PPES), polyphenyl ether (PP
E), polyetherimide (PI) and the like can be used.
The mixing ratio of the thermosetting resin (photosensitive resin) and the thermoplastic resin is: thermosetting resin (photosensitive resin) / thermoplastic resin = 95
/ 5 to 50/50 is preferred. This is because a high toughness value can be secured without impairing the heat resistance.

【００４７】前記耐熱性樹脂粒子の混合重量比は、耐熱
性樹脂マトリックスの固形分に対して５〜５０重量％、
望ましくは１０〜４０重量％がよい。耐熱性樹脂粒子
は、アミノ樹脂（メラミン樹脂、尿素樹脂、グアナミン
樹脂）、エポキシ樹脂などがよい。更に、アクリルモノ
マ粒子を含ませることができる。なお、接着剤は、組成
の異なる２層により構成してもよい。The mixing ratio by weight of the heat-resistant resin particles is 5 to 50% by weight based on the solid content of the heat-resistant resin matrix.
Desirably, the content is 10 to 40% by weight. As the heat-resistant resin particles, amino resin (melamine resin, urea resin, guanamine resin), epoxy resin and the like are preferable. Further, acrylic monomer particles can be included. The adhesive may be composed of two layers having different compositions.

【００４８】なお、多層ビルドアップ配線板の表面に付
加するソルダーレジスト層としては、熱硬化性樹脂又は
熱硬化性樹脂と熱可塑性樹脂との複合体を使用でき、例
えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノー
ルＡ型エポキシ樹脂のアクリレート、ノボラック型エポ
キシ樹脂、ノボラック型エポキシ樹脂のアクリレートを
アミン系硬化剤やイミダゾール硬化剤などで硬化させた
樹脂を使用できる。As the solder resist layer to be added to the surface of the multilayer build-up wiring board, a thermosetting resin or a composite of a thermosetting resin and a thermoplastic resin can be used. For example, bisphenol A type epoxy resin, A resin obtained by curing an acrylate of a bisphenol A type epoxy resin, a novolak type epoxy resin, or an acrylate of a novolak type epoxy resin with an amine curing agent, an imidazole curing agent, or the like can be used.

【００４９】一方、このようなソルダーレジスト層は、
剛直骨格を持つ樹脂で構成されるので剥離が生じること
がある。このため、補強層を設けることでソルダーレジ
スト層の剥離を防止することもできる。On the other hand, such a solder resist layer is
Since it is composed of a resin having a rigid skeleton, peeling may occur. Therefore, the provision of the reinforcing layer can also prevent the solder resist layer from peeling off.

【００５０】ここで、上記ノボラック型エポキシ樹脂の
アクリレートとしては、フェノールノボラックやクレゾ
ールノボラックのグリシジルエーテルを、アクリル酸や
メタクリル酸などと反応させたエポキシ樹脂などを用い
ることができる。Here, as the acrylate of the novolak type epoxy resin, an epoxy resin obtained by reacting glycidyl ether of phenol novolak or cresol novolak with acrylic acid, methacrylic acid or the like can be used.

【００５１】上記イミダゾール硬化剤は、25℃で液状で
あることが望ましい。液状であれば均一混合できるから
である。このような液状イミダゾール硬化剤としては、
1-ベンジル−2-メチルイミダゾール（品名：1B2MZ ）、
1-シアノエチル−2-エチル−4-メチルイミダゾール（品
名：2E4MZ-CN）、4-メチル−2-エチルイミダゾール（品
名：2E4MZ ）を用いることができる。The imidazole curing agent is desirably liquid at 25 ° C. This is because a liquid can be uniformly mixed. As such a liquid imidazole curing agent,
1-benzyl-2-methylimidazole (product name: 1B2MZ),
1-cyanoethyl-2-ethyl-4-methylimidazole (product name: 2E4MZ-CN) and 4-methyl-2-ethylimidazole (product name: 2E4MZ) can be used.

【００５２】このイミダゾール硬化剤の添加量は、上記
ソルダーレジスト組成物の総固形分に対して１〜10重量
％とすることが望ましい。この理由は、添加量がこの範
囲内にあれば均一混合がしやすいからである。The amount of the imidazole curing agent is preferably 1 to 10% by weight based on the total solid content of the solder resist composition. The reason for this is that if the added amount is within this range, uniform mixing is easy.

【００５３】上記ソルダーレジストの硬化前組成物は、
溶媒としてグリコールエーテル系の溶剤を使用すること
が望ましい。このような組成物を用いたソルダーレジス
ト層は、遊離酸が発生せず、銅パッド表面を酸化させな
い。また、人体に対する有害性も少ない。The composition before curing of the solder resist is as follows:
It is desirable to use a glycol ether-based solvent as the solvent. The solder resist layer using such a composition does not generate free acid and does not oxidize the copper pad surface. It is also less harmful to the human body.

【００５４】このようなグリコールエーテル系溶媒とし
ては、下記構造式のもの、特に望ましくは、ジエチレン
グリコールジメチルエーテル（ＤＭＤＧ）およびトリエ
チレングリコールジメチルエーテル（ＤＭＴＧ）から選
ばれるいずれか少なくとも１種を用いる。これらの溶剤
は、30〜50℃程度の加温により反応開始剤であるベンゾ
フェノンやミヒラーケトンを完全に溶解させることがで
きるからである。 CH３ Ｏ - (CH２ CH２ Ｏ) ｎ −CH３ （ｎ＝１〜
５） このグリコールエーテル系の溶媒は、ソルダーレジスト
組成物の全重量に対して１０〜７０wt％がよい。As such a glycol ether-based solvent, one having the following structural formula, particularly preferably at least one selected from diethylene glycol dimethyl ether (DMDG) and triethylene glycol dimethyl ether (DMTG) is used. This is because these solvents can completely dissolve benzophenone and Michler's ketone as reaction initiators by heating at about 30 to 50 ° C. CH 3 O-(CH 2 CH 2 O) n -CH 3 (n = 1~
5) The amount of the glycol ether solvent is preferably 10 to 70% by weight based on the total weight of the solder resist composition.

【００５５】以上説明したようなソルダーレジスト組成
物には、その他に、各種消泡剤やレベリング剤、耐熱性
や耐塩基性の改善と可撓性付与のために熱硬化性樹脂、
解像度改善のために感光性モノマーなどを添加すること
ができる。例えば、レベリング剤としてはアクリル酸エ
ステルの重合体からなるものがよい。また、開始剤とし
ては、チバガイギー製のイルガキュアＩ９０７、光増感
剤としては日本化薬製のＤＥＴＸ−Ｓがよい。さらに、
ソルダーレジスト組成物には、色素や顔料を添加しても
よい。配線パターンを隠蔽できるからである。この色素
としてはフタロシアニングリーンを用いることが望まし
い。The solder resist composition as described above may further include various defoaming agents and leveling agents, thermosetting resins for improving heat resistance and base resistance and imparting flexibility.
A photosensitive monomer or the like can be added to improve the resolution. For example, as the leveling agent, one made of a polymer of an acrylate ester is preferable. The initiator is preferably Irgacure I907 manufactured by Ciba-Geigy, and the photosensitizer is DETX-S manufactured by Nippon Kayaku. further,
A dye or pigment may be added to the solder resist composition. This is because the wiring pattern can be hidden. It is desirable to use phthalocyanine green as this dye.

【００５６】添加成分としての上記熱硬化性樹脂として
は、ビスフェノール型エポキシ樹脂を用いることができ
る。このビスフェノール型エポキシ樹脂には、ビスフェ
ノールＡ型エポキシ樹脂とビスフェノールＦ型エポキシ
樹脂があり、耐塩基性を重視する場合には前者が、低粘
度化が要求される場合（塗布性を重視する場合）には後
者がよい。As the thermosetting resin as an additional component, a bisphenol-type epoxy resin can be used. This bisphenol type epoxy resin includes a bisphenol A type epoxy resin and a bisphenol F type epoxy resin, and when importance is attached to base resistance, the former is required to reduce viscosity (when importance is attached to coating properties). The latter is better.

【００５７】添加成分としての上記感光性モノマーとし
ては、多価アクリル系モノマーを用いることができる。
多価アクリル系モノマーは、解像度を向上させることが
できるからである。例えば、多価アクリル系モノマーと
して、日本化薬製のＤＰＥ−６Ａ、共栄社化学製のＲ−
６０４を用いることができる。また、これらのソルダー
レジスト組成物は、２５℃で０．５〜１０Ｐａ・ｓ、よ
り望ましくは１〜１０Ｐａ・ｓがよい。ロールコータで
塗布しやすい粘度だからである。As the above-mentioned photosensitive monomer as an additional component, a polyvalent acrylic monomer can be used.
This is because the polyvalent acrylic monomer can improve the resolution. For example, Nippon Kayaku's DPE-6A and Kyoeisha Chemical's R-
604 can be used. Further, these solder resist compositions are preferably 0.5 to 10 Pa · s at 25 ° C., more preferably 1 to 10 Pa · s. This is because the viscosity is easy to apply with a roll coater.

【００５８】[0058]

【発明の実施の形態】以下、本発明の実施形態に係る多
層ビルドアップ配線板及びその製造方法について図を参
照して説明する。先ず、本発明の第１実施形態に係る多
層ビルドアップ配線板１０の構成について、図６、図７
を参照して説明する。図６は、ＩＣチップ搭載前の多層
ビルドアップ配線板１０の断面図を示し、図７は、図６
に示す多層ビルドアップ配線板１０にＩＣチップ９０を
載置し、ドータボード９４へ取り付けた状態を示してい
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a multilayer build-up wiring board according to an embodiment of the present invention and a method for manufacturing the same will be described with reference to the drawings. First, the configuration of the multilayer build-up wiring board 10 according to the first embodiment of the present invention will be described with reference to FIGS.
This will be described with reference to FIG. FIG. 6 is a cross-sectional view of the multilayer build-up wiring board 10 before mounting the IC chip, and FIG.
3 shows a state in which an IC chip 90 is mounted on the multilayer build-up wiring board 10 shown in FIG.

【００５９】図６に示すように多層ビルドアップ配線板
１０では、コア基板３０内にスルーホール３６が形成さ
れ、該コア基板３０の両面には導体回路３４が形成され
ている。また、該コア基板３０の上には、バイアホール
６０及び導体回路５８の形成された下層側層間樹脂絶縁
層５０が配設されている。該下層層間樹脂絶縁層５０の
上には、バイアホール１６０及び導体回路１５８が形成
された上層層間樹脂絶縁層１５０が配置されている。As shown in FIG. 6, in the multilayer build-up wiring board 10, through holes 36 are formed in the core substrate 30, and conductor circuits 34 are formed on both surfaces of the core substrate 30. On the core substrate 30, a lower interlayer resin insulation layer 50 in which a via hole 60 and a conductor circuit 58 are formed is provided. On the lower interlayer resin insulation layer 50, an upper interlayer resin insulation layer 150 in which a via hole 160 and a conductor circuit 158 are formed is arranged.

【００６０】図７に示すように多層ビルドアップ配線板
の上面側には、ソルダーレジスト層７０の開口部７１Ｕ
に、ＩＣチップ９０のランド９２へ接続するための半田
バンプ７６Ｕが配設されている。下面側の開口部７１Ｄ
には、ドーターボード９４のランド９６へ接続するため
の半田バンプ７６Ｄが配設されている。該半田バンプ７
６Ｕは、層間樹脂絶縁層１５０に形成されたバイアホー
ル１６０及び層間樹脂絶縁層５０に形成されたバイアホ
ール６０を介してスルーホール３６へ接続されている。
一方、該半田バンプ７６Ｄは、層間樹脂絶縁層１５０に
形成されたバイアホール１６０及び層間樹脂絶縁層５０
に形成されたバイアホール６０を介してスルーホール３
６へ接続されている。As shown in FIG. 7, on the upper surface side of the multilayer build-up wiring board, an opening 71U of the solder resist layer 70 is formed.
Are provided with solder bumps 76U for connection to the lands 92 of the IC chip 90. Opening 71D on the bottom side
Are provided with solder bumps 76D for connection to the lands 96 of the daughter board 94. The solder bump 7
6U is connected to the through-hole 36 via a via hole 160 formed in the interlayer resin insulation layer 150 and a via hole 60 formed in the interlayer resin insulation layer 50.
On the other hand, the solder bump 76D is formed between the via hole 160 formed in the interlayer resin insulation layer 150 and the interlayer resin insulation layer 50.
Through hole 3 formed via hole 60 formed in
6 is connected.

【００６１】バイアホール６０は、層間樹脂絶縁層５０
に貫通孔４８を穿設し、該貫通孔４８に無電解めっき膜
５２及び電解めっき膜５６を析出させることにより形成
してある。本実施形態では、該貫通孔４８を炭酸レーザ
にて穿設するため、微細径（６０μｍ）に形成すること
ができる。更に、レーザにて穿設する際に、後述するよ
うに貫通孔４８の側壁にレーザ光の干渉による縞状の凹
凸を形成するため、無電解めっき膜５２を密着させるこ
とができ、バイアホールの信頼性を高めている。The via hole 60 is formed in the interlayer resin insulation layer 50.
The electroless plating film 52 and the electrolytic plating film 56 are formed in the through hole 48 by forming a through hole 48. In this embodiment, since the through-hole 48 is formed by a carbon dioxide laser, the through-hole 48 can be formed to have a fine diameter (60 μm). Further, when drilling with a laser, as will be described later, stripe-shaped irregularities are formed on the side wall of the through hole 48 by interference of laser light, so that the electroless plating film 52 can be closely attached, and Improves reliability.

【００６２】一方、半田バンプ７６Ｕ、７６Ｄは、ソル
ダーレジスト層７０に穿設した開口７１Ｕ、７１Ｄ下の
導体回路１５８及びバイアホール１６０に、ニッケルめ
っき層７２及び金めっき層７４を介して配設される。ソ
ルダーレジスト層７０の開口７１Ｕ、７１Ｄは、レーザ
により穿設されている。即ち、本実施形態では、ソルダ
ーレジスト層７０にレーザで開口を穿設するため、感光
性樹脂に限定されることなく、ソルダーレジスト層とし
て電気特性に優れた種々の材料を用いることが可能とな
る。また、レーザにて穿設する際に、後述するように貫
通孔（開口）７１Ｕ、７１Ｄの側壁にレーザ光干渉によ
る縞状の凹凸を形成するため、ニッケルめっき層７２を
密着させることができ、半田バンプ７６Ｕ、７６Ｄの接
続信頼性を高めている。On the other hand, the solder bumps 76U and 76D are provided in the conductor circuit 158 and the via hole 160 below the openings 71U and 71D formed in the solder resist layer 70 via the nickel plating layer 72 and the gold plating layer 74. You. The openings 71U and 71D of the solder resist layer 70 are formed by laser. That is, in the present embodiment, since an opening is formed in the solder resist layer 70 by a laser, various materials having excellent electrical characteristics can be used as the solder resist layer without being limited to the photosensitive resin. . Also, when drilling with a laser, the nickel plating layer 72 can be brought into close contact with the side walls of the through-holes (openings) 71U and 71D by forming stripe-like irregularities due to laser light interference as described later. This improves the connection reliability of the solder bumps 76U and 76D.

【００６３】以下、本発明の第１実施形態に係る多層ビ
ルドアップ配線板の製造方法について図を参照して説明
する。ここでは、先ず、層間樹脂絶縁層及びソルダーレ
ジスト層に貫通孔を穿設する炭酸ガスレーザ装置の概略
構成について、図１３を参照して説明する。図１３は、
本発明の実施態様に係る多層ビルドアップ配線板に貫通
孔を穿設するためのレーザ装置の概略構成を示してい
る。このレーザ装置としては、三菱電機製のＭＬ５０５
ＧＴを用いる。また、ＣＯ2レーザ発信器８０として
は、層間樹脂絶縁層の貫通孔（６０μｍ）４８を形成す
る際、及び、ソルダーレジスト層の上側にＩＣチップ接
続用の貫通孔（１３３μｍ）７１Ｕを形成する際には、
三菱電機製のＭＬ５００３Ｄを、ソルダーレジスト層の
下側にマザーボード接続用の貫通孔（６５０μｍ）７１
Ｄを形成する際には、三菱電機製のＭＬ５００３Ｄ２を
用いる。Hereinafter, a method for manufacturing a multilayer build-up wiring board according to the first embodiment of the present invention will be described with reference to the drawings. Here, first, a schematic configuration of a carbon dioxide gas laser device for forming a through hole in the interlayer resin insulating layer and the solder resist layer will be described with reference to FIG. FIG.
1 shows a schematic configuration of a laser device for forming a through hole in a multilayer build-up wiring board according to an embodiment of the present invention. As this laser device, ML505 manufactured by Mitsubishi Electric Corporation is used.
GT is used. The CO2 laser oscillator 80 is used when forming the through-hole (60 μm) 48 of the interlayer resin insulation layer and when forming the through-hole (133 μm) 71U for connecting the IC chip above the solder resist layer. Is
A ML5003D made by Mitsubishi Electric is placed under the solder resist layer in a through hole (650 μm) 71 for motherboard connection.
When forming D, ML5003D2 manufactured by Mitsubishi Electric is used.

【００６４】レーザ発振器８０から出た光は、基板上の
焦点を鮮明にするための転写用マスク８２を経由してガ
ルバノヘッド７０へ入射する。ガルバノヘッド７０は、
レーザ光をＸ方向にスキャンするガルバノミラー７４Ｘ
とＹ方向にスキャンするガルバノミラー７４Ｙとの２枚
で１組のガルバノミラーから構成されており、このミラ
ー７４Ｘ、７４Ｙは制御用のモータ７２Ｘ、７２Ｙによ
り駆動される。モータ７２Ｘ、７２Ｙは図示しない制御
装置からの制御指令に応じて、ミラー７４Ｘ、７４Ｙの
角度を調整すると共に、内蔵しているエンコーダからの
検出信号を該コンピュータ側へ送出するよう構成されて
いる。The light emitted from the laser oscillator 80 enters the galvano head 70 via a transfer mask 82 for sharpening the focal point on the substrate. The galvano head 70
Galvano mirror 74X that scans laser light in the X direction
And a galvanometer mirror 74Y that scans in the Y direction. The mirrors 74X and 74Y are driven by control motors 72X and 72Y. The motors 72X and 72Y are configured to adjust the angles of the mirrors 74X and 74Y in accordance with a control command from a control device (not shown), and to transmit detection signals from a built-in encoder to the computer.

【００６５】レーザ光は、ガルバノミラー７４Ｘ、７４
Ｙを経由してそれぞれＸ−Ｙ方向にスキャンされてｆ−
θレンズ７６を通り、基板３０の後述する層間樹脂絶縁
層に当たってビアホール用の開口（貫通孔）４８を形成
する。同様に、ソルダーレジスト層７０に半田バンプ用
の開口（貫通孔）７１Ｕ、７１Ｄを形成する。基板３０
は、Ｘ−Ｙ方向に移動するＸ−Ｙテーブル９０に載置さ
れている。The laser beam is applied to the galvanomirrors 74X, 74
Each is scanned in the XY directions via Y and f-
An opening (through-hole) 48 for a via hole is formed through the θ lens 76 and in contact with an interlayer resin insulating layer (described later) of the substrate 30. Similarly, openings (through holes) 71U and 71D for solder bumps are formed in the solder resist layer 70. Substrate 30
Are placed on an XY table 90 that moves in the XY directions.

【００６６】引き続き、多層ビルドアップ配線板の製造
方法について説明を続ける。ここでは、第１実施形態の
多層多層ビルドアップ配線板の製造方法に用いるＡ．無
電解めっき用接着剤、Ｂ．層間樹脂絶縁剤、Ｃ．樹脂充
填剤、Ｄ．ソルダーレジスト組成物の組成について説明
する。Next, the method of manufacturing the multilayer build-up wiring board will be described. Here, A.E. used in the method for manufacturing a multilayer build-up wiring board of the first embodiment is described. Adhesive for electroless plating, B. Interlayer resin insulation, C.I. Resin filler, D.I. The composition of the solder resist composition will be described.

【００６７】Ａ．無電解めっき用接着剤調製用の原料組
成物（上層用接着剤） 〔樹脂組成物〕クレゾールノボラック型エポキシ樹脂
（日本化薬製、分子量2500）の25％アクリル化物を80wt
％の濃度でＤＭＤＧに溶解させた樹脂液を35重量部、感
光性モノマ（東亜合成製、アロニックスＭ315 ）3.15重
量部、消泡剤（サンノプコ製、Ｓ−65）0.5 重量部、Ｎ
ＭＰ 3.6重量部を攪拌混合して得た。必要に応じて感光
性モノマーである多価アクリルモノマー（日本化薬製、
Ｒ604 ）を混合する。A. Raw material composition for preparation of adhesive for electroless plating (adhesive for upper layer) [Resin composition] 80 wt% of 25% acrylate of cresol novolak type epoxy resin (Nippon Kayaku, molecular weight 2500)
%, 35 parts by weight of a resin solution dissolved in DMDG, 3.15 parts by weight of a photosensitive monomer (manufactured by Toagosei Co., Aronix M315), 0.5 parts by weight of an antifoaming agent (manufactured by San Nopco, S-65), N
3.6 parts by weight of MP were obtained by stirring and mixing. If necessary, a polyacrylic monomer (Nippon Kayaku,
R604).

【００６８】〔樹脂組成物〕ポリエーテルスルフォン
（ＰＥＳ）12重量部、エポキシ樹脂粒子（三洋化成製、
ポリマーポール）の平均粒径 1.0μｍのものを 7.2重量
部、平均粒径 0.5μｍのものを3.09重量部、を混合した
後、さらにＮＭＰ30重量部を添加し、ビーズミルで攪拌
混合して得た。[Resin Composition] 12 parts by weight of polyether sulfone (PES), epoxy resin particles (manufactured by Sanyo Chemical Co., Ltd.)
After mixing 7.2 parts by weight of a polymer pole having an average particle size of 1.0 μm and 3.09 parts by weight of a polymer pole having an average particle size of 0.5 μm, 30 parts by weight of NMP was further added, followed by stirring and mixing with a bead mill.

【００６９】〔硬化剤組成物〕イミダゾール硬化剤
（四国化成製、2E4MZ-CN）２重量部、光開始剤（チバガ
イギー製、イルガキュア Ｉ−907 ）２重量部、光増感
剤（日本化薬製、DETX-S）0.2 重量部、ＮＭＰ 1.5重量
部を攪拌混合して得た。[Curing Agent Composition] 2 parts by weight of imidazole curing agent (2E4MZ-CN, manufactured by Shikoku Chemicals), 2 parts by weight of photoinitiator (Irgacure I-907, manufactured by Ciba Geigy), photosensitizer (manufactured by Nippon Kayaku) , DETX-S) 0.2 parts by weight and NMP 1.5 parts by weight.

【００７０】Ｂ．層間樹脂絶縁剤調製用の原料組成物
（下層用接着剤） 〔樹脂組成物〕クレゾールノボラック型エポキシ樹脂
（日本化薬製、分子量2500）の25％アクリル化物を80wt
％の濃度でＤＭＤＧに溶解させた樹脂液を35重量部、感
光性モノマー（東亜合成製、アロニックスＭ315 ）４重
量部、消泡剤（サンノプコ製、Ｓ−65）0.5 重量部、Ｎ
ＭＰ 3.6重量部を攪拌混合して得た。B. Raw material composition for preparing interlayer resin insulation agent (adhesive for lower layer) [Resin composition] 80 wt% of 25% acrylate of cresol novolak type epoxy resin (Nippon Kayaku, molecular weight 2500)
% Of a resin solution dissolved in DMDG at a concentration of 35%, 4 parts by weight of a photosensitive monomer (Alonix M315, manufactured by Toagosei Co., Ltd.), 0.5 parts by weight of an antifoaming agent (S-65, manufactured by San Nopco), N
3.6 parts by weight of MP were obtained by stirring and mixing.

【００７１】〔樹脂組成物〕ポリエーテルスルフォン
（ＰＥＳ）12重量部、エポキシ樹脂粒子（三洋化成製、
ポリマーポール）の平均粒径 0.5μｍのものを 14.49重
量部、を混合した後、さらにＮＭＰ30重量部を添加し、
ビーズミルで攪拌混合して得た。[Resin composition] 12 parts by weight of polyether sulfone (PES), epoxy resin particles (manufactured by Sanyo Chemical Industries, Ltd.)
After mixing 14.49 parts by weight of a polymer pole having an average particle size of 0.5 μm, 30 parts by weight of NMP were further added,
It was obtained by stirring and mixing with a bead mill.

【００７２】〔硬化剤組成物〕イミダゾール硬化剤
（四国化成製、2E4MZ-CN）２重量部、光開始剤（チバガ
イギー製、イルガキュア Ｉ−907 ）２重量部、光増感
剤（日本化薬製、DETX-S）0.2 重量部、ＮＭＰ1.5 重量
部を攪拌混合して得た。[Curing Agent Composition] 2 parts by weight of imidazole curing agent (2E4MZ-CN, manufactured by Shikoku Chemicals), 2 parts by weight of photoinitiator (Irgacure I-907, manufactured by Ciba Geigy), photosensitizer (manufactured by Nippon Kayaku) , DETX-S) 0.2 parts by weight and NMP 1.5 parts by weight with stirring.

【００７３】Ｃ．樹脂充填剤調製用の原料組成物 〔樹脂組成物〕ビスフェノールＦ型エポキシモノマー
（油化シェル製、分子量310 、YL983U）100重量部、表
面にシランカップリング剤がコーティングされた平均粒
径 1.6μｍのSiＯ２ 球状粒子（アドマテック製、CRS
1101−CE、ここで、最大粒子の大きさは後述する内層銅
パターンの厚み（15μｍ）以下とする） 170重量部、レ
ベリング剤（サンノプコ製、ペレノールＳ４）1.5 重量
部を攪拌混合することにより、その混合物の粘度を23±
１℃で45,000〜49,000cps に調整して得た。 〔硬化剤組成物〕イミダゾール硬化剤（四国化成製、
2E4MZ-CN）6.5 重量部。C. Raw material composition for resin filler preparation [Resin composition] 100 parts by weight of bisphenol F type epoxy monomer (manufactured by Yuka Shell, molecular weight 310, YL983U), having an average particle diameter of 1.6 μm coated with a silane coupling agent on the surface SiO 2 spherical particles (Admatech, CRS
1101-CE, where the maximum particle size is 170 parts by weight of the inner layer copper pattern described below (15 μm or less) and 1.5 parts by weight of a leveling agent (manufactured by San Nopco, Perenol S4) by stirring and mixing. The viscosity of the mixture is 23 ±
It was obtained by adjusting to 45,000 to 49,000 cps at 1 ° C. [Curing agent composition] Imidazole curing agent (Shikoku Chemicals,
2E4MZ-CN) 6.5 parts by weight.

【００７４】Ｄ．ソルダーレジスト組成物 ＤＭＤＧに溶解させた60重量％のクレゾールノボラック
型エポキシ樹脂（日本化薬製）のエポキシ基50％をアク
リル化した感光性付与のオリゴマー（分子量4000）を 4
6.67ｇ、メチルエチルケトンに溶解させた80重量％のビ
スフェノールＡ型エポキシ樹脂（油化シェル製、エピコ
ート1001）15.0ｇ、イミダゾール硬化剤（四国化成製、
2E4MZ-CN）1.6 ｇ、感光性モノマーである多価アクリル
モノマー（日本化薬製、Ｒ604 ）３ｇ、同じく多価アク
リルモノマー（共栄社化学製、DPE6A ） 1.5ｇ、分散系
消泡剤（サンノプコ社製、Ｓ−65）0.71ｇを混合し、さ
らにこの混合物に対して光開始剤としてのベンゾフェノ
ン（関東化学製）を２ｇ、光増感剤としてのミヒラーケ
トン（関東化学製）を 0.2ｇ加えて、粘度を25℃で2.0P
a・ｓに調整したソルダーレジスト組成物を得た。な
お、粘度測定は、Ｂ型粘度計（東京計器、 DVL-B型）で
60rpmの場合はローターNo.4、６rpm の場合はローター
No.3によった。D. Solder resist composition 60% by weight of cresol novolak type epoxy resin (manufactured by Nippon Kayaku Co., Ltd.) dissolved in DMDG was sensitized with 50% of epoxy groups of acrylated oligomer (molecular weight 4000).
6.67 g, 15.0 g of 80 wt% bisphenol A type epoxy resin (manufactured by Yuka Shell, Epicoat 1001) dissolved in methyl ethyl ketone, imidazole curing agent (manufactured by Shikoku Chemicals,
2E4MZ-CN) 1.6 g, photosensitive acrylic monomer (Nippon Kayaku, R604) 3 g, polyvalent acrylic monomer (Kyoeisha Chemical, DPE6A) 1.5 g, dispersion defoamer (Sannopco) , S-65), and 2 g of benzophenone (Kanto Chemical) as a photoinitiator and 0.2 g of Michler's ketone (Kanto Chemical) as a photosensitizer were added to the mixture. 2.0P at 25 ° C
A solder resist composition adjusted to a · s was obtained. The viscosity was measured using a B-type viscometer (Tokyo Keiki, DVL-B type).
Rotor No.4 for 60rpm, rotor for 6rpm
No.3.

【００７５】引き続き、本発明の第１実施形態に係る多
層ビルドアップ配線板の製造工程について図１乃至図６
を参照して説明する。この第１実施形態では、多層ビル
ドアップ配線板をセミアディティブ方により形成する。Next, a manufacturing process of the multilayer build-up wiring board according to the first embodiment of the present invention will be described with reference to FIGS.
This will be described with reference to FIG. In the first embodiment, a multilayer build-up wiring board is formed by a semi-additive method.

【００７６】（１）図１（Ａ）に示すように厚さ０．８
mmのガラスエポキシ樹脂またはＢＴ（ビスマレイミドト
リアジン）樹脂からなる基板３０の両面に１２μｍの銅
箔３２がラミネートされている銅張積層板３０Ａを出発
材料とした。まず、この銅張積層板３０Ａをドリル削孔
し、無電解めっき処理を施し、パターン状にエッチング
することによりスルーホール３６及び導体回路３４を形
成し、図１（Ｂ）に示すコア基板３０を形成する。(1) As shown in FIG.
The starting material was a copper-clad laminate 30A in which a 12-μm copper foil 32 was laminated on both sides of a substrate 30 made of glass epoxy resin or BT (bismaleimide triazine) resin having a thickness of 2 mm. First, the copper-clad laminate 30A is drilled, subjected to an electroless plating process, and etched in a pattern to form a through hole 36 and a conductor circuit 34, and the core substrate 30 shown in FIG. Form.

【００７７】(2) プレーン層３４およびスルーホール３
６を形成した基板３０を水洗いし、乾燥した後、酸化浴
（黒化浴）として、NaOH（10ｇ／ｌ），NaClO ２ （40
ｇ／ｌ），Na３ PO４ （６ｇ／ｌ）、還元浴として、
NaOH（10ｇ／ｌ），NaBH４ （６ｇ／ｌ）を用いた酸化
−還元処理により、導体回路３４およびスルーホール３
６の表面に粗化層３８を設けた（図１（Ｃ）参照）。(2) Plane layer 34 and through hole 3
After the substrate 30 on which 6 was formed was washed with water and dried, NaOH (10 g / l), NaClO 2 (40
g / l), Na 3 PO 4 (6 g / l), as a reducing bath,
The oxidation-reduction treatment using NaOH (10 g / l) and NaBH 4 (6 g / l) allows the conductor circuit 34 and the through-hole 3 to be formed.
6 was provided with a roughened layer 38 (see FIG. 1C).

【００７８】(3) Ｃの樹脂充填剤調製用の原料組成物を
混合混練して樹脂充填剤を得た。(3) The raw material composition for preparing the resin filler C was mixed and kneaded to obtain a resin filler.

【００７９】(4) 前記(3) で得た樹脂充填剤４０を、調
製後24時間以内に基板３０の両面にロールコータを用い
て塗布することにより、導体回路３４と導体回路３４と
の間、及び、スルーホール３６内に充填し、70℃，20分
間で乾燥させ、他方の面についても同様にして樹脂充填
剤４０を導体回路３４間あるいはスルーホール３６内に
充填し、70℃，20分間で加熱乾燥させた（図１（Ｄ）参
照）。(4) By applying the resin filler 40 obtained in the above (3) to both surfaces of the substrate 30 using a roll coater within 24 hours after the preparation, a gap between the conductor circuits 34 And filled in the through hole 36, dried at 70 ° C. for 20 minutes, and filled with the resin filler 40 between the conductor circuits 34 or in the through hole 36 in the same manner on the other surface. It was dried by heating for minutes (see FIG. 1 (D)).

【００８０】(5) 前記(4) の処理を終えた基板３０の片
面を、＃600 のベルト研磨紙（三共理化学製）を用いた
ベルトサンダー研磨により、導体回路３４の表面やスル
ーホール３６のランド３６ａ表面に樹脂充填剤４０が残
らないように研磨し、次いで、前記ベルトサンダー研磨
による傷を取り除くためのバフ研磨を行った。このよう
な一連の研磨を基板の他方の面についても同様に行った
（図２（Ｅ）参照）。次いで、100 ℃で１時間、120 ℃
で３時間、 150℃で１時間、 180℃で７時間の加熱処理
を行って樹脂充填剤４０を硬化した。(5) The surface of the conductive circuit 34 and the through holes 36 are polished on one side of the substrate 30 after the treatment of the above (4) by belt sander polishing using # 600 belt polishing paper (manufactured by Sankyo Rikagaku). Polishing was performed so that the resin filler 40 did not remain on the surface of the land 36a, and then buffing was performed to remove scratches due to the belt sander polishing. Such a series of polishing was similarly performed on the other surface of the substrate (see FIG. 2E). Then at 120 ° C for 1 hour at 100 ° C
For 3 hours, at 150 ° C. for 1 hour, and at 180 ° C. for 7 hours to cure the resin filler 40.

【００８１】このようにして、スルーホール３６等に充
填された樹脂充填剤４０の表層部および導体回路３４上
面の粗化層３８を除去して基板３０両面を平滑化した上
で、樹脂充填剤４０と導体回路３４の側面とが粗化層３
８を介して強固に密着し、またスルーホール３６の内壁
面と樹脂充填剤４０とが粗化層３８を介して強固に密着
した配線基板を得た。即ち、この工程により、樹脂充填
剤４０の表面と導体回路３４の表面が同一平面となる。In this way, the surface layer of the resin filler 40 filled in the through-holes 36 and the like and the roughened layer 38 on the upper surface of the conductor circuit 34 are removed to smooth both surfaces of the substrate 30, and then the resin filler 40 is removed. 40 and the side of the conductor circuit 34 are roughened layers 3
8, and a wiring board in which the inner wall surface of the through hole 36 and the resin filler 40 were firmly adhered through the roughened layer 38 was obtained. That is, by this step, the surface of the resin filler 40 and the surface of the conductor circuit 34 are flush with each other.

【００８２】(6) 導体回路３４を形成した基板３０にア
ルカリ脱脂してソフトエッチングして、次いで、塩化パ
ラジウウムと有機酸からなる触媒溶液で処理して、Ｐｄ
触媒を付与し、この触媒を活性化した後、硫酸銅３．２
×１０−２ｍｏｌ／ｌ、硫酸ニッケル３．９×１０−３
ｍｏｌ／ｌ、錯化剤５．４×１０−２ｍｏｌ／ｌ、次亜
りん酸ナトリウム３．３×１０−１ｍｏｌ／ｌ、ホウ酸
５．０×１０−１ｍｏｌ／ｌ、界面活性剤（日信化学工
業製、サーフィール４６５）０．１ｇ／ｌ、ＰＨ＝９か
らなる無電解めっき液に浸積し、浸漬１分後に、４秒当
たり１回に割合で縦、および、横振動させて、導体回路
３４、スルーホール３６のランド３６ａ及びバイアホー
ルの底部６０ａの表面にＣｕ−Ｎｉ−Ｐからなる針状合
金の被覆層と粗化層４２を設けた（図２（Ｆ）参照）。(6) The substrate 30 on which the conductor circuit 34 is formed is alkali-degreased and soft-etched, and then treated with a catalyst solution comprising palladium chloride and an organic acid to form Pd.
After applying a catalyst and activating the catalyst, copper sulfate 3.2
× 10 −2 mol / l, nickel sulfate 3.9 × 10 −3
mol / l, complexing agent 5.4 × 10 −2 mol / l, sodium hypophosphite 3.3 × 10 −1 mol / l, boric acid 5.0 × 10 −1 mol / l, surfactant (Surfiel 465, manufactured by Nissin Chemical Industry Co., Ltd.) Immersion in an electroless plating solution consisting of 0.1 g / l, PH = 9, 1 minute after immersion, vertical and horizontal vibrations once every 4 seconds Then, a coating layer of a needle-like alloy made of Cu-Ni-P and a roughened layer 42 were provided on the surfaces of the conductor circuit 34, the lands 36a of the through holes 36, and the bottoms 60a of the via holes (see FIG. 2F). ).

【００８３】さらに、ホウフっ化スズ０．１ｍｏｌ／
ｌ、チオ尿素１．０ｍｏｌ／ｌ、温度３５℃、ＰＨ＝
１．２の条件でＣｕ−Ｓｎ置換反応させ、粗化層の表面
に厚さ０．３μｍＳｎ層（図示せず）を設けた。Further, tin borofluoride 0.1 mol /
1, thiourea 1.0 mol / l, temperature 35 ° C., PH =
A Cu—Sn substitution reaction was performed under the conditions of 1.2, and a 0.3 μm-thick Sn layer (not shown) was provided on the surface of the roughened layer.

【００８４】(7) Ｂの層間樹脂絶縁剤調製用の原料組成
物を攪拌混合し、粘度1.5 Pa・ｓに調整して層間樹脂絶
縁剤（下層用）を得た。次いで、Ａの無電解めっき用接
着剤調製用の原料組成物を攪拌混合し、粘度７Pa・ｓに
調整して無電解めっき用接着剤溶液（上層用）を得た。(7) The raw material composition for preparing the interlayer resin insulating agent B was mixed with stirring and adjusted to a viscosity of 1.5 Pa · s to obtain an interlayer resin insulating agent (for lower layer). Next, the raw material composition for preparing the adhesive for electroless plating of A was stirred and mixed, and the viscosity was adjusted to 7 Pa · s to obtain an adhesive solution for electroless plating (for the upper layer).

【００８５】(8) 前記(6) の基板の両面に、前記(7) で
得られた粘度 1.5Pa・ｓの層間樹脂絶縁剤（下層用）４
４を調製後24時間以内にロールコータで塗布し、水平状
態で20分間放置してから、60℃で30分の乾燥（プリベー
ク）を行い、次いで、前記(7)で得られた粘度７Pa・ｓ
の感光性の接着剤溶液（上層用）４６を調製後24時間以
内に塗布し、水平状態で20分間放置してから、60℃で30
分の乾燥（指触乾燥）を行い、厚さ35μｍの接着剤層５
０αを形成した（図２（Ｇ）参照）。(8) The interlayer resin insulating material (for lower layer) having a viscosity of 1.5 Pa · s obtained in the above (7) is provided on both surfaces of the substrate of the above (6).
4 was coated with a roll coater within 24 hours after preparation, left in a horizontal state for 20 minutes, dried at 60 ° C. for 30 minutes (prebaked), and then the viscosity of 7 Pa · obtained in the above (7) was obtained. s
Of the photosensitive adhesive solution (for upper layer) 46 is applied within 24 hours after preparation, and left in a horizontal state for 20 minutes.
(Dry to the touch) and a 35 μm thick adhesive layer 5
0α was formed (see FIG. 2 (G)).

【００８６】(9) 前記(8) で接着剤層を形成した基板３
０の両面に、ＰＥＴフィルム５１を密着させ（図３
（Ｈ））、超高圧水銀灯により 500mJ／cm２ で露光し
た。さらに、当該基板３０を超高圧水銀灯により3000mJ
／cm２ で露光し、100 ℃で１時間、120 ℃で１時間、
その後 150℃で３時間の加熱処理（ポストベーク）をす
ることにより、厚さ35μｍの層間樹脂絶縁層（２層構
造）５０を形成した。その後、ＰＥＴフィルム５１を剥
離した。(9) The substrate 3 on which the adhesive layer was formed in the above (8)
The PET film 51 is closely adhered to both sides of FIG.
(H)), exposure was performed at 500 mJ / cm 2 using an ultra-high pressure mercury lamp. Further, the substrate 30 is 3,000 mJ
/ Cm 2 , exposure at 100 ° C for 1 hour, 120 ° C for 1 hour,
Thereafter, a heat treatment (post-baking) was performed at 150 ° C. for 3 hours to form an interlayer resin insulating layer (two-layer structure) 50 having a thickness of 35 μm. Thereafter, the PET film 51 was peeled off.

【００８７】(10)引き続き、層間樹脂絶縁層５０を形成
した基板３０に図１３を参照して上述したレーザ装置の
Ｘ−Ｙテーブル９０に載置し、炭酸ガスレーザを照射す
ることにより貫通孔４８を形成した（図３（Ｉ））。な
お、バイアホールとなる貫通孔４８には、スズめっき層
（図示せず）を部分的に露出させた。ここでは、直径６
０μｍの貫通孔を形成するため、レーザ装置のレーザ発
振器としてＭＬ５００３Ｄを用い、１パルスエネルギー
０．３mＪ、パルス幅５０μsec、マスク径０．５mm、パ
ルスモードとしてバーストで、マルチモードで、波長１
０．６μｍの炭酸ガスレーザを３ショット照射した。(10) Subsequently, the substrate 30 on which the interlayer resin insulating layer 50 is formed is placed on the XY table 90 of the laser device described above with reference to FIG. Was formed (FIG. 3 (I)). Note that a tin plating layer (not shown) was partially exposed in the through hole 48 serving as a via hole. Here, the diameter 6
In order to form a through-hole of 0 μm, ML5003D was used as a laser oscillator of a laser device, one pulse energy was 0.3 mJ, a pulse width was 50 μsec, a mask diameter was 0.5 mm, a burst was a pulse mode, a multi-mode, and a wavelength of 1 was used.
Three shots of a 0.6 μm carbon dioxide laser were irradiated.

【００８８】ここで、図３（Ｉ）中のＣ部を拡大して図
８に示す。本実施形態の多層ビルドアップ配線板におい
ては、炭酸ガスレーザを層間樹脂絶縁層５０下の導体回
路３４に対して垂直に照射し、該導体回路からの反射波
と入射波とを干渉させることで、貫通孔４８に無電解め
っき４８の側壁４８ａに貫通孔の孔方向に沿って、縞状
の凹凸４９を形成してある。即ち、炭酸ガスレーザの半
波長（５μｍ）毎に、波腹の重畳する部分ができ、当該
部分においては相対的に高い熱が発生して、リング状に
側壁４８ａがえぐられる。このえぐられている部分の深
さＤは、０．１〜５μｍ程度である。FIG. 8 is an enlarged view of a portion C in FIG. 3 (I). In the multilayer build-up wiring board of the present embodiment, a carbon dioxide laser is irradiated perpendicularly to the conductor circuit 34 below the interlayer resin insulation layer 50 to cause the reflected wave from the conductor circuit to interfere with the incident wave, Stripe-like irregularities 49 are formed in the through hole 48 along the direction of the through hole on the side wall 48 a of the electroless plating 48. That is, for each half-wavelength (5 μm) of the carbon dioxide laser, a portion where the antinode overlaps is formed, and relatively high heat is generated in the portion, and the side wall 48a is hollowed out in a ring shape. The depth D of the cut portion is about 0.1 to 5 μm.

【００８９】層間樹脂絶縁層５０に炭酸ガスレーザで穿
設した貫通孔４８の拡大写真のスケッチを図９（Ａ）及
び図９（Ｂ）に示す。ここで、図９（Ａ）は、貫通孔を
斜め上から見た状態を、図９（Ｂ）は、真上から見た状
態を示している。9A and 9B are sketches of enlarged photographs of the through holes 48 formed in the interlayer resin insulating layer 50 by the carbon dioxide laser. Here, FIG. 9A shows a state in which the through hole is viewed obliquely from above, and FIG. 9B shows a state in which it is viewed from directly above.

【００９０】ここで、層間樹脂絶縁層としては、熱硬化
性樹脂又は熱硬化性樹脂と熱可塑性樹脂との複合体ある
ことが望ましい。これは、レーザ干渉による縞状の凹凸
を容易に形成することができるからである。また、該熱
硬化性樹脂又は熱硬化性樹脂と熱可塑性樹脂との複合体
には、アクリル系モノマーを含むことが好適である。こ
れは、アクリ系ルモノマーを入れることで、層間樹脂絶
縁層をレーザにて容易にプラズマ化でき、貫通孔内の樹
脂残りを防止することが可能となる。Here, it is desirable that the interlayer resin insulating layer is a thermosetting resin or a composite of a thermosetting resin and a thermoplastic resin. This is because stripe-shaped irregularities due to laser interference can be easily formed. The thermosetting resin or the composite of the thermosetting resin and the thermoplastic resin preferably contains an acrylic monomer. This is because, by adding an acryl-based monomer, the interlayer resin insulating layer can be easily turned into plasma by laser, and it becomes possible to prevent the resin remaining in the through hole.

【００９１】(11)引き続き、貫通孔４８が形成された基
板３０を、クロム酸に19分間浸漬し、層間樹脂絶縁層５
０の表面に存在するエポキシ樹脂粒子を溶解除去するこ
とにより、当該層間樹脂絶縁層５０の表面を粗化し（図
３（Ｊ）参照）、その後、中和溶液（シプレイ社製）に
浸漬してから水洗いした。(11) Subsequently, the substrate 30 in which the through holes 48 are formed is immersed in chromic acid for 19 minutes,
The surface of the interlayer resin insulation layer 50 is roughened by dissolving and removing the epoxy resin particles present on the surface of the substrate 0 (see FIG. 3 (J)), and then immersed in a neutralization solution (manufactured by Shipley). And washed with water.

【００９２】(12)前記(10)の行程で表面を粗化した基盤
３０の表面に、パラジウム触媒（アトテック製）を付与
することにより、層間樹脂絶縁層５０の表面に触媒核を
付ける。その後、以下に示す組成の無電解銅めっき水溶
液中に基板３０を浸漬して、全体に厚さ０．６μｍの無
電解めっき膜５２を形成する（図３（Ｋ）参照）。 〔無電解めっき水溶液〕 ＥＤＴＡ 150 ｇ／ｌ 硫酸銅 20 ｇ／ｌ ＨＣＨＯ 30 ml／ｌ ＮａＯＨ 40 ｇ／ｌ α、α’−ビピリジル 80 mg／ｌ ＰＥＧ 0.1 ｇ／ｌ 〔無電解めっき条件〕70℃の液温度で30分 本実施形態では、層間樹脂絶縁層５０の貫通孔４８の側
壁４８ａにレーザ干渉の縞状の凹凸を形成してあるた
め、側壁４８ａに無電解めっき膜５２を密着せさること
ができる。(12) A palladium catalyst (manufactured by Atotech) is applied to the surface of the substrate 30 whose surface has been roughened in the step (10), so that a catalyst nucleus is provided on the surface of the interlayer resin insulating layer 50. Thereafter, the substrate 30 is immersed in an electroless copper plating aqueous solution having the following composition to form a 0.6 μm-thick electroless plating film 52 as a whole (see FIG. 3K). [Electroless plating aqueous solution] EDTA 150 g / l Copper sulfate 20 g / l HCHO 30 ml / l NaOH 40 g / l α, α'-bipyridyl 80 mg / l PEG 0.1 g / l [Electroless plating conditions] 70 ° C. In the present embodiment, since the stripe-shaped irregularities of the laser interference are formed on the side wall 48a of the through hole 48 of the interlayer resin insulating layer 50, the electroless plating film 52 is adhered to the side wall 48a. be able to.

【００９３】(13)前記(11)で形成した無電解銅めっき膜
５２上に市販の感光性ドライフィルムを張り付け、マス
クを載置して、100 mJ／cm２ で露光、0.8 ％炭酸ナト
リウムで現像処理し、厚さ15μｍのめっきレジスト５４
を設けた（図３（Ｌ）参照）。(13) A commercially available photosensitive dry film is stuck on the electroless copper plating film 52 formed in the above (11), a mask is placed, and exposure is performed at 100 mJ / cm 2 , followed by exposure to 0.8% sodium carbonate. Developed, 15μm thick plating resist 54
(See FIG. 3 (L)).

【００９４】(14)ついで、レジスト非形成部分に以下の
条件で電解銅めっきを施し、厚さ15μｍの電解銅めっき
膜５６を形成した（図４（Ｍ）参照）。 〔電解めっき水溶液〕 硫酸 180 ｇ／ｌ 硫酸銅 80 ｇ／ｌ 添加剤（アトテックジャパン製、カパラシドＧＬ） １ ml／ｌ 〔電解めっき条件〕 電流密度 １Ａ／dm２ 時間 30分 温度 室温(14) Then, electrolytic copper plating was applied to the non-resist-formed portion under the following conditions to form an electrolytic copper plating film 56 having a thickness of 15 μm (see FIG. 4 (M)). [Electroplating aqueous solution] Sulfuric acid 180 g / l Copper sulfate 80 g / l Additive (captoside GL, manufactured by Atotech Japan) 1 ml / l [Electroplating conditions] Current density 1 A / dm 2 hours 30 minutes Temperature Room temperature

【００９５】(15)めっきレジスト５４を５％ＫＯＨで剥
離除去した後、そのめっきレジスト下の無電解めっき膜
５２を硫酸と過酸化水素の混合液でエッチング処理して
溶解除去し、無電解銅めっき膜５２と電解銅めっき膜５
６からなる厚さ18μｍの導体回路５８及びバイアホール
６０を形成した（図４（Ｎ））。(15) After removing the plating resist 54 with 5% KOH, the electroless plating film 52 under the plating resist is dissolved and removed by etching with a mixed solution of sulfuric acid and hydrogen peroxide. Plating film 52 and electrolytic copper plating film 5
An 18 μm-thick conductor circuit 58 and via hole 60 made of 6 were formed (FIG. 4 (N)).

【００９６】(16)(6) と同様の処理を行い、導体回路５
８及びバイアホール６０の表面にCu-Ni-P からなる粗化
面６２を形成し、さらにその表面にSn置換を行った（図
４（Ｏ）参照）。(16) The same processing as in (6) is performed, and the conductor circuit 5
A roughened surface 62 made of Cu-Ni-P was formed on the surfaces of the via holes 60 and the via holes 60, and the surfaces thereof were further substituted with Sn (see FIG. 4 (O)).

【００９７】(17)(7) 〜(16)の工程を繰り返すことによ
り、さらに上層の層間樹脂絶縁層１５０及びバイアホー
ル１６０、導体回路１５８を形成することで、多層ビル
ドアップ配線板を完成する（図４（Ｐ）参照）。なお、
この上層の導体回路を形成する工程においては、Ｓｎ置
換は行わなかった。また、Ｒmaxは、３μｍであった。(17) By repeating the steps (7) to (16), an upper interlayer resin insulation layer 150, via holes 160, and conductor circuits 158 are further formed to complete a multilayer build-up wiring board. (See FIG. 4 (P)). In addition,
In the step of forming the upper conductor circuit, Sn substitution was not performed. Rmax was 3 μm.

【００９８】(18)そして、上述した多層ビルドアップ配
線板に半田バンプを形成する。前記(16)で得られた基板
３０両面に、上記Ｄ．にて説明したソルダーレジスト組
成物を４５μｍの厚さで塗布する。次いで、70℃で20分
間、70℃で30分間の乾燥処理（指触乾燥）を行った後、
ＰＥＴフィルムを（図示せず）を密着させ、1000mJ／cm
２ の紫外線で露光し、そしてさらに、80℃で１時間、
100℃で１時間、 120℃で１時間、 150℃で３時間の条
件で加熱処理してからＰＥＴフィルムを剥離して、ソル
ダーレジスト層（厚み20μｍ）７０を形成する（図５
（Ｑ））。(18) Then, the above-described multilayer build-up distribution
A solder bump is formed on the wire plate. The substrate obtained in the above (16)
30 on both sides. Solder resist set explained in
The composition is applied in a thickness of 45 μm. Then at 70 ° C for 20 minutes
After drying at 70 ° C for 30 minutes (touch drying),
A PET film (not shown) is adhered to 1000 mJ / cm
2Exposed to UV light, and further for 1 hour at 80 ° C.
 1 hour at 100 ° C, 1 hour at 120 ° C, 3 hours at 150 ° C
The PET film is peeled off after heat treatment
A dark resist layer (thickness: 20 μm) 70 is formed (FIG. 5).
(Q)).

【００９９】(19)その後、ソルダーレジスト層７０を形
成した基板３０に図１３を参照して上述したレーザ装置
のＸ−Ｙテーブル９０に載置し、炭酸ガスレーザを照射
することにより貫通孔（開口）７１Ｕ、７１Ｄを形成し
た（図５（Ｒ））。ここでは、上面側（ＩＣチップへの
接続側）に直径１３３μｍの貫通孔７１Ｕを形成するた
め、レーザ装置（ＭＬ５０５ＧＴ）に、レーザ発振器と
してＭＬ５００３Ｄを用い、１パルスエネルギー２．０
mＪ、パルス幅５０μsec、マスク径２．０mm、パルスモ
ードとしてバーストで、マルチモードを設定し、波長１
２μｍの炭酸ガスレーザを２ショット照射した。(19) Thereafter, the substrate 30 on which the solder resist layer 70 is formed is placed on the XY table 90 of the laser device described above with reference to FIG. ) 71U and 71D were formed (FIG. 5 (R)). Here, in order to form a through hole 71U having a diameter of 133 μm on the upper surface side (connection side to the IC chip), ML5003D is used as a laser oscillator in a laser device (ML505GT), and a pulse energy of 2.0 is used.
mJ, pulse width 50 μsec, mask diameter 2.0 mm, burst mode as pulse mode, multi-mode set, wavelength 1
Two shots of a 2 μm carbon dioxide laser were irradiated.

【０１００】ここで、図５（Ｒ）中のＡ部、即ち、ＩＣ
チップ接続側の貫通孔７１Ｕを拡大して図１０（Ａ）に
示す。本実施形態の多層ビルドアップ配線板において
は、炭酸ガスレーザをソルダーレジスト層７０下の導体
回路１５８に対して垂直に照射し、該導体回路からの反
射波と入射波との干渉を生ぜしめることで、貫通孔７１
Ｕの側壁７１ａに貫通孔の孔方向に沿って縞状の凹凸を
形成してある。即ち、炭酸ガスレーザの半波長（６μ
ｍ）毎に、波腹の重畳する部分ができ、当該部分におい
ては相対的に高い熱が発生して、リング状に側壁７１ａ
がえぐられる。このえぐられている部分の深さは、０．
１〜５μｍ程度である。また、凹凸の間隔（凸−凸間距
離）は、写真から判るように約５．５μｍである。本実
施形態では、ビーム径を小さくできるマルチモードのレ
ーザを照射するため、ＩＣチップへの接続用のバンプを
形成するための相対的に小径（５０〜３００μｍ）の貫
通孔を形成することができる。Here, part A in FIG. 5R, that is, IC
FIG. 10A is an enlarged view of the through hole 71U on the chip connection side. In the multilayer build-up wiring board of the present embodiment, the carbon dioxide gas laser is irradiated perpendicularly to the conductor circuit 158 below the solder resist layer 70 to cause interference between a reflected wave from the conductor circuit and an incident wave. , Through hole 71
Striped irregularities are formed on the side wall 71a of the U along the hole direction of the through hole. That is, the half-wavelength (6 μ
m), a portion where antinodes overlap is formed, and relatively high heat is generated in the portion, and the side wall 71a has a ring shape.
It is exterminated. The depth of this excavated part is 0.
It is about 1 to 5 μm. Further, the distance between the protrusions and recesses (the distance between protrusions) is about 5.5 μm as can be seen from the photograph. In the present embodiment, since a multi-mode laser capable of reducing the beam diameter is applied, a relatively small-diameter (50 to 300 μm) through hole for forming a bump for connection to an IC chip can be formed. .

【０１０１】ソルダーレジスト層７０に炭酸ガスレーザ
で穿設した貫通孔（上側）７１Ｕの拡大写真のスケッチ
を図１１（Ａ）及び図１１（Ｂ）に示す。ここで、図１
１（Ａ）は、貫通孔を斜め上から見た状態を、図１１
（Ｂ）は、真上から見た状態を示している。FIGS. 11A and 11B are sketches of enlarged photographs of a through hole (upper side) 71U formed in the solder resist layer 70 by a carbon dioxide laser. Here, FIG.
FIG. 1A shows a state in which the through-hole is viewed obliquely from above.
(B) shows a state viewed from directly above.

【０１０２】ここで、図５（Ｒ）中のＢ部、即ち、下側
（マザーボード接続側）の貫通孔７１Ｄを拡大して図１
０（Ｂ）に示す。この下面側に直径６５０μｍの貫通孔
７１Ｄを形成するため、レーザ装置に、（ＭＬ５０５Ｇ
Ｔ）に、レーザ発振器としてＭＬ５００３Ｄ２を用い、
１パルスエネルギー１４mJ、パルス幅１６μsec、マス
ク径１０．０mm、パルスモードとしてバーストでシング
ルモード、波長１０．６μｍの炭酸ガスレーザを５ショ
ット照射した。Here, the portion B in FIG. 5 (R), that is, the lower (motherboard connection side) through hole 71D is enlarged and shown in FIG.
0 (B). In order to form a through-hole 71D having a diameter of 650 μm on the lower surface side, the laser device is provided with (ML505G
T), using ML5003D2 as a laser oscillator,
Five shots were irradiated with a carbon dioxide gas laser having a pulse energy of 14 mJ, a pulse width of 16 μsec, a mask diameter of 10.0 mm, a burst single mode as a pulse mode, and a wavelength of 10.6 μm.

【０１０３】本実施形態の多層ビルドアップ配線板にお
いては、炭酸ガスレーザをソルダーレジスト層７０下の
導体回路１５８に対して垂直に照射し、該導体回路から
の反射波と入射波との干渉を生ぜしめることで、貫通孔
７１Ｄの側壁７１ａに干渉による縞状の凹凸（干渉縞と
称する）を形成してある。該干渉縞のえぐられている部
分の深さは、０．１〜５μｍ程度である。本実施形態で
は、ビーム径を大きくできるシングルモードのレーザを
照射するため、マザーボードへの接続用のバンプを形成
するための相対的に大径（３００〜６５０μｍ）の貫通
孔を形成することができる。In the multilayer build-up wiring board of the present embodiment, the carbon dioxide laser is irradiated perpendicularly to the conductor circuit 158 under the solder resist layer 70 to cause interference between a reflected wave from the conductor circuit and an incident wave. As a result, stripe-shaped irregularities (referred to as interference fringes) due to interference are formed on the side walls 71a of the through holes 71D. The depth of the portion where the interference fringes are cut is about 0.1 to 5 μm. In this embodiment, since a single mode laser capable of increasing the beam diameter is applied, a relatively large through hole (300 to 650 μm) for forming a bump for connection to the motherboard can be formed. .

【０１０４】ソルダーレジスト層７０に炭酸ガスレーザ
で穿設した貫通孔７１Ｄ（下側）の拡大写真のスケッチ
を図１２（Ａ）、図１２（Ｂ）及び図１２（Ｃ）に示
す。ここで、図１２（Ａ）は、真上から見た状態を、図
１２（Ｂ）は、貫通孔の側壁を側方から見た状態を、図
１２（Ｃ）は、貫通孔を斜め上から見た状態を示してい
る。FIGS. 12 (A), 12 (B) and 12 (C) show sketches of enlarged photographs of the through holes 71D (lower side) formed in the solder resist layer 70 by the carbon dioxide laser. Here, FIG. 12A shows a state viewed from directly above, FIG. 12B shows a state where the side wall of the through hole is viewed from the side, and FIG. It shows the state as seen from.

【０１０５】本実施形態では、ソルダーレジスト層にレ
ーザで貫通孔を穿設するため、ソルダーレジスト層とし
て種々の材料を用いることが可能となる。即ち、従来技
術においては、フォトリソグラフィーにより貫通孔を穿
設するため、ソルダーレジストとして感光性樹脂しか使
用できなかったが、本実施形態では、レーザを用いるた
め、電気特性に優れた種々の材質をソルダーレジストに
用いることができる。更に、層間樹脂絶縁層と同じレー
ザ装置を用いて貫通孔を形成できるので、多層ビルドア
ップ配線板を廉価に製造することができる。なお、ソル
ダーレジストとしては、熱硬化性樹脂又は熱硬化性樹脂
と熱可塑性樹脂との複合体を用いることが望ましい。こ
れは、レーザ干渉による縞状の凹凸を容易に形成するこ
とができるからである。In this embodiment, since through holes are formed in the solder resist layer by laser, various materials can be used for the solder resist layer. That is, in the conventional technology, only a photosensitive resin can be used as a solder resist to form a through hole by photolithography, but in the present embodiment, various materials having excellent electrical characteristics are used because a laser is used. It can be used for solder resist. Further, since the through-hole can be formed using the same laser device as the interlayer resin insulating layer, a multilayer build-up wiring board can be manufactured at low cost. It is desirable to use a thermosetting resin or a composite of a thermosetting resin and a thermoplastic resin as the solder resist. This is because stripe-shaped irregularities due to laser interference can be easily formed.

【０１０６】(20)次に、塩化ニッケル2.31×10−１ｍｏ
ｌ／ｌ、次亜リン酸ナトリウム2.8 ×10−１ｍｏｌ／
ｌ、クエン酸ナトリウム1.85×10−１ｍｏｌ／ｌ、から
なるｐＨ＝４．５の無電解ニッケルめっき液に該基板３
０を２０分間浸漬して、開口部７１Ｕ、７１Ｄに厚さ５
μｍのニッケルめっき層７２を形成した。さらに、その
基板を、シアン化金カリウム4.1 ×10−２ｍｏｌ／ｌ、
塩化アンモニウム1.87×10 −１ｍｏｌ／ｌ、クエン酸ナ
トリウム1.16×10−１ｍｏｌ／ｌ、次亜リン酸ナトリウ
ム1.7 ×10−１ｍｏｌ／ｌからなる無電解金めっき液に
80℃の条件で７分２０秒間浸漬して、ニッケルめっき層
上に厚さ0.03μｍの金めっき層７４を形成することで、
バイアホール１６０及び導体回路１５８に半田パッド７
５を形成する（図５（Ｓ）参照）。(20) Next, nickel chloride 2.31 × 10-1mo
1 / l, sodium hypophosphite 2.8 × 10-1mol /
1, sodium citrate 1.85 × 10-1mol / l, from
The substrate 3 was added to an electroless nickel plating solution having a pH of 4.5.
0 for 20 minutes, and a thickness of 5 is applied to the openings 71U and 71D.
A μm nickel plating layer 72 was formed. In addition,
Substrate, potassium potassium cyanide 4.1 × 10-2mol / l,
Ammonium chloride 1.87 × 10 -1mol / l, sodium citrate
Thorium 1.16 × 10-1mol / l, sodium hypophosphite
1.7 × 10-1mol / l electroless gold plating solution
Immerse for 7 minutes and 20 seconds at 80 ° C to obtain a nickel plating layer
By forming a gold plating layer 74 having a thickness of 0.03 μm thereon,
Solder pad 7 in via hole 160 and conductive circuit 158
5 (see FIG. 5 (S)).

【０１０７】(21)そして、ソルダーレジスト層７０の開
口部７１Ｕ、７１Ｄに、低融点金属として半田ペースト
を印刷して 200℃でリフローすることにより、半田バン
プ（半田体）７６Ｕ、７６Ｄを形成し、多層ビルドアッ
プ配線板１０を完成した（図６参照）。本実施形態で
は、ニッケルめっき層７２及び金めっき層７４を介し
て、半田を充填することで半田バンプ７６Ｕ、７６Ｄを
形成するため、該ニッケルめっき層７２及び金めっき層
７４を縞状の凹凸の形成された貫通孔７１Ｕ、７１Ｄに
密着させることで、半田バンプ７６Ｕ、７６Ｄを強固に
導体回路１５８へ接続させることができる。(21) The solder bumps (solder bodies) 76U and 76D are formed by printing a solder paste as a low melting point metal on the openings 71U and 71D of the solder resist layer 70 and reflowing at 200 ° C. Thus, the multilayer build-up wiring board 10 was completed (see FIG. 6). In this embodiment, since the solder bumps 76U and 76D are formed by filling the solder through the nickel plating layer 72 and the gold plating layer 74, the nickel plating layer 72 and the gold plating layer 74 The solder bumps 76U and 76D can be firmly connected to the conductor circuit 158 by being in close contact with the formed through holes 71U and 71D.

【０１０８】完成した多層ビルドアップ配線板１０の半
田バンプ７６Ｕに、ＩＣチップ９０のパッド９２が対応
するように載置し、リフローを行いＩＣチップ９０を搭
載する。このＩＣチップ９０を搭載した多層ビルドアッ
プ配線板１０を、ドータボード９４側のバンプ９６に対
応するように載置してリフローを行い、ドータボード９
４へ取り付ける（図７参照）。The IC chip 90 is mounted on the solder bumps 76U of the completed multilayer build-up wiring board 10 so that the pads 92 of the IC chip 90 correspond to the solder bumps 76U and reflow is performed. The multilayer build-up wiring board 10 on which the IC chip 90 is mounted is placed so as to correspond to the bump 96 on the daughter board 94 side, and reflow is performed.
4 (see FIG. 7).

【０１０９】得られた多層ビルドアップ配線板につい
て、ＩＣチップを実装し、ＨＡＳＴ試験（相対湿度１０
０％、印加電圧１．３Ｖ、温度１２１℃で４８時間放
置）を実施、クロスカットを蛍光Ｘ線分析装置（Ｒｉｇ
ａｋｕ ＲＩＸ２１００）により、ソルダーレジスト層
に拡散したＰｂを確認した。また、ＴＳ試験（−１２５
℃で３０分、５５℃で３０分放置する試験）を１０００
回線り返し、Ｎｉ／Ａｕ層の剥離、ソルダーレジスト層
のクラックの有無を調べた。An IC chip is mounted on the obtained multilayer build-up wiring board, and a HAST test (with a relative humidity of 10) is performed.
0%, an applied voltage of 1.3 V, and a temperature of 121 ° C. for 48 hours), and the cross-cut was performed with a fluorescent X-ray analyzer (Rig).
Aku RIX2100) confirmed Pb diffused in the solder resist layer. In addition, TS test (-125
(30 minutes at 55 ° C and 30 minutes at 55 ° C)
The line was repeated, and the presence / absence of peeling of the Ni / Au layer and cracking of the solder resist layer were examined.

【０１１０】さらに、比較のために、実施例のソルダー
レジスト層を紫外線露光し、ジエチレングリコールジメ
チルエーテルで現像処理して貫通孔を設けたプリント配
線についても同様の試験を行った。Further, for the sake of comparison, the same test was performed on a printed wiring having a through-hole formed by exposing the solder resist layer of the example to ultraviolet light and developing with diethylene glycol dimethyl ether.

【０１１１】その結果、本発明の多層ビルドアップ配線
板では、Ｐｂマイグレーションは殆どなかった。これに
対して比較例の多層ビルドアップ配線板では、ショート
には至らないものの、Ｐｂマイグレーションが確認され
た。また、ＴＳ試験では、実施例では剥離、クラックは
確認されなかった。これに対して比較例ではバンプがＮ
ｉ層ごと剥離したり、ソルダーレジスト層にクラックが
発生していた。As a result, in the multilayer build-up wiring board of the present invention, there was almost no Pb migration. On the other hand, in the multilayer build-up wiring board of the comparative example, Pb migration was confirmed, although not short-circuited. In the TS test, no peeling or crack was observed in the example. On the other hand, in the comparative example, the bump is N
The i-layer was peeled off, and cracks occurred in the solder resist layer.

【０１１２】[0112]

【発明の効果】以上説明のように、本発明の多層ビルド
アップ配線板は、Ｎｉめっき膜の剥離防止の他、バンプ
からの金属イオン拡散を防止し、また、ソルダーレジス
ト層のクラックを抑制できる。As described above, the multilayer build-up wiring board of the present invention can prevent the peeling of the Ni plating film, the diffusion of metal ions from the bumps, and the crack of the solder resist layer. .

【図面の簡単な説明】[Brief description of the drawings]

【図１】図１（Ａ）、図１（Ｂ）、図１（Ｃ）、図１
（Ｄ）は、本発明の第１実施形態に係る多層ビルドアッ
プ配線板の製造工程図である。1 (A), 1 (B), 1 (C), 1
(D) is a manufacturing process diagram of the multilayer build-up wiring board according to the first embodiment of the present invention.

【図２】図２（Ｅ）、図２（Ｆ）、図２（Ｇ）、図２
（Ｈ）は、本発明の第１実施形態に係る多層ビルドアッ
プ配線板の製造工程図である。FIG. 2 (E), FIG. 2 (F), FIG. 2 (G), FIG.
(H) is a manufacturing process diagram of the multilayer build-up wiring board according to the first embodiment of the present invention.

【図３】図３（Ｉ）、図３（Ｊ）、図３（Ｋ）、図３
（Ｌ）は、本発明の第１実施形態に係る多層ビルドアッ
プ配線板の製造工程図である。FIG. 3 (I), FIG. 3 (J), FIG. 3 (K), FIG.
(L) is a manufacturing process diagram of the multilayer build-up wiring board according to the first embodiment of the present invention.

【図４】図４（Ｍ）、図４（Ｎ）、図４（Ｏ）、図４
（Ｐ）は、本発明の第１実施形態に係る多層ビルドアッ
プ配線板の製造工程図である。FIGS. 4 (M), 4 (N), 4 (O), 4
(P) is a manufacturing process diagram of the multilayer build-up wiring board according to the first embodiment of the present invention.

【図５】図５（Ｑ）、図５（Ｒ）、図５（Ｓ）は、本発
明の第１実施形態に係る多層ビルドアップ配線板の製造
工程図である。FIGS. 5 (Q), 5 (R), and 5 (S) are manufacturing process diagrams of the multilayer build-up wiring board according to the first embodiment of the present invention.

【図６】本発明の第１実施形態に係る多層ビルドアップ
配線板の断面図である。FIG. 6 is a sectional view of the multilayer build-up wiring board according to the first embodiment of the present invention.

【図７】本発明の第１実施形態に係る多層ビルドアップ
配線板の断面図である。FIG. 7 is a cross-sectional view of the multilayer build-up wiring board according to the first embodiment of the present invention.

【図８】図３（Ｉ）のＣ部の拡大図である。FIG. 8 is an enlarged view of a portion C in FIG. 3 (I).

【図９】層間樹脂絶縁層に穿設した貫通孔の拡大写真の
スケッチであって、図９（Ａ）は貫通孔を斜め上から見
た状態を、図９（Ｂ）は真上から見た状態を示してい
る。FIG. 9 is a sketch of an enlarged photograph of a through hole formed in an interlayer resin insulating layer, where FIG. 9 (A) shows a state in which the through hole is viewed obliquely from above, and FIG. 9 (B) shows a state in which it is viewed from directly above. It shows the state where it was turned on.

【図１０】図１０（Ａ）は、図５（Ｒ）のＡ部の拡大図
であり、図１０（Ｂ）は、図５（Ｒ）のＢ部の拡大図で
ある。10 (A) is an enlarged view of a portion A in FIG. 5 (R), and FIG. 10 (B) is an enlarged view of a portion B in FIG. 5 (R).

【図１１】ソルダーレジスト層に穿設した貫通孔（上
側）の拡大写真のスケッチであって、図１１（Ａ）は貫
通孔を斜め上から見た状態を、図１１（Ｂ）は真上から
見た状態を示している。11 is a sketch of an enlarged photograph of a through hole (upper side) formed in a solder resist layer, where FIG. 11 (A) shows a state in which the through hole is viewed obliquely from above, and FIG. It shows the state as seen from.

【図１２】ソルダーレジスト層に穿設した貫通孔（下
側）の拡大写真のスケッチであって、図１２（Ａ）は真
上から見た状態を、図１２（Ｂ）は貫通孔の側壁を側方
から見た状態を、図１２（Ｃ）は貫通孔を斜め上から見
た状態を示している。12 is a sketch of an enlarged photograph of a through hole (lower side) formed in a solder resist layer, where FIG. 12 (A) is a state viewed from directly above, and FIG. 12 (B) is a side wall of the through hole. 12C shows a state when viewed from the side, and FIG. 12C shows a state when the through hole is viewed obliquely from above.

【図１３】貫通孔を形成するレーザ装置の説明図であ
る。FIG. 13 is an explanatory diagram of a laser device for forming a through hole.

【符号の説明】[Explanation of symbols]

３０ コア基板 ３４ 導体回路 ３６ バイアホール ４８ 貫通孔 ４８ａ 側壁 ４９ 縞状の凹凸 ５０ 層間樹脂絶縁層 ５８ 導体回路 ６０ バイアホール ７０ ソルダーレジスト層 ７１Ｕ、７１Ｄ 貫通孔 ７２ ニッケルめっき層（金属膜） ７６Ｕ、７６Ｄ 半田バンプ １５０ 層間樹脂絶縁層 １６０ バイアホール REFERENCE SIGNS LIST 30 core substrate 34 conductive circuit 36 via hole 48 through hole 48 a side wall 49 striped unevenness 50 interlayer resin insulating layer 58 conductive circuit 60 via hole 70 solder resist layer 71 U, 71 D through hole 72 nickel plating layer (metal film) 76 U, 76 D Solder bump 150 Interlayer resin insulation layer 160 Via hole

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/00 Ｈ０５Ｋ 3/00 Ｎ 3/38 3/38 Ｂ ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 3/00 H05K 3/00 N 3/38 3/38 B

Claims (11)

【特許請求の範囲】[Claims] 【請求項１】 少なくとも以下の（ａ）、（ｂ）の工程
を含むことを特徴とする多層ビルドアップ配線板の製造
方法： （ａ）導体回路の形成された基板の表面にソルダーレジ
スト層を形成する工程、 （ｂ）前記ソルダーレジスト層にレーザを照射し、前記
導体回路に至る貫通孔を穿設する工程。1. A method for manufacturing a multilayer build-up wiring board, comprising at least the following steps (a) and (b): (a) forming a solder resist layer on a surface of a substrate on which a conductor circuit is formed; (B) irradiating a laser to the solder resist layer to form a through hole reaching the conductor circuit. 【請求項２】 前記導体回路表面は、金属粗化層を有す
る請求項１に記載の多層ビルドアップ配線板の製造方
法。2. The method for manufacturing a multilayer build-up wiring board according to claim 1, wherein the surface of the conductive circuit has a metal roughened layer. 【請求項３】 前記工程（ｂ）の後に、（ｃ）前記貫通
孔に低融点金属からなるバンプを設ける工程を行う請求
項１に記載の多層ビルドアップ配線板の製造方法。3. The method for manufacturing a multilayer build-up wiring board according to claim 1, wherein after the step (b), a step (c) of providing a bump made of a low melting point metal in the through hole is performed. 【請求項４】 前記貫通孔を形成する工程において、シ
ングルモードのレーザを照射することで、直径３００μ
ｍ〜６５０μｍの貫通孔を形成することを特徴とする請
求項１の多層ビルドアップ配線板の製造方法。4. A step of forming a through-hole, the step of irradiating a single-mode laser, to achieve a diameter of 300 μm.
The method for manufacturing a multilayer build-up wiring board according to claim 1, wherein a through hole having a diameter of m to 650 μm is formed. 【請求項５】 前記貫通孔を形成する工程において、マ
ルチモードのレーザを照射することで、直径５０μｍ〜
３００μｍの貫通孔を形成することを特徴とする請求項
１の多層ビルドアップ配線板の製造方法。5. In the step of forming the through hole, a diameter of 50 μm or more is applied by irradiating a multi-mode laser.
2. The method for manufacturing a multilayer build-up wiring board according to claim 1, wherein a through hole of 300 [mu] m is formed. 【請求項６】 前記貫通孔を形成する工程において、炭
酸ガスレーザをソルダーレジスト層下の前記導体回路に
垂直に照射し、該導体回路からの反射波と入射波との干
渉を生ぜしめることで、当該貫通孔の側壁に縞状に凹凸
を形成することを特徴とする請求項１〜５のいずれか１
に記載の多層ビルドアップ配線板の製造方法。6. In the step of forming the through-hole, a carbon dioxide laser is irradiated perpendicularly to the conductor circuit below the solder resist layer to cause interference between a reflected wave from the conductor circuit and an incident wave, The unevenness | corrugation is formed in the side wall of the said through-hole in striped form, The Claim 1 characterized by the above-mentioned.
3. The method for producing a multilayer build-up wiring board according to item 1. 【請求項７】 前記バンプを形成する工程では、側壁に
縞状に凹凸を形成した貫通孔に金属膜を設けた後、低融
点金属を充填することを特徴とする請求項６の多層ビル
ドアップ配線板の製造方法。7. The multi-layer build-up according to claim 6, wherein in the step of forming the bump, a metal film is provided in a through-hole having a striped unevenness on a side wall, and then a low melting point metal is filled. Manufacturing method of wiring board. 【請求項８】 導体回路の配設された基板の表面にソル
ダーレジスト層を形成してなる多層ビルドアップ配線板
であって、 前記ソルダーレジスト層に穿設した貫通孔の側壁に、縞
状に凹凸が形成されてなることを特徴とする多層ビルド
アップ配線板。8. A multilayer build-up wiring board having a solder resist layer formed on a surface of a substrate on which a conductor circuit is provided, wherein a side wall of a through-hole formed in the solder resist layer has a stripe shape. A multilayer build-up wiring board characterized by forming irregularities. 【請求項９】 前記貫通孔内に金属膜を介して、低融点
金属からなるバンプが形成されていることを特徴とする
請求項８の多層ビルドアップ配線板。9. The multilayer build-up wiring board according to claim 8, wherein a bump made of a low melting point metal is formed in said through hole via a metal film. 【請求項１０】 前記ソルダーレジスト層として、熱硬
化性樹脂又は熱硬化性樹脂と熱可塑性樹脂との複合体か
らなることを特徴とする請求項８又は９の多層ビルドア
ップ配線板。10. The multilayer build-up wiring board according to claim 8, wherein the solder resist layer is made of a thermosetting resin or a composite of a thermosetting resin and a thermoplastic resin. 【請求項１１】 前記導体回路表面に粗化層が形成され
てなる請求項８〜１０のいずれか１に記載の多層ビルド
アップ配線板。11. The multilayer build-up wiring board according to claim 8, wherein a roughened layer is formed on a surface of the conductive circuit.
JP04351599A 1998-09-03 1999-02-22 Multilayer build-up wiring board and manufacturing method thereof Expired - Fee Related JP4127442B2 (en)

Priority Applications (21)

Application Number Priority Date Filing Date Title
JP04351599A JP4127442B2 (en) 1999-02-22 1999-02-22 Multilayer build-up wiring board and manufacturing method thereof
DE69939221T DE69939221D1 (en) 1998-09-03 1999-07-30 MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF
KR1020077015082A KR100855530B1 (en) 1998-09-03 1999-07-30 Multilayer printed wiring board and method for manufacturing the same
EP99933214A EP1121008B1 (en) 1998-09-03 1999-07-30 Multilayer printed wiring board and method for manufacturing the same
EP07013524A EP1843650B1 (en) 1998-09-03 1999-07-30 Method of manufacturing a multilayered printed circuit board
PCT/JP1999/004142 WO2000015015A1 (en) 1998-09-03 1999-07-30 Multilayer printed wiring board and method for manufacturing the same
KR1020077015087A KR20070086864A (en) 1998-09-03 1999-07-30 Multilayer printed wiring board and method for manufacturing the same
KR1020077015080A KR100855529B1 (en) 1998-09-03 1999-07-30 Multilayer printed wiring board and method for manufacturing the same
KR1020077015083A KR20070086862A (en) 1998-09-03 1999-07-30 Multilayer printed wiring board and method for manufacturing the same
EP07013523A EP1843649A3 (en) 1998-09-03 1999-07-30 Multilayered printed circuit board and manufacturing method therefor
KR1020017002801A KR20010088796A (en) 1998-09-03 1999-07-30 Multilayer printed wiring board and method for manufacturing the same
KR1020077015079A KR100855528B1 (en) 1998-09-03 1999-07-30 Multilayer printed wiring board and method for manufacturing the same
KR1020077015085A KR20070086863A (en) 1998-09-03 1999-07-30 Multilayer printed wiring board and method for manufacturing the same
KR1020077015081A KR20070086860A (en) 1998-09-03 1999-07-30 Multilayer printed wiring board and method for manufacturing the same
MYPI20044181A MY139553A (en) 1998-09-03 1999-09-02 Method of manufacturing multilayered circuit board
MYPI99003796A MY123228A (en) 1998-09-03 1999-09-02 Manufacturing method of a multilayered printed circuit board having an opening made by a laser, and using electroless and electrolytic plating.
US09/797,916 US6591495B2 (en) 1998-09-03 2001-03-05 Manufacturing method of a multilayered printed circuit board having an opening made by a laser, and using electroless and electrolytic plating
US10/356,464 US7415761B2 (en) 1998-09-03 2003-02-03 Method of manufacturing multilayered circuit board
US11/875,486 US8148643B2 (en) 1998-09-03 2007-10-19 Multilayered printed circuit board and manufacturing method thereof
US12/098,582 US7832098B2 (en) 1998-09-03 2008-04-07 Method of manufacturing a multilayered printed circuit board
US13/357,663 US20120125680A1 (en) 1998-09-03 2012-01-25 Multilayered printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04351599A JP4127442B2 (en) 1999-02-22 1999-02-22 Multilayer build-up wiring board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2000244125A true JP2000244125A (en) 2000-09-08
JP4127442B2 JP4127442B2 (en) 2008-07-30

Family

ID=12665890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04351599A Expired - Fee Related JP4127442B2 (en) 1998-09-03 1999-02-22 Multilayer build-up wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4127442B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217541A (en) * 2001-01-22 2002-08-02 Ibiden Co Ltd Multilayer printed wiring board
JP2002217542A (en) * 2001-01-22 2002-08-02 Ibiden Co Ltd Multilayer printed-wiring board
JP2002217543A (en) * 2001-01-22 2002-08-02 Ibiden Co Ltd Multilayer printed wiring board
JP2002305377A (en) * 2001-04-09 2002-10-18 Ibiden Co Ltd Multilayer printed wiring board
JP2003101244A (en) * 2001-09-27 2003-04-04 Ibiden Co Ltd Multilayer printed wiring board and method of manufacturing the same
JP2007235015A (en) * 2006-03-03 2007-09-13 Matsushita Electric Ind Co Ltd Multilayer wiring board and its manufacturing method
JP2009277916A (en) * 2008-05-15 2009-11-26 Shinko Electric Ind Co Ltd Wiring board, manufacturing method thereof, and semiconductor package
KR20100117035A (en) 2009-04-23 2010-11-02 아지노모토 가부시키가이샤 Method for manufacturing printed circuit board
WO2014024754A1 (en) * 2012-08-07 2014-02-13 三菱瓦斯化学株式会社 Circuit board for semiconductor package and method for producing same
JP2015008261A (en) * 2013-05-28 2015-01-15 京セラサーキットソリューションズ株式会社 Wiring board and method of manufacturing the same
US9622347B2 (en) 2014-02-05 2017-04-11 Shinko Electric Industries Co., Ltd. Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105101643A (en) * 2015-07-17 2015-11-25 昆山旭发电子有限公司 Resin hole-plugging process

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217541A (en) * 2001-01-22 2002-08-02 Ibiden Co Ltd Multilayer printed wiring board
JP2002217542A (en) * 2001-01-22 2002-08-02 Ibiden Co Ltd Multilayer printed-wiring board
JP2002217543A (en) * 2001-01-22 2002-08-02 Ibiden Co Ltd Multilayer printed wiring board
JP2002305377A (en) * 2001-04-09 2002-10-18 Ibiden Co Ltd Multilayer printed wiring board
JP2003101244A (en) * 2001-09-27 2003-04-04 Ibiden Co Ltd Multilayer printed wiring board and method of manufacturing the same
JP2007235015A (en) * 2006-03-03 2007-09-13 Matsushita Electric Ind Co Ltd Multilayer wiring board and its manufacturing method
JP2009277916A (en) * 2008-05-15 2009-11-26 Shinko Electric Ind Co Ltd Wiring board, manufacturing method thereof, and semiconductor package
US8119927B2 (en) 2008-05-15 2012-02-21 Shinko Electric Industries Co., Ltd. Wiring board, method for manufacturing the same, and semiconductor package
KR101550467B1 (en) 2008-05-15 2015-09-04 신코 덴키 코교 가부시키가이샤 Wiring board method of manufacturing the same and semiconductor package
KR20100117035A (en) 2009-04-23 2010-11-02 아지노모토 가부시키가이샤 Method for manufacturing printed circuit board
WO2014024754A1 (en) * 2012-08-07 2014-02-13 三菱瓦斯化学株式会社 Circuit board for semiconductor package and method for producing same
JP2015008261A (en) * 2013-05-28 2015-01-15 京セラサーキットソリューションズ株式会社 Wiring board and method of manufacturing the same
US9622347B2 (en) 2014-02-05 2017-04-11 Shinko Electric Industries Co., Ltd. Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP4127442B2 (en) 2008-07-30

Similar Documents

Publication Publication Date Title
US20120125680A1 (en) Multilayered printed circuit board and manufacturing method thereof
WO1999003316A1 (en) Printed wiring board and method for manufacturing the same
JP2003008228A (en) Multilayer printed wiring board and method of manufacturing the same
WO1998047328A1 (en) Adhesive for electroless plating, raw material composition for preparing adhesive for electroless plating and printed wiring board
JP4127442B2 (en) Multilayer build-up wiring board and manufacturing method thereof
JP3311977B2 (en) Adhesive for electroless plating and multilayer printed wiring board
WO2000003570A1 (en) Printed-circuit board and method of manufacture thereof
JP3437451B2 (en) Printed wiring board for mounting IC chip and method of manufacturing the same
JPH10256724A (en) Multilayer printed circuit board
JP4127448B2 (en) Manufacturing method of package substrate
JP4127441B2 (en) Multilayer build-up wiring board manufacturing method
JP3259906B2 (en) Adhesive for electroless plating and printed wiring board
JP4321913B2 (en) Printed wiring board
JPH10247783A (en) Multilayer printed wiring board and manufacture thereof
JP2000315854A (en) Printed wiring board and manufacture thereof
JP2000133941A (en) Multilayer build-up wiring board
JP4037526B2 (en) Solder resist composition and printed wiring board
JP2000101246A (en) Multilayer built-up wiring board and its manufacture
JP2000349427A (en) Printed wiring board, printed wiring board for surface mounting, and surface-mount wiring board
JP3995794B2 (en) Electroless plating adhesive and printed wiring board
JP3459767B2 (en) Printed wiring board
JP2001060765A (en) Method for manufacturing multilayer printed-wiring board
JP2000022304A (en) Printed wiring board
JP2000010276A (en) Solder resist composition and printed wiring board
JP2000022309A (en) Printed wiring board

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080508

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140523

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees