JP4321913B2 - Printed wiring board - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、導体回路上に耐食金属層を介して半田バンプを配設するプリント配線板及び該プリント配線板の製造方法に関するものである。
【０００２】
【従来の技術】
従来、ビルドアップ多層プリント配線板は、例えば、特開平９−１３００５０号に開示される方法にて製造されている。
プリント配線板の導体回路の表面に無電解めっきやエッチングにより、粗化層を形成させる。その後、ロールーコーターや印刷により層間絶縁樹脂を塗布、露光、現像して、層間導通のためのバイアホール開口部を形成させて、ＵＶ硬化、本硬化を経て層間樹脂絶縁層を形成する。さらに、その層間樹脂絶縁層に酸や酸化剤などにより粗化処理を施した粗化面にパラジウムなどの触媒を付ける。そして、薄い無電解めっき膜を形成し、そのめっき膜上にドライフィルムにてパターンを形成し、電解めっきで厚付けしたのち、アルカリでドライフィルムを剥離除去し、エッチングして導体回路を作り出させる。これを繰り返すことにより、ビルドアップ多層プリント配線板が得られる。
【０００３】
また、プリント配線板の最外層は、導体回路を保護するために、ソルダーレジスト層を施す。半田バンプを形成する際には、導体回路との接続のためにソルダーレジスト層の一部を開口し、露出させる。そして、半田パッドとなる部分にニッケル、金層を施した上に半田ペーストを印刷して、リフローを行うことで半田バンプを形成している。
【０００４】
最外層の導体回路は、ソルダーレジスト層との密着を高めるために粗化層が形成されている。粗化層を形成する方法としては、無電解めっきによるもの（例 Ｃｕ−Ｎｉ−Ｐによる合金層により形成させる）、エッチングによって形成させるもの（例 第二銅錯体と有機酸塩とを配合した液によってスプレーや浸積することでエッチングさせている。）や酸化―還元処理によるもの等がある。それにより、ソルダーレジスト層の剥がれや膨れがなくなり、信頼性に優れるプリント配線板が得られる。
【０００５】
また、ソルダーレジスト層の一部を開口して、露出した導体回路上に耐食金属を施すことにより、導体回路からの腐食を保護し、耐食金属層上の半田バンプとの密着性、強度を向上させることが行われている。通常、耐食金属層は、バリアー層の中間層（ニッケル、コバルト、インジウム、パラジウム等）と、表層の貴金属層（金、銀、白金、パラジウム等）との２層以上で形成されている。代表的な例としては、ニッケル−金、ニッケル−銀、ニッケル−パラジウム、パラジウム−金、ニッケル−パラジウム−金などがある。ニッケル層などの中間層を施した後、貴金属層を施しているのは、露出した導体回路上に貴金属層を直接形成させると、当該貴金属層が拡散してしまうからである。貴金属層は、電解めっき、無電解めっき、置換めっきによるめっき膜、蒸着、スパッタなどによる金属膜として形成させることができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、導体回路の粗化層は、耐食金属層を形成する上で耐食性や密着性に悪影響を及ぼしている。例えば、図１７（Ａ）に示すように、ソルダーレジスト層７０に露光、現像の薬液処理を経て開口部７１を設けると、開口部７１の底部に粗化層１６２があると、ソルダーレジスト層や現像液などの有機残さ９９が残り、 バイアホール１６０を形成する銅めっきと中間層７２との間で接続不良や、該中間層７２の未形成、変色や酸化物の形成による異常などを引き起こしたりする。上述した薬液処理に代えて、ソルダーレジスト層に炭酸、エキシマやＹＡＧなどのレーザで開口させても、レーザの照射の熱によりソルダーレジスト層の樹脂残りなどが開口部底部に残ったりする。それにより、前述のような問題を起こす。特に、図１７（Ａ）に示すように、バイアホール１６０上に開口部７１を設ける時、バイアホール１６０の凹部内で樹脂残りを引き起こし易い。
【０００７】
また、図１７（Ｂ）に示すようにバリアー層である中間層７２を施した際に、導体回路１５８の粗化層１６２を完全に被覆できなかったり、中間層７２にポーラス状に隙間が形成したりする。それにより、中間層７２の表面から粗化層１６２が露出し、露出した粗化層１６２の表面に酸化物やリン化合物などが形成されたりする。その上に貴金属層７４を形成すると、リン化合物の拡散、或いは、貴金属の未形成などを起こし、耐食性や密着性が低下する。
【０００８】
更に、図１７（Ｂ）で示すように半田パッド内に粗化層１６２が、ニッケル等の中間層７２を貫通して貴金属層７４に達すると、当該貫通した粗化層１６２に熱が集中してクラック等の原因となることがあった。即ち、ニッケル等の中間層７２は抵抗が高いために、電流を流した際に、当該貫通した粗化層１６２に電流が集中して熱を発生させることがあった。
【０００９】
一方、図１７を参照して上述したように無電解めっきにて粗化層を形成する代わりに、図１８に示すように導体回路１５８上の表面をエッチング処理により粗化層１６４を形成した場合において同様な課題が残る。即ち、粗化層１６４上にめっきにより中間層７２を施した際、粗化層１６４の隙間にめっき液が回り込めず、隙間に気泡１９９が残ることがある。それにより、バイアホール１６０を形成する銅めっきと中間層７２との間で接続不良や、また、完成したプリント配線板において、該気泡に起因する半田バッドの剥離、中間層でクラックが発生することがある。
【００１０】
本発明は、上述した課題を解決するためになされてものであり、その目的とするところは、耐食金属層の剥がれ、クラックを起こすことのない接続性、信頼性に優れるプリント配線板及びプリント配線板の製造方法を提案することにある。
【００１１】
【課題を解決するための手段】
発明者が鋭意研究した結果、ソルダーレジスト層から露出した導体回路部分を平坦にした上に耐食金属層を形成させることにより、前述の問題を防止できることが分かった。また、前述の平坦化した導体回路の表層は、最大高さ（Ｒｊ）を１μｍ以下にすることにより、有機残さなどによる開口部内の断線を防止して、耐食金属層の形成を安定させたプリント配線板を得ることが分かった。特に望ましいのは最大高さが０．７５μｍ以下にすることである。それにより上記の問題を解決できるのに加えて、耐食金属層を無電解めっきで形成するための触媒を付与し易くなり、また、貴金属層の未形成がなくなる。
【００１２】
露出した導体回路の表層が最大高さで１μｍを越えると、前述の問題を引き起こすことが分かった。導体回路を平坦にする方法としては、エッチング液や塩酸、硝酸などの酸などの薬液により粗化層を除去する方法、レーザやプラズマなどによって粗化層を除去する方法や、耐食めっき以外の金属層で粗化層を被覆する方法の３通りがある。その詳細について以下に説明する。
【００１３】
１つ目は薬液により化学的に粗化層を除去する方法である。その方法に用いられる薬液は、過硫酸ナトリウム、過硫酸アンモニウム、塩化第二鉄、塩化第二銅などの通常プリント配線板に用いられるエッチング液や塩酸、硝酸などの酸である。その薬液の濃度を適時調整して浸積したり、スプレーしたりして、露出した開口部内の導体回路の粗化層を溶解、又は一定範囲まで除去させる。それぞれの薬液の濃度は、形成する粗化層によって異なるために一概にはあらわせられない。その代わり粗化層を除去する除去速度は、エッチング液、酸ともに１〜５μｍ／ｍｉｎ．の範囲で行うのがよい。特に２〜４μｍ／ｍｉｎ．の範囲で行うのが望ましい。除去速度は、１μｍ／ｍｉｎ．未満では、粗化層の除去が確実に行われないために、平坦にできなかったり、溶解、除去に時間がかかりすぎるから実用的でない。５μｍ／ｍｉｎ．を越えると、粗化層だけでなく、開口部内の導体回路の線細り、断線を引き起こしたりし、除去の制御も難しくなる。平坦になった導体回路上にスマッドの残留、酸化膜が形成することがあるので、その後１０％程度の硫酸溶液に浸して除去してもよい。
【００１４】
２つ目は、機械的、物理的に除去する方法である。炭酸、エキシマ、ＹＡＧなどのレーザ、或いは、酸素、窒素、四塩化炭素などのプラズマを露出した導体回路に照射することによって、粗化層を除去する。レーザやプラズマを照射して粗化層の凹凸の凸部を焼き切ることにより、露出した導体回路上の有機残さをなくして平坦にする。また、開口部内に照射した熱により、粗化層の凸部を溶解させたり、あるいは照射した気体の圧力などで削り取ることによっても平坦にさせれる。その除去条件は、レーザの場合は形成する粗化層にもよるが、１ショットで行ってもよいし、数ショットに分けて行ってもよい。ソルダーレジスト層の損傷を小さくするためには、数ショットに分けて行う方がよい。また例えば、ソルダーレジスト層に開口を形成する際には、高出力で数ショットに分けて行い、開口を形成した後は１ショットで粗化層の熱溶解、除去を行ってもよい。出力やパルス幅などのレーザ照射条件は、形成される粗化層の粗化方法や平均粗度の大きさなどの粗化層を形成する要因、ソルダーレジスト層の樹脂、硬化剤、その他の添加剤の比率、硬度や厚みなどの因子によって異なるが、それぞれに合わせて設定するほうがよい。レーザも炭酸、ＹＡＧ、エキシマなどで導体回路の粗化層を除去し、平坦にすることができるものを使用できる。
【００１５】
プラズマの場合には、真空状態にしてプラズマ放射量５００〜８０００Ｗ、気体供給圧も０．１〜５．０ＭＰａ、処理時間５分〜３０分程度で行うことで粗化層と有機残さを同時に除去できる。各条件以上でプラズマ放射を行うと、ソルダーレジスト層によっては酸化や炭化してしまう。このため、条件は、粗化層の除去だけでなく、ソルダーレジスト層の表層の状態にも注意する必要がある。場合によっては、レーザとプラズマ処理とを経る方法や酸処理を経てもよい。
【００１６】
３つ目は、耐食金属以外の金属で粗化層を被覆する方法である。金属層で平坦にした後、耐食金属を形成させるものである。金属を被覆する方法は、めっき、電着、蒸着によって行う。厚みは、粗化層を完全に被覆する方法や粗化層の上面を露出する方法があるが、平坦にする方法であればどちらでもよい。
【００１７】
上記３つの方法のうち、レーザで行うのがよい。その理由としては、開口部の形成と導体回路の平坦化を同時に行うことができるからである。また、３つの方法の内、２つ以上の方法を混合して行ってもよい。露出した導体回路の平均粗度が１μｍ以下になるようにできれば、特に限定しない。
【００１８】
平坦にした導体回路上に、バリアー層である中間層をニッケル、パラジウム、コバルト、チタンなどの耐食金属で形成させる。中間層は、電解めっき、無電解めっき、置換めっきなどめっき、電着、蒸着などの方法で形成させる。特に耐食性、強度の点からニッケル、パラジウムで形成するのがよい。中間層の厚みは、０．１〜２０μｍの範囲で形成させるのがよい。０．１μｍ未満では、導体回路を完全に被覆できない場合があり、２０μｍを越えるとソルダーレジスト層からはみ出しやすくなるからである。中間層は、単層でも２層以上でもよい。２層以上で形成する場合、ニッケルーニッケルなどの同一の金属を形成するのも、ニッケルーパラジウムやパラジウムーニッケルなどの異なる金属を積層するのもよい。その際、各層の厚みは、下地の層の金属が被覆できて、ソルダーレジスト層からはみ出さないようにする必要がある。
【００１９】
次に、上層の貴金属層は、金、銀、白金の中から選ばれる金属で形成される。形成方法は、中間層と同様の方法で行うのがよい。貴金属層は、耐食性の点から金、銀で形成するのがよい。貴金属層は０．０１〜１μｍの範囲で形成するのがよい。０．０１μｍ未満では、中間層を完全に被覆することができなかったり、耐食性、信頼性に問題を引き起こしたりする。１μｍを越えると、上述の範囲と比べても、耐食性、信頼性に向上が見られなく、プリント板が高価になりすぎる。貴金属層の上には、Ｓｎ／Ｐｂ、Ｓｎ／Ａｇ、Ｓｎ／Ｓｂなどの半田ペーストを印刷して、リフローを経て、半円状の半田バンプを形成せる。
【００２０】
本発明のプリント配線基板を製造する方法について説明する。以下の方法は、セミアディティブ法によるものであるが、フルアディティブ法を採用してもよい。
まず、基板の表面に導体回路を形成した配線基板を作成する。基板としては、ガラスエポキシ基板、ポリイミド基板、ビスマレイミド−トリアジン樹脂基板等の樹脂絶縁基板、銅張り積層板、セラミック基板、金属基板等の基板に無電解めっき用接着剤層を形成する。この接着剤層表面を粗化して粗化面とし、この粗化面全体に薄付けの無電解めっきを施し、めっきレジストを形成する。めっきレジスト非形成部分に厚付けの電解めっきを施した後、めっきレジストを除去する。その後、エッチング処理して、電解めっき膜と無電解めっき膜とからなる導体回路を形成する。導体回路は、いずれも銅パタ−ンがよい。
【００２１】
導体回路を形成した基板には、導体回路あるいはスル−ホ−ルにより、凹部が形成される。その凹部を埋めるために樹脂充填剤を塗布する。乾燥した後、不要な樹脂充填剤を研磨により研削する。その後、導体回路を露出させたのち、樹脂充填剤を本硬化させる。
【００２２】
次いで、露出した導体回路に粗化層を設ける。形成される粗化層は、エッチング処理、研磨処理、酸化処理、酸化還元処理により形成された銅の粗化面、またはめっき皮膜により形成された粗化面が望ましい。
【００２３】
本発明で使用される無電解めっき用接着剤は、硬化処理された酸あるいは酸化剤に可溶性の耐熱性樹脂粒子が、酸あるいは酸化剤に難溶性の未硬化の耐熱性樹脂中に分散されてなるものが最適である。
酸、酸化剤で処理することにより、耐熱性樹脂粒子が溶解除去されて、表面に蛸つぼ状のアンカーからなる粗化面を形成できる。
【００２４】
上述した無電解めっき用接着剤において、特に硬化処理された当該耐熱性樹脂粒子としては、▲１▼平均粒径が10μｍ以下の耐熱性樹脂粉末、▲２▼平均粒径が２μｍ以下の耐熱性樹脂粉末を凝集させた凝集粒子、▲３▼平均粒径が２〜10μｍの耐熱性粉末樹脂粉末と平均粒径が２μｍ以下の耐熱性樹脂粉末との混合物、▲４▼平均粒径が２〜10μｍの耐熱性樹脂粉末の表面に平均粒径が２μｍ以下の耐熱性樹脂粉末または無機粉末のいずれか少なくとも１種を付着させてなる疑似粒子、▲５▼平均粒径が０．１〜０．８μｍの耐熱性粉末樹脂粉末と平均粒径が０．８μｍを越え、２μｍ未満の耐熱性樹脂粉末との混合物、▲６▼平均粒径が０．１〜１．０μｍの耐熱性粉末樹脂粉末を用いることが望ましい。これらは、より複雑なアンカーを形成できるからである。
【００２５】
当該酸あるいは、酸化剤に難溶性の耐熱性樹脂としては、「熱硬化性樹脂および熱可塑性樹脂からなる樹脂複合体」又は「感光性樹脂および熱可塑性樹脂からなる樹脂複合体」からなることが望ましい。前者については耐熱性が高く、後者についてはバイアホ−ル用の開口をフォトリソグラフィ−により形成できるからである。
【００２６】
当該熱硬化性樹脂としては、エポキシ樹脂、フェノ−ル樹脂、ポリイミド樹脂などを使用できる。また、感光化する場合は、メタクリル酸やアクリル酸などと熱硬化基をアクリル化反応させる。特にエポキシ樹脂のアクリレ−トが最適である。
エポキシ樹脂としては、フェノ−ルノボラック型、クレゾ−ルノボラック型などのノボラック型エポキシ樹脂、ジシクロペンタジエン変成した脂環式エポキシ樹脂などを使用することができる。
【００２７】
熱可塑性樹脂としては、ポリエ−テルスルフォン（ＰＥＳ）、ポリスルホォン（ＰＳＦ）、ポリフェニレンスルフォン（ＰＰＳ）、ポリフェニレンサルファイド（ＰＰＥＳ），ポリフェニルエ−テル（ＰＰＥ）、ポリエ−テルイミド（ＰＩ）などを使用できる。
【００２８】
熱硬化性樹脂（感光性樹脂）と熱可塑性樹脂の混合割合は、熱硬化性樹脂（感光性樹脂）／熱可塑性樹脂＝９５／５〜５０／５０がよい。耐熱性を損なうことなく、高い靭性値を確保できる。
当該耐熱性樹脂粒子の混合比は、耐熱性樹脂マトリックスの固形分に対して５〜５０重量％、望ましくは１０〜４０重量％がよい。
【００２９】
耐熱性粒子は、アミノ樹脂（メラミン樹脂、尿素樹脂、グアナミン樹脂）、エポキシ樹脂などがよい。
なお、接着剤は、組成の異なる２層により構成してもよい。
【００３０】
次に、層間絶縁樹脂層を硬化する一方で、その層間樹脂樹脂層にはバイアホ−ル形成用の開口を設ける。
層間絶縁樹脂層の硬化処理は、無電解めっき用接着剤の樹脂マトリックスが熱硬化樹脂である場合は、レ−ザ−光や酸素プラズマ等を用いて開口し、感光性樹脂である場合は露光現像処理にて開口する。なお、露光現像処理は、バイアホ−ル形成のための円パタ−ンが描画されたフォトマスク（ガラス基板がよい）を、円パタ−ン側を感光性の層間樹脂絶縁層の上に密着させて載置した後、露光、現像処理する。
【００３１】
次に、バイアホ−ル形成用開口を設けた層間樹脂絶縁層（無電解めっき用接着剤層）の表面を粗化する。特に本発明では、無電解めっき用接着剤層の表面に存在する耐熱性樹脂粒子を酸、又は酸化剤で溶解除去することにより、接着剤層表面を粗化処理する。このとき、層間絶縁樹脂層に粗化層が形成される。
【００３２】
上記酸処理としては、リン酸、塩酸、硫酸、又は蟻酸や酢酸等の有機酸を用いることができる。特に有機酸を用いるのが望ましい。粗化処理した場合に、バイアホ−ルから露出する金属導体層を腐食させにくいからである。
上記酸化処理は、クロム酸、過マンガン酸塩（過マンガン酸カリウム等）を用いることが望ましい。
上記粗化層は、最大粗度Ｒｍａｘ０．１〜２０μｍがよい。厚すぎると粗化層自体が損傷、剥離しやすく、薄すぎると密着性が低下するからである。特にセミアディティブ法では、０．１〜５μｍがよい。密着性を確保しつつ、無電解めっき膜を除去できるからである。
【００３３】
次に、粗化し触媒核を付与した層間絶縁樹脂上の全面に薄付けの無電解めっき膜を形成する。この無電解めっき膜は、無電解銅めっきがよく、その厚みは、１〜５μｍ，より望ましくは２〜３μｍとする。なお、無電解銅めっき液としては、常法で採用される液組成のものを使用できる。例えば、硫酸銅：29ｇ／ｌ、炭酸ナトリウム：25ｇ／ｌ、ＥＤＴＡ：140 ｇ／ｌ、水酸化ナトリウム：40ｇ／ｌ、37％ホルムアルデヒド： 150ｍｌ、（ＰＨ＝11.5）からなる液組成のものがよい。
【００３４】
次に、このように形成した無電解めっき膜上に感光性樹脂フィルム（ドライフィルム）をラミネ−トし、この感光性樹脂フィルム上に、めっきレジストパタ−ンが描画されたフォトマスク（ガラス基板がよい）を密着させて載置し、露光し、現像処理することにより、めっきレジストパタ−ンを配設した非導体部分を形成する。
【００３５】
次に、無電解銅めっき膜上の非導体部分以外に電解めっき膜を形成し、導体回路とバイアホ−ルとなる導体部を設ける。電解めっきとしては、電解銅めっきをもちいることが望ましく、その厚みは、１０〜２０μｍがよい。
【００３６】
次に、非導体回路部分のめっきレジストを除去した後、さらに、硫酸と過酸化水素の混合液や過硫酸ナトリウム、過硫酸アンモニウム、塩化第二鉄、塩化第二銅等のエッチング液にて無電解めっき膜を除去し、無電解めっき膜と電解めっき膜の２層からなる独立した導体回路とバイアホ−ルを得る。なお、非導体部分に露出した粗化面上のパラジウム触媒核は、クロム酸、硫酸過水等により溶解除去する。
【００３７】
次いで、表層の導体回路に粗化層を形成する。形成される粗化層は、銅―ニッケルーリンからなる合金粗化層などを無電解めっき膜、第二銅錯体と有機酸塩など配合したエッチング処理、研磨処理、酸化処理、酸化還元処理により形成された粗化面であることが望ましい。
【００３８】
次いで、当該導体回路上にソルダ−レジスト層を形成する。本願発明におけるソルダーレジスト層の厚さは、５〜４０μｍがよい。薄すぎるとソルダーダムとして機能せず、厚すぎると開口しにくくなる上、半田体と接触し半田体に生じるクラックの原因となるからである。
ソルダーレジスト層としては、種々の樹脂を使用でき、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂のアクリレート、ノボラック型エポキシ樹脂、ノボラック型エポキシ樹脂のアクリレートをアミン系硬化剤やイミダゾール硬化剤などで硬化させた樹脂を使用できる。
特に、ソルダーレジスト層に開口を設けて半田バンプを形成する場合には、「ノボラック型エポキシ樹脂もしくはノボラック型エポキシ樹脂のアクリレート」からなり、「イミダゾール硬化剤」を硬化剤として含むものが好ましい。
【００３９】
このような構成のソルダーレジスト層は、鉛のマイグレーション（鉛イオンがソルダーレジスト層内を拡散する現象）が少ないという利点を持つ。しかも、このソルダーレジスト層は、ノボラック型エポキシ樹脂のアクリレートをイミダゾール硬化剤で硬化した樹脂層であり、耐熱性、耐アルカリ性に優れ、はんだが溶融する温度（200 ℃前後）でも劣化しないし、ニッケルめっきや金めっきのような強塩基性のめっき液で分解することもない。
【００４０】
しかしながら、このようなソルダーレジスト層は、剛直骨格を持つ樹脂で構成されるので剥離が生じやすい。本発明に係る粗化層は、このような剥離を防止するためには有効である。
【００４１】
ここで、上記ノボラック型エポキシ樹脂のアクリレートとしては、フェノールノボラックやクレゾールノボラックのグリシジルエーテルを、アクリル酸やメタクリル酸などと反応させたエポキシ樹脂などを用いることができる。
上記イミダゾール硬化剤は、25℃で液状であることが望ましい。液状であれば均一混合できるからである。
このような液状イミダゾール硬化剤としては、1-ベンジル−2-メチルイミダゾール（品名：1B2MZ ）、1-シアノエチル−2-エチル−4-メチルイミダゾール（品名：2E4MZ-CN）、4-メチル−2-エチルイミダゾール（品名：2E4MZ ）を用いることができる。
【００４２】
このイミダゾール硬化剤の添加量は、上記ソルダーレジスト組成物の総固形分に対して１〜１０重量％とすることが望ましい。この理由は、添加量がこの範囲内にあれば均一混合がしやすいからである。
上記ソルダーレジストの硬化前組成物は、溶媒としてグリコールエーテル系の溶剤を使用することが望ましい。
このような組成物を用いたソルダーレジスト層は、遊離酸素が発生せず、銅パッド表面を酸化させない。また、人体に対する有害性も少ない。
【００４３】
このようなグリコールエーテル系溶媒としては、下記構造式のもの、特に望ましくは、ジエチレングリコールジメチルエーテル（ＤＭＤＧ）およびトリエチレングリコールジメチルエーテル（ＤＭＴＧ）から選ばれるいずれか少なくとも１種を用いる。これらの溶剤は、30〜50℃程度の加温により反応開始剤であるベンゾフェノンやミヒラーケトンを完全に溶解させることができるからである。
CH_３Ｏ-(CH_２CH_２Ｏ) _ｎ −CH_３ （ｎ＝１〜５）
このグリコールエーテル系の溶媒は、ソルダーレジスト組成物の全重量に対して10〜40wt％がよい。
以上説明したようなソルダーレジスト組成物には、その他に、各種消泡剤やレベリング剤、耐熱性や耐塩基性の改善と可撓性付与のために熱硬化性樹脂、解像度改善のために感光性モノマーなどを添加することができる。
例えば、レベリング剤としてはアクリル酸エステルの重合体からなるものがよい。また、開始剤としては、チバガイギー製のイルガキュアＩ９０７、光増感剤としては日本化薬製のＤＥＴＸ−Ｓがよい。
さらに、ソルダーレジスト組成物には、色素や顔料を添加してもよい。配線パターンを隠蔽できるからである。この色素としてはフタロシアニングリーンを用いることが望ましい。
【００４４】
添加成分としての上記熱硬化性樹脂としては、ビスフェノール型エポキシ樹脂を用いることができる。このビスフェノール型エポキシ樹脂には、ビスフェノールＡ型エポキシ樹脂とビスフェノールＦ型エポキシ樹脂があり、耐塩基性を重視する場合には前者が、低粘度化が要求される場合（塗布性を重視する場合）には後者がよい。
【００４５】
添加成分としての上記感光性モノマーとしては、多価アクリル系モノマーを用いることができる。多価アクリル系モノマーは、解像度を向上させることができるからである。例えば、日本化薬製のＤＰＥ−６Ａ又は、共栄社化学製のＲ−６０４ような多価アクリル系モノマーが望ましい。
【００４６】
また、これらのソルダーレジスト組成物は、２５℃で０．５〜１０Ｐａ・ｓ、より望ましくは１〜１０Ｐａ・ｓがよい。ロールコータで塗布しやすい粘度だからである。ソルダ−レジスト形成後、開口部を形成する。その開口は、露光、現像処理により形成する。
【００４７】
その後、ソルダーレジスト層形成後に開口部から露出した導体回路をエッチング処理、酸処理、レーザ処理、プラズマ処理を行い粗化層を除去又は平坦化する。また、あるいは耐食金属以外の金属で粗化層を被覆して平坦にする。方法については種々の方法を混合してもよい。それにより、導体回路の表面の平均粗度を１μｍ以下にする。
【００４８】
平坦になった導体回路上にバリアー層として中間層を形成させる。形成には、無電解めっき層などのめっき膜、あるいは、電着、蒸着によって金属膜を形成させる。中間層は２層以上で形成してもよい。
【００４９】
中間層として、例えば無電解めっきにてニッケルめっき層を形成させる。ニッケルめっき液の組成の例として硫酸ニッケル４．５ｇ／ｌ、次亜リン酸ナトリウム２５ｇ／ｌ、クエン酸ナトリウム４０ｇ／ｌ、ホウ酸１２ｇ／ｌ、チオ尿素０．１ｇ／ｌ（ＰＨ＝１１）がある。脱脂液により、ソルダ−レジスト層開口部、表面を洗浄し、パラジウムなどの触媒を開口部に露出した導体部分に付与し、活性化させる。その後、めっき液に浸漬し、ニッケルめっき層を形成させた。
【００５０】
ニッケルめっき層の厚みは、０．５〜２０μｍで形成されるのがよい。特に望ましいのは３〜１０μｍの厚みで形成されるのがよい。０．５μｍ未満では、半田バンプとニッケルめっき層の接続が取りにくくなる。また、２０μｍを超えると、開口部に形成した半田バンプが収まりきれず、剥がれたりすることがある。その後、貴金属層を形成させる。形成には電解めっきなどのめっき膜、あるいは、電着、蒸着によって金属膜を形成させる。例えば、ニッケルめっき層形成後、金めっきにて金めっき層を形成させる。厚みは、０．０３μｍである。
【００５１】
上述の例は、中間層としてニッケル、貴金属層を金で形成したものであるが、ニッケル以外に、パラジウム、チタンなどで形成する場合などがあり、金以外に銀、白金などがある。また、貴金属層を２層以上で形成してもよい。例を挙げると置換めっき、無電解めっきを経て、金めっき層を０．０５μｍ形成させるのもよい。
【００５２】
開口部に耐食金属層を施した後、半田ペーストを印刷により開口部内に充填する。その後、温度２５０℃にした窒素リフローを通し、半田バンプを開口部内に形成する。
【００５３】
【発明の実施の形態】
以下、本発明の実施例について図を参照して説明する。
先ず、本発明の第１実施例に係わるプリント配線板の構成について図７及び図１０を参照して説明する。本実施例では、プリント配線板として多層プリント配線板について説明する。図７は該多層プリント配線板１０の断面図を、図１０は図７中、多層プリント配線板１０の円で囲んだ部分を拡大して示している。図７に示すように、多層プリント配線板１０ではコア基板３０の表面及び裏面に導体回路３４，３４が形成され、更に該導体回路３４，３４の上にビルドアップ配線層８０Ａ、８０Ｂが形成されている。該ビルドアップ層８０Ａ、８０Ｂは、バイアホール６０及び導体回路５８の形成された層間樹脂絶縁層５０とバイアホール１６０及び導体回路１５８の形成された層間樹脂絶縁層１５０から成る。当該層間樹脂絶縁層１５０の上にはソルダーレジスト７０が形成されており、該ソルダーレジスト７０の開口部７１を介して、バイアホール１６０及び導体回路１５８（半田パッド７７）に半田バンプ７６が形成されている。
【００５４】
次に図１０を参照して最外層の導体回路について説明する。図１０は図７中、多層プリント配線板１０の円で囲んだ部分を拡大して示している。ソルダーレジスト７０の開口部７１で、バイアホール１６０及び導体回路１５８上には、厚さ５μｍのニッケルめっき層７２が形成されている。さらにニッケルめっき層７２の上に厚さ０．０３μｍの金めっき層７４が形成されている。そして、該金めっき層７４の上に半田バンプ７６が形成されている。ここで、バイアホール１６０及び導体回路１５８上には、ソルダーレジスト７０との密着性を改善するために無電解めっきからなる粗化層１６２が形成されている。本実施形態において、ソルダーレジスト層７０の開口部７１から露出した導体回路１５８の粗化層１６２は、後述するようにエッチング処理により平均粗度（Ｒａ）を１μｍ以下に平坦化されている。これにより、粗化層１６２に有機残さが残ることを防止し、該バイアホール１６０及び導体回路１５８とニッケルめっき層７２との密着性を高め、ニッケルめっき層７２の剥離を防止している。また、粗化層１６２が金めっき層７４まで貫通しないため、当該金めっき層７４の信頼性を低下させることがなく、更に、金めっき層７４まで貫通した粗化層による熱集中が発生することがない。
【００５５】
引き続き、上記多層プリント配線板１０の製造方法について説明する。ここでは、先ず、第１実施例の多層プリント配線板の製造方法に用いるＡ．無電解めっき用接着剤、Ｂ．層間樹脂絶縁剤、Ｃ．樹脂充填剤の組成について説明する。
【００５６】
Ａ．無電解めっき用接着剤調製用の原料組成物（上層用接着剤）
〔樹脂組成物▲１▼〕
クレゾールノボラック型エポキシ樹脂（日本化薬製、分子量2500）の25％アクリル化物を80wt％の濃度でＤＭＤＧに溶解させた樹脂液を35重量部、感光性モノマー（東亜合成製、アロニックスＭ315 ）3.15重量部、消泡剤（サンノプコ製、Ｓ−65）0.5 重量部、ＮＭＰ 3.6重量部を攪拌混合して得た。
〔樹脂組成物▲２▼〕
ポリエーテルスルフォン（ＰＥＳ）12重量部、エポキシ樹脂粒子（三洋化成製、ポリマーポール）の平均粒径 1.0μｍのものを 7.2重量部、平均粒径 0.5μｍのものを3.09重量部、を混合した後、さらにＮＭＰ30重量部を添加し、ビーズミルで攪拌混合して得た。
〔硬化剤組成物▲３▼〕
イミダゾール硬化剤（四国化成製、2E4MZ-CN）２重量部、光開始剤（チバガイギー製、イルガキュア Ｉ−907 ）２重量部、光増感剤（日本化薬製、DETX-S）0.2 重量部、ＮＭＰ 1.5重量部を攪拌混合して得た。
【００５７】
Ｂ．層間樹脂絶縁剤調製用の原料組成物（下層用接着剤）
〔樹脂組成物▲１▼〕
クレゾールノボラック型エポキシ樹脂（日本化薬製、分子量2500）の25％アクリル化物を80wt％の濃度でＤＭＤＧに溶解させた樹脂液を35重量部、感光性モノマー（東亜合成製、アロニックスＭ315 ）４重量部、消泡剤（サンノプコ製、Ｓ−65）0.5 重量部、ＮＭＰ 3.6重量部を攪拌混合して得た。
〔樹脂組成物▲２▼〕
ポリエーテルスルフォン（ＰＥＳ）12重量部、エポキシ樹脂粒子（三洋化成製、ポリマーポール）の平均粒径 0.5μｍのものを 14.49重量部、を混合した後、さらにＮＭＰ30重量部を添加し、ビーズミルで攪拌混合して得た。
〔硬化剤組成物▲３▼〕
イミダゾール硬化剤（四国化成製、2E4MZ-CN）２重量部、光開始剤（チバガイギー製、イルガキュア Ｉ−907 ）２重量部、光増感剤（日本化薬製、DETX-S）0.2 重量部、ＮＭＰ1.5 重量部を攪拌混合して得た。
【００５８】
Ｃ．樹脂充填剤調製用の原料組成物
〔樹脂組成物▲１▼〕
ビスフェノールＦ型エポキシモノマー（油化シェル製、分子量310 、YL983U） 100重量部、表面にシランカップリング剤がコーティングされた平均粒径 1.6μｍのSiＯ_２ 球状粒子（アドマテック製、CRS 1101−CE、ここで、最大粒子の大きさは後述する内層銅パターンの厚み（15μｍ）以下とする） 170重量部、レベリング剤（サンノプコ製、ペレノールＳ４）1.5 重量部を攪拌混合することにより、その混合物の粘度を23±１℃で45,000〜49,000cps に調整して得た。
〔硬化剤組成物▲２▼〕
イミダゾール硬化剤（四国化成製、2E4MZ-CN）6.5 重量部。
【００５９】
プリント配線板の製造
(1) 厚さ１mmのガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂からなる基板３０の両面に18μｍの銅箔３２がラミネートされている銅張積層板３０Ａを出発材料とした（図１の工程（Ａ））。まず、この銅張積層板をドリル削孔し、無電解めっき処理を施し、パターン状にエッチングすることにより、基板の両面に内層銅パターン３４とスルーホール３６を形成した（工程（Ｂ））。
【００６０】
(2) 内層銅パターン３４およびスルーホール３６を形成した基板３０を水洗いし、乾燥した後、酸化浴（黒化浴）として、NaOH（10ｇ／ｌ），NaClO_２ （40ｇ／ｌ）， Na_３PO_４（６ｇ／ｌ）、還元浴として、NaOH（10ｇ／ｌ），NaBH_４ （６ｇ／ｌ）を用いた酸化−還元処理により、内層銅パターン３４およびスルーホール３６の表面に粗化層３８を設けた（工程（Ｃ））。
【００６１】
(3) Ｃの樹脂充填剤調製用の原料組成物を混合混練して樹脂充填剤を得た。
【００６２】
(4) 上記(3) で得た樹脂充填剤を、調製後24時間以内に導体回路間あるいはスルーホール３６内に塗布、充填した。
塗布方法として、スキ−ジを用いた印刷法で行った。１回目の印刷塗布は、主にスルーホール３６内を充填して、乾燥炉内の温度100 ℃，２０分間乾燥させた。
また、２回目の印刷塗布は、主に導体回路（内層銅パターン）３４の形成で生じた凹部を充填して、導体回路３４と導体回路３４との間およびスルーホール３６内を樹脂充填剤４０で充填させたあと、前述の乾燥条件で乾燥させた（工程（Ｄ））。
【００６３】
(5) 上記(4) の処理を終えた基板３０の片面を、＃600 のベルト研磨紙（三共理化学製）を用いたベルトサンダー研磨により、内層銅パターン３４の表面やスルーホール３６のランド３６ａ表面に樹脂充填剤が残らないように研磨し、次いで、前記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った（図２の工程（Ｅ））。
次いで、100 ℃で１時間、 150℃で１時間、の加熱処理を行って樹脂充填剤４０を硬化した。
【００６４】
このようにして、スルーホール３６等に充填された樹脂充填剤４０の表層部および内層導体回路３４上面の粗化層３８を除去して基板両面を平滑化し、樹脂充填剤４０と内層導体回路３４の側面とが粗化層３８を介して強固に密着し、またスルーホール３６の内壁面と樹脂充填剤４０とが粗化層３８を介して強固に密着した配線基板を得た。即ち、この工程により、樹脂充填剤４０の表面と内層銅パターン３４の表面が同一平面となる。
【００６５】
(6) 導体回路３４を形成した基板３０にアルカリ脱脂してソフトエッチングして、次いで、塩化パラジウムと有機酸からなる触媒溶液で処理して、Ｐｄ触媒を付与し、この触媒を活性化した後、硫酸銅３．９×１０^−２ｍｏｌ／ｌ、硫酸ニッケル３．８×１０^−３ｍｏｌ／ｌ、クエン酸ナトリウム７．８×１０^−３ｍｏｌ／ｌ、次亜りん酸ナトリウム２．３×１０^−１ｍｏｌ／ｌ、界面活性剤（日信化学工業製、サーフィール４６５）１．１×１０^−４ｍｏｌ／ｌ、ＰＨ＝９からなる無電解めっき液に浸積し、浸漬１分後に、４秒当たり１回に割合で縦、および、横振動させて、導体回路およびスルーホールのランドの表面にＣｕ−Ｎｉ−Ｐからなる針状合金の被覆層及び粗化層４２を設けた（工程（Ｆ））。
さらに、ホウフっ化スズ０．１ｍｏｌ／ｌ、チオ尿素１．０ｍｏｌ／ｌ、温度３５℃、ＰＨ＝１．２の条件でＣｕ−Ｓｎ置換反応させ、粗化層の表面に厚さ０．３μｍＳｎ層（図示せず）を設けた。
【００６６】
(7) Ｂの層間樹脂絶縁剤調製用の原料組成物を攪拌混合し、粘度1.5 Pa・ｓに調整して層間樹脂絶縁剤（下層用）を得た。
次いで、Ａの無電解めっき用接着剤調製用の原料組成物を攪拌混合し、粘度７Pa・ｓに調整して無電解めっき用接着剤溶液（上層用）を得た。
【００６７】
(8) 上記(6) の基板３０の両面に、上記(7) で得られた粘度 1.5Pa・ｓの層間樹脂絶縁剤（下層用）４４を調製後24時間以内にロールコータで塗布し、水平状態で20分間放置してから、60℃で30分の乾燥（プリベーク）を行い、次いで、前記(7) で得られた粘度７Pa・ｓの感光性の接着剤溶液（上層用）４６を調製後24時間以内に塗布し、水平状態で20分間放置してから、60℃で30分の乾燥（プリベーク）を行い、厚さ35μｍの接着剤層５０αを形成した（工程（Ｇ））。
【００６８】
(9) 上記(8) で接着剤層を形成した基板３０の両面に、85μｍφの黒円５１ａが印刷されたフォトマスクフィルム５１を密着させ、超高圧水銀灯により 500mJ／cm^２ で露光した（工程（Ｈ））。これをＤＭＴＧ溶液でスプレー現像し、さらに、当該基板を超高圧水銀灯により3000mJ／cm^２ で露光し、100 ℃で１時間、120 ℃で１時間、その後 150℃で３時間の加熱処理（ポストベーク）をすることにより、フォトマスクフィルムに相当する寸法精度に優れた85μｍφの開口（バイアホール形成用開口）４８を有する厚さ35μｍの層間樹脂絶縁層（２層構造）５０を形成した（図３の工程（Ｉ））。なお、バイアホールとなる開口４８には、スズめっき層（図示せず）を部分的に露出させた。
【００６９】
(10)開口４８が形成された基板３０を、クロム酸に19分間浸漬し、層間樹脂絶縁層の表面に存在するエポキシ樹脂粒子を溶解除去することにより、当該層間樹脂絶縁層５０の表面を粗化し、その後、中和溶液（シプレイ社製）に浸漬してから水洗いした（工程（Ｊ））。
さらに、粗面化処理（粗化深さ６μｍ）した該基板の表面に、パラジウム触媒（アトテック製）を付与することにより、層間樹脂絶縁層５０の表面およびバイアホール用開口４８の内壁面に触媒核を付けた。
【００７０】
(11)以下に示す組成の無電解銅めっき水溶液中に基板を浸漬して、粗面全体に厚さ0.6 〜1.2 μｍの無電解銅めっき膜５２を形成した（工程（Ｋ））。
〔無電解めっき水溶液〕
ＥＤＴＡ 0.08 mol ／ｌ
硫酸銅 0.03 mol ／ｌ
ＨＣＨＯ 0.05 mol ／ｌ
ＮａＯＨ 0.05 mol ／ｌ
α、α’−ビピリジル 80 mg／ｌ
ＰＥＧ 0.10 ｇ／ｌ
〔無電解めっき条件〕
65℃の液温度で20分
【００７１】
(12)上記(11)で形成した無電解銅めっき膜５２上に市販の感光性ドライフィルムを張り付け、マスクを載置して、100 mJ／cm^２ で露光、0.8 ％炭酸ナトリウムで現像処理し、厚さ15μｍのめっきレジスト５４を設けた（工程（Ｌ））。
【００７２】
(13)ついで、レジスト非形成部分に以下の条件で電解銅めっきを施し、厚さ15μｍの電解銅めっき膜５６を形成した（図４の工程（Ｍ））。
〔電解めっき水溶液〕
硫酸 2.24 mol ／ｌ
硫酸銅 0.26 mol ／ｌ
添加剤（アトテックジャパン製、カパラシドＨＬ）
19.5 ml／ｌ
〔電解めっき条件〕
電流密度 １ Ａ／dm^２
時間 65 分
温度 22±2 ℃
【００７３】
(14)めっきレジスト54を５％ＫＯＨで剥離除去した後、そのめっきレジスト下の無電解めっき膜５２を硫酸と過酸化水素の混合液でエッチング処理して溶解除去し、無電解銅めっき膜５２と電解銅めっき膜５６からなる厚さ18μｍの導体回路５８（バイアホール６０を含む）を形成した（工程（Ｎ））。
【００７４】
(15)(6)と同様の処理を行い、第二銅錯体と有機酸とを含有するエッチング液によって粗化層６２を形成し、さらにその表面にSn置換を行った（工程（Ｏ））。
【００７５】
(16)前述(7) 〜(15)の工程を繰り返すことにより、さらに上層の層間樹脂絶縁層１５０及び導体回路１５８とバイアホール１６０とを形成し、多層配線基板を得た。但し、表層の粗化面１６２には、Sn置換は行わなかった（工程（Ｐ））。
【００７６】
(17)一方、ＤＭＤＧに溶解させた60重量％のクレゾールノボラック型エポキシ樹脂（日本化薬製）のエポキシ基50％をアクリル化した感光性付与のオリゴマー（分子量4000）を 46.67ｇ、メチルエチルケトンに溶解させた80重量％のビスフェノールＡ型エポキシ樹脂（油化シェル製、エピコート1001）15.0ｇ、イミダゾール硬化剤（四国化成製、2E4MZ-CN）1.6 ｇ、感光性モノマーである多価アクリルモノマー（日本化薬製、Ｒ604 ）３ｇ、同じく多価アクリルモノマー（共栄社化学製、DPE6A ） 1.5ｇ、分散系消泡剤（サンノプコ社製、Ｓ−65）0.71ｇを混合し、さらにこの混合物に対して光開始剤としてのベンゾフェノン（関東化学製）を２ｇ、光増感剤としてのミヒラーケトン（関東化学製）を 0.2ｇ加えて、粘度を25℃で 2.0Pa・ｓに調整したソルダーレジスト組成物を得た。
なお、粘度測定は、Ｂ型粘度計（東京計器、 DVL-B型）で 60rpmの場合はローターNo.4、６rpm の場合はローターNo.3によった。
【００７７】
(18)上記(16)で得られた多層プリント配線基板の両面に、上記ソルダーレジスト組成物７０αを20μｍの厚さで塗布した（図５の工程（Ｑ））。次いで、70℃で20分間、70℃で30分間の乾燥処理を行った後、円パターン（マスクパターン）が描画された厚さ５mmのフォトマスクフィルムを密着させて載置し、1000mJ／cm^２ の紫外線で露光し、DMTG現像処理した。そしてさらに、80℃で１時間、 100℃で１時間、 120℃で１時間、 150℃で３時間の条件で加熱処理し、はんだパッド部分（バイアホールとそのランド部分を含む）に開口７１を有する（開口径 200μｍ）ソルダーレジスト層７０（厚み20μｍ）を形成した（工程（Ｒ））。また図５の工程（Ｒ）において円で囲んで示した部分を図８（Ａ）に拡大して示した。
【００７８】
(19)その後、過硫酸ナトリウムを主成分としてエッチング液を毎分２μｍ程度に液を調整して、１分間浸積させて水洗などを経て、導体回路１５８及びバイアホール１６０の表面の平均粗度（Ｒａ）を１μｍ以下にした（工程（Ｓ））。また図５の工程（Ｓ）において円で囲んだ部分を図８（Ｂ）に拡大して示した。露出した導体回路を平坦にしたプリント配線板を塩化ニッケル2.3 ×10^−１ｍｏｌ／ｌ、次亜リン酸ナトリウム2.8 ×10^−１ｍｏｌ／ｌ、クエン酸ナトリウム1.6 ×10^−１ｍｏｌ／ｌ、からなるｐＨ＝４．５の無電解ニッケルめっき液に、20分間浸漬して、開口部に厚さ５μｍのニッケルめっき層７２を形成した（図６の工程（Ｔ））。また図６の工程（Ｔ）において円で囲んだ部分を図９（Ａ）に拡大して示した。本実施例では、粗化層１６２の平坦化により、バイアホール１６０及び導体回路１５８とニッケルめっき層７２との密着性を高め、ニッケルめっき層７２の剥離を防止している。さらに、その基板を、シアン化金カリウム7.6 ×10^−３ｍｏｌ／ｌ、塩化アンモニウム1.9 ×10^−１ｍｏｌ／ｌ、クエン酸ナトリウム1.2 ×10^−１ｍｏｌ／ｌ、次亜リン酸ナトリウム1.7 ×10^−１ｍｏｌ／ｌからなる無電解金めっき液に80℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に厚さ0.03μｍの金めっき層７４を形成した（工程（Ｕ））。また図６の工程（Ｕ）において円で囲んだ部分を図９（Ｂ）に拡大して示した。本実施例では、平坦化により粗化層１６２が、ニッケル層７２を越えて金めっき層７４まで貫通することがないため、当該金めっき層７４の信頼性を低下させることがなく、更に、金めっき層７４まで貫通した粗化層による熱集中が発生することがない。
【００７９】
(20)そして、ソルダーレジスト層７０の開口部７１に、半田ペーストを印刷して 200℃でリフローすることにより、半田バンプ（半田体）７６を形成した（図７、及び図７の円で囲んだ部分を示す図１０参照）。
【００８０】
（第２実施例）
第１実施例とほぼ同様であるが、最外層の粗化層１６４をアゾール類の第二銅錯体と有機酸を配合したエッチング液（メック社製、商品名「メックエッチボンド」）を使用して形成した（図１１（Ａ）、及び図１１の円で囲んだ部分を示す図１１（Ｂ）参照）。その後、塩酸のエッチング量を毎分１．５μｍ程度になるように３％程度の希釈溶液にし、露出した導体回路１５８及びバイアホール１６０の表面を平均粗度（Ｒａ）１μｍ以下に平坦化した。その後、ニッケルめっき層７２、金めっき層７４にて耐食金属層を形成してプリント配線板を製造した（図１２（Ａ）、及び図１２（Ａ）の円で囲んだ部分を示す図１２（Ｂ）参照）。
【００８１】
（第３実施例）
第１実施例とほぼ同様であるが、最外層の粗化層１６２形成後、炭酸ガスレーザで、出力５ｋＷ、パルス幅５０μＳに調整して、１ヵ所当たり２ショットを照射して、粗化層１６２を溶解除去させて、露出した導体回路１５８を平均粗度（Ｒａ）１μｍ以下まで平坦にした。その後、ニッケルめっき層７２、金めっき層７４にて耐食金属層を形成してプリント配線板を製造した（図１３（Ａ）、及び図１３（Ａ）の円で囲んだ部分を示す図１３（Ｂ）参照）。
【００８２】
（第４実施例）
第１実施例とほぼ同様であるが、最外層の粗化層１６４をアゾール類の第二銅錯体と有機酸を配合したエッチング液（メック社製、商品名「メックエッチボンド」）を使用して形成した。その後、九州松下社製 プラズマクリーニング装置ＰＣ１２Ｆ−Ｇ型を用いて、真空状態にした後、基板に酸素プラズマ照射して粗化層１６４および有機残さの除去を行った。プラズマ照射条件は、プラズマ照射量１０００W、気体供給量５００ｓｅｃ．、処理時間１５分で行った。その後にめっきにてニッケルめっき層７２、金めっき層７４にて耐食金属層を形成してプリント配線板を製造した（図１４（Ａ）、及び図１４（Ａ）の円で囲んだ部分を示す図１４（Ｂ）参照）。
【００８３】
（第５実施例）
第１実施例とほぼ同様であるが、露出した導体回路１５８を平坦にした後に無電解めっきでニッケルめっき層７２形成して、置換めっき層７５、無電解めっきの金めっき層７４の順で耐食金属層を形成してプリント配線板を製造した（図１５（Ａ）、及び図１５（Ａ）の円で囲んだ部分を示す図１５（Ｂ）参照）。
【００８４】
（第６実施例）
第２実施例とほぼ同様であるが、露出した導体回路１５８を平坦にした後にめっきでニッケルめっき層７２、パラジウム層７３、金めっき層７４の順で耐食金属層を形成してプリント配線板を製造した（図１６（Ａ）、及び図１６（Ａ）の円で囲んだ部分を示す図１６（Ｂ）参照）。
【００８５】
（比較例１）
実施例１とほぼ同様であるが、露出した導体回路を平坦にしないでニッケル、金の順で耐食金属層を形成して、プリント配線板を製造した。
【００８６】
（比較例２）
実施例２とほぼ同様であるが、露出した導体回路を平坦にしないでニッケル、金の順で耐食金属層を形成して、プリント配線板を製造した。
【００８７】
【発明の効果】
以上、第１〜６実施例および比較例１，２で製造されたプリント配線板について、ニッケル層形成前の導体回路の粗度、ニッケル層をめっきにて５μｍを目標値として形成させて、ニッケル層の未析出、反応停止の発生率、変色の有無、厚み、半田ペーストを印刷で形成した後の半田バンプの形状異常の発生率、信頼性試験後（高温高湿バイアス印可条件 ８５℃／８５％／１．２Ｖ印可 ２００時間実施）の半田パッドの状態、導通試験の結果の計４項目について比較評価を行った。その結果を図１９に示す。
【００８８】
第１〜６実施例では、導体回路の平均粗度が１μｍ以下になり、ニッケル層を形成しても、未形成、変色などの形成、厚み等に問題を起こさなかった。その上層に金層を形成しても、形成、変色、厚みなどには問題を起こさなかった。（第６実施例ではパラジウム層も同様に問題なしであった。）半田ペーストを印刷にて形成させても、未充填、充填不足を起因とする半田バンプの形状異常などは起こさなかったので、ＩＣチップなどの電子部品の実装際、未接続による接続性もなかった。高温高湿下に晒した後に,、半田バンプおよび半田パッド内の金属層との剥がれ、クラックなども見当たらなかった。当然、導通にも断線、短絡などはなかった。
【００８９】
比較例１，２では、ニッケル層の未析出、変色が発生した。また、形成が途中で止まったりする反応停止が起きた。そのために金層を形成しても、ニッケル層の影響を受けて、未析出、変色を引き起こし、厚みも０．０１μｍ以下であるものが多々発生した。その後の半田バンプ形成も表層の金属層の表面状態が悪いために、形成異常が起り、接続性にも問題を起こした。信頼性試験を行うと、半田バンプと金属層との界面にクラックが見られたり、導体回路とニッケル層で剥がれが見られたりした。また、半田パッド内で断線が起こった。
【図面の簡単な説明】
【図１】本発明の第１実施例に係る多層プリント配線板の製造工程図である。
【図２】本発明の第１実施例に係る多層プリント配線板の製造工程図である。
【図３】本発明の第１実施例に係る多層プリント配線板の製造工程図である。
【図４】本発明の第１実施例に係る多層プリント配線板の製造工程図である。
【図５】本発明の第１実施例に係る多層プリント配線板の製造工程図である。
【図６】本発明の第１実施例に係る多層プリント配線板の製造工程図である。
【図７】本発明の第１実施例に係る多層プリント配線板の断面図である。
【図８】図８（Ａ）及び図８（Ｂ）は、図５に示す多層プリント配線板の一部を拡大して示す図である。
【図９】図９（Ａ）及び図９（Ｂ）は、図６に示す多層プリント配線板の一部を拡大して示す図である。
【図１０】図１０は図７に示す多層プリント配線板の一部を拡大して示す図である。
【図１１】図１１（Ａ）及び図１１（Ｂ）は本発明の第２実施例に係わる多層プリント配線板のの製造工程図及び一部を拡大して示す図である。
【図１２】図１２（Ａ）及び図１２（Ｂ）は本発明の第２実施例に係わる多層プリント配線板のの断面図及び一部を拡大して示す図である。
【図１３】図１３（Ａ）及び図１３（Ｂ）は本発明の第３実施例に係わる多層プリント配線板のの断面図及び一部を拡大して示す図である。
【図１４】図１４（Ａ）及び図１４（Ｂ）は本発明の第４実施例に係わる多層プリント配線板のの断面図及び一部を拡大して示す図である。
【図１５】図１５（Ａ）及び図１５（Ｂ）は本発明の第５実施例に係わる多層プリント配線板のの断面図及び一部を拡大して示す図である。
【図１６】図１６（Ａ）及び図１６（Ｂ）は本発明の第６実施例に係わる多層プリント配線板のの断面図及び一部を拡大して示す図である。
【図１７】図１７（Ａ）及び図１７（Ｂ）は、従来の技術における問題点を示す説明図である。
【図１８】図１８は、従来の技術における問題点を示す説明図である。
【図１９】第１〜６実施例および比較例１、２で製造されたプリント配線板について比較評価した結果を示す図表である。
【符号の説明】
３０ コア基板
３４ 導体回路
３６ スルーホール
５０ 層間樹脂絶縁層
５８ 導体回路
６０ バイアホール
７０ ソルダーレジスト
７１ 開口部
７２ ニッケルめっき層
７３ パラジウム層
７４ 金めっき層
７５ 金めっき層
７６ 半田バンプ
７７ 半田パッド
８０Ａ、８０Ｂ ビルドアップ配線層
１５０ 層間樹脂絶縁層
１５８ 導体回路
１６０ バイアホール
１６２ 粗化層
１６４ 粗化層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a printed wiring board in which solder bumps are disposed on a conductor circuit via a corrosion-resistant metal layer, and a method for manufacturing the printed wiring board.
[0002]
[Prior art]
Conventionally, a build-up multilayer printed wiring board is manufactured by, for example, a method disclosed in JP-A-9-130050.
A roughened layer is formed on the surface of the conductor circuit of the printed wiring board by electroless plating or etching. Thereafter, an interlayer insulating resin is applied, exposed and developed by a roll coater or printing to form a via hole opening for interlayer conduction, and an interlayer resin insulating layer is formed through UV curing and main curing. Further, a catalyst such as palladium is attached to the roughened surface obtained by roughening the interlayer resin insulating layer with an acid or an oxidizing agent. Then, a thin electroless plating film is formed, a pattern is formed on the plating film with a dry film, and after thickening by electrolytic plating, the dry film is peeled off with alkali and etched to create a conductor circuit. . By repeating this, a build-up multilayer printed wiring board is obtained.
[0003]
The outermost layer of the printed wiring board is provided with a solder resist layer in order to protect the conductor circuit. When forming the solder bump, a part of the solder resist layer is opened and exposed for connection with the conductor circuit. Then, a solder bump is formed by printing a solder paste on a nickel / gold layer on a portion to be a solder pad and performing reflow.
[0004]
In the outermost conductor circuit, a roughened layer is formed in order to improve adhesion with the solder resist layer. As a method for forming the roughened layer, a method using electroless plating (eg, forming with an alloy layer of Cu—Ni—P) or a method using etching (eg, a liquid containing a cupric complex and an organic acid salt). Or by oxidation-reduction treatment. Thereby, peeling and swelling of the solder resist layer are eliminated, and a printed wiring board having excellent reliability can be obtained.
[0005]
Also, by opening a part of the solder resist layer and applying corrosion-resistant metal on the exposed conductor circuit, corrosion from the conductor circuit is protected, and adhesion and strength with the solder bump on the corrosion-resistant metal layer are improved. Has been done. Usually, the corrosion-resistant metal layer is formed of two or more layers of an intermediate layer (nickel, cobalt, indium, palladium, etc.) of the barrier layer and a noble metal layer (gold, silver, platinum, palladium, etc.) of the surface layer. Typical examples include nickel-gold, nickel-silver, nickel-palladium, palladium-gold, nickel-palladium-gold, and the like. The reason why the noble metal layer is applied after the intermediate layer such as the nickel layer is applied is that when the noble metal layer is directly formed on the exposed conductor circuit, the noble metal layer is diffused. The noble metal layer can be formed as a plating film by electrolytic plating, electroless plating or displacement plating, or a metal film by vapor deposition or sputtering.
[0006]
[Problems to be solved by the invention]
However, the roughened layer of the conductor circuit adversely affects the corrosion resistance and adhesion when forming the corrosion resistant metal layer. For example, as shown in FIG. 17 (A), when the opening 71 is provided in the solder resist layer 70 through exposure and development chemical treatment, if the roughened layer 162 is present at the bottom of the opening 71, the solder resist layer or An organic residue 99 such as a developer remains, which may cause a connection failure between the copper plating forming the via hole 160 and the intermediate layer 72, or the intermediate layer 72 not formed, discoloration, or abnormalities due to oxide formation. To do. Even if the solder resist layer is opened with a laser such as carbonic acid, excimer or YAG instead of the chemical treatment described above, the resin residue of the solder resist layer may remain at the bottom of the opening due to the heat of laser irradiation. As a result, the above-described problems occur. In particular, as shown in FIG. 17A, when the opening 71 is provided on the via hole 160, a resin residue is likely to be caused in the recess of the via hole 160.
[0007]
Further, as shown in FIG. 17B, when the intermediate layer 72 as a barrier layer is applied, the roughened layer 162 of the conductor circuit 158 cannot be completely covered, or a gap is formed in the intermediate layer 72 in a porous shape. To do. As a result, the roughened layer 162 is exposed from the surface of the intermediate layer 72, and an oxide, a phosphorus compound, or the like is formed on the exposed surface of the roughened layer 162. When the noble metal layer 74 is formed thereon, the phosphorus compound is diffused or the noble metal is not formed, and the corrosion resistance and adhesion are deteriorated.
[0008]
Further, as shown in FIG. 17B, when the roughened layer 162 penetrates the intermediate layer 72 of nickel or the like and reaches the noble metal layer 74 in the solder pad, heat concentrates on the roughened layer 162 penetrated. May cause cracks. That is, since the intermediate layer 72 made of nickel or the like has high resistance, when current is passed, the current may concentrate on the roughening layer 162 that has penetrated to generate heat.
[0009]
On the other hand, instead of forming the roughened layer by electroless plating as described above with reference to FIG. 17, the roughened layer 164 is formed by etching the surface on the conductor circuit 158 as shown in FIG. A similar problem remains. That is, when the intermediate layer 72 is plated on the roughened layer 164, the plating solution may not flow into the gap between the roughened layers 164, and bubbles 199 may remain in the gap. As a result, the connection between the copper plating forming the via hole 160 and the intermediate layer 72 is poor, and in the completed printed wiring board, the solder pad is peeled off due to the bubbles, and the intermediate layer is cracked. There is.
[0010]
The present invention has been made in order to solve the above-mentioned problems, and the object of the present invention is to provide a printed wiring board and printed wiring that are excellent in connectivity and reliability without peeling off the corrosion-resistant metal layer and causing cracks. It is to propose a method for manufacturing a plate.
[0011]
[Means for Solving the Problems]
As a result of intensive studies by the inventors, it has been found that the above-mentioned problem can be prevented by forming a corrosion-resistant metal layer on the conductor circuit portion exposed from the solder resist layer. In addition, the surface layer of the above-described flattened conductor circuit has a maximum height (Rj) of 1 μm or less, thereby preventing disconnection in the opening due to organic residue or the like, thereby stabilizing the formation of the corrosion-resistant metal layer. It turns out that a wiring board is obtained. It is particularly desirable that the maximum height be 0.75 μm or less. Thereby, in addition to solving the above problem, it becomes easy to provide a catalyst for forming the corrosion-resistant metal layer by electroless plating, and no precious metal layer is not formed.
[0012]
It has been found that if the surface layer of the exposed conductor circuit exceeds 1 μm in maximum height, the above-mentioned problems are caused. As a method of flattening the conductor circuit, a method of removing the roughened layer with a chemical solution such as an etching solution or an acid such as hydrochloric acid or nitric acid, a method of removing the roughened layer with a laser or plasma, or a metal other than corrosion-resistant plating There are three ways of coating the roughened layer with a layer. Details thereof will be described below.
[0013]
The first is a method of chemically removing the roughened layer with a chemical solution. The chemical solution used in the method is an etching solution usually used for printed wiring boards such as sodium persulfate, ammonium persulfate, ferric chloride, and cupric chloride, and acids such as hydrochloric acid and nitric acid. The concentration of the chemical solution is adjusted as appropriate to be immersed or sprayed to dissolve or remove the roughened layer of the conductor circuit in the exposed opening to a certain range. Since the concentration of each chemical solution varies depending on the roughened layer to be formed, it cannot be unambiguously shown. Instead, the removal rate for removing the roughened layer is 1 to 5 μm / min. It is good to carry out in the range. In particular, 2-4 μm / min. It is desirable to perform in the range. The removal rate is 1 μm / min. If it is less than the range, since the removal of the roughened layer is not performed reliably, it cannot be flattened, and it takes too much time for dissolution and removal, which is not practical. 5 μm / min. If it exceeds, not only the roughened layer but also the conductor circuit in the opening is thinned and disconnected, and the removal control becomes difficult. Since smud residue and oxide film may be formed on the flattened conductor circuit, it may be removed by dipping in about 10% sulfuric acid solution.
[0014]
The second method is a mechanical and physical removal method. The roughened layer is removed by irradiating the exposed conductor circuit with a laser such as carbonic acid, excimer or YAG, or plasma such as oxygen, nitrogen or carbon tetrachloride. By irradiating laser or plasma to burn out the convex and concave portions of the roughened layer, the organic residue on the exposed conductor circuit is eliminated and flattened. Further, it can be flattened by dissolving the convex portions of the roughened layer by the heat irradiated into the openings or by scraping with the pressure of the irradiated gas. The removal condition depends on the roughened layer to be formed in the case of a laser, but may be performed in one shot or divided into several shots. In order to reduce the damage of the solder resist layer, it is better to divide into several shots. Further, for example, when forming the opening in the solder resist layer, it may be divided into several shots at a high output, and after the opening is formed, the roughened layer may be thermally dissolved and removed in one shot. Laser irradiation conditions such as output and pulse width are the roughening method of the roughened layer to be formed, the factors that form the roughened layer such as the average roughness, the resin of the solder resist layer, the curing agent, and other additions Although it depends on factors such as the ratio of agent, hardness, and thickness, it is better to set according to each. The laser can be made of carbonic acid, YAG, excimer, etc., which can be made flat by removing the roughened layer of the conductor circuit.
[0015]
In the case of plasma, the roughened layer and the organic residue are simultaneously removed by performing a vacuum state with a plasma radiation amount of 500 to 8000 W, a gas supply pressure of 0.1 to 5.0 MPa, and a processing time of about 5 to 30 minutes. it can. When plasma radiation is performed under each condition or more, depending on the solder resist layer, it is oxidized or carbonized. For this reason, it is necessary to pay attention to the condition of the surface layer of the solder resist layer as well as the removal of the roughened layer. In some cases, a method of passing through a laser and a plasma treatment or an acid treatment may be used.
[0016]
The third method is to coat the roughened layer with a metal other than the corrosion-resistant metal. After flattening with a metal layer, a corrosion-resistant metal is formed. The method for coating the metal is performed by plating, electrodeposition, or vapor deposition. The thickness includes a method of completely covering the roughened layer and a method of exposing the upper surface of the roughened layer, but any method may be used as long as it is a flattened method.
[0017]
Of the above three methods, it is preferable to use a laser. This is because the formation of the opening and the flattening of the conductor circuit can be performed simultaneously. Of the three methods, two or more methods may be mixed. There is no particular limitation as long as the average roughness of the exposed conductor circuit can be 1 μm or less.
[0018]
An intermediate layer, which is a barrier layer, is formed of a corrosion-resistant metal such as nickel, palladium, cobalt, or titanium on the flat conductor circuit. The intermediate layer is formed by a method such as electroplating, electroless plating, displacement plating, plating, electrodeposition, or vapor deposition. In particular, nickel and palladium are preferable in terms of corrosion resistance and strength. The thickness of the intermediate layer is preferably in the range of 0.1 to 20 μm. If the thickness is less than 0.1 μm, the conductor circuit may not be completely covered, and if the thickness exceeds 20 μm, it tends to protrude from the solder resist layer. The intermediate layer may be a single layer or two or more layers. When two or more layers are formed, the same metal such as nickel-nickel may be formed, or different metals such as nickel-palladium and palladium-nickel may be laminated. At that time, the thickness of each layer needs to be covered with the metal of the underlying layer and not to protrude from the solder resist layer.
[0019]
Next, the upper noble metal layer is formed of a metal selected from gold, silver, and platinum. The formation method is preferably performed in the same manner as the intermediate layer. The noble metal layer is preferably formed of gold or silver from the viewpoint of corrosion resistance. The noble metal layer is preferably formed in the range of 0.01 to 1 μm. If the thickness is less than 0.01 μm, the intermediate layer cannot be completely coated, or problems may occur in corrosion resistance and reliability. If it exceeds 1 μm, the corrosion resistance and reliability are not improved even when compared with the above range, and the printed board becomes too expensive. A solder paste such as Sn / Pb, Sn / Ag, or Sn / Sb is printed on the noble metal layer, and a semicircular solder bump is formed through reflow.
[0020]
A method for producing the printed wiring board of the present invention will be described. The following method is based on the semi-additive method, but the full additive method may be adopted.
First, a wiring board having a conductor circuit formed on the surface of the board is created. As the substrate, an electroless plating adhesive layer is formed on a substrate such as a glass epoxy substrate, a polyimide substrate, a resin insulating substrate such as a bismaleimide-triazine resin substrate, a copper-clad laminate, a ceramic substrate, or a metal substrate. The surface of the adhesive layer is roughened to form a roughened surface, and thin electroless plating is applied to the entire roughened surface to form a plating resist. After performing thick electroplating on the plating resist non-forming portion, the plating resist is removed. Thereafter, an etching process is performed to form a conductor circuit composed of an electrolytic plating film and an electroless plating film. The conductor circuit is preferably a copper pattern.
[0021]
The substrate on which the conductor circuit is formed has a recess formed by the conductor circuit or through hole. A resin filler is applied to fill the recess. After drying, unnecessary resin filler is ground by polishing. Thereafter, after exposing the conductor circuit, the resin filler is fully cured.
[0022]
Next, a roughening layer is provided on the exposed conductor circuit. The roughened layer to be formed is preferably a roughened surface of copper formed by etching treatment, polishing treatment, oxidation treatment or oxidation-reduction treatment, or a roughened surface formed by a plating film.
[0023]
The adhesive for electroless plating used in the present invention is obtained by dispersing heat-resistant resin particles that are soluble in a cured acid or oxidizing agent in an uncured heat-resistant resin that is hardly soluble in an acid or oxidizing agent. What is best.
By treating with an acid and an oxidizing agent, the heat-resistant resin particles are dissolved and removed, and a roughened surface made of crucible-like anchors can be formed on the surface.
[0024]
In the above-mentioned adhesive for electroless plating, the heat-resistant resin particles particularly cured are as follows: (1) heat-resistant resin powder having an average particle diameter of 10 μm or less, and (2) heat resistance having an average particle diameter of 2 μm or less. Aggregated particles obtained by agglomerating resin powder, (3) a mixture of heat-resistant powder resin powder having an average particle diameter of 2 to 10 μm and heat-resistant resin powder having an average particle diameter of 2 μm or less, and (4) an average particle diameter of 2 to 2 Pseudo particles formed by adhering at least one of a heat-resistant resin powder or an inorganic powder having an average particle size of 2 μm or less to the surface of a 10 μm heat-resistant resin powder, and (5) an average particle size of 0.1 to 0. A mixture of a heat-resistant powder resin powder having an average particle diameter of more than 0.8 μm and a heat-resistant resin powder having an average particle diameter of more than 0.8 μm, and (6) a heat-resistant powder resin powder having an average particle diameter of 0.1 to 1.0 μm. It is desirable to use it. This is because more complex anchors can be formed.
[0025]
The heat-resistant resin hardly soluble in the acid or oxidizing agent may be composed of a “resin composite comprising a thermosetting resin and a thermoplastic resin” or a “resin composite comprising a photosensitive resin and a thermoplastic resin”. desirable. This is because the former has high heat resistance, and the latter can form a via hole opening by photolithography.
[0026]
As the thermosetting resin, an epoxy resin, a phenol resin, a polyimide resin, or the like can be used. When sensitizing, methacrylic acid, acrylic acid, and the like are subjected to an acrylic reaction with a thermosetting group. Epoxy resin acrylate is particularly suitable.
As the epoxy resin, a novolac type epoxy resin such as a phenol novolak type or a cresol novolak type, an alicyclic epoxy resin modified with dicyclopentadiene, or the like can be used.
[0027]
As the thermoplastic resin, polyether sulphone (PES), polysulphone (PSF), polyphenylene sulphone (PPS), polyphenylene sulfide (PPES), polyphenyl ether (PPE), polyether imide (PI), and the like can be used.
[0028]
The mixing ratio of the thermosetting resin (photosensitive resin) and the thermoplastic resin is preferably thermosetting resin (photosensitive resin) / thermoplastic resin = 95/5 to 50/50. A high toughness value can be ensured without impairing heat resistance.
The mixing ratio of the heat resistant resin particles is 5 to 50% by weight, desirably 10 to 40% by weight, based on the solid content of the heat resistant resin matrix.
[0029]
The heat-resistant particles are preferably an amino resin (melamine resin, urea resin, guanamine resin), epoxy resin, or the like.
The adhesive may be composed of two layers having different compositions.
[0030]
Next, while the interlayer insulating resin layer is cured, an opening for forming a via hole is provided in the interlayer resin resin layer.
When the resin matrix of the electroless plating adhesive is a thermosetting resin, the interlayer insulating resin layer is cured using laser light, oxygen plasma, or the like, and exposed when it is a photosensitive resin. Open by development processing. In the exposure and development process, a photomask (a glass substrate is preferable) on which a circular pattern for forming a via hole is drawn is adhered to the photosensitive interlayer resin insulation layer on the circular pattern side. Then, exposure and development are performed.
[0031]
Next, the surface of the interlayer resin insulating layer (adhesive layer for electroless plating) provided with via hole forming openings is roughened. In particular, in the present invention, the surface of the adhesive layer is roughened by dissolving and removing the heat-resistant resin particles present on the surface of the adhesive layer for electroless plating with an acid or an oxidizing agent. At this time, a roughened layer is formed in the interlayer insulating resin layer.
[0032]
As the acid treatment, phosphoric acid, hydrochloric acid, sulfuric acid, or an organic acid such as formic acid or acetic acid can be used. In particular, it is desirable to use an organic acid. This is because the metal conductor layer exposed from the via hole is less likely to be corroded when the roughening treatment is performed.
It is desirable to use chromic acid or permanganate (such as potassium permanganate) for the oxidation treatment.
The roughened layer preferably has a maximum roughness Rmax of 0.1 to 20 μm. This is because if the thickness is too thick, the roughened layer itself is easily damaged and peeled off, and if it is too thin, the adhesion is lowered. Particularly in the semi-additive method, 0.1 to 5 μm is preferable. This is because the electroless plating film can be removed while ensuring adhesion.
[0033]
Next, a thin electroless plating film is formed on the entire surface of the interlayer insulating resin roughened and provided with catalyst nuclei. The electroless plating film is preferably electroless copper plating and has a thickness of 1 to 5 μm, more preferably 2 to 3 μm. In addition, as an electroless copper plating solution, the thing of the liquid composition employ | adopted by a conventional method can be used. For example, a liquid composition composed of copper sulfate: 29 g / l, sodium carbonate: 25 g / l, EDTA: 140 g / l, sodium hydroxide: 40 g / l, 37% formaldehyde: 150 ml, (PH = 11.5) is preferable. .
[0034]
Next, a photosensitive resin film (dry film) is laminated on the electroless plating film thus formed, and a photomask (a glass substrate is formed on the photosensitive resin film) on which a plating resist pattern is drawn. A non-conductor portion provided with a plating resist pattern is formed by placing the substrate in close contact, exposing, and developing.
[0035]
Next, an electrolytic plating film is formed in addition to the non-conductive portion on the electroless copper plating film, and a conductor portion serving as a conductor circuit and a via hole is provided. As the electrolytic plating, it is desirable to use electrolytic copper plating, and the thickness is preferably 10 to 20 μm.
[0036]
Next, after removing the plating resist of the non-conductor circuit part, electrolessly with an etching solution such as a mixture of sulfuric acid and hydrogen peroxide or sodium persulfate, ammonium persulfate, ferric chloride, cupric chloride, etc. The plating film is removed to obtain independent conductor circuits and via holes composed of two layers of an electroless plating film and an electrolytic plating film. Note that the palladium catalyst nucleus on the roughened surface exposed to the non-conductor portion is dissolved and removed with chromic acid, sulfuric acid / hydrogen peroxide or the like.
[0037]
Next, a roughened layer is formed on the surface conductor circuit. The formed roughening layer is formed by etching treatment, polishing treatment, oxidation treatment, and oxidation-reduction treatment in which an alloy roughening layer made of copper-nickel-phosphorous etc. is blended with electroless plating film, cupric complex and organic acid salt, etc. The roughened surface is desirable.
[0038]
Next, a solder-resist layer is formed on the conductor circuit. The thickness of the solder resist layer in the present invention is preferably 5 to 40 μm. If it is too thin, it will not function as a solder dam, and if it is too thick, it will be difficult to open, and it will contact the solder body and cause cracks in the solder body.
As the solder resist layer, various resins can be used, for example, bisphenol A type epoxy resin, bisphenol A type epoxy resin acrylate, novolac type epoxy resin, novolak type epoxy resin acrylate, amine-based curing agent, imidazole curing agent, etc. Resin cured with can be used.
In particular, when forming solder bumps by providing openings in the solder resist layer, it is preferable that the solder resist layer is made of “novolac type epoxy resin or acrylate of novolac type epoxy resin” and contains “imidazole curing agent” as a curing agent.
[0039]
The solder resist layer having such a configuration has an advantage that lead migration (a phenomenon in which lead ions diffuse in the solder resist layer) is small. Moreover, this solder resist layer is a resin layer obtained by curing an acrylate of a novolak type epoxy resin with an imidazole curing agent, has excellent heat resistance and alkali resistance, and does not deteriorate even at a temperature at which the solder melts (around 200 ° C.). It is not decomposed by a strongly basic plating solution such as plating or gold plating.
[0040]
However, since such a solder resist layer is made of a resin having a rigid skeleton, peeling is likely to occur. The roughened layer according to the present invention is effective for preventing such peeling.
[0041]
Here, as the acrylate of the novolak type epoxy resin, an epoxy resin obtained by reacting glycidyl ether of phenol novolak or cresol novolak with acrylic acid, methacrylic acid or the like can be used.
The imidazole curing agent is desirably liquid at 25 ° C. This is because uniform mixing is possible if it is liquid.
Examples of such liquid imidazole curing agents include 1-benzyl-2-methylimidazole (product name: 1B2MZ), 1-cyanoethyl-2-ethyl-4-methylimidazole (product name: 2E4MZ-CN), 4-methyl-2- Ethylimidazole (product name: 2E4MZ) can be used.
[0042]
The addition amount of the imidazole curing agent is desirably 1 to 10% by weight with respect to the total solid content of the solder resist composition. This is because uniform mixing is easy if the added amount is within this range.
It is desirable that the pre-curing composition of the solder resist uses a glycol ether solvent as a solvent.
The solder resist layer using such a composition does not generate free oxygen and does not oxidize the copper pad surface. In addition, it is less harmful to the human body.
[0043]
As such a glycol ether solvent, at least one selected from the following structural formulas, particularly preferably diethylene glycol dimethyl ether (DMDG) and triethylene glycol dimethyl ether (DMTG) is used. This is because these solvents can completely dissolve benzophenone and Michler's ketone as reaction initiators by heating at about 30 to 50 ° C.
CH₃O- (CH₂CH₂O)_n−CH₃(N = 1-5)
The glycol ether solvent is preferably 10 to 40 wt% with respect to the total weight of the solder resist composition.
In addition to the solder resist composition described above, various antifoaming agents and leveling agents, thermosetting resins for improving heat resistance and base resistance and providing flexibility, and photosensitive for improving resolution. A monomer can be added.
For example, the leveling agent is preferably made of an acrylic ester polymer. Further, Irgacure I907 manufactured by Ciba Geigy is preferable as the initiator, and DETX-S manufactured by Nippon Kayaku is preferable as the photosensitizer.
Furthermore, you may add a pigment | dye and a pigment to a soldering resist composition. This is because the wiring pattern can be concealed. It is desirable to use phthalocyanine green as this dye.
[0044]
As the thermosetting resin as an additive component, a bisphenol type epoxy resin can be used. This bisphenol type epoxy resin includes a bisphenol A type epoxy resin and a bisphenol F type epoxy resin. When the basic resistance is important, the former is required when the viscosity is reduced (when the coating property is important). The latter is better.
[0045]
As the photosensitive monomer as an additive component, a polyvalent acrylic monomer can be used. This is because the polyvalent acrylic monomer can improve the resolution. For example, polyvalent acrylic monomers such as DPE-6A manufactured by Nippon Kayaku or R-604 manufactured by Kyoeisha Chemical are desirable.
[0046]
Moreover, these solder resist compositions are 0.5-10 Pa.s at 25 degreeC, More preferably, 1-10 Pa.s is good. This is because the viscosity is easy to apply with a roll coater. After forming the solder resist, an opening is formed. The opening is formed by exposure and development processing.
[0047]
Thereafter, the conductor circuit exposed from the opening after the solder resist layer is formed is subjected to etching treatment, acid treatment, laser treatment, and plasma treatment to remove or planarize the roughened layer. Alternatively, the roughened layer is covered with a metal other than the corrosion-resistant metal and flattened. Regarding the method, various methods may be mixed. Thereby, the average roughness of the surface of the conductor circuit is set to 1 μm or less.
[0048]
An intermediate layer is formed as a barrier layer on the flat conductor circuit. For the formation, a plating film such as an electroless plating layer, or a metal film is formed by electrodeposition or vapor deposition. The intermediate layer may be formed of two or more layers.
[0049]
As the intermediate layer, for example, a nickel plating layer is formed by electroless plating. As an example of the composition of the nickel plating solution, nickel sulfate 4.5 g / l, sodium hypophosphite 25 g / l, sodium citrate 40 g / l, boric acid 12 g / l, thiourea 0.1 g / l (PH = 11) There is. The opening and surface of the solder-resist layer are washed with a degreasing solution, and a catalyst such as palladium is applied to the conductor portion exposed at the opening to activate it. Thereafter, it was immersed in a plating solution to form a nickel plating layer.
[0050]
The thickness of the nickel plating layer is preferably 0.5 to 20 μm. It is particularly desirable to form with a thickness of 3 to 10 μm. If the thickness is less than 0.5 μm, it is difficult to connect the solder bump and the nickel plating layer. On the other hand, if the thickness exceeds 20 μm, the solder bumps formed in the opening may not be able to be accommodated and may be peeled off. Thereafter, a noble metal layer is formed. For the formation, a plating film such as electrolytic plating, or a metal film is formed by electrodeposition or vapor deposition. For example, after the nickel plating layer is formed, the gold plating layer is formed by gold plating. The thickness is 0.03 μm.
[0051]
In the above example, nickel and a noble metal layer are formed of gold as an intermediate layer. However, in addition to nickel, there are cases where the layer is formed of palladium, titanium, or the like. Further, two or more noble metal layers may be formed. For example, a gold plating layer may be formed to 0.05 μm through displacement plating and electroless plating.
[0052]
After applying a corrosion-resistant metal layer to the opening, a solder paste is filled into the opening by printing. Thereafter, nitrogen reflow at a temperature of 250 ° C. is passed to form solder bumps in the openings.
[0053]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
First, the configuration of the printed wiring board according to the first embodiment of the present invention will be described with reference to FIGS. In this embodiment, a multilayer printed wiring board will be described as a printed wiring board. FIG. 7 is a cross-sectional view of the multilayer printed wiring board 10, and FIG. 10 is an enlarged view of a portion of the multilayer printed wiring board 10 surrounded by a circle in FIG. As shown in FIG. 7, in the multilayer printed wiring board 10, conductor circuits 34, 34 are formed on the front and back surfaces of the core substrate 30, and build-up wiring layers 80 </ b> A, 80 </ b> B are further formed on the conductor circuits 34, 34. ing. The build-up layers 80A and 80B are composed of an interlayer resin insulation layer 50 in which via holes 60 and conductor circuits 58 are formed, and an interlayer resin insulation layer 150 in which via holes 160 and conductor circuits 158 are formed. A solder resist 70 is formed on the interlayer resin insulation layer 150, and solder bumps 76 are formed in the via hole 160 and the conductor circuit 158 (solder pad 77) through the opening 71 of the solder resist 70. ing.
[0054]
Next, the outermost conductor circuit will be described with reference to FIG. FIG. 10 is an enlarged view of the circled portion of the multilayer printed wiring board 10 in FIG. A nickel plating layer 72 having a thickness of 5 μm is formed on the via hole 160 and the conductor circuit 158 at the opening 71 of the solder resist 70. Further, a gold plating layer 74 having a thickness of 0.03 μm is formed on the nickel plating layer 72. Solder bumps 76 are formed on the gold plating layer 74. Here, a roughened layer 162 made of electroless plating is formed on the via hole 160 and the conductor circuit 158 in order to improve the adhesion with the solder resist 70. In the present embodiment, the roughened layer 162 of the conductor circuit 158 exposed from the opening 71 of the solder resist layer 70 is flattened to an average roughness (Ra) of 1 μm or less by an etching process as will be described later. This prevents organic residue from remaining in the roughened layer 162, enhances the adhesion between the via hole 160 and the conductor circuit 158, and the nickel plating layer 72, and prevents the nickel plating layer 72 from peeling off. Moreover, since the roughening layer 162 does not penetrate to the gold plating layer 74, the reliability of the gold plating layer 74 is not lowered, and further, heat concentration occurs due to the roughening layer penetrating to the gold plating layer 74. There is no.
[0055]
Next, a method for manufacturing the multilayer printed wiring board 10 will be described. Here, first, the A.M. used for the method of manufacturing the multilayer printed wiring board of the first embodiment is explained. B. Adhesive for electroless plating, Interlayer resin insulation, C.I. The composition of the resin filler will be described.
[0056]
A. Raw material composition for preparing electroless plating adhesive (upper layer adhesive)
[Resin composition (1)]
35 parts by weight of resin solution prepared by dissolving 25% acrylate of cresol novolac type epoxy resin (manufactured by Nippon Kayaku Co., Ltd., molecular weight 2500) in DMDG at a concentration of 80 wt%, photosensitive monomer (Aronix M315, manufactured by Toagosei Co., Ltd.) 3.15 weight Part, 0.5 part by weight of antifoaming agent (manufactured by San Nopco, S-65) and 3.6 parts by weight of NMP were obtained by stirring and mixing.
[Resin composition (2)]
After mixing 12 parts by weight of polyethersulfone (PES), 7.2 parts by weight of epoxy resin particles (manufactured by Sanyo Kasei, polymer pole) with an average particle size of 1.0 μm, and 3.09 parts by weight with an average particle size of 0.5 μm Further, 30 parts by weight of NMP was added and obtained by stirring and mixing with a bead mill.
[Curing agent composition (3)]
Imidazole curing agent (Shikoku Chemicals, 2E4MZ-CN) 2 parts by weight, Photoinitiator (Ciba Geigy, Irgacure I-907) 2 parts, Photosensitizer (Nippon Kayaku, DETX-S) 0.2 parts by weight, It was obtained by stirring and mixing 1.5 parts by weight of NMP.
[0057]
B. Raw material composition for preparing interlayer resin insulation (adhesive for lower layer)
[Resin composition (1)]
35 parts by weight of a resin solution prepared by dissolving 25% acrylate of cresol novolak type epoxy resin (manufactured by Nippon Kayaku Co., Ltd., molecular weight 2500) in DMDG at a concentration of 80 wt%, photosensitive resin (Aronix M315, manufactured by Toagosei Co., Ltd.) Part, 0.5 part by weight of antifoaming agent (manufactured by San Nopco, S-65) and 3.6 parts by weight of NMP were obtained by stirring and mixing.
[Resin composition (2)]
After mixing 12 parts by weight of polyethersulfone (PES) and 14.49 parts by weight of epoxy resin particles (Sanyo Kasei, polymer pole) with an average particle size of 0.5 μm, add 30 parts by weight of NMP and stir in a bead mill. Obtained by mixing.
[Curing agent composition (3)]
Imidazole curing agent (Shikoku Chemicals, 2E4MZ-CN) 2 parts by weight, Photoinitiator (Ciba Geigy, Irgacure I-907) 2 parts, Photosensitizer (Nippon Kayaku, DETX-S) 0.2 parts by weight, It was obtained by stirring and mixing 1.5 parts by weight of NMP.
[0058]
C. Raw material composition for resin filler preparation
[Resin composition (1)]
Bisphenol F type epoxy monomer (Oilized shell, molecular weight 310, YL983U) 100 parts by weight, surface coated with silane coupling agent, average particle diameter 1.6μm SiO₂Spherical particles (manufactured by Admatech, CRS 1101-CE, where the maximum particle size is not more than the thickness of the inner layer copper pattern (15 μm) described later) 170 parts by weight, leveling agent (San Nopco, Perenol S4) 1.5 parts by weight By stirring and mixing, the viscosity of the mixture was adjusted to 45,000 to 49,000 cps at 23 ± 1 ° C.
[Curing agent composition (2)]
6.5 parts by weight of imidazole curing agent (Shikoku Chemicals, 2E4MZ-CN).
[0059]
Manufacture of printed wiring boards
(1) A copper-clad laminate 30A in which 18 μm copper foil 32 is laminated on both surfaces of a substrate 30 made of glass epoxy resin or BT (bismaleimide triazine) resin having a thickness of 1 mm is used as a starting material (step of FIG. 1). (A)). First, the copper-clad laminate was drilled, subjected to electroless plating, and etched into a pattern to form inner layer copper patterns 34 and through holes 36 on both sides of the substrate (step (B)).
[0060]
(2) The substrate 30 on which the inner layer copper pattern 34 and the through hole 36 are formed is washed with water and dried, and then NaOH (10 g / l), NaClO is used as an oxidation bath (blackening bath).₂(40g / l), Na₃PO₄(6 g / l), as a reducing bath, NaOH (10 g / l), NaBH₄A roughening layer 38 was provided on the surface of the inner layer copper pattern 34 and the through hole 36 by an oxidation-reduction treatment using (6 g / l) (step (C)).
[0061]
(3) The raw material composition for preparing the C resin filler was mixed and kneaded to obtain a resin filler.
[0062]
(4) The resin filler obtained in the above (3) was applied and filled between the conductor circuits or in the through holes 36 within 24 hours after preparation.
The coating method was a printing method using a squeegee. In the first printing application, the inside of the through hole 36 was mainly filled and dried in a drying furnace at a temperature of 100 ° C. for 20 minutes.
In the second printing application, the concave portions generated mainly by the formation of the conductor circuit (inner layer copper pattern) 34 are filled, and the resin filler 40 is formed between the conductor circuit 34 and the conductor circuit 34 and in the through hole 36. And then dried under the above-mentioned drying conditions (step (D)).
[0063]
(5) The surface of the inner layer copper pattern 34 and the land 36a of the through hole 36 are polished on one side of the substrate 30 after the processing of (4) by belt sander polishing using # 600 belt polishing paper (manufactured by Sankyo Rikagaku). Polishing was performed so that no resin filler remained on the surface, and then buffing was performed to remove scratches caused by the belt sander polishing. Such a series of polishing was similarly performed on the other surface of the substrate (step (E) in FIG. 2).
Next, the resin filler 40 was cured by heat treatment at 100 ° C. for 1 hour and 150 ° C. for 1 hour.
[0064]
In this way, the surface layer portion of the resin filler 40 filled in the through holes 36 and the like and the roughening layer 38 on the upper surface of the inner layer conductor circuit 34 are removed to smooth both surfaces of the substrate, and the resin filler 40 and the inner layer conductor circuit 34 are smoothed. Thus, a wiring board was obtained in which the side surface of the through hole 36 was firmly adhered via the roughened layer 38 and the inner wall surface of the through hole 36 and the resin filler 40 were firmly adhered via the roughened layer 38. That is, by this step, the surface of the resin filler 40 and the surface of the inner layer copper pattern 34 are flush.
[0065]
(6) The substrate 30 on which the conductor circuit 34 is formed is alkali degreased and soft etched, and then treated with a catalyst solution composed of palladium chloride and an organic acid to give a Pd catalyst and activate the catalyst. , Copper sulfate 3.9 × 10^-2mol / l, nickel sulfate 3.8 × 10^-3mol / l, sodium citrate 7.8 × 10^-3mol / l, sodium hypophosphite 2.3 × 10^-1mol / l, surfactant (manufactured by Nissin Chemical Industry, Surfir 465) 1.1 × 10^-4It is immersed in an electroless plating solution consisting of mol / l, PH = 9, and after 1 minute of immersion, it is vibrated longitudinally and laterally at a rate of once every 4 seconds to the surface of the conductor circuit and the land of the through hole. An acicular alloy coating layer made of Cu-Ni-P and a roughening layer 42 were provided (step (F)).
Furthermore, a Cu—Sn substitution reaction was carried out under the conditions of tin borofluoride 0.1 mol / l, thiourea 1.0 mol / l, temperature 35 ° C., PH = 1.2, and a thickness of 0.3 μm Sn was formed on the surface of the roughened layer. A layer (not shown) was provided.
[0066]
(7) The raw material composition for preparing the interlayer resin insulation B was mixed by stirring and adjusted to a viscosity of 1.5 Pa · s to obtain an interlayer resin insulation (for the lower layer).
Next, the raw material composition for preparing an electroless plating adhesive of A was mixed by stirring and adjusted to a viscosity of 7 Pa · s to obtain an electroless plating adhesive solution (for the upper layer).
[0067]
(8) Apply the interlayer resin insulation (for lower layer) 44 having a viscosity of 1.5 Pa · s obtained in (7) on both surfaces of the substrate 30 in (6) with a roll coater within 24 hours after preparation, After standing for 20 minutes in a horizontal state, drying (prebaking) at 60 ° C. for 30 minutes, and then the photosensitive adhesive solution (for upper layer) 46 having a viscosity of 7 Pa · s obtained in the above (7) is used. It was applied within 24 hours after the preparation, left in a horizontal state for 20 minutes, and then dried (prebaked) for 30 minutes at 60 ° C. to form an adhesive layer 50α having a thickness of 35 μm (step (G)).
[0068]
(9) The photomask film 51 on which the 85 μmφ black circle 51a is printed is adhered to both surfaces of the substrate 30 on which the adhesive layer is formed in the above (8), and 500 mJ / cm by an ultrahigh pressure mercury lamp.²(Step (H)). This is spray-developed with a DMTG solution, and the substrate is further 3000 mJ / cm with an ultra-high pressure mercury lamp.²Exposure to 100 ° C. for 1 hour, 120 ° C. for 1 hour, and then 150 ° C. for 3 hours (post-bake), resulting in a 85 μmφ aperture (via via) with excellent dimensional accuracy equivalent to that of a photomask film. An interlayer resin insulating layer (two-layer structure) 50 having a thickness of 35 μm and having a hole-forming opening 48 was formed (step (I) in FIG. 3). Note that a tin plating layer (not shown) was partially exposed in the opening 48 serving as a via hole.
[0069]
(10) The surface of the interlayer resin insulation layer 50 is roughened by immersing the substrate 30 having the openings 48 in chromic acid for 19 minutes to dissolve and remove the epoxy resin particles present on the surface of the interlayer resin insulation layer. Then, it was immersed in a neutralization solution (manufactured by Shipley Co., Ltd.) and washed with water (step (J)).
Further, a palladium catalyst (manufactured by Atotech) is applied to the surface of the substrate that has been roughened (roughening depth: 6 μm), whereby a catalyst is formed on the surface of the interlayer resin insulation layer 50 and the inner wall surface of the via hole opening 48. I attached the nucleus.
[0070]
(11) The substrate was immersed in an electroless copper plating aqueous solution having the following composition to form an electroless copper plating film 52 having a thickness of 0.6 to 1.2 μm over the entire rough surface (step (K)).
[Electroless plating aqueous solution]
EDTA 0.08 mol / l
Copper sulfate 0.03 mol / l
HCHO 0.05 mol / l
NaOH 0.05 mol / l
α, α'-bipyridyl 80 mg / l
PEG 0.10 g / l
[Electroless plating conditions]
20 minutes at liquid temperature of 65 ℃
[0071]
(12) A commercially available photosensitive dry film is pasted on the electroless copper plating film 52 formed in the above (11), a mask is placed, and 100 mJ / cm²And developed with 0.8% sodium carbonate to provide a plating resist 54 having a thickness of 15 μm (step (L)).
[0072]
(13) Next, electrolytic copper plating was applied to the non-resist forming portion under the following conditions to form an electrolytic copper plating film 56 having a thickness of 15 μm (step (M) in FIG. 4).
(Electrolytic plating aqueous solution)
Sulfuric acid 2.24 mol / l
Copper sulfate 0.26 mol / l
Additive (manufactured by Atotech Japan, Kaparaside HL)
19.5 ml / l
[Electrolytic plating conditions]
Current density 1 A / dm²
Hours 65 minutes
Temperature 22 ± 2 ℃
[0073]
(14) After stripping and removing the plating resist 54 with 5% KOH, the electroless plating film 52 under the plating resist is etched and removed with a mixed solution of sulfuric acid and hydrogen peroxide, and the electroless copper plating film 52 is removed. A conductor circuit 58 (including the via hole 60) having a thickness of 18 μm made of the electrolytic copper plating film 56 was formed (step (N)).
[0074]
(15) The same treatment as in (6) was performed, the roughened layer 62 was formed with an etching solution containing a cupric complex and an organic acid, and Sn substitution was performed on the surface thereof (step (O)). .
[0075]
(16) By repeating the steps (7) to (15) described above, the upper interlayer resin insulation layer 150, the conductor circuit 158 and the via hole 160 were further formed to obtain a multilayer wiring board. However, Sn substitution was not performed on the roughened surface 162 of the surface layer (step (P)).
[0076]
(17) On the other hand, 46.67g of photosensitized oligomer (molecular weight 4000) obtained by acrylated 50% epoxy group of 60% by weight cresol novolac type epoxy resin (manufactured by Nippon Kayaku) dissolved in DMDG, dissolved in methyl ethyl ketone. 15.0 g of 80% by weight bisphenol A type epoxy resin (manufactured by Yuka Shell, Epicoat 1001), 1.6 g of imidazole curing agent (manufactured by Shikoku Kasei, 2E4MZ-CN), polyvalent acrylic monomer (Nippon Kasei) Pharmaceutical, R604) 3g, also mixed with polyacrylic monomer (Kyoeisha Chemical, DPE6A) 1.5g, dispersion antifoam (Sannopco, S-65) 0.71g, and photoinitiated for this mixture Solder Regis with 2 g of benzophenone (manufactured by Kanto Chemical Co., Ltd.) and 0.2 g of Michler ketone (manufactured by Kanto Chemical Co., Ltd.) as a photosensitizer, adjusted to 2.0 Pa · s at 25 ° C. To obtain a composition.
Viscosity was measured with a B-type viscometer (Tokyo Keiki, DVL-B type) at 60 rpm with rotor No. 4 and at 6 rpm with rotor No. 3.
[0077]
(18) The solder resist composition 70α was applied in a thickness of 20 μm on both surfaces of the multilayer printed wiring board obtained in (16) (step (Q) in FIG. 5). Next, after drying at 70 ° C. for 20 minutes and at 70 ° C. for 30 minutes, a photomask film having a thickness of 5 mm on which a circular pattern (mask pattern) was drawn was placed in close contact, and 1000 mJ / cm²Were exposed to UV light and DMTG developed. Further, heat treatment was performed at 80 ° C. for 1 hour, 100 ° C. for 1 hour, 120 ° C. for 1 hour, and 150 ° C. for 3 hours. A solder resist layer 70 (thickness 20 μm) having (opening diameter 200 μm) was formed (step (R)). In addition, the portion surrounded by a circle in the step (R) of FIG. 5 is shown in an enlarged manner in FIG.
[0078]
(19) Then, the average roughness of the surface of the conductor circuit 158 and the via hole 160 is adjusted by adjusting the etching solution to about 2 μm / min with sodium persulfate as the main component, soaking it for 1 minute, washing with water, etc. (Ra) was 1 μm or less (step (S)). Further, the part surrounded by a circle in the step (S) of FIG. 5 is shown enlarged in FIG. 8B. Printed wiring board with exposed conductor circuit flattened nickel chloride 2.3 × 10^-1mol / l, sodium hypophosphite 2.8 × 10^-1mol / l, sodium citrate 1.6 × 10^-1It was immersed in an electroless nickel plating solution of mol / l and pH = 4.5 for 20 minutes to form a nickel plating layer 72 having a thickness of 5 μm in the opening (step (T) in FIG. 6). In addition, a portion surrounded by a circle in the step (T) of FIG. 6 is shown in an enlarged manner in FIG. In this embodiment, the roughened layer 162 is flattened to improve the adhesion between the via hole 160 and the conductor circuit 158 and the nickel plating layer 72 and prevent the nickel plating layer 72 from being peeled off. Furthermore, the substrate is made of 7.6 × 10 potassium gold cyanide.^-3mol / l, ammonium chloride 1.9 × 10^-1mol / l, sodium citrate 1.2 × 10^-1mol / l, sodium hypophosphite 1.7 × 10^-1A gold plating layer 74 having a thickness of 0.03 μm was formed on the nickel plating layer 72 by immersing in an electroless gold plating solution of mol / l for 7.5 minutes at 80 ° C. (step (U)). In addition, a portion surrounded by a circle in the step (U) of FIG. 6 is shown in an enlarged manner in FIG. In this embodiment, the roughening layer 162 does not penetrate through the nickel layer 72 to the gold plating layer 74 due to the planarization, so that the reliability of the gold plating layer 74 is not deteriorated. Heat concentration due to the roughened layer penetrating to the plating layer 74 does not occur.
[0079]
(20) Then, solder bumps (solder bodies) 76 are formed by printing solder paste in the openings 71 of the solder resist layer 70 and reflowing at 200 ° C. (enclosed by circles in FIGS. 7 and 7). FIG.
[0080]
(Second embodiment)
It is almost the same as in the first embodiment, but the outermost roughened layer 164 is made of an etchant containing a cupric complex of azoles and an organic acid (trade name “MEC etch bond” manufactured by MEC). (See FIG. 11A and FIG. 11B showing a portion surrounded by a circle in FIG. 11). Thereafter, a diluted solution of about 3% was prepared so that the etching amount of hydrochloric acid was about 1.5 μm per minute, and the exposed surfaces of the conductor circuit 158 and the via hole 160 were flattened to an average roughness (Ra) of 1 μm or less. Thereafter, a corrosion-resistant metal layer was formed with the nickel plating layer 72 and the gold plating layer 74 to produce a printed wiring board (FIG. 12 (A) and FIG. 12 (A) showing a portion surrounded by a circle in FIG. 12 (A). B)).
[0081]
(Third embodiment)
Although it is almost the same as the first embodiment, after the outermost roughening layer 162 is formed, the carbon dioxide laser is used to adjust the output to 5 kW and the pulse width to 50 μS, and irradiate two shots at one place. The exposed conductor circuit 158 was flattened to an average roughness (Ra) of 1 μm or less. Thereafter, a corrosion-resistant metal layer was formed with the nickel plating layer 72 and the gold plating layer 74 to produce a printed wiring board (FIG. 13A and FIG. 13A showing a portion surrounded by a circle in FIG. 13A). B)).
[0082]
(Fourth embodiment)
It is almost the same as in the first embodiment, but the outermost roughened layer 164 is made of an etching solution containing a cupric complex of azoles and an organic acid (trade name “MEC etch bond” manufactured by MEC). Formed. Thereafter, using a plasma cleaning apparatus PC12F-G type manufactured by Kyushu Matsushita Co., Ltd., the substrate was evacuated, and the substrate was irradiated with oxygen plasma to remove the roughened layer 164 and organic residues. The plasma irradiation conditions were as follows: plasma irradiation amount 1000 W, gas supply amount 500 sec. The treatment time was 15 minutes. Thereafter, a corrosion-resistant metal layer was formed by nickel plating layer 72 and gold plating layer 74 by plating to produce a printed wiring board (shown in circles in FIGS. 14A and 14A). (See FIG. 14B).
[0083]
(5th Example)
Although it is almost the same as in the first embodiment, the exposed conductor circuit 158 is flattened, and then the nickel plating layer 72 is formed by electroless plating. Then, the replacement plating layer 75 and the electroless plating gold plating layer 74 are in this order. A printed wiring board was manufactured by forming a metal layer (see FIG. 15A and FIG. 15B showing a portion surrounded by a circle in FIG. 15A).
[0084]
(Sixth embodiment)
Although it is substantially the same as the second embodiment, after the exposed conductor circuit 158 is flattened, a corrosion-resistant metal layer is formed in the order of a nickel plating layer 72, a palladium layer 73, and a gold plating layer 74 to form a printed wiring board. It manufactured (refer FIG. 16 (A) and FIG. 16 (B) which shows the part enclosed with the circle | round | yen of FIG. 16 (A)).
[0085]
(Comparative Example 1)
The printed wiring board was manufactured by forming a corrosion-resistant metal layer in the order of nickel and gold without making the exposed conductor circuit flat, but substantially the same as in Example 1.
[0086]
(Comparative Example 2)
The printed wiring board was manufactured by forming a corrosion-resistant metal layer in the order of nickel and gold without flattening the exposed conductor circuit, but substantially the same as in Example 2.
[0087]
【The invention's effect】
As described above, the printed wiring boards manufactured in the first to sixth examples and the comparative examples 1 and 2, the roughness of the conductor circuit before forming the nickel layer, the nickel layer is formed by plating to have a target value of 5 μm, and nickel Undeposited layer, rate of reaction stoppage, presence or absence of discoloration, thickness, rate of occurrence of solder bump shape abnormality after solder paste is formed by printing, after reliability test (high temperature and high humidity bias application condition 85 ° C / 85 Comparative evaluation was performed on a total of four items, that is, the state of the solder pad of% / 1.2V applied 200 hours) and the result of the continuity test. The result is shown in FIG.
[0088]
In the first to sixth examples, the average roughness of the conductor circuit was 1 μm or less, and even if the nickel layer was formed, no problem was caused in the formation, thickness, etc. of unformed or discolored. Even if a gold layer was formed as an upper layer, no problem was caused in formation, discoloration, thickness, and the like. (In the sixth embodiment, the palladium layer was also similarly problematic.) Even when the solder paste was formed by printing, no abnormalities in the shape of the solder bumps caused by unfilling or insufficient filling occurred. When electronic components such as IC chips were mounted, there was no connectivity due to no connection. After being exposed to high temperature and high humidity, the solder bumps and metal layers in the solder pads were not peeled off and cracks were not found. Of course, there was no disconnection or short circuit in conduction.
[0089]
In Comparative Examples 1 and 2, the nickel layer did not precipitate and discolored. Moreover, reaction stop that formation stopped in the middle occurred. For this reason, even when a gold layer was formed, there were many cases where the thickness was 0.01 μm or less due to the influence of the nickel layer, causing precipitation and discoloration. In the subsequent solder bump formation, the surface state of the surface metal layer was poor, resulting in abnormal formation and a problem in connectivity. When the reliability test was performed, cracks were observed at the interface between the solder bump and the metal layer, and peeling was observed between the conductor circuit and the nickel layer. In addition, disconnection occurred in the solder pad.
[Brief description of the drawings]
FIG. 1 is a manufacturing process diagram of a multilayer printed wiring board according to a first embodiment of the present invention.
FIG. 2 is a manufacturing process diagram of the multilayer printed wiring board according to the first embodiment of the present invention.
FIG. 3 is a manufacturing process diagram of the multilayer printed wiring board according to the first embodiment of the present invention.
FIG. 4 is a manufacturing process diagram of the multilayer printed wiring board according to the first embodiment of the present invention.
FIG. 5 is a manufacturing process diagram of the multilayer printed wiring board according to the first embodiment of the present invention.
FIG. 6 is a manufacturing process diagram of the multilayer printed wiring board according to the first embodiment of the present invention.
FIG. 7 is a cross-sectional view of a multilayer printed wiring board according to the first embodiment of the present invention.
8A and FIG. 8B are views showing an enlarged part of the multilayer printed wiring board shown in FIG.
FIGS. 9A and 9B are enlarged views of a part of the multilayer printed wiring board shown in FIG.
FIG. 10 is an enlarged view showing a part of the multilayer printed wiring board shown in FIG. 7;
FIGS. 11A and 11B are views showing a manufacturing process of a multilayer printed wiring board according to the second embodiment of the present invention and an enlarged view of a part thereof.
FIGS. 12A and 12B are a cross-sectional view and a partially enlarged view of a multilayer printed wiring board according to a second embodiment of the present invention.
FIGS. 13A and 13B are a cross-sectional view and a partially enlarged view of a multilayer printed wiring board according to a third embodiment of the present invention.
FIGS. 14A and 14B are an enlarged sectional view and a part of a multilayer printed wiring board according to a fourth embodiment of the present invention.
FIGS. 15A and 15B are an enlarged cross-sectional view and a part of a multilayer printed wiring board according to a fifth embodiment of the present invention.
FIGS. 16A and 16B are a cross-sectional view and a partially enlarged view of a multilayer printed wiring board according to a sixth embodiment of the present invention.
FIGS. 17A and 17B are explanatory diagrams showing problems in the conventional technology. FIGS.
FIG. 18 is an explanatory diagram showing problems in the prior art.
19 is a table showing the results of comparative evaluation of printed wiring boards manufactured in Examples 1 to 6 and Comparative Examples 1 and 2. FIG.
[Explanation of symbols]
30 core substrate
34 Conductor circuit
36 Through hole
50 Interlayer resin insulation layer
58 Conductor circuit
60 Bahia Hall
70 Solder resist
71 opening
72 Nickel plating layer
73 Palladium layer
74 Gold plating layer
75 Gold plating layer
76 Solder bump
77 Solder pads
80A, 80B Build-up wiring layer
150 Interlayer resin insulation layer
158 Conductor circuit
160 Viahole
162 Roughening layer
164 Roughening layer

Claims (10)

粗化層を形成した導体回路上に有機樹脂絶縁層を施し、前記有機樹脂絶縁層の一部を開口して露出した導体回路上に半田バンプが形成されたプリント配線板において、
前記露出した導体回路の粗化層を平坦にした上に、耐食金属層を施して半田バンプを形成し、前記耐食金属層がニッケル層、パラジウム層、及び、金層を備えていることを特徴とするプリント配線板。In a printed wiring board in which an organic resin insulating layer is applied on a conductor circuit in which a roughened layer is formed, and solder bumps are formed on the conductor circuit exposed by opening a part of the organic resin insulating layer,
The exposed roughened layer of the conductor circuit is flattened, and then a corrosion-resistant metal layer is applied to form a solder bump, and the corrosion-resistant metal layer includes a nickel layer, a palladium layer, and a gold layer. Printed wiring board. 前記導体回路上の表面に無電解めっきにより粗化層を形成し、前記露出した導体回路の粗化層をエッチング処理により平坦にしたことを特徴とする請求項１に記載のプリント配線板。  The printed wiring board according to claim 1, wherein a roughened layer is formed on the surface of the conductor circuit by electroless plating, and the roughened layer of the exposed conductor circuit is flattened by an etching process. 前記導体回路の表面にエッチング処理により粗化層を形成し、前記露出した導体回路の粗化層をエッチング処理により平坦にしたことを特徴とする請求項１に記載のプリント配線板。  The printed wiring board according to claim 1, wherein a roughened layer is formed on the surface of the conductor circuit by an etching process, and the roughened layer of the exposed conductor circuit is flattened by an etching process. 前記導体回路の平坦にされた部位は平均粗度（Ｒa）≦１μｍであることを特徴とする請求項１〜３のいずれか１に記載のプリント配線板。  The printed wiring board according to claim 1, wherein the flattened portion of the conductor circuit has an average roughness (Ra) ≦ 1 μm. 以下の（１）〜（４）の工程を少なくとも含むことを特徴とするプリント配線板の製造方法：
（１） 導体回路上に粗化層を形成する工程、
（２） 前記粗化層を形成した導体回路上に有機樹脂絶縁層を施し、当該有機樹脂絶縁層の一部を開口して前記導体回路の一部を露出させる工程、
（３） 前記有機樹脂絶縁層の開口により露出された前記導体回路を平坦にする工程、
（４） 前記有機樹脂絶縁層の開口により露出された前記導体回路に耐食金属層を施して半田バンプを形成する工程であって、前記耐食金属層がニッケル層、パラジウム層、及び、金層を備えている工程。A method for producing a printed wiring board comprising at least the following steps (1) to (4):
(1) forming a roughened layer on the conductor circuit;
(2) applying an organic resin insulating layer on the conductor circuit on which the roughened layer is formed, opening a part of the organic resin insulating layer to expose a part of the conductor circuit;
(3) flattening the conductor circuit exposed through the opening of the organic resin insulating layer;
(4) A step of forming a solder bump by applying a corrosion-resistant metal layer to the conductor circuit exposed through the opening of the organic resin insulating layer , wherein the corrosion-resistant metal layer includes a nickel layer, a palladium layer, and a gold layer. Steps that are provided . 前記露出した導体回路の粗化層を平坦にする際、エッチング処理、酸処理、レーザ処理、プラズマ処理の内から１種類以上により行うことを特徴とする請求項５に記載のプリント配線板の製造方法。  6. The printed wiring board according to claim 5, wherein when the roughened layer of the exposed conductor circuit is flattened, at least one of etching treatment, acid treatment, laser treatment, and plasma treatment is performed. Method. 前記露出した導体回路の粗化層を平坦にする際、過酸化ナトリウム、過硫酸アンモニウム、塩化第二鉄、塩化第二銅から選ばれる少なくとも１種類以上を用いてエッチング処理することを特徴とする請求項５に記載のプリント配線板の製造方法。  When the roughening layer of the exposed conductor circuit is flattened, an etching process is performed using at least one selected from sodium peroxide, ammonium persulfate, ferric chloride, and cupric chloride. Item 6. A method for producing a printed wiring board according to Item 5. 前記露出した導体回路の粗化層を平坦にする際、塩酸又は硝酸を用いて酸処理することを特徴とする請求項５に記載のプリント配線板の製造方法。  The method for producing a printed wiring board according to claim 5, wherein when the roughened layer of the exposed conductor circuit is flattened, acid treatment is performed using hydrochloric acid or nitric acid. 前記エッチング処理、及び前記酸処理の粗化層を除去する除去速度は１〜５μｍ／ｍｉｎ．の範囲であることを特徴とする請求項７又は８記載のプリント配線板の製造方法。  The removal rate for removing the etching treatment and the acid-treated roughened layer is 1 to 5 μm / min. The method for producing a printed wiring board according to claim 7 or 8, wherein the printed wiring board is in the range. 前記露出した導体回路の粗化層を平坦にする際、炭酸、エキシマ、ＹＡＧのレーザ処理することを特徴とする請求項５に記載のプリント配線板の製造方法。  6. The method of manufacturing a printed wiring board according to claim 5, wherein when the roughened layer of the exposed conductor circuit is flattened, laser treatment of carbonic acid, excimer, and YAG is performed.

Images