JP2000228412A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000228412A JP2000228412A JP11029029A JP2902999A JP2000228412A JP 2000228412 A JP2000228412 A JP 2000228412A JP 11029029 A JP11029029 A JP 11029029A JP 2902999 A JP2902999 A JP 2902999A JP 2000228412 A JP2000228412 A JP 2000228412A
- Authority
- JP
- Japan
- Prior art keywords
- metal post
- resin
- resin layer
- film
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
ポストの頭部を露出させるプロセスの簡略化。 【解決手段】 メタルポスト8の上方を完全に覆うよう
に絶縁樹脂層Rを形成した後に、このメタルポスト頭部
が露出するように樹脂層を研磨する工程を有する第1の
製造方法と、メタルポスト8の上方を完全に覆うように
絶縁樹脂層Rを形成した後に、ウエハ裏面をバックグラ
インドしてから、このメタルポスト頭部が露出するよう
に樹脂層を研磨する工程を有する第2の製造方法とを提
供することで、上記課題を解決する。
Description
ケージの製造方法に関する。チップサイズパッケージ
(Chip Size Package)は、CSPとも呼ばれ、チップ
サイズと同等か、わずかに大きいパッケージの総称であ
り、高密度実装を目的としたパッケージである。本発明
は、CSPに採用されるメタルポストとこれを被覆する
樹脂に関する。
ll Grid Array)と呼ばれ、面状に配列された複数のハ
ンダボールを持つ構造、ファインピッチBGAと呼ば
れ、BGAのボールピッチをさらに狭ピッチにして外形
がチップサイズに近くなった構造等が知られている。
ス」1998年8月号 44頁〜71頁に記載されたウ
エハCSPがある。このウエハCSPは、基本的には、
チップのダイシング前に配線やアレイ状のパッドをウエ
ハプロセス(前工程)で作り込むCSPである。この技
術によって、ウエハプロセスとパッケージ・プロセス
(後工程)が一体化され、パッケージ・コストが大幅に
低減できるようになることが期待されている。
配線型がある。封止樹脂型は、従来のパッケージと同様
に表面を封止樹脂で覆った構造であり、チップ表面の配
線層上にメタルポストを形成し、その周囲を封止樹脂で
固める構造である。
ると、プリント基板との熱膨張差によって発生した応力
がメタルポストに集中すると言われているが、樹脂封止
型では、メタルポストが長くなるため、応力が分散され
ると考えられている。
封止樹脂を使わず、再配線を形成した構造である。つま
りチップ51の表面にAl電極52、配線層53、絶縁
層54が積層され、配線層53上にはメタルポスト55
が形成され、その上に半田バンプ56が形成されてい
る。配線層53は、半田バンプ56をチップ上に所定の
アレイ状に配置するための再配線として用いられる。
程度と長くし、これを封止樹脂で補強することにより、
高い信頼性が得られる。しかしながら、封止樹脂を形成
するプロセスは、後工程において金型を用いて実施する
必要があり、プロセスが複雑になる。
純であり、しかも殆どの工程をウエハプロセスで実施で
きる利点がある。しかし、なんらかの方法で応力を緩和
し信頼性を高めることが必要とされている。
したものであり、Al電極52が露出した開口部を形成
し、この開口部には、メタルポスト55とAl電極52
との間にバリアメタル58を少なくとも一層形成し、こ
のメタルポスト55の上に半田ボール56が形成されて
いる。
スト55の周囲を被覆するために樹脂封止される絶縁層
54の形成工程は、以下の通り行っていた。
1、62内に樹脂63を入れ、加圧溶融する。半導体チ
ップ51は、メタルポスト55が多数立てられた状態で
金型に配置され、樹脂63が金型により押圧されてウエ
ハ全面に被覆される。ここで符号64は、金型から剥離
するためのシートである。
た(シート64を剥離した)際に、前記メタルポスト5
5頭部が露出するように制御されていたため、プロセス
制御が複雑であった。つまり、メタルポスト55の高さ
ばらつきをコントロールすることが非常に難しく、ま
た、封止するための樹脂63の量(収縮率も含めて)等
も細かくコントロールする必要があった。更に言えば、
剥離用の前記シート64の選定(弾力性も含めて)等も
考慮する必要があった。
みてなされ、第1に、メタルポスト8上方を完全に覆う
ように樹脂層Rを形成した後に、このメタルポスト8頭
部が露出するように樹脂層Rを研磨する工程とを有する
事を特徴とするものである。
完全に覆うように樹脂層Rを形成した後に、ウエハ裏面
をバックグラインドし、それから前記メタルポスト頭部
8が露出するように前記樹脂層Rを研磨する工程とを有
する事を特徴とするものである。
全に覆うように形成される樹脂層Rは、メタルポスト8
の頭部からおよそ20μm〜50μm程度である事を特
徴とするものである。
全に覆うように形成される樹脂層Rは、金型封止される
モールド樹脂である事を特徴とするものである。
全に覆うように形成される樹脂層Rは、スピンコートさ
れるポリイミドや液状エポキシ系樹脂である事を特徴と
するものである。
全に覆うように形成される樹脂層Rは、ラミネート形成
されるアミック酸系ポリイミドフィルムである事を特徴
とするものである。
て説明する。
ンディングタイプのICチップに於いて、最上層のメタ
ル(ボンディングパッドとしても機能する所)の部分で
あり、このAl電極1のコンタクトホールCが形成され
る層間絶縁膜を図番2で示す。ここで符号1は、Al電
極と名称を付けたが、材料としてはAu、最近ではCu
も考えられる。あくまでもボンデイングが可能な材料で
有れば特に材料には限定されない。
メタルが複数層で形成され、例えばトランジスタ(MO
S型のトランジスタまたはBIP型のトランジスタ)、
拡散領域、ポリSiゲートまたはポリSi等とコンタク
トしている。
も実施できる事は言うまでもない。
メタル…と呼ばれるICである。
メタルが増加するに連れて、層間絶縁膜2の下層には、
各層のメタルや絶縁層が形成され、これらの界面が後述
する第1の溝TCに露出している。
す。ここでパッシベーション膜3は、Si窒化膜、エポ
キシ樹脂またはポリイミド等でなり、更にこの上には、
絶縁樹脂層rが被覆されている。
用する場合、絶縁樹脂層rと同一材料でも良い。この絶
縁樹脂層rは、後述するように比較的低粘度でスピンオ
ン等で被覆し、放置させることでその表面をフラットに
することができる。そのため、配線層7をフラットにす
ることができ、半田ボールの高さを一定にさせることが
できる。
成されている。
は、窒化Ti膜5を露出する開口部Kが形成され、ここ
には、配線層7のメッキ電極(シード層)としてCuの
薄膜層6が形成される。そしてこの上には、Cuメッキ
により形成される配線層7が形成される。
樹脂から成る樹脂層Rが形成される。ただし、図面上で
は省略しているが、樹脂層Rと配線層7、樹脂層Rとメ
タルポスト8の界面にはSi3N4膜が設けられても良
い。
れば実施可能であり、特に熱硬化性樹脂として、アミッ
ク酸(系ポリイミド)フィルム、ポリイミド系、エポキ
シ系の樹脂が好ましい。また熱可塑性樹脂であれば、熱
可塑性ポリマー(日立化成:ハイマル)等が好ましい。
またアミック酸フィルムは30〜50%の収縮率であ
る。
のアミック酸を主材料としたものが用意され、ウエハ全
面にスピンオンまたは真空ラミネートされる。厚さは5
0〜150μm程度である。その後、この樹脂層Rは、
熱硬化反応により重合される。温度は、300°C以上
である。しかし熱硬化前のアミック酸より成る樹脂層R
は、前記温度の基で活性に成り、Cuと反応し、その界
面を悪化させる問題がある。しかし、配線層の表面にS
i3N4膜を被覆する事により、このCuとの反応を防止
することができる。ここでSi3N4膜の膜厚は、100
0〜10000Å程度である。
膜で、SiO2膜は、Si3N4膜に比べバリア性に劣
る。しかしSiO2膜を採用する場合は、Si3N4膜よ
りもその膜厚を厚くする必要がある。またSi3N4膜
は、プラズマCVD法で形成できるので、そのステップ
カバレージも優れ、好ましい。更に、メタルポスト8を
形成した後、樹脂層Rを被覆するので、前記Si3N4膜
を形成するとCuから成る配線層7とアミック酸を主材
料とする樹脂層の反応を防止するばかりでなく、Cuか
ら成るメタルポスト8とアミック酸を主材料とする樹脂
層Rの反応も防止できる。
タルポスト8の頭部よりも上方に位置するように調整し
ておく(例えば、メタルポスト8の頭部からおよそ20
μm〜50μm程度とする。)。そして、後工程で、メ
タルポスト8の頭部を露出させるために、研磨工程を施
す。
端部にメタルポスト8の頭部が顔を出し、メタルポスト
8の頭部にバリアメタルを形成することができる。ここ
では、Ni10、Au11が無電解メッキで形成されて
いる。
田ボールが形成されると、酸化されたCuが原因で半田
ボールとの接続強度が劣化する。また酸化防止のために
Auを直接形成すると、Auが拡散されるため、間にN
iが挿入されている。NiはCuの酸化防止をし、また
AuはNiの酸化防止をしている。従って半田ボールの
劣化および強度の劣化は抑制される。
に、半田ボール12が形成される。
いて説明する。半田ボールは、予めボール状の半田が別
途用意され、メタルポスト8に固着されるものであり、
半田バンプは、配線層7、メタルポスト8を介して電解
メッキで形成されるものである。半田バンプは、最初は
厚みを有した膜として形成され、後熱処理により球状に
形成されるものである。
かれるので、電解メッキは採用できず、実際は半田ボー
ルが用意される。
個々の周囲には、TCで示す第1の溝が形成され、この
溝に絶縁樹脂層が埋め込まれている。ここでは工程の簡
略化から樹脂層Rと同一のものが形成されているが、工
程の簡略化を考慮しなければ同一である必要はない。
よりも幅狭でなるダイシングブレードDCによりフルカ
ットされる。つまり第1の溝TCとフルカットラインD
Lとの間には樹脂層が配置され、被覆材Hが設けられて
いる。この樹脂層の形成により、耐湿劣化を引き起こす
各層の界面端部を覆うことができ、素子劣化の防止が可
能となる。また、被覆材Hの形成により、特に、図示し
た説明は省略するが、メタルポスト8が配線層7と当接
する所の角部(図9では符号Hで示される所)に形成さ
れ易い隙間(スとも称す)の形成を抑止できる。この隙
間は、角部Hの奥まで樹脂層Rが行き届かないために形
成されるものである。そのため低粘度のSOGや樹脂か
ら成る被覆材Hをウエハ全面に塗布すれば、この角部を
埋めなだらかにする事ができるため、この後に樹脂層R
を被覆すれば、スの発生を抑止する事ができる。
形成され、特にこの第1の溝TCの側壁は、複数の界面
が露出しているので、この界面をカバーすることがで
き、樹脂層Rと相まってチップの耐環境性を向上させる
ことができる。
造方法を説明する。
トリツクス状に形成された半導体基板(ウエハ)を準備
する。ここでは、前述したように1層メタル、2層メタ
ル・・のICで、例えばトランジスタのソース電極、ド
レイン電極が一層目のメタルとして形成され、ドレイン
電極とコンタクトしたAl電極1が2層目のメタルとし
て形成されている。
膜2の開口部Cを形成した後、ウエハ全面にAlを主材
料とする電極材料、窒化Ti膜5を形成し、ホトレジス
トをマスクとして、Al電極1と窒化Ti膜5を所定の
形状にドライエッチングしている。
この後開口した開口部Cの上からバリアメタルを形成す
るのと違い、バリアメタルとしての窒化Ti膜も含めて
ホトレジストで一度に形成でき、工程数の簡略が可能と
なる。
薄膜層6のバリアメタルとして機能している。しかも窒
化Ti膜は、反射防止膜として有効であることにも着目
している。つまりパターニングの際に使用されるレジス
トのハレーション防止としても有効である。ハレーショ
ン防止として最低1200Å〜1300Å程度必要であ
り、またこれにバリアメタルの機能を兼ね備えるために
は、2000Å〜3000Å程度が好ましい。これ以上
厚く形成されると、今度は窒化Ti膜が原因で発生する
ストレスが発生する。また窒化Ti膜は樹脂との接着性
が悪いため、樹脂層rとの接触は好ましくない。
ングされた後、全面にパッシベーション膜3が被覆され
る。パッシベーション膜として、ここではSi3N4膜が
採用されているが、ポリイミド等も可能である。(以上
図1参照) 続いて、パッシベーション膜3の表面に絶縁樹脂層rが
被覆される。この絶縁樹脂層rは、ここでは、ポジ型の
感光性ポリイミド膜が採用され、約3〜5μm程度が被
覆されている。そして開口部Kが形成される。
で、図2の開口部Kのパターニングに於いて、別途ホト
レジストを形成して開口部Kを形成する必要が無くな
り、ガラス製のホトマスク、メタルマスクの採用により
工程の簡略化が実現できる。もちろんホトレジストでも
可能である。
でも採用されている。つまり半田ボール12の高さが全
ての領域において均一である為には、メタルポスト8の
高さも全てに於いて均一である必要があり、配線層7も
フラットに精度良く形成される必要がある。その為にポ
リイミド樹脂を塗布し、ある粘度を有した流動性を有す
る樹脂である故、硬化前に所望の時間放置することでそ
の表面をフラットにできるメリットを有する。
パッドも兼ね、半田ボール(半田バンプ)から成るチッ
プサイズパッケージとして形成しない時は、ワイヤボン
ディングパッドとして機能する部分である。(以上図2
参照) 続いて全面にCuの薄膜層6を形成する。このCuの薄
膜層6は、後に配線層7のメッキ電極となり、例えばス
パッタリングにより約1000〜2000Å程度の膜厚
で形成される。
1を塗布し、配線層7に対応するホトレジストPR1を
取り除く。(以上図3参照) 続いて、このホトレジストPR1の開口部に露出するC
uの薄膜層6をメッキ電極とし、配線層7を形成する。
この配線層7は機械的強度を確保するために2〜5μm
程度に厚く形成する必要がある。ここでは、メッキ法を
用いて形成したが、蒸着やスパッタリング等で形成して
も良い。この蒸着やスパッタリングを採用する場合は、
シード層がいらないため、Cuの薄膜層6は、不要であ
る。
る。(以上図4参照) 続いて、メタルポスト8が形成される領域を露出したホ
トレジストPR2を形成し、この露出部に電解メッキで
Cuのメタルポスト8を形成する。これもCuの薄膜層
6がメッキ電極として活用される。このメタルポスト
は、30〜150μm程度の高さに形成される。このメ
タルポスト8の高さは、チップサイズパッケージを固着
する実装基板の熱膨張係数により調整される。つまりポ
ストの高さが高いほど、膨張による実装基板の応力をポ
ストにより吸収できる。
パッタリングが考えられる。
色々と考えられるが、第1のタイミングとしては、メタ
ルポストの形成後が考えられる。ここでは、ホトレジス
トPR2に第1の溝TCの形成予定ラインが形成されて
いれば、この予定のTCの露出部に沿ってダイシングが
可能となる。また別途第1の溝TCのみを露出させるホ
トレジストを形成すればエッチングによってもダイシン
グによっても形成できる。
線層7をマスクとしてCuの薄膜層6を除去する。そし
てウエハ全面に粘度の低いSOG膜や液状レジストを例
えばスピンオンで形成する。この時、スの形成されやす
い角部にこの角部をなだらかにする被覆部Hが形成され
る。また第1の溝TCの側壁に露出する界面も極薄い膜
で被覆される。
用したが、低温成膜可能なプラズマCVDでSiO2膜
やTEOS膜を形成しエッチバックしても良い。(以上
図6参照) また、配線層7、メタルポスト8も含めて全表面にプラ
ズマCVD法でSi3N4膜被着してからこの被覆膜を形
成しても良い。
覆膜HとCuが熱により反応する。そのためこの界面が
劣化する問題を有している。従って配線層7、メタルポ
スト8は、全てこのSi3N4膜でカバーする必要があ
る。このSi3N4膜は、界面の劣化が発生しない場合
は、もちろん省略が可能である。
i3N4膜を形成すれば、配線層7、メタルポスト8も含
めてカバーすることができる。またパターニングされて
露出している側面Mも一緒に保護する必要があるが、こ
こでは、両者をパターニングした後にSi3N4膜を被覆
するので、側面Mも一緒に保護される。
ングとして、前記Si3N4膜を形成した後でも良い。
で、この状態で第1の溝TCをダイシングしたり、また
はエッチングできる。またSi3N4膜がウエハ全面に形
成されてあるため、メタルポスト8の酸化を防止するこ
とができる。
樹脂層Rを第1の溝に埋め込む必要から、樹脂層Rを被
覆する前に第1の溝TCを形成する必要がある。
き、前記樹脂層Rは、図7の様にメタルポスト8の上方
を完全に覆うように形成し(例えば、メタルポスト8の
頭部からおよそ20μm〜50μm程度)、後工程の研
磨工程により樹脂層Rを研磨して、メタルポスト8の頭
部を露出させる。
のであり、更に言えば、その処理タイミングに特徴を有
するものである。
記メタルポスト8の上方を完全に覆うように形成された
樹脂層Rを、例えば、CMP装置を用いてメタルポスト
8頭部が露出するまで、研磨するものである。
方を完全に覆うように樹脂層Rを形成した後に、メタル
ポスト8頭部を露出させているため、従来のように封止
樹脂した際に、メタルポスト55頭部が露出するように
制御するプロセスに比して、そのプロセス制御が容易に
なる。
高さばらつきが生じないように、メタルポスト8の高さ
を均一に形成する必要が無くなり、プロセス制御が容易
である。尚、後工程の研磨工程で、樹脂層Rと共にメタ
ルポスト8頭部も研磨されてメタルポスト8の高さは、
均一になる。また、当然のことながら、メタルポスト8
の高さが均一となるように形成し、メタルポスト8頭部
部(あるいは、少し削った状態)で、研磨が終了するよ
うに制御されるものであっても良い。そして、後工程
で、ウエハ表面を不図示の保護シートで覆い、点線矢印
のようにバックグラインドし、ウエハの厚みを薄くす
る。(以上図9参照) また、第2の方法は、図8(b)の様に、先ず、ウエハ
裏面をバックグラインドしてから、前記メタルポスト8
の上方を完全に覆うように形成された樹脂層Rを、例え
ば、CMP装置を用いてメタルポスト8頭部が露出する
まで、研磨するものである。
してから、前記メタルポスト8頭部を露出させているた
め、第1の方法に比して膜厚ばらつきを低減することが
できる。つまり、バックグラインド工程を経た後に、メ
タルポスト8頭部を露出させる研磨工程を行うようにし
たため、各種成膜工程における膜厚ばらつきの存在を抑
止することができ、実装時の信頼性がより向上するとい
う効果がある。尚、メタルポスト8上に被覆膜H、前記
Si3N4膜が形成される場合には、これらも樹脂層Rの
研磨工程で研磨される。更に言えば、現在、広く使われ
ているウエハ自体の膜厚ばらつきが、およそ20μm程
度あり、しかも研磨精度もおよそ5μm程度あり、これ
らのばらつきを考慮して、上述したように、一旦メタル
ポスト8の頭部からおよそ20μm〜50μm程度まで
を完全に被覆するように樹脂層Rを形成している。尚、
本実施形態では、およそ20μm程度あれば十分であ
る。
に、図6の状態のウエハを金型60、61、62に実装
し、樹脂層Rを金型にて押圧封止しても良い。この場
合、剥離性が考慮されて接着性が非常に小さいシート6
4が設けられる。
ト8の上方を完全に覆うように樹脂層Rを形成した後
に、CMP装置を用いてメタルポスト8頭部が露出する
まで、研磨する。
合においても、従来のように樹脂封止し、剥離用のシー
ト64を剥離した際に、メタルポスト55の頭部が、ち
ょうど露出するように制御するものと異なり、単に、金
型からの剥離を容易にするためだけの目的で使用するの
で、剥離用のシート64の選定(弾力性も含めて)等を
考慮する必要がなくなり、通常のシート64を用いるこ
とができる。
ットもある。一般に粘性のある樹脂をディスペンサで塗
布すると、脱泡してあっても中に気泡を取り込んでしま
う問題がある。気泡を取り込んだまま焼結すると、これ
からの工程やユーザー側での高温雰囲気使用で気泡が破
裂する問題がある。
スピンで20〜30μm程度の膜厚に形成できるように
その粘性を調整してある。この結果、この膜厚よりも大
きな気泡は、膜の厚みが薄い故に弾けて消える。またこ
の膜厚よりも小さい気泡も、スピンオンの遠心力で外部
へ飛ばされる樹脂と一緒に外に飛ばされ、気泡無しの膜
が形成できる。
〜100μm程度を必要とし、この場合、前述した原理
を採用し、スピンオンで複数回に分けて塗布し、気泡を
取り除きながら形成することができる。
ペンサで塗布しても良い。
上にNi10とAuがメッキされる。ここではCuの薄
膜層6が配線層7をマスクとして取り除かれているの
で、無電解メッキが採用され、Niが約1〜5μm、A
u11が約1000〜10000Åで形成される。
にNiやAuを形成しているため、メタルポスト上にN
iやAuを形成した後に研磨するプロセスに比して信頼
性が向上する。即ち、Auは、1000〜10000Å
程度の膜厚で最上層にあるため、フラットな研磨が実現
されなければ、あるポストはAuが出ており、また別の
ポストは、Auの上に絶縁樹脂層がかぶさり、また別の
ポストはAuが削られている状態を作ってしまう。つま
り、AuはNiの酸化防止も兼ねているため、半田ボー
ルの固着ができている所、弱い所、全くできない所が発
生する。
では、ウエハ表面を保護シートで覆い、点線矢印のよう
にバックグラインドし、ウエハの厚みを薄くする。(以
上図9参照) また、第2の方法では、既にバックグラインド工程は完
了している。(以上図8(b)参照) 最後に、用意した半田ボール12を位置合わせして搭載
し、リフローする。(以上図9参照)そして、半導体基
板をダイシング工程により、スクライブラインに沿って
チップに分割し、チップサイズ・パッケージとして完成
する。
シングの前である。
狭のダイシングブレードDCを用意し、これを用いて第
1の溝のほぼセンターでフルカットする。第1の溝TC
は、例えば半導体基板まで到達しているハーフカットで
実現されているため、半導体基板から上層に形成される
各層の界面端部は、前記被覆樹脂H、樹脂層Rで保護さ
れてCSPとなる。
イズパッケージは、極薄いウエハを金型内に装着し、樹
脂63を押圧して封止する。しかしウエハ裏面に小さな
粒子が存在すると、ウエハがその粒子を支点として割れ
てしまう問題があった。しかし樹脂層Rをスピンオンで
形成する場合は、この問題が無くなる。
に、メタルポスト上方を完全に覆うように樹脂層Rを形
成した後に、このメタルポスト8の頭部が露出するよう
に樹脂層Rを研磨しているため、従来のように樹脂封止
した際に、メタルポスト頭部が露出するように制御する
プロセスに比して、そのプロセス制御が容易となる。
ンドしてから、前記メタルポスト上方を完全に覆うよう
に形成した樹脂層Rを、メタルポスト8の頭部が露出す
るまで、研磨しているため、第1の方法に比して膜厚ば
らつきを低減することができ、実装時の信頼性がより向
上できる。
うように形成される樹脂層Rは、金型封止されるモール
ド樹脂に限らず、スピンコートされるポリイミドや液状
エポキシ系樹脂であっても良く、更にはラミネート形成
され、ピュアベークされることでポリイミド化するアミ
ック酸系ポリイミドフィルムであっても良い。
上方を完全に覆うように樹脂層を形成した後に、このメ
タルポスト頭部が露出するように樹脂層を研磨している
ため、従来のメタルポスト頭部が露出するように制御す
るプロセスに比して、そのプロセス制御が容易となる。
ンドしてから、前記メタルポストの上方を完全に覆うよ
うに形成した樹脂層を、メタルポスト頭部が露出するま
で、研磨しているため、第1の方法に比して膜厚ばらつ
きを低減することができ、実装時の信頼性がより向上で
きる。
を説明する図である。
を説明する図である。
を説明する図である。
を説明する図である。
を説明する図である。
を説明する図である。
を説明する図である。
を説明する図である。
を説明する図である。
である。
である。
する図である。
する図である。
Claims (6)
- 【請求項1】 LSIの電極に電気的に接続されるメタ
ルポストと、前記メタルポストの周囲を覆う樹脂と、前
記メタルポストに接続される半田ボールまたは半田バン
プとを有する半導体装置の製造方法に於いて、 前記メタルポスト上方を完全に覆うように樹脂を形成す
る工程と、 前記メタルポスト頭部が露出するように前記樹脂を研磨
する工程とを有する事を特徴とする半導体装置の製造方
法。 - 【請求項2】 LSIの電極に電気的に接続されるメタ
ルポストと、前記メタルポストの周囲を覆う樹脂と、前
記メタルポストに接続される半田ボールまたは半田バン
プとを有する半導体装置の製造方法に於いて、 前記メタルポスト上方を完全に覆うように樹脂を形成す
る工程と、 ウエハ裏面をバックグラインドする工程と、 前記メタルポスト頭部が露出するように前記樹脂を研磨
する工程とを有する事を特徴とする半導体装置の製造方
法。 - 【請求項3】 前記メタルポスト上方を完全に覆うよ
うに形成される樹脂層は、メタルポストの頭部からおよ
そ20μm〜50μm程度である事を特徴とする請求項
1あるいは請求項2に記載の半導体装置の製造方法。 - 【請求項4】 前記メタルポスト上方を完全に覆うよ
うに形成される樹脂層は、金型封止されるモールド樹脂
である事を特徴とする請求項1あるいは請求項2あるい
は請求項3に記載の半導体装置の製造方法。 - 【請求項5】 前記メタルポスト上方を完全に覆うよ
うに形成される樹脂層は、スピンコートされるポリイミ
ドや液状エポキシ系樹脂である事を特徴とする請求項1
あるいは請求項2あるいは請求項3に記載の半導体装置
の製造方法。 - 【請求項6】 前記メタルポスト上方を完全に覆うよ
うに形成される樹脂層は、ラミネート形成されるフィル
ムである事を特徴とする請求項1あるいは請求項2ある
いは請求項3に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11029029A JP2000228412A (ja) | 1999-02-05 | 1999-02-05 | 半導体装置の製造方法 |
US09/489,709 US6329288B1 (en) | 1999-01-25 | 2000-01-24 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11029029A JP2000228412A (ja) | 1999-02-05 | 1999-02-05 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000228412A true JP2000228412A (ja) | 2000-08-15 |
Family
ID=12264997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11029029A Pending JP2000228412A (ja) | 1999-01-25 | 1999-02-05 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000228412A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006008795A1 (ja) * | 2004-07-16 | 2006-01-26 | Shinko Electric Industries Co., Ltd. | 半導体装置の製造方法 |
KR100700395B1 (ko) * | 2005-04-25 | 2007-03-28 | 신꼬오덴기 고교 가부시키가이샤 | 반도체 장치의 제조 방법 |
KR100718172B1 (ko) * | 2001-11-16 | 2007-05-15 | 후지쯔 가부시끼가이샤 | 전자 디바이스 및 전자 디바이스 밀봉 방법 및 전자디바이스 접속 방법 |
US7417311B2 (en) | 2003-11-25 | 2008-08-26 | Shinko Electric Industries Co., Ltd. | Semiconductor device and method of fabricating the same |
-
1999
- 1999-02-05 JP JP11029029A patent/JP2000228412A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100718172B1 (ko) * | 2001-11-16 | 2007-05-15 | 후지쯔 가부시끼가이샤 | 전자 디바이스 및 전자 디바이스 밀봉 방법 및 전자디바이스 접속 방법 |
US7417311B2 (en) | 2003-11-25 | 2008-08-26 | Shinko Electric Industries Co., Ltd. | Semiconductor device and method of fabricating the same |
US7468292B2 (en) | 2003-11-25 | 2008-12-23 | Shinko Electric Industries Co., Ltd. | Method of making wafer level package structure by grinding the backside thereof and then forming metal layer on the ground side |
WO2006008795A1 (ja) * | 2004-07-16 | 2006-01-26 | Shinko Electric Industries Co., Ltd. | 半導体装置の製造方法 |
US7811857B2 (en) | 2004-07-16 | 2010-10-12 | Shinko Electric Industries Co., Ltd. | Method of manufacturing semiconductor device |
KR100700395B1 (ko) * | 2005-04-25 | 2007-03-28 | 신꼬오덴기 고교 가부시키가이샤 | 반도체 장치의 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6479900B1 (en) | Semiconductor device and method of manufacturing the same | |
US10103132B2 (en) | Semiconductor device and method of manufactures | |
US7265440B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
US7420273B2 (en) | Thinned die integrated circuit package | |
JP3548061B2 (ja) | 半導体装置の製造方法 | |
JP2001176899A (ja) | 半導体装置の製造方法 | |
JP2003051580A (ja) | 半導体装置及びその製造方法 | |
WO2000077843A1 (en) | Semiconductor package, semiconductor device, electronic device and production method for semiconductor package | |
JP2000243754A (ja) | 半導体装置 | |
JP3439144B2 (ja) | 半導体装置およびその製造方法 | |
JP2000216184A (ja) | 半導体装置およびその製造方法 | |
JP3813367B2 (ja) | 半導体装置およびその製造方法 | |
JP3706492B2 (ja) | 半導体装置およびその製造方法 | |
US6329288B1 (en) | Semiconductor device and manufacturing method thereof | |
JP2000228412A (ja) | 半導体装置の製造方法 | |
JP3723364B2 (ja) | 半導体装置の製造方法 | |
JP2001110828A (ja) | 半導体装置の製造方法 | |
JP2000243774A (ja) | 半導体装置の製造方法 | |
JP2000216294A (ja) | 半導体装置 | |
JP3515449B2 (ja) | 半導体装置の製造方法 | |
JP3148202B2 (ja) | 半導体パッケージ及びその製造方法 | |
CN221327691U (zh) | 半导体封装 | |
US20230395461A1 (en) | Semiconductor Device and Method Forming Same | |
JP2000164622A (ja) | チップサイズパッケージおよびその製造方法 | |
JP2007103717A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041104 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061003 |