JP2000214219A - テストバ―ンインボ―ドハンドラ - Google Patents
テストバ―ンインボ―ドハンドラInfo
- Publication number
- JP2000214219A JP2000214219A JP11020421A JP2042199A JP2000214219A JP 2000214219 A JP2000214219 A JP 2000214219A JP 11020421 A JP11020421 A JP 11020421A JP 2042199 A JP2042199 A JP 2042199A JP 2000214219 A JP2000214219 A JP 2000214219A
- Authority
- JP
- Japan
- Prior art keywords
- test
- burn
- board
- tbib
- handler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2849—Environmental or reliability testing, e.g. burn-in or validation tests
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】 (修正有)
【課題】 試験効率が良く、TBIB1上の正常ICソ
ケットにIC1Aの実装不良を防止できるTBIBハン
ドラを提供する。 【解決手段】 TBIB1へ被試験IC1Aを挿入ある
いは抜去するTBIBハンドラ10は、IC試験回路2
とバーンインボードチェッカ3とを備える。IC試験回
路2は、バーンイン試験前のIC1Aを簡易ファンクシ
ョンテストによりプリテストする。バーンインボードチ
ェッカ3は、TBIB1をショートテストする。さら
に、切換回路4を備える。切換回路4は、被試験IC1
Aが実装されたTBIB1と電気接続し、IC試験回路
2の第1の試験信号とバーンインボードチェッカ3の第
2の試験信号を切り換える。アライメントステージ6
は、被試験IC1Aを載置したトレー5から移送された
被試験IC1Aの姿勢を矯正する。
ケットにIC1Aの実装不良を防止できるTBIBハン
ドラを提供する。 【解決手段】 TBIB1へ被試験IC1Aを挿入ある
いは抜去するTBIBハンドラ10は、IC試験回路2
とバーンインボードチェッカ3とを備える。IC試験回
路2は、バーンイン試験前のIC1Aを簡易ファンクシ
ョンテストによりプリテストする。バーンインボードチ
ェッカ3は、TBIB1をショートテストする。さら
に、切換回路4を備える。切換回路4は、被試験IC1
Aが実装されたTBIB1と電気接続し、IC試験回路
2の第1の試験信号とバーンインボードチェッカ3の第
2の試験信号を切り換える。アライメントステージ6
は、被試験IC1Aを載置したトレー5から移送された
被試験IC1Aの姿勢を矯正する。
Description
【0001】
【発明の属する技術分野】固有欠陥のある半導体デバイ
ス、または製造上のバラツキから時間とストレスに依存
する故障を起こすデバイスを除くためのスクリーニング
試験(選別試験)を行う装置にバーンイン装置がある。
この発明は、IC(Integrated Circuit:集積回路)の
テストバーンイン工程において、テストバーンインボー
ド(以下、TBIBと略記する)へ被試験ICを挿入あ
るいは抜去するテストバーンインボードハンドラについ
てのものである。テストバーンインボードハンドラ(以
下、TBIBハンドラと略記する)に適用されるデバイ
スには、例えば、表面実装タイプであるTSOP型ある
いはSOJ型のメモリICがある。
ス、または製造上のバラツキから時間とストレスに依存
する故障を起こすデバイスを除くためのスクリーニング
試験(選別試験)を行う装置にバーンイン装置がある。
この発明は、IC(Integrated Circuit:集積回路)の
テストバーンイン工程において、テストバーンインボー
ド(以下、TBIBと略記する)へ被試験ICを挿入あ
るいは抜去するテストバーンインボードハンドラについ
てのものである。テストバーンインボードハンドラ(以
下、TBIBハンドラと略記する)に適用されるデバイ
スには、例えば、表面実装タイプであるTSOP型ある
いはSOJ型のメモリICがある。
【0002】
【従来の技術】次に、従来のTBIBハンドラの構成を
図2により説明する。図2中、1はTBIB、1Aは被
試験IC(以下、単にICと短称する)、2はIC試験
回路、5はトレー、6はアライメントステージ、7はテ
ストステージ、8はキャリアラック、20はTBIBハ
ンドラである。図2において、トレー5には縦横に凹部
が形成され(図示では部分的に表示して他は省略)、前
記凹部にIC1Aが載置される。トレー5は、例えば、
35枚が段積みされる。トレー5からアライメントステ
ージ6へ、真空吸着方式によるハンド(図示せず)でI
C1Aが逐次、移載される。アライメントステージ6に
はIC1Aの外形より微小大きい凹部が形成され、前記
凹部にIC1Aが載置されて、IC1Aの姿勢が矯正さ
れる。アライメントステージ6からテストステージ7
に、真空吸着方式によるハンドで姿勢矯正後のIC1A
が搬送される。テストステージ7には電極となるICソ
ケットが配置され、前記ICソケットはIC試験回路2
と電気接続する。前記ICソケットに接触するIC1A
はIC試験回路2で試験される。
図2により説明する。図2中、1はTBIB、1Aは被
試験IC(以下、単にICと短称する)、2はIC試験
回路、5はトレー、6はアライメントステージ、7はテ
ストステージ、8はキャリアラック、20はTBIBハ
ンドラである。図2において、トレー5には縦横に凹部
が形成され(図示では部分的に表示して他は省略)、前
記凹部にIC1Aが載置される。トレー5は、例えば、
35枚が段積みされる。トレー5からアライメントステ
ージ6へ、真空吸着方式によるハンド(図示せず)でI
C1Aが逐次、移載される。アライメントステージ6に
はIC1Aの外形より微小大きい凹部が形成され、前記
凹部にIC1Aが載置されて、IC1Aの姿勢が矯正さ
れる。アライメントステージ6からテストステージ7
に、真空吸着方式によるハンドで姿勢矯正後のIC1A
が搬送される。テストステージ7には電極となるICソ
ケットが配置され、前記ICソケットはIC試験回路2
と電気接続する。前記ICソケットに接触するIC1A
はIC試験回路2で試験される。
【0003】IC試験回路2は、バーンイン試験前のI
C1Aを簡易ファンクションテストによりプリテストす
る。IC試験回路2で良品と判定されたIC1Aは、後
述するTBIB1に移動し、TBIB1上のICソケッ
トに挿入される。一方、キャリアラック8には、IC1
Aが未挿入のTBIB1が積装されている。キャリアラ
ック8から1枚だけTBIB1が取り出され、TBIB
1はIC1Aの挿入位置に移動する。前記挿入位置にお
いて、テストステージ7からTBIB1のICソケット
に良品のIC1Aが挿入される。TBIB1に所定個数
のIC1Aが挿入されると、前記TBIB1はキャリア
ラック8へ戻される。キャリアラック8内の全てのTB
IB1に対して、IC1Aが挿入されると、次工程のバ
ーンイン試験へキャリアラック8単位で移されて、TB
IBハンドラ20としての一連の動作を終了する。
C1Aを簡易ファンクションテストによりプリテストす
る。IC試験回路2で良品と判定されたIC1Aは、後
述するTBIB1に移動し、TBIB1上のICソケッ
トに挿入される。一方、キャリアラック8には、IC1
Aが未挿入のTBIB1が積装されている。キャリアラ
ック8から1枚だけTBIB1が取り出され、TBIB
1はIC1Aの挿入位置に移動する。前記挿入位置にお
いて、テストステージ7からTBIB1のICソケット
に良品のIC1Aが挿入される。TBIB1に所定個数
のIC1Aが挿入されると、前記TBIB1はキャリア
ラック8へ戻される。キャリアラック8内の全てのTB
IB1に対して、IC1Aが挿入されると、次工程のバ
ーンイン試験へキャリアラック8単位で移されて、TB
IBハンドラ20としての一連の動作を終了する。
【0004】
【発明が解決しようとする課題】図2の構成のTBIB
ハンドラ20においては、IC試験回路2で良品判定の
ICをTBIB1に実装しているが、IC1AをTBI
B1へ実装後はIC1AをIC試験回路2でプリテスト
していない。したがって、次工程のバーンイン試験にお
いて、TBIB1上のICソケットとIC1Aの接触不
良の要因による不良判定の場合は、該当個所のICソケ
ットから手作業でIC1Aを取り除いていた。
ハンドラ20においては、IC試験回路2で良品判定の
ICをTBIB1に実装しているが、IC1AをTBI
B1へ実装後はIC1AをIC試験回路2でプリテスト
していない。したがって、次工程のバーンイン試験にお
いて、TBIB1上のICソケットとIC1Aの接触不
良の要因による不良判定の場合は、該当個所のICソケ
ットから手作業でIC1Aを取り除いていた。
【0005】この発明は、TBIBのパターン切れ、ハ
ンダ不良、回路ショートなどTBIBをショートテスト
するバーンインチェッカと、ICを簡易ファンクション
テストによりプリテストするIC試験回路とを備え、T
BIB自体の検査と、TBIBにICを実装状態でプリ
テストする工程を切換回路で切り換えることにより、試
験効率の良いTBIBハンドラの提供を目的とする。
ンダ不良、回路ショートなどTBIBをショートテスト
するバーンインチェッカと、ICを簡易ファンクション
テストによりプリテストするIC試験回路とを備え、T
BIB自体の検査と、TBIBにICを実装状態でプリ
テストする工程を切換回路で切り換えることにより、試
験効率の良いTBIBハンドラの提供を目的とする。
【0006】
【課題を解決するための手段】以上の課題を解決するた
めに、請求項1に係わる発明のTBIBハンドラは、T
BIB1へIC1Aを挿入あるいは抜去するものであっ
て、バーンイン試験前のIC1Aを簡易ファンクション
テストによりプリテストするIC試験回路2と、TBI
B1をショートテストするバーンインボードチェッカ3
と、を備える構成を特徴としている。
めに、請求項1に係わる発明のTBIBハンドラは、T
BIB1へIC1Aを挿入あるいは抜去するものであっ
て、バーンイン試験前のIC1Aを簡易ファンクション
テストによりプリテストするIC試験回路2と、TBI
B1をショートテストするバーンインボードチェッカ3
と、を備える構成を特徴としている。
【0007】このように、IC試験回路2とバーンイン
ボードチェッカ3を備えるTBIBハンドラなので、バ
ーンインボードチェッカ3によって、TBIB1がショ
ートテストされ、また、バーンイン試験前において、I
C試験回路2によって、IC1Aが簡易ファンクション
テストによりプリテストされる。
ボードチェッカ3を備えるTBIBハンドラなので、バ
ーンインボードチェッカ3によって、TBIB1がショ
ートテストされ、また、バーンイン試験前において、I
C試験回路2によって、IC1Aが簡易ファンクション
テストによりプリテストされる。
【0008】請求項2に係わる発明のTBIBハンドラ
は、IC1Aが実装されたTBIB1と電気接続し、請
求項1記載のIC試験回路2の第1の試験信号と請求項
1記載のバーンインボードチェッカ3の第2の試験信号
を切り換える切換回路4を備える構成を特徴としてい
る。
は、IC1Aが実装されたTBIB1と電気接続し、請
求項1記載のIC試験回路2の第1の試験信号と請求項
1記載のバーンインボードチェッカ3の第2の試験信号
を切り換える切換回路4を備える構成を特徴としてい
る。
【0009】このように、切換回路4を備えるTBIB
ハンドラなので、切換回路4によって、IC1Aが実装
されたTBIB1との電気接続を、第1の試験信号でI
C試験回路2側に切り換えて、IC1Aをプリテストで
き、第2の試験信号でバーンインボードチェッカ3側に
切り換えて、TBIB1をショートテストできる。
ハンドラなので、切換回路4によって、IC1Aが実装
されたTBIB1との電気接続を、第1の試験信号でI
C試験回路2側に切り換えて、IC1Aをプリテストで
き、第2の試験信号でバーンインボードチェッカ3側に
切り換えて、TBIB1をショートテストできる。
【0010】請求項3に係わる発明のTBIBハンドラ
は、請求項2記載の発明において、IC1Aを載置した
トレー5から移送されたIC1Aの姿勢を矯正するアラ
イメントステージ6を備え、アライメントステージ6で
姿勢矯正してから移送されたIC1Aが、TBIB1上
の正常ICソケットに実装される構成を特徴としてい
る。
は、請求項2記載の発明において、IC1Aを載置した
トレー5から移送されたIC1Aの姿勢を矯正するアラ
イメントステージ6を備え、アライメントステージ6で
姿勢矯正してから移送されたIC1Aが、TBIB1上
の正常ICソケットに実装される構成を特徴としてい
る。
【0011】このように、アライメントステージ6で姿
勢矯正してから移送されたIC1Aを、TBIB1上の
正常ICソケットに実装するTBIBハンドラなので、
アライメントステージ6で姿勢矯正されたIC1Aを、
TBIB1上の正常ICソケットに直行して実装でき
る。
勢矯正してから移送されたIC1Aを、TBIB1上の
正常ICソケットに実装するTBIBハンドラなので、
アライメントステージ6で姿勢矯正されたIC1Aを、
TBIB1上の正常ICソケットに直行して実装でき
る。
【0012】請求項4に係わる発明のTBIBハンドラ
は、請求項1記載のバーンインボードチェッカ3で良品
判定されたTBIB1上の正常ICソケットにIC1A
が実装された状態で、請求項2記載のIC試験回路2が
IC1Aをプリテストする構成を特徴としている。
は、請求項1記載のバーンインボードチェッカ3で良品
判定されたTBIB1上の正常ICソケットにIC1A
が実装された状態で、請求項2記載のIC試験回路2が
IC1Aをプリテストする構成を特徴としている。
【0013】このように、バーンインボードチェッカ3
で良品判定されたTBIB1上の正常ICソケットに実
装した状態で、IC1AをIC試験回路2によりプリテ
ストするTBIBハンドラなので、TBIB1上の正常
ICソケットに実装した状態でIC1Aをプリテストで
きる。
で良品判定されたTBIB1上の正常ICソケットに実
装した状態で、IC1AをIC試験回路2によりプリテ
ストするTBIBハンドラなので、TBIB1上の正常
ICソケットに実装した状態でIC1Aをプリテストで
きる。
【0014】請求項5に係わる発明のTBIBハンドラ
は、請求項1記載のIC試験回路2とバーンインボード
チェッカ3と請求項2記載の切換回路4を1ユニットと
して、テストバーンインボード1とコネクタ接続する構
成を特徴としている。
は、請求項1記載のIC試験回路2とバーンインボード
チェッカ3と請求項2記載の切換回路4を1ユニットと
して、テストバーンインボード1とコネクタ接続する構
成を特徴としている。
【0015】このように、IC試験回路2とバーンイン
ボードチェッカ3と切換回路4を1ユニットとして、テ
ストバーンインボード1とコネクタ接続するTBIBハ
ンドラなので、IC試験回路2とバーンインボードチェ
ッカ3と切換回路4を、テストバーンインボード1に対
し1ユニットとしてコネクタにより簡単に電気接続で
き、様々なテスタの組み合わせができる。
ボードチェッカ3と切換回路4を1ユニットとして、テ
ストバーンインボード1とコネクタ接続するTBIBハ
ンドラなので、IC試験回路2とバーンインボードチェ
ッカ3と切換回路4を、テストバーンインボード1に対
し1ユニットとしてコネクタにより簡単に電気接続で
き、様々なテスタの組み合わせができる。
【0016】
【発明の実施の形態】次に、この発明のTBIBハンド
ラの一実施の形態を図面を参照して説明する。図1は、
この発明のTBIBハンドラの一実施の形態による構成
図である。この図1中、3はバーンインボードチェッ
カ、4は切換回路、10はTBIBハンドラであって、
その他は図2と同じものである。すなわち、図1におい
て、図2の同一の構成品に同符号を付しており、以下の
説明においては、図2と重複する説明は一部を割愛す
る。
ラの一実施の形態を図面を参照して説明する。図1は、
この発明のTBIBハンドラの一実施の形態による構成
図である。この図1中、3はバーンインボードチェッ
カ、4は切換回路、10はTBIBハンドラであって、
その他は図2と同じものである。すなわち、図1におい
て、図2の同一の構成品に同符号を付しており、以下の
説明においては、図2と重複する説明は一部を割愛す
る。
【0017】図1において、切換回路4はTBIB1と
電気接続している。また、前記切換回路4は、IC試験
回路2の試験信号(第1の試験信号)とバーンインボー
ドチェッカ3の試験信号(第2の試験信号)を切り換え
る。なお、図示したように、IC試験回路2とバーンイ
ンボードチェッカ3と切換回路4とを一つのユニットと
して、TBIB1とコネクタ接続することもできる。
電気接続している。また、前記切換回路4は、IC試験
回路2の試験信号(第1の試験信号)とバーンインボー
ドチェッカ3の試験信号(第2の試験信号)を切り換え
る。なお、図示したように、IC試験回路2とバーンイ
ンボードチェッカ3と切換回路4とを一つのユニットと
して、TBIB1とコネクタ接続することもできる。
【0018】次に、図1の動作を説明する。図1におい
て、キャリアラック8には、IC1Aが未挿入のTBI
B1が積装されている。キャリアラック8から1枚だけ
TBIB1が取り出され、TBIB1はIC1Aの挿入
位置に移動する。前記挿入位置において、TBIB1は
バーンインボードチェッカ3によりショートテストされ
る。バーンインボードチェッカ3で判定されたTBIB
1は前記挿入位置でIC1Aの挿入を待つ。TBIB1
上の正常ICソケットには、後述するIC1Aが挿入さ
れ、TBIB1上の不良ICソケットは、ソフトウェア
でマスクされ、IC1Aは挿入されない。
て、キャリアラック8には、IC1Aが未挿入のTBI
B1が積装されている。キャリアラック8から1枚だけ
TBIB1が取り出され、TBIB1はIC1Aの挿入
位置に移動する。前記挿入位置において、TBIB1は
バーンインボードチェッカ3によりショートテストされ
る。バーンインボードチェッカ3で判定されたTBIB
1は前記挿入位置でIC1Aの挿入を待つ。TBIB1
上の正常ICソケットには、後述するIC1Aが挿入さ
れ、TBIB1上の不良ICソケットは、ソフトウェア
でマスクされ、IC1Aは挿入されない。
【0019】一方、トレー5からアライメントステージ
6へ、真空吸着方式によるハンド(図示せず)でIC1
Aが逐次、移載される。アライメントステージ6で、I
C1Aの姿勢が矯正されると、アライメントステージ6
からTBIB1上の正常ICソケットに、真空吸着方式
によるハンドで姿勢矯正後のIC1Aが搬送される。こ
のとき、切換回路4はIC試験回路2側に切り換えら
れ、TBIB1上の正常ICソケットにIC1Aが挿入
された状態で、IC1Aは簡易ファンクションテストに
よりプリテストされる。
6へ、真空吸着方式によるハンド(図示せず)でIC1
Aが逐次、移載される。アライメントステージ6で、I
C1Aの姿勢が矯正されると、アライメントステージ6
からTBIB1上の正常ICソケットに、真空吸着方式
によるハンドで姿勢矯正後のIC1Aが搬送される。こ
のとき、切換回路4はIC試験回路2側に切り換えら
れ、TBIB1上の正常ICソケットにIC1Aが挿入
された状態で、IC1Aは簡易ファンクションテストに
よりプリテストされる。
【0020】プリテスト後、良品判定のIC1Aは、T
BIB1上の正常ICソケットに実装された状態で残留
する。不良品判定のIC1Aは、TBIB1から抜去さ
れ、図示されない不良品用トレーに搬送される。TBI
B1上の正常ICソケットに良品判定のIC1Aが全て
挿入されと、前記TBIB1はキャリアラック8へ戻さ
れる。キャリアラック8内の全てのTBIB1に対して
IC1Aが実装されると、次工程のバーンイン試験へキ
ャリアラック8単位で移されて、TBIBハンドラ10
としての一連の動作を終了する。
BIB1上の正常ICソケットに実装された状態で残留
する。不良品判定のIC1Aは、TBIB1から抜去さ
れ、図示されない不良品用トレーに搬送される。TBI
B1上の正常ICソケットに良品判定のIC1Aが全て
挿入されと、前記TBIB1はキャリアラック8へ戻さ
れる。キャリアラック8内の全てのTBIB1に対して
IC1Aが実装されると、次工程のバーンイン試験へキ
ャリアラック8単位で移されて、TBIBハンドラ10
としての一連の動作を終了する。
【0021】以上の通り、この発明は、アライメントス
テージ6で姿勢が矯正されたIC1Aが、TBIB1上
の正常ICソケットに直行してプリテストされるので、
従来と比較してICの処理能力が向上できる。また、こ
の発明は、TBIB1上の正常ICソケットにIC1A
が実装された状態でプリテストするので、次工程でのバ
ーンイン試験において、ICの接触不良確認作業が不要
となる。さらに、プリテスト前にTBIB1はショート
テストされるので、不良ICソケットに正常ICが挿入
されることを防止できる。
テージ6で姿勢が矯正されたIC1Aが、TBIB1上
の正常ICソケットに直行してプリテストされるので、
従来と比較してICの処理能力が向上できる。また、こ
の発明は、TBIB1上の正常ICソケットにIC1A
が実装された状態でプリテストするので、次工程でのバ
ーンイン試験において、ICの接触不良確認作業が不要
となる。さらに、プリテスト前にTBIB1はショート
テストされるので、不良ICソケットに正常ICが挿入
されることを防止できる。
【0022】なお、実施の形態例では、IC試験回路
2、バーンインボードチェッカ3及び切換回路4を1ユ
ニットとして、テストバーンインボード1とコネクタ接
続する構成としたが、これに限らず、テストバーンイン
ボード1に切換回路をコネクタ接続し、その切換回路4
にIC試験回路2とバーンインボードチェッカ3を各々
コネクタ接続するようにしても良い。
2、バーンインボードチェッカ3及び切換回路4を1ユ
ニットとして、テストバーンインボード1とコネクタ接
続する構成としたが、これに限らず、テストバーンイン
ボード1に切換回路をコネクタ接続し、その切換回路4
にIC試験回路2とバーンインボードチェッカ3を各々
コネクタ接続するようにしても良い。
【0023】
【発明の効果】以上のように、請求項1に係わる発明の
TBIBハンドラによれば、TBIBをショートテスト
することができ、また、バーンイン試験前にICをプリ
テストすることができる。従って、TBIB上の正常I
Cソケットに実装状態のICをプリテストできるため、
次工程でのバーンイン試験において、ICの接触不良の
確認作業を不要とすることができる。また、ICのプリ
テスト前にTBIBをショートテストできるため、不良
ICソケットに正常ICが挿入されるを防止することが
できる。
TBIBハンドラによれば、TBIBをショートテスト
することができ、また、バーンイン試験前にICをプリ
テストすることができる。従って、TBIB上の正常I
Cソケットに実装状態のICをプリテストできるため、
次工程でのバーンイン試験において、ICの接触不良の
確認作業を不要とすることができる。また、ICのプリ
テスト前にTBIBをショートテストできるため、不良
ICソケットに正常ICが挿入されるを防止することが
できる。
【0024】請求項2に係わる発明のTBIBハンドラ
によれば、請求項1に係わる発明により得られる効果に
加え、ICが実装されたTBIBとの電気接続を、IC
試験回路側とバーンインボードチェッカ側とに切り換え
ることができるといった利点が得られる。
によれば、請求項1に係わる発明により得られる効果に
加え、ICが実装されたTBIBとの電気接続を、IC
試験回路側とバーンインボードチェッカ側とに切り換え
ることができるといった利点が得られる。
【0025】請求項3に係わる発明のTBIBハンドラ
によれば、請求項2に係わる発明により得られる効果に
加え、アライメントステージで姿勢矯正されたICを、
TBIB上の正常ICソケットに直行して実装すること
ができ、従って、従来と比較してICの処理能力を向上
することができるといった利点が得られる。
によれば、請求項2に係わる発明により得られる効果に
加え、アライメントステージで姿勢矯正されたICを、
TBIB上の正常ICソケットに直行して実装すること
ができ、従って、従来と比較してICの処理能力を向上
することができるといった利点が得られる。
【0026】請求項4に係わる発明のTBIBハンドラ
によれば、請求項2に係わる発明により得られる効果に
加え、TBIB上の正常ICソケットに実装した状態で
ICをプリテストすることができるといった利点が得ら
れる。
によれば、請求項2に係わる発明により得られる効果に
加え、TBIB上の正常ICソケットに実装した状態で
ICをプリテストすることができるといった利点が得ら
れる。
【0027】請求項5に係わる発明のTBIBハンドラ
によれば、請求項2に係わる発明により得られる効果に
加え、IC試験回路とバーンインボードチェッカと切換
回路を、テストバーンインボードに対し1ユニットとし
てコネクタにより簡単に電気接続することができ、様々
なテスタの組み合わせが可能となるといった利点が得ら
れる。
によれば、請求項2に係わる発明により得られる効果に
加え、IC試験回路とバーンインボードチェッカと切換
回路を、テストバーンインボードに対し1ユニットとし
てコネクタにより簡単に電気接続することができ、様々
なテスタの組み合わせが可能となるといった利点が得ら
れる。
【図1】本発明を適用した一例としてのTBIBハンド
ラの構成図である。
ラの構成図である。
【図2】従来技術によるTBIBハンドラの構成図であ
る。
る。
1 テストバーンインボード(TBIB) 1A IC(被試験IC) 2 IC試験回路 3 バーンインボードチェッカ 4 切換回路 5 トレー 6 アライメントステージ 8 キャリアラック 10 TBIBハンドラ
Claims (5)
- 【請求項1】テストバーンインボードへ被試験ICを挿
入あるいは抜去するテストバーンインボードハンドラで
あって、 バーンイン試験前の前記被試験ICを簡易ファンクショ
ンテストによりプリテストするIC試験回路と、 前記テストバーンインボードをショートテストするバー
ンインボードチェッカと、を備えることを特徴とするテ
ストバーンインボードハンドラ。 - 【請求項2】前記被試験ICが実装された前記テストバ
ーンインボードと電気接続し、前記IC試験回路の第1
の試験信号と前記バーンインボードチェッカの第2の試
験信号を切り換える切換回路を備えることを特徴とする
請求項1記載のテストバーンインボードハンドラ。 - 【請求項3】前記被試験ICを載置したトレーから移送
された前記被試験ICの姿勢を矯正するアライメントス
テージを備え、 前記アライメントステージで姿勢矯正してから移送され
た前記被試験ICが、前記テストバーンインボード上の
正常ICソケットに実装されることを特徴とする請求項
2記載のテストバーンインボードハンドラ。 - 【請求項4】前記バーンインボードチェッカで良品判定
された前記テストバーンインボード上の正常ICソケッ
トに前記被試験ICが実装された状態で、前記被試験I
Cを前記IC試験回路がプリテストすることを特徴とす
る請求項2記載のテストバーンインボードハンドラ。 - 【請求項5】前記IC試験回路と前記バーンインボード
チェッカと前記切換回路を1ユニットとして、前記テス
トバーンインボードとコネクタ接続すること、を特徴と
する請求項2記載のテストバーンインボードハンドラ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11020421A JP2000214219A (ja) | 1999-01-28 | 1999-01-28 | テストバ―ンインボ―ドハンドラ |
US09/382,784 US6323666B1 (en) | 1999-01-28 | 1999-08-25 | Apparatus and method for testing test burn-in board and device under test, and test burn-in board handler |
DE10004315A DE10004315A1 (de) | 1999-01-28 | 2000-02-01 | Gerät zum Testen sowohl eines Testeinbrennbords und einer zu testenden Einrichtung |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11020421A JP2000214219A (ja) | 1999-01-28 | 1999-01-28 | テストバ―ンインボ―ドハンドラ |
DE10004315A DE10004315A1 (de) | 1999-01-28 | 2000-02-01 | Gerät zum Testen sowohl eines Testeinbrennbords und einer zu testenden Einrichtung |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000214219A true JP2000214219A (ja) | 2000-08-04 |
Family
ID=26004139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11020421A Pending JP2000214219A (ja) | 1999-01-28 | 1999-01-28 | テストバ―ンインボ―ドハンドラ |
Country Status (3)
Country | Link |
---|---|
US (1) | US6323666B1 (ja) |
JP (1) | JP2000214219A (ja) |
DE (1) | DE10004315A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10256692A1 (de) * | 2002-12-04 | 2004-06-24 | Infineon Technologies Ag | Test-Gerät, Test-System und Test-Verfahren, insbesondere zum Testen der Kontaktierung zwischen einem Halbleiter-Bauelement und einem Carrier |
KR100493058B1 (ko) * | 2003-04-15 | 2005-06-02 | 삼성전자주식회사 | 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법 |
US7151388B2 (en) * | 2004-09-30 | 2006-12-19 | Kes Systems, Inc. | Method for testing semiconductor devices and an apparatus therefor |
US7250750B2 (en) * | 2005-01-28 | 2007-07-31 | Apps Leonard D | System and method for testing and orientation of components for assembly |
US20080265905A1 (en) * | 2007-04-27 | 2008-10-30 | Dell Products L.P. | System and method for detection of environmentally-induced damage of conductive elements in a circuit board |
US8164342B2 (en) * | 2009-08-06 | 2012-04-24 | Dell Products L.P. | System and method for cascade information handling system manufacture |
CN102650678B (zh) * | 2012-05-04 | 2014-07-23 | 惠州市蓝微电子有限公司 | 电量管理ic多通道校准校验的方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2073886A1 (en) * | 1991-07-19 | 1993-01-20 | Tatsuya Hashinaga | Burn-in apparatus and method |
JPH0878497A (ja) | 1994-08-31 | 1996-03-22 | Ando Electric Co Ltd | 移載装置 |
US5742169A (en) * | 1996-02-20 | 1998-04-21 | Micron Technology, Inc. | Apparatus for testing interconnects for semiconductor dice |
US5966021A (en) * | 1996-04-03 | 1999-10-12 | Pycon, Inc. | Apparatus for testing an integrated circuit in an oven during burn-in |
-
1999
- 1999-01-28 JP JP11020421A patent/JP2000214219A/ja active Pending
- 1999-08-25 US US09/382,784 patent/US6323666B1/en not_active Expired - Fee Related
-
2000
- 2000-02-01 DE DE10004315A patent/DE10004315A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
DE10004315A1 (de) | 2001-10-25 |
US6323666B1 (en) | 2001-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102215404B1 (ko) | 중간 접속 부재 및 검사 장치 | |
JPH06151534A (ja) | テープキャリア、半導体装置試験方法及び装置 | |
US20070022347A1 (en) | Systems, methods and computer programs for calibrating an automated circuit test system | |
US6593763B2 (en) | Module test socket for test adapters | |
JP2001094013A (ja) | チップスケール半導体パッケージの製造方法 | |
JP2000214219A (ja) | テストバ―ンインボ―ドハンドラ | |
US20020025608A1 (en) | Memory module, method of manufacturing the memory module, and test connector using the memory module | |
US7208968B2 (en) | Test system for testing integrated chips and an adapter element for a test system | |
US6181146B1 (en) | Burn-in board | |
EP1081757B1 (en) | Multichip module packaging process for known good die burn-in | |
US6859057B2 (en) | Die carrier | |
JPH11121569A (ja) | バーンイン装置 | |
US20040196061A1 (en) | Socket or adapter device for semiconductor devices, method for testing semiconductor devices, and system comprising at least one socket or adapter device | |
JP3249833B2 (ja) | ハンドラー装置 | |
US20050194984A1 (en) | Testing apparatus and testing method | |
JP4126127B2 (ja) | 電気的機能検査方法 | |
KR100193135B1 (ko) | 웨이퍼 레벨 번인 테스트 방법 | |
JPH01253663A (ja) | バーンイン方法及びバーンイン用ボード | |
JPH039280A (ja) | Icの検査方法 | |
KR0151836B1 (ko) | 웨이퍼 레벨 번인 및 테스트 방법 | |
KR19980043645A (ko) | 반도체 디바이스용 테스트 장치 | |
KR100935944B1 (ko) | 다중 소켓그룹 기반의 디바이스 테스트 방법 | |
JPH0658987A (ja) | バーンイン基板 | |
KR0182507B1 (ko) | 신호 교환 기판 | |
US20040196057A1 (en) | Socket or adapter device for semiconductor devices, method for testing semiconductor devices, and system comprising at least one socket or adapter device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |