JP2000214219A - テストバ―ンインボ―ドハンドラ - Google Patents
テストバ―ンインボ―ドハンドラInfo
- Publication number
- JP2000214219A JP2000214219A JP11020421A JP2042199A JP2000214219A JP 2000214219 A JP2000214219 A JP 2000214219A JP 11020421 A JP11020421 A JP 11020421A JP 2042199 A JP2042199 A JP 2042199A JP 2000214219 A JP2000214219 A JP 2000214219A
- Authority
- JP
- Japan
- Prior art keywords
- test
- burn
- board
- tbib
- handler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2849—Environmental or reliability testing, e.g. burn-in or validation tests
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 試験効率が良く、ＴＢＩＢ１上の正常ＩＣソ
ケットにＩＣ１Ａの実装不良を防止できるＴＢＩＢハン
ドラを提供する。 【解決手段】 ＴＢＩＢ１へ被試験ＩＣ１Ａを挿入ある
いは抜去するＴＢＩＢハンドラ１０は、ＩＣ試験回路２
とバーンインボードチェッカ３とを備える。ＩＣ試験回
路２は、バーンイン試験前のＩＣ１Ａを簡易ファンクシ
ョンテストによりプリテストする。バーンインボードチ
ェッカ３は、ＴＢＩＢ１をショートテストする。さら
に、切換回路４を備える。切換回路４は、被試験ＩＣ１
Ａが実装されたＴＢＩＢ１と電気接続し、ＩＣ試験回路
２の第１の試験信号とバーンインボードチェッカ３の第
２の試験信号を切り換える。アライメントステージ６
は、被試験ＩＣ１Ａを載置したトレー５から移送された
被試験ＩＣ１Ａの姿勢を矯正する。
ケットにＩＣ１Ａの実装不良を防止できるＴＢＩＢハン
ドラを提供する。 【解決手段】 ＴＢＩＢ１へ被試験ＩＣ１Ａを挿入ある
いは抜去するＴＢＩＢハンドラ１０は、ＩＣ試験回路２
とバーンインボードチェッカ３とを備える。ＩＣ試験回
路２は、バーンイン試験前のＩＣ１Ａを簡易ファンクシ
ョンテストによりプリテストする。バーンインボードチ
ェッカ３は、ＴＢＩＢ１をショートテストする。さら
に、切換回路４を備える。切換回路４は、被試験ＩＣ１
Ａが実装されたＴＢＩＢ１と電気接続し、ＩＣ試験回路
２の第１の試験信号とバーンインボードチェッカ３の第
２の試験信号を切り換える。アライメントステージ６
は、被試験ＩＣ１Ａを載置したトレー５から移送された
被試験ＩＣ１Ａの姿勢を矯正する。
Description
【０００１】
【発明の属する技術分野】固有欠陥のある半導体デバイ
ス、または製造上のバラツキから時間とストレスに依存
する故障を起こすデバイスを除くためのスクリーニング
試験（選別試験）を行う装置にバーンイン装置がある。
この発明は、ＩＣ（Integrated Circuit：集積回路）の
テストバーンイン工程において、テストバーンインボー
ド（以下、ＴＢＩＢと略記する）へ被試験ＩＣを挿入あ
るいは抜去するテストバーンインボードハンドラについ
てのものである。テストバーンインボードハンドラ（以
下、ＴＢＩＢハンドラと略記する）に適用されるデバイ
スには、例えば、表面実装タイプであるＴＳＯＰ型ある
いはＳＯＪ型のメモリＩＣがある。
ス、または製造上のバラツキから時間とストレスに依存
する故障を起こすデバイスを除くためのスクリーニング
試験（選別試験）を行う装置にバーンイン装置がある。
この発明は、ＩＣ（Integrated Circuit：集積回路）の
テストバーンイン工程において、テストバーンインボー
ド（以下、ＴＢＩＢと略記する）へ被試験ＩＣを挿入あ
るいは抜去するテストバーンインボードハンドラについ
てのものである。テストバーンインボードハンドラ（以
下、ＴＢＩＢハンドラと略記する）に適用されるデバイ
スには、例えば、表面実装タイプであるＴＳＯＰ型ある
いはＳＯＪ型のメモリＩＣがある。
【０００２】
【従来の技術】次に、従来のＴＢＩＢハンドラの構成を
図２により説明する。図２中、１はＴＢＩＢ、１Ａは被
試験ＩＣ（以下、単にＩＣと短称する）、２はＩＣ試験
回路、５はトレー、６はアライメントステージ、７はテ
ストステージ、８はキャリアラック、２０はＴＢＩＢハ
ンドラである。図２において、トレー５には縦横に凹部
が形成され（図示では部分的に表示して他は省略）、前
記凹部にＩＣ１Ａが載置される。トレー５は、例えば、
３５枚が段積みされる。トレー５からアライメントステ
ージ６へ、真空吸着方式によるハンド（図示せず）でＩ
Ｃ１Ａが逐次、移載される。アライメントステージ６に
はＩＣ１Ａの外形より微小大きい凹部が形成され、前記
凹部にＩＣ１Ａが載置されて、ＩＣ１Ａの姿勢が矯正さ
れる。アライメントステージ６からテストステージ７
に、真空吸着方式によるハンドで姿勢矯正後のＩＣ１Ａ
が搬送される。テストステージ７には電極となるＩＣソ
ケットが配置され、前記ＩＣソケットはＩＣ試験回路２
と電気接続する。前記ＩＣソケットに接触するＩＣ１Ａ
はＩＣ試験回路２で試験される。
図２により説明する。図２中、１はＴＢＩＢ、１Ａは被
試験ＩＣ（以下、単にＩＣと短称する）、２はＩＣ試験
回路、５はトレー、６はアライメントステージ、７はテ
ストステージ、８はキャリアラック、２０はＴＢＩＢハ
ンドラである。図２において、トレー５には縦横に凹部
が形成され（図示では部分的に表示して他は省略）、前
記凹部にＩＣ１Ａが載置される。トレー５は、例えば、
３５枚が段積みされる。トレー５からアライメントステ
ージ６へ、真空吸着方式によるハンド（図示せず）でＩ
Ｃ１Ａが逐次、移載される。アライメントステージ６に
はＩＣ１Ａの外形より微小大きい凹部が形成され、前記
凹部にＩＣ１Ａが載置されて、ＩＣ１Ａの姿勢が矯正さ
れる。アライメントステージ６からテストステージ７
に、真空吸着方式によるハンドで姿勢矯正後のＩＣ１Ａ
が搬送される。テストステージ７には電極となるＩＣソ
ケットが配置され、前記ＩＣソケットはＩＣ試験回路２
と電気接続する。前記ＩＣソケットに接触するＩＣ１Ａ
はＩＣ試験回路２で試験される。
【０００３】ＩＣ試験回路２は、バーンイン試験前のＩ
Ｃ１Ａを簡易ファンクションテストによりプリテストす
る。ＩＣ試験回路２で良品と判定されたＩＣ１Ａは、後
述するＴＢＩＢ１に移動し、ＴＢＩＢ１上のＩＣソケッ
トに挿入される。一方、キャリアラック８には、ＩＣ１
Ａが未挿入のＴＢＩＢ１が積装されている。キャリアラ
ック８から１枚だけＴＢＩＢ１が取り出され、ＴＢＩＢ
１はＩＣ１Ａの挿入位置に移動する。前記挿入位置にお
いて、テストステージ７からＴＢＩＢ１のＩＣソケット
に良品のＩＣ１Ａが挿入される。ＴＢＩＢ１に所定個数
のＩＣ１Ａが挿入されると、前記ＴＢＩＢ１はキャリア
ラック８へ戻される。キャリアラック８内の全てのＴＢ
ＩＢ１に対して、ＩＣ１Ａが挿入されると、次工程のバ
ーンイン試験へキャリアラック８単位で移されて、ＴＢ
ＩＢハンドラ２０としての一連の動作を終了する。
Ｃ１Ａを簡易ファンクションテストによりプリテストす
る。ＩＣ試験回路２で良品と判定されたＩＣ１Ａは、後
述するＴＢＩＢ１に移動し、ＴＢＩＢ１上のＩＣソケッ
トに挿入される。一方、キャリアラック８には、ＩＣ１
Ａが未挿入のＴＢＩＢ１が積装されている。キャリアラ
ック８から１枚だけＴＢＩＢ１が取り出され、ＴＢＩＢ
１はＩＣ１Ａの挿入位置に移動する。前記挿入位置にお
いて、テストステージ７からＴＢＩＢ１のＩＣソケット
に良品のＩＣ１Ａが挿入される。ＴＢＩＢ１に所定個数
のＩＣ１Ａが挿入されると、前記ＴＢＩＢ１はキャリア
ラック８へ戻される。キャリアラック８内の全てのＴＢ
ＩＢ１に対して、ＩＣ１Ａが挿入されると、次工程のバ
ーンイン試験へキャリアラック８単位で移されて、ＴＢ
ＩＢハンドラ２０としての一連の動作を終了する。
【０００４】
【発明が解決しようとする課題】図２の構成のＴＢＩＢ
ハンドラ２０においては、ＩＣ試験回路２で良品判定の
ＩＣをＴＢＩＢ１に実装しているが、ＩＣ１ＡをＴＢＩ
Ｂ１へ実装後はＩＣ１ＡをＩＣ試験回路２でプリテスト
していない。したがって、次工程のバーンイン試験にお
いて、ＴＢＩＢ１上のＩＣソケットとＩＣ１Ａの接触不
良の要因による不良判定の場合は、該当個所のＩＣソケ
ットから手作業でＩＣ１Ａを取り除いていた。
ハンドラ２０においては、ＩＣ試験回路２で良品判定の
ＩＣをＴＢＩＢ１に実装しているが、ＩＣ１ＡをＴＢＩ
Ｂ１へ実装後はＩＣ１ＡをＩＣ試験回路２でプリテスト
していない。したがって、次工程のバーンイン試験にお
いて、ＴＢＩＢ１上のＩＣソケットとＩＣ１Ａの接触不
良の要因による不良判定の場合は、該当個所のＩＣソケ
ットから手作業でＩＣ１Ａを取り除いていた。
【０００５】この発明は、ＴＢＩＢのパターン切れ、ハ
ンダ不良、回路ショートなどＴＢＩＢをショートテスト
するバーンインチェッカと、ＩＣを簡易ファンクション
テストによりプリテストするＩＣ試験回路とを備え、Ｔ
ＢＩＢ自体の検査と、ＴＢＩＢにＩＣを実装状態でプリ
テストする工程を切換回路で切り換えることにより、試
験効率の良いＴＢＩＢハンドラの提供を目的とする。
ンダ不良、回路ショートなどＴＢＩＢをショートテスト
するバーンインチェッカと、ＩＣを簡易ファンクション
テストによりプリテストするＩＣ試験回路とを備え、Ｔ
ＢＩＢ自体の検査と、ＴＢＩＢにＩＣを実装状態でプリ
テストする工程を切換回路で切り換えることにより、試
験効率の良いＴＢＩＢハンドラの提供を目的とする。
【０００６】
【課題を解決するための手段】以上の課題を解決するた
めに、請求項１に係わる発明のＴＢＩＢハンドラは、Ｔ
ＢＩＢ１へＩＣ１Ａを挿入あるいは抜去するものであっ
て、バーンイン試験前のＩＣ１Ａを簡易ファンクション
テストによりプリテストするＩＣ試験回路２と、ＴＢＩ
Ｂ１をショートテストするバーンインボードチェッカ３
と、を備える構成を特徴としている。
めに、請求項１に係わる発明のＴＢＩＢハンドラは、Ｔ
ＢＩＢ１へＩＣ１Ａを挿入あるいは抜去するものであっ
て、バーンイン試験前のＩＣ１Ａを簡易ファンクション
テストによりプリテストするＩＣ試験回路２と、ＴＢＩ
Ｂ１をショートテストするバーンインボードチェッカ３
と、を備える構成を特徴としている。
【０００７】このように、ＩＣ試験回路２とバーンイン
ボードチェッカ３を備えるＴＢＩＢハンドラなので、バ
ーンインボードチェッカ３によって、ＴＢＩＢ１がショ
ートテストされ、また、バーンイン試験前において、Ｉ
Ｃ試験回路２によって、ＩＣ１Ａが簡易ファンクション
テストによりプリテストされる。
ボードチェッカ３を備えるＴＢＩＢハンドラなので、バ
ーンインボードチェッカ３によって、ＴＢＩＢ１がショ
ートテストされ、また、バーンイン試験前において、Ｉ
Ｃ試験回路２によって、ＩＣ１Ａが簡易ファンクション
テストによりプリテストされる。
【０００８】請求項２に係わる発明のＴＢＩＢハンドラ
は、ＩＣ１Ａが実装されたＴＢＩＢ１と電気接続し、請
求項１記載のＩＣ試験回路２の第１の試験信号と請求項
１記載のバーンインボードチェッカ３の第２の試験信号
を切り換える切換回路４を備える構成を特徴としてい
る。
は、ＩＣ１Ａが実装されたＴＢＩＢ１と電気接続し、請
求項１記載のＩＣ試験回路２の第１の試験信号と請求項
１記載のバーンインボードチェッカ３の第２の試験信号
を切り換える切換回路４を備える構成を特徴としてい
る。
【０００９】このように、切換回路４を備えるＴＢＩＢ
ハンドラなので、切換回路４によって、ＩＣ１Ａが実装
されたＴＢＩＢ１との電気接続を、第１の試験信号でＩ
Ｃ試験回路２側に切り換えて、ＩＣ１Ａをプリテストで
き、第２の試験信号でバーンインボードチェッカ３側に
切り換えて、ＴＢＩＢ１をショートテストできる。
ハンドラなので、切換回路４によって、ＩＣ１Ａが実装
されたＴＢＩＢ１との電気接続を、第１の試験信号でＩ
Ｃ試験回路２側に切り換えて、ＩＣ１Ａをプリテストで
き、第２の試験信号でバーンインボードチェッカ３側に
切り換えて、ＴＢＩＢ１をショートテストできる。
【００１０】請求項３に係わる発明のＴＢＩＢハンドラ
は、請求項２記載の発明において、ＩＣ１Ａを載置した
トレー５から移送されたＩＣ１Ａの姿勢を矯正するアラ
イメントステージ６を備え、アライメントステージ６で
姿勢矯正してから移送されたＩＣ１Ａが、ＴＢＩＢ１上
の正常ＩＣソケットに実装される構成を特徴としてい
る。
は、請求項２記載の発明において、ＩＣ１Ａを載置した
トレー５から移送されたＩＣ１Ａの姿勢を矯正するアラ
イメントステージ６を備え、アライメントステージ６で
姿勢矯正してから移送されたＩＣ１Ａが、ＴＢＩＢ１上
の正常ＩＣソケットに実装される構成を特徴としてい
る。
【００１１】このように、アライメントステージ６で姿
勢矯正してから移送されたＩＣ１Ａを、ＴＢＩＢ１上の
正常ＩＣソケットに実装するＴＢＩＢハンドラなので、
アライメントステージ６で姿勢矯正されたＩＣ１Ａを、
ＴＢＩＢ１上の正常ＩＣソケットに直行して実装でき
る。
勢矯正してから移送されたＩＣ１Ａを、ＴＢＩＢ１上の
正常ＩＣソケットに実装するＴＢＩＢハンドラなので、
アライメントステージ６で姿勢矯正されたＩＣ１Ａを、
ＴＢＩＢ１上の正常ＩＣソケットに直行して実装でき
る。
【００１２】請求項４に係わる発明のＴＢＩＢハンドラ
は、請求項１記載のバーンインボードチェッカ３で良品
判定されたＴＢＩＢ１上の正常ＩＣソケットにＩＣ１Ａ
が実装された状態で、請求項２記載のＩＣ試験回路２が
ＩＣ１Ａをプリテストする構成を特徴としている。
は、請求項１記載のバーンインボードチェッカ３で良品
判定されたＴＢＩＢ１上の正常ＩＣソケットにＩＣ１Ａ
が実装された状態で、請求項２記載のＩＣ試験回路２が
ＩＣ１Ａをプリテストする構成を特徴としている。
【００１３】このように、バーンインボードチェッカ３
で良品判定されたＴＢＩＢ１上の正常ＩＣソケットに実
装した状態で、ＩＣ１ＡをＩＣ試験回路２によりプリテ
ストするＴＢＩＢハンドラなので、ＴＢＩＢ１上の正常
ＩＣソケットに実装した状態でＩＣ１Ａをプリテストで
きる。
で良品判定されたＴＢＩＢ１上の正常ＩＣソケットに実
装した状態で、ＩＣ１ＡをＩＣ試験回路２によりプリテ
ストするＴＢＩＢハンドラなので、ＴＢＩＢ１上の正常
ＩＣソケットに実装した状態でＩＣ１Ａをプリテストで
きる。
【００１４】請求項５に係わる発明のＴＢＩＢハンドラ
は、請求項１記載のＩＣ試験回路２とバーンインボード
チェッカ３と請求項２記載の切換回路４を１ユニットと
して、テストバーンインボード１とコネクタ接続する構
成を特徴としている。
は、請求項１記載のＩＣ試験回路２とバーンインボード
チェッカ３と請求項２記載の切換回路４を１ユニットと
して、テストバーンインボード１とコネクタ接続する構
成を特徴としている。
【００１５】このように、ＩＣ試験回路２とバーンイン
ボードチェッカ３と切換回路４を１ユニットとして、テ
ストバーンインボード１とコネクタ接続するＴＢＩＢハ
ンドラなので、ＩＣ試験回路２とバーンインボードチェ
ッカ３と切換回路４を、テストバーンインボード１に対
し１ユニットとしてコネクタにより簡単に電気接続で
き、様々なテスタの組み合わせができる。
ボードチェッカ３と切換回路４を１ユニットとして、テ
ストバーンインボード１とコネクタ接続するＴＢＩＢハ
ンドラなので、ＩＣ試験回路２とバーンインボードチェ
ッカ３と切換回路４を、テストバーンインボード１に対
し１ユニットとしてコネクタにより簡単に電気接続で
き、様々なテスタの組み合わせができる。
【００１６】
【発明の実施の形態】次に、この発明のＴＢＩＢハンド
ラの一実施の形態を図面を参照して説明する。図１は、
この発明のＴＢＩＢハンドラの一実施の形態による構成
図である。この図１中、３はバーンインボードチェッ
カ、４は切換回路、１０はＴＢＩＢハンドラであって、
その他は図２と同じものである。すなわち、図１におい
て、図２の同一の構成品に同符号を付しており、以下の
説明においては、図２と重複する説明は一部を割愛す
る。
ラの一実施の形態を図面を参照して説明する。図１は、
この発明のＴＢＩＢハンドラの一実施の形態による構成
図である。この図１中、３はバーンインボードチェッ
カ、４は切換回路、１０はＴＢＩＢハンドラであって、
その他は図２と同じものである。すなわち、図１におい
て、図２の同一の構成品に同符号を付しており、以下の
説明においては、図２と重複する説明は一部を割愛す
る。
【００１７】図１において、切換回路４はＴＢＩＢ１と
電気接続している。また、前記切換回路４は、ＩＣ試験
回路２の試験信号（第１の試験信号）とバーンインボー
ドチェッカ３の試験信号（第２の試験信号）を切り換え
る。なお、図示したように、ＩＣ試験回路２とバーンイ
ンボードチェッカ３と切換回路４とを一つのユニットと
して、ＴＢＩＢ１とコネクタ接続することもできる。
電気接続している。また、前記切換回路４は、ＩＣ試験
回路２の試験信号（第１の試験信号）とバーンインボー
ドチェッカ３の試験信号（第２の試験信号）を切り換え
る。なお、図示したように、ＩＣ試験回路２とバーンイ
ンボードチェッカ３と切換回路４とを一つのユニットと
して、ＴＢＩＢ１とコネクタ接続することもできる。
【００１８】次に、図１の動作を説明する。図１におい
て、キャリアラック８には、ＩＣ１Ａが未挿入のＴＢＩ
Ｂ１が積装されている。キャリアラック８から１枚だけ
ＴＢＩＢ１が取り出され、ＴＢＩＢ１はＩＣ１Ａの挿入
位置に移動する。前記挿入位置において、ＴＢＩＢ１は
バーンインボードチェッカ３によりショートテストされ
る。バーンインボードチェッカ３で判定されたＴＢＩＢ
１は前記挿入位置でＩＣ１Ａの挿入を待つ。ＴＢＩＢ１
上の正常ＩＣソケットには、後述するＩＣ１Ａが挿入さ
れ、ＴＢＩＢ１上の不良ＩＣソケットは、ソフトウェア
でマスクされ、ＩＣ１Ａは挿入されない。
て、キャリアラック８には、ＩＣ１Ａが未挿入のＴＢＩ
Ｂ１が積装されている。キャリアラック８から１枚だけ
ＴＢＩＢ１が取り出され、ＴＢＩＢ１はＩＣ１Ａの挿入
位置に移動する。前記挿入位置において、ＴＢＩＢ１は
バーンインボードチェッカ３によりショートテストされ
る。バーンインボードチェッカ３で判定されたＴＢＩＢ
１は前記挿入位置でＩＣ１Ａの挿入を待つ。ＴＢＩＢ１
上の正常ＩＣソケットには、後述するＩＣ１Ａが挿入さ
れ、ＴＢＩＢ１上の不良ＩＣソケットは、ソフトウェア
でマスクされ、ＩＣ１Ａは挿入されない。
【００１９】一方、トレー５からアライメントステージ
６へ、真空吸着方式によるハンド（図示せず）でＩＣ１
Ａが逐次、移載される。アライメントステージ６で、Ｉ
Ｃ１Ａの姿勢が矯正されると、アライメントステージ６
からＴＢＩＢ１上の正常ＩＣソケットに、真空吸着方式
によるハンドで姿勢矯正後のＩＣ１Ａが搬送される。こ
のとき、切換回路４はＩＣ試験回路２側に切り換えら
れ、ＴＢＩＢ１上の正常ＩＣソケットにＩＣ１Ａが挿入
された状態で、ＩＣ１Ａは簡易ファンクションテストに
よりプリテストされる。
６へ、真空吸着方式によるハンド（図示せず）でＩＣ１
Ａが逐次、移載される。アライメントステージ６で、Ｉ
Ｃ１Ａの姿勢が矯正されると、アライメントステージ６
からＴＢＩＢ１上の正常ＩＣソケットに、真空吸着方式
によるハンドで姿勢矯正後のＩＣ１Ａが搬送される。こ
のとき、切換回路４はＩＣ試験回路２側に切り換えら
れ、ＴＢＩＢ１上の正常ＩＣソケットにＩＣ１Ａが挿入
された状態で、ＩＣ１Ａは簡易ファンクションテストに
よりプリテストされる。
【００２０】プリテスト後、良品判定のＩＣ１Ａは、Ｔ
ＢＩＢ１上の正常ＩＣソケットに実装された状態で残留
する。不良品判定のＩＣ１Ａは、ＴＢＩＢ１から抜去さ
れ、図示されない不良品用トレーに搬送される。ＴＢＩ
Ｂ１上の正常ＩＣソケットに良品判定のＩＣ１Ａが全て
挿入されと、前記ＴＢＩＢ１はキャリアラック８へ戻さ
れる。キャリアラック８内の全てのＴＢＩＢ１に対して
ＩＣ１Ａが実装されると、次工程のバーンイン試験へキ
ャリアラック８単位で移されて、ＴＢＩＢハンドラ１０
としての一連の動作を終了する。
ＢＩＢ１上の正常ＩＣソケットに実装された状態で残留
する。不良品判定のＩＣ１Ａは、ＴＢＩＢ１から抜去さ
れ、図示されない不良品用トレーに搬送される。ＴＢＩ
Ｂ１上の正常ＩＣソケットに良品判定のＩＣ１Ａが全て
挿入されと、前記ＴＢＩＢ１はキャリアラック８へ戻さ
れる。キャリアラック８内の全てのＴＢＩＢ１に対して
ＩＣ１Ａが実装されると、次工程のバーンイン試験へキ
ャリアラック８単位で移されて、ＴＢＩＢハンドラ１０
としての一連の動作を終了する。
【００２１】以上の通り、この発明は、アライメントス
テージ６で姿勢が矯正されたＩＣ１Ａが、ＴＢＩＢ１上
の正常ＩＣソケットに直行してプリテストされるので、
従来と比較してＩＣの処理能力が向上できる。また、こ
の発明は、ＴＢＩＢ１上の正常ＩＣソケットにＩＣ１Ａ
が実装された状態でプリテストするので、次工程でのバ
ーンイン試験において、ＩＣの接触不良確認作業が不要
となる。さらに、プリテスト前にＴＢＩＢ１はショート
テストされるので、不良ＩＣソケットに正常ＩＣが挿入
されることを防止できる。
テージ６で姿勢が矯正されたＩＣ１Ａが、ＴＢＩＢ１上
の正常ＩＣソケットに直行してプリテストされるので、
従来と比較してＩＣの処理能力が向上できる。また、こ
の発明は、ＴＢＩＢ１上の正常ＩＣソケットにＩＣ１Ａ
が実装された状態でプリテストするので、次工程でのバ
ーンイン試験において、ＩＣの接触不良確認作業が不要
となる。さらに、プリテスト前にＴＢＩＢ１はショート
テストされるので、不良ＩＣソケットに正常ＩＣが挿入
されることを防止できる。
【００２２】なお、実施の形態例では、ＩＣ試験回路
２、バーンインボードチェッカ３及び切換回路４を１ユ
ニットとして、テストバーンインボード１とコネクタ接
続する構成としたが、これに限らず、テストバーンイン
ボード１に切換回路をコネクタ接続し、その切換回路４
にＩＣ試験回路２とバーンインボードチェッカ３を各々
コネクタ接続するようにしても良い。
２、バーンインボードチェッカ３及び切換回路４を１ユ
ニットとして、テストバーンインボード１とコネクタ接
続する構成としたが、これに限らず、テストバーンイン
ボード１に切換回路をコネクタ接続し、その切換回路４
にＩＣ試験回路２とバーンインボードチェッカ３を各々
コネクタ接続するようにしても良い。
【００２３】
【発明の効果】以上のように、請求項１に係わる発明の
ＴＢＩＢハンドラによれば、ＴＢＩＢをショートテスト
することができ、また、バーンイン試験前にＩＣをプリ
テストすることができる。従って、ＴＢＩＢ上の正常Ｉ
Ｃソケットに実装状態のＩＣをプリテストできるため、
次工程でのバーンイン試験において、ＩＣの接触不良の
確認作業を不要とすることができる。また、ＩＣのプリ
テスト前にＴＢＩＢをショートテストできるため、不良
ＩＣソケットに正常ＩＣが挿入されるを防止することが
できる。
ＴＢＩＢハンドラによれば、ＴＢＩＢをショートテスト
することができ、また、バーンイン試験前にＩＣをプリ
テストすることができる。従って、ＴＢＩＢ上の正常Ｉ
Ｃソケットに実装状態のＩＣをプリテストできるため、
次工程でのバーンイン試験において、ＩＣの接触不良の
確認作業を不要とすることができる。また、ＩＣのプリ
テスト前にＴＢＩＢをショートテストできるため、不良
ＩＣソケットに正常ＩＣが挿入されるを防止することが
できる。
【００２４】請求項２に係わる発明のＴＢＩＢハンドラ
によれば、請求項１に係わる発明により得られる効果に
加え、ＩＣが実装されたＴＢＩＢとの電気接続を、ＩＣ
試験回路側とバーンインボードチェッカ側とに切り換え
ることができるといった利点が得られる。
によれば、請求項１に係わる発明により得られる効果に
加え、ＩＣが実装されたＴＢＩＢとの電気接続を、ＩＣ
試験回路側とバーンインボードチェッカ側とに切り換え
ることができるといった利点が得られる。
【００２５】請求項３に係わる発明のＴＢＩＢハンドラ
によれば、請求項２に係わる発明により得られる効果に
加え、アライメントステージで姿勢矯正されたＩＣを、
ＴＢＩＢ上の正常ＩＣソケットに直行して実装すること
ができ、従って、従来と比較してＩＣの処理能力を向上
することができるといった利点が得られる。
によれば、請求項２に係わる発明により得られる効果に
加え、アライメントステージで姿勢矯正されたＩＣを、
ＴＢＩＢ上の正常ＩＣソケットに直行して実装すること
ができ、従って、従来と比較してＩＣの処理能力を向上
することができるといった利点が得られる。
【００２６】請求項４に係わる発明のＴＢＩＢハンドラ
によれば、請求項２に係わる発明により得られる効果に
加え、ＴＢＩＢ上の正常ＩＣソケットに実装した状態で
ＩＣをプリテストすることができるといった利点が得ら
れる。
によれば、請求項２に係わる発明により得られる効果に
加え、ＴＢＩＢ上の正常ＩＣソケットに実装した状態で
ＩＣをプリテストすることができるといった利点が得ら
れる。
【００２７】請求項５に係わる発明のＴＢＩＢハンドラ
によれば、請求項２に係わる発明により得られる効果に
加え、ＩＣ試験回路とバーンインボードチェッカと切換
回路を、テストバーンインボードに対し１ユニットとし
てコネクタにより簡単に電気接続することができ、様々
なテスタの組み合わせが可能となるといった利点が得ら
れる。
によれば、請求項２に係わる発明により得られる効果に
加え、ＩＣ試験回路とバーンインボードチェッカと切換
回路を、テストバーンインボードに対し１ユニットとし
てコネクタにより簡単に電気接続することができ、様々
なテスタの組み合わせが可能となるといった利点が得ら
れる。
【図１】本発明を適用した一例としてのＴＢＩＢハンド
ラの構成図である。
ラの構成図である。
【図２】従来技術によるＴＢＩＢハンドラの構成図であ
る。
る。
１ テストバーンインボード（ＴＢＩＢ） １Ａ ＩＣ（被試験ＩＣ） ２ ＩＣ試験回路 ３ バーンインボードチェッカ ４ 切換回路 ５ トレー ６ アライメントステージ ８ キャリアラック １０ ＴＢＩＢハンドラ
Claims (5)
- 【請求項１】テストバーンインボードへ被試験ＩＣを挿
入あるいは抜去するテストバーンインボードハンドラで
あって、 バーンイン試験前の前記被試験ＩＣを簡易ファンクショ
ンテストによりプリテストするＩＣ試験回路と、 前記テストバーンインボードをショートテストするバー
ンインボードチェッカと、を備えることを特徴とするテ
ストバーンインボードハンドラ。 - 【請求項２】前記被試験ＩＣが実装された前記テストバ
ーンインボードと電気接続し、前記ＩＣ試験回路の第１
の試験信号と前記バーンインボードチェッカの第２の試
験信号を切り換える切換回路を備えることを特徴とする
請求項１記載のテストバーンインボードハンドラ。 - 【請求項３】前記被試験ＩＣを載置したトレーから移送
された前記被試験ＩＣの姿勢を矯正するアライメントス
テージを備え、 前記アライメントステージで姿勢矯正してから移送され
た前記被試験ＩＣが、前記テストバーンインボード上の
正常ＩＣソケットに実装されることを特徴とする請求項
２記載のテストバーンインボードハンドラ。 - 【請求項４】前記バーンインボードチェッカで良品判定
された前記テストバーンインボード上の正常ＩＣソケッ
トに前記被試験ＩＣが実装された状態で、前記被試験Ｉ
Ｃを前記ＩＣ試験回路がプリテストすることを特徴とす
る請求項２記載のテストバーンインボードハンドラ。 - 【請求項５】前記ＩＣ試験回路と前記バーンインボード
チェッカと前記切換回路を１ユニットとして、前記テス
トバーンインボードとコネクタ接続すること、を特徴と
する請求項２記載のテストバーンインボードハンドラ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11020421A JP2000214219A (ja) | 1999-01-28 | 1999-01-28 | テストバ―ンインボ―ドハンドラ |
| US09/382,784 US6323666B1 (en) | 1999-01-28 | 1999-08-25 | Apparatus and method for testing test burn-in board and device under test, and test burn-in board handler |
| DE10004315A DE10004315A1 (de) | 1999-01-28 | 2000-02-01 | Gerät zum Testen sowohl eines Testeinbrennbords und einer zu testenden Einrichtung |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11020421A JP2000214219A (ja) | 1999-01-28 | 1999-01-28 | テストバ―ンインボ―ドハンドラ |
| DE10004315A DE10004315A1 (de) | 1999-01-28 | 2000-02-01 | Gerät zum Testen sowohl eines Testeinbrennbords und einer zu testenden Einrichtung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000214219A true JP2000214219A (ja) | 2000-08-04 |
Family
ID=26004139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11020421A Pending JP2000214219A (ja) | 1999-01-28 | 1999-01-28 | テストバ―ンインボ―ドハンドラ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6323666B1 (ja) |
| JP (1) | JP2000214219A (ja) |
| DE (1) | DE10004315A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10256692A1 (de) * | 2002-12-04 | 2004-06-24 | Infineon Technologies Ag | Test-Gerät, Test-System und Test-Verfahren, insbesondere zum Testen der Kontaktierung zwischen einem Halbleiter-Bauelement und einem Carrier |
| KR100493058B1 (ko) * | 2003-04-15 | 2005-06-02 | 삼성전자주식회사 | 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법 |
| US7151388B2 (en) * | 2004-09-30 | 2006-12-19 | Kes Systems, Inc. | Method for testing semiconductor devices and an apparatus therefor |
| US7250750B2 (en) * | 2005-01-28 | 2007-07-31 | Apps Leonard D | System and method for testing and orientation of components for assembly |
| US20080265905A1 (en) * | 2007-04-27 | 2008-10-30 | Dell Products L.P. | System and method for detection of environmentally-induced damage of conductive elements in a circuit board |
| US8164342B2 (en) * | 2009-08-06 | 2012-04-24 | Dell Products L.P. | System and method for cascade information handling system manufacture |
| CN102650678B (zh) * | 2012-05-04 | 2014-07-23 | 惠州市蓝微电子有限公司 | 电量管理ic多通道校准校验的方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2073886A1 (en) * | 1991-07-19 | 1993-01-20 | Tatsuya Hashinaga | Burn-in apparatus and method |
| JPH0878497A (ja) | 1994-08-31 | 1996-03-22 | Ando Electric Co Ltd | 移載装置 |
| US5742169A (en) * | 1996-02-20 | 1998-04-21 | Micron Technology, Inc. | Apparatus for testing interconnects for semiconductor dice |
| US5966021A (en) * | 1996-04-03 | 1999-10-12 | Pycon, Inc. | Apparatus for testing an integrated circuit in an oven during burn-in |
-
1999
- 1999-01-28 JP JP11020421A patent/JP2000214219A/ja active Pending
- 1999-08-25 US US09/382,784 patent/US6323666B1/en not_active Expired - Fee Related
-
2000
- 2000-02-01 DE DE10004315A patent/DE10004315A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| DE10004315A1 (de) | 2001-10-25 |
| US6323666B1 (en) | 2001-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102215404B1 (ko) | 중간 접속 부재 및 검사 장치 | |
| JPH06151534A (ja) | テープキャリア、半導体装置試験方法及び装置 | |
| US20070022347A1 (en) | Systems, methods and computer programs for calibrating an automated circuit test system | |
| US6593763B2 (en) | Module test socket for test adapters | |
| JP2001094013A (ja) | チップスケール半導体パッケージの製造方法 | |
| JP2000214219A (ja) | テストバ―ンインボ―ドハンドラ | |
| US20020025608A1 (en) | Memory module, method of manufacturing the memory module, and test connector using the memory module | |
| US7208968B2 (en) | Test system for testing integrated chips and an adapter element for a test system | |
| US6181146B1 (en) | Burn-in board | |
| EP1081757B1 (en) | Multichip module packaging process for known good die burn-in | |
| US6859057B2 (en) | Die carrier | |
| JPH11121569A (ja) | バーンイン装置 | |
| US20040196061A1 (en) | Socket or adapter device for semiconductor devices, method for testing semiconductor devices, and system comprising at least one socket or adapter device | |
| JP3249833B2 (ja) | ハンドラー装置 | |
| US20050194984A1 (en) | Testing apparatus and testing method | |
| JP4126127B2 (ja) | 電気的機能検査方法 | |
| KR100193135B1 (ko) | 웨이퍼 레벨 번인 테스트 방법 | |
| JPH01253663A (ja) | バーンイン方法及びバーンイン用ボード | |
| JPH039280A (ja) | Ｉｃの検査方法 | |
| KR0151836B1 (ko) | 웨이퍼 레벨 번인 및 테스트 방법 | |
| KR19980043645A (ko) | 반도체 디바이스용 테스트 장치 | |
| KR100935944B1 (ko) | 다중 소켓그룹 기반의 디바이스 테스트 방법 | |
| JPH0658987A (ja) | バーンイン基板 | |
| KR0182507B1 (ko) | 신호 교환 기판 | |
| US20040196057A1 (en) | Socket or adapter device for semiconductor devices, method for testing semiconductor devices, and system comprising at least one socket or adapter device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |