JP2000201141A - パラレル信号伝送システム - Google Patents
パラレル信号伝送システムInfo
- Publication number
- JP2000201141A JP2000201141A JP11002146A JP214699A JP2000201141A JP 2000201141 A JP2000201141 A JP 2000201141A JP 11002146 A JP11002146 A JP 11002146A JP 214699 A JP214699 A JP 214699A JP 2000201141 A JP2000201141 A JP 2000201141A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- parallel signal
- transmission system
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 複数のプラグインユニットを接続したパラレ
ル信号伝送システムにおいて、ユニット数を制限するこ
となく、伝送速度を向上させる。 【解決手段】 Nビットパラレル信号の信号線と、前記
信号線に接続した2以上のプラグインユニットとからな
るパラレル信号伝送システムにおいて、プラグインユニ
ットは、ユニット内クロック生成回路と、M分周回路と
を備え、前記Nビットパラレル信号の各ビットを(M+
1)段の遅延回路111で遅延させるとともに、遅延回
路111の隣接段の出力同士の差分信号を生成し、各ビ
ットごとに生成した差分信号の排他的論理和を生成し、
排他的論理和に基いて、前記Nビットパラレル信号のサ
ンプリングタイミングを選択する。
ル信号伝送システムにおいて、ユニット数を制限するこ
となく、伝送速度を向上させる。 【解決手段】 Nビットパラレル信号の信号線と、前記
信号線に接続した2以上のプラグインユニットとからな
るパラレル信号伝送システムにおいて、プラグインユニ
ットは、ユニット内クロック生成回路と、M分周回路と
を備え、前記Nビットパラレル信号の各ビットを(M+
1)段の遅延回路111で遅延させるとともに、遅延回
路111の隣接段の出力同士の差分信号を生成し、各ビ
ットごとに生成した差分信号の排他的論理和を生成し、
排他的論理和に基いて、前記Nビットパラレル信号のサ
ンプリングタイミングを選択する。
Description
【0001】
【発明の属する技術分野】本発明は、パラレル信号伝送
システムに関し、特に、複数のプラグインユニットを接
続した場合に伝送速度を向上させることができるパラレ
ル信号伝送システムに関する。
システムに関し、特に、複数のプラグインユニットを接
続した場合に伝送速度を向上させることができるパラレ
ル信号伝送システムに関する。
【0002】
【従来の技術】従来の通信装置の構成図を図11に示
す。図11に示す通信装置は、全てのユニットにおいて
共通に使用される基準クロックを生成し複数のユニット
に基準クロックを伝達するユニット1101と、受信し
た基準クロックを使用して動作するユニット1102お
よび1103と、ユニット1101からユニット110
2および1103に基準クロックを伝送する信号線11
11と、通信信号を伝送するN本からなる信号線110
4から構成される。
す。図11に示す通信装置は、全てのユニットにおいて
共通に使用される基準クロックを生成し複数のユニット
に基準クロックを伝達するユニット1101と、受信し
た基準クロックを使用して動作するユニット1102お
よび1103と、ユニット1101からユニット110
2および1103に基準クロックを伝送する信号線11
11と、通信信号を伝送するN本からなる信号線110
4から構成される。
【0003】ユニット1101内には、基準クロック生
成回路1114があり、水晶発振器等を使用して当該装
置に必要な精度のクロック信号を生成する。生成された
クロック信号は、ユニット1101内において通信対象
となる信号を処理する信号処理部1115に供給され
る。信号処理部1115では供給された基準クロックを
使用して所望の信号処理を実施し、他のユニットに伝送
すべき信号をフリップフロップ(F/F)1112に出
力する。フリップフロップ1112は、基準クロックを
使用して出力タイミングを基準クロックに整合した後、
信号線1105を使用して信号線1104に出力する。
成回路1114があり、水晶発振器等を使用して当該装
置に必要な精度のクロック信号を生成する。生成された
クロック信号は、ユニット1101内において通信対象
となる信号を処理する信号処理部1115に供給され
る。信号処理部1115では供給された基準クロックを
使用して所望の信号処理を実施し、他のユニットに伝送
すべき信号をフリップフロップ(F/F)1112に出
力する。フリップフロップ1112は、基準クロックを
使用して出力タイミングを基準クロックに整合した後、
信号線1105を使用して信号線1104に出力する。
【0004】一方、ユニット1101が他のユニットか
ら信号を受信する場合には、フリップフロップ1113
が信号線1104上の信号を信号線1106から受信
し、基準クロック1111を使用して保持し、その保持
された信号を信号処理部1115が読み出す動作が行わ
れる。
ら信号を受信する場合には、フリップフロップ1113
が信号線1104上の信号を信号線1106から受信
し、基準クロック1111を使用して保持し、その保持
された信号を信号処理部1115が読み出す動作が行わ
れる。
【0005】ユニット1102は、ユニット1101か
ら受信する基準クロックを使用して動作するため、基準
クロック生成回路は持たず、信号線1111から受信し
たクロック信号を信号処理部1118に供給する。信号
処理部1118では供給されたクロック信号を使用して
所望の信号処理を実施し、他のユニットに伝送すべき信
号をフリップフロップ(F/F)1117に出力する。
フリップフロップ1117は、クロック信号を使用して
出力タイミングを基準クロックと同じタイミングに整合
した後、信号線1107を使用して信号線1104に出
力する。一方、ユニット1102が他のユニットから信
号を受信する場合には、フリップフロップ1116が信
号線1104上の信号を信号線1108から受信し、ク
ロック信号を使用して保持し、その保持された信号を信
号処理部1118が読み出す動作が行われる。
ら受信する基準クロックを使用して動作するため、基準
クロック生成回路は持たず、信号線1111から受信し
たクロック信号を信号処理部1118に供給する。信号
処理部1118では供給されたクロック信号を使用して
所望の信号処理を実施し、他のユニットに伝送すべき信
号をフリップフロップ(F/F)1117に出力する。
フリップフロップ1117は、クロック信号を使用して
出力タイミングを基準クロックと同じタイミングに整合
した後、信号線1107を使用して信号線1104に出
力する。一方、ユニット1102が他のユニットから信
号を受信する場合には、フリップフロップ1116が信
号線1104上の信号を信号線1108から受信し、ク
ロック信号を使用して保持し、その保持された信号を信
号処理部1118が読み出す動作が行われる。
【0006】ユニット1103の構成はユニット110
2の構成と同様である。
2の構成と同様である。
【0007】図12はユニット1101からユニット1
102への信号伝送を説明するためのタイムチャートで
ある。(a)は基準クロック信号を示す。(b)は
(a)の基準クロックを使用したフリップフロップ11
12の出力信号である。基準クロックの立上りから、フ
リップフロップの遅延時間(T0)を経過した時点に出
力信号の変化点が現れる。(c)はユニット1101の
近傍に置かれたユニットの動作を説明するために、仮に
ユニット1101の出力をユニット1101自身が受信
する場合を想定した波形である。(b)の波形から伝送
遅延時間(T1)後にフリップフロップ1113の入力
信号の変化点が現れる。一方、フリップフロップ111
3の入力クロック信号もデータ信号と同様の遅延を受け
るため、フリップフロップ1113の入力クロック信号
は(d)に示すタイミングとなり、必ず(c)の変化点
の前にリタイミングできるので、正常な信号伝送が可能
である。(e)にはユニット1101から距離が離れた
ユニット1102内のフリップフロップ1116の受信
信号を示す。遅延時間(T2)は前記のT1よりも長く
なっている。(f)に示すようにフリップフロップ11
16のクロック入力も同じ遅延時間(T2)を受けるた
め、(e)と(f)の位相差は(c)と(d)と同様で
ある。
102への信号伝送を説明するためのタイムチャートで
ある。(a)は基準クロック信号を示す。(b)は
(a)の基準クロックを使用したフリップフロップ11
12の出力信号である。基準クロックの立上りから、フ
リップフロップの遅延時間(T0)を経過した時点に出
力信号の変化点が現れる。(c)はユニット1101の
近傍に置かれたユニットの動作を説明するために、仮に
ユニット1101の出力をユニット1101自身が受信
する場合を想定した波形である。(b)の波形から伝送
遅延時間(T1)後にフリップフロップ1113の入力
信号の変化点が現れる。一方、フリップフロップ111
3の入力クロック信号もデータ信号と同様の遅延を受け
るため、フリップフロップ1113の入力クロック信号
は(d)に示すタイミングとなり、必ず(c)の変化点
の前にリタイミングできるので、正常な信号伝送が可能
である。(e)にはユニット1101から距離が離れた
ユニット1102内のフリップフロップ1116の受信
信号を示す。遅延時間(T2)は前記のT1よりも長く
なっている。(f)に示すようにフリップフロップ11
16のクロック入力も同じ遅延時間(T2)を受けるた
め、(e)と(f)の位相差は(c)と(d)と同様で
ある。
【0008】以上説明したように、基準クロックを生成
するユニット1101から他のユニットへの信号伝送
は、伝送距離および信号速度に依存せず、信号速度を増
加させた場合およびユニット数を増やして伝送距離を増
大させた場合にも支障はない。
するユニット1101から他のユニットへの信号伝送
は、伝送距離および信号速度に依存せず、信号速度を増
加させた場合およびユニット数を増やして伝送距離を増
大させた場合にも支障はない。
【0009】図12(g)は(a)と同じ基準クロック
を示す。(h)は信号を送信するフリップフロップ11
17の入力クロック信号を示す。基準クロックがユニッ
ト間の伝送遅延時間(T2)を経過してフリップフロッ
プ1117に到達することを示す。(i)はフリップフ
ロップ1117の出力信号を示す。(h)のクロック信
号の後、フリップフロップの遅延時間(T0)後に信号
の変化点が現れる。(j)はユニット1101内のフリ
ップフロップ1113の入力データ信号を示す。(i)
の信号が伝送遅延時間(T2)後にフリップフロップ1
113に到達することを示す。フリップフロップ111
3の入力クロック信号は、(a)の基準クロック信号で
あるから(j)に示した部分で、リタイミングが可能で
ある。
を示す。(h)は信号を送信するフリップフロップ11
17の入力クロック信号を示す。基準クロックがユニッ
ト間の伝送遅延時間(T2)を経過してフリップフロッ
プ1117に到達することを示す。(i)はフリップフ
ロップ1117の出力信号を示す。(h)のクロック信
号の後、フリップフロップの遅延時間(T0)後に信号
の変化点が現れる。(j)はユニット1101内のフリ
ップフロップ1113の入力データ信号を示す。(i)
の信号が伝送遅延時間(T2)後にフリップフロップ1
113に到達することを示す。フリップフロップ111
3の入力クロック信号は、(a)の基準クロック信号で
あるから(j)に示した部分で、リタイミングが可能で
ある。
【0010】
【発明が解決しようとする課題】しかし、図12(j)
は遅延時間がT2の場合の波形であるが、一般に装置内
部におけるユニット間の遅延時間は装置の大きさとユニ
ットの数に依存し、さまざまに変化する。ユニット間の
遅延時間に違いがある場合のフリップフロップ1113
の入力信号を(k)に示す。(k)には、伝送距離の違
いによる到達時間の時間範囲をT3として示した。この
T3の範囲に基準クロックの立上りが入ると正常な信号
伝送が不可能になる。
は遅延時間がT2の場合の波形であるが、一般に装置内
部におけるユニット間の遅延時間は装置の大きさとユニ
ットの数に依存し、さまざまに変化する。ユニット間の
遅延時間に違いがある場合のフリップフロップ1113
の入力信号を(k)に示す。(k)には、伝送距離の違
いによる到達時間の時間範囲をT3として示した。この
T3の範囲に基準クロックの立上りが入ると正常な信号
伝送が不可能になる。
【0011】さらに、図12(l)には伝送周波数が約
2倍になった例を示す。(l)は基準クロックを示す。
(m)は(k)に相当する波形である。基準クロックの
周期よりも伝送距離の違いによる到達時間の時間範囲
(T3)が長いために、フリップフロップ1113では
リタイミングが不可能である。
2倍になった例を示す。(l)は基準クロックを示す。
(m)は(k)に相当する波形である。基準クロックの
周期よりも伝送距離の違いによる到達時間の時間範囲
(T3)が長いために、フリップフロップ1113では
リタイミングが不可能である。
【0012】このように、従来の技術では、装置内で使
用するユニット数を増やすと伝送距離の違いによる到達
時間の時間範囲が広がるため、使用できるユニット数が
制限される。そのため、伝送速度を高くする場合に、伝
送距離の違いによる到達時間よりも周期を長くする必要
があるため、伝送速度が制限される。
用するユニット数を増やすと伝送距離の違いによる到達
時間の時間範囲が広がるため、使用できるユニット数が
制限される。そのため、伝送速度を高くする場合に、伝
送距離の違いによる到達時間よりも周期を長くする必要
があるため、伝送速度が制限される。
【0013】例えば、信号線1104上の信号速度を1
メートルあたり10ナノ秒と仮定し、信号線1104の
長さを50センチメートルと仮定すると、1101を装
置の末端に設置した場合の遅延時間の差は約10ナノ秒
である。フリップフロップでリタイミングするための余
裕を10ナノ秒、ユニット入出力部でのバッファの遅延
時間のバラツキを5ナノ秒と見込むと、最短の周期は
(10+10+5=)25ナノ秒となる。すなわち、上
記の仮定における伝送周波数の上限は40MHzとな
る。
メートルあたり10ナノ秒と仮定し、信号線1104の
長さを50センチメートルと仮定すると、1101を装
置の末端に設置した場合の遅延時間の差は約10ナノ秒
である。フリップフロップでリタイミングするための余
裕を10ナノ秒、ユニット入出力部でのバッファの遅延
時間のバラツキを5ナノ秒と見込むと、最短の周期は
(10+10+5=)25ナノ秒となる。すなわち、上
記の仮定における伝送周波数の上限は40MHzとな
る。
【0014】そこで、本発明は、複数のプラグインユニ
ットを接続したパラレル信号伝送システムにおいて、ユ
ニット数を制限することなく、伝送速度を向上させるこ
とを課題としている。
ットを接続したパラレル信号伝送システムにおいて、ユ
ニット数を制限することなく、伝送速度を向上させるこ
とを課題としている。
【0015】
【課題を解決するための手段】上記の課題を解決するた
めの本発明は、Nビットパラレル信号の信号線と、前記
信号線に接続した2以上のプラグインユニットとからな
るパラレル信号伝送システムであって、前記プラグイン
ユニットは、ユニット内クロック生成回路と、M分周回
路とを備え、前記Nビットパラレル信号の各ビットを
(M+1)段の遅延回路で遅延させるとともに、前記遅
延回路の隣接段の出力同士の差分信号を生成し、前記各
ビットごとに生成した前記差分信号の排他的論理和を生
成し、前記排他的論理和に基いて、前記Nビットパラレ
ル信号のサンプリングタイミングを選択する。
めの本発明は、Nビットパラレル信号の信号線と、前記
信号線に接続した2以上のプラグインユニットとからな
るパラレル信号伝送システムであって、前記プラグイン
ユニットは、ユニット内クロック生成回路と、M分周回
路とを備え、前記Nビットパラレル信号の各ビットを
(M+1)段の遅延回路で遅延させるとともに、前記遅
延回路の隣接段の出力同士の差分信号を生成し、前記各
ビットごとに生成した前記差分信号の排他的論理和を生
成し、前記排他的論理和に基いて、前記Nビットパラレ
ル信号のサンプリングタイミングを選択する。
【0016】又、本発明における差分信号は、遅延回路
の初段出力と次段出力との差分信号のみであってもよ
い。
の初段出力と次段出力との差分信号のみであってもよ
い。
【0017】すなわち、本発明においては、複数のユニ
ット間において信号伝送を行う場合に、信号伝送の基準
として単一クロック信号を使用せず、伝送されるデータ
を使用してリタイミングすべきタイミングを決定するこ
とにより、装置内における信号伝送の周波数を向上する
ことおよび装置内で使用できるユニット数を増やしてい
る。
ット間において信号伝送を行う場合に、信号伝送の基準
として単一クロック信号を使用せず、伝送されるデータ
を使用してリタイミングすべきタイミングを決定するこ
とにより、装置内における信号伝送の周波数を向上する
ことおよび装置内で使用できるユニット数を増やしてい
る。
【0018】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について説明する。
実施の形態について説明する。
【0019】図1は、本発明の第1の実施形態のパラレ
ル伝送システムのブロック図である。図1に示すよう
に、本発明の第一の実施形態のパラレル伝送システム
は、各々所定の信号処理を行うユニット101と102
と103と、通信信号を伝送するN本からなる信号線1
04から構成される。
ル伝送システムのブロック図である。図1に示すよう
に、本発明の第一の実施形態のパラレル伝送システム
は、各々所定の信号処理を行うユニット101と102
と103と、通信信号を伝送するN本からなる信号線1
04から構成される。
【0020】全てのユニットは同一の内部構成となって
おり、図1ではユニット101を使用してその内部構成
を説明する。ユニット101内には、ユニット内部で基
準とするクロック信号を生成するユニット内クロック生
成回路114があり、水晶発振器等を使用して当該装置
に必要な精度のクロック信号を生成する。生成されたク
ロック信号は、遅延回路111とM分周回路115に供
給される。遅延回路111の動作は後述する。M分周回
路111は、受信したクロックをM分の1の周波数に分
周し、信号処理部117およびユニット101からの信
号を出力するフリップフロップ116にクロック信号を
供給する。
おり、図1ではユニット101を使用してその内部構成
を説明する。ユニット101内には、ユニット内部で基
準とするクロック信号を生成するユニット内クロック生
成回路114があり、水晶発振器等を使用して当該装置
に必要な精度のクロック信号を生成する。生成されたク
ロック信号は、遅延回路111とM分周回路115に供
給される。遅延回路111の動作は後述する。M分周回
路111は、受信したクロックをM分の1の周波数に分
周し、信号処理部117およびユニット101からの信
号を出力するフリップフロップ116にクロック信号を
供給する。
【0021】以下の説明では簡単のため分周比Mを4と
仮定する。信号処理部117では供給されたクロック信
号を使用して所望の信号処理を実施し、他のユニットに
伝送すべき信号をフリップフロップ(F/F)116に
出力する。フリップフロップ116は、分周されたクロ
ック信号を使用して出力タイミングを整合した後、信号
線105を使用して信号線104に出力する。一方、ユ
ニット101が他のユニットから信号を受信する場合に
は、遅延回路111が信号線104上の信号を信号線1
06から受信し、ユニット内基準クロックを使用して、
あらかじめ定められた複数の遅延を与える。異なる遅延
時間を与えられた信号は選択回路113で最適な信号を
選択され、信号処理部117に入力される。判定部11
2は、選択部113により選択すべき信号を指示する。
判定部には遅延回路111から判定に使用する情報を伝
達する。ユニット102および103の内部構成もユニ
ット101と同様である。ユニットへの信号入力には信
号線108および110を使用し、ユニットからの信号
出力には信号線107と109を使用する。
仮定する。信号処理部117では供給されたクロック信
号を使用して所望の信号処理を実施し、他のユニットに
伝送すべき信号をフリップフロップ(F/F)116に
出力する。フリップフロップ116は、分周されたクロ
ック信号を使用して出力タイミングを整合した後、信号
線105を使用して信号線104に出力する。一方、ユ
ニット101が他のユニットから信号を受信する場合に
は、遅延回路111が信号線104上の信号を信号線1
06から受信し、ユニット内基準クロックを使用して、
あらかじめ定められた複数の遅延を与える。異なる遅延
時間を与えられた信号は選択回路113で最適な信号を
選択され、信号処理部117に入力される。判定部11
2は、選択部113により選択すべき信号を指示する。
判定部には遅延回路111から判定に使用する情報を伝
達する。ユニット102および103の内部構成もユニ
ット101と同様である。ユニットへの信号入力には信
号線108および110を使用し、ユニットからの信号
出力には信号線107と109を使用する。
【0022】図2には、図1における遅延回路111と
選択回路113および判定回路112の構成例を示す。
本図は信号線104が4本で構成される場合の例であ
る。信号線104から受信した4本の信号(0),
(1),(2),(3)は各々対応する遅延回路20
1,202,203,204に入力される。また、ユニ
ット内基準クロック生成回路から受信するクロック信号
も遅延回路201,202,203,204に入力され
る。
選択回路113および判定回路112の構成例を示す。
本図は信号線104が4本で構成される場合の例であ
る。信号線104から受信した4本の信号(0),
(1),(2),(3)は各々対応する遅延回路20
1,202,203,204に入力される。また、ユニ
ット内基準クロック生成回路から受信するクロック信号
も遅延回路201,202,203,204に入力され
る。
【0023】図3は、各々の遅延回路の内部構成を示す
ブロック図である。図3に示すように、フリップフロッ
プ301〜305によって遅延信号が生成される。一般
には分周比Mに対して少なくとも(M+1)本の遅延回
路が必要である。また、排他的論理和306〜309に
よって差分信号、すなわち遅延信号1と遅延信号2の差
分信号1−2、遅延信号2と遅延信号3の差分信号2−
3、遅延信号3と遅延信号4の差分信号3−4、遅延信
号4と遅延信号5の差分信号4−5、が生成される。差
分信号は、二つの隣り合ったタイミングでサンプリング
した結果の排他的論理和であるから、データの変化点が
この二つのタイミングの間にあった場合に論理”1”と
なり、隣り合った二つのタイミングで同じ値が得れらた
場合には論理”0”となる。
ブロック図である。図3に示すように、フリップフロッ
プ301〜305によって遅延信号が生成される。一般
には分周比Mに対して少なくとも(M+1)本の遅延回
路が必要である。また、排他的論理和306〜309に
よって差分信号、すなわち遅延信号1と遅延信号2の差
分信号1−2、遅延信号2と遅延信号3の差分信号2−
3、遅延信号3と遅延信号4の差分信号3−4、遅延信
号4と遅延信号5の差分信号4−5、が生成される。差
分信号は、二つの隣り合ったタイミングでサンプリング
した結果の排他的論理和であるから、データの変化点が
この二つのタイミングの間にあった場合に論理”1”と
なり、隣り合った二つのタイミングで同じ値が得れらた
場合には論理”0”となる。
【0024】図4に示すように差分信号によって、ユニ
ット内基準クロックに対する入力データ位相を調べるこ
とができる。位相を調べ最適な遅延信号を選択するため
に、4本の差分出力は判定回路112に入力される。判
定回路112では、論理和回路209を用いて差分信号
1−2の排他的論理和、論理和回路210を用いて差分
信号2−3の排他的論理和、論理和回路211を用いて
差分信号3−4の排他的論理和、論理和回路212を用
いて差分信号4−5の排他的論理和を生成する。判定回
路213内では以下の表に示す論理にしたがって選択す
べき遅延信号を決定する。
ット内基準クロックに対する入力データ位相を調べるこ
とができる。位相を調べ最適な遅延信号を選択するため
に、4本の差分出力は判定回路112に入力される。判
定回路112では、論理和回路209を用いて差分信号
1−2の排他的論理和、論理和回路210を用いて差分
信号2−3の排他的論理和、論理和回路211を用いて
差分信号3−4の排他的論理和、論理和回路212を用
いて差分信号4−5の排他的論理和を生成する。判定回
路213内では以下の表に示す論理にしたがって選択す
べき遅延信号を決定する。
【0025】
【表1】 一方、遅延回路111内の201〜204から各々出力
された遅延信号は、図2に示すように選択回路113内
の対応するセレクタ205〜208にそれぞれ入力され
る。セレクタ205〜208は判定回路211の判定に
したがって遅延信号を選択し、信号処理部に信号を送出
する。
された遅延信号は、図2に示すように選択回路113内
の対応するセレクタ205〜208にそれぞれ入力され
る。セレクタ205〜208は判定回路211の判定に
したがって遅延信号を選択し、信号処理部に信号を送出
する。
【0026】図5はユニット101内の動作を示すタイ
ミング図である。(a)は114が生成するユニット内
基準クロックである。フリップフロップ116に入力さ
れるクロックを(b)に示す。本実施形態ではM分周回
路115における分周比を4と仮定しているため、
(a)のユニット内基準クロックの4倍の周期を持つ波
形となる。信号処理部117からフリップフロップ11
6に入力される信号を(c)に示す。受信するユニット
を例えばユニット102と仮定した場合に、ユニット1
02内の基準クロックを(d)とする。周波数はユニッ
ト101と同一である。(c)の信号を(d)のクロッ
クでサンプリングすると、(e)の波形が得られる。
(e)の波形に○で示した部分が遅延信号に相当する。
隣り合う遅延信号の排他的論理和を作ることによって、
(f)に示す変化点検出信号が得られる。(f)の波形
が論理”1”になっている部分がデータの変化点を示す
ため、変化点の中央のサンプリングタイミングを選択す
ることにより安定したデータの受信が可能となる。
ミング図である。(a)は114が生成するユニット内
基準クロックである。フリップフロップ116に入力さ
れるクロックを(b)に示す。本実施形態ではM分周回
路115における分周比を4と仮定しているため、
(a)のユニット内基準クロックの4倍の周期を持つ波
形となる。信号処理部117からフリップフロップ11
6に入力される信号を(c)に示す。受信するユニット
を例えばユニット102と仮定した場合に、ユニット1
02内の基準クロックを(d)とする。周波数はユニッ
ト101と同一である。(c)の信号を(d)のクロッ
クでサンプリングすると、(e)の波形が得られる。
(e)の波形に○で示した部分が遅延信号に相当する。
隣り合う遅延信号の排他的論理和を作ることによって、
(f)に示す変化点検出信号が得られる。(f)の波形
が論理”1”になっている部分がデータの変化点を示す
ため、変化点の中央のサンプリングタイミングを選択す
ることにより安定したデータの受信が可能となる。
【0027】次に、差分信号からサンプリングタイミン
グを決める際に、複数のパラレル信号間の排他的論理和
209,210,211,212を使用する理由を説明
する。
グを決める際に、複数のパラレル信号間の排他的論理和
209,210,211,212を使用する理由を説明
する。
【0028】図6には4本のパラレル信号を伝送する例
において、パラレル信号(0),(1),(2),
(3)間の変化点が一致していない場合、すなわち、パ
ラレル信号間のタイミングが一様ではない場合を示す。
この場合、単一の信号、例えばパラレル信号(3)のみ
を使用してタイミングを定めると、図6の場合にはパラ
レル信号(2)の余裕が十分ではなく、最適のタイミン
グではないことがわかる。
において、パラレル信号(0),(1),(2),
(3)間の変化点が一致していない場合、すなわち、パ
ラレル信号間のタイミングが一様ではない場合を示す。
この場合、単一の信号、例えばパラレル信号(3)のみ
を使用してタイミングを定めると、図6の場合にはパラ
レル信号(2)の余裕が十分ではなく、最適のタイミン
グではないことがわかる。
【0029】図7に示すように、本実施形態において
は、排他的論理和209,210,211,212を使
用するため、パラレル信号を構成する複数の信号間にお
いて変化点が異なる場合があっても、排他的論理和によ
って全ての変化点を判定回路213に伝えることができ
る。判定回路213は全ての信号の変化点情報を使用し
てタイミングを定めることができ、最適な位相を得るこ
とができる。
は、排他的論理和209,210,211,212を使
用するため、パラレル信号を構成する複数の信号間にお
いて変化点が異なる場合があっても、排他的論理和によ
って全ての変化点を判定回路213に伝えることができ
る。判定回路213は全ての信号の変化点情報を使用し
てタイミングを定めることができ、最適な位相を得るこ
とができる。
【0030】以上、本発明の実施の形態について説明し
たが、本発明は、これに限らず、図8に示す第2の実施
形態のように、遅延回路801,802,803,80
4として図9に示す回路を使用してもよい。
たが、本発明は、これに限らず、図8に示す第2の実施
形態のように、遅延回路801,802,803,80
4として図9に示す回路を使用してもよい。
【0031】図9に示す遅延回路801においては、遅
延信号1〜5を作成する部分は図3に示す遅延回路と同
じであるが、差分信号に関しては遅延信号1と遅延信号
2の差分信号のみを生成するところに特徴がある。図8
内の判定回路112においては、論理和回路805によ
り4本のパラレル信号の差分信号の排他的論理和を生成
する。生成された排他的論理和信号をシフトレジスタ8
06により展開することにより、判定回路213を動作
させることができる。
延信号1〜5を作成する部分は図3に示す遅延回路と同
じであるが、差分信号に関しては遅延信号1と遅延信号
2の差分信号のみを生成するところに特徴がある。図8
内の判定回路112においては、論理和回路805によ
り4本のパラレル信号の差分信号の排他的論理和を生成
する。生成された排他的論理和信号をシフトレジスタ8
06により展開することにより、判定回路213を動作
させることができる。
【0032】図10には、本発明の第3の実施形態を示
す。本発明の第1および第2の実施形態においては、ユ
ニット間で信号を伝送する信号線へのユニットからの接
続は送受で別個の信号線を使用していたが、第3の実施
形態では共通の信号線には単一の信号線を使用するとこ
ろに特徴がある。
す。本発明の第1および第2の実施形態においては、ユ
ニット間で信号を伝送する信号線へのユニットからの接
続は送受で別個の信号線を使用していたが、第3の実施
形態では共通の信号線には単一の信号線を使用するとこ
ろに特徴がある。
【0033】第4の実施形態は、伝送信号の変化点を必
ず識別できるように、本来伝送すべき信号処理部からの
信号に、変化点識別用の信号線を追加する方法である。
追加する信号は、例えば”010101”という信号が
適する。
ず識別できるように、本来伝送すべき信号処理部からの
信号に、変化点識別用の信号線を追加する方法である。
追加する信号は、例えば”010101”という信号が
適する。
【0034】以上説明したすべての実施形態において
は、パラレル信号のビット数を4ビットと仮定して説明
したが、本発明は4ビット信号に限定するものではな
く、複数ビットの信号に適用できる。また、パラレル信
号の本数が多くなった場合には、全ての信号線を使用し
てタイミングを定める必要はなく、複数の信号を選択す
る方法でもよい。
は、パラレル信号のビット数を4ビットと仮定して説明
したが、本発明は4ビット信号に限定するものではな
く、複数ビットの信号に適用できる。また、パラレル信
号の本数が多くなった場合には、全ての信号線を使用し
てタイミングを定める必要はなく、複数の信号を選択す
る方法でもよい。
【0035】
【発明の効果】以上説明した本発明によれば、第1の効
果は、装置内の全てのユニットに共通に使用される基準
クロックを使用していないので、ユニット間の伝送遅延
時間の差による信号伝送の制限がないため、装置に実装
できるユニットの数を多くできることである。
果は、装置内の全てのユニットに共通に使用される基準
クロックを使用していないので、ユニット間の伝送遅延
時間の差による信号伝送の制限がないため、装置に実装
できるユニットの数を多くできることである。
【0036】第2の効果は、装置内の全てのユニットに
共通に使用される基準クロックを使用していないので、
伝送信号の周波数による制限を受けないため、伝送周波
数を高くすることができることである。
共通に使用される基準クロックを使用していないので、
伝送信号の周波数による制限を受けないため、伝送周波
数を高くすることができることである。
【0037】第3の効果は、装置内の全てのユニットに
共通に使用される基準クロックを使用していないので、
装置内の配線が簡略化されることである。
共通に使用される基準クロックを使用していないので、
装置内の配線が簡略化されることである。
【0038】第4の効果は、装置内の全てのユニットに
共通に使用される基準クロックを使用していないので、
基準クロックを生成する特別なユニットを使用する必要
がなくなり、装置構成が簡略化されることである。
共通に使用される基準クロックを使用していないので、
基準クロックを生成する特別なユニットを使用する必要
がなくなり、装置構成が簡略化されることである。
【0039】第5の効果は、パラレル信号の複数の信号
の変化点情報を使用してタイミングを定めるため、安定
した信号伝送が可能になることである。
の変化点情報を使用してタイミングを定めるため、安定
した信号伝送が可能になることである。
【図1】本発明のパラレル信号伝送システムのブロック
図
図
【図2】遅延回路、選択回路及び判定回路のブロック図
【図3】遅延回路のブロック図
【図4】差分信号と入力データ位相との関係を示すタイ
ムチャート
ムチャート
【図5】信号伝送ユニットの動作を説明するためのタイ
ムチャート
ムチャート
【図6】変化点が一致していないパラレル信号を説明す
るためのタイムチャート
るためのタイムチャート
【図7】すべての辺加点情報を使用して定めるサンプリ
ングタイミングを説明するためのタイムチャート
ングタイミングを説明するためのタイムチャート
【図8】本発明の第2実施形態
【図9】第2実施形態において用いる遅延回路のブロッ
ク図
ク図
【図10】本発明の第3実施形態
【図11】従来のパラレル信号伝送システムのブロック
図
図
【図12】従来の伝送ユニット間の信号伝送を説明する
ためのタイムチャート
ためのタイムチャート
101、102、103 伝送ユニット 104、105、106 信号線 111 遅延回路 112 判定部 113 選択回路 114 ユニット内クロック生成回路 115 M分周回路 116 フリップフロップ(F/F) 117 信号処理部
Claims (5)
- 【請求項1】 Nビットパラレル信号の信号線と、前記
信号線に接続した2以上のプラグインユニットとからな
るパラレル信号伝送システムであって、 前記プラグインユニットは、ユニット内クロック生成回
路と、M分周回路とを備え、 前記Nビットパラレル信号の各ビットを(M+1)段の
遅延回路で遅延させるとともに、前記遅延回路の隣接段
の出力同士の差分信号を生成し、 前記各ビットごとに生成した前記差分信号の排他的論理
和を生成し、 前記排他的論理和に基いて、前記Nビットパラレル信号
のサンプリングタイミングを選択することを特徴とする
パラレル信号伝送システム。 - 【請求項2】 Nビットパラレル信号の信号線と、前記
信号線に接続した2以上のプラグインユニットとからな
るパラレル信号伝送システムであって、 前記プラグインユニットは、ユニット内クロック生成回
路と、M分周回路とを備え、 前記Nビットパラレル信号の各ビットを(M+1)段の
遅延回路で遅延させるとともに、前記遅延回路の初段出
力と次段出力との差分信号を生成し、 前記各ビットごとに生成した前記差分信号の排他的論理
和を生成し、 前記排他的論理和に基いて、前記Nビットパラレル信号
のサンプリングタイミングを選択することを特徴とする
パラレル信号伝送システム。 - 【請求項3】 前記プラグインユニットにおけるデータ
送信線とデータ受信線とを共用することを特徴とする請
求項1、2のいずれか一つに記載されたパラレル信号伝
送システム。 - 【請求項4】 前記プラグインユニットにデータ変化点
識別用の信号のための識別信号線を設けることを特徴と
する請求項1、2のいずれか一つに記載されたパラレル
信号伝送システム。 - 【請求項5】 前記データ変化点識別用の信号は、前記
プラグインユニットの各々のサンプリング周期ごとに論
理値が「1」から「0」に変化する信号であることを特
徴とする請求項1、2のいずれか一つに記載されたパラ
レル信号伝送システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11002146A JP2000201141A (ja) | 1999-01-07 | 1999-01-07 | パラレル信号伝送システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11002146A JP2000201141A (ja) | 1999-01-07 | 1999-01-07 | パラレル信号伝送システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000201141A true JP2000201141A (ja) | 2000-07-18 |
Family
ID=11521221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11002146A Pending JP2000201141A (ja) | 1999-01-07 | 1999-01-07 | パラレル信号伝送システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000201141A (ja) |
-
1999
- 1999-01-07 JP JP11002146A patent/JP2000201141A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101089153B1 (ko) | 상이한 클록 도메인 간에서의 데이터 신호 전송 방법 및 집적 회로 | |
US8305837B2 (en) | Semiconductor memory device for guaranteeing reliability of data transmission and semiconductor system including the same | |
CN113615088B (zh) | 跨时钟域同步电路以及方法 | |
JP3966511B2 (ja) | 同期バス・インターフェースのための自動遅延検出およびレシーバ調節の方法およびシステム | |
JPH10308729A (ja) | 同期回路制御装置 | |
US6636999B1 (en) | Clock adjusting method and circuit device | |
JP3813151B2 (ja) | 遷移検出、妥当正確認および記憶回路 | |
JPH0775343B2 (ja) | 同期検出回路及び方法 | |
JP3194473B2 (ja) | データ転送同期装置及び方法 | |
CN101300773A (zh) | 数据接口及寻求同步的方法 | |
US6370162B1 (en) | Frame aligner including two buffers | |
JP2000201141A (ja) | パラレル信号伝送システム | |
TW201826707A (zh) | 決定出取樣時脈訊號的取樣相位的方法及相關的電子裝置 | |
JP2744094B2 (ja) | ディジタルシステム | |
JPH04178047A (ja) | スキュー補償方式 | |
JP3408486B2 (ja) | 装置間の同期回路 | |
US7084711B2 (en) | Method and apparatus for scanning a data signal based on a direction of phase difference | |
JP2000029563A (ja) | 動作タイミング制御機能を有するシステム | |
JPH04354219A (ja) | データ伝送方式 | |
CN117852488B (zh) | 一种高速串行数据收发***及时序自适应方法 | |
US7526017B2 (en) | Transmitting device, receiving device, transmission system, and transmission method | |
JP3013767B2 (ja) | フレームタイミング位相調整回路 | |
JPH10242945A (ja) | 疑似ランダムパターン誤り測定回路 | |
JP2023529266A (ja) | アナログ-デジタルコンバータ又はデジタル-アナログコンバータを同期する方法及び対応するシステム | |
JPH08316942A (ja) | 非同期データ伝送回路 |