JP2000188307A - 固定リードフレームおよびその製造方法 - Google Patents
固定リードフレームおよびその製造方法Info
- Publication number
- JP2000188307A JP2000188307A JP36584398A JP36584398A JP2000188307A JP 2000188307 A JP2000188307 A JP 2000188307A JP 36584398 A JP36584398 A JP 36584398A JP 36584398 A JP36584398 A JP 36584398A JP 2000188307 A JP2000188307 A JP 2000188307A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor chip
- resin
- protrusions
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
るセラミックパッケージ等の平坦性精度は、 必ずしも
十分良好ではなくまた製造工程での製品バラツキも比較
的大きいため、半導体チップのバンプと配線の非接触、
もしくは接合強度不足などの不良を誘発する原因になっ
ていた。 【解決手段】 半導体チップ1のバンプ2の配置に合わ
せてリードフレームに突起3aを設け、該突起の周囲の
凹部および開口部9を樹脂4で埋めたリードフレーム
に、半導体チップ1の表面に形成されたバンプ2を直接
接続するための固定リードフレーム3である。
Description
ディングにより製造される半導体装置に使用されるリー
ドフレーム及びその製造方法に関し、特にバンプ電極を
有する半導体チップを回路基板上の突起電極に直接接合
するフェイスダウンボンディングにより製造される半導
体装置に使用する樹脂によって固定されたリードフレー
ム及びその製造方法に関する。
り回路基板もしくはパッケージに半導体チップをマウン
トする場合は、バンプと呼ばれる電極をチップ表面に形
成し、パッケージ表面等に形成された電極との位置合わ
せを行い、熱、超音波または圧力などを加えて接合する
ことが多い。この場合、半導体チップ上に形成されるバ
ンプはハンダ、金、銀などの金属により形成されてい
る。一方、パッケージ等にはタングステンなどにより配
線が形成されているが、特にバンプと対応する位置の配
線部分にハンダ、金などでメッキされた電極が形成され
た誘電体基板、ガラスエポキシ基板、またはアルミナや
窒化アルミニウム等のセラミックパッケージ等が広く用
いられている。
いて図7を用いての説明をする。セラミックパッケージ
7の表面にタングステン等により配線6が形成されてお
り、半導体チップ1のバンプ2と接続される部分には更
に金、ハンダなどのメッキが施されている。半導体チッ
プ1はフェイスダウンボンディングによりそのバンプ2
をパッケージ7に形成された配線6のあらかじめ金等に
よりメッキされた部分と位置合わせを行った後、熱等を
加えて接合したデバイスである。
導体チップ1を、フェイスダウンボンディングにより回
路基板もしくはセラミックパッケージ7に搭載する場
合、半導体チップ1内のすべてのバンプ2が均一に加圧
されて回路基板またはパッケージ7の電極と完全に接合
する必要がある。そのためには、回路基板またはパッケ
ージの配線6とバンプ2との接合面、つまり半導体チッ
プ1のチップ搭載エリア内の平坦性が非常に重要であ
る。特に、極小のバンプ2が形成された半導体チップ1
の場合は、その接合強度を確保する為に回路基板または
パッケージ7の半導体チップを搭載するチップ搭載エリ
ア内の平坦性が±10μm以下であることが必要不可欠
となる。
ンブリに使用される回路基板もしくはセラミックパッケ
ージ7等の平坦性は必ずしも十分ではない。また、製造
工程でのパッケージ7等の製品バラツキも比較的大き
い。このことが、半導体チップのバンプ2と回路基板等
の配線6との非接触、もしくは接合強度不足などの不良
を誘発する原因になっていた。このことにより、半導体
チップ1は電気的に十分な接合がなされないだけでな
く、半導体チップ1から発生する熱をセラミックパッケ
ージ7等に十分放熱できないという問題点があった。
接半導体チップをフェイスダウンボンディングした場
合、半導体チップの材料であるGaAs、シリコン等と
リードフレームの材料である金属との熱膨張係数の違い
により、フェイスダウンボンディング後の冷却時または
その他の熱履歴によりリードフレームに変形が生じやす
くなるので、バンプ2とリードフレームとの接合面で断
線が生じやすくなる。また、ハンドリング時に加わる外
部応力等によっても容易に接合面の断線が起こりやすい
という問題もあった。
に、請求項1に記載の固定リードフレームは、表面にバ
ンプが形成された半導体チップが直接接合される固定リ
ードフレームであって、突起を有するリードフレームの
該突起の周辺部に前記半導体チップと同程度の熱膨張係
数を有する樹脂が埋め込まれることによって表面が平坦
になっていることを特徴としている。また、請求項2に
記載の半導体装置は、請求項1記載の固定リードフレー
ムの前記突起電極に前記半導体チップの表面に形成され
たバンプを直接接合したことを特徴としている。
突起の周辺に樹脂を注入することによってリードフレー
ムを固定してから、半導体チップをフェイスダウンボン
ディング接合すれば、熱膨張係数の違いによりリードフ
レームとバンプの接合面にかかる熱ストレスを緩和でき
る。また、固定リードフレームの半導体チップ搭載エリ
アを平坦にできるので、半導体チップ表面に形成された
すべてのバンプを固定リードフレームに確実に接続する
ことができる。更に、後工程の作業ハンドリング中に外
部からの衝撃などで接合面が剥離、もしくは断線する危
険性も非常に少ない。
ムの製造方法は、半導体チップのバンプが接合されるリ
ードフレームの部位のみに突起を形成する工程と、リー
ドフレームの上記突起の周辺部に前記半導体チップと同
程度の熱膨張率を有する樹脂を前記突起と同じ高さまで
注入することによって表面を平坦にする工程とからなる
ことを特徴としている。
導体チップのボンディングエリア内の表面の平坦性を十
分に確保したリードフレームを容易に製造することがで
きる。
の形態に基づいて詳細に説明する。
有するリードフレームの平面図、同(b)は同(a)の
B−B断面図、図2は金型を使用して本発明のリードフ
レームに樹脂を注入する場合の断面図、図3(a)は本
発明の突起を有するリードフレームの半導体チップ搭載
エリアに樹脂を注入して平坦化した固定リードフレーム
の平面図、同(b)は同(a)のC−C断面図、図4
(a)は本発明の固定リードフレームに半導体チップを
直接接合した後の平面図、同(b)は同(a)のD−D
断面図、図5(a)は本発明の固定リードフレームに直
接接合した半導体チップを樹脂封止した後の平面図、同
(b)は同(a)のE−E断面図、図6(a)は本発明
の固定リードフレーム(樹脂封止パッケージに使用され
る半導体デバイス用のリードフレームの開口部または凹
部に樹脂を注入して固定したリードフレーム)を使用し
て製造したデバイスの平面図、同(b)は同(a)のF
−F断面図である。
プ、2は半導体チップの表面に形成された金またはハン
ダ等のバンプ、3はリードフレーム、3aはリードフレ
ームの突起、3bはリード、4はリードフレーム固定樹
脂、5は封止用樹脂、6はセラミックパッケージの配
線、7はセラミックパッケージ、8は樹脂注入金型、9
はリードフレームに設けられた凹部または開口部であ
る。
の半導体用リードフレームの所定部分を切断して形成さ
れているものであって、その先端部には突起3aを有し
ている。リード3bのチップ搭載エリアは、突起3aの
周辺の凹部および開口部を突起3aの高さまで樹脂4で
埋められてその表面が平坦になっており、突起3aの表
面のみが露出した構造となっている。
は冷却過程において半導体チップ1と樹脂4が同程度に
伸縮すればリードフレームとバンプとの接合面にかかる
応力を少なくすることができるので、半導体チップの熱
膨張率と同程度の熱膨張率をもつ樹脂が望ましい。例え
ば、半導体チップの基板がGaAsの場合、トランスフ
ァモールド用樹脂(日立化成「CEL9200」等)が
望ましい。更に、半導体チップ1のバンプ2がリード3
bの突起3aにフェイスダウンボンディングにより直接
接合され、更にモールドパッケージ用樹脂で封止されて
いる。この構造を有する半導体デバイスでは、半導体チ
ップ1内のすべてのバンプ2が均一に加圧されて、本発
明に係る固定リードフレーム3と接合される。
方法を図1から図6を用いて説明する。
バイス用のリードフレームは圧延などにより素材を加工
して形成されるため、非常に良好な平坦性を持ってい
る。更に、エッチングまたはパンチング金型によるプレ
スでの打ち抜き加工後でも、その平坦性はセラミック等
と比べて非常に良好である。そこで、まず銅合金や鉄合
金のリードフレーム素材であって、通常使用されるリー
ドフレームの約2倍程度の厚さを有する素材を、エッチ
ングまたはパンチング金型によるプレスにより抜き加工
することによって開口部9を有するリードフレームを製
造する(図1)。
の均一性を持っている為、リードフレームのチップ搭載
エリアについては厚さ方向の加工はなるべく避けた方
が、フェイスボンディング時に、より良好な接合強度が
得られる。
1のバンプ2を直接接合する部分のみをマスクして、マ
スクされていない部分を通常使用されるリードフレーム
の厚さまでエッチングする。この結果、図1に示すよう
に突起3aを有するリードフレーム3が形成される。
を金型8で挟んで固定し、突起3aの周辺の凹部および
開口部9に樹脂4を注入する。この結果、半導体チップ
1搭載エリア内においてはリードフレームの突起以外の
部分は完全に樹脂4で覆われ、突起3aの表面のみ露出
する平坦な形状の固定リードフレームとなる(図3)。
この時の樹脂4の形状については、チップ搭載エリア以
外は必ずしも平坦である必要はないが、少なくともチッ
プ搭載エリアについてはフレームの厚み以上に樹脂を介
在させると平坦性が悪くなり接合不良の原因となりやす
い。
フレーム3をブラスター処理することにより、樹脂の回
り込みなどで発生する薄バリ等を剥離し、少なくとも固
定リードフレーム3の突起にバンプとのボンディングを
容易にするためのハンダ、金、銀等のメッキ処理、また
はディップ処理などを施してもよい(図示せず)。
形成されたバンプ2を固定リードフレーム3の突起3a
の位置に位置合わせを行い、熱圧着などの方法でフェイ
スダウンボンディングによって直接接続する。尚、場合
によっては従来技術を用いて半導体チップ1と固定リー
ドフレーム3との隙間にアンダーフィル樹脂を注入して
もよい。
ダウンボンディングされた半導体チップ1を完全にモー
ルド樹脂5で覆って封止を行う(図5)。最後に、固定
リードフレームからリード3bを切断し、デバイスが完
成する(図6)。
ップ1をフェイスダウンボンディングにより直接接続す
るリードフレームとして、本発明の固定リードフレーム
3を用いることにより、半導体チップ1内のすべてのバ
ンプ2が均一に加圧されて固定リードフレーム3の突起
3aに接合することができる。このことにより、フェイ
スダウンボンディングの歩留まりが向上する。また、接
合強度が増すため、後工程の作業ハンドリング中に外部
からのショックなどで接合面で剥離、もしくは断線する
危険性も非常に少なく信頼性が向上する。更に、半導体
チップ1からの発熱をリードフレームに放熱しやすくな
る。
り、上記固定リードフレームを、簡便かつ安価に得るこ
とが可能となる。
ードフレームの平面図、(b)はその断面図である。
を注入する場合の断面図である。
の半導体チップ搭載エリアに樹脂を注入して平坦化した
固定リードフレームの平面図、(b)はその断面図であ
る。
チップを直接接合した後の平面図、(b)はその断面図
である。
合した半導体チップを樹脂封止した後の平面図、(b)
はその断面図である。
フレームから切断した後の平面図、(b)はその断面図
である。
Claims (3)
- 【請求項1】 表面にバンプが形成された半導体チップ
が直接接合される固定リードフレームであって、突起を
有するリードフレームの該突起の周辺部に前記半導体チ
ップと同程度の熱膨張係数を有する樹脂が埋め込まれる
ことによって表面が平坦になっていることを特徴とする
固定リードフレーム。 - 【請求項2】 請求項1記載の固定リードフレームの前
記突起に前記半導体チップの表面に形成されたバンプを
直接接合したことを特徴とする半導体装置。 - 【請求項3】 半導体チップのバンプが接合されるリー
ドフレームの部位のみに突起を形成する工程と、リード
フレームの上記突起の周辺部に前記半導体チップと同程
度の熱膨張率を有する樹脂を前記突起と同じ高さまで注
入することによって表面を平坦にする工程とからなるこ
とを特徴とする、請求項1記載の固定リードフレームの
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36584398A JP3434226B2 (ja) | 1998-12-24 | 1998-12-24 | 固定リードフレームおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36584398A JP3434226B2 (ja) | 1998-12-24 | 1998-12-24 | 固定リードフレームおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000188307A true JP2000188307A (ja) | 2000-07-04 |
JP3434226B2 JP3434226B2 (ja) | 2003-08-04 |
Family
ID=18485261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36584398A Expired - Fee Related JP3434226B2 (ja) | 1998-12-24 | 1998-12-24 | 固定リードフレームおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3434226B2 (ja) |
-
1998
- 1998-12-24 JP JP36584398A patent/JP3434226B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3434226B2 (ja) | 2003-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5652461A (en) | Semiconductor device with a convex heat sink | |
US6376278B1 (en) | Methods for making a plurality of flip chip packages with a wafer scale resin sealing step | |
CN107615464B (zh) | 电力用半导体装置的制造方法以及电力用半导体装置 | |
US5646829A (en) | Resin sealing type semiconductor device having fixed inner leads | |
JPH09213826A (ja) | パッケージ | |
JPH10233413A (ja) | 半導体装置およびその製造方法並びに配線基板 | |
KR960000706B1 (ko) | 전력소자용 플라스틱 패키지 구조 및 그 제조방법 | |
US10872845B2 (en) | Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package | |
US7189599B2 (en) | Lead frame, semiconductor device using the same and method of producing the semiconductor device | |
JPH098186A (ja) | 半導体集積回路装置およびその製造方法 | |
JP3427492B2 (ja) | 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法 | |
JP2002329828A (ja) | 半導体装置 | |
JP3434226B2 (ja) | 固定リードフレームおよびその製造方法 | |
JP2002368165A (ja) | 樹脂封止型半導体装置 | |
JP2000196005A (ja) | 半導体装置 | |
JP2003007933A (ja) | 樹脂封止型半導体装置 | |
KR200179421Y1 (ko) | 적층형 반도체 패캐이지 | |
JPH07240441A (ja) | 半導体装置のボンディング方法 | |
JPH05275570A (ja) | 半導体装置 | |
JP2551243B2 (ja) | 半導体装置 | |
JPH06350009A (ja) | 半導体装置の製造方法及びリードフレーム | |
JPH10112475A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2001257305A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2002261197A (ja) | 自動車用電子回路装置 | |
JPH08250545A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080530 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140530 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |