JP2000188269A

JP2000188269A - 部材の分離方法及び分離装置並びに基板の製造方法

Info

Publication number: JP2000188269A
Application number: JP11240140A
Authority: JP
Inventors: Kiyobumi Sakaguchi; 清文坂口; Kazutaka Yanagida; 一隆柳田; Kazuaki Omi; 和明近江
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-10-16
Filing date: 1999-08-26
Publication date: 2000-07-04

Abstract

(57)【要約】【課題】貼り合わせ基板の分離に好適な分離方法を提供
する。【解決手段】本体基板１上に空洞含有層（例えば、陽極
化成により形成された多孔質層）２を有し、その上に非
空洞含有層（例えば、単結晶Ｓｉ層及び絶縁層）３を有
する第１の基板１０と、第２の基板２０とを貼り合わせ
てなる貼り合わせ基板１００を密閉容器内に収容して圧
力を印加する。この時、空洞含有層２の空洞２ｂ，２ｄ
内に圧力と外部の圧力との圧力差によって、空洞壁２
ａ，２ｃが破壊される。この破壊が空洞含有層２の内部
に進行することにより、貼り合わせ基板１００が空洞含
有層２で分離される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、部材の分離方法及
び分離装置並びに基板の製造方法に係り、特に、多数の
空洞を有する空洞含有層を内部に有する部材を該空洞含
有層で分離する分離方法及び分離装置並びに該方法を適
用した基板の製造方法に関する。

【０００２】

【従来の技術】絶縁物上に単結晶Ｓｉ層を有する基板と
して、ＳＯＩ（Silicon On Insulator）構造を有する基
板（ＳＯＩ基板）が知られている。このＳＯＩ基板を採
用したデバイスは、通常のＳｉ基板では到達し得ない数
々の優位点を有する。この優位点としては、例えば、以
下のものが挙げられる。（１）誘電体分離が容易で高集積化に適している。（２）放射線耐性に優れている。（３）浮遊容量が小さく、素子の動作速度の高速化が可
能である。（４）ウェル工程が不要である。（５）ラッチアップを防止できる。（６）薄膜化による完全な空乏型電界効果トランジスタ
の形成が可能である。

【０００３】これらの事項は、「Special Issue : "Sin
gle-crystal silicon on non-single-crystal insulato
rs"; edited by G.W.Cullen, Journal of Crystal Grow
th,volume 63, no 3, pp 429-590(1983)」に詳しい。

【０００４】更に、ここ数年においては、ＳＯＩ基板
が、ＭＯＳＦＥＴの高速化、低消費電力化を実現するた
めに有効な基板であるとの多くの報告がなされている
（IEEE SOI conference 1994）。また、ＳＯＩ構造を採
用した場合、素子の下部に絶縁層が存在するため、バル
クＳｉ基板上に素子を形成する場合に比べて、素子分離
プロセスを単純化することができる。従って、デバイス
プロセス工程を短縮することができる。即ち、ＳＯＩ基
板を採用することにより、デバイスの高性能化の他、ウ
ェハコスト及びプロセスコストを含む全体的なコストの
低減が期待されている。

【０００５】中でも完全空乏型（FD; Fully Depleted）
ＭＯＳＦＥＴは、駆動能力の向上による高速化及び低消
費電力化が期待されている。ＭＯＳＦＥＴの閾値電圧
（Ｖｔｈ）は、一般的には、チャネル部の不純物濃度に
より決定される。しかしながら、ＳＯＩ基板を用いた完
全空乏型ＭＯＳＦＥＴの場合には、閾値電圧が空乏層厚
にも依存し、この空乏層厚がＳＯＩ層の膜厚の影響を受
ける。従って、閾値を一定にし、大規模集積回路を高歩
留まりで製造するには、ＳＯＩ層の膜厚を均一化する必
要がある。

【０００６】また、化合物半導体基板上に形成されるデ
バイスは、通常のＳｉ基板上に形成されるデバイスでは
得られない高い性能（例えば、動作速度、発光）を有し
ている。現在、これらのデバイスは、ＧａＡｓ等の化合
物半導体基板上にエピタキシャル成長層を形成し、その
中に作り込まれている。しかしながら、化合物半導体基
板は、高価であり、機械的強度が低く、しかも大面積化
が困難であるという問題点がある。また、この方法によ
り形成されるエピタキシャル成長層は、格子定数や熱膨
張係数の違いのために結晶性が悪く、デバイスに応用す
ることは非常に困難である。また、格子のミスフィット
を緩和するために、多孔質Ｓｉ上に化合物半導体をエピ
タキシャル成長させる方法が試みられているが、多孔質
Ｓｉの熱安定性の低さ、経時変化等によりデバイスの作
成中又は作成した後の基板としての安定性、信頼性に欠
ける。そこで、安価で、機械強度が高く、大面積化が容
易なＳｉ基板上に、化合物半導体をヘテロエピタキシャ
ル成長させる試みがなされている。

【０００７】ＳＯＩ基板の形成に関する研究は、１９７
０年代頃から盛んであった。初期は、絶縁物であるサフ
ァイア基板の上に単結晶Ｓｉをヘテロエピタキシャル成
長させる方法（ＳＯＳ；Sapphire On Silicon）や、多
孔質Ｓｉの酸化による誘電体分離によってＳＯＩ構造を
形成する方法（ＦＩＰＯＳ；Fully Isolation by Porou
s Oxidized Silicon）、酸素イオン注入法が主に研究さ
れた。

【０００８】ＦＩＰＯＳ法では、まず、Ｐ型単結晶Ｓｉ
基板の表面にＮ型Ｓｉ層をプロトンイオン注入（イマイ
他、J.Crystal Growth, vol 63,547(1983)）、若しく
は、エピタキシャル成長とパタニングによって島状に形
成する。そして、これを表面からＨＦ溶液中で陽極化成
することにより、Ｎ型Ｓｉ島を囲むようにＰ型基板のみ
を多孔質化し、その後、増速酸化によりＮ型Ｓｉ島を誘
電体分離する。この方法では、分離されるＳｉ領域は、
デバイス工程の前に決定されるため、デバイス設計の自
由度を制限する場合がある。

【０００９】酸素イオン注入法は、K.Izumiによって初
めて報告された方法であって、ＳＩＭＯＸ法とも呼ばれ
る。この方法では、Ｓｉ基板に酸素イオンを１０^１７〜
１０ ^１８／ｃｍ^２程度注入した後に、アルゴン・酸素雰
囲気中で１３２０℃程度の高温でアニ−ルする。その結
果、イオン注入の投影飛程（Ｒｐ）に相当する深さを中
心に注入された酸素イオンがＳｉと結合して酸化Ｓｉ層
が形成される。このアニ−ルの際に、酸化Ｓｉ層の上部
の酸素イオン注入によりアモルファス化したＳｉ層も再
結晶化して、単結晶Ｓｉ層となる。表面のＳｉ層中に含
まれる欠陥は、従来は１０^５／ｃｍ^２程度と多かった
が、酸素の注入量を４×１０^１７付近にすることによ
り、１０^２／ｃｍ^２以下にまで低減することに成功して
いる。しかしながら、酸化Ｓｉ層の膜質、表面Ｓｉ層の
結晶性等を維持可能な注入エネルギーや注入量の範囲が
狭いために、表面Ｓｉ層や埋め込み酸化Ｓｉ層（ＢＯ
Ｘ；Burried Oxide）の膜厚は、特定の値に制限されて
いた。所望の膜厚の表面Ｓｉ層を得るためには、犠牲酸
化乃至はエピタキシャル成長の工程が必要である。その
場合、膜厚の分布にこれらの工程による劣化分が重畳さ
れる結果、膜厚の均一性が劣化するという問題がある。

【００１０】また、ＢＯＸには、パイプと呼ばれる酸化
Ｓｉの形成不良領域が存在することが報告されている。
この原因の１つとして、注入時のダスト等の異物が考え
られている。パイプの存在する部分では、活性層と支持
基板との間のリークによりデバイス特性の劣化が生じ
る。

【００１１】また、ＳＩＭＯＸ法におけるイオン注入工
程は、通常の半導体プロセスで使用するイオン注入量と
比べて、イオン注入量が大きいため、専用のイオン注入
装置が開発されても、依然として長い注入時間を要す
る。イオン注入は、所定の電流値のイオンビームをラス
タースキャンし、或いは、ビーム径を大きくして行われ
るため、形成する基板の大面積化に伴って、注入時間の
増大が予想される。また、大面積の基板を高温で処理す
ると、基板内の温度分布によるスリップの発生などの問
題がより助長されるとの指摘がなされている。ＳＩＭＯ
Ｘ法では、前述のように、１３２０℃という通常のＳｉ
半導体プロセスでは使用されない高温での処理が必須で
あることから、装置開発を含めて、この問題を解決する
ことの重要度が高いと言える。

【００１２】近年になって、新たなＳＯＩ基板の製造方
法が開発された。この方法は、単結晶Ｓｉ基板を、表面
を熱酸化した他の単結晶Ｓｉ基板に対して、熱処理又は
接着剤を用いて貼り合わせ、これによりＳＯＩ構造を形
成する方法である（bonding法）。この方法では、デバ
イスを形成するための活性層を均一に薄膜化する必要が
ある。即ち、この方法では、数百μｍもの厚さの単結晶
Ｓｉ基板をμｍオーダー又はそれ以下まで薄膜化する必
要がある。この薄膜化の方法には、研磨、局所プラズマ
エッチング、選択エッチングによる方法がある。

【００１３】しかし、研磨による薄膜化では、均一な薄
膜化が困難である。特に、サブミクロンオーダーまでの
薄膜化では、ばらつきが数十％にも達し、この不均一性
が大きな問題となっている。更に基板の大口径化が進む
と、この困難性は一層大きくなる。

【００１４】局所プラズマによる薄膜化では、まず、１
〜３μｍ程度の厚さまで上記の研磨による方法で単結晶
Ｓｉ基板を薄膜化した後に、その基板の全面の多数の箇
所で膜厚を測定することにより膜厚の分布を測定する。
その後、この測定した膜厚分布に基づいて、直径が数ｍ
ｍのＳＦ_６等を用いたプラズマをスキャンさせることに
より、膜厚分布を補正しながらエッチングし、所望の膜
厚になるまで単結晶Ｓｉ基板を薄膜化する。しかし、プ
ラズマエッチングの際に基板上に異物（パーティクル）
が存在すると、この異物がエッチングマスクとして作用
するために基板上に突起が形成される可能性がある。

【００１５】また、プラズマエッチングの直後は基板の
表面が荒れているため、これを是正するためにタッチポ
リッシングが必要であるが、ポリッシング量の制御が時
間管理によってなされるため、最終膜厚の制御の困難性
やポリッシングによる膜厚分布の劣化が指摘されてい
る。更に、コロイダルシリカ等の研磨材が直接に活性層
になる表面を擦るため、研磨による破砕層の形成、加工
歪みの導入も懸念されている。また、更に、基板が大面
積化した場合に、それに伴ってプラズマエッチング時間
が増大するために、スループットの著しい低下が懸念さ
れる。

【００１６】選択エッチングによる薄膜化は、予め薄膜
化すべき基板に選択エッチングが可能な構造を作り込ん
でおき、この構造を利用して単結晶Ｓｉ基板の不要な部
分を選択的にエッチングする方法である。この方法で
は、例えば、Ｐ型基板上にボロンを１０^１９／ｃｍ^３以
上の濃度に含むＰ^＋−Ｓｉの薄膜とＰ型Ｓｉの薄膜とを
エピタキシャル成長法等により積層し、これを第１の基
板とする。そして、この第１の基板を、酸化膜等の絶縁
層を挟むようにして第２の基板と貼り合わせた後に、第
１の基板の裏面を、研削、研磨により予め薄くする。そ
の後、薄くなったＰ型Ｓｉ層を選択エッチングしてＰ^＋
−Ｓｉ層を露出させ、更に、そのＰ^＋−Ｓｉ層を選択エ
ッチングしてＰ型Ｓｉ層を露出させて、ＳＯＩ構造を得
る。この方法は、Maszaraの報告において詳述されてい
る（W.P.Maszara, J.Electrochem.Soc.,vol.138,341(19
91)）。

【００１７】選択エッチングによる薄膜化は、均一な薄
膜化には有効であると言われているが、得られる選択比
が１０^２程度であり十分ではなく、また、エッチング後
の表面性が悪いため、エッチング後にタッチポリッシン
グが必要であるという問題がある。このタッチポリッシ
ングは、膜厚を減少させると共に膜厚を不均一化させ易
い。特に、ポリッシングは時間によって管理されるが、
研磨速度のばらつきが大きいために研磨量の制御が困難
である。これは、１００ｎｍというような極薄のＳＯＩ
層の形成において特に問題になる。

【００１８】また、選択エッチングによる薄膜化では、
イオン注入によるＰ^＋−Ｓｉ層上にエピタキシャル成長
法又はヘテロエピタキシャル成長法によりＳＯＩ層を形
成するため、ＳＯＩ層の結晶性が悪く、また、第２の基
板と貼り合せる面の表面性が通常のＳｉ基板よりも劣る
とういう問題もある（C.Harendt, et.al., J.Elect.Mat
er.Vol.20,267(1991), H.Baumgart, et.al., Extended
Abstract of ECS 1stInternational Symposium of Wafe
r Bonding, pp-733(1991), C.E.Hunt, Extended Abstra
ct of ECS 1st International Symposium of Wafer Bon
ding, pp-696(1991)）。

【００１９】また、選択エッチングの選択比は、ボロン
等の不純物の濃度差とその深さ方向の分布の急峻性に大
きく依存している。従って、貼り合わせ強度を高めるた
めにの高温のボンディングアニ−ル工程や、結晶性を向
上させるための高温のエピタキシャル成長工程を実施す
ると、不純物濃度の深さ方向の分布幅が広がり、エッチ
ングの選択性を低下させることになる。即ち、エッチン
グの選択比の向上と、結晶性及び貼り合わせ強度の向上
とを両立させることが困難である。

【００２０】最近、米原等は、上記の問題点を解決し、
膜厚の均一性や結晶性に優れ、バッチ処理が可能なＳＯ
Ｉ基板の製造方法を報告した（T.Yonehara et,al., App
l.Phys.Lett. vol.64, 2108(1994)）。この方法では、
まず、単結晶Ｓｉ基板に多孔質層を形成し、その上に非
多孔質単結晶Ｓｉ層をエピタキシャル成長させ、その
後、この第１の基板を酸化Ｓｉを挟んで第２の基板と貼
り合せる。次いで、第１の基板を研削等の方法で裏面側
から薄膜化して多孔質Ｓｉ層を露出させる。次いで、露
出した多孔質Ｓｉ層をＫＯＨや、ＨＦとＨ_２Ｏ_２との混
合液等の選択エッチング液によりエッチングして除去す
る。多孔質ＳｉのバルクＳｉ（非多孔質単結晶Ｓｉ）に
対するエッチングの選択比は十分に高い（１０^５程
度）。

【００２１】従って、予め多孔質Ｓｉ層上に成長させた
非多孔質単結晶Ｓｉ層の膜厚を殆ど減じることなく、第
２の基板上に該非多孔質単結晶Ｓｉ層を有するＳＯＩ基
板を形成することができる。即ち、ＳＯＩ層の膜厚均一
性は、エピタキシャル成長の工程時によって概ね決定さ
れる。エピタキシャル成長工程には、通常の半導体プロ
セスで多用されるＣＶＤ装置を採用することができる。
佐藤等の報告（SSDM95）によれば、上記の方法によって
形成されるＳＯＩ層の膜厚は、１００ｎｍ±２％以内の
均一性を達成している。また、ＳＯＩ層の結晶性も良好
で、３．５×１０^２／ｃｍ^２が達成されていることが報
告されている。

【００２２】従来のＳＯＩ基板の製造方法では、エッチ
ングの選択性が、不純物濃度の差と、不純物濃度の深さ
方向の分布とに依存していたため、不純物の深さ方向の
分布幅を大きくする要因となる熱処理（貼り合わせ工
程、エピタキシャル成長工程、酸化工程等）の温度は、
概ね８００℃以下に制限されていた。一方、米原等が報
告した方法では、多孔質Ｓｉ層とバルクＳｉとの構造の
差によりエッチングの選択比が決定されるため、熱処理
の温度に対する制限が小さく、例えば１１８０℃程度の
熱処理を行うことが可能であると報告されている。ここ
で、例えば、第１の基板と第２の基板とを貼り合わせた
後の熱処理は、基板同士の結合強度を高め、貼り合わせ
界面に生じる空隙（void）の数やその大きさを低減させ
ることが知られている。また、上記のような構造の差を
利用した選択エッチングでは、多孔質Ｓｉ層上に異物が
付着していても、最終的に形成されるＳＯＩ層の膜厚均
一性に与える影響は極めて小さい。

【００２３】ところで、ガラス等に代表される光透過性
基板上に形成されるＳｉ層は、一般には、非晶質にな
り、良くても多結晶の層にしかならない。これは、形成
されるＳｉ層が、光透過性基板の結晶構造（非晶質）の
無秩序性を反映するためである。従って、光透過性基板
上に単純にＳｉ層を堆積する場合には、良好な単結晶Ｓ
ｉ層を得ることができない。この点においても、上記の
米原等が報告したＳＯＩ基板の製造方法は優れている。
即ち、この方法によれば、光透過性基板上に良質の単結
晶Ｓｉ層を形成することができる。

【００２４】光透過性基板は、例えば、受光素子である
コンタクトセンサや投影型液晶画像表示装置を構成する
上で重要である。コンタクトセンサや投影型液晶画像表
示装置の画素（絵素）をより一層、高密度化、高解像度
化、高精細化するためには、高性能の駆動素子が必要に
なる。そこで、光透過性基板上に設けられる素子は、優
れた結晶性を有する単結晶層を用いて形成されることが
重要であると言える。また、光透過性基板上に単結晶層
を有する基板を採用するこよにより、画素を構成する素
子を駆動する周辺回路や画像処理用の回路を該素子と同
一の基板上に組み込み、チップを小型化し、処理速度を
高速化することができる。

【００２５】以上のように米原等が報告したＳＯＩ基板
の製造方法は、極めて有用で、その応用も期待される
が、２枚の基板を貼り合わせて半導体基板を形成するた
め、必然的に２枚の基板を必要とし、経済性等の点で問
題があった。この問題を解決する方法として、坂口等
は、第１の基板を再利用する方法を提案している（特願
昭７−０４５４４１号）。この方法では、第１の基板と
第２の基板とを貼り合わせた後に、第１の基板をその裏
面から研削、エッチング等の方法で薄膜化して多孔質Ｓ
ｉ層を露出させる代わりに、第１の基板と第２の基板と
を貼り合わせて貼り合わせ基板を作成し、この貼り合わ
せ基板を多孔質層で分割し、その後、第２の基板側に表
面に残った多孔質Ｓｉ層を選択的に除去することによ
り、ＳＯＩ基板を形成する。

【００２６】貼り合わせ基板を多孔質層で分割する方法
としては、例えば、次のような方法がある。（１）貼り合わせ基板の全面に対して、その面に垂直な
方向（軸方向）に引っ張り力又は押圧力を加える。（２）貼り合わせ基板の周辺部に多孔質Ｓｉ層を露出さ
せ、その多孔質Ｓｉ層をある程度だけエッチングし、そ
こに剃刀の刃のような部材を挿入する。（３）貼り合わせ基板の周辺部に多孔質Ｓｉ層を露出さ
せ、その多孔質Ｓｉ層に水等の液体を染み込ませた後
に、その貼り合わせ基板を加熱又は冷却し、この時の染
み込んだ液体の膨張を利用する。（４）貼り合わせ基板を構成する第１又は第２の基板に
対して面方向に力を加える。

【００２７】以上の分割方法は、いずれも多孔質Ｓｉ層
の機械的強度（多孔度により異なる）が、バルクＳｉよ
りも十分に脆弱であることに基づく。即ち、貼り合わせ
基板に押圧力、引っ張り力、揃断力を加えると、多孔質
Ｓｉ層が選択的に破壊されて貼り合わせ基板が分割され
る。なお、多孔度を高くすると、より弱い力で多孔質層
を破壊し、貼り合わせ基板を分割することができる。

【００２８】多孔質Ｓｉは、１９５６年に、半導体の電
界研磨の研究過程においてUhlir等によって発見された
（A.Uhlir, Bell Syst.Tech.J., vol.35, 333(1956))。
多孔質Ｓｉ層は、Ｓｉ基板をＨＦ溶液中で陽極化成（an
odization）することにより形成することができる。ウ
ナガミ等は、陽極化成におけるＳｉの溶解反応を研究
し、ＨＦ溶液中のＳｉのＳｉの陽極反応には正孔が必要
であり、その反応は、次の通りであると報告している
（T.Unagami,J.Electrochem.Soc., vol.127, 476(198
0)）。

【００２９】Si + 2HF + (2-n)e⁺ → SiF₂ + 2H⁺ + ne^- SiF₂ + 2HF → SiF₄ + H₂ SiF₄ + 2HF → H₂SiF₆ または、 Si + 4HF +(4-λ)e⁺ → SiF₄ 4H⁺ + λe^- SiF₄ + 2HF → H₂SiF₆ ここで、e+、e^-は夫々正孔、電子を表している。また、
ｎ、λは夫々１つのＳｉ原子が溶解するために必要な正
孔の数であり、ｎ＞２又はλ＞４という条件が満たされ
た時に多孔質Ｓｉが形成されるとしている。

【００３０】以上の事から、正孔の存在するＰ型Ｓｉは
多孔質化されるが、正孔が存在しないＮ型Ｓｉは多孔質
化されない。この多孔質化における選択性は、長野等及
びイマイによって実証されている（「長野、中島、安
野、大野、梶原、電子通信学会技術報告、vol.79, SSD7
9-9549(1979)」、「K.Imai,Solid-State Electronics,v
ol.24,159(1981)」）。ただし、Ｎ型Ｓｉであっても、
例えば光を照射することなどにより正孔を発生させるこ
とにより多孔質化させることができる。

【００３１】

【発明が解決しようとする課題】上記のように、第１の
基板と第２の基板とを貼り合わせて貼り合わせ基板を作
成し、これを多孔質層で２つの基板に分離してＳＯＩ基
板を製造する方法において、この分離を効率化するため
の他の方法が望まれるところである。

【００３２】本発明は、上記の背景に鑑みてなされたも
のであり、例えば、貼り合わせ基板等の部材の分離に好
適な装置及び方法を提供することを目的とする。

【００３３】

【課題を解決するための手段】本発明の第１の側面に係
る分離方法は、多数の空洞を有する空洞含有層を内部に
有する部材を該空洞含有層で分離する分離方法であっ
て、前記部材を密閉容器内に収容する収容工程と、前記
密閉容器内を高圧にして前記空洞含有層の空洞壁を破壊
し、これにより前記部材の少なくとも一部を前記空洞含
有層で分離する分離工程とを有することを特徴とする。

【００３４】本発明の第１の側面に係る分離方法におい
て、例えば、前記分離工程では、前記空洞内の圧力と前
記密閉容器内の圧力との圧力差によって前記空洞壁が破
壊されるような大きさの圧力を前記密閉容器内に印加す
ることが好ましい。

【００３５】本発明の第１の側面に係る分離方法におい
て、例えば、前記分離工程の後に未分離の領域として残
った空洞含有層を破壊し、前記部材を完全に分離する最
終分離工程を更に有することが好ましい。

【００３６】本発明の第１の側面に係る分離方法におい
て、前記最終分離工程では、前記部材に振動エネルギー
を印加し、これにより前記分離工程の後に未分離の領域
として残った空洞含有層を破壊することが好ましい。

【００３７】本発明の第１の側面に係る分離方法におい
て、例えば、前記最終分離工程を、前記部材が前記密閉
容器内に収容された状態で実施することが好ましい。

【００３８】本発明の第１の側面に係る分離方法におい
て、例えば、前記最終分離工程では、前記部材に押圧力
を印加し、これにより前記分離工程の後に未分離の領域
として残った空洞含有層を破壊することが好ましい。

【００３９】本発明の第１の側面に係る分離方法におい
て、例えば、前記最終分離工程では、前記部材に引っ張
り力を印加し、これにより前記分離工程の後に未分離の
領域として残った空洞含有層を破壊することが好まし
い。

【００４０】本発明の第１の側面に係る分離方法におい
て、例えば、前記最終分離工程では、前記部材に対し
て、前記空洞含有層と平行な方向に力を印加し、これに
より前記分離工程の後に未分離の領域として残った空洞
含有層を破壊することが好ましい。

【００４１】本発明の第１の側面に係る分離方法におい
て、例えば、前記最終分離工程では、前記空洞含有層に
部材を挿入し、これにより前記分離工程の後に未分離の
領域として残った空洞含有層を破壊することが好まし
い。

【００４２】本発明の第１の側面に係る分離方法におい
て、例えば、前記最終分離工程では、前記空洞含有層に
液体を染み込ませて、該液体を加熱することが好まし
い。

【００４３】本発明の第１の側面に係る分離方法におい
て、例えば、前記最終分離工程では、前記空洞含有層に
液体を染み込ませて、該液体を加熱することが好まし
い。

【００４４】本発明の第１の側面に係る分離方法におい
て、例えば、前記最終分離工程では、前記空洞含有層に
液体状の物質を染み込ませて、該物質の体積を膨張させ
ることが好ましい。

【００４５】本発明の第１の側面に係る分離方法におい
て、例えば、前記最終分離工程では、前記分離工程によ
り生じた前記部材の隙間に向けて束状の流体を噴射し、
これにより前記分離工程の後に未分離の領域として残っ
た空洞含有層を破壊することが好ましい。

【００４６】本発明の第１の側面に係る分離方法におい
て、例えば、前記空洞含有層は、多孔質層であるこが好
ましい。

【００４７】本発明の第１の側面に係る分離方法におい
て、例えば、前記空洞含有層は、陽極化成により形成さ
れる多孔質層であることが好ましい。

【００４８】本発明の第１の側面に係る分離方法におい
て、例えば、前記空洞含有層は、微小な気泡状の空洞を
有する微小気泡層であることが好ましい。

【００４９】本発明の第１の側面に係る分離方法におい
て、例えば、前記空洞含有層は、イオン注入により形成
される微小な気泡状の空洞を有する微小気泡層であるこ
とが好ましい。

【００５０】本発明の第１の側面に係る分離方法におい
て、例えば、前記部材は、内部に前記空洞含有層を有す
る第１の板状部材を第２の板状部材に貼り合わせてなる
ことが好ましい。

【００５１】本発明の第２の側面に係る分離装置は、多
数の空洞を有する空洞含有層を内部に有する部材を該空
洞含有層で分離するための分離装置であって、前記部材
を収容するための容器と、前記容器内に高圧の流体を注
入し、該流体の圧力により前記空洞含有層の空洞壁を破
壊し、これにより前記部材の少なくとも一部を前記空洞
含有層で分離するための注入部を備えることを特徴とす
る。

【００５２】本発明の第２の側面に係る分離装置におい
て、例えば、前記容器内に振動エネルギーを供給するた
めの振動源を更に備えることが好ましい。

【００５３】本発明の第３の側面に係る基板の製造方法
は、多数の空洞を有する空洞含有層を内部に有しその上
に非空洞含有層を有する第１の基板を作成する工程と、
前記非空洞含有層を挟むようにして、前記第１の基板と
別途用意した第２の基板とを貼り合せて貼り合わせ基板
を作成する貼り合わせ工程と、前記貼り合わせ基板を密
閉容器内に収容し、該密閉容器内を高圧にして前記空洞
含有層の空洞壁を破壊し、これにより前記貼り合わせ基
板の少なくとも一部を前記空洞含有層で分離する分離工
程とを有することを特徴とする。

【００５４】本発明の第３の側面に係る基板の製造方法
において、例えば、前記分離工程では、前記空洞内の圧
力と前記密閉容器内の圧力との圧力差によって前記空洞
壁が破壊されるような大きさの圧力を前記密閉容器内に
印加することが好ましい。

【００５５】本発明の第３の側面に係る基板の製造方法
において、例えば、前記分離工程の後に未分離の領域と
して残った空洞含有層を破壊し、前記貼り合わせ基板を
完全に分離する最終分離工程を更に有することが好まし
い。

【００５６】本発明の第３の側面に係る基板の製造方法
において、例えば、前記最終分離工程では、前記貼り合
わせ基板に振動エネルギーを印加し、これにより前記分
離工程の後に未分離の領域として残った空洞含有層を破
壊することが好ましい。

【００５７】本発明の第３の側面に係る基板の製造方法
において、例えば、前記最終分離工程を、前記貼り合わ
せ基板が前記密閉容器内に収容された状態で実施するこ
とが好ましい。

【００５８】本発明の第３の側面に係る基板の製造方法
において、例えば、前記最終分離工程では、前記貼り合
わせ基板に押圧力を印加し、これにより前記分離工程の
後に未分離の領域として残った空洞含有層をを破壊する
ことが好ましい。

【００５９】本発明の第３の側面に係る基板の製造方法
において、例えば、前記最終分離工程では、前記貼り合
わせ基板に引っ張り力を印加し、これにより前記分離工
程の後に未分離の領域として残った空洞含有層を破壊す
ることが好ましい。

【００６０】本発明の第３の側面に係る基板の製造方法
において、例えば、前記最終分離工程では、前記貼り合
わせ基板に対して、前記空洞含有層と平行な方向に力を
印加し、これにより前記分離工程の後に未分離の領域と
して残った空洞含有層を破壊することが好ましい。

【００６１】本発明の第３の側面に係る基板の製造方法
において、例えば、前記最終分離工程では、前記空洞含
有層に液体を染み込ませて、該液体を加熱することが好
ましい。

【００６２】本発明の第３の側面に係る基板の製造方法
において、例えば、前記最終分離工程では、前記分離工
程により生じた前記貼り合わせ基板の隙間に向けて束状
の流体を噴射し、これにより前記分離工程の後に未分離
の領域として残った空洞含有層を破壊することが好まし
い。

【００６３】本発明の第３の側面に係る基板の製造方法
において、例えば、前記空洞含有層は、多孔質層である
ことが好ましい。

【００６４】本発明の第３の側面に係る基板の製造方法
において、例えば、前記空洞含有層は、陽極化成により
形成される多孔質層であることが好ましい。

【００６５】本発明の第３の側面に係る基板の製造方法
において、例えば、前記空洞含有層は、微小な気泡状の
空洞を有する微小気泡層であることが好ましい。

【００６６】本発明の第３の側面に係る基板の製造方法
において、例えば、前記空洞含有層は、イオン注入によ
り形成される微小な気泡状の空洞を有する微小気泡層で
あることが好ましい。

【００６７】本発明の第３の側面に係る基板の製造方法
において、例えば、前記非空洞含有層は、Ｓｉ層を含む
ことが好ましい。

【００６８】本発明の第３の側面に係る基板の製造方法
において、例えば、前記非空洞含有層は、表面に絶縁層
が形成されたＳｉ層であることが好ましい。

【００６９】本発明の第３の側面に係る基板の製造方法
において、例えば、前記絶縁層は、酸化Ｓｉ層であるこ
とが好ましい。

【００７０】本発明の第３の側面に係る基板の製造方法
において、例えば、前記Ｓｉ層は、単結晶Ｓｉ層である
ことが好ましい。

【００７１】本発明の第３の側面に係る基板の製造方法
において、例えば、前記非空洞含有層は、化合物半導体
層であることが好ましい。

【００７２】本発明の第３の側面に係る基板の製造方法
において、例えば、前記非空洞含有層は、表面に絶縁層
が形成された化合物半導体層であることが好ましい。

【００７３】本発明の第３の側面に係る基板の製造方法
において、例えば、前記非空洞含有層は、半導体素子を
含む層であることが好ましい。

【００７４】本発明の第３の側面に係る基板の製造方法
において、例えば、前記第１の基板は、単結晶Ｓｉ基板
であることが好ましい。

【００７５】本発明の第３の側面に係る基板の製造方法
において、例えば、前記第２の基板は、単結晶Ｓｉ基板
であることが好ましい。

【００７６】本発明の第３の側面に係る基板の製造方法
において、例えば、前記第２の基板は、表面に酸化Ｓｉ
層が形成された単結晶Ｓｉ基板であることが好ましい。

【００７７】本発明の第３の側面に係る基板の製造方法
において、例えば、前記第２の基板は、光透過性基板で
あることが好ましい。

【００７８】本発明の第３の側面に係る基板の製造方法
において、例えば、前記第２の基板は、樹脂基板である
ことが好ましい。

【００７９】本発明の第３の側面に係る基板の製造方法
において、例えば、前記第２の基板は、ＩＣカードの本
体となる基板であることが好ましい。

【００８０】本発明の第３の側面に係る基板の製造方法
において、例えば、前記貼り合わせ工程は、陽極整合工
程、加圧工程、熱処理工程又はこれらを組み合わせた工
程のいずれかを含むことが好ましい。

【００８１】本発明の第３の側面に係る基板の製造方法
において、例えば、貼り合わせ基板が完全に分離された
後に、前記第２の基板上に残存する空洞含有層を除去す
る除去工程を更に備えることが好ましい。

【００８２】本発明の第３の側面に係る基板の製造方法
において、例えば、前記除去工程は、エッチング工程を
含むことが好ましい。

【００８３】本発明の第３の側面に係る基板の製造方法
において、例えば、前記除去工程は、研磨工程を含むこ
とが好ましい。

【００８４】本発明の第３の側面に係る基板の製造方法
において、例えば、前記除去工程の後に、前記第２の基
板上の前記非空洞含有層の表面を平坦化する平坦化工程
を更に有することが好ましい。

【００８５】本発明の第３の側面に係る基板の製造方法
において、例えば、前記平坦化工程は、研磨工程を含む
ことが好ましい。

【００８６】本発明の第３の側面に係る基板の製造方法
において、例えば、前記平坦化工程は、水素を含む雰囲
気中での熱処理を含むことが好ましい。

【００８７】本発明の第３の側面に係る基板の製造方法
において、例えば、貼り合わせ基板が完全に分離された
後に、前記第１の基板上に残存する前記空洞含有層を除
去し、該基板を再利用可能にする工程を更に有すること
が好ましい。

【００８８】本発明の第３の側面に係る基板の製造方法
において、例えば、多数の空洞を有する空洞含有層を内
部に有しその上に非空洞含有層を有する第１の基板を作
成し、前記非空洞含有層を挟むようにして、前記第１の
基板と別途用意した第２の基板とを貼り合せて貼り合わ
せ基板を作成し、前記貼り合わせ基板を密閉容器内に収
容し、該密閉容器内を高圧にして前記空洞含有層の空洞
壁を破壊し、これにより前記貼り合わせ基板の少なくと
も一部を前記空洞含有層で分離して得られることが好ま
しい。

【００８９】

【発明の実施の形態】以下、添付図面を参照しながら本
発明の好適な実施の形態を説明する。

【００９０】図１乃至図３は、本発明の好適な実施の形
態に係る試料（部材）の分離方法の概念的に示す図であ
る。分離対象の試料１００は、内部に脆弱な構造の層で
ある空洞含有層（多孔質層）２を有する。ここでは、空
洞含有層２が、図示のように、試料の面に対して略垂直
な空洞壁（空洞を仕切る壁）を有する例を説明する。こ
の空洞含有層２は、例えば、ＨＦ溶液中等で単結晶Ｓｉ
基板を陽極化成することにより形成される。

【００９１】この実施の形態に係る試料の分離方法は、
例えば、本体基板１上に空洞含有層２を有し、その上に
非空洞含有層３を有する第１の基板１０と、第２の基板
２０とを非空洞含有層３を挟んで貼り合わせてなる試料
（貼り合わせ基板）を該空洞含有層２で分離する処理に
好適である。この分離処理により、第１の基板１０の表
面の非空洞含有層３を第２の基板２０の表面に移設する
ことができる。

【００９２】この非空洞含有層３としては、例えば、
１）単結晶Ｓｉ層、２）多結晶Ｓｉ層、３）非晶質Ｓｉ
層、４）金属膜、５）化合物半導体膜、６）超伝導薄
膜、７）半導体素子（例えば、トランジスタ、発光素
子、太陽電池等）を含む層、８）これらのいずれかの層
の上に絶縁層（例えば、ＳｉＯ_２層）を有する多層構造
の層等が好ましい。第２の基板２０としては、例えば、
１）単結晶Ｓｉ基板、２）単結晶Ｓｉ基板上に絶縁層
（例えば、ＳｉＯ_２層）を有する基板、３）光透過性基
板（例えば、石英基板）、４）サファイア基板、５）絶
縁材料からなる基板、６）樹脂基板（例えば、ＩＣカー
ドを構成するためのＩＣを搭載するカード）等が好まし
い。

【００９３】この実施の形態では、試料１００を高圧の
環境下に置くことにより、空洞含有層２の空洞の内部の
圧力と外部の圧力との間に圧力差を設け、この圧力差に
よって、空洞壁（空洞含有層２）を破壊し、試料１００
を２つに分離する。

【００９４】試料に圧力を印加するための媒体（流体）
は、水等の液体であってもよいし、空気等の気体であっ
てもよい。また、この流体による圧力の印加と共に空洞
含有層２に対して機械的な力を印加してもよい。空洞含
有層２に対して機械的な力を印加する方法としては、例
えば、空洞含有層２に、例えばナイフ状又は楔状の挿入
部材を挿入することなどが好適である。

【００９５】流体による圧力は、試料１００の全体に対
して印加することが好ましい。これにより、空洞含有層
２に対して効率的に破壊力を作用させることができる。
この方法としては、試料１００の全体を密閉容器内に収
容し、該密閉容器内に圧力を印加する方法が好適であ
る。この場合、流体の圧力は、試料１００の各部に対し
て等方的に作用する。なお、図１〜図３において、矢印
は、試料１００に対して印加する圧力を模式的に示して
いる。

【００９６】図１は、圧力による試料の分離処理の初期
段階を概念的に示す図である。この段階では、空洞含有
層２のうち試料１００の端部に露出した空洞壁２ａ，２
ｃに対して、外部の圧力と、空洞壁２ａ，２ｃの内側の
空洞２ｂ，２ｄ内の圧力との圧力差が加わり、空洞壁２
ａ，２ｃが破壊される。空洞壁２ａ，２ｃが破壊される
と、空洞２ｂ，２ｄが外部に通じるため、この空間に外
部の圧力が加わる。これにより、内側の空洞壁２ｅ，２
ｇに対して、外部の圧力と、空洞壁２ｅ，２ｃの内側の
空洞２ｆ，２ｈ内の圧力との圧力差が加わり、空洞壁２
ｅ，２ｇが破壊される。図２は、空洞壁２ａ，２ｃ，２
ｅ，２ｇが破壊された様子を模式的に示している。

【００９７】以上の処理が進行すると、最終的には、図
３に示すように、空洞含有層２の中心部まで空洞壁が破
壊される。ただし、空洞含有層２の全空洞壁が破壊され
るとは限らない。即ち、空洞壁の中には、力が印加され
ず、そのまま残るものもあり得る。図７は、空洞含有層
２の空洞壁が完全には破壊されない場合の試料の状態を
概念的に示す図である。なお、図７は、試料１００の空
洞含有層２を面方向に切断した断面図である。図７にお
いて、１０１は、破壊されなかった空洞壁を模式的に示
している。

【００９８】空洞含有層２の全空洞壁を破壊するには、
上記の圧力による分離処理（第１の分離処理）を適用し
た後に、第２の分離処理を適用すればよい。ただし、圧
力による分離方法により相当量の空洞壁が破壊され、空
洞含有層２は一層脆弱な構造に変化するため、第２の分
離処理では、弱い力を試料１００に作用させることによ
り該試料１００を完全に分離することができる。

【００９９】第２の分離処理の方法としては、例えば、
以下の方法が好適である。（１）超音波等の振動エネルギーを試料に印加する。（２）試料に対して、その面に垂直な方向（軸方向）に
引っ張り力又は押圧力を印加する。（３）空洞含有層２に分離用の部材（例えば、ナイフ状
の部材）を挿入する。（４）空洞含有層２に水等の液体状の物質を染み込ませ
た後に、その貼り合わせ基板を加熱又は冷却することに
より、該物質の体積を膨張させる。（５）第１の基板１０又は第２の基板２０に対して面方
向に力を加える。（６）空洞含有層２に向けて束状の流体を噴射する（例
えば、ウォータージェット法）。

【０１００】図４〜図６は、他の構造の空洞含有層を有
する試料の分離方法を概念的に示す図である。図４〜図
６に示す例では、空洞含有層２は、気泡状の多数の空洞
を有する。この空洞含有層２は、単結晶Ｓｉ基板に対し
て、例えば、希ガス、水素、窒素のうち少なくとも１種
の元素をイオン注入して、その後、必要に応じてその単
結晶Ｓｉ基板を熱処理することにより形成される。この
ようにして形成される空洞を微小気泡（microcavity）
ともいう。また、微小気泡を有する層を微小気泡層とも
いう。

【０１０１】図４〜図７に示す試料１００としては、例
えば、単結晶Ｓｉ基板等の本体基板１に希ガス、水素、
窒素のうち少なくとも１種の元素をイオン注入して、そ
の後、その本体基板１を熱処理することにより、非空洞
含有層３の下に空洞含有層（微小気泡層）２が形成され
た第１の基板１０と、第２の基板２０とを貼り合わせて
なる試料（貼り合わせ基板）が好適である。

【０１０２】非空洞含有層３は、例えば、１）単結晶Ｓ
ｉ層、２）多結晶Ｓｉ層、３）非晶質Ｓｉ層、４）金属
膜、５）化合物半導体膜、６）超伝導薄膜、７）半導体
素子（例えば、トランジスタ、発光素子、太陽電池等）
を含む層、８）これらのいずれかの層の上に絶縁層（例
えば、ＳｉＯ_２層）を有する多層構造の層等を含むこと
が好ましい。第２の基板２０としては、例えば、１）単
結晶Ｓｉ基板、２）単結晶Ｓｉ基板上に絶縁層（例え
ば、ＳｉＯ_２層）を有する基板、３）光透過性基板（例
えば、石英基板）、４）絶縁材料からなる基板、５）樹
脂基板（例えば、ＩＣカードを構成するためのＩＣを搭
載するカード）等が好ましい。

【０１０３】図４〜図７に示すような試料１００に関し
ても、図１〜図３を参照して説明した上記の圧力による
分離処理及び第２の分離処理を適用して分離することが
でこきる。

【０１０４】図４は、圧力による試料の分離処理の初期
段階を概念的に示す図である。この段階では、空洞含有
層２のうち試料１００の端部に露出した空洞壁に対し
て、外部の圧力と、該空洞壁の内側（空洞内）の圧力と
の圧力差が加わり、該空洞壁が破壊される。そして、空
洞壁が破壊されると、該空洞壁により仕切られていた空
洞が外部に通じるため、更に内側の空洞壁が破壊され
て、空洞含有層２の破壊が進行する。図５は、圧力によ
る試料の分離処理の途中の段階を示している。

【０１０５】以上の処理が進行すると、最終的には、図
６に示すように、空洞含有層２の中心部まで空洞壁が破
壊される。ただし、図３〜図６に示す例においても、空
洞含有層２の全空洞壁が破壊されるとは限らない。即
ち、前掲の図７に示すように、空洞壁の中には、力が印
加されず、そのまま残るものもあり得る。この場合、前
述の第２の分離処理を適用して、試料１００を完全に分
離することができる。

【０１０６】図８は、本発明の好適な実施の形態に係る
試料の分離装置の概略構成を示す図である。この分離装
置２００は、前述の第１の分離処理、即ち、圧力による
試料の分離処理を実施するための装置である。

【０１０７】この分離装置２００は、試料１００を収容
して密閉空間２１０を構成するための密閉容器２０１
と、密閉蓋２０２とを有する。密閉容器２０１と密閉蓋
２０２とは、ヒンジ部２０３により連結されており、密
閉蓋２０２を閉じたり開いたりすることができる。ま
た、この分離装置２００には、密閉蓋２０２を閉じた状
態で、該密閉蓋２０２をロックするためのロック機構２
０４が設けられている。また、この分離装置２００に
は、密閉容器２０１と密閉蓋２０２とをシールするため
のシール部材２０５が設けられている。

【０１０８】また、この分離装置２００は、密閉空間２
１０内に流体を供給するための注入口２０７を有し、こ
の注入口２０７は、バルブ２０８を介してポンプ２０９
に接続されている。また、この分離装置２００は、密閉
容器２０１内の流体を排出するための排出口２１１を有
し、この排出口２１１は、排出制御用のバルブ２１２に
接続されている。

【０１０９】密閉容器２０１内には、複数の試料１００
を支持するための試料支持部材２０６が設けられてい
る。なお、支持部材２０６を設ける代わりに、例えば、
試料をカセット（例えば、ウェハカセット）に収容した
まま密閉容器２０１内に収容して分離処理を実行する方
式を採用することも有効である。

【０１１０】この分離装置２００は、例えば、試料２０
０に超音波等の振動エネルギーを印加するための振動源
２５０を更に備えることが好ましい。この振動源２５０
を備えることにより、圧力の印加による分離処理（第１
の分離処理）により破壊することができなかった空洞壁
を破壊し、試料２００を完全に分離（第２の分離処理）
することができる。

【０１１１】以下、この分離装置２００による分離処理
に関して説明する。まず、密閉蓋２０２を開いて、例え
ば搬送ロボット等により処理対象の試料１００を密閉容
器２０１内に入れ、支持部材２０６により支持させるよ
うにして立てる。ここで、前述のように、１又は複数枚
の試料を収容したカセットを密閉容器２０１内に収容さ
せる方式も有効である。

【０１１２】次いで、密閉蓋２０２を閉じてロック機構
２０４によりこれをロックする。次いで、ポンプ２０９
を作動させると共にバルブ２０８を開いて、密閉空間２
１０内に流体を注入し、密閉空間２１０内を所定の圧力
にする（第１の分離処理の開始）。ここで、流体として
は、空気等の気体、水等の液体等を使用することができ
る。また、流体として、空洞含有層を選択エッチングし
得るエッチングガス又はエッチング液を使用することも
好ましい。この場合、分離処理を効率化すると共に分離
後に残存し得る空洞壁を低減することができる。

【０１１３】この状態で、例えば所定時間が経過するの
を待つ。これにより、試料１００が空洞含有層で完全に
分離されるか、或いは、相当量の空洞壁が破壊される。
次いで、ポンプ２０９を停止させると共にバルブ２０８
を閉じる。次いで、バルブ２１２を開いて密閉空間２１
０内の流体を排出口２１１を通して排出することにより
密閉空間２１０内の圧力を常圧に戻す（第１の分離処理
の終了）。なお、流体として、自然環境等に悪影響を及
ぼす流体を使用する場合には、排出口２１１を通して排
出される流体を回収し、適切な処理をすることは言うま
でもない。

【０１１４】次いで、振動源２５０を駆動して、密閉容
器２０１内の試料に振動エネルギーを印加し、これによ
り、未破壊の空洞壁を破壊し、試料１００を完全に分離
する（第２の分離処理）。なお、第２の分離処理は、第
１の分離処理の実行中に並行して実行してもよいし、他
の装置に試料１００を移送して他の装置により実行して
もよい。

【０１１５】次いで、ロック機構２０４によるロックを
解除して密閉蓋２０２を開く。そして、流体として液体
を用いた場合には、必要に応じて、バルブ２１２を開い
て密閉容器２１０内の流体を排出する。次いで、例えば
搬送ロボット等により、密閉容器２０１から処理済みの
試料１００を取り出す。ここで、上記の振動エネルギー
を利用した第２の分離処理に代えて、又は、該第２の分
離処理に加えて、他の分離装置（例えば、図９、図１０
に示す分離装置）により分離処理を続行する場合には、
取り出した試料１００を当該他の分離装置に移送する。

【０１１６】なお、図８に示す分離装置２００は、３つ
の試料１００を一括して処理する分離装置であるが、一
括して処理可能な試料１００の個数は３つ以外でもよ
い。

【０１１７】この分離装置２００によれば、空洞含有層
の空洞が密閉空間であることを利用し、空洞壁に対して
選択的に圧力差を作用させるため、空洞壁のみを選択的
に破壊して試料を分離することができる。ここで、空洞
壁以外の部分、即ち、基板本体１、非多孔質層２、第２
の基板２０には、圧力差に起因する力が殆ど作用しない
ため、これらが破壊されることはない。従って、この分
離装置２００によれば、空洞含有層以外の部分を破損さ
せることなく、試料１００を分離することができる。ま
た、この分離装置２００によれば、例えば、試料１００
が第１の基板と第２の基板とを貼り合わせてなる試料で
ある場合において、その貼り合わせ界面に対して、結合
を破壊し得る力が作用しないため、結合力が弱い試料を
空洞含有層で分離する処理にも好適である。また、この
分離装置２００によれば、多数枚の貼り合わせ基板を一
括して処理することができるため、処理の効率がよく、
高いスループットを得ることができる。

【０１１８】図９は、第２の分離処理の実行に好適な分
離処理の構成を概略的に示す図である。この分離装置３
００は、試料１００に対して、その面方向に垂直な方向
（軸方向）に引っ張り力又は押圧力を印加することによ
り、又は、その面方向に力を印加することにより、該試
料１００を完全に分離する。この分離装置３００は、一
対の分離力印加部３１０及び３２０を有する。この分離
力印加部３１０，３２０は、試料１００を吸着するため
の吸着機構（例えば、真空吸着機構、静電吸着機構等）
３１１，３２１を有する。ただし、試料１００に対して
押圧力を印加して分離する場合には、吸着機構３１１，
３２１を設けなくてもよい。

【０１１９】図１０は、第２の分離処理の実行に好適な
他の分離処理の構成を概略的に示す図である。この分離
装置４００は、試料１００を保持するための一対の保持
部４１０及び４２０と、空洞含有層２（２’，２”）に
挿入する挿入部材４３０とを有し、一対の保持部４１０
及び４２０により試料１００を保持した状態で、該試料
１００の空洞含有層２に、例えばナイフ状又は楔状の挿
入部材４３０を挿入することにより、該試料１００を完
全に分離する。

【０１２０】保持部４１０，４２０は、試料１００を吸
着するするための吸着機構（例えば、真空吸着機構、静
電吸着機構等）４１１，４２１を有する。

【０１２１】次に、上記の分離装置を適用したＳＯＩ基
板等の製造方法を説明する。図１１は、本発明の好適な
実施の形態に係るＳＯＩ基板等の製造方法を工程順に説
明する図である。

【０１２２】図１１（ａ）に示す工程では、第１の基板
５０１として単結晶Ｓｉ基板を準備する。図１１（ｂ）
に示す工程では、第１の基板５０１を処理することによ
り、内部に空洞含有層５０２を有し、その上に非空洞含
有層５０３を有する基板を形成する。

【０１２３】空洞含有層５０２及び非空洞含有層５０３
を形成する方法としては、例えば以下の方法が好適であ
る。（１）第１の基板５０１を陽極化成して空洞含有層（多
孔質層）５０２を形成し、その上に非空洞含有層（例え
ば、単結晶Ｓｉ層）５０３を形成する方法。（２）希ガス、水素、窒素のうち少なくとも１種の元素
を第１の基板５０１にイオン注入し、イオン注入層を空
洞含有層（微小気泡層）５０２を形成すると共に、該空
洞含有層５０２の上の層を非空洞含有層５０３とする方
法。（３）第１の基板５０１を陽極化成して空洞含有層（多
孔質層）を形成し、更に、希ガス、水素、窒素のうち少
なくとも１種の元素を第１の基板５０１にイオン注入し
て他の空洞含有層（微小気泡層）を形成し、これにより
多層構造の空洞含有層５０２を形成し、その上に非空洞
含有層５０３を形成する方法。

【０１２４】非空洞含有層５０３としては、例えば、
１）単結晶Ｓｉ層、２）多結晶Ｓｉ層、３）非晶質Ｓｉ
層、４）金属膜、５）化合物半導体膜、６）超伝導薄
膜、７）半導体素子（例えば、トランジスタ、発光素
子、太陽電池等）を含む層等が好ましい。

【０１２５】更に、図１１（ｂ）に示す工程では、非空
洞含有層５０３の上に、絶縁層（例えば、ＳｉＯ_２）５
０４を形成することが好ましい。この絶縁層５０４を形
成することにより、活性層を貼り合わせ界面から離すこ
とができる。

【０１２６】（１）の方法、即ち、陽極化成による空洞
含有層の形成方法においては、陽極化成に供する溶液の
濃度、電流密度、第１の基板５０１の不純物の密度や濃
度等の条件を変更することにより、空洞含有層５０２の
空洞の大きさ、密度、多孔度を変更することができる。
また、陽極化成の条件を変更して複数回の処理を行うこ
とにより、多孔度等の異なる多層構造の空洞含有層５０
２を得ることができる。

【０１２７】（２）の方法、即ち、イオン注入法により
形成される空洞含有層５０２は、例えば透過型電子顕微
鏡で観察すると、多数の微小な空洞を有することが確認
される。注入するイオンの荷電状態は特に限定されな
い。加速エネルギーは、イオンを注入すべき深さに投影
飛程が一致するように設定すればよい。イオンの注入量
を変更することにより、形成される空洞の大きさや密度
を変更することが可能であるが、注入量は、概ね１×１
０^１５／ｃｍ^２以上であることが好ましく、１×１０
^１６〜１×１０^１７／ｃｍ^２がより好ましい。投影飛程
を深くする場合には、チャネリングイオン注入法を適用
することができる。イオンを注入した後には、必要に応
じて熱処理を行うことが好ましい。

【０１２８】図１１（ｃ）に示す工程では、図１１
（ｂ）に示す第１の基板側（５０１〜５０３又は５０１
〜５０４）と、別途用意した第２の基板５０５とを室温
で密着させて貼り合わせ基板を作成する。その後、陽極
整合、加圧、熱処理又はこれらの組み合わせにより、貼
り合わせの強度を高くしてもよい。

【０１２９】第２の基板５０５としては、例えば、１）
単結晶Ｓｉ基板、２）単結晶Ｓｉ基板上に絶縁層（例え
ば、ＳｉＯ_２層）を有する基板、３）光透過性基板（例
えば、石英基板）、４）サファイア基板、５）絶縁材料
からなる基板、６）樹脂基板（例えば、ＩＣカードを構
成するためのＩＣを搭載するカード）等が好ましい。

【０１３０】また、図１１（ｂ）に示す第１の基板側
（５０１〜５０３又は５０１〜５０４）と、第２の基板
５０５との間に、例えば絶縁性の薄膜を挟んで、３枚重
ねにしてもよい。

【０１３１】空洞含有層５０２の端部は、例えば、２枚
の基板の貼り合わせ工程（図１１（ｃ））の後に、非空
洞含有層５０３をエッチング（例えば、ドライエッチン
グ、ウェットエッチング等）する方法、又は、非空洞含
有層５０３を形成する工程（図１１（ｂ））において、
第１の基板５０１の端部を覆わないように非空洞含有層
５０３を形成する方法、又は、空洞含有層５０２を形成
する工程（図１１（ｂ））において、第１の基板５０１
の端部まで空洞含有層５０２を形成する方法等により、
外部に表出させておくことが好ましい。

【０１３２】図１１（ｄ）に示す工程では、図１１
（ｃ）に示す貼り合わせ基板を図８に示す分離装置２０
０にセットして、その密閉空間２１０内を高圧の流体で
満たすことにより分離する（第１の分離処理）。この流
体としては、例えば、ＡｒガスやＮ_２ガス等の不活性ガ
ス、空気等の気体であっても良いし、水（例えば、純
水）等の液体であってもよい。

【０１３３】この第１の分離処理によって貼り合わせ基
板が完全に分離されない場合には、前述のように、第２
の分離処理を実行すればよい。

【０１３４】図１１（ｅ）に示す工程では、第２の基板
側（５０３〜５０５、又は５０３及び５０５）の表面に
残存する空洞含有層５０２を選択的に除去する。ここ
で、非空洞含有層５０３が単結晶Ｓｉ層である場合は、
例えば、通常のＳｉエッチング用のエッチング液、多孔
質Ｓｉの選択エッチング用のエッチング液である弗酸、
弗酸にアルコール及び過酸化水素水の少なくとも一方を
添加した混合液、バッファード弗酸、バッファード弗酸
にアルコール及び過酸化水素水の少なくとも一方を添加
した混合液の少なくとも１種類を使用して、空洞含有層
５０２のみを無電界湿式化学エッチングすることができ
る。これにより、第２の基板５０５上には、第１の基板
５０１上の空洞含有層５０２上に形成した非空洞含有層
５０３（又は５０３及び５０４）が残る。

【０１３５】空洞含有層５０２は、膨大な表面積を有す
るため、例えば、空洞含有層５０２が単結晶Ｓｉ層であ
って、その下の非空洞含有層５０３が同様に単結晶Ｓｉ
層である場合、通常のＳｉエッチング用のエッチング液
によっても、空洞含有層５０２のみを選択エッチングす
ることができる。また、この代わりに、空洞含有層５０
２を選択的に研磨してもよいし、時間制御により高精度
に空洞含有層のみを研磨してもよい。

【０１３６】また、空洞含有層５０２が単結晶Ｓｉであ
り、その下の非空洞含有層５０３が化合物半導体層であ
る場合、化合物半導体をエッチングする速度よりも単結
晶Ｓｉをエッチングする速度が速いエッチング液を使用
して空洞含有層５０２を選択エッチングすればよい。ま
た、この代わりに、化合物半導体層を研磨ストッパーと
して空洞含有層５０２のみを選択的に研磨してもよい
し、時間制御により高精度に空洞含有層５０２のみを研
磨してもよい。

【０１３７】空洞含有層５０２が薄い場合には、例え
ば、水素を含む雰囲気中で貼り合わせ基板に熱処理を施
すことにより、基板表面の構成原子のマイグレーション
を引き起こし、これにより基板表面の空洞を埋め込むこ
とにより、結果として空洞含有層５０２を除去すること
もできる。

【０１３８】通常は、空洞含有層をエッチングにより除
去した後は、該空洞含有層の除去により表出する基板表
面は荒れているので、例えば、水素を含む雰囲気中での
熱処理や、研磨等の表面平坦化処理を行うことが好まし
い。

【０１３９】このＳＯＩ基板等の製造方法によれば、平
坦かつ均一な膜厚の非空洞含有層（例えば、単結晶Ｓｉ
層）を上層に有する大面積の基板を形成することができ
る。非空洞含有層５０３が単結晶Ｓｉ層でその下に絶縁
層（例えば、ＳｉＯ_２）５０４を有する基板は、ＳＯＩ
基板として知られる基板である。なお、この絶縁層５０
４は、第１の基板５０１上の空洞含有層５０３上に形成
するのではなく、第２の基板５０５上に形成してもよい
し、空洞含有層５０３上及び第２の基板５０５上の双方
に形成してもよく、結果として、図１１（ｃ）に示す構
造が得ることにより、最終的に、空洞含有層５０３の下
に絶縁層５０４を有する基板を形成することができる。

【０１４０】更に、図１１（ｅ）に示す工程において、
第１の基板５０１上に残存する空洞含有層５０２を除去
し、必要に応じて表面平坦化工程を実施することによ
り、例えば、第１の基板５０１若しくは第２の基板５０
５、又は他の用途の基板として再利用することができ
る。この表面平坦化工程としては、水素を含む雰囲気中
での熱処理や、研磨等が好適である。

【０１４１】以下、分離装置２００の適用例を挙げる。

【０１４２】［適用例１］単結晶Ｓi基板を準備し、Ｈ
Ｆ溶液中において該単結晶Ｓｉ基板を陽極化成し、その
表面に空洞含有層（多孔質層）を形成する。この陽極化
成条件は、例えば以下の通りである。

【０１４３】電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：
１：１時間：１１（ｍｉｎ）多孔質Ｓi層の厚み：１２（μｍ）次いで、多孔質Ｓi層上にＣＶＤ(Chemical Vapor Depos
ition)法により１０μｍ厚の単結晶Ｓi層をエピタキシ
ャル成長させる。この成長条件は、例えば以下の通りで
ある。エピタキシャル成長の前段では、Ｈ_２雰囲気中に
多孔質Ｓi層の表面が曝されるため、空洞の表面付近が
埋まり、表面が平坦になる。

【０１４４】ソースガス：ＳiＨ₂Ｃl₂／Ｈ₂ ガス流量：０．５／１８０（ｌ／ｍｉｎ）ガス圧力：７６０（Ｔｏｒｒ）温度：１０００（℃）成長速度：１（μｍ／ｍｉｎ）次いで、この基板を分離装置２００にセットし、９００
ｋｇ／ｃｍ^２の高圧のＡｒガスを封入する（分離処
理）。そして、１時間後に圧力を下げて分離装置２００
から基板を取り出す。以上の処理により、多孔質Ｓｉ層
で基板が分離され、１０μｍ厚の分離されたエピタキシ
ャル成長層を得ることができる。

【０１４５】ここで、分離処理の前に、エピタキシャル
層の表面側に、部分的に穴の開いた部材を接合又は接着
させることにより、マイクロマシンに用いられるメンブ
レン（薄膜）や片持ち梁構造を形成することができる。
これにより、例えば、加速度センサや表面検知センサを
作成することができる。

【０１４６】また、予めエピタキシャル層に半導体回路
や太陽電池等を形成した後に分離処理を行うことも可能
である。

【０１４７】［適用例２］単結晶Ｓi基板上にＣＶＤ(Ch
emical Vapor Deposition)法により０．３μｍ厚の単結
晶Ｓiをエピタキシャル成長させる。成長条件は、例え
ば以下の通りである。

【０１４８】ソースガス：ＳiＨ₂Ｃl₂／Ｈ₂ ガス流量：０．５／１８０（ｌ／ｍｉｎ）ガス圧力：８０（Ｔｏｒｒ）温度：９５０（℃）成長速度：０．３（μｍ／ｍｉｎ）次いで、エピタキシャル成長層の表面に、熱酸化により
２００ｎｍのＳiＯ₂層を形成する。次いで、表面のＳi
Ｏ₂層を通してＨ^＋を４０ｋｅＶ、５×１０¹⁶ｃｍ^-2の
条件でイオン注入して空洞含有層（微小気泡層）を形成
する。

【０１４９】次いで、この基板を分離装置２００にセッ
トし、１０００ｋｇ／ｃｍ²の高圧の水を封入する（分
離処理）。そして、１時間後に圧力を下げて分離装置２
００から基板を取り出す。以上の処理により、微小空洞
層で基板が分離され、０．２μｍ厚の分離されたエピタ
キシャル成長層を得ることができる。

【０１５０】ここで、分離処理の前に、エピタキシャル
層の表面側に、部分的に穴の開いた部材を接合又は接着
させることにより、マイクロマシンに用いられるメンブ
レン（薄膜）や片持ち梁構造を形成することができる。
これにより、例えば、加速度センサや表面検知センサを
作成することができる。

【０１５１】また、予めエピタキシャル層に半導体回路
や太陽電池等を形成した後に分離処理を行うことも可能
である。

【０１５２】［適用例３］単結晶Ｓi基板を準備し、Ｈ
Ｆ溶液中において該単結晶Ｓｉ基板を陽極化成し、その
表面に、多孔度（porosity）の異なる複数の層からなる
積層構造の空洞含有層（多孔質層）を形成する。この陽
極化成条件は、例えば以下の通りである。

【０１５３】＜第１の化成条件＞電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：
１：１時間：１１（ｍｉｎ）多孔質Ｓi層の厚み：１２（μｍ）＜第２の化成条件＞電流密度：２１（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：
１：１時間：２（ｍｉｎ）多孔質Ｓi層の厚み：３（μｍ）第２の化成条件に従って形成される多孔質層は、第１の
化成条件に従って形成される多孔質層よりも多孔度が高
い。

【０１５４】次いで、この基板を分離装置２００にセッ
トし、７００ｋｇ／ｃｍ²の高圧の水を注入する（分離
処理）。そして、３０分後に圧力を下げて分離装置２０
０から基板を取り出す。以上の処理により、１層目と２
層目の多孔質層の界面付近で基板が分離される。

【０１５５】ここで、分離前処理の前に、エピタキシャ
ル層の表面側に、部分的に穴の開いた部材を接合又は接
着させることにより、マイクロマシンに用いられるメン
ブレン（薄膜）や片持ち梁構造を形成することができ
る。これにより、加速度センサや表面検知センサを作製
することができる。

【０１５６】また、予めエピタキシャル層に半導体回路
や太陽電池等を形成した後に分離処理を行うことも可能
である。

【０１５７】［適用例４］単結晶Ｓi基板を準備し、Ｈ
Ｆ溶液中において該単結晶Ｓｉ基板を陽極化成し、その
表面に、多孔度の異なる複数の層からなる積層構造の空
洞含有層（多孔質層）を形成する。この陽極化成条件
は、例えば以下の通りである。

【０１５８】＜第１の化成条件＞電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：
１：１時間：１１（ｍｉｎ）多孔質Ｓi層の厚み：１２（μｍ）＜第２の化成条件＞電流密度：１０（ｍＡ・ｃｍ-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：
２：２時間：３（ｍｉｎ）多孔質Ｓi層の厚み：３（μｍ）＜第３の化成条件＞電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：
１：１時間：１（ｍｉｎ）多孔質Ｓi層の厚み：１．１（μｍ）第２の化成条件に従って形成される多孔質層は、第１の
化成条件に従って形成される多孔質層よりも多孔度が高
い。

【０１５９】次いで、この基板を分離装置２００にセッ
トし、７００ｋｇ／ｃｍ²の高圧のＡｒガスを注入する
（分離処理）。そして、３０分後に圧力を下げて分離装
置２００から基板を取り出す。以上の処理により、１層
目と２層目の多孔質層の界面付近若しくは２層目と３層
目の多孔質層の界面付近、又は２層目の多孔質層中で基
板が分離される。

【０１６０】ここで、分離前処理の前に、エピタキシャ
ル層の表面側に、部分的に穴の開いた部材を接合又は接
着させることにより、マイクロマシンに用いられるメン
ブレン（薄膜）や片持ち梁構造を形成することができ
る。これにより、加速度センサや表面検知センサを作製
することができる。

【０１６１】また、予めエピタキシャル層に半導体回路
や太陽電池等を形成した後に分離処理を行うことも可能
である。

【０１６２】［適用例５］単結晶Ｓｉ基板（第１の基
板）を準備し、例えば上記の適用例１、３及び４で説明
した陽極化成条件に従って、該単結晶Ｓｉ基板を陽極化
成し、その表面に、空洞含有層（多孔質Ｓｉ層）を形成
する。次いで、この基板の表面を４００℃の酸素雰囲気
中で１時間酸化させることにより、多孔質Ｓｉ層の空洞
の内側に熱酸化膜を形成する。

【０１６３】次いで、多孔質Ｓi層上にＣＶＤ(Chemical
Vapor Deposition)法により０．３μｍ厚の単結晶Ｓi
層をエピタキシャル成長させる。この成長条件は以下の
通りである。エピタキシャル成長の前段では、Ｈ₂雰囲
気中に多孔質Ｓi層の表面が曝されるため、空洞の表面
付近が埋まり、表面が平坦になる。

【０１６４】ソースガス：ＳiＨ₂Ｃl₂／Ｈ₂ ガス流量：０．５／１８０（ｌ／ｍｉｎ）ガス圧力：８０（Ｔｏｒｒ）温度：９５０（℃）成長速度：０．３（μｍ／ｍｉｎ）次いで、このエピタキシャルＳi層の表面に熱酸化法に
より２００ｎｍ厚のＳiＯ₂層を形成する。次いで、この
ＳiＯ₂層の表面と、別に用意したＳi基板（第２の基
板）の表面とを重ね合わせて接触させた後に、１０００
℃で１時間の熱処理を行って貼り合わせ基板を作成す
る。

【０１６５】この貼り合わせ基板を分離装置２００にセ
ットし、９００ｋｇ／ｃｍ²の高圧の純水を注入する
（分離処理）。そして、３０分後に圧力を下げて分離装
置２００から基板を取り出す。以上の処理により、貼り
合わせ基板は、多孔質層で２枚の基板に分離される。大
きな電流密度で形成した多孔質Ｓi層は、相対的に低圧
の環境下であっても多孔質層が破壊されるが、高圧の環
境下であっても多孔質層以外の部分が破壊されない限り
何等の問題もない。従って、例えば、多孔質構造の異な
る多数の貼り合わせ基板を一括して処理する場合、多孔
質層の強度が最も強い貼り合わせ基板の分離が可能な圧
力を選択すればよい。

【０１６６】次いで、第２の基板側に残存する多孔質Ｓ
i層を４９％弗酸と３０％過酸化水素水と水との混合液
で選択エッチングする。単結晶Ｓi層はエッチ・ストッ
プの材料として機能し、多孔質Ｓi層のみが選択エッチ
ングされて完全に除去される。

【０１６７】非多孔質Ｓi単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質Ｓｉ層と非
多孔質Ｓｉ層とのエッチング速度との選択比は１０^５以
上にも達する。従って、非多孔質層がエッチングされる
ことによる膜厚の減少（数十オングストローム程度）
は、実用上は、無視することができる。

【０１６８】以上の処理により、Ｓi酸化膜上に０．２
μｍの厚みを持った単結晶Ｓi層を形成することができ
る。この段階での単結晶Ｓi層の膜厚を面内全面にわた
って１００点について測定したところ、膜厚の均一性は
２０１ｎｍ±４ｎｍであった。

【０１６９】次いで、水素雰囲気中において１１００℃
で１時間の熱処理を施す。この段階での単結晶Ｓｉ層の
表面粗さを原子間力顕微鏡で評価したところ、５０μｍ
角の領域での平均２乗粗さは、大凡０．２ｎｍであっ
た。これは、通常市販されているＳiウエハと同等であ
る。

【０１７０】また、以上の方法により形成された基板の
断面を透過電子顕微鏡によって観察した、単結晶Ｓi層
には新たな結晶欠陥は導入されておらず、良好な結晶性
が維持されていることが確認された。

【０１７１】なお、エピタキシャルＳi層の表面に酸化
膜を形成しない場合においても上記と同様の結果が得ら
る。

【０１７２】更に、第１の基板側に残存する多孔質Ｓi
を４９％弗酸と３０％過酸化水素水と水との混合液で選
択エッチングしてもよい。この時、単結晶Ｓiはエッチ
・ストップの材料として機能し、多孔質Ｓiのみが選択
エッチングされて完全に除去される。この基板は、第１
の基板として陽極化成工程に投入し、又は、第２の基板
として貼り合わせ工程に投入することができる。

【０１７３】第１基板側に残存する多孔質Ｓｉを選択エ
ッチングした後、これを再利用する前に、水素中におい
て１１００℃で１時間の熱処理を施して微小孔に起因す
る表面荒れ（マイクロラフネス）を回復（平坦化）して
もよい。ただし、第１の基板として再利用する場合に
は、エピタキシャル成長の前段における水素中でのプリ
ベーク中に多孔質Ｓi表面の孔のシールと同時に平面平
坦化が行われため、上記のマイクロラフネスの平坦化を
必ずしも行う必要はない。ここで、水素中での熱処理の
代わりに、表面タッチポリッシュにより、微小孔に起因
するマイクロラフネスを平坦化してもよい。

【０１７４】［適用例６］適用例５を次のように変更す
ることもできる。

【０１７５】１）エピタキシャルＳi厚：２μｍ２）エピタキシャルＳi層表面の熱酸化膜：０．１μｍ３）第２の基板：１．９μｍのＳiＯ₂層を形成したＳi
基板４）貼り合わせ：両基板の表面を窒素プラズマに曝した
後に、重ね合わせ、接触させ、４００℃で１０時間のア
ニールを行う［適用例７］適用例５を次のように変更することもでき
る。

【０１７６】１）第２の基板：石英基板２）貼り合わせ：両基板の表面を窒素プラズマに曝した
後、重ね合わせ、接触させ、２００℃で２４時間のアニ
ールを行う３）水素中の熱処理：さらに水素中で９７０℃で熱処理
を２時間施す（表面粗さを原子間力顕微鏡で評価したと
ころ、５０μｍ角の領域での平均２乗粗さは、大凡０．
２ｎｍであり、これは通常市販されているＳiウエハと
同等である）４）分離した基板を第１基板として再投入［適用例８］第１の基板として単結晶Ｓi基板を準備
し、ＨＦ溶液中において該単結晶Ｓｉ基板を陽極化成
し、その表面に、多孔度の異なる複数の層からなる積層
構造の空洞含有層（多孔質層）を形成する。この陽極化
成条件は、例えば以下の通りである。

【０１７７】＜第１の化成条件＞電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：
１：１時間：５（ｍｉｎ）多孔質Ｓi層の厚み：６（μｍ）＜第２の化成条件＞電流密度：３０（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：
１：１時間：１１０（ｓｅｃ）多孔質Ｓiの厚み：３（μｍ）この基板を酸素雰囲気中において４００℃で１時間酸化
させる。この酸化により多孔質Ｓi層の孔の内壁は熱酸
化膜で覆われる。次いで、多孔質Ｓi上にＭＯＣＶＤ(Me
tal Organic Chemical Vapor Deposition)法により１μ
ｍ厚の単結晶ＧaＡsをエピタキシャル成長させる。この
成長条件は、例えば以下の通りである。

【０１７８】ソースガス：ＴＭＧ／ＡsＨ₃／Ｈ₂ ガス圧力：８０（Ｔｏｒｒ）温度：７００（℃）次いで、該ＧaＡs層の表面と、別に用意したＳi基板
（第２の基板）の表面とを重ね合わせて接触させて貼り
合わせ基板を作成する。次いで、この貼り合わせ基板を
分離装置２００にセットし、９００ｋｇ／ｃｍ²の高圧
の純水を注入する。そして、３０分後に圧力を下げて分
離装置２００から基板を取り出す。以上の処理により、
貼り合わせ基板は、多孔質層、より詳しくは、１層目と
２層目の多孔質Ｓi層の界面付近で２枚の基板に分離さ
れる。

【０１７９】次いで、第２の基板側に残存する多孔質Ｓ
i層を、エチレンジアミン＋ピロカテコール＋水（１７
ｍｌ：３ｇ：８ｍｌの比率）の混合液により１１０℃で
エッチングした。単結晶ＧaＡsはエッチ・ストップの材
料として機能し、多孔質Ｓi層のみが選択エッチングさ
れて完全に除去される。

【０１８０】非多孔質ＧaＡs単結晶の該エッチング液に
対するエッチング速度は、極めて低く、非多孔質層のエ
ッチングによる膜厚の減少（数十オングストローム程
度）は、実用上は、無視することができる。

【０１８１】以上の処理により、単結晶Ｓi上に１μｍ
の厚みを持った単結晶ＧaＡs層を形成することができ
る。この段階での単結晶ＧaＡs層の膜厚を面内全面にわ
たって１００点について測定したところ、膜厚の均一性
は１μｍ±２９．８ｎｍであった。

【０１８２】また、透過電子顕微鏡による断面観察の結
果、ＧaＡs層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。

【０１８３】支持基板（第２の基板）として酸化膜を有
するＳi基板を用いることにより、絶縁膜上にＧaＡs層
を有する基板を形成することもできる。

【０１８４】更に、第１の基板側に残存する多孔質Ｓi
を４９弗酸と３０％過酸化水素水との混合液で撹拌しな
がら選択エッチングしてもよい。この時、単結晶Ｓiは
エッチ・ストップの材料として機能し、多孔質Ｓiのみ
が選択エッチングされて完全に除去される。この基板
は、第１の基板として陽極化成工程に投入し、又は、第
２の基板として貼り合わせ工程に投入することができ
る。

【０１８５】第１基板側に残存する多孔質Ｓｉを選択エ
ッチングした後、これを再利用する前に、水素中におい
て１１００℃で１時間の熱処理を施して微小孔に起因す
る表面荒れ（マイクロラフネス）を回復（平坦化）して
もよい。ただし、第１の基板として再利用する場合に
は、エピタキシャル成長の前段における水素中でのプリ
ベーク中に多孔質Ｓi表面の孔のシールと同時に平面平
坦化が行われため、上記のマイクロラフネスの平坦化を
必ずしも行う必要はない。

【０１８６】ここで、水素中での熱処理の代わりに、表
面タッチポリッシュにより、微小孔に起因するマイクロ
ラフネスを平坦化してもよい。

【０１８７】［適用例９］第１の基板として単結晶Ｓi
基板を準備し、ＨＦ溶液中において該単結晶Ｓｉ基板を
陽極化成し、その表面に、多孔度の異なる複数の層から
なる積層構造の空洞含有層（多孔質層）を形成する。こ
の陽極化成条件は、例えば以下の通りである。

【０１８８】＜第１の化成条件＞電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：
１：１時間：１１（ｍｉｎ）多孔質Ｓｉ層の厚み：１２（μｍ）多孔度：〜２４（％）＜第２の化成条件＞電流密度：１０（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：
２：２時間：３（ｍｉｎ）多孔質Ｓi層の厚み：３（μｍ）多孔度：〜３５％第２の化成条件に従って形成される多孔質層は、第１の
化成条件に従って形成される多孔質層よりも多孔度が高
い。

【０１８９】この基板を酸素雰囲気中において４００℃
で１時間酸化させる。この酸化により多孔質Ｓi層の孔
の内壁は熱酸化膜で覆われる。次いで、多孔質Ｓi層上
にＭＯＣＶＤ(Metal Organic Chemical Vapor Depositi
on)法により単結晶ＩnＰを１μｍエピタキシャル成長さ
せる。

【０１９０】次いで、該ＩnＰ表面と、別に用意した石
英基板（第２の基板）の表面とをそれぞれ窒素プラズマ
に曝した後に、重ね合わせて接触させ、２００℃で１０
時間のアニールを行うことにより貼り合わせ基板を作成
する。

【０１９１】次いで、この貼り合わせ基板を分離装置２
００にセットし、９００ｋｇ／ｃｍ ²の高圧の純水を注
入する（分離処理）。そして、３０分後に圧力を下げて
分離装置２００から基板を取り出す。以上の処理によ
り、貼り合わせ基板は、多孔質層で、より詳しくは、１
層目と２層目の多孔質Ｓｉ層の界面付近で、２枚の基板
に分離される。

【０１９２】次いで、第２の基板側に残存する多孔質Ｓ
i層を４９弗酸と３０％過酸化水素水との混合液で撹拌
しながら選択エッチングする。この時、単結晶ＩnＰは
エッチ・ストップの材料として機能し、多孔質Ｓiのみ
が選択エッチングされて完全に除去される。

【０１９３】非多孔質ＩnＰ単結晶の該エッチング液に
対するエッチング速度は、極めて低く、非多孔質層のエ
ッチングによる膜厚の減少（数十オングストローム程
度）は、実用上は、無視することができる。

【０１９４】以上の処理により、石英基板上に１μｍの
厚みを持った単結晶ＩnＰ層を形成することができる。
この段階での単結晶ＩnＰ層の膜厚を面内全面にわたっ
て１００点について測定したところ、膜厚の均一性は１
μｍ±２９．０ｎｍであった。

【０１９５】また、透過電子顕微鏡による断面観察の結
果、ＩnＰ層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。

【０１９６】更に、第１の基板側に残存する多孔質Ｓi
を４９弗酸と３０％過酸化水素水との混合液で撹拌しな
がら選択エッチングしてもよい。この時、単結晶Ｓiは
エッチ・ストップの材料として機能し、多孔質Ｓiのみ
が選択エッチングされて完全に除去される。この基板
は、、第１の基板として陽極化成工程に投入することが
できる。

【０１９７】第１基板側に残存する多孔質Ｓｉを選択エ
ッチングした後、これを再利用する前に、水素中におい
て１１００℃で１時間の熱処理を施して微小孔に起因す
る表面荒れ（マイクロラフネス）を回復（平坦化）して
もよい。ただし、第１の基板として再利用する場合に
は、エピタキシャル成長の前段における水素中でのプリ
ベーク中に多孔質Ｓi表面の孔のシールと同時に平面平
坦化が行われため、上記のマイクロラフネスの平坦化を
必ずしも行う必要はない。

【０１９８】ここで、水素中での熱処理の代わりに、表
面タッチポリッシュにより、微小孔に起因するマイクロ
ラフネスを平坦化してもよい。

【０１９９】［適用例１０］例えば適用例１において、
単結晶Ｓｉ基板の両面に空洞含有層（多孔質層）を形成
し、その上に単結晶Ｓｉ層をエピタキシャル成長させ、
その後、この基板を分離装置２００にセットし、２つの
多孔質層で３枚に分離してもよい。

【０２００】［適用例１１］第１の基板として単結晶Ｓ
i基板を準備し、ＨＦ溶液中において該単結晶Ｓｉ基板
を陽極化成し、その表面に、多孔度の異なる複数の層か
らなる積層構造の空洞含有層（多孔質層）を形成する。
この陽極化成条件は、例えば以下の通りである。

【０２０１】＜第１の化成条件＞電流密度：１（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：２時間：８（ｍｉｎ）＜第２の化成条件＞電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：２時間：８（ｍｉｎ）＜第３の化成条件＞電流密度：１００（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：２時間：０．１（ｍｉｎ）第３の化成条件に係る陽極化成による多孔質層は、第２
の化成条件に従って形成される多孔質層の中に形成され
る。

【０２０２】次いで、多孔質Ｓi層上にＣＶＤ(Chemical
Vapor Deposition)法により０．３μｍ厚の単結晶Ｓi
をエピタキシャル成長させる。この成長条件は、例えば
以下の通りである。エピタキシャル成長の前段では、Ｈ
₂雰囲気中に多孔質Ｓi表面が曝されるため、多孔質層の
表面の孔が埋まり平坦な表面になる。

【０２０３】ソースガス：ＳiＨ₂Ｃl₂／Ｈ₂ ガス流量：０．５／１８０（ｌ／ｍｉｎ）ガス圧力：８０（Ｔｏｒｒ）温度：９５０（℃）成長速度：０．３（μｍ／ｍｉｎ）次いで、このエピタキシャルＳi層の表面に熱酸化によ
り２００ｎｍ厚のＳiＯ ₂層を形成する。次いで、該ＳＩ
Ｏ₂層の表面と、別に用意したＳi基板（第２の基板）の
表面とを重ね合わせて接触させた後に、１０００℃で１
時間の熱処理を行い貼り合わせ基板を作成する。

【０２０４】次いで、この貼り合わせ基板を分離装置２
００にセットし、９００ｋｇ／ｃｍ ²の高圧の純水を注
入する。そして、３０分後に圧力を下げて分離装置２０
０から基板を取り出す。この処理により、貼り合わせ基
板は、多孔質層で２枚の基板に分離される。大きな電流
密度で形成した多孔質Ｓi層は、相対的に低圧の環境下
であっても多孔質層が破壊されるが、高圧の環境下であ
っても多孔質層以外の部分が破壊されない限り何等の問
題もない。従って、例えば、多孔質構造の異なる多数の
貼り合わせ基板を一括して処理する場合、多孔質層の強
度が最も強い貼り合わせ基板の分離が可能な圧力を選択
すればよい。

【０２０５】次いで、第２の基板側に残存する多孔質Ｓ
i層を４９弗酸と３０％過酸化水素水と水との混合液で
選択エッチングする。この時、単結晶Ｓi層はエッチ・
ストップの材料として機能し、多孔質Ｓiのみが選択エ
ッチングされて完全に除去される。

【０２０６】非多孔質Ｓi単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質Ｓｉ層と非
多孔質Ｓｉ層との選択比は１０^５以上にも達し、非多孔
質層のエッチングによる膜厚減少（数十オングストロー
ム程度）は、実用上は、無視することができる。

【０２０７】以上の処理により、Ｓi酸化膜上に０．２
μｍの厚みを持った単結晶Ｓi層を形成することができ
る。この段階での単結晶Ｓi層の膜厚を面内全面にわた
って１００点について測定したところ、膜厚の均一性は
２０１ｎｍ±４ｎｍであった。

【０２０８】次いで、水素雰囲気中において１１００℃
で１時間の熱処理を施す。この段階での単結晶Ｓｉ層の
表面粗さを原子間力顕微鏡で評価したところ、５０μｍ
角の領域での平均２乗粗さは、大凡０．２ｎｍであっ
た。これは、通常市販されているＳiウエハと同等であ
る。

【０２０９】また、以上の方法により形成された基板の
断面を透過電子顕微鏡によって観察した、単結晶Ｓi層
には新たな結晶欠陥は導入されておらず、良好な結晶性
が維持されていることが確認された。

【０２１０】なお、エピタキシャルＳi層の表面に酸化
膜を形成しない場合においても上記と同様の結果が得ら
る。

【０２１１】更に、第１の基板側に残存する多孔質Ｓi
を４９％弗酸と３０％過酸化水素水と水との混合液で選
択エッチングしてもよい。この時、単結晶Ｓiはエッチ
・ストップの材料として機能し、多孔質Ｓiのみが選択
エッチングされて完全に除去される。この基板は、第１
の基板として陽極化成工程に投入し、又は、第２の基板
として貼り合わせ工程に投入することができる。

【０２１２】第１基板側に残存する多孔質Ｓｉを選択エ
ッチングした後、これを再利用する前に、水素中におい
て１１００℃で１時間の熱処理を施して微小孔に起因す
る表面荒れ（マイクロラフネス）を回復（平坦化）して
もよい。ただし、第１の基板として再利用する場合に
は、エピタキシャル成長の前段における水素中でのプリ
ベーク中に多孔質Ｓi表面の孔のシールと同時に平面平
坦化が行われため、上記のマイクロラフネスの平坦化を
必ずしも行う必要はない。ここで、水素中での熱処理の
代わりに、表面タッチポリッシュにより、微小孔に起因
するマイクロラフネスを平坦化してもよい。

【０２１３】［適用例１２］例えば適用例５において、
エピタキシャル成長層の形成後に、該エピタキシャル成
長層を利用してトランジスタ、キャパシタ、ダイオー
ド、ＣＭＯＳ、ＩＣ、メモリ等の素子を形成することが
できる。これらの作製方法は周知であるので説明を省略
する。

【０２１４】この場合、例えば、形成した素子の表面に
保護絶縁膜を形成し、この基板を第２の基板と貼り合せ
て貼り合わせ基板を作成する。貼り合せには、例えば接
着材を用いてもよいし、例えば保護絶縁膜をＣＭＰ等に
より平坦化した後に上記の貼り合わせ方法を適用しても
よい。

【０２１５】その後、この貼り合わせ基板を分離装置２
００にセットし、９００ｋｇ／ｃｍ ²の高圧の純水を注
入する（分離処理）。そして、３０分後に圧力を下げて
分離装置２００から基板を取り出す。以上の処理によ
り、貼り合わせ基板は、多孔質層で２枚の基板に分離さ
れる。

【０２１６】大きな電流密度で形成した多孔質Ｓi層
は、相対的に低圧の環境下であっても多孔質層が破壊さ
れるが、高圧の環境下であっても多孔質層以外の部分が
破壊されない限り何等の問題もない。従って、例えば、
多孔質構造の異なる多数の貼り合わせ基板を一括して処
理する場合、多孔質層の強度が最も強い貼り合わせ基板
の分離が可能な圧力を選択すればよい。

【０２１７】次いで、第２の基板側に残存する多孔質Ｓ
i層を４９弗酸と３０％過酸化水素水と水との混合液で
選択エッチングする。この時、単結晶Ｓi層はエッチ・
ストップの材料として機能し、多孔質Ｓiのみが選択エ
ッチングされて完全に除去される。

【０２１８】非多孔質Ｓi単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質Ｓｉ層と非
多孔質Ｓｉ層との選択比は１０^５以上にも達し、非多孔
質層のエッチングによる膜厚減少（数十オングストロー
ム程度）は、実用上は、無視することができる。

【０２１９】第２の基板としては、半導体基板や絶縁基
板等の他、ＩＣカード用の樹脂基板も好適である。図１
２は、ＩＣカードの構成を概略的に示す図である。図１
２において、６０１はＩＣチップ、６０２は太陽電池、
６０３は樹脂基板（カード本体）である。

【０２２０】例えば、第１の基板の空洞含有層上の非空
洞含有層にＩＣを形成し、その上に保護膜を形成した後
に、この基板をダイシングし、ダイシングされたチップ
を第２の基板としての樹脂基板６０３の所定位置に貼り
合わせ、その後、分離装置２００によって空洞含有層で
該チップを分離し、ＩＣチップ６０１を樹脂基板６０３
上に残す。

【０２２１】また、同様にして、第１の基板の空洞含有
層上の非空洞含有層に太陽電池を形成し、その上に保護
膜を形成した後に、この基板をダイシングし、ダイシン
グされたチップを第２の基板としての樹脂基板６０３の
所定位置に貼り合わせ、その後、分離装置２００によっ
て空洞含有層で該チップを分離し、太陽電池チップ６０
２を樹脂基板６０３上に残す。

【０２２２】この適用例によれば、薄膜の半導体チップ
や太陽電池チップ等を樹脂基板に貼り付けることができ
る。従って、例えばＩＣカード６００の厚さを薄くする
ことができる。

【０２２３】［適用例１３］多孔質Ｓi層上に半導体層
をエピタキシャル成長させる方法としては、ＣＶＤ法の
他、ＭＢＥ法、スパッタ法、液相成長法等を採用するこ
ともできる。

【０２２４】また、多孔質Ｓｉ層等の空洞含有Ｓi層の
選択エッチング液も弗酸と過酸化水素水との混合液に限
定されず、弗酸と水との混合液、弗酸及び水にアルコー
ル及び過酸化水素水の少なくとも一方を添加した混合
液、バッファード弗酸、バッファード弗酸にアルコール
及び過酸化水素水の少なくとも一方を添加した混合液、
あるいは弗酸・硝酸・酢酸の混合液等を採用することが
できる。多孔質Ｓｉ層等の空洞含有Ｓi層は、膨大な表
面積を有するために選択エッチングが容易であるからで
ある。

【０２２５】なお、他の工程についても、上記の適用例
に限定されず、種々の変更が可能である。

【０２２６】

【発明の効果】本発明によれば、例えば、貼り合わせ基
板等の部材の分離に好適な装置及び方法を提供すること
ができる。

【図面の簡単な説明】

【図１】内部に空洞含有層（多孔質層）を有する試料を
圧力によって分離する処理を概念的に示す図である。

【図２】内部に空洞含有層（多孔質層）を有する試料を
圧力によって分離する処理を概念的に示す図である。

【図３】内部に空洞含有層（多孔質層）を有する試料を
圧力によって分離する処理を概念的に示す図である。

【図４】内部に空洞含有層（微小気泡層）を有する試料
を圧力によって分離する処理を概念的に示す図である。

【図５】内部に空洞含有層（微小気泡層）を有する試料
を圧力によって分離する処理を概念的に示す図である。

【図６】内部に空洞含有層（微小気泡層）を有する試料
を圧力によって分離する処理を概念的に示す図である。

【図７】空洞含有層の空洞壁が完全には破壊されない場
合の試料の状態を概念的に示す図である。

【図８】本発明の好適な実施の形態に係る試料の分離装
置の概略構成を示す図である。

【図９】第２の分離処理の実行に好適な分離処理の構成
を概略的に示す図である。

【図１０】第２の分離処理の実行に好適な他の分離処理
の構成を概略的に示す図である。

【図１１】本発明の好適な実施の形態に係るＳＯＩ基板
等の製造方法を工程順に説明する図である。

【図１２】ＩＣカードの構成を概略的に示す図である。

【符号の説明】

１００試料（部材）１本体基板２空洞含有層３非空洞含有層１０第１の基板２０第２の基板２ａ，２ｃ，２ｅ，２ｇ空洞劇２ｂ，２ｄ，２ｆ，２ｈ空洞１０１未破壊の空洞壁２００分離装置（第１の分離装置）２０１密閉容器２０２密閉蓋２０３ヒンジ部２０４ロック機構２０５シール部２０６試料支持部材２０７注入口２０８バルブ２０９ポンプ２１０密閉空間２１１排出口２１２バルブ２５０振動源３００分離装置３１０，３２０分離力印加部３１１，３２１吸着機構４００分離装置４１０，４２０保持部４１１，４２１吸着機構４３０挿入部材５０１第１の基板５０２空洞含有層５０３非空洞含有層５０４絶縁層５０５第２の基板６００ＩＣカード６０１ＩＣチップ６０２太陽電池チップ６０３樹脂基板

Claims

【特許請求の範囲】

【請求項１】多数の空洞を有する空洞含有層を内部に
有する部材を該空洞含有層で分離する分離方法であっ
て、前記部材を密閉容器内に収容する収容工程と、前記密閉容器内を高圧にして前記空洞含有層の空洞壁を
破壊し、これにより前記部材の少なくとも一部を前記空
洞含有層で分離する分離工程と、を有することを特徴とする分離方法。
【請求項２】前記分離工程では、前記空洞内の圧力と
前記密閉容器内の圧力との圧力差によって前記空洞壁が
破壊されるような大きさの圧力を前記密閉容器内に印加
することを特徴とする請求項１に記載の分離方法。
【請求項３】前記分離工程の後に未分離の領域として
残った空洞含有層を破壊し、前記部材を完全に分離する
最終分離工程を更に有することを特徴とする請求項１に
記載の分離方法。
【請求項４】前記最終分離工程では、前記部材に振動
エネルギーを印加し、これにより前記分離工程の後に未
分離の領域として残った空洞含有層を破壊することを特
徴とする請求項３に記載の分離方法。
【請求項５】前記最終分離工程を、前記部材が前記密
閉容器内に収容された状態で実施することを特徴とする
請求項３又は請求項４に記載の分離方法。
【請求項６】前記最終分離工程では、前記部材に押圧
力を印加し、これにより前記分離工程の後に未分離の領
域として残った空洞含有層を破壊することを特徴とする
請求項３に記載の分離方法。
【請求項７】前記最終分離工程では、前記部材に引っ
張り力を印加し、これにより前記分離工程の後に未分離
の領域として残った空洞含有層を破壊することを特徴と
する請求項３に記載の分離方法。
【請求項８】前記最終分離工程では、前記部材に対し
て、前記空洞含有層と平行な方向に力を印加し、これに
より前記分離工程の後に未分離の領域として残った空洞
含有層を破壊することを特徴とする請求項３に記載の分
離方法。
【請求項９】前記最終分離工程では、前記空洞含有層
に部材を挿入し、これにより前記分離工程の後に未分離
の領域として残った空洞含有層を破壊することを特徴と
する請求項３に記載の分離方法。
【請求項１０】前記最終分離工程では、前記空洞含有
層に液体を染み込ませて、該液体を加熱することを特徴
とする請求項３に記載の分離方法。
【請求項１１】前記最終分離工程では、前記空洞含有
層に液体を染み込ませて、該液体を加熱することを特徴
とする請求項３に記載の分離方法。
【請求項１２】前記最終分離工程では、前記空洞含有
層に液体状の物質を染み込ませて、該物質の体積を膨張
させることを特徴とする請求項３に記載の分離方法。
【請求項１３】前記最終分離工程では、前記分離工程
により生じた前記部材の隙間に向けて束状の流体を噴射
し、これにより前記分離工程の後に未分離の領域として
残った空洞含有層を破壊することを特徴とする請求項３
に記載の分離方法。
【請求項１４】前記空洞含有層は、多孔質層であるこ
とを特徴とする請求項１乃至請求項１３のいずれか１項
に記載の分離方法。
【請求項１５】前記空洞含有層は、陽極化成により形
成される多孔質層であることを特徴とする請求項１乃至
請求項１３のいずれか１項に記載の分離方法。
【請求項１６】前記空洞含有層は、微小な気泡状の空
洞を有する微小気泡層であることを特徴とする請求項１
乃至請求項１３のいずれか１項に記載の分離方法。
【請求項１７】前記空洞含有層は、イオン注入により
形成される微小な気泡状の空洞を有する微小気泡層であ
ることを特徴とする請求項１乃至請求項１３のいずれか
１項に記載の分離方法。
【請求項１８】前記部材は、内部に前記空洞含有層を
有する第１の板状部材を第２の板状部材に貼り合わせて
なることを特徴とする請求項１乃至請求項１７のいずれ
か１項に記載の分離方法。
【請求項１９】多数の空洞を有する空洞含有層を内部
に有する部材を該空洞含有層で分離するための分離装置
であって、前記部材を収容するための容器と、前記容器内に高圧の流体を注入し、該流体の圧力により
前記空洞含有層の空洞壁を破壊し、これにより前記部材
の少なくとも一部を前記空洞含有層で分離するための注
入部と、を備えることを特徴とする分離装置。
【請求項２０】前記容器内に振動エネルギーを供給す
るための振動源を更に備えることを特徴とする請求項１
９に記載の分離装置。
【請求項２１】基板の製造方法であって、多数の空洞を有する空洞含有層を内部に有しその上に非
空洞含有層を有する第１の基板を作成する工程と、前記非空洞含有層を挟むようにして、前記第１の基板と
別途用意した第２の基板とを貼り合せて貼り合わせ基板
を作成する貼り合わせ工程と、前記貼り合わせ基板を密閉容器内に収容し、該密閉容器
内を高圧にして前記空洞含有層の空洞壁を破壊し、これ
により前記貼り合わせ基板の少なくとも一部を前記空洞
含有層で分離する分離工程と、を有することを特徴とする基板の製造方法。
【請求項２２】前記分離工程では、前記空洞内の圧力
と前記密閉容器内の圧力との圧力差によって前記空洞壁
が破壊されるような大きさの圧力を前記密閉容器内に印
加することを特徴とする請求項２１に記載の基板の製造
方法。
【請求項２３】前記分離工程の後に未分離の領域とし
て残った空洞含有層を破壊し、前記貼り合わせ基板を完
全に分離する最終分離工程を更に有することを特徴とす
る請求項２１に記載の基板の製造方法。
【請求項２４】前記最終分離工程では、前記部材に振
動エネルギーを印加し、これにより前記分離工程の後に
未分離の領域として残った空洞含有層を破壊することを
特徴とする請求項２３に記載の基板の製造方法。
【請求項２５】前記最終分離工程を、前記部材が前記
密閉容器内に収容された状態で実施することを特徴とす
る請求項２３又は請求項２４に記載の基板の製造方法。
【請求項２６】前記最終分離工程では、前記貼り合わ
せ基板に押圧力を印加し、これにより前記分離工程の後
に未分離の領域として残った空洞含有層をを破壊するこ
とを特徴とする請求項２３に記載の基板の製造方法。
【請求項２７】前記最終分離工程では、前記貼り合わ
せ基板に引っ張り力を印加し、これにより前記分離工程
の後に未分離の領域として残った空洞含有層を破壊する
ことを特徴とする請求項２３に記載の基板の製造方法。
【請求項２８】前記最終分離工程では、前記貼り合わ
せ基板に対して、前記空洞含有層と平行な方向に力を印
加し、これにより前記分離工程の後に未分離の領域とし
て残った空洞含有層を破壊することを特徴とする請求項
２３に記載の基板の製造方法。
【請求項２９】前記最終分離工程では、前記空洞含有
層に液体を染み込ませて、該液体を加熱することを特徴
とする請求項２３に記載の基板の製造方法。
【請求項３０】前記最終分離工程では、前記分離工程
により生じた前記貼り合わせ基板の隙間に向けて束状の
流体を噴射し、これにより前記分離工程の後に未分離の
領域として残った空洞含有層を破壊することを特徴とす
る請求項２３に記載の分離方法。
【請求項３１】前記空洞含有層は、多孔質層であるこ
とを特徴とする請求項２１乃至請求項３０のいずれか１
項に記載の基板の製造方法。
【請求項３２】前記空洞含有層は、陽極化成により形
成される多孔質層であることを特徴とする請求項２１乃
至請求項３０のいずれか１項に記載の基板の製造方法。
【請求項３３】前記空洞含有層は、微小な気泡状の空
洞を有する微小気泡層であることを特徴とする請求項２
１乃至請求項３０のいずれか１項に記載の基板の製造方
法。
【請求項３４】前記空洞含有層は、イオン注入により
形成される微小な気泡状の空洞を有する微小気泡層であ
ることを特徴とする請求項２１乃至請求項３０のいずれ
か１項に記載の基板の製造方法。
【請求項３５】前記非空洞含有層は、Ｓｉ層を含むこ
とを特徴とする請求項２１乃至請求項３０のいずれか１
項に記載の基板の製造方法。
【請求項３６】前記非空洞含有層は、表面に絶縁層が
形成されたＳｉ層であることを特徴とする請求項２１乃
至請求項３０のいずれか１項に記載の基板の製造方法。
【請求項３７】前記絶縁層は、酸化Ｓｉ層であること
を特徴とする請求項３６に記載の基板の製造方法。
【請求項３８】前記Ｓｉ層は、単結晶Ｓｉ層であるこ
とを特徴とする請求項３５乃至請求項３７に記載の基板
の製造方法。
【請求項３９】前記非空洞含有層は、化合物半導体層
であることを特徴とする請求項２１乃至請求項３０のい
ずれか１項に記載の基板の製造方法。
【請求項４０】前記非空洞含有層は、表面に絶縁層が
形成された化合物半導体層であることを特徴とする請求
項２１乃至請求項３０のいずれか１項に記載の基板の製
造方法。
【請求項４１】前記非空洞含有層は、半導体素子を含
む層であることを特徴とする請求項２１乃至請求項３０
のいずれか１項に記載の基板の製造方法。
【請求項４２】前記第１の基板は、単結晶Ｓｉ基板で
あることを特徴とする請求項２１乃至請求項４１のいず
れか１項に記載の基板の製造方法。
【請求項４３】前記第２の基板は、単結晶Ｓｉ基板で
あることを特徴とする請求項２１乃至請求項４２のいず
れか１項に記載の基板の製造方法。
【請求項４４】前記第２の基板は、表面に酸化Ｓｉ層
が形成された単結晶Ｓｉ基板であることを特徴とする請
求項２１乃至請求項４２のいずれか１項に記載の基板の
製造方法。
【請求項４５】前記第２の基板は、光透過性基板であ
ることを特徴とする請求項２１乃至請求項４２のいずれ
か１項に記載の基板の製造方法。
【請求項４６】前記第２の基板は、樹脂基板であるこ
とを特徴とする請求項２１乃至請求項４２のいずれか１
項に記載の基板の製造方法。
【請求項４７】前記第２の基板は、ＩＣカードの本体
となる基板であることを特徴とする請求項２１乃至請求
項４２のいずれか１項に記載の基板の製造方法。
【請求項４８】前記貼り合わせ工程は、陽極整合工
程、加圧工程、熱処理工程又はこれらを組み合わせた工
程のいずれかを含むことを特徴とする請求項２１乃至請
求項４７のいずれか１項に記載の基板の製造方法。
【請求項４９】貼り合わせ基板が完全に分離された後
に、前記第２の基板上に残存する空洞含有層を除去する
除去工程を更に備えることを特徴とする請求項２１乃至
請求項４８のいずれか１項に記載の基板の製造方法。
【請求項５０】前記除去工程は、エッチング工程を含
むことを特徴とする請求項４９に記載の基板の製造方
法。
【請求項５１】前記除去工程は、研磨工程を含むこと
を特徴とする請求項４９に記載の基板の製造方法。
【請求項５２】前記除去工程の後に、前記第２の基板
上の前記非空洞含有層の表面を平坦化する平坦化工程を
更に有することを特徴とする請求項２１乃至請求項５１
のいずれか１項に記載の基板の製造方法。
【請求項５３】前記平坦化工程は、研磨工程を含むこ
とを特徴とする請求項５２に記載の基板の製造方法。
【請求項５４】前記平坦化工程は、水素を含む雰囲気
中での熱処理を含むことを特徴とする請求項５２に記載
の基板の製造方法。
【請求項５５】貼り合わせ基板が完全に分離された後
に、前記第１の基板上に残存する前記空洞含有層を除去
し、該基板を再利用可能にする工程を更に有することを
特徴とする請求項２１乃至請求項５４のいずれか１項に
記載の基板の製造方法。
【請求項５６】多数の空洞を有する空洞含有層を内部
に有しその上に非空洞含有層を有する第１の基板を作成
し、前記非空洞含有層を挟むようにして、前記第１の基
板と別途用意した第２の基板とを貼り合せて貼り合わせ
基板を作成し、前記貼り合わせ基板を密閉容器内に収容
し、該密閉容器内を高圧にして前記空洞含有層の空洞壁
を破壊し、これにより前記貼り合わせ基板の少なくとも
一部を前記空洞含有層で分離して得られることを特徴と
する基板。