JP2000175201A - 画像処理装置及び方法、並びに提供媒体 - Google Patents
画像処理装置及び方法、並びに提供媒体Info
- Publication number
- JP2000175201A JP2000175201A JP34551698A JP34551698A JP2000175201A JP 2000175201 A JP2000175201 A JP 2000175201A JP 34551698 A JP34551698 A JP 34551698A JP 34551698 A JP34551698 A JP 34551698A JP 2000175201 A JP2000175201 A JP 2000175201A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- decoding
- slice
- storage
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Television Signal Processing For Recording (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【課題】 フレームメモリのバンド幅の使用効率を改善
することができるようにする。 【解決手段】 可変長復号部３１は、画像データの１ス
ライス分を可変長復号処理する。可変長復号処理された
画像データのうち、イントラマクロブロックは、逆量子
化部３２において、逆量子化されキャッシュメモリ７に
格納される。動きベクトルに基づいて、動き補償予測部
３５は、フレームメモリ５から予測マクロブロックを形
成する。予測マクロブロックのデータは、フレームメモ
リ５のアドレスの順番に、１ライン毎に、キャッシュメ
モリ７の予測バッファ７ｂに転送され、記憶される。ス
ライス出力バッファ７ａに格納された、１スライス分の
画像データは、フレームメモリ５に、DMA転送される。
することができるようにする。 【解決手段】 可変長復号部３１は、画像データの１ス
ライス分を可変長復号処理する。可変長復号処理された
画像データのうち、イントラマクロブロックは、逆量子
化部３２において、逆量子化されキャッシュメモリ７に
格納される。動きベクトルに基づいて、動き補償予測部
３５は、フレームメモリ５から予測マクロブロックを形
成する。予測マクロブロックのデータは、フレームメモ
リ５のアドレスの順番に、１ライン毎に、キャッシュメ
モリ７の予測バッファ７ｂに転送され、記憶される。ス
ライス出力バッファ７ａに格納された、１スライス分の
画像データは、フレームメモリ５に、DMA転送される。
Description
【０００１】
【発明の属する技術分野】本発明は、画像処理装置及び
方法、並びに提供媒体に関し、特に、フレームメモリの
バンド幅の使用効率を改善することができるようにした
画像処理装置及び方法、並びに提供媒体に関する。
方法、並びに提供媒体に関し、特に、フレームメモリの
バンド幅の使用効率を改善することができるようにした
画像処理装置及び方法、並びに提供媒体に関する。
【０００２】
【従来の技術】最近、MPEG2（Moving Picture Experts
Group 2）に代表される画像圧縮技術が進歩し、各種の
分野で利用されている。このMPEG2方式でエンコードさ
れた画像データをデコードする手順について、図１０を
参照して説明する。デコードは、マクロブロック毎に行
われる。可変長復号処理された注目マクロブロックの画
像データから、DCT係数と動きベクトルが分離される。
イントラマクロブロックの場合、DCT係数が、逆DCT変換
処理されることで、元の画像とされる。一方、ノンイン
トラマクロブロックの場合、例えば、図１０に示すよう
に、デコードするスライス内の各注目マクロブロックに
対して、復号画像データによって構成される予測マクロ
ブロックが、番号１乃至１９番の順番に発生したような
場合、予測マクロブロックは、番号順にフレームメモリ
から読み出され、逆DCT変換された対応する注目マクロ
ブロックの画像データと加算される。そして、デコード
されたマクロブロックは、出力されると共に、フレーム
メモリへ転送され、記憶される。
Group 2）に代表される画像圧縮技術が進歩し、各種の
分野で利用されている。このMPEG2方式でエンコードさ
れた画像データをデコードする手順について、図１０を
参照して説明する。デコードは、マクロブロック毎に行
われる。可変長復号処理された注目マクロブロックの画
像データから、DCT係数と動きベクトルが分離される。
イントラマクロブロックの場合、DCT係数が、逆DCT変換
処理されることで、元の画像とされる。一方、ノンイン
トラマクロブロックの場合、例えば、図１０に示すよう
に、デコードするスライス内の各注目マクロブロックに
対して、復号画像データによって構成される予測マクロ
ブロックが、番号１乃至１９番の順番に発生したような
場合、予測マクロブロックは、番号順にフレームメモリ
から読み出され、逆DCT変換された対応する注目マクロ
ブロックの画像データと加算される。そして、デコード
されたマクロブロックは、出力されると共に、フレーム
メモリへ転送され、記憶される。
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
処理では、例えば、予測マクロブロックが、マクロブロ
ック単位で、フレームメモリから読み出される。そのた
め、例えば、図１０に示す番号１の予測マクロブロック
が、フレームメモリから読み出された後、続いて、番号
２のマクロブロックが読み出される。通常DRAMで構成さ
れるフレームメモリは、１ラインが２個または３個程度
のページに区分されており、読み出しアドレスが不連続
となるため、メモリページミスの発生頻度が高くなる。
処理では、例えば、予測マクロブロックが、マクロブロ
ック単位で、フレームメモリから読み出される。そのた
め、例えば、図１０に示す番号１の予測マクロブロック
が、フレームメモリから読み出された後、続いて、番号
２のマクロブロックが読み出される。通常DRAMで構成さ
れるフレームメモリは、１ラインが２個または３個程度
のページに区分されており、読み出しアドレスが不連続
となるため、メモリページミスの発生頻度が高くなる。
【０００４】また、この順番で処理されたマクロブロッ
クは、マクロブロック毎に、フレームメモリに格納され
るが、このときも頻繁に書き込みアドレスが不連続とな
るため、メモリページミスが発生し易くなると共に、マ
クロブロック単位でデータが転送されるため、フレーム
メモリのバンド幅の使用効率が悪くなるという課題があ
った。
クは、マクロブロック毎に、フレームメモリに格納され
るが、このときも頻繁に書き込みアドレスが不連続とな
るため、メモリページミスが発生し易くなると共に、マ
クロブロック単位でデータが転送されるため、フレーム
メモリのバンド幅の使用効率が悪くなるという課題があ
った。
【０００５】本発明は、このような状況に鑑みてなされ
たものであり、フレームメモリのバンド幅の使用効率を
改善することを可能とするものである。
たものであり、フレームメモリのバンド幅の使用効率を
改善することを可能とするものである。
【０００６】
【課題を解決するための手段】請求項１に記載の画像処
理装置は、入力された画像データをスライス単位で復号
する復号手段と、復号手段により復号された画像データ
を、スライス単位で記憶する第１の記憶手段と、復号手
段により復号された画像データを、フレーム単位で記憶
する第２の記憶手段と、第１の記憶手段に記憶された画
像データを、スライス単位で、第２の記憶手段に転送す
る第１の転送手段とを備えることを特徴とする。
理装置は、入力された画像データをスライス単位で復号
する復号手段と、復号手段により復号された画像データ
を、スライス単位で記憶する第１の記憶手段と、復号手
段により復号された画像データを、フレーム単位で記憶
する第２の記憶手段と、第１の記憶手段に記憶された画
像データを、スライス単位で、第２の記憶手段に転送す
る第１の転送手段とを備えることを特徴とする。
【０００７】請求項４に記載の画像処理方法は、入力さ
れた画像データをスライス単位で復号する復号ステップ
と、復号ステップで復号された画像データを、スライス
単位で記憶する第１の記憶ステップと、復号ステップで
復号された画像データを、フレーム単位で記憶する第２
の記憶ステップと、第１の記憶ステップで記憶された画
像データを、スライス単位で、第２の記憶ステップでの
処理のために転送する転送ステップとを含むことを特徴
とする。
れた画像データをスライス単位で復号する復号ステップ
と、復号ステップで復号された画像データを、スライス
単位で記憶する第１の記憶ステップと、復号ステップで
復号された画像データを、フレーム単位で記憶する第２
の記憶ステップと、第１の記憶ステップで記憶された画
像データを、スライス単位で、第２の記憶ステップでの
処理のために転送する転送ステップとを含むことを特徴
とする。
【０００８】請求項５に記載の提供媒体は、入力された
画像データをスライス単位で復号する復号ステップと、
復号ステップで復号された画像データを、スライス単位
で記憶する第１の記憶ステップと、復号ステップで復号
された画像データを、フレーム単位で記憶する第２の記
憶ステップと、第１の記憶ステップで記憶された画像デ
ータを、スライス単位で、第２の記憶ステップでの処理
のために転送する転送ステップとを含む処理を画像処理
装置に実行させるコンピュータが読み取り可能なプログ
ラムを提供することを特徴とする。
画像データをスライス単位で復号する復号ステップと、
復号ステップで復号された画像データを、スライス単位
で記憶する第１の記憶ステップと、復号ステップで復号
された画像データを、フレーム単位で記憶する第２の記
憶ステップと、第１の記憶ステップで記憶された画像デ
ータを、スライス単位で、第２の記憶ステップでの処理
のために転送する転送ステップとを含む処理を画像処理
装置に実行させるコンピュータが読み取り可能なプログ
ラムを提供することを特徴とする。
【０００９】請求項６に記載の画像処理装置は、入力さ
れた画像データをスライス単位で復号する復号手段と、
復号手段により復号された画像データを、スライス単位
で記憶する第１の記憶手段と、復号手段により復号され
た画像データを、フレーム単位で記憶する第２の記憶手
段と、スライスに含まれるマクロブロックのうち、ノン
イントラマクロブロックに対応する予測マクロブロック
の画像データを、第２の記憶手段から、第２の記憶手段
のアドレスの順番に読みだして、第１の記憶手段に転送
する転送手段とを備えることを特徴とする。
れた画像データをスライス単位で復号する復号手段と、
復号手段により復号された画像データを、スライス単位
で記憶する第１の記憶手段と、復号手段により復号され
た画像データを、フレーム単位で記憶する第２の記憶手
段と、スライスに含まれるマクロブロックのうち、ノン
イントラマクロブロックに対応する予測マクロブロック
の画像データを、第２の記憶手段から、第２の記憶手段
のアドレスの順番に読みだして、第１の記憶手段に転送
する転送手段とを備えることを特徴とする。
【００１０】請求項７に記載の画像処理方法は、入力さ
れた画像データをスライス単位で復号する復号ステップ
と、復号ステップにより復号された画像データを、スラ
イス単位で記憶する第１の記憶ステップと、復号ステッ
プにより復号された画像データを、フレーム単位で記憶
する第２の記憶ステップと、第２の記憶ステップで記憶
された、スライスに含まれるマクロブロックのうち、ノ
ンイントラマクロブロックに対応する予測マクロブロッ
クの画像データを、第２の記憶ステップでのアドレスの
順番に読みだして、第１の記憶ステップでの処理のため
に転送する転送ステップとを含むことを特徴とする。
れた画像データをスライス単位で復号する復号ステップ
と、復号ステップにより復号された画像データを、スラ
イス単位で記憶する第１の記憶ステップと、復号ステッ
プにより復号された画像データを、フレーム単位で記憶
する第２の記憶ステップと、第２の記憶ステップで記憶
された、スライスに含まれるマクロブロックのうち、ノ
ンイントラマクロブロックに対応する予測マクロブロッ
クの画像データを、第２の記憶ステップでのアドレスの
順番に読みだして、第１の記憶ステップでの処理のため
に転送する転送ステップとを含むことを特徴とする。
【００１１】請求項８に記載の提供媒体は、入力された
画像データをスライス単位で復号する復号ステップと、
復号ステップにより復号された画像データを、スライス
単位で記憶する第１の記憶ステップと、復号ステップに
より復号された画像データを、フレーム単位で記憶する
第２の記憶ステップと、第２の記憶ステップで記憶され
た、スライスに含まれるマクロブロックのうち、ノンイ
ントラマクロブロックに対応する予測マクロブロックの
画像データを、第２の記憶ステップでのアドレスの順番
に読みだして、第１の記憶ステップでの処理のために転
送する転送ステップとを含む処理を画像処理装置に実行
させるコンピュータが読み取り可能なプログラムを提供
することを特徴とする。
画像データをスライス単位で復号する復号ステップと、
復号ステップにより復号された画像データを、スライス
単位で記憶する第１の記憶ステップと、復号ステップに
より復号された画像データを、フレーム単位で記憶する
第２の記憶ステップと、第２の記憶ステップで記憶され
た、スライスに含まれるマクロブロックのうち、ノンイ
ントラマクロブロックに対応する予測マクロブロックの
画像データを、第２の記憶ステップでのアドレスの順番
に読みだして、第１の記憶ステップでの処理のために転
送する転送ステップとを含む処理を画像処理装置に実行
させるコンピュータが読み取り可能なプログラムを提供
することを特徴とする。
【００１２】請求項１に記載の画像処理装置、請求項４
に記載の画像処理方法、および請求項５に記載の提供媒
体においては、入力された画像データは、スライス単位
で復号処理され、さらに、復号処理された画像データ
は、スライス単位で、転送される。
に記載の画像処理方法、および請求項５に記載の提供媒
体においては、入力された画像データは、スライス単位
で復号処理され、さらに、復号処理された画像データ
は、スライス単位で、転送される。
【００１３】請求項６に記載の画像処理装置、請求項７
に記載の画像処理方法、および請求項８に記載の提供媒
体においては、ノンイントラマクロブロックに対応する
予測マクロブロックの画像データが、アドレスの順番
に、に転送される。
に記載の画像処理方法、および請求項８に記載の提供媒
体においては、ノンイントラマクロブロックに対応する
予測マクロブロックの画像データが、アドレスの順番
に、に転送される。
【００１４】
【発明の実施の形態】以下に本発明の実施の形態を説明
するが、特許請求の範囲に記載の発明の各手段と、以下
の実施の形態との対応関係を明らかにするために、各手
段の後の括弧内に、対応する実施の形態（但し一例）を
付加して本発明の特徴を記述すると、次のようになる。
但し勿論この記載は、各手段を記載したものに限定する
ことを意味するものではない。
するが、特許請求の範囲に記載の発明の各手段と、以下
の実施の形態との対応関係を明らかにするために、各手
段の後の括弧内に、対応する実施の形態（但し一例）を
付加して本発明の特徴を記述すると、次のようになる。
但し勿論この記載は、各手段を記載したものに限定する
ことを意味するものではない。
【００１５】即ち、請求項１に記載の画像処理装置は、
入力された画像データをスライス単位で復号する復号手
段（例えば、図１のMPEGデコード部１２）と、復号手段
により復号された画像データを、スライス単位で記憶す
る第１の記憶手段（例えば、図１のキャッシュメモリ
７）と、復号手段により復号された画像データを、フレ
ーム単位で記憶する第２の記憶手段（例えば、図１のフ
レームメモリ５）と、第１の記憶手段に記憶された画像
データを、スライス単位で、第２の記憶手段に転送する
第１の転送手段（例えば、図２のDMAC６）とを備えるこ
とを特徴とする。
入力された画像データをスライス単位で復号する復号手
段（例えば、図１のMPEGデコード部１２）と、復号手段
により復号された画像データを、スライス単位で記憶す
る第１の記憶手段（例えば、図１のキャッシュメモリ
７）と、復号手段により復号された画像データを、フレ
ーム単位で記憶する第２の記憶手段（例えば、図１のフ
レームメモリ５）と、第１の記憶手段に記憶された画像
データを、スライス単位で、第２の記憶手段に転送する
第１の転送手段（例えば、図２のDMAC６）とを備えるこ
とを特徴とする。
【００１６】請求項６に記載の画像処理装置は、入力さ
れた画像データをスライス単位で復号する復号手段（例
えば、図１のMPEGデコード部１２）と、復号手段により
復号された画像データを、スライス単位で記憶する第１
の記憶手段（例えば、図１のキャッシュメモリ７）と、
復号手段により復号された画像データを、フレーム単位
で記憶する第２の記憶手段（例えば、図１のフレームメ
モリ５）と、スライスに含まれるマクロブロックのう
ち、ノンイントラマクロブロックに対応する予測マクロ
ブロックの画像データを、第２の記憶手段から、第２の
記憶手段のアドレスの順番に読みだして、第１の記憶手
段に転送する転送手段（例えば、図１のコントローラ１
４）とを備えることを特徴とする。
れた画像データをスライス単位で復号する復号手段（例
えば、図１のMPEGデコード部１２）と、復号手段により
復号された画像データを、スライス単位で記憶する第１
の記憶手段（例えば、図１のキャッシュメモリ７）と、
復号手段により復号された画像データを、フレーム単位
で記憶する第２の記憶手段（例えば、図１のフレームメ
モリ５）と、スライスに含まれるマクロブロックのう
ち、ノンイントラマクロブロックに対応する予測マクロ
ブロックの画像データを、第２の記憶手段から、第２の
記憶手段のアドレスの順番に読みだして、第１の記憶手
段に転送する転送手段（例えば、図１のコントローラ１
４）とを備えることを特徴とする。
【００１７】図１は、MPEG２(Moving Picture Experts
Group 2)方式で符号化（エンコード）されたデータを復
号（デコード）する画像復号装置の構成例を表してい
る。チューナ１により受信された画像データは、復調処
理部２において復調処理され、誤り訂正処理部３によ
り、誤り訂正処理される。さらに、誤り訂正処理された
画像データは、ソフトウェア処理部４に送られる。この
ソフトウェア処理部４は、CPUによって実行されるソフ
トウェアプログラムによって構成される。デマルチプレ
クサ部１１は、入力されたデータを、チャンネル毎に画
像データとオーディオデータとにデマルチプレクスす
る。デマルチプレクスされた画像データは、MPEGデコー
ド部１２においてMPEG方式でデコードされる。MPEGデコ
ード部１２の出力は、画枠変換処理部１３において、例
えば、ハイビジョンに代表される高品位テレビジョン信
号の画枠から、NTSC方式のテレビジョン信号の画枠に、
画枠変換処理される。また、コントローラ１４は、MPEG
デコード部１２の他、ソフトウェア処理部４の各部を制
御すると共に、画像データの処理に際し、キャッシュメ
モリ７を随時使用する。DMAC(Direct Memory Access Co
ntroler)６は、キャッシュメモリ７からフレームメモリ
５へのDMA転送を制御する。フレームメモリ５は、例え
ば、DRAMで構成される。フレームメモリ５から、処理さ
れた画像データが、図示されていない画像出力装置へと
出力される。
Group 2)方式で符号化（エンコード）されたデータを復
号（デコード）する画像復号装置の構成例を表してい
る。チューナ１により受信された画像データは、復調処
理部２において復調処理され、誤り訂正処理部３によ
り、誤り訂正処理される。さらに、誤り訂正処理された
画像データは、ソフトウェア処理部４に送られる。この
ソフトウェア処理部４は、CPUによって実行されるソフ
トウェアプログラムによって構成される。デマルチプレ
クサ部１１は、入力されたデータを、チャンネル毎に画
像データとオーディオデータとにデマルチプレクスす
る。デマルチプレクスされた画像データは、MPEGデコー
ド部１２においてMPEG方式でデコードされる。MPEGデコ
ード部１２の出力は、画枠変換処理部１３において、例
えば、ハイビジョンに代表される高品位テレビジョン信
号の画枠から、NTSC方式のテレビジョン信号の画枠に、
画枠変換処理される。また、コントローラ１４は、MPEG
デコード部１２の他、ソフトウェア処理部４の各部を制
御すると共に、画像データの処理に際し、キャッシュメ
モリ７を随時使用する。DMAC(Direct Memory Access Co
ntroler)６は、キャッシュメモリ７からフレームメモリ
５へのDMA転送を制御する。フレームメモリ５は、例え
ば、DRAMで構成される。フレームメモリ５から、処理さ
れた画像データが、図示されていない画像出力装置へと
出力される。
【００１８】図２は、図１のMPEGデコード部１２のより
詳細な構成例を表している。デマルチプレクスされた入
力画像信号は、可変長復号部３１において、可変長復号
処理される。逆量子化部３２は、可変長復号部３１より
供給された量子化ステップに基づいて、可変長復号処理
された画像データを逆量子化する。逆量子化された１ス
ライス分の画像データは、コントローラ１４を経て、キ
ャッシュメモリ７に格納される。可変長復号部３１は、
１スライス分の復号した画像データを逆量子化部３２に
出力すると共に、動きベクトルを動き補償予測部３５
に、また、量子化ステップを逆量子化部３２に出力す
る。
詳細な構成例を表している。デマルチプレクスされた入
力画像信号は、可変長復号部３１において、可変長復号
処理される。逆量子化部３２は、可変長復号部３１より
供給された量子化ステップに基づいて、可変長復号処理
された画像データを逆量子化する。逆量子化された１ス
ライス分の画像データは、コントローラ１４を経て、キ
ャッシュメモリ７に格納される。可変長復号部３１は、
１スライス分の復号した画像データを逆量子化部３２に
出力すると共に、動きベクトルを動き補償予測部３５
に、また、量子化ステップを逆量子化部３２に出力す
る。
【００１９】キャッシュメモリ７より読み出されたデー
タ（DCT係数）は、逆DCT変換部３３で、逆DCT変換（離
散コサイン変換）処理され、元の画像データに戻され
る。
タ（DCT係数）は、逆DCT変換部３３で、逆DCT変換（離
散コサイン変換）処理され、元の画像データに戻され
る。
【００２０】イントラマクロブロックの場合、逆DCT変
換部３３で、逆DCT変換処理された画像データは、その
まま、キャッシュメモリ７のスライス出力バッファ７ａ
に転送され格納される。
換部３３で、逆DCT変換処理された画像データは、その
まま、キャッシュメモリ７のスライス出力バッファ７ａ
に転送され格納される。
【００２１】ノンイントラマクロブロックの場合、動き
補償予測部３５は、可変長復号部３１より供給される動
きベクトルと、フレームメモリ５に記憶されている参照
画像を用いて予測マクロブロックを演算し、その画像デ
ータをライン単位で、キャッシュメモリ７の予測バッフ
ァ７ｂに出力し、記憶させる。演算器３４は、逆DCT変
換部３３から供給される画像データ（差分データ）と予
測バッファ７ｂから供給される予測マクロブロックとを
加算して、デコード画像データとし、スライス出力バッ
ファ７ａに転送する。そして、キャッシュメモリ７のス
ライス出力バッファ７ａに記憶された、１スライス分の
画像データは、DMAC６の制御に基づいて、フレームメモ
リ５にDMA転送される。
補償予測部３５は、可変長復号部３１より供給される動
きベクトルと、フレームメモリ５に記憶されている参照
画像を用いて予測マクロブロックを演算し、その画像デ
ータをライン単位で、キャッシュメモリ７の予測バッフ
ァ７ｂに出力し、記憶させる。演算器３４は、逆DCT変
換部３３から供給される画像データ（差分データ）と予
測バッファ７ｂから供給される予測マクロブロックとを
加算して、デコード画像データとし、スライス出力バッ
ファ７ａに転送する。そして、キャッシュメモリ７のス
ライス出力バッファ７ａに記憶された、１スライス分の
画像データは、DMAC６の制御に基づいて、フレームメモ
リ５にDMA転送される。
【００２２】図１の復号装置の動作について説明する。
チューナ１が、画像データを受信し、復調処理部２に、
その画像データを出力する。画像データを受信した復調
処理部２は、受信した画像データを復調処理し、復調処
理した画像データを、誤り訂正処理部３に出力する。
チューナ１が、画像データを受信し、復調処理部２に、
その画像データを出力する。画像データを受信した復調
処理部２は、受信した画像データを復調処理し、復調処
理した画像データを、誤り訂正処理部３に出力する。
【００２３】復調処理された画像データを受信した誤り
訂正部３は、その画像データを、誤り訂正処理し、ソフ
トウェア処理部４に出力する。誤り訂正処理された画像
データを受信したソフトウェア処理部４は、ソフトウェ
ア処理部４のデマルチプレクサ部１１において、受信し
た画像データを、チャンネル毎に画像データとオーディ
オデータにデマルチプレクスし、MPEGデコード部１２に
出力する。
訂正部３は、その画像データを、誤り訂正処理し、ソフ
トウェア処理部４に出力する。誤り訂正処理された画像
データを受信したソフトウェア処理部４は、ソフトウェ
ア処理部４のデマルチプレクサ部１１において、受信し
た画像データを、チャンネル毎に画像データとオーディ
オデータにデマルチプレクスし、MPEGデコード部１２に
出力する。
【００２４】MPEGデコード部１２は、コントローラ１４
によって制御され、キャッシュメモリ７およびフレーム
メモリ５を随時使用して画像データをデコードし、デコ
ードした画像データを画枠変換処理部１３に出力する。
画枠変換処理部１３は、デコードされた画像データを画
枠変換処理し、フレームメモリ５に格納する。そして、
フレームメモリ５は、画枠変換処理された画像データ
を、図示しない画像出力装置に出力する。
によって制御され、キャッシュメモリ７およびフレーム
メモリ５を随時使用して画像データをデコードし、デコ
ードした画像データを画枠変換処理部１３に出力する。
画枠変換処理部１３は、デコードされた画像データを画
枠変換処理し、フレームメモリ５に格納する。そして、
フレームメモリ５は、画枠変換処理された画像データ
を、図示しない画像出力装置に出力する。
【００２５】次に、図３のフローチャートを参照して、
MPEGデコード部１２の動作についてさらに説明する。ス
テップＳ１１において、可変長復号部３１は、１スライ
ス分のマクロブロックを可変長復号処理する。逆量子化
部３２は、その復調データを、逆量子化し、１スライス
分の逆量子化したデータを、一旦、キャッシュメモリ７
に格納する。これにより、画素データ（DCT係数）だけ
でなく、動きベクトル、マクロブロックタイプといった
データが、１スライス分得られる。
MPEGデコード部１２の動作についてさらに説明する。ス
テップＳ１１において、可変長復号部３１は、１スライ
ス分のマクロブロックを可変長復号処理する。逆量子化
部３２は、その復調データを、逆量子化し、１スライス
分の逆量子化したデータを、一旦、キャッシュメモリ７
に格納する。これにより、画素データ（DCT係数）だけ
でなく、動きベクトル、マクロブロックタイプといった
データが、１スライス分得られる。
【００２６】ここで、スライスについて説明する。図４
は、フレームメモリ５におけるスライスの構成を示して
いる。MPEG１では、図４のスライス２に示す例の様に、
スライスが、ラインをまたぐ（ラインの終点と異なるラ
インの始点が同一のスライスに含まれている）ことがあ
るが、ここで扱うMPEG２では、ラインの始点または終点
が、スライスの始点または終点となり、ラインをまたぐ
スライスは存在しない。そこで、この例では、１ライン
が１スライスであると仮定する。
は、フレームメモリ５におけるスライスの構成を示して
いる。MPEG１では、図４のスライス２に示す例の様に、
スライスが、ラインをまたぐ（ラインの終点と異なるラ
インの始点が同一のスライスに含まれている）ことがあ
るが、ここで扱うMPEG２では、ラインの始点または終点
が、スライスの始点または終点となり、ラインをまたぐ
スライスは存在しない。そこで、この例では、１ライン
が１スライスであると仮定する。
【００２７】次に、ステップＳ１２において、コントロ
ーラ１４は、キャッシュメモリ７に格納されている逆量
子化された１スライス分の画像データから、マクロブロ
ックタイプに基づいて、イントラマクロブロックのDCT
係数を読み出させ、MPEGデコード部１２に供給させる。
ステップＳ１３において、逆DCT変換部３３は、イント
ラマクロブロックのDCT係数を、逆DCT変換処理する。そ
して、逆DCT変換処理された画像データは、図５に示す
ように、キャッシュメモリ７のスライス出力バッファ７
ａの所定の位置に格納される。
ーラ１４は、キャッシュメモリ７に格納されている逆量
子化された１スライス分の画像データから、マクロブロ
ックタイプに基づいて、イントラマクロブロックのDCT
係数を読み出させ、MPEGデコード部１２に供給させる。
ステップＳ１３において、逆DCT変換部３３は、イント
ラマクロブロックのDCT係数を、逆DCT変換処理する。そ
して、逆DCT変換処理された画像データは、図５に示す
ように、キャッシュメモリ７のスライス出力バッファ７
ａの所定の位置に格納される。
【００２８】図５の例では、灰色の薄いグラデーション
のマスは、イントラマクロブロックを示し、それ以外の
白いマスは、ノンイントラマクロブロックを示す。同図
に示すように、スライス出力バッファ７ａには、デコー
ドが完了したイントラマクロブロックのデータが対応す
る位置に格納されている。
のマスは、イントラマクロブロックを示し、それ以外の
白いマスは、ノンイントラマクロブロックを示す。同図
に示すように、スライス出力バッファ７ａには、デコー
ドが完了したイントラマクロブロックのデータが対応す
る位置に格納されている。
【００２９】続いて、ステップＳ１５において、コント
ローラ１４は、キャッシュメモリ７に格納されたマクロ
ブロックタイプに基づいて、ノンイントラマクロブロッ
クを選別し、対応する動きベクトルを復元する。
ローラ１４は、キャッシュメモリ７に格納されたマクロ
ブロックタイプに基づいて、ノンイントラマクロブロッ
クを選別し、対応する動きベクトルを復元する。
【００３０】そして、ステップＳ１６において、コント
ローラ１４は、動きベクトルに対応する予測マクロブロ
ックを、フレームメモリ５のアドレスの順に並び替え
る。すなわち、デコードするスライスに対して、図６の
例に示すように予測マクロブロックが分布していた場
合、フレームメモリ５のアドレス順に並び替えると、予
測マクロブロックの順番は、６、１４、１１、１５、
１、４、５、８、１６、１２、１３、１７、７、９、１
０、２、３、１８、１９のように、より上のラインの画
素を含む予測マクロブロックが、より先の予測マクロブ
ロックとなる。
ローラ１４は、動きベクトルに対応する予測マクロブロ
ックを、フレームメモリ５のアドレスの順に並び替え
る。すなわち、デコードするスライスに対して、図６の
例に示すように予測マクロブロックが分布していた場
合、フレームメモリ５のアドレス順に並び替えると、予
測マクロブロックの順番は、６、１４、１１、１５、
１、４、５、８、１６、１２、１３、１７、７、９、１
０、２、３、１８、１９のように、より上のラインの画
素を含む予測マクロブロックが、より先の予測マクロブ
ロックとなる。
【００３１】次に、ステップＳ１７において、コントロ
ーラ１４は、動き補償予測部３５を制御し、各予測マク
ロブロックを、ステップＳ１６で並べ替えた順番に、ラ
イン毎に、フレームメモリ５から読み出させ、図７に示
すように、キャッシュメモリ７の予測バッファ７ｂに格
納させる。
ーラ１４は、動き補償予測部３５を制御し、各予測マク
ロブロックを、ステップＳ１６で並べ替えた順番に、ラ
イン毎に、フレームメモリ５から読み出させ、図７に示
すように、キャッシュメモリ７の予測バッファ７ｂに格
納させる。
【００３２】例えば、図６の例では、最初にラインＬ１
の画素データの内、６番の予測マクロブロックの画素デ
ータが読み出される。ラインＬ２の画素データが読み出
されるときは、番号６の予測マクロブロックの画素デー
タに続いて、番号１４の予測マクロブロックの画素デー
タが読み出される。
の画素データの内、６番の予測マクロブロックの画素デ
ータが読み出される。ラインＬ２の画素データが読み出
されるときは、番号６の予測マクロブロックの画素デー
タに続いて、番号１４の予測マクロブロックの画素デー
タが読み出される。
【００３３】ライン毎に読み出された画素データは、図
７に示すように、ライン毎に、予測バッファ７ｂの対応
する予測マクロブロックの位置に書き込まれる。図７に
おいて、黒いマスは、処理中のスライスのデコード済み
のイントラマクロブロックを示し、灰色のグラデーショ
ンのマスは、キャッシュメモリ７のスライス出力バッフ
ァ７ａに格納済みとなっているそのイントラマクロブロ
ックを示す。また、実線で囲まれた白のマスは、予測バ
ッファ７ｂに記憶されている予測マクロブロックを示
す。予測マクロブロックは、処理対象スライスのイント
ラマクロブロック以外のノンイントラマクロブロックが
対応する位置に記憶されている。
７に示すように、ライン毎に、予測バッファ７ｂの対応
する予測マクロブロックの位置に書き込まれる。図７に
おいて、黒いマスは、処理中のスライスのデコード済み
のイントラマクロブロックを示し、灰色のグラデーショ
ンのマスは、キャッシュメモリ７のスライス出力バッフ
ァ７ａに格納済みとなっているそのイントラマクロブロ
ックを示す。また、実線で囲まれた白のマスは、予測バ
ッファ７ｂに記憶されている予測マクロブロックを示
す。予測マクロブロックは、処理対象スライスのイント
ラマクロブロック以外のノンイントラマクロブロックが
対応する位置に記憶されている。
【００３４】そして、ステップＳ１８において、コント
ローラ１４は、キャッシュメモリ７に記憶されているノ
ンイントラマクロブロックを読み出させ、逆DCT変換部
３３に出力し、逆DCT変換させる。コントローラ１４
は、また、予測バッファ７ｂから予測マクロブロックを
読み出させ、演算部３４に供給させる。演算部３４は、
逆DCT変換部３３より入力されたデータと、予測バッフ
ァ７ｂより入力されたデータとを加算し、スライス出力
バッファ７ａの対応する位置（イントラマクロブロック
のデータが記憶されていない位置）に記憶させる。図８
は、このようにして１スライス分のデータが、全てデコ
ードされた状態で、スライス出力バッファ７ａに格納さ
れている状態を示している。
ローラ１４は、キャッシュメモリ７に記憶されているノ
ンイントラマクロブロックを読み出させ、逆DCT変換部
３３に出力し、逆DCT変換させる。コントローラ１４
は、また、予測バッファ７ｂから予測マクロブロックを
読み出させ、演算部３４に供給させる。演算部３４は、
逆DCT変換部３３より入力されたデータと、予測バッフ
ァ７ｂより入力されたデータとを加算し、スライス出力
バッファ７ａの対応する位置（イントラマクロブロック
のデータが記憶されていない位置）に記憶させる。図８
は、このようにして１スライス分のデータが、全てデコ
ードされた状態で、スライス出力バッファ７ａに格納さ
れている状態を示している。
【００３５】図８において、スライス出力バッファ７ａ
の灰色のグラデーションのマスは、イントラマクロブロ
ックを示し、黒のマスは、ノンイントラマクロブロック
を示す。また、予測バッファ７ｂの白いマスは、予測マ
クロブロックを示す。
の灰色のグラデーションのマスは、イントラマクロブロ
ックを示し、黒のマスは、ノンイントラマクロブロック
を示す。また、予測バッファ７ｂの白いマスは、予測マ
クロブロックを示す。
【００３６】ステップＳ１９において、コントローラ１
４は、DMAC６を制御し、スライス出力バッファ７ａに格
納されている１スライス分のデコードされたデータを、
図９に示すように、フレームメモリ５にDMA転送させ、
デコードされた画像データを、フレームメモリ５に格納
させる。フレームメモリ５は、複数のバンクを有し、コ
ントローラ１４は、以上のようにして、デコードデータ
が、書き込まれている最中のバンク以外の、既に書き込
みが完了しているバンクから、ステップＳ２０におい
て、デコードされ、記憶されている画像データを、１ラ
イン毎に読み出させ、出力させる。
４は、DMAC６を制御し、スライス出力バッファ７ａに格
納されている１スライス分のデコードされたデータを、
図９に示すように、フレームメモリ５にDMA転送させ、
デコードされた画像データを、フレームメモリ５に格納
させる。フレームメモリ５は、複数のバンクを有し、コ
ントローラ１４は、以上のようにして、デコードデータ
が、書き込まれている最中のバンク以外の、既に書き込
みが完了しているバンクから、ステップＳ２０におい
て、デコードされ、記憶されている画像データを、１ラ
イン毎に読み出させ、出力させる。
【００３７】上記のように、イントラマクロブロックと
ノンイントラマクロブロックの処理が、スライス毎に一
括処理されると、DCT係数および動きベクトルが共に差
分信号処理であるため、処理効率が向上する。
ノンイントラマクロブロックの処理が、スライス毎に一
括処理されると、DCT係数および動きベクトルが共に差
分信号処理であるため、処理効率が向上する。
【００３８】また、予測マクロブロックの読み出しにお
いて、フレームメモリ５のライン毎に、かつ、アドレス
の順番通りに読み出すので、１ラインの読み出し中に、
複数の予測ブロックのデータを読み出すことが可能とな
り、メモリのページミスの発生頻度を低下させることが
できる。
いて、フレームメモリ５のライン毎に、かつ、アドレス
の順番通りに読み出すので、１ラインの読み出し中に、
複数の予測ブロックのデータを読み出すことが可能とな
り、メモリのページミスの発生頻度を低下させることが
できる。
【００３９】更に、キャッシュメモリ７のスライス出力
バッファ７ａに格納されたデコード済みの１スライス分
のデータをDMA転送によって、フレームメモリ５に転送
するため、メモリバンド幅を効率よく使用することがで
きる。
バッファ７ａに格納されたデコード済みの１スライス分
のデータをDMA転送によって、フレームメモリ５に転送
するため、メモリバンド幅を効率よく使用することがで
きる。
【００４０】以上に置いては、スライス出力バッファ７
ａのデータをDMAC６によりDMA転送するようにしたが、
コントローラ１４によりバースト転送させてもよい。
ａのデータをDMAC６によりDMA転送するようにしたが、
コントローラ１４によりバースト転送させてもよい。
【００４１】尚、本明細書中において、上記処理を実行
するコンピュータプログラムをユーザに提供する提供媒
体には、磁気ディスク、CD-ROMなどの情報記録媒体の
他、インターネット、ディジタル衛星などのネットワー
クによる伝送媒体も含まれる。
するコンピュータプログラムをユーザに提供する提供媒
体には、磁気ディスク、CD-ROMなどの情報記録媒体の
他、インターネット、ディジタル衛星などのネットワー
クによる伝送媒体も含まれる。
【００４２】
【発明の効果】請求項１に記載の画像処理装置、請求項
４に記載の画像処理方法、および請求項５に記載の提供
媒体によれば、入力された画像データは、スライス単位
で復号処理され、さらに、復号処理された画像データ
は、スライス単位で、転送されるので、フレーム単位で
データを記憶するメモリのバンド幅の使用効率を向上さ
せることができる。
４に記載の画像処理方法、および請求項５に記載の提供
媒体によれば、入力された画像データは、スライス単位
で復号処理され、さらに、復号処理された画像データ
は、スライス単位で、転送されるので、フレーム単位で
データを記憶するメモリのバンド幅の使用効率を向上さ
せることができる。
【００４３】請求項６に記載の画像処理装置、請求項７
に記載の画像処理方法、および請求項８に記載の提供媒
体によれば、ノンイントラマクロブロックに対応する予
測マクロブロックの画像データが、フレーム単位でデー
タを記憶するメモリのアドレスの順番に、転送されるの
で、ページミスの発生頻度を低下させることができる。
に記載の画像処理方法、および請求項８に記載の提供媒
体によれば、ノンイントラマクロブロックに対応する予
測マクロブロックの画像データが、フレーム単位でデー
タを記憶するメモリのアドレスの順番に、転送されるの
で、ページミスの発生頻度を低下させることができる。
【図１】本発明を適用した画像復号装置の一実施の形態
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】図１のMPEGデコード部１２の一実施の形態の構
成を示すブロック図である。
成を示すブロック図である。
【図３】図２のMPEGデコード部１２の処理を説明するフ
ローチャートである。
ローチャートである。
【図４】スライスを説明するための図である。
【図５】イントラマクロブロックのデコードを説明する
ための図である。
ための図である。
【図６】図２のフレームメモリ５から予測マクロブロッ
クを読み出すときの例を説明する図である。
クを読み出すときの例を説明する図である。
【図７】１スライスのノンイントラマクロブロックのデ
コードを説明するための図である。
コードを説明するための図である。
【図８】１スライス全てのマクロブロックのデコードを
説明するための図である。
説明するための図である。
【図９】１スライスのデコードされたマクロブロックの
DMA転送を説明するための図である。
DMA転送を説明するための図である。
【図１０】フレームメモリから予測マクロブロックを読
み出すときの例を説明する図である。
み出すときの例を説明する図である。
４ ソフトウェア処理部， ５ フレームメモリ， ６
DMAC，７ キャッシュメモリ， ７ａ スライス出力
バッファ， ７ｂ 予測バッファ， １２ MPEGデコー
ド部， １４ コントローラ， ３１ 可変長復号部，
３２ 逆量子化部， ３３ 逆DCT変換部， ３４
演算器， ３５ 動き補償予測部
DMAC，７ キャッシュメモリ， ７ａ スライス出力
バッファ， ７ｂ 予測バッファ， １２ MPEGデコー
ド部， １４ コントローラ， ３１ 可変長復号部，
３２ 逆量子化部， ３３ 逆DCT変換部， ３４
演算器， ３５ 動き補償予測部
Claims (8)
- 【請求項１】 入力された画像データをスライス単位で
復号する復号手段と、 前記復号手段により復号された画像データを、スライス
単位で記憶する第１の記憶手段と、 前記復号手段により復号された画像データを、フレーム
単位で記憶する第２の記憶手段と、 前記第１の記憶手段に記憶された画像データを、スライ
ス単位で、前記第２の記憶手段に転送する第１の転送手
段とを備えることを特徴とする画像処理装置。 - 【請求項２】 前記復号手段は、前記スライスに含まれ
るマクロブロックのうち、イントラマクロブロックを先
に復号して前記第１の記憶手段に記憶させた後、ノンイ
ントラマクロブロックを復号して、前記第１の記憶手段
に記憶させることを特徴とする請求項１に記載の画像処
理装置。 - 【請求項３】 前記スライスを構成するノンイントラマ
クロブロックに対応する予測マクロブロックの画像デー
タを、前記第２の記憶手段から、前記第２の記憶手段の
アドレスの順番に読みだして、前記第１の記憶手段に転
送する第２の転送手段をさらに備えることを特徴とする
請求項１に記載の画像処理装置。 - 【請求項４】 入力された画像データをスライス単位で
復号する復号ステップと、 前記復号ステップで復号された画像データを、スライス
単位で記憶する第１の記憶ステップと、 前記復号ステップで復号された画像データを、フレーム
単位で記憶する第２の記憶ステップと、 前記第１の記憶ステップで記憶された画像データを、ス
ライス単位で、前記第２の記憶ステップでの処理のため
に転送する転送ステップとを含むことを特徴とする画像
処理方法。 - 【請求項５】 入力された画像データをスライス単位で
復号する復号ステップと、 前記復号ステップで復号された画像データを、スライス
単位で記憶する第１の記憶ステップと、 前記復号ステップで復号された画像データを、フレーム
単位で記憶する第２の記憶ステップと、 前記第１の記憶ステップで記憶された画像データを、ス
ライス単位で、前記第２の記憶ステップでの処理のため
に転送する転送ステップとを含む処理を画像処理装置に
実行させるコンピュータが読み取り可能なプログラムを
提供することを特徴とする提供媒体。 - 【請求項６】 入力された画像データをスライス単位で
復号する復号手段と、 前記復号手段により復号された画像データを、スライス
単位で記憶する第１の記憶手段と、 前記復号手段により復号された画像データを、フレーム
単位で記憶する第２の記憶手段と、 前記スライスに含まれるマクロブロックのうち、ノンイ
ントラマクロブロックに対応する予測マクロブロックの
画像データを、前記第２の記憶手段から、前記第２の記
憶手段のアドレスの順番に読みだして、前記第１の記憶
手段に転送する転送手段とを備えることを特徴とする画
像処理装置。 - 【請求項７】 入力された画像データをスライス単位で
復号する復号ステップと、 前記復号ステップにより復号された画像データを、スラ
イス単位で記憶する第１の記憶ステップと、 前記復号ステップにより復号された画像データを、フレ
ーム単位で記憶する第２の記憶ステップと、 前記第２の記憶ステップで記憶された、前記スライスに
含まれるマクロブロックのうち、ノンイントラマクロブ
ロックに対応する予測マクロブロックの画像データを、
前記第２の記憶ステップでのアドレスの順番に読みだし
て、前記第１の記憶ステップでの処理のために転送する
転送ステップとを含むことを特徴とする画像処理方法。 - 【請求項８】 入力された画像データをスライス単位で
復号する復号ステップと、 前記復号ステップにより復号された画像データを、スラ
イス単位で記憶する第１の記憶ステップと、 前記復号ステップにより復号された画像データを、フレ
ーム単位で記憶する第２の記憶ステップと、 前記第２の記憶ステップで記憶された、前記スライスに
含まれるマクロブロックのうち、ノンイントラマクロブ
ロックに対応する予測マクロブロックの画像データを、
前記第２の記憶ステップでのアドレスの順番に読みだし
て、前記第１の記憶ステップでの処理のために転送する
転送ステップとを含む処理を画像処理装置に実行させる
コンピュータが読み取り可能なプログラムを提供するこ
とを特徴とする提供媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34551698A JP2000175201A (ja) | 1998-12-04 | 1998-12-04 | 画像処理装置及び方法、並びに提供媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34551698A JP2000175201A (ja) | 1998-12-04 | 1998-12-04 | 画像処理装置及び方法、並びに提供媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000175201A true JP2000175201A (ja) | 2000-06-23 |
Family
ID=18377119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34551698A Withdrawn JP2000175201A (ja) | 1998-12-04 | 1998-12-04 | 画像処理装置及び方法、並びに提供媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000175201A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100489040B1 (ko) * | 2000-12-28 | 2005-05-11 | 엘지전자 주식회사 | 동영상 부호화기, 동영상 복호화기에서 슬라이스 메모리와프레임 메모리간의 데이터 처리 방법 |
| JP2007524309A (ja) * | 2004-02-20 | 2007-08-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ビデオ復号の方法 |
| CN100369024C (zh) * | 2005-01-17 | 2008-02-13 | 北京中星微电子有限公司 | 直接存储访问控制装置和图像处理***以及传输方法 |
| WO2008136178A1 (ja) * | 2007-04-26 | 2008-11-13 | Panasonic Corporation | 動き検出装置、動き検出方法、及び動き検出プログラム |
| WO2008146455A1 (ja) * | 2007-05-22 | 2008-12-04 | Panasonic Corporation | 動画像復号化装置及び動画像復号化方法 |
| US7852343B2 (en) | 2004-04-15 | 2010-12-14 | Panasonic Corporation | Burst memory access method to rectangular area |
| US8731311B2 (en) | 2006-09-26 | 2014-05-20 | Panasonic Corporation | Decoding device, decoding method, decoding program, and integrated circuit |
| US9131240B2 (en) | 2007-08-23 | 2015-09-08 | Samsung Electronics Co., Ltd. | Video decoding method and apparatus which uses double buffering |
| CN106331712A (zh) * | 2015-06-30 | 2017-01-11 | 展讯通信（上海）有限公司 | 一种视频图像压缩方法 |
| US9916251B2 (en) | 2014-12-01 | 2018-03-13 | Samsung Electronics Co., Ltd. | Display driving apparatus and cache managing method thereof |
-
1998
- 1998-12-04 JP JP34551698A patent/JP2000175201A/ja not_active Withdrawn
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100489040B1 (ko) * | 2000-12-28 | 2005-05-11 | 엘지전자 주식회사 | 동영상 부호화기, 동영상 복호화기에서 슬라이스 메모리와프레임 메모리간의 데이터 처리 방법 |
| JP2007524309A (ja) * | 2004-02-20 | 2007-08-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ビデオ復号の方法 |
| US7852343B2 (en) | 2004-04-15 | 2010-12-14 | Panasonic Corporation | Burst memory access method to rectangular area |
| CN100369024C (zh) * | 2005-01-17 | 2008-02-13 | 北京中星微电子有限公司 | 直接存储访问控制装置和图像处理***以及传输方法 |
| US8731311B2 (en) | 2006-09-26 | 2014-05-20 | Panasonic Corporation | Decoding device, decoding method, decoding program, and integrated circuit |
| WO2008136178A1 (ja) * | 2007-04-26 | 2008-11-13 | Panasonic Corporation | 動き検出装置、動き検出方法、及び動き検出プログラム |
| JP5173849B2 (ja) * | 2007-05-22 | 2013-04-03 | パナソニック株式会社 | 動画像復号化装置及び動画像復号化方法 |
| US8681862B2 (en) | 2007-05-22 | 2014-03-25 | Panasonic Corporation | Moving picture decoding apparatus and moving picture decoding method |
| WO2008146455A1 (ja) * | 2007-05-22 | 2008-12-04 | Panasonic Corporation | 動画像復号化装置及び動画像復号化方法 |
| US9131240B2 (en) | 2007-08-23 | 2015-09-08 | Samsung Electronics Co., Ltd. | Video decoding method and apparatus which uses double buffering |
| US9916251B2 (en) | 2014-12-01 | 2018-03-13 | Samsung Electronics Co., Ltd. | Display driving apparatus and cache managing method thereof |
| CN106331712A (zh) * | 2015-06-30 | 2017-01-11 | 展讯通信（上海）有限公司 | 一种视频图像压缩方法 |
| CN106331712B (zh) * | 2015-06-30 | 2019-06-25 | 展讯通信（上海）有限公司 | 一种视频图像压缩方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1446953B1 (en) | Multiple channel video transcoding | |
| KR101227667B1 (ko) | 오버랩 평활화 및 인-루프 디블록킹의 구분적 프로세싱 | |
| US6870883B2 (en) | Parallel encoding and decoding processor system and method | |
| KR20070111467A (ko) | 중간 루프 필터 데이터를 저장하는 스크래치 패드 | |
| JP2008506294A (ja) | デブロッキング・フィルタリングを実行する方法及びシステム | |
| US20060133512A1 (en) | Video decoder and associated methods of operation | |
| US6172621B1 (en) | Coding apparatus and method of same and decoding apparatus and method of same | |
| JP2007251865A (ja) | 画像データの処理装置、画像データの処理方法、画像データの処理方法のプログラム及び画像データの処理方法のプログラムを記録した記録媒体 | |
| JP2000175201A (ja) | 画像処理装置及び方法、並びに提供媒体 | |
| JP2001251620A (ja) | 画像データ処理装置及びそれに用いる動き補償処理方法 | |
| JP2007503787A (ja) | メモリ帯域幅要求が低いビデオ処理装置 | |
| JP2006279574A (ja) | 復号装置と方法 | |
| US8311123B2 (en) | TV signal processing circuit | |
| JPH11298903A (ja) | ディジタル画像復号装置及び方法、並びに提供媒体 | |
| JP2002112268A (ja) | 圧縮画像データ復号装置 | |
| JP2000175199A (ja) | 画像処理装置及び方法、並びに提供媒体 | |
| JP2007180723A (ja) | 画像処理装置及び画像処理方法 | |
| US7675972B1 (en) | System and method for multiple channel video transcoding | |
| US20030123555A1 (en) | Video decoding system and memory interface apparatus | |
| KR100636911B1 (ko) | 색도 신호의 인터리빙 기반 동영상 복호화 방법 및 그 장치 | |
| JP3861317B2 (ja) | 可変長復号装置 | |
| JP3896814B2 (ja) | 動画像復号化方法、動画像復号化装置および動画像復号化処理プログラム | |
| JP2002305746A (ja) | 画像復号処理装置および画像復号処理方法 | |
| JP2004215049A (ja) | 符号化装置および方法、復号装置および方法、並びにプログラム | |
| KR20040073095A (ko) | Ｍｐｅｇ／ｊｐｅｇ 인코딩 및 디코딩 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060207 |