JP2000165345A - Ofdm受信装置 - Google Patents
Ofdm受信装置Info
- Publication number
- JP2000165345A JP2000165345A JP10338930A JP33893098A JP2000165345A JP 2000165345 A JP2000165345 A JP 2000165345A JP 10338930 A JP10338930 A JP 10338930A JP 33893098 A JP33893098 A JP 33893098A JP 2000165345 A JP2000165345 A JP 2000165345A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- thinning
- symbol
- signal
- correlation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
出のために使用するメモリの容量を削減し、LSI化の
実現を容易にする。 【解決手段】 相関検出回路106と移動平均回路10
8との間に間引き回路107aを介在設置すると共に、
モード検出回路113と間引き制御回路114aとを備
えている。そして、モード検出回路113により受信O
FDM変調信号の伝送シンボル長モードを検出し、その
検出モードに応じて間引き制御回路114aから間引き
回路107aに対し信号間引き率を設定する。そして間
引き回路107aは、相関検出回路106の相関出力を
上記設定された信号間引き率で間引いて移動平均回路1
08に供給する。
Description
重(OFDM:Orthogonal Frequency DivisionMultipl
ex)変調方式を採用した伝送システムで使用されるOF
DM受信装置に関する。
いてディジタル変調方式の開発が盛んである。特に、地
上ディジタル放送においては、マルチパス妨害に強く、
周波数利用効率の高いOFDM変調方式が注目されてい
る。
妨害による符号間干渉を防ぐために、有効シンボル期間
の前にガード期間を付加する。図11にOFDMの1シ
ンボル波形を示す。ガード期間には、有効シンボルの後
端部の信号が巡回的に複写される。
ード期間の相関を利用してシンボル同期タイミングの検
出を行い、このシンボル同期タイミングを基準にFFT
ウィンドウタイミング及び復調回路のタイミング信号を
発生している。
M受信ベースバンド信号は先ず相関演算回路に入力さ
れ、ここでこの受信ベースバンド信号をその有効シンボ
ル長分遅延させた信号との相関が検出される。そして、
その相関出力は移動平均回路に入力され、ここでこの相
関出力をガード期間分遅延した信号との減算が行われ、
さらにその出力を積分することで移動平均が求められ
る。また、この移動平均回路の出力は、ノイズの影響を
低減するためにシンボル平均回路に入力され、この回路
においてシンボル周期で規定回数平均される。そして、
このシンボル平均回路の出力の振幅波形が振幅検出回路
で求められ、そのピーク値の検出タイミングをもとに、
同期検出回路でシンボル同期が検出される。
置は、相関演算回路において受信ベースバンド信号を有
効シンボル期間分遅延させる遅延回路が必要であり、ま
た移動平均回路においては相関出力をガード期間長遅延
させる遅延回路が必要である。さらにシンボル平均回路
では移動平均出力を1シンボル長遅延させる遅延回路が
必要である。これらの遅延回路はいずれもメモリにより
実現される。このため、装置のシンボル同期検出回路に
は大容量のメモリが必要となる。
送モードでは、有効シンボル期間としては2048、4
096、8192サンプルが考えられ、またガード期間
も有効シンボル期間の1/4、1/8、1/16、1/
32が考えられている。これらの伝送モードを受信可能
な受信装置を考えると、シンボル長の最も長いモードを
受信したときに使用する遅延回路(メモリ)が必要とな
るため、メモリは大容量となる。これは、OFDM受信
装置の廉価化のためにLSI化を考慮した場合に、重要
な問題となる。
もので、その目的とするところは、カード期間の相関を
利用したシンボル同期検出のために使用するメモリの容
量を削減し、LSI化の実現を容易にしたOFDM受信
装置を提供することにある。
にこの発明は、受信OFDM信号のガード期間の相関を
検出する相関検出手段と、この相関検出手段の相関出力
の移動平均値を検出する移動平均手段と、この移動平均
手段の出力のシンボル平均を求めるシンボル平均手段
と、このシンボル平均手段の出力をもとにシンボル同期
タイミングを検出する同期検出手段とを備えることでシ
ンボル同期を確立するOFDM受信装置にあって、上記
相関検出手段の前段位置から上記シンボル平均手段の前
段位置までの間の任意の位置に信号間引き手段を介在設
置し、この信号間引き手段により入力信号を間引いて後
段へ供給するように構成したものである。
段の後段に位置する手段に供給される信号のデータ量は
削減され、これにより後段の手段が信号処理に使用する
メモリの小容量化が可能となる。
ード期間の少なくとも一方が異なる複数のシンボル長モ
ードを有するOFDM信号を受信する場合に、受信した
OFDM信号のシンボル長モードを検出するモード検出
手段と、このモード検出手段により検出されたシンボル
長モードに応じて信号間引き手段の間引き率を制御する
間引き率制御手段とをさらに備えたことを特徴としてい
る。
ルが切り替えに伴い受信OFDM信号のシンボル長モー
ドが変更された場合に、この受信OFDM信号のシンボ
ル長モードが検出され、この検出モードに応じて信号の
間引き率が可変設定される。したがって、OFDM信号
のシンボル長モードが如何なるモードの場合でも、それ
に応じた最適な間引き処理を行うことが可能となり、こ
れによりS/Nを良好に保ちつつ、信号のデータ量を効
果的に削減してメモリ容量の低減を図ることができる。
発明に係わるOFDM受信装置の第1の実施形態を示す
回路ブロック図である。
変調信号は、チューナ101で選局されて中間周波(I
F)信号に周波数変換されたのち、アナログ/ディジタ
ル変換回路(A/D)102でディジタル信号に変換さ
れる。A/D変換回路102の出力は、直交検波回路1
03においてベースバンドの同相成分(I信号)と直交
成分(Q信号)に変換される。これらの信号は、高速フ
ーリエ変換回路(FFT)104でそれぞれFFT演算
されることで周波数軸上のデータに変換され、しかるの
ち復調回路105でそれぞれ復調信号処理をされて復調
デー夕として出力される。
受信ベースバンド信号は、ガード期間の相関を利用した
シンボル同期検出にも利用される。
れた受信ベースバンド信号は、先ず相関検出回路106
に入力される。相関検出回路106は、受信ベースバン
ド信号のガード期間の相関値を検出するもので、例えば
図2に示すように構成される。すなわち相関演算回路1
06は、遅延回路201と、複素共役回路202と、複
素乗算回路203とから構成され、上記受信ベースバン
ド信号を遅延回路201で有効シンボル期間のサンプル
分遅延させたのち、その出力の複素共役を複素共役回路
202で算出する。そして、この複素共役演算後の遅延
ベースバンド信号と、上記相関検出回路106から出力
された受信ベースバンド信号とを複素乗算回路203で
複素乗算し、これによりその相関値を出力する。
述する間引き回路107を介して移動平均回路108に
入力される。移動平均回路108は、上記相関値の移動
平均を算出するもので、例えば図3に示すように構成さ
れる。すなわち、移動平均回路108は遅延回路301
と、減算回路302と、積分回路303とから構成さ
れ、上記間引き回路107aから出力された相関出力を
遅延回路301でガード期間サンプル分遅延し、減算回
路302で上記間引き回路107aの相関出力から上記
ガード期間分遅延した相関出力を減算する。そして、そ
の減算出力を積分回路303で積分することで移動平均
値を得る。
は、続いてシンボル平均回路109に入力される。シン
ボル平均回路109は、ノイズの影響を低減するために
上記移動平均出力をシンボル周期で規定回数平均するも
ので、例えば図4に示すように構成される。すなわち、
シンボル平均回路109は、加算回路401と遅延回路
402とから構成され、上記移動平均出力と、この移動
平均出力を遅延回路402で1シンボル期間のサンプル
分遅延した出力とを加算器401で加算することで、シ
ンボル周期で平均した値を得る。
検出回路110に入力され、この振幅検出回路110で
振幅波形に変換されたのちその最大振幅値が検出され
る。そして、この最大振幅値の検出タイミングが同期検
出回路111に入力され、同期検出回路111はこの最
大振幅値の検出タイミングをもとにシンボル同期タイミ
ングを検出する。タイミング発生回路112は、上記シ
ンボル同期タイミングに同期して、上記FFT回路10
4におけるFFT演算のためのFFTウィンドウタイミ
ング発生すると共に、復調回路105の復調処理に必要
なタイミング信号を発生する。
は、上記相関検出回路106と移動平均回路108との
間に間引き回路107aを設け、さらにモード検出回路
113と間引き制御回路114aとを備えている。
6から出力された相関出力を所定の間引き率で間引いて
出力するもので、例えば図5に示すように構成される。
すなわち、相関出力は加算器501及びラッチ回路50
2により区間積分され、しかるのちラッチ回路503で
ラッチされて出力される。このラッチ回路503のラッ
チクロックは分周クロック生成回路504から与えられ
る。分周クロック生成回路504はプログラマブル分周
器からなり、後述する間引き制御回路114aから分周
比として与えられる間引き率に応じた周期のラッチクロ
ックを発生する。
路110の振幅出力から伝送シンボル長モードを表す情
報を抽出し、この抽出した伝送シンボル長モード情報を
間引き制御回路114aに与える。間引き制御回路11
4aには、伝送シンボル長モードに応じた有効シンボル
長及びガード長と、信号の間引き率との対応関係を表す
テーブルが予め記憶してある。
の一例を示すもので、(a)は有効シンボル長204
8,4096,8192の各サンプルに対応付けて信号
間引き率をそれぞれ1/4,1/8,1/16に設定し
たもので、また(b)は有効シンボル長2048サンプ
ルにおけるガード長64,128,256,512の各
サンプルに対応付けて信号間引き率をそれぞれ、なし
(1/1),1/2,4/1,1/8に設定したもので
ある。
長及びガード長に対して反比例の関係となるように設定
してある。移動平均回路108の移動平均出力のS/N
はガード期間のサンプル数で決まる。このため、上記し
たように間引き率を有効シンボル期間及びガード期間に
反比例するように設定することで、移動平均回路108
の移動平均出力のS/Nを一定に保つことが可能とな
る。
モード検出回路113から与えられた伝送シンボル長モ
ードを表す情報をキーとして上記テーブルをアクセス
し、これにより現在受信中のOFDM信号の有効シンボ
ル長及びガード長に応じた信号間引き率を読み出す。そ
して、この信号間引き率を上記間引き回路107aに与
えて間引き処理を行わせる。
ルにおけるOFDM変調信号の受信を開始すると、モー
ド検出回路113において上記OFDM変調信号に重畳
されて伝送される伝送シンボル長モードが検出され、こ
の検出モードが間引き制御回路114aに通知される。
間引き制御回路114aは、上記伝送シンボル長モード
の有効シンボル長及びガード長に応じた信号間引き率を
テーブルから読み出し、この信号間引き率に応じた分周
比を間引き回路107aに与える。
出力された相関出力は、間引き回路107aにおいて、
受信中のOFDM変調信号の有効シンボル長及びガード
長に応じた信号間引き率で信号が間引かれたのち、移動
平均回路108に供給される。このため、移動平均回路
108では上記間引き処理後のデータ量が削減された相
関出力について移動平均処理がなされ、またシンボル平
均回路109でも上記間引き処理によりデータ量が削減
された移動平均出力についてシンボル平均処理が行われ
る。このため、移動平均回路108の遅延回路301と
して用いられるメモリ、及びシンボル平均回路109の
遅延回路402として使用されるメモリの容量はそれぞ
れ削減され、この結果回路規模を縮小することができ
る。
M変調信号の伝送シンボル長モードに応じて常に最適な
値となるように、間引き制御回路114aにより可変設
定される。このため、間引き後の相関出力のS/Nは、
伝送シンボル長モードによらず一定に保たれる。
均値を検出してその値を間引きする区間積分回路により
構成しているため、単にダウンサンプリングを行う間引
き回路を用いる場合に比べて、間引き後の相関出力のS
/Nの劣化を抑えることができる。
わるOFDM受信装置の第2の実施形態を示す回路ブロ
ック図である。なお、同図において前記図1と同一部分
には同一符号を付して詳しい説明は省略する。
シンボル平均回路109との間に間引き回路107bを
介挿している。この間引き回路107bは、間引き制御
回路114bから分周比として与えられた間引き率で、
移動平均回路108から出力された相関値の移動平均出
力を間引き処理するもので、この間引き処理後の移動平
均出力をシンボル平均回路109に供給する。また、上
記間引き制御回路114bが間引き回路107bに与え
る間引き率は、モード検出回路113により検出される
OFDM変調信号の伝送シンボル長モードに応じて、常
にS/Nが一定に保たれるように制御される。
106及び移動平均回路108ではそれぞれ通常のサン
プル数で相関演算処理および移動平均処理が行われる
が、シンボル平均回路109へは間引き回路107bで
間引き処理がなされた後の相関値の移動平均出力が供給
される。このため、シンボル平均回路109では、上記
間引き回路107bの間引き処理によりデータ量が削減
された移動平均出力についてシンボル平均処理が行われ
る。このため、シンボル平均回路109の遅延回路40
2として用いられるメモリの容量は削減される。このと
き、シンボル平均回路109の遅延回路402は1シン
ボル長を遅延するものであるため、大容量のメモリが必
要であり、このメモリ容量を削減することだけでも回路
規模を十分に縮小することができる。
間引き率は受信OFDM変調信号の伝送シンボル長モー
ドに応じて常に最適な値となるように間引き制御回路1
14bにより制御される。このため、間引き後の移動平
均出力のS/Nは、伝送シンボル長モードによらず一定
に保たれる。
わるOFDM受信装置の第3の実施形態を示す回路ブロ
ック図である。なお、同図において前記図1及び図7と
同一部分には同一符号を付して詳しい説明は省略する。
平均回路108との間には間引き回路107aを介挿
し、さらにこの移動平均回路108とシンボル平均回路
109との間には間引き回路107bを介挿してある。
間引き回路107aは、間引き制御回路114cから分
周比として与えられた間引き率で、相関検出回路106
の相関出力を間引き処理するもので、この間引き処理後
の相関値を移動平均回路108に供給する。また、間引
き回路107bは、間引き制御回路114cから分周比
として与えられた間引き率で、移動平均回路108から
出力された相関値の移動平均出力を間引き処理するもの
で、この間引き処理後の移動平均出力をシンボル平均回
路109に供給する。
引き回路107a,107bに与える間引き率は、モー
ド検出回路113により検出されるOFDM変調信号の
伝送シンボル長モードに応じて、移動平均出力のS/N
が常に一定に保たれるように制御される。
108へは間引き回路107aで間引き処理がなされた
後の相関出力が供給され、またシンボル平均回路109
へは間引き回路107bでさらに間引き処理がなされた
後の相関値の移動平均出力が供給される。このため、移
動平均回路108及びシンボル平均回路109ではそれ
ぞれ、上記間引き回路107a,107bの間引き処理
によりデータ量が段階的に削減された相関値及びその移
動平均出力について移動平均処理及びシンボル平均処理
が行われる。このため、移動平均回路108の遅延回路
301として用いられるメモリと、シンボル平均回路1
09の遅延回路402として用いられるメモリの容量は
それぞれ削減され、これにより装置の回路規模を小形化
することができる。
に、信号間引き率は受信OFDM変調信号の伝送シンボ
ル長モードに応じて常に最適な値となるように間引き制
御回路114cにより制御される。このため、間引き後
の移動平均出力のS/Nは、伝送シンボル長モードによ
らず一定に保たれる。
わるOFDM受信装置の第4の実施形態を示す回路ブロ
ック図である。なお、同図において前記図1と同一部分
には同一符号を付して詳しい説明は省略する。
検出回路106との間には間引き回路107cが介挿し
てある。この間引き回路107cは、間引き制御回路1
14aから分周比として与えられた間引き率で、直交検
波回路103から出力された受信ベースバンド信号を間
引き処理するもので、この間引き処理後の受信ベースバ
ンド信号を相関検出回路106に供給する。また、上記
間引き制御回路114aが間引き回路107cに与える
間引き率は、モード検出回路113により検出されるO
FDM変調信号の伝送シンボル長モードに応じて、常に
S/Nが一定に保たれるように制御される。
106へは間引き回路107cで間引き処理がなされた
後の受信ベースバンド信号が供給される。このため、相
関検出回路106、移動平均回路108及びシンボル平
均回路109では、上記間引き回路107cの間引き処
理によりデータ量が削減された信号について、それぞれ
相関演算処理、移動平均処理及びシンボル平均処理が行
われる。このため、相関検出回路106、移動平均回路
108及びシンボル平均回路109の遅延回路201,
301,402としてそれぞれ用いられるメモリの容量
はいずれも削減される。
回路108及びシンボル平均回路109の全てのメモリ
容量が削減されることになり、これにより受信装置の回
路規模を大幅に縮小することができる。
は、間引き回路として区間積分回路を使用した場合を例
にとって説明したが、入力信号を単にダウンサンプルす
る回路を使用することもできる。
(b)に示したように、信号間引き率を全ての有効シン
ボル長及びガード長に対し反比例の関係となるように設
定した場合を例にとって説明した。しかし、例えば遅延
回路として用いるメモリに汎用のメモリを使用する場合
のように、メモリ容量が既に決まっている場合には、デ
ータ量がこのメモリ容量よりも大幅に少なくなるように
信号間引き率を設定することは無意味である。
対応する有効シンボル期間長以下の有効シンボル期間長
又は所定のガード期間長以下のガード期間長に対しては
間引き率1/1を設定し、上記有効シンボル期間長を超
える有効シンボル期間長又は上記所定のガード期間長を
超えるガード期間長に対して反比例の関係となるように
間引き率を設定する。
ものである。(a)に示す例では、メモリ容量に対応す
る有効シンボル長4096サンプル以下の各有効シンボ
ル長、つまり4096,2048に対しては信号間引き
率なし(1/1)を設定し、それ以上の有効シンボル長
8192サンプルに対してのみ信号間引き率1/2を設
定している。また(b)に示す例では、メモリ容量に対
応するガード長128サンプル以下の各ガード長、つま
り128,64に対しては信号間引き率なし(1/1)
を設定し、それ以上の各ガード長256,512サンプ
ルに対してそれぞれ信号間引き率1/2,1/4を設定
している。
を有効に利用して無駄のない効果的な信号間引きを行う
ことができる。
長モードに応じて信号間引き率を可変設定する場合を例
にとって説明したが、伝送シンボル長モードが固定され
ている場合には、間引き回路に対し間引き率を固定的に
設定しておけばよい。
回路109を備えた装置を例にとって説明したが、シン
ボル平均回路109はノイズの影響を低減するためのも
のであり、ノイズレベルが十分に低い場合にはシンボル
平均回路109は不要である。従ってこのような装置で
は、間引き回路を、図9又は図1に示したように相関検
出回路106の前段又は移動平均回路108の前段に配
置する。このようにすることで、相関検出回路106及
び移動平均回路108のメモリ容量を削減できる。
シンボル長及びガード長に対し設定する信号間引き率の
値、伝送シンボル長モードに応じた信号間引き率の設定
制御手段等についても、この発明の要旨を逸脱しない範
囲で種々変形して実施できる。
ボル同期検出部を構成する相関検出手段の前段位置から
シンボル平均手段の前段位置までの間の任意の位置に、
信号間引き手段を介在設置して、この信号間引き手段に
より入力信号を間引いて後段へ供給するように構成して
いる。
関を利用したシンボル同期検出のために使用するメモリ
の容量を削減することができ、これによりLSI化の実
現を容易にしたOFDM受信装置を提供することができ
る。
実施形態を示す回路ブロック図。
す回路ブロック図。
す回路ブロック図。
を示す回路ブロック図。
示す回路ブロック図。
との関係の一例を示す図。
実施形態を示す回路ブロック図。
実施形態を示す回路ブロック図。
実施形態を示す回路ブロック図。
率との関係の他の例を示す図。
図。
c,107d…間引き回路、108…移動平均回路、1
09…シンボル平均回路、113…モード検出回路、1
14a,114b,114c…間引き制御回路、20
1,301,402…遅延回路、202…複素共役回
路、203…複素乗算回路、302…減算回路、303
…積分回路、401…加算回路、501…加算器、50
2,503…ラッチ回路、504…分周クロック生成回
路。
Claims (4)
- 【請求項1】 1シンボルごとに有効シンボル期間とガ
ード期間とを有するOFDM信号を受信し、この受信O
FDM信号に含まれる前記ガード期間の位置をもとにシ
ンボル同期タイミングを検出するOFDM受信装置にお
いて、 前記受信OFDM信号のガード期間の相関を検出する相
関検出手段と、 この相関検出手段の相関出力の移動平均値を検出する移
動平均手段と、 この移動平均手段の出力のシンボル平均を求めるシンボ
ル平均手段と、 このシンボル平均手段の出力をもとにシンボル同期タイ
ミングを検出する同期検出手段と、 前記相関検出手段の前段位置から前記シンボル平均手段
の前段位置までの任意の位置に設けられ、入力信号を間
引いて出力する信号間引き手段とを具備したことを特徴
とするOFDM受信装置。 - 【請求項2】 有効シンボル期間及びガード期間の少な
くとも一方が異なる複数のシンボル長モードを有するO
FDM信号を受信する場合に、受信したOFDM信号の
シンボル長モードを検出するモード検出手段と、 このモード検出手段により検出されたシンボル長モード
に応じて、前記信号間引き手段の間引き率を制御する間
引き率制御手段とをさらに備えたことを特徴とする請求
項1記載のOFDM受信装置。 - 【請求項3】 前記間引き率制御手段は、有効シンボル
期間長及びガード期間長の少なくとも一方に対して反比
例の関係を有する間引き率を前記信号間引き手段に設定
することを特徴とする請求項2記載のOFDM受信装
置。 - 【請求項4】 前記間引き率制御手段は、所定の有効シ
ンボル期間長以下の有効シンボル期間長又は所定のガー
ド期間長以下のガード期間長に対しては間引きを行わせ
ず、前記所定の有効シンボル期間長を超える有効シンボ
ル期間長又は前記所定のガード期間長を超えるガード期
間長に対し反比例の関係を有する間引き率を設定するこ
とを特徴とする請求項2記載のOFDM受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33893098A JP4068242B2 (ja) | 1998-11-30 | 1998-11-30 | Ofdm受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33893098A JP4068242B2 (ja) | 1998-11-30 | 1998-11-30 | Ofdm受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000165345A true JP2000165345A (ja) | 2000-06-16 |
JP4068242B2 JP4068242B2 (ja) | 2008-03-26 |
Family
ID=18322672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33893098A Expired - Fee Related JP4068242B2 (ja) | 1998-11-30 | 1998-11-30 | Ofdm受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4068242B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002171238A (ja) * | 2000-12-05 | 2002-06-14 | Matsushita Electric Ind Co Ltd | Ofdm受信装置 |
JP2008533861A (ja) * | 2005-03-10 | 2008-08-21 | クゥアルコム・インコーポレイテッド | Ofdm通信システム用のトレンドに影響されるシンボル時間追跡 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006012628A2 (en) | 2004-07-23 | 2006-02-02 | Halton Company | Improvements for control of exhaust systems |
-
1998
- 1998-11-30 JP JP33893098A patent/JP4068242B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002171238A (ja) * | 2000-12-05 | 2002-06-14 | Matsushita Electric Ind Co Ltd | Ofdm受信装置 |
JP4511714B2 (ja) * | 2000-12-05 | 2010-07-28 | パナソニック株式会社 | Ofdm受信装置 |
JP2008533861A (ja) * | 2005-03-10 | 2008-08-21 | クゥアルコム・インコーポレイテッド | Ofdm通信システム用のトレンドに影響されるシンボル時間追跡 |
Also Published As
Publication number | Publication date |
---|---|
JP4068242B2 (ja) | 2008-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1070400B1 (en) | Orthogonal frequency division multiplexing receiver system | |
US6205188B1 (en) | Demodulating digital video broadcast signals | |
JP2879030B2 (ja) | Ofdm送信装置及び受信装置とofdm送信方法及び受信方法 | |
US6108353A (en) | Demodulating apparatus | |
EP1267539B1 (en) | Symbol synchronization in multicarrier receivers | |
JP2003318857A (ja) | デジタル放送受信機 | |
JP3058870B1 (ja) | Afc回路 | |
JP2001308821A (ja) | 復調装置及び復調方法 | |
JP3022523B1 (ja) | Ofdm方式受信装置 | |
JP2879034B1 (ja) | Ofdm受信装置 | |
JP2001292124A (ja) | 受信装置 | |
JP4309537B2 (ja) | Ofdm受信装置 | |
JP3335933B2 (ja) | Ofdm復調装置 | |
JP4511714B2 (ja) | Ofdm受信装置 | |
JP2000165345A (ja) | Ofdm受信装置 | |
JPH08265292A (ja) | Ofdm受信装置 | |
JPH10173625A (ja) | Ofdm伝送方式とofdm送受信装置 | |
JP2818155B2 (ja) | Dft回路とofdm同期復調装置 | |
WO2002017529A1 (en) | Orthogonal frequency division multiplexed signal receiving apparatus and orthogonal frequency division multiplexed signal receiving method | |
JPH10308716A (ja) | 受信装置および受信方法 | |
JP2000165338A (ja) | Ofdm受信装置 | |
JP2735008B2 (ja) | 直交周波数分割多重信号受信装置のシンボル期間検出回路 | |
JP2000068974A (ja) | Ofdm受信装置 | |
JP2003218833A (ja) | Ofdm受信装置 | |
JP2002280997A (ja) | デジタル信号受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |