JP2000164712A - 電子装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 微細で高アスペクト比の接続孔により、低抵
抗で信頼性の高い層間接続を達成できる電子装置の製造
方法を提供する。 【解決手段】 接続孔７底部に露出する下層導電層４表
面に不所望に形成された自然酸化膜等５を、希ガスの放
電プラズマ処理により清浄化するに際し、基板ステージ
温度を１００℃以上に制御する。減圧雰囲気中１００℃
以上で熱処理を加えた後、希ガスの放電プラズマ処理を
適用してもよい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電子装置の製造方法
に関し、さらに詳しくは、高集積度半導体装置をはじめ
とする電子装置の、多層配線構造の層間接続 (Intercon
nection)において、上層導電層の形成 (Metalization)
工程に入る前の、前処理工程に特徴を有する電子装置の
製造方法に関する。

【０００２】

【従来の技術】ＵＬＳＩ(Ultra Large Scale Integrate
d Circuits) 等の半導体装置の高集積化が進展し、その
設計デザインルールが微細化するとともに、多層配線構
造が多用されつつある。多層配線構造においては、層間
絶縁膜に形成された接続孔 (Via Contact Hall，以下ビ
アホールと略記する) を介して、下層導電層と上層導電
層とが電気的に接続される。このビアホールも微細化の
方向にあり、例えば最小デザインルールが０．１８μｍ
の半導体装置においては、ビアホールの開口径は０．２
４μｍ程度である。層間絶縁膜の厚さそのものは、配線
間容量や耐圧の関係から０．５μｍ程度あるので、接続
孔のアスペクト比は２程度となる。

【０００３】このような微細開口径のビアホールによ
り、低抵抗で信頼性の高い多層配線構造を実現するため
には、ビアホールの底部に露出した下層の導電層表面に
不可避的に形成された、自然酸化膜や汚染物等（以下自
然酸化膜等と略記する）を除去する前処理工程、すなわ
ち清浄化工程が不可欠である。

【０００４】ビアホール底部に露出する下層導電層表面
の自然酸化膜等は、下層導電層材料の酸化物を主体と
し、エッチング残渣やレジスト残渣あるいは吸着水分等
をも含むものである。この自然酸化膜等の除去には、Ａ
ｒ⁺ イオンによる逆スパッタリングを用いたドライ洗浄
が提案され、Ａｌ系金属等を下層導電層とするビアホー
ルの前処理等には実用化されている。Ａｒ⁺ イオンは電
界等によりその方向性を制御できるので、微細なビアホ
ール底部の自然酸化膜等の除去は容易である。しかしな
がら、ゲート電極から延在する下層導電層表面の自然酸
化膜等の除去においては、入射するＡｒ⁺ イオンによる
電荷の蓄積により、ゲート絶縁膜破壊をおこす懸念が指
摘されている。

【０００５】そこで、本発明者はビアホールを介した上
層導電層を形成する際の前処理方法として、低基板バイ
アスかつ高密度プラズマ処理装置を用いたソフトエッチ
ング方法を、特開平７−０９４４７３号公報に開示し
た。この方法によれば、低エネルギのＡｒ⁺ イオンを用
いた低ダメージの清浄化が可能である。またこれにより
懸念されるエッチングレートの低下は、プラズマ密度の
向上により補うことができる。

【０００６】

【発明が解決しようとする課題】かかる低基板バイアス
かつ高密度プラズマ処理装置を用いたソフトエッチング
による前処理法の採用により、微細化の進んだビアホー
ル底部の自然酸化膜等の清浄化に大きな進展が見られ
た。しかしながら、被処理基体表面に強固に吸着した水
分を完全に除去するには至らず、上層導電層形成時にア
ウトガスを発生したり、長期的に見るとコンタクト界面
での電気的特性を不安定にする要因となる虞れを残して
いた。

【０００７】半導体装置の高集積度化がさらに進み、例
えばゲート絶縁膜の厚さが１０ｎｍ以下となり、不純物
拡散層の深さも同様に薄膜化しつつある現状において
は、一層の低ダメージかつ安定な清浄化方法が望まれ
る。また上層導電層としてＡｌ系金属のスパッタリング
形成以外に、タングステン等の高融点金属や、低抵抗の
銅等の金属をＣＶＤ法や電界めっき法で形成する場合に
は、より厳しい清浄化度が要求される。

【０００８】本発明は、上述した背景技術の問題点を解
決することをその課題とする。すなわち本発明は、サブ
クオータミクロンのデザインルールが適用される半導体
装置等においても、被処理基体上の自然酸化膜等はもと
より、微量の吸着水をも除去ならびに清浄化でき、しか
もこの清浄化を、被処理基体に形成されたＭＯＳトラン
ジスタ等の素子にダメージを与えることなく実施でき
る、電子装置の製造方法を提供することをその課題とす
る。

【０００９】

【課題を解決するための手段】本発明の電子装置の製造
方法は、上述の課題を達成するために提案するものであ
る。すなわち、本発明の電子装置の製造方法は、被処理
基体上の下層導電層上に形成された層間絶縁膜に、この
下層導電層に臨む接続孔を開口する工程、この接続孔底
部に露出した下層導電層表面を清浄化する工程、連続的
に、少なくともこの接続孔内に上層導電層を形成する工
程を具備する電子装置の製造方法であって、この清浄化
工程は、被処理基体温度を、少なくとも１００℃以上に
制御しつつ、非酸化性ガスの放電プラズマ処理を施す工
程を含むことを特徴とする。

【００１０】また本発明の別の半導体装置の製造方法
は、被処理基体上の下層導電層上に形成された層間絶縁
膜に、この下層導電層に臨む接続孔を開口する工程、こ
の接続孔底部に露出した下層導電層表面を清浄化する工
程、連続的に、少なくともこの接続孔内に上層導電層を
形成する工程を具備する電子装置の製造方法であって、
この清浄化工程は、被処理基体に、減圧雰囲気中で少な
くとも１００℃以上の熱処理を施す工程と、この被処理
基体に、非酸化性ガスの放電プラズマ処理を施す工程と
を含むことを特徴とする。

【００１１】本発明のさらに別の半導体装置の製造方法
は、被処理基体上の下層導電層上に形成された層間絶縁
膜に、この下層導電層に臨む接続孔を開口する工程、こ
の接続孔底部に露出した下層導電層表面を清浄化する工
程、連続的に、少なくともこの接続孔内に上層導電層を
形成する工程を具備する電子装置の製造方法であって、
この清浄化工程は、被処理基体に、減圧雰囲気中で少な
くとも１００℃以上の熱処理を施す工程と、この被処理
基体温度を、少なくとも１００℃以上に制御しつつ、非
酸化性ガスの放電プラズマ処理を施す工程とを含むこと
を特徴とする。

【００１２】いずれの発明においても、この清浄化工程
は、被処理基体加熱手段を有するプラズマ処理装置にて
施し、上層導電層形成工程は、このプラズマ処理装置
に、ゲートバルブを介して連接された成膜装置にて施す
ことが望ましい。

【００１３】連続的とは、被処理基体を大気等の汚染雰
囲気に曝すことなく、真空ゲートバルブ等により成膜装
置に搬送して、次工程の上層導電層の形成工程を施すと
いうことである。かかる連続処理により、清浄化された
被処理基体の再酸化や水分等の再吸着を回避して上層導
電層を形成することができる。また非酸化性ガスとは、
Ｈｅ、Ａｒ、Ｘｅ、ＫｒあるいはＲｎ等の希ガス、ある
いはこれら希ガスとＨ₂ 、ＨＣｌあるいはＨＦ等の還元
性ガスとの混合ガスである。

【００１４】またいずれの発明においても、この清浄化
工程は、被処理基体の静電チャックを具備するプラズマ
処理装置にて施すことが望ましい。

【００１５】本発明が対象とする電子装置は、メモリ、
ロジック、ＣＣＤ (Charge CoupledDevice)、ＴＦＴ (T
hin Film Transistor) 等の高集積度半導体装置をはじ
め、多層コイル方式の薄膜磁気ヘッド装置、薄膜インダ
クタ装置、薄膜コイル装置、あるいはマイクロマシン装
置等、接続孔による多層配線あるいは電極形成が採用さ
れる微小電子装置が例示される。

【００１６】〔作用〕被処理基体を１００℃以上に制御
しつつ、非酸化性ガスの放電プラズマ処理を施すことに
より、被処理基体表面に吸着した水分が急速に脱離除去
され、またこれにより、自然酸化膜等も、より効果的に
スパッタアウトされる。

【００１７】被処理基体を減圧雰囲気中で１００℃以上
に制御して吸着水分の一部あるいは全部を脱離除去した
後に、非酸化性ガスの放電プラズマ処理を施すことによ
り、自然酸化膜等はより一層効果的に除去される。

【００１８】したがって、清浄化工程後の被処理基体表
面は、吸着水分および自然酸化膜等がいずれも存在しな
い状態が得られ、連続的に上層導電層を形成すれば、ア
ウトガスの発生がなく、埋め込み形状が向上するととも
に、コンタクト界面での接触抵抗が低減する。

【００１９】

【発明の実施の形態】まず、本発明の電子装置の製造方
法で使用したプラズマ処理装置の構成例を、図２〜図４
を参照して説明する。

【００２０】図２はトライオード平行平板型プラズマ処
理装置の概略断面図である。すなわち、プラズマ処理室
１６内には、被処理基体１０を載置するとともに、一方
の電極ともなる基板ステージ１１と、対向電極１３、お
よび平行配置されたこれら容量電極の中間位置に、格子
電極１５が配置されている。基板ステージ１１には、基
板バイアス電位を与える基板バイアス電源１２が、対向
電極１３にはプラズマ生成電源１４がそれぞれ接続され
る一方、格子電極１５は接地電位とされている。基板ス
テージ１１の温度制御手段等の詳細は後述する。なお図
２ではガス導入手段、ガス排気手段、被処理基体１０の
搬入搬出手段等の装置細部は図示を省略する。また、後
工程で被処理基体１０を真空搬送し、連続的に上層導電
層を成膜するスパッタリング装置等の成膜装置も図示し
ていない。成膜方式はＤＣスパッタリング方式の他にＥ
ＣＲスパッタリング方式、蒸着法、ＣＶＤ(Chemical Va
por Deposition) 法等、上層導電層の材料に適合した成
膜方式であれば、いかなる方法であってもよい。

【００２１】図２のプラズマ処理装置によれば、対向電
極１３と格子電極１５間に１０⁹ ｃｍ^-3台のプラズマ１
７が生成されるとともに、プラズマ生成電源１４の入力
レベルとは独立して被処理基体１０に対するイオンの入
射エネルギを制御することができる。すなわち、プラズ
マ１７中のＡｒ⁺ 等の陽イオンは、格子電極１５を通過
し、基板バイアス電源１２が形成する弱い基板バイアス
電位により、被処理基板１０に向けて入射し、その表面
を清浄化する。生成した気体状反応生成物は、ガス排気
手段により大部分が排気される。なお、対向電極１３の
裏側や、プラズマ処理室１６の周囲に磁石を配置し、プ
ラズマ１７中の電子のマグネトロン運動を用いたマグネ
トロン平行平板型プラズマ処理装置として構成すれば、
１０¹⁰ｃｍ^-3台のプラズマ密度を得ることができる。

【００２２】図３は誘導結合型プラズマ（ＩＣＰ：Indu
ctively Coupled Plasma）処理装置の概略断面図であ
る。すなわち、プラズマ処理室１６内には、被処理基体
１０を載置した基板ステージ１１が配設されている。こ
の基板ステージ１１には、基板バイアス電位を与える基
板バイアス電源１２が接続されている。基板ステージ１
１の温度制御手段等の詳細は後述する。石英やアルミナ
等の誘電体材料からなるプラズマ処理室１６の周囲に
は、誘導結合コイル１８が多重に巻回されており、ここ
にはＩＣＰ電源１９が接続されている。なお図３でもガ
ス導入手段、ガス排気手段、被処理基体１０の搬入搬出
手段等の装置細部は図示を省略する。また、後工程で被
処理基体１０を真空搬送し、連続的に上層導電層を成膜
するスパッタリング装置等の成膜装置も図示していな
い。

【００２３】図３のプラズマ処理装置によれば、誘導結
合コイル１８が形成する交番電界により、１０¹¹ｃｍ^-3
台以上の高密度のプラズマ１７を生成することができ
る。プラズマ１７中の大量のＡｒ⁺ 等の陽イオンは、基
板バイアス電源１２が形成する弱い基板バイアス電位に
より、被処理基体１０に向けて入射する。

【００２４】図２および図３のプラズマ処理装置の基板
ステージ１１の概略断面図を図４に示す。被処理基体１
０を載置する基板ステージ１１内には、ヒータ２１、お
よびエタノールやフロリナート（商標名）等の冷媒を循
環させる冷媒配管２２が配設されており、不図示の温度
センサおよび温度制御手段により、被処理基体１０の温
度を所望の温度に制御することができる。被処理基体１
０直下の基板ステージ１１表面は、放射形状等の微細な
溝が形成された石英等のセラミックスにより構成され、
その下部には静電吸着電極２０が埋め込まれている。ま
た基板ステージ１１の中心部を貫通して、Ｈｅガス等の
熱伝導ガスを導入する熱伝導媒体導入孔２３が形成され
ている。

【００２５】図４の基板ステージ１１の構成により、被
処理基体１０は基板ステージ１１表面に密着し、また熱
伝導ガスによる熱伝導効果も加わって、被処理基板１０
の温度を高精度に制御することができる。

【００２６】図２および図３に例示したプラズマ処理装
置によれば、被処理基体温度を例えば１００℃〜数１０
０℃の範囲内の所望の温度に制御するとともに、基板バ
イアス電位を数１０Ｖ〜数１００Ｖの範囲の比較的低電
位に保ちつつ、被処理基体に対して希ガスイオンおよび
水素活性種を照射することができる。したがって、低ダ
メージ条件での自然酸化膜の除去は勿論のこと、吸着水
分も充分に除去され、再汚染や再酸化の虞もなく、後の
上層導電層形成工程において、低抵抗かつ高信頼性のコ
ンタクトを形成することができる。

【００２７】つぎに電子装置の一例として高集積度半導
体装置の製造方法を例にとり、図１を参照して説明す
る。

【００２８】図１は半導体装置の製造方法の要部の工程
を示す概略断面図である。このうち、図１（ａ）は清浄
化工程を施す前の被処理基体を示す。半導体基体１上に
下層層間絶縁膜２が形成され、半導体基体１に形成され
た不図示の不純物拡散層に臨み、コンタクトホール３が
開口している。このコンタクトホール３内および下層層
間絶縁膜２上には、下層導電層４が形成されている。下
層導電層４は、下からバリア層と配線層から構成されて
いる。下層のバリア層はＴｉ、ＴｉＮ、ＴｉあるいはＴ
ｉＳｉ₂ 等の高融点金属あるいはその化合物の単層や積
層からなる。また配線層はＡｌ系金属、ＷやＭｏ等の高
融点金属、高融点金属ポリサイド、多結晶シリコン、あ
るいはＣｕ等からなる。

【００２９】この下層導電層４上に、上層層間絶縁膜６
が形成されており、ここに接続孔（ビアホール）７が開
口している。この（ビアホール）７底部に露出する下層
導電層４表面には、自然酸化膜等５が形成されている。
この自然酸化膜等５は、本来の自然酸化膜、および接続
孔７形成工程におけるエッチング残渣やレジスト残渣、
あるいは反応生成物等の有機物を含むものである。さら
に被処理基体表面には、水分の吸着層（不図示）が形成
されている。この吸着層は、層厚は極めて薄く、図示は
省略するものの、被処理基体表面に強固に付着してい
る。

【００３０】この自然酸化膜等５が存在したまま、後工
程の上層導電層形成工程に入ると、埋め込み形状の悪化
や、コンタクト抵抗の上昇等の悪影響を与える。したが
って、本発明はこの自然酸化膜等５を、完全に、しかも
半導体基体に形成されたＭＯＳトランジスタ等の素子に
ダメージを与えることなく、除去することを目的とす
る。

【００３１】図１（ｂ）はこの自然酸化膜等５を除去し
つつある清浄化工程を示す。すなわち、非酸化性ガスの
放電プラズマ処理、ここではＡｒ⁺ イオンの照射処理に
より自然酸化膜等５をスパッタアウトしている状態を模
式的に示している。このとき、被処理基体温度は１００
℃以上に制御されている。あるいは被処理基体はすでに
減圧雰囲気中で加熱処理されている。この状態では吸着
水分も同時に除去される。被処理基体を予備加熱すれ
ば、ほとんどの吸着水分はすでに除去されているが、こ
の放電プラズマ処理により、ほぼ完全に除去される。希
ガスとしては、一般的なＡｒの他にＸｅ、Ｋｒ、Ｈｅあ
るいはＲｎ等も使用することができる。また希ガスとと
もに、Ｈ₂ 、ＨＣｌやＨＦ等の還元性ガスを添加しても
よい。

【００３２】図１（ｃ）は清浄化された接続孔７にコン
タクトする上層導電層８を形成した状態である。上層導
電層８は、清浄化された被処理基体を大気に曝すことな
く、連続的に形成し、これをパターニングしたものであ
る。上層導電層８も、下からバリア層と配線層から構成
されている。下層のバリア層はＴｉ、ＴｉＮ、Ｔｉある
いはＴｉＳｉ₂ 等の高融点金属あるいはその化合物の単
層や積層からなる。また上層の配線層はＡｌ系金属、Ｗ
やＭｏ等の高融点金属、多結晶シリコン、あるいはＣｕ
等からなる。図１（ｃ）では接続孔７を埋め込むコンタ
クトプラグと、さらに上層層間絶縁膜６上に延在する上
層配線が一体となった構造を示すが、これらが異なる材
料で別体に構成されてもよい。

【００３３】図１は一例として接続孔７底部に露出する
下層導電層４の表面の自然酸化膜等５の清浄化工程を示
したが、さらに上層導電層８に臨む接続孔に清浄化工程
を施してもよい。さらに最終パッシベーション膜の開口
から露出するパッド電極を下層導電層とし、このパッド
電極に清浄化を施してもよい。

【００３４】本発明で好適に採用されるプラズマ生成方
式としては、ＩＣＰ方式の他に、ＴＣＰ (Transformer
Coupled Plasma) 方式、ヘリコン波プラズマ方式、ＭＣ
Ｒ (Magneticaly Cnfined Reactor)プラズマ方式あるい
はＥＣＲ (Electron Cyclotron Resonance) プラズマ方
式等が例示される。これらの装置は、１×１０¹¹ｃｍ^-3
以上の高密度プラズマ発生源である。プラズマ密度は高
い方が望ましいが、１×１０¹⁴ｃｍ^-3のプラズマ密度
は、現状の高真空プラズマ処理装置においては、ほぼ限
界値である。

【００３５】

【実施例】以下、本発明をさらに詳しく実施例により説
明する。しかしながら、これら実施例は単なる例示であ
り、本発明は以下の実施例になんら限定されるものでは
ない。

【００３６】〔実施例１〕本実施例は、図２に示したト
ライオード平行平板型プラズマ処理装置により、接続孔
底部に露出した下層導電層表面の自然酸化膜等や吸着水
分を、希ガスのスパッタエッチングにより清浄化した例
である。この工程を再度図１を参照して説明する。

【００３７】図１（ａ）に示す清浄化処理前の被処理基
体は、前述した構成であり、このうち半導体基体１はシ
リコン単結晶、下層層間絶縁膜２はＳｉＯ₂ 、下層導電
層４はＴｉＮ／Ｔｉ＝７０／３０ｎｍからなるバリア層
と、Ａｌ−０．５％Ｃｕからなる０．５μｍの厚さの配
線層との積層構造からなる。この下層導電層４上にはＳ
ｉＯ₂ からなる上層層間絶縁膜６が形成されており、こ
の下層導電層４に臨む接続孔７が形成されている。接続
孔７の開口径は約０．２４μｍ、上層層間絶縁膜６の厚
さは約０．５μｍ、接続孔７のアスペクト比は約２であ
る。

【００３８】この接続孔７の底部に露出する下層導電層
４表面には、自然酸化膜等５が不所望に形成され、さら
に吸着水分層（不図示）が強固に付着している。図１
（ａ）では、この自然酸化膜等５は説明のため実際より
厚く表示されている。

【００３９】図１（ａ）に示す被処理基体を、図２に示
すプラズマ処理装置の基板ステージ１１上に搬入し、非
酸化性ガスである希ガスの放電プラズマ処理を次の条件
で施した。 Ａｒ ２５ ｓｃｃｍ 圧力 ０．７ Ｐａ プラズマ生成電力 ６００ Ｗ（２ＭＨｚ） 基板バイアス電圧 ４００ Ｖ（１３．５６ＭＨｚ） 基板ステージ温度 １００ ℃ 時間 ６０ ｓｅｃ

【００４０】この放電プラズマ処理工程では、図１
（ｂ）のように実線の矢印で示すＡｒ⁺イオンの照射に
より、接続孔７底部の自然酸化膜等５はスパッタアウト
され、破線矢印で示す気体状反応生成物となって除去さ
れる。同時に吸着水分も除去される。本実施例でのＡｒ
⁺ イオンの照射エネルギは比較的低エネルギであり、被
処理基体１０にダメージを与える虞は小さい。低照射エ
ネルギ化によるエッチングレートの低下は、照射密度の
向上により補償される。また被処理基体１０は、１００
℃に制御された基板ステージ１１表面に静電チャックに
より密着し、さらに被処理基体１０裏面に熱伝導ガスが
導入されていることにより、被処理基体１０の面内温度
分布が均一となるので、大口径化した被処理基体１０で
あっても、均一な清浄化処理が可能である。

【００４１】清浄化された被処理基体１０は、ゲートバ
ルブを介して不図示の成膜装置の一例であるスパッタリ
ング装置のステージ上に真空搬送し、直ちに上層導電層
８を形成する。本実施例では、上層導電層８として、Ｔ
ｉＮ／Ｔｉ＝６０／３０ｎｍからなるバリア層と、Ａｌ
−０．５％Ｃｕからなる０．６μｍの厚さの配線層と
を、連続的にスパッタリング成膜した積層構造からな
る。上層導電層８を形成した状態を図１（ｃ）に示す。
上層導電層８のスパッタリング工程では、被処理基体１
０からの放出ガスが少なく、また接続孔７から露出する
下層導電層４表面が清浄化されているので、埋め込み形
状の良い、低抵抗のビアコンタクトを形成することがで
きる。上層導電層８はこの後、所望の配線パターンにエ
ッチングされるか、ＣＭＰ (Chemical mechanical poli
shing)により接続孔７内に埋め込まれてビアコンタクト
プラグとなる。

【００４２】本実施例により１００バッチ連続処理した
試料につき、１０⁴ 個のビアチェーンを形成したテスト
回路での抵抗値が、所定の値に収まったものの良品率は
１００％であった。これに対し、被処理基体の温度制御
を施さない他は、同一の条件で１００バッチ連続処理し
た試料の同じテスト回路の良品率は３０％に留まった。

【００４３】〔実施例２〕本実施例は、図３に示したＩ
ＣＰ方式のプラズマ処理装置により、接続孔底部に露出
した導電層表面の自然酸化膜等や吸着水分を、まず減圧
雰囲気中で熱処理した後、希ガスと還元性ガスの混合ガ
スにより放電プラズマ処理して清浄化した例である。こ
の工程を再度図１を参照して説明する。

【００４４】図１（ａ）に示す清浄化処理前の被処理基
体は、前実施例１と同じであり、重複する説明は省略す
る。この被処理基体を、図３に示すプラズマ処理装置の
基板ステージ１１上に搬入し、まず減圧雰囲気中での１
００℃以上の熱処理を施す。 （減圧雰囲気中熱処理条件） Ａｒ １００ ｓｃｃｍ 圧力 ３ Ｐａ 基板ステージ温度 １００ ℃ 時間 １２０ ｓｅｃ

【００４５】本熱処理条件はＡｒをフローさせながら施
す条件であるが、ガスフローは全く施さずに１０^-6Ｐａ
程度の高真空で熱処理を施してもよい。また熱処理温度
の上限は、被処理基体の構成により変わる。例えば半導
体基体の不純物拡散層のプロファイルを防止するのであ
れば７００℃程度、Ａｌ系金属層配線が形成されていれ
ば５００℃程度、有機高分子系の低誘電率層間絶縁膜が
形成されていれば２００〜３５０℃程度が上限となる。
この被処理基体の温度の上限は、実施例１における放電
プラズマ処理時の被処理基体制御温度についても同様で
ある。

【００４６】つぎにＡｒ／ＨＣｌ混合ガスによる放電プ
ラズマ処理を施す。 （放電プラズマ処理条件） Ａｒ ２５ ｓｃｃｍ ＨＣｌ ５ ｓｃｃｍ 圧力 ０．４ Ｐａ ＩＣＰ電力 １ ｋＷ（４５０ｋＨｚ） 基板バイアス電圧 ３５０ Ｖ 基板ステージ温度 １００ ℃ 時間 ６０ ｓｅｃ

【００４７】この放電プラズマ処理工程では、実施例１
に比較して高真空雰囲気でのスパッタエッチングである
ので、高密度のイオン種が散乱なく被処理基体に入射す
る。この入射エネルギは比較的低エネルギであり、図１
（ｂ）のように実線の矢印で示すＡｒ⁺ イオンの照射に
より、接続孔７底部に露出する下層導電層４表面に不所
望に形成された自然酸化膜等５はスパッタアウトされ、
破線矢印で示す気体状反応生成物となって除去される。
また同時に、添加したＨＣｌによる還元反応も加わり、
自然酸化膜等５は一層効果的に除去され、クリーンな導
電層表面が露出する。なおこの工程では、被処理基体加
熱を施こさずに放電プラズマ処理を施してもよい。吸着
水分は、この放電プラズマ処理を開始する段階では、す
でにその殆どが除去されているからである。

【００４８】清浄化された被処理基体１０は、ゲートバ
ルブを介して不図示の成膜装置の一例であるスパッタリ
ング装置のステージ上に真空搬送し、直ちに上層導電層
８を形成する。本実施例でも、上層導電層８としては、
ＴｉＮ／Ｔｉ＝６０／３０ｎｍからなるバリア層と、Ａ
ｌ−０．５％Ｃｕからなる０．６μｍの厚さの配線層と
を、連続的にスパッタリング成膜した積層構造からな
る。上層導電層８を形成した状態を図１（ｃ）に示す。
上層導電層８はこの後、所望の配線パターンにエッチン
グされるか、ＣＭＰにより接続孔７内に埋め込まれてビ
アコンタクトプラグとなる。上層導電層８は真空蒸着法
やＣＶＤ法により形成してもよい。

【００４９】本実施例により１００バッチ連続処理した
試料につき、１０⁴ 個のバイアチェーンを形成したテス
ト回路での抵抗値が、所定の値に収まったものの良品率
は同じく１００％であった。これに対し、減圧雰囲気中
での熱処理を予め施こさず、また放電プラズマ処理での
被処理基体加熱も施さない他は、同じ条件で１００バッ
チを連続処理した試料の同じテスト回路の良品率は４０
％に留まった。

【００５０】以上、本発明を２例の実施例により詳細に
説明したが、本発明はこれら実施例に何ら限定されるも
のではない。

【００５１】例えば、プラズマ処理装置として、トライ
オード平行平板型プラズマ処理装置やＩＣＰ装置の他
に、ＥＣＲプラズマ処理装置やヘリコン波プラズマ処理
装置等を採用することができる。低イオンエネルギでの
清浄化が可能という観点からは、イオン密度が１×１０
¹¹ｃｍ^-3以上の高密度プラズマ処理装置が好ましく使用
される。

【００５２】また被処理基体を減圧雰囲気中で加熱する
工程は、プラズマ処理装置に連接された真空ロードロッ
ク室等で施すこともできる。被処理基体温度を１００℃
としたが、これは吸着水分の除去効果が顕著に現れる下
限温度であり、被処理基体の構成に応じて、より高温を
選択してもよい。

【００５３】非酸化性ガスとしてＡｒを用いたが、Ｈ
ｅ、Ｘｅ、ＫｒあるいはＲｎ等他の希ガスを用いてもよ
く、また還元性ガスとしてＨＣｌの他にＨ₂ 等を添加し
て用いてもよい。

【００５４】また被処理基体上の下層導電層として、シ
リコン基板に形成されたゲート電極・配線の他に、不純
物拡散層や薄膜トランジスタの半導体膜等であってもよ
い。また半導体基体として、シリコンの他に、ＳｉＧｅ
やＧｅ、あるいはＧａＡｓ等の化合物半導体であっても
よい。その他、被処理基体の構成等、適宜変更可能であ
ることは言う迄もない。本発明は、半導体装置の他に多
層コイル方式の薄膜磁気ヘッド装置、薄膜インダクタ装
置、薄膜コイル装置、あるいはマイクロマシン装置等、
接続孔による多層配線あるいは電極形成が採用される微
小電子装置が対象となる。

【００５５】

【発明の効果】以上の説明から明らかなように、本発明
の電子装置の製造方法によれば、サブクオータミクロン
のデザインルールが適用される高集積度半導体装置等の
微細電子装置においても、被処理基体に低ダメージかつ
均一な清浄化処理を施すことができる。

【００５６】したがって、高集積度半導体装置等の電子
装置における、微細開口径かつ高アスペクト比の接続孔
による層間接続構造を、低抵抗かつ信頼性の高いものと
することができる。

【図面の簡単な説明】

【図１】本発明の電子装置の一例の、半導体装置の製造
方法の工程を説明する概略断面図である。

【図２】本発明の電子装置の製造方法に適用するプラズ
マ処理装置の概略断面図である。

【図３】本発明の電子装置の製造方法に適用する、他の
プラズマ処理装置の概略断面図である。

【図４】図２および図３のプラズマ処理装置の基板ステ
ージの概略断面図である。

【符号の説明】

１…半導体基体、２…下層層間絶縁膜、３…コンタクト
ホール、４…下層導電層、５…自然酸化膜等、６…上層
層間絶縁膜、７…接続孔（ビアホール）、８…上層導電
層 １０…被処理基体、１１…基板ステージ、１２…基板バ
イアス電源、１３…対向電極、１４…プラズマ生成電
源、１５…格子電極、１６…プラズマ処理室、１７…プ
ラズマ、１８…誘導結合コイル、１９…ＩＣＰ電源、２
０…静電吸着電極、２１…ヒータ、２２…冷媒配管、２
３…熱伝導媒体導入孔

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F004 AA06 AA09 AA14 AA16 BA05 BA14 BA20 BB22 BB26 CA04 CA06 DA23 DA24 DA29 DB03 EB01 EB03 FA01 5F033 GG00 GG02 HH04 HH08 HH09 HH11 HH18 HH19 HH20 HH26 HH27 HH33 JJ01 JJ04 JJ08 JJ09 JJ11 JJ19 JJ20 JJ26 JJ33 KK01 KK04 KK08 KK09 KK11 KK18 KK19 KK20 KK26 KK27 KK33 MM07 MM08 QQ14 QQ37 QQ92 QQ93 QQ94 QQ98 XX09

Claims (5)

【特許請求の範囲】
1. 【請求項１】 被処理基体上の下層導電層上に形成され
   た層間絶縁膜に、前記下層導電層に臨む接続孔を開口す
   る工程、 前記接続孔底部に露出した前記下層導電層表面を清浄化
   する工程、 連続的に、少なくとも前記接続孔内に上層導電層を形成
   する工程を具備する電子装置の製造方法であって、 前記清浄化工程は、 前記被処理基体温度を、少なくとも１００℃以上に制御
   しつつ、非酸化性ガスの放電プラズマ処理を施す工程を
   含むことを特徴とする電子装置の製造方法。
2. 【請求項２】 被処理基体上の下層導電層上に形成され
   た層間絶縁膜に、前記下層導電層に臨む接続孔を開口す
   る工程、 前記接続孔底部に露出した前記下層導電層表面を清浄化
   する工程、 連続的に、少なくとも前記接続孔内に上層導電層を形成
   する工程を具備する電子装置の製造方法であって、 前記清浄化工程は、 前記被処理基体に、減圧雰囲気中で少なくとも１００℃
   以上の熱処理を施す工程と、 前記被処理基体に、非酸化性ガスの放電プラズマ処理を
   施す工程とを含むことを特徴とする電子装置の製造方
   法。
3. 【請求項３】 被処理基体上の下層導電層上に形成され
   た層間絶縁膜に、前記下層導電層に臨む接続孔を開口す
   る工程、 前記接続孔底部に露出した前記下層導電層表面を清浄化
   する工程、 連続的に、少なくとも前記接続孔内に上層導電層を形成
   する工程を具備する電子装置の製造方法であって、 前記清浄化工程は、 前記被処理基体に、減圧雰囲気中で少なくとも１００℃
   以上の熱処理を施す工程と、 前記被処理基体温度を、少なくとも１００℃以上に制御
   しつつ、非酸化性ガスの放電プラズマ処理を施す工程と
   を含むことを特徴とする電子装置の製造方法。
4. 【請求項４】 前記清浄化工程は、 被処理基体加熱手段を有するプラズマ処理装置にて施
   し、 前記上層導電層形成工程は、 前記プラズマ処理装置に、ゲートバルブを介して連接さ
   れた成膜装置にて施すことを特徴とする、請求項１ない
   し請求項３いずれか１項記載の電子装置の製造方法。
5. 【請求項５】 前記清浄化工程は、 被処理基体の静電チャックを具備するプラズマ処理装置
   にて施すことを特徴とする、請求項１ないし請求項３い
   ずれか１項記載の電子装置の製造方法。