JP2000152402A - パルス幅変調方式インバータの制御装置 - Google Patents
パルス幅変調方式インバータの制御装置Info
- Publication number
- JP2000152402A JP2000152402A JP10338463A JP33846398A JP2000152402A JP 2000152402 A JP2000152402 A JP 2000152402A JP 10338463 A JP10338463 A JP 10338463A JP 33846398 A JP33846398 A JP 33846398A JP 2000152402 A JP2000152402 A JP 2000152402A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- inverter
- microprocessors
- information
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/60—Other road transportation technologies with climate change mitigation effect
- Y02T10/72—Electric energy management in electromobility
Landscapes
- Multi Processors (AREA)
- Electric Propulsion And Braking For Vehicles (AREA)
- Safety Devices In Control Systems (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 複数のマイクロプロセッサ（マイコン）を用
いたパルス幅変調方式インバータの制御装置において、
マイコンの異常時にも正常なマイコンによってインバー
タを停止処理し、インバータの信頼の低下を防ぐことに
ある。 【解決手段】 複数のマイコンＣＰＵ１，２，３および
共有メモリ４，５を有するＰＷＭ制御処理手段を備え、
マイコン間の共有メモリに該マイコン自身のインクリメ
ントカウント値（カウント値）を記憶すると共に、他の
カウント値を直接検出できない場合は、間に入ったマイ
コンがカウント値を検出して該当のマイコンの異常検知
フラグを作成して共有メモリに記憶することにより、互
いのマイコンの動作状態を検出し、異常になったマイコ
ンにはハードウォッチドッグタイマ回路７，８からのハ
ードリスタート処理を行い、正常なマイコンでは開閉器
５８の遮断またはインバータ５１へのＰＷＭ信号４１の
停止処理を行う。
いたパルス幅変調方式インバータの制御装置において、
マイコンの異常時にも正常なマイコンによってインバー
タを停止処理し、インバータの信頼の低下を防ぐことに
ある。 【解決手段】 複数のマイコンＣＰＵ１，２，３および
共有メモリ４，５を有するＰＷＭ制御処理手段を備え、
マイコン間の共有メモリに該マイコン自身のインクリメ
ントカウント値（カウント値）を記憶すると共に、他の
カウント値を直接検出できない場合は、間に入ったマイ
コンがカウント値を検出して該当のマイコンの異常検知
フラグを作成して共有メモリに記憶することにより、互
いのマイコンの動作状態を検出し、異常になったマイコ
ンにはハードウォッチドッグタイマ回路７，８からのハ
ードリスタート処理を行い、正常なマイコンでは開閉器
５８の遮断またはインバータ５１へのＰＷＭ信号４１の
停止処理を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、直流を交流に変換
するパルス幅変調方式インバータの制御装置に係り、特
に、この制御装置を構成するマイクロプロセッサの異常
時の制御技術に関する。
するパルス幅変調方式インバータの制御装置に係り、特
に、この制御装置を構成するマイクロプロセッサの異常
時の制御技術に関する。
【０００２】
【従来の技術】周知の鉄道車両用電気車におけるインバ
ータの構成を図２に示す。電車線の直流電圧源５０はそ
の電圧を供給または遮断する開閉器５８を介してスイッ
チング素子（例えば、ＩＧＢＴ（絶縁ゲート形バイポー
ラトランジスタ））で構成されるインバータ装置５１の
直流入力端子に接続され、その交流出力端には誘導電動
機５２が接続される。リレー装置１０は開閉器５８の動
作状態を制御し、運転台９は電気車の運転情報を出力
し、ＰＷＭ制御装置４０はインバータ装置５１を制御す
る。ＰＷＭ制御装置４０の機能は以下のようになってい
る。制御情報の入出力制御を行う機能１は、コンデンサ
５６の電圧６０、架線電流６２、交流三相電流６３、６
４、６５のアナログ信号入力と、運転台９からの運転情
報６９や、リレー装置１０を介した主回路の開閉器５８
の状態を知らせるリレー接点情報６８のディジタル信号
を入力する。また、リレー接点への駆動情報６７のディ
ジタル信号を出力する。運転状態を制御する機能２は、
インバータ装置５１に所要の出力電圧を発生させるため
の電圧指令及び電流指令等の演算や、主回路の開閉器状
態を制御するリレーシーケンス制御、インバータ装置５
１の保護情報の収集と保護時のシーケンス作成等を行
う。ＰＷＭ制御手段に関する機能３は、制御機能２から
の電圧指令や電流指令とインバータ装置５１の電圧６０
・交流三相電流６３、６４、６５や、誘導電動機５３の
回転周波数６６を回転検出器５３から入力して、所要の
ＰＷＭ信号４１を作成し、インバータ装置５１の主回路
素子側へ出力し、高速のＡＣＲ制御等を行う。また、電
圧・電流の情報から主回路側の異常を検出し、ＰＷＭ信
号を停止させる等の高速の保護機能も持っている。上記
の機能を実現させるため、ＰＷＭ制御装置４０は、一般
にマイクロプロセッサを用いるが、取り扱う情報や演算
量が多く、さらに高速の制御周期も要求されることか
ら、マイクロプロセッサの処理能力を考慮し、複数のマ
イクロプロセッサによって処理する構成が採用されてい
る。
ータの構成を図２に示す。電車線の直流電圧源５０はそ
の電圧を供給または遮断する開閉器５８を介してスイッ
チング素子（例えば、ＩＧＢＴ（絶縁ゲート形バイポー
ラトランジスタ））で構成されるインバータ装置５１の
直流入力端子に接続され、その交流出力端には誘導電動
機５２が接続される。リレー装置１０は開閉器５８の動
作状態を制御し、運転台９は電気車の運転情報を出力
し、ＰＷＭ制御装置４０はインバータ装置５１を制御す
る。ＰＷＭ制御装置４０の機能は以下のようになってい
る。制御情報の入出力制御を行う機能１は、コンデンサ
５６の電圧６０、架線電流６２、交流三相電流６３、６
４、６５のアナログ信号入力と、運転台９からの運転情
報６９や、リレー装置１０を介した主回路の開閉器５８
の状態を知らせるリレー接点情報６８のディジタル信号
を入力する。また、リレー接点への駆動情報６７のディ
ジタル信号を出力する。運転状態を制御する機能２は、
インバータ装置５１に所要の出力電圧を発生させるため
の電圧指令及び電流指令等の演算や、主回路の開閉器状
態を制御するリレーシーケンス制御、インバータ装置５
１の保護情報の収集と保護時のシーケンス作成等を行
う。ＰＷＭ制御手段に関する機能３は、制御機能２から
の電圧指令や電流指令とインバータ装置５１の電圧６０
・交流三相電流６３、６４、６５や、誘導電動機５３の
回転周波数６６を回転検出器５３から入力して、所要の
ＰＷＭ信号４１を作成し、インバータ装置５１の主回路
素子側へ出力し、高速のＡＣＲ制御等を行う。また、電
圧・電流の情報から主回路側の異常を検出し、ＰＷＭ信
号を停止させる等の高速の保護機能も持っている。上記
の機能を実現させるため、ＰＷＭ制御装置４０は、一般
にマイクロプロセッサを用いるが、取り扱う情報や演算
量が多く、さらに高速の制御周期も要求されることか
ら、マイクロプロセッサの処理能力を考慮し、複数のマ
イクロプロセッサによって処理する構成が採用されてい
る。
【０００３】
【発明が解決しようとする課題】このような複数のマイ
クロプロセッサによって構成された制御装置の場合、マ
イクロプロセッサの異常を速やかに検出し、保護動作を
行なわないと、インバータ装置の信頼性を低下させるこ
とにもなる。複数のマイクロプロセッサの異常処理の一
例として特開平４−１５０７０１号公報に記載の技術が
あるが、この技術は、複数のマイクロプロセッサが互い
に動作状態を常に監視しなければならず、図２のように
制御機能１と３のように内部の制御情報を共有しない場
合には、上記した課題を解決するができない。
クロプロセッサによって構成された制御装置の場合、マ
イクロプロセッサの異常を速やかに検出し、保護動作を
行なわないと、インバータ装置の信頼性を低下させるこ
とにもなる。複数のマイクロプロセッサの異常処理の一
例として特開平４−１５０７０１号公報に記載の技術が
あるが、この技術は、複数のマイクロプロセッサが互い
に動作状態を常に監視しなければならず、図２のように
制御機能１と３のように内部の制御情報を共有しない場
合には、上記した課題を解決するができない。
【０００４】本発明の課題は、複数のマイクロプロセッ
サを用いたパルス幅変調方式インバータの制御装置にお
いて、マイクロプロセッサが異常状態になっても、正常
なマイクロプロセッサによってインバータを停止処理す
ることにある。
サを用いたパルス幅変調方式インバータの制御装置にお
いて、マイクロプロセッサが異常状態になっても、正常
なマイクロプロセッサによってインバータを停止処理す
ることにある。
【０００５】
【課題を解決するための手段】上記課題は、複数のマイ
クロプロセッサに制御処理手段の機能を分担させ、共有
メモリにマイクロプロセッサ間の共有する情報を記憶さ
せると共に、情報を共有していない他のマイクロプロセ
ッサの異常検知情報を記憶させ、情報を共有するマイク
ロプロセッサ同士の動作状態を監視し、異常を検知した
とき、または、情報を共有していない他のマイクロプロ
セッサの異常を検知したとき、正常なマイクロプロセッ
サによってインバータを予め定められた手順に基づいて
停止することにより、解決される。また、マイクロプロ
セッサ間の共有メモリに該マイクロプロセッサ自身のイ
ンクリメントカウント値を記憶すると共に、他のマイク
ロプロセッサのインクリメントカウント値を直接検出で
きない場合は、間に入ったマイクロプロセッサがインク
リメントカウント値を検出して該当のマイクロプロセッ
サの異常検知フラグを作成して共有メモリに記憶するこ
とにより、互いのマイクロプロセッサの動作状態を検出
し、異常になったマイクロプロセッサにはＷＤＴ（ハー
ドウォッチドッグタイマ）回路からのハードリスタート
処理を行い、正常なマイクロプロセッサでは主回路の開
閉器の遮断またはインバータへのＰＷＭ信号の停止処理
を行うことによって、解決される。
クロプロセッサに制御処理手段の機能を分担させ、共有
メモリにマイクロプロセッサ間の共有する情報を記憶さ
せると共に、情報を共有していない他のマイクロプロセ
ッサの異常検知情報を記憶させ、情報を共有するマイク
ロプロセッサ同士の動作状態を監視し、異常を検知した
とき、または、情報を共有していない他のマイクロプロ
セッサの異常を検知したとき、正常なマイクロプロセッ
サによってインバータを予め定められた手順に基づいて
停止することにより、解決される。また、マイクロプロ
セッサ間の共有メモリに該マイクロプロセッサ自身のイ
ンクリメントカウント値を記憶すると共に、他のマイク
ロプロセッサのインクリメントカウント値を直接検出で
きない場合は、間に入ったマイクロプロセッサがインク
リメントカウント値を検出して該当のマイクロプロセッ
サの異常検知フラグを作成して共有メモリに記憶するこ
とにより、互いのマイクロプロセッサの動作状態を検出
し、異常になったマイクロプロセッサにはＷＤＴ（ハー
ドウォッチドッグタイマ）回路からのハードリスタート
処理を行い、正常なマイクロプロセッサでは主回路の開
閉器の遮断またはインバータへのＰＷＭ信号の停止処理
を行うことによって、解決される。
【０００６】
【発明の実施の形態】以下、本発明の実施形態を図面を
用いて説明する。図１は、本発明の一実施形態を示すパ
ルス幅変調方式インバータの制御装置である。図１にお
いて、図２と同じものは同一の符号である。ＣＰＵ１は
図２の制御情報の入出力制御を行う機能１の処理を分担
するマイクロプロセッサ、ＣＰＵ２は図２の運転状態を
制御する機能２の処理を分担するマイクロプロセッサ、
ＣＰＵ３は図２のＰＷＭ制御手段に関する機能３の処理
を分担するマイクロプロセッサである。共有メモリ４は
データライン３６、３７を介してＣＰＵ１とＣＰＵ２の
制御情報の授受を行い、共有メモリ５はデータライン３
８、３９を介してＣＰＵ２とＣＰＵ３の制御情報の授受
を行う。６のＷＤＴ１、７のＷＤＴ２、８のＷＤＴ３は
ＣＰＵ１、ＣＰＵ２、ＣＰＵ３にそれぞれ設けられたＷ
ＤＴ回路であり、マイクロプロセッサが正常動作時に一
定周期のパルス信号３０、３２、３４をソフト的に発生
し、このパルス信号が各ＷＤＴ回路で設定した周期以内
の範囲であれば、ハードリスタート信号３１、３３、３
５を発生せず、パルス信号３０、３２、３４が設定周期
以上変化しなかった時に、ハードリスタート信号３１、
３３、３５をマイクロプロセッサに与えるものである。
用いて説明する。図１は、本発明の一実施形態を示すパ
ルス幅変調方式インバータの制御装置である。図１にお
いて、図２と同じものは同一の符号である。ＣＰＵ１は
図２の制御情報の入出力制御を行う機能１の処理を分担
するマイクロプロセッサ、ＣＰＵ２は図２の運転状態を
制御する機能２の処理を分担するマイクロプロセッサ、
ＣＰＵ３は図２のＰＷＭ制御手段に関する機能３の処理
を分担するマイクロプロセッサである。共有メモリ４は
データライン３６、３７を介してＣＰＵ１とＣＰＵ２の
制御情報の授受を行い、共有メモリ５はデータライン３
８、３９を介してＣＰＵ２とＣＰＵ３の制御情報の授受
を行う。６のＷＤＴ１、７のＷＤＴ２、８のＷＤＴ３は
ＣＰＵ１、ＣＰＵ２、ＣＰＵ３にそれぞれ設けられたＷ
ＤＴ回路であり、マイクロプロセッサが正常動作時に一
定周期のパルス信号３０、３２、３４をソフト的に発生
し、このパルス信号が各ＷＤＴ回路で設定した周期以内
の範囲であれば、ハードリスタート信号３１、３３、３
５を発生せず、パルス信号３０、３２、３４が設定周期
以上変化しなかった時に、ハードリスタート信号３１、
３３、３５をマイクロプロセッサに与えるものである。
【０００７】図３に、本実施形態のマイクロプロセッサ
異常時の動作状態を示す。ＣＰＵ１が異常の場合、ＣＰ
Ｕ１自身にはＷＤＴ１からのリスタート信号３１でリス
タート処理を行う。ＣＰＵ２では、ＣＰＵ１のインクリ
メントカウント値が変化しないことから、ＣＰＵ１の異
常を検知し、ＣＰＵ３へＣＰＵ１が異常である情報を出
力する。ＣＰＵ３は、この異常情報を検知してＰＷＭ信
号の停止処理を行う。ＣＰＵ２が異常の場合、ＣＰＵ１
は、ＣＰＵ２のインクリメントカウント値が変化しない
ことから、ＣＰＵ２の異常を検知し、リレー装置１０に
主回路遮断信号を出力する。ＣＰＵ２自身にはＷＤＴ２
からのリスタート信号３３でリスタート処理を行う。Ｃ
ＰＵ３は、ＣＰＵ２のインクリメントカウント値が変化
しないことから、ＣＰＵ２の異常を検知し、ＰＷＭ信号
の停止処理を行う。ＣＰＵ３が異常の場合、ＣＰＵ１
は、ＣＰＵ２から出力されるＣＰＵ３の異常情報を検知
してリレー装置１０に主回路遮断信号を出力する。ＣＰ
Ｕ２では、ＣＰＵ３のインクリメントカウンタ値が変化
しないことから、ＣＰＵ３の異常を検知し、ＣＰＵ１へ
ＣＰＵ３が異常である情報を出力する。ＣＰＵ３自身に
はＷＤＴ３からのリスタート信号３５でリスタート処理
を行う。
異常時の動作状態を示す。ＣＰＵ１が異常の場合、ＣＰ
Ｕ１自身にはＷＤＴ１からのリスタート信号３１でリス
タート処理を行う。ＣＰＵ２では、ＣＰＵ１のインクリ
メントカウント値が変化しないことから、ＣＰＵ１の異
常を検知し、ＣＰＵ３へＣＰＵ１が異常である情報を出
力する。ＣＰＵ３は、この異常情報を検知してＰＷＭ信
号の停止処理を行う。ＣＰＵ２が異常の場合、ＣＰＵ１
は、ＣＰＵ２のインクリメントカウント値が変化しない
ことから、ＣＰＵ２の異常を検知し、リレー装置１０に
主回路遮断信号を出力する。ＣＰＵ２自身にはＷＤＴ２
からのリスタート信号３３でリスタート処理を行う。Ｃ
ＰＵ３は、ＣＰＵ２のインクリメントカウント値が変化
しないことから、ＣＰＵ２の異常を検知し、ＰＷＭ信号
の停止処理を行う。ＣＰＵ３が異常の場合、ＣＰＵ１
は、ＣＰＵ２から出力されるＣＰＵ３の異常情報を検知
してリレー装置１０に主回路遮断信号を出力する。ＣＰ
Ｕ２では、ＣＰＵ３のインクリメントカウンタ値が変化
しないことから、ＣＰＵ３の異常を検知し、ＣＰＵ１へ
ＣＰＵ３が異常である情報を出力する。ＣＰＵ３自身に
はＷＤＴ３からのリスタート信号３５でリスタート処理
を行う。
【０００８】図４、図５、図６に、各マイクロプロセッ
サの異常検知処理のフローチャートを示す。図４は、Ｃ
ＰＵ１がＣＰＵ２とＣＰＵ３の故障検知する処理フロー
チャートである。ＣＰＵ１は、ＣＰＵ２のインクリメン
トカウント値ＣＮＴ２１を共有メモリ４からリードし、
ＣＰＵ２が作るＣＰＵ３の異常検知フラグＤＥＴ３を共
有メモリ４からリードする。ＣＰＵ２のインクリメント
カウント値ＣＮＴ２１が一定時間以上変化しない場合は
ＣＰＵ２が異常と判断し、また、ＣＰＵ３の異常検知フ
ラグＤＥＴ３が異常値なら、ＣＰＵ３が異常と判断し、
ともにＣＰＵ異常による保護処理動作すなわち回路遮断
信号を出力する。最後に、ＣＰＵ１自身のインクリメン
トカウント値を共有メモリ４にライトする。
サの異常検知処理のフローチャートを示す。図４は、Ｃ
ＰＵ１がＣＰＵ２とＣＰＵ３の故障検知する処理フロー
チャートである。ＣＰＵ１は、ＣＰＵ２のインクリメン
トカウント値ＣＮＴ２１を共有メモリ４からリードし、
ＣＰＵ２が作るＣＰＵ３の異常検知フラグＤＥＴ３を共
有メモリ４からリードする。ＣＰＵ２のインクリメント
カウント値ＣＮＴ２１が一定時間以上変化しない場合は
ＣＰＵ２が異常と判断し、また、ＣＰＵ３の異常検知フ
ラグＤＥＴ３が異常値なら、ＣＰＵ３が異常と判断し、
ともにＣＰＵ異常による保護処理動作すなわち回路遮断
信号を出力する。最後に、ＣＰＵ１自身のインクリメン
トカウント値を共有メモリ４にライトする。
【０００９】図５は、ＣＰＵ２がＣＰＵ１とＣＰＵ３の
故障検知する処理フローチャートである。ＣＰＵ２は、
共有メモリ４からＣＰＵ１のインクリメントカウント値
ＣＮＴ１１と、共有メモリ５からＣＰＵ３のインクリメ
ントカウント値ＣＮＴ３１をそれぞれリードする。ＣＰ
Ｕ１のインクリメントカウント値ＣＮＴ１１が一定時間
以上変化しない場合はＣＰＵ１が異常と判断し、ＣＰＵ
１の異常検知フラグＤＥＴ１に異常値をセットして共有
メモリ５にライトする。また、ＣＰＵ３のインクリメン
トカウント値ＣＮＴ３１が一定時間以上変化しない場合
はＣＰＵ３が異常と判断し、ＣＰＵ３異常検知フラグＤ
ＥＴ３に異常値をセットして共有メモリ４にライトす
る。最後に、ＣＰＵ２自身のインクリメントカウント値
ＣＮＴ２１を共有メモリ４と共有メモリ５にライトす
る。
故障検知する処理フローチャートである。ＣＰＵ２は、
共有メモリ４からＣＰＵ１のインクリメントカウント値
ＣＮＴ１１と、共有メモリ５からＣＰＵ３のインクリメ
ントカウント値ＣＮＴ３１をそれぞれリードする。ＣＰ
Ｕ１のインクリメントカウント値ＣＮＴ１１が一定時間
以上変化しない場合はＣＰＵ１が異常と判断し、ＣＰＵ
１の異常検知フラグＤＥＴ１に異常値をセットして共有
メモリ５にライトする。また、ＣＰＵ３のインクリメン
トカウント値ＣＮＴ３１が一定時間以上変化しない場合
はＣＰＵ３が異常と判断し、ＣＰＵ３異常検知フラグＤ
ＥＴ３に異常値をセットして共有メモリ４にライトす
る。最後に、ＣＰＵ２自身のインクリメントカウント値
ＣＮＴ２１を共有メモリ４と共有メモリ５にライトす
る。
【００１０】図６は、ＣＰＵ３がＣＰＵ１とＣＰＵ３の
故障検知する処理フローチャートである。ＣＰＵ３は、
ＣＰＵ２のインクリメントカウント値ＣＮＴ２１を共有
メモリ５からリードし、ＣＰＵ２が作るＣＰＵ１の異常
検知フラグＤＥＴ１を共有メモリ５からリードする。Ｃ
ＰＵ２のインクリメントカウント値ＣＮＴ２１が一定時
間以上変化しない場合はＣＰＵ２が異常と判断し、ま
た、ＣＰＵ１の異常検知フラグＤＥＴ１が異常値なら、
ＣＰＵ１が異常と判断し、ともにＰＷＭ異常によるＰＷ
Ｍ信号の停止処理を行う。最後に、ＣＰＵ３自身のイン
クリメントカウント値を共有メモリ５に出力する。
故障検知する処理フローチャートである。ＣＰＵ３は、
ＣＰＵ２のインクリメントカウント値ＣＮＴ２１を共有
メモリ５からリードし、ＣＰＵ２が作るＣＰＵ１の異常
検知フラグＤＥＴ１を共有メモリ５からリードする。Ｃ
ＰＵ２のインクリメントカウント値ＣＮＴ２１が一定時
間以上変化しない場合はＣＰＵ２が異常と判断し、ま
た、ＣＰＵ１の異常検知フラグＤＥＴ１が異常値なら、
ＣＰＵ１が異常と判断し、ともにＰＷＭ異常によるＰＷ
Ｍ信号の停止処理を行う。最後に、ＣＰＵ３自身のイン
クリメントカウント値を共有メモリ５に出力する。
【００１１】これにより、本実施形態では、マイクロプ
ロセッサが異常になっても、正常なマイクロプロセッサ
によって手順に定められた停止処理を行うことができ、
そのため、インバータ装置の信頼性の低下を防ぐことが
可能になる。
ロセッサが異常になっても、正常なマイクロプロセッサ
によって手順に定められた停止処理を行うことができ、
そのため、インバータ装置の信頼性の低下を防ぐことが
可能になる。
【００１２】以上、本発明の実施形態として、インバー
タにおける実施形態を示したが、コンバータにおいても
インバータの場合と同様の効果が期待できる。また、マ
イクロプロセッサが３つの場合について説明したが、２
つであろうと４つ以上であろうとも同様の効果が得られ
るのは言うまでもない。
タにおける実施形態を示したが、コンバータにおいても
インバータの場合と同様の効果が期待できる。また、マ
イクロプロセッサが３つの場合について説明したが、２
つであろうと４つ以上であろうとも同様の効果が得られ
るのは言うまでもない。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
マイクロプロセッサが異常になっても、正常なマイクロ
プロセッサによって手順に定められたインバータの停止
処理を行うことができるので、インバータ装置の信頼性
の低下を防ぐことが可能になる。また、異常になったマ
イクロプロセッサにはＷＤＴ回路からのハードリスター
ト処理を行って初期化すると共に、再起動を可能とし、
正常なマイクロプロセッサによって予め定められた手順
に従ってインバータを停止するので、インバータ装置の
信頼性の低下を防止することができる。
マイクロプロセッサが異常になっても、正常なマイクロ
プロセッサによって手順に定められたインバータの停止
処理を行うことができるので、インバータ装置の信頼性
の低下を防ぐことが可能になる。また、異常になったマ
イクロプロセッサにはＷＤＴ回路からのハードリスター
ト処理を行って初期化すると共に、再起動を可能とし、
正常なマイクロプロセッサによって予め定められた手順
に従ってインバータを停止するので、インバータ装置の
信頼性の低下を防止することができる。
【図１】本発明の一実施形態を示すパルス幅変調方式イ
ンバータの制御装置
ンバータの制御装置
【図２】従来のインバータの制御方式を説明する図
【図３】本発明によるマイクロプロセッサ異常時の各マ
イクロプロセッサの動作を説明する図
イクロプロセッサの動作を説明する図
【図４】本発明によるマイクロプロセッサＣＰＵ１の動
作を説明するフローチャート
作を説明するフローチャート
【図５】本発明によるマイクロプロセッサＣＰＵ２の動
作を説明するフローチャート
作を説明するフローチャート
【図６】本発明によるマイクロプロセッサＣＰＵ３の動
作を説明するフローチャート
作を説明するフローチャート
ＣＰＵ１、ＣＰＵ２、ＣＰＵ３…マイクロプロセッサ、
４、５…共有メモリ、６、７、８…ＷＤＴ（ハードウォ
ッチドッグタイマ）回路、９…運転台、１０…リレー装
置、３０、３２、３４…ＣＰＵから出力されるパルス信
号、３１、３３、３５…ハードリスタート信号、４０…
ＰＷＭ制御装置、４１…ＰＷＭ信号、５０…直流電圧
源、５１…インバータ装置、５２…誘導電動機、５３…
回転検出器、５６…コンデンサ、５８…開閉器、６７…
リレー接点駆動情報、６８…リレー接点情報、６９…運
転台情報
４、５…共有メモリ、６、７、８…ＷＤＴ（ハードウォ
ッチドッグタイマ）回路、９…運転台、１０…リレー装
置、３０、３２、３４…ＣＰＵから出力されるパルス信
号、３１、３３、３５…ハードリスタート信号、４０…
ＰＷＭ制御装置、４１…ＰＷＭ信号、５０…直流電圧
源、５１…インバータ装置、５２…誘導電動機、５３…
回転検出器、５６…コンデンサ、５８…開閉器、６７…
リレー接点駆動情報、６８…リレー接点情報、６９…運
転台情報
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０２Ｍ 7/48 Ｈ０２Ｍ 7/48 Ｆ // Ｇ０６Ｆ 15/177 ６７８ Ｇ０６Ｆ 15/177 ６７８Ａ (72)発明者 豊田 瑛一 茨城県ひたちなか市市毛1070番地 株式会 社日立製作所水戸工場内 (72)発明者 伊藤 式良 東京都足立区中川四丁目13番17号 日立テ クノエンジニアリング株式会社内 (72)発明者 松橋 章 茨城県ひたちなか市市毛1070番地 株式会 社日立製作所水戸工場内 Ｆターム(参考） 5B045 AA00 GG06 HH01 JJ04 JJ13 JJ41 5H007 AA06 BB06 CA01 CB02 CB05 CC03 DA05 DB01 DB07 DC02 DC05 EA02 FA01 FA03 FA06 FA13 FA19 GA08 5H115 PA08 PC02 PG01 PI03 PU09 PV09 PV23 QN03 QN09 RB22 TO12 TO13 TO30 TR05 TU20 TW10 TZ03 TZ04 TZ11 TZ14 5H209 AA09 BB09 BB13 CC01 CC03 CC09 DD03 DD04 DD16 DD20 EE11 GG20 HH04 HH14 HH40 JJ09 SS01 SS05 SS09 TT05
Claims (4)
- 【請求項１】 複数のマイクロプロセッサおよび共有メ
モリを有する制御処理手段を備え、直流を交流に変換も
しくはその逆変換を行うパルス幅変調方式インバータの
制御装置であって、前記複数のマイクロプロセッサに前
記制御処理手段の機能を分担させ、前記共有メモリにマ
イクロプロセッサ間の共有する情報を記憶させると共
に、前記情報を共有していない他のマイクロプロセッサ
の異常検知情報を記憶させ、前記情報を共有するマイク
ロプロセッサ同士の動作状態を監視し、異常を検知した
とき、または、前記情報を共有していない他のマイクロ
プロセッサの異常を検知したとき、正常なマイクロプロ
セッサによって前記インバータを予め定められた手順に
基づいて停止することを特徴とするパルス幅変調方式イ
ンバータの制御装置。 - 【請求項２】 請求項１において、前記制御処理手段
は、前記インバータの運転情報の入力と、主回路への電
源の供給及び遮断を行う開閉器を制御するリレー装置へ
の入出力と、主回路の電圧及び電流を入力して制御する
第１の機能と、該第１の機能の入出力情報により前記イ
ンバータの運転を制御するための電圧・電流指令の演算
と、リレーシーケンスの制御と、前記インバータの保護
シーケンス制御を行う第２の機能と、該第２の機能の電
圧・電流指令を入力してＰＷＭ信号を作成し、前記イン
バータへの出力と、ＡＣＲ制御と、高速の保護処理を行
う第３の機能とを備え、該第１から第３の機能を複数の
マイクロプロセッサで分担することを特徴とするパルス
幅変調方式インバータの制御装置。 - 【請求項３】 請求項２において、複数のマイクロプロ
セッサは、前記第１の機能を処理する第１のマイクロプ
ロセッサと、該第１のマイクロプロセッサからの入出力
情報により前記第２の機能を処理する第２のマイクロプ
ロセッサと、該第２のマイクロプロセッサからの電圧・
電流指令を入力し、前記第３の機能を処理する第３のマ
イクロプロセッサとから構成され、前記第１のマイクロ
プロセッサは、前記第２、第３のマイクロプロセッサの
異常時に、予め定められた手順に基づいて前記インバー
タへの電源を遮断する遮断信号を出力し、前記第３のマ
イクロプロセッサは、前記第１、第２のマイクロプロセ
ッサの異常時に、前記インバータへのゲート信号を予め
定められた手順に基づいて停止するように制御すること
を特徴とするパルス幅変調方式インバータの制御装置。 - 【請求項４】 複数のマイクロプロセッサおよび共有メ
モリを有する制御処理手段を備え、直流を交流に変換も
しくはその逆変換を行うパルス幅変調方式インバータの
制御装置であって、マイクロプロセッサ間の共有メモリ
に該マイクロプロセッサ自身のインクリメントカウント
値を記憶すると共に、他のマイクロプロセッサのインク
リメントカウント値を直接検出できない場合は、間に入
ったマイクロプロセッサがインクリメントカウント値を
検出して該当のマイクロプロセッサの異常検知フラグを
作成して共有メモリに記憶することにより、互いのマイ
クロプロセッサの動作状態を検出し、異常になったマイ
クロプロセッサにはＷＤＴ（ハードウォッチドッグタイ
マ）回路からのハードリスタート処理を行い、正常なマ
イクロプロセッサでは主回路の開閉器の遮断または前記
インバータへのＰＷＭ信号の停止処理を行うことを特徴
とするパルス幅変調方式インバータの制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10338463A JP2000152402A (ja) | 1998-11-12 | 1998-11-12 | パルス幅変調方式インバータの制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10338463A JP2000152402A (ja) | 1998-11-12 | 1998-11-12 | パルス幅変調方式インバータの制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000152402A true JP2000152402A (ja) | 2000-05-30 |
Family
ID=18318409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10338463A Pending JP2000152402A (ja) | 1998-11-12 | 1998-11-12 | パルス幅変調方式インバータの制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000152402A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003250298A (ja) * | 2002-02-22 | 2003-09-05 | Hitachi Ltd | モータ制御装置 |
| JP2006082202A (ja) * | 2004-09-17 | 2006-03-30 | Honda Motor Co Ltd | ロボットの異常検知装置 |
| US7826962B2 (en) | 2005-06-23 | 2010-11-02 | Denso Corporation | Electronic control apparatus |
| JP2011024287A (ja) * | 2009-07-13 | 2011-02-03 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
-
1998
- 1998-11-12 JP JP10338463A patent/JP2000152402A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003250298A (ja) * | 2002-02-22 | 2003-09-05 | Hitachi Ltd | モータ制御装置 |
| JP2006082202A (ja) * | 2004-09-17 | 2006-03-30 | Honda Motor Co Ltd | ロボットの異常検知装置 |
| JP4504769B2 (ja) * | 2004-09-17 | 2010-07-14 | 本田技研工業株式会社 | 脚式移動ロボットの異常検知装置 |
| US7826962B2 (en) | 2005-06-23 | 2010-11-02 | Denso Corporation | Electronic control apparatus |
| JP2011024287A (ja) * | 2009-07-13 | 2011-02-03 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1724915B1 (en) | Independent safety processor for disabling the operation of high power devices | |
| JP5370724B2 (ja) | 安全停止回路を備えたモータ制御装置 | |
| CN110829949A (zh) | 一种电驱动***故障保护方法、装置、车辆及存储介质 | |
| CN109643959B (zh) | 电力变换装置以及逻辑电路 | |
| JP6107745B2 (ja) | 電力変換装置、及び、電力変換装置の異常診断方法 | |
| JP2002027665A (ja) | インテリジェントパワーモジュール | |
| CN110022093B (zh) | 电机控制方法及*** | |
| JPH0753037B2 (ja) | インバータの保護装置 | |
| JP2000152402A (ja) | パルス幅変調方式インバータの制御装置 | |
| EP3220539B1 (en) | Motor controller | |
| JP2018136712A (ja) | モータ制御装置 | |
| JP6093555B2 (ja) | 制御システム及び二重化制御方法 | |
| CN115149876A (zh) | 功率转换控制装置 | |
| CN110995070B (zh) | 电动机控制装置和电动机装置 | |
| JP2023509650A (ja) | モータ制御システム及びそれを備えた車両 | |
| CN109586552B (zh) | 功率单元、sto方法、用户接口控制装置和sto信号处理方法 | |
| JP2005185003A (ja) | 電力変換装置の保護装置 | |
| JP2015201978A (ja) | リンプホームシステム、その安全制御装置 | |
| JP2906789B2 (ja) | 複数のマイクロコンピュータの暴走監視回路 | |
| US20220371444A1 (en) | Fault tolerant inverter for partial phase loss in multi-phase machines | |
| WO2023026943A1 (ja) | 電力供給装置 | |
| JP7502020B2 (ja) | 保護機構を有するモータ駆動装置 | |
| CN113497574A (zh) | 电机控制装置 | |
| JPH09215103A (ja) | 電気車制御装置 | |
| JP2024041675A (ja) | 制御装置および制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040325 |