JP2000152027A - Synchronizing separator circuit - Google Patents
Synchronizing separator circuitInfo
- Publication number
- JP2000152027A JP2000152027A JP10324597A JP32459798A JP2000152027A JP 2000152027 A JP2000152027 A JP 2000152027A JP 10324597 A JP10324597 A JP 10324597A JP 32459798 A JP32459798 A JP 32459798A JP 2000152027 A JP2000152027 A JP 2000152027A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output voltage
- output
- hold circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、テレビジョン受信
装置の同期分離回路に関し、特に弱電界や伝送系歪み、
ゴースト、混信、オフセットビート等に強い同期分離回
路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a synchronization separation circuit for a television receiver, and more particularly, to a weak electric field, transmission system distortion, and the like.
The present invention relates to a synchronization separation circuit that is resistant to ghost, interference, offset beat, and the like.
【０００２】[0002]
【従来の技術】図７を用いて、従来の同期分離回路の構
成を説明する。シンクチップクランプ１で入力映像信号
の同期信号の先端（シンクチップ）をクランプする。ク
ランプされた映像信号は増幅器２に与えられ、ここで同
期信号のレベルも増幅される。増幅された映像信号はサ
ンプルホールド回路３に与えられ、ここでペデスタルレ
ベルが得られる。増幅された映像信号はまた、ピークホ
ールド回路４に与えられ、シンクチップレベルが得られ
る。さらに抵抗Ｒ１、Ｒ２によって、ペデスタルレベル
とシンクチップレベルとの間のレベルを得て、これを検
出レベルＶｓとする。増幅した映像信号と検出レベルＶ
ｓとを比較器５で比較し、これによって水平同期信号を
分離する。さらに比較器５の出力を積分器６に与え、こ
の積分器６の出力を比較器７で所定の検出レベルと比較
することで、垂直同期信号が分離される。検出レベルＶ
ｓは抵抗Ｒ１、Ｒ２の比で決まる。Ｒ１＝Ｒ２の場合、
Ｖｓはペデスタルレベルとシンクチップレベルのちょう
ど中間の値を取る。増幅器２が反転出力で、映像信号出
力がシンクチップレベル＞ペデスタルレベルであるなら
ば、Ｒ１＞Ｒ２の場合はＶｓはシンクチップ寄りとな
り、Ｒ１＜Ｒ２の場合はＶｓはペデスタルレベル寄りと
なる。2. Description of the Related Art The configuration of a conventional sync separation circuit will be described with reference to FIG. The tip (sync tip) of the synchronization signal of the input video signal is clamped by the sync tip clamp 1. The clamped video signal is provided to the amplifier 2, where the level of the synchronization signal is also amplified. The amplified video signal is supplied to a sample and hold circuit 3, where a pedestal level is obtained. The amplified video signal is also provided to the peak hold circuit 4 to obtain a sync tip level. Furthermore, a level between the pedestal level and the sync tip level is obtained by the resistors R1 and R2, and this is set as a detection level Vs. Amplified video signal and detection level V
and s with the comparator 5 to separate the horizontal synchronizing signal. Further, the output of the comparator 5 is provided to an integrator 6, and the output of the integrator 6 is compared with a predetermined detection level by a comparator 7, whereby the vertical synchronization signal is separated. Detection level V
s is determined by the ratio of the resistors R1 and R2. When R1 = R2,
Vs takes a value exactly intermediate between the pedestal level and the sync tip level. If the amplifier 2 is an inverted output and the video signal output is sync tip level> pedestal level, Vs is closer to the sync tip if R1> R2, and Vs is closer to the pedestal level if R1 <R2.
【０００３】ところで、図７の同期分離回路に、図２−
のような弱電界時に見られる同期信号レベルが小さ
く、かつノイズを多く含んだ映像信号を与えた場合に
は、検出レベルＶｓが極端にペデスタル寄りだったりシ
ンクチップ寄りだったりすると、ノイズを水平同期信号
と見なして、同期分離出力が不規則な櫛状になってしま
う。そのような場合、水平ＰＬＬは常に不規則な棒状の
同期分離出力によって乱されてしまい、横揺れの多い画
面となってしまう。同様に、垂直同期信号も水平同期信
号程ではないものの乱れて、画面に縦揺れを発生する原
因になる。したがって、弱電界でのノイズ耐性を持たせ
るためには、検出レベルＶｓがペデスタルレベルとシン
クチップの中間付近になるようにＲ１、Ｒ２の比を決定
しなければならない。Incidentally, the sync separation circuit shown in FIG.
When the synchronization signal level seen in the weak electric field is small and a video signal containing a lot of noise is given, if the detection level Vs is extremely close to the pedestal or sync tip, the noise is horizontally synchronized. As a signal, the sync separation output becomes an irregular comb shape. In such a case, the horizontal PLL is always disturbed by an irregular bar-shaped synchronization separation output, resulting in a screen with a lot of lateral shake. Similarly, the vertical synchronizing signal is not as good as the horizontal synchronizing signal, but is disturbed and causes a vertical swing on the screen. Therefore, in order to provide noise resistance in a weak electric field, the ratio between R1 and R2 must be determined so that the detection level Vs is near the middle between the pedestal level and the sync tip.
【０００４】図２−のように、伝送系歪、ゴースト、
混信、オフセットビート等によって影響された映像信号
の場合に見られるような、水平同期信号の立ち上がりが
歪んだり、映像区間がペデスタルレベルより低いレベル
に食い込んだ映像信号を与えた場合、検出レベルＶｓが
ペデスタル寄りだと、歪の部分を同期信号と見なして本
来とは異なるタイミングの同期分離出力となってしまう
ことがある。このような歪は映像区間の信号レベルに依
ることが多く、ある特定のタイミングなどで発生したり
するので、水平ＰＬＬが乱されて画曲がりとなって現れ
てしまう。放送電波の歪のある信号への耐性を持たせる
ためにはＶｓがシンクチップ寄りになるようにＲ１、Ｒ
２の比を決定しなければならない。As shown in FIG. 2, transmission system distortion, ghost,
When the rising edge of the horizontal synchronizing signal is distorted or a video signal in which the video section cuts into a level lower than the pedestal level is applied, as seen in the case of a video signal affected by interference, offset beat, etc., the detection level Vs is increased. If the position is closer to the pedestal, the distortion portion may be regarded as a synchronization signal, and the sync separation output may be different from the original timing. Such distortion often depends on the signal level in the video section, and occurs at a specific timing or the like. Therefore, the horizontal PLL is disturbed and appears as a curved image. In order to provide resistance to a distorted signal of a broadcast wave, R1 and R1 are set so that Vs is closer to the sync chip.
The ratio of two must be determined.
【０００５】[0005]
【発明が解決しようとする課題】上述のごとく、従来の
同期分離回路では、弱電界時に見られるように同期信号
レベルが小さくかつノイズが多い場合や、伝送系歪、ゴ
ースト、混信、オフセットビート等によって同期信号の
立ち上がりが歪んだり映像区間がペデスタルレベルより
低いレベルに食い込んだような場合に、本来とは異なる
タイミングの同期分離を行い映像信号を乱す虞があっ
た。As described above, in the conventional sync separation circuit, when the level of the sync signal is small and there is a lot of noise as seen in the case of a weak electric field, distortion in the transmission system, ghost, interference, offset beat, etc. When the rising edge of the synchronization signal is distorted or the video section cuts into a level lower than the pedestal level, there is a possibility that the synchronization is separated from the original timing and the video signal is disturbed.
【０００６】本発明はこの点を解決して、比較的簡単な
方法によって、弱電界にも、伝送系歪、ゴースト、混
信、オフセットビート等にも強い同期分離回路の実現を
課題とする。An object of the present invention is to solve the above-mentioned problem and to realize a synchronous separation circuit which is strong against a weak electric field, transmission system distortion, ghost, interference, offset beat and the like by a relatively simple method.
【０００７】[0007]
【課題を解決するための手段】上記課題を達成するた
め、本発明は、テレビジョン受信装置に用いられ、映像
信号のペデスタルレベルを得るサンプルホールド回路
と、映像信号内に含まれる同期信号のピークレベルを得
るピークホールド回路と、前記サンプルホールド回路の
出力電圧と前記ピークホールド回路の出力電圧との間を
分圧してこの間の任意の電圧を出力する分圧回路と、こ
の分圧回路の出力電圧を映像信号と比較する比較回路を
具備し、この比較回路出力によって同期信号を検出する
同期分離回路において、前記サンプルホールド回路の出
力電圧と前記ピークホールド回路の出力電圧との電圧差
に応じて、前記分圧回路の出力電圧を所望の値だけ変動
させる分圧電圧変動回路を具備することを特徴とする。In order to achieve the above object, the present invention provides a sample and hold circuit used in a television receiver for obtaining a pedestal level of a video signal, and a peak of a synchronization signal included in the video signal. A peak hold circuit for obtaining a level, a voltage divider circuit for dividing the voltage between the output voltage of the sample and hold circuit and the output voltage of the peak hold circuit and outputting an arbitrary voltage therebetween, and an output voltage of the voltage divider circuit A comparison circuit that compares the output signal of the sample and hold circuit with the output voltage of the peak hold circuit. A voltage dividing circuit for varying the output voltage of the voltage dividing circuit by a desired value is provided.
【０００８】[0008]
【発明の実施の形態】以下、本発明にかかる同期分離回
路を添付図面を参照にして詳細に説明する。図１は、本
発明の同期分離回路の一実施の形態の回路図である。図
１中、１はクランプ回路、２は増幅器、３はサンプルホ
ールド回路、４はピークホールド回路、５は第１の比較
器、６は積分器、７は第２の比較器であり、ブロックＡ
は電圧−電流変換回路、ブロックＢはＲ１、Ｒ２からな
る分圧回路、ブロックＣは垂直同期分離部である。図２
は、この回路に与えられる映像信号の例を示している。
図３はこの回路各部の信号波形を表す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A sync separation circuit according to the present invention will be described below in detail with reference to the accompanying drawings. FIG. 1 is a circuit diagram of an embodiment of the sync separation circuit of the present invention. In FIG. 1, 1 is a clamp circuit, 2 is an amplifier, 3 is a sample hold circuit, 4 is a peak hold circuit, 5 is a first comparator, 6 is an integrator, 7 is a second comparator, and block A
Is a voltage-current conversion circuit, block B is a voltage dividing circuit composed of R1 and R2, and block C is a vertical synchronization separation unit. FIG.
Shows an example of a video signal given to this circuit.
FIG. 3 shows the signal waveform of each part of the circuit.
【０００９】また、図４はこの回路でのペデスタルレベ
ルに対する出力電流の関係を示す図であり、図５はこの
回路でのペデスタルレベルに対する検出レベルの関係を
示す図である。さらに、図６は、弱電界における映像信
号や、歪や映像のペデスタル以下への食い込みを持つよ
うな映像信号といった問題のある信号と、同期信号の振
幅との関連付けをあらわし、また、それらの信号からよ
り安定した同期分離出力を得ることが出来る最適な検出
レベルの範囲を示したグラフである。FIG. 4 is a diagram showing a relationship between an output current and a pedestal level in this circuit, and FIG. 5 is a diagram showing a relationship between a detection level and a pedestal level in this circuit. Further, FIG. 6 shows a relationship between a signal having a problem such as a video signal in a weak electric field, a video signal having distortion or a bite of a video below a pedestal, and the amplitude of a synchronization signal. 6 is a graph showing an optimum detection level range in which a more stable sync separation output can be obtained from FIG.
【００１０】図１に沿って本発明の同期分離回路の水平
同期分離動作について説明する。映像信号は、容量Ｃ１
を介してクランプ回路１に与えられる。クランプ回路１
は映像信号のシンクチップを図３−のようにある電圧
にクランプする。そのクランプ電圧は次の段の増幅器２
のセンターバイアスに等しい。クランプされた映像信号
は逆極性の増幅器２に与えられ、図３−のようにシン
クチップがピークのレベルになる。The horizontal sync separation operation of the sync separation circuit of the present invention will be described with reference to FIG. The video signal has a capacity of C1
To the clamp circuit 1 via Clamp circuit 1
Clamps the sync tip of the video signal to a certain voltage as shown in FIG. The clamp voltage is applied to the amplifier 2 in the next stage.
Equal to the center bias of The clamped video signal is supplied to the amplifier 2 of the opposite polarity, and the sync tip becomes the peak level as shown in FIG.
【００１１】増幅器２で反転増幅された映像信号はピー
クホールド回路４およぴサンプルホールド回路３に与え
られる。映像信号は逆極性だから、図３−のようにピ
ークホールド回路３でシンクチップのレベルに相当する
Ｖｐｈが得られる。また、サンプルホールド回路３では
入力映像信号のペデスタル部分に同期した図３−に示
すようなタイミングのパルスでサンプルホールドされる
から、図３−に示すようにサンプルホールド回路３で
ペデスタルレベルに相当するＶｓｈを得ることができ
る。The video signal inverted and amplified by the amplifier 2 is supplied to a peak hold circuit 4 and a sample hold circuit 3. Since the video signal has the opposite polarity, the peak hold circuit 3 obtains Vph corresponding to the level of the sync chip as shown in FIG. Further, in the sample and hold circuit 3, the sample and hold are performed with the pulse having the timing as shown in FIG. 3 which is synchronized with the pedestal portion of the input video signal, so that the sample and hold circuit 3 corresponds to the pedestal level as shown in FIG. Vsh can be obtained.
【００１２】ブロックＡが無い場合の、検出レベルＶｓ
はブロックＢの分圧器にあるＲ１、Ｒ２の比で決まる。
これより、便宜的にＶｐｈを０［％］、Ｖｓｈを１００
［％］とした時、Ｖｓを％で表すならば、 Ｖｓ´＝｛Ｒ１／（Ｒ１＋Ｒ２）｝×１００［％］ 式（１） となる。この値は、Ｖｐｈ、Ｖｓｈの値に依らずＲ１、
Ｒ２の比で決まる固定値となる（図３−）。The detection level Vs when there is no block A
Is determined by the ratio of R1 and R2 in the voltage divider of block B.
From this, Vph is set to 0 [%] and Vsh is set to 100 for convenience.
When Vs is represented by% when [%] is set, Vs ′ = {R1 / (R1 + R2)} × 100 [%] Formula (1) This value is independent of the values of Vph and Vsh, R1,
It becomes a fixed value determined by the ratio of R2 (FIG. 3).
【００１３】次に、ブロックＡの電圧−電流変換器の動
作について述べる。Ｑ１、Ｑ２、Ｒ３からなる差動増幅
器が電圧を電流に変換する回路である。変換された電流
はＰ１、Ｒ５、Ｐ２、Ｒ６からなるカレントミラー回路
によってＮ倍の大きさで折り返され、Ｉｓとして出力さ
れる。Ｒ４と電流源Ｉ１とで構成する回路は、Ｖｐｈか
らＩ１・Ｒ４だけ電圧降下させた閾値電圧Ｖ１を作るレ
ベルシフト回路である。Ｖ１はＱ１のベースに与えら
れ、Ｑ２にはＶｓｈが与えられる。Next, the operation of the voltage-current converter of the block A will be described. A differential amplifier composed of Q1, Q2, and R3 is a circuit that converts a voltage into a current. The converted current is folded back N times by a current mirror circuit including P1, R5, P2, and R6, and output as Is. The circuit composed of R4 and the current source I1 is a level shift circuit that generates a threshold voltage V1 that is a voltage drop from Vph by I1 · R4. V1 is applied to the base of Q1 and Q2 is applied to Vsh.
【００１４】図４に示すように、もしＶｓｈがＶ１以上
の電圧であった場合、電流Ｉ２はすべてＱ２を流れ、Ｑ
１はカットオフした状態となる。よって、出力電流Ｉｓ
＝０となる。図４で横軸を左に辿って、もし、Ｖｓｈが
Ｖ１よりも低くなると、Ｉ２の一部がＱ１を流れるよう
になる。その電流値はＶ１とＶｓｈの差電圧で決まり、 Ｉｓ´＝（Ｖ１−Ｖｓｈ）／Ｒ３ 式（２） と表すことが出来る。この場合、出力電流Ｉｓが発生す
ることになる。Ｖｓｈが更に下がり、 Ｖｓｈ＜Ｖ１−Ｒ３・Ｉ２ になるとＩ２のすべてがＱ１を流れ、Ｉｓは最大値とな
る。そしてＩｓはそれ以上は大きくはならない。As shown in FIG. 4, if Vsh is a voltage equal to or higher than V1, all of the current I2 flows through Q2,
1 is in a cut-off state. Therefore, the output current Is
= 0. In FIG. 4, following the horizontal axis to the left, if Vsh becomes lower than V1, part of I2 will flow through Q1. The current value is determined by the difference voltage between V1 and Vsh, and can be expressed as Is' = (V1-Vsh) / R3 Equation (2). In this case, an output current Is is generated. When Vsh further decreases and Vsh <V1−R3 · I2, all of I2 flows through Q1, and Is has a maximum value. And Is does not increase any further.
【００１５】以上述べたように、出力電流ＩｓはＶｓｈ
が閾値電圧Ｖ１を下回って始めて発生する。それは、水
平同期信号があるレベルよりも大きくなるとＩｓが発生
するということである。そして、更にＶｓｈが下がりＶ
ｓｈ＜Ｖ１−Ｒ３・Ｉ２になるとＩｓは一定を保つよう
になる（図４）。As described above, the output current Is is Vsh
Occurs only below the threshold voltage V1. That is, when the horizontal synchronizing signal exceeds a certain level, Is occurs. And Vsh further decreases and V
When sh <V1−R3 · I2, Is is kept constant (FIG. 4).
【００１６】次に、ブロックＡからの出力電流Ｉｓをブ
ロックＢに与えた時の動作について説明する。ＩｓをＲ
１・Ｒ２に流入させると、Ｖｓが上昇するので、見かけ
上Ｒ１とＲ２の比を変えたようになる。ＶｓをＩｓ、Ｖ
ｐｈ、Ｖｓｈ、Ｒ１、Ｒ２で表すと次のようになる。 Ｖｓ＝（Ｒ２／（Ｒ１＋Ｒ２））・Ｖｐｈ ＋（Ｒ１／（Ｒ１＋Ｒ２））・Ｖｓｈ ＋（Ｒ１・Ｒ２／（Ｒ１＋Ｒ２））・Ｉｓ 式（３）Next, the operation when the output current Is from the block A is supplied to the block B will be described. Is is R
Since Vs rises when flowing into 1 · R2, the ratio of R1 and R2 is apparently changed. Vs is Is, V
When expressed by ph, Vsh, R1, and R2, they are as follows. Vs = (R2 / (R1 + R2)) · Vph + (R1 / (R1 + R2)) · Vsh + (R1 / R2 / (R1 + R2)) · Is Equation (3)
【００１７】図５のようにＶｐｈを０％、Ｖｓｈを１０
０％としてＶｓを表すならば次のようになる。 Ｖｓ´＝｛Ｒ１／（Ｒ１＋Ｒ２） −（Ｒ１・Ｒ２／（Ｒ１＋Ｒ２）） ・（１／（Ｖｐｈ−Ｖｓｈ））・Ｉｓ｝×１００［％］ 式（４） Ｉｓ＝０のばあいは、式（４）のＲ１／（Ｒ１＋Ｒ２）
だけが残り、ブロックＡが無い場合の式（１）で示した
固定の値ということになる。ＶｓｈがＶｐｈ−Ｉ１・Ｒ
４より低くなるとＩｓが発生し、 （Ｒ１・Ｒ２／（Ｒ１＋Ｒ２））・（１／（Ｖｐｈ−Ｖ
ｓｈ））・Ｉｓ の項が大きくなってくるのでＶｓは０％に近づいてく
る。Ｖｓｈが更に下がりＶｓｈ＜Ｖ１−Ｒ３・Ｉ２にな
るとＩｓは固定値となる。Ｉｓが固定になってもなおＶ
ｓｈが下がりつづけると、１／（Ｖｐｈ−Ｖｓｈ）の項
が小さくなって行くから、逆に（Ｒ１・Ｒ２／（Ｒ１＋
Ｒ２））・（１／（Ｖｐｈ−Ｖｓｈ））・Ｉｓの項が小
さくなり、Ｖｓは再び大きくなって固定値のＲ１／（Ｒ
１＋Ｒ２）に近づくようになる（図５）。図５のカーブ
特性は、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｉ１、
Ｉ２の値を変えることで変化させることができる。As shown in FIG. 5, Vph is 0% and Vsh is 10%.
If Vs is expressed as 0%, it becomes as follows. Vs ′ = {R1 / (R1 + R2) − (R1 · R2 / (R1 + R2)) · (1 / (Vph−Vsh)) · Is} × 100 [%] Equation (4) If Is = 0, the equation is R1 / (R1 + R2) of (4)
Only remains and the fixed value shown in equation (1) when there is no block A. Vsh is Vph-I1 · R
When it is lower than 4, Is is generated, and (R1 · R2 / (R1 + R2)) · (1 / (Vph−V
sh)) · Is becomes larger, so that Vs approaches 0%. When Vsh further decreases and Vsh <V1−R3 · I2, Is becomes a fixed value. Even if Is is fixed, V
As sh continues to decrease, the term of 1 / (Vph-Vsh) decreases, and conversely, (R1 / R2 / (R1 +
R2)) · (1 / (Vph−Vsh)) · Is term decreases, Vs increases again, and the fixed value of R1 / (R
1 + R2) (FIG. 5). The curve characteristics shown in FIG. 5 are as follows:
It can be changed by changing the value of I2.
【００１８】次に図６について述べる。図６は、弱電界
における映像信号や、歪や映像のペデスタル以下への食
い込みを持つような映像信号といった問題のある信号
と、同期信号の振幅との関連付けをあらわし、また、そ
れらの信号からより安定した同期分離出力を得ることが
出来る最適な検出レベルの範囲を示したグラフである。
縦軸は検出レベルを表し、ペデスタルレベルＶｓｈを１
００％、シンクチップレベルＶｐｈを０％とする。横軸
はＶｐ−Ｖｓｈで、水平同期信号の振幅を表す。Referring now to FIG. FIG. 6 shows a relationship between a signal having a problem such as a video signal in a weak electric field or a video signal having distortion or a bite of a video below a pedestal, and the amplitude of a synchronization signal. 5 is a graph showing an optimum detection level range in which a stable sync separation output can be obtained.
The vertical axis represents the detection level, and the pedestal level Vsh is set to 1
00% and the sync tip level Vph is 0%. The horizontal axis is Vp-Vsh, which represents the amplitude of the horizontal synchronization signal.
【００１９】図７に示した従来用いていた同期分離回路
を備えたテレビジョンシステムに、弱電界信号に見立て
たＳ／Ｎ＝−２０ｄＢの映像信号を与えた時、弱電界特
有の横揺れが許容できる程度になるような検出レベルの
範囲を示したのが、点線のグラフである。水平同期信号
の振幅を小さくすると検出レベルの上限が下がり下限は
上がって、５０％〜６０％くらいの狭い幅しか許容でき
なくなる。一方、水平同期信号の振幅を大きくすると、
検出レベルの上限は上がり、下限は下がり、全体として
許容できる範囲が広がる。このグラフから、同期信号の
振幅の小さい弱電界における映像信号の同期分離を行う
場合は、検出レベルをペデスタルレベルとシンクチップ
レベルのほぼ中間に設定することで、良好な画を得られ
ることが分かる。When a video signal of S / N = −20 dB, which is regarded as a weak electric field signal, is applied to a television system having a conventionally used sync separation circuit shown in FIG. The dotted line graph shows the range of the detection level that is acceptable. When the amplitude of the horizontal synchronizing signal is reduced, the upper limit of the detection level is lowered and the lower limit is raised, so that only a narrow width of about 50% to 60% can be tolerated. On the other hand, when the amplitude of the horizontal synchronization signal is increased,
The upper limit of the detection level increases, and the lower limit decreases, and the allowable range as a whole increases. From this graph, it can be seen that when performing synchronous separation of a video signal in a weak electric field where the amplitude of the synchronization signal is small, a good image can be obtained by setting the detection level to approximately the middle between the pedestal level and the sync tip level. .
【００２０】電波状況の悪い、ある特定の地域で受信し
た映像信号の水平同期信号の振幅と、最適な検出レベル
の範囲を示したのが図６の、の縦線である。この２
つの信号は同期信号の振幅はあるが映像信号がペデスタ
ルより低いレベルに食い込んでいる。これらでは検出レ
ベルを低く、シンクチップ寄りにすることで、良好な画
を得ることができる。この図６の特性に適した効果は、
図５のカーブ特性でＲ１／（Ｒ１＋Ｒ２）を５０〜６０
％に、曲線の最低値を図６の、附近で３０〜４０％
になるように設定することによって実現することが可能
である。The vertical line in FIG. 6 shows the amplitude of the horizontal synchronizing signal of the video signal received in a specific area where the radio wave condition is poor and the range of the optimum detection level. This 2
The two signals have the amplitude of the synchronization signal, but the video signal cuts into a lower level than the pedestal. In these cases, a good image can be obtained by lowering the detection level and approaching the sync tip. The effect suitable for the characteristic of FIG.
In the curve characteristic of FIG. 5, R1 / (R1 + R2) is 50 to 60.
%, The lowest value of the curve is 30-40% in the vicinity of FIG.
It can be realized by setting so that
【００２１】以上、本実施の形態の水平同期信号の分離
動作について説明した。一方、垂直同期信号に対して
は、図１に示したように水平同期分離出力を積分器６で
積分した後、比較器７で検出を行って垂直同期分離を行
っている。したがって、水平同期分離が弱電界の影響
や、伝送系歪、ゴースト、混信、オフセットビート等に
よって乱されると、垂直同期信号の分離も正しく行われ
なくなる虞がある。本実施の形態では、以上にのべたよ
うに水平同期信号の分離が改善されるので、それにとも
なって垂直同期信号の分離も改善される。したがって、
画面に縦揺れや横揺れが発生するのを防止でき、安定し
た良好な画面を得ることができる。The horizontal synchronizing signal separating operation of the present embodiment has been described above. On the other hand, for the vertical synchronization signal, the horizontal synchronization separation output is integrated by the integrator 6 as shown in FIG. 1 and then detected by the comparator 7 to perform vertical synchronization separation. Therefore, if the horizontal synchronization separation is disturbed by the influence of a weak electric field, transmission system distortion, ghost, interference, offset beat, and the like, the separation of the vertical synchronization signal may not be performed correctly. In the present embodiment, the separation of the horizontal synchronization signal is improved as described above, and accordingly, the separation of the vertical synchronization signal is also improved. Therefore,
It is possible to prevent vertical and horizontal swings from occurring on the screen, and to obtain a stable and good screen.
【００２２】[0022]
【発明の効果】以上説明したように本発明の請求項１の
発明は、テレビジョン受信装置に用いられ、映像信号の
ペデスタルレベルを得るサンプルホールド回路と、映像
信号内に含まれる同期信号のピークレベルを得るピーク
ホールド回路と、サンプルホールド回路の出力電圧とピ
ークホールド回路の出力電圧との間を分圧してこの間の
任意の電圧を出力する分圧回路と、この分圧回路の出力
電圧を映像信号と比較する比較回路を具備し、この比較
回路出力によって同期信号を検出する同期分離回路にお
いて、サンプルホールド回路の出力電圧とピークホール
ド回路の出力電圧との電圧差に応じて、分圧回路の出力
電圧を所望の値だけ変動させる分圧電圧変動回路を具備
することを特徴とする。これにより、従来の同期分離回
路に比較的簡単な回路を追加するだけで、弱電界にも、
伝送系歪、ゴースト、混信、オフセットビート等にも強
い同期分離回路を実現することができる。As described above, the invention according to claim 1 of the present invention is used in a television receiver, and a sample and hold circuit for obtaining a pedestal level of a video signal, and a peak of a synchronization signal included in the video signal. A peak hold circuit for obtaining a level, a voltage divider circuit for dividing the output voltage of the sample hold circuit and the output voltage of the peak hold circuit and outputting an arbitrary voltage therebetween, and an output voltage of the voltage divider circuit. A sync separation circuit for detecting a sync signal based on the output of the comparison circuit, wherein the sync separation circuit detects a sync signal based on a voltage difference between an output voltage of the sample hold circuit and an output voltage of the peak hold circuit. It is characterized by including a divided voltage variation circuit that varies the output voltage by a desired value. As a result, by adding a relatively simple circuit to the conventional sync separation circuit,
It is possible to realize a synchronization separation circuit that is strong against transmission system distortion, ghost, interference, offset beat, and the like.
【００２３】本発明の請求項２の発明は、分圧電圧変動
回路はサンプルホールド回路の出力電圧とピークホール
ド回路の出力電圧との電圧差が小さい時は分圧回路の出
力電圧を電圧差の５０〜６０％のサンプルホールド回路
の出力電圧よりに、サンプルホールド回路の出力電圧と
ピークホールド回路の出力電圧との電圧差が大きくなる
と電圧差の３０〜４０％程度のピークホールド回路の出
力電圧よりにすることを特徴とする。これにより、同期
分離回路を条件に合わせて最適に設計することができ、
弱電界にも、伝送系歪、ゴースト、混信、オフセットビ
ート等にも強い同期分離回路を簡単に実現することがで
きる。According to a second aspect of the present invention, when the voltage difference between the output voltage of the sample and hold circuit and the output voltage of the peak hold circuit is small, the divided voltage variation circuit changes the output voltage of the voltage divider circuit to the voltage difference. If the voltage difference between the output voltage of the sample and hold circuit and the output voltage of the peak hold circuit becomes larger than the output voltage of the sample and hold circuit of 50 to 60%, the output voltage of the peak hold circuit becomes about 30 to 40% of the voltage difference. It is characterized by the following. As a result, the synchronization separation circuit can be optimally designed according to the conditions.
It is possible to easily realize a synchronization separation circuit that is strong against a weak electric field, transmission system distortion, ghost, interference, offset beat, and the like.
【図１】本発明の同期分離回路の一実施の形態の回路
図。FIG. 1 is a circuit diagram of a sync separation circuit according to an embodiment of the present invention.
【図２】同期分離回路に与えられる映像信号の例を示す
波形図。FIG. 2 is a waveform chart showing an example of a video signal provided to a sync separation circuit.
【図３】図１に示す実施の形態の回路各部の信号波形
図。FIG. 3 is a signal waveform diagram of each section of the circuit of the embodiment shown in FIG. 1;
【図４】図１に示す実施の形態でのペデスタルレベルに
対する出力電流を示す図。FIG. 4 is a diagram showing an output current with respect to a pedestal level in the embodiment shown in FIG. 1;
【図５】図１に示す実施の形態でのペデスタルレベルに
対する検出レベルを示す図。FIG. 5 is a diagram showing a detection level with respect to a pedestal level in the embodiment shown in FIG. 1;
【図６】問題のある信号に対して安定した同期分離出力
を得ることができる同期信号の検出レベル範囲を示す
図。FIG. 6 is a diagram showing a detection level range of a synchronization signal capable of obtaining a stable synchronization separation output for a signal having a problem.
【図７】従来の同期分離回路の回路ブロック図。FIG. 7 is a circuit block diagram of a conventional synchronization separation circuit.
１…クランプ回路、２…増幅器、３…サンプルホールド
回路、４…ピークホールド回路、５、７…比較器、６…
積分器、Ａ…電圧−電流変換回路、Ｂ…分圧回路、Ｃ…
垂直同期分離部。DESCRIPTION OF SYMBOLS 1 ... Clamp circuit, 2 ... Amplifier, 3 ... Sample hold circuit, 4 ... Peak hold circuit, 5, 7 ... Comparator, 6 ...
Integrator, A: voltage-current conversion circuit, B: voltage dividing circuit, C:
Vertical sync separation unit.
Claims (2)
信号のペデスタルレベルを得るサンプルホールド回路
と、映像信号内に含まれる同期信号のピークレベルを得
るピークホールド回路と、前記サンプルホールド回路の
出力電圧と前記ピークホールド回路の出力電圧との間を
分圧してこの間の任意の電圧を出力する分圧回路と、こ
の分圧回路の出力電圧を映像信号と比較する比較回路を
具備し、この比較回路出力によって同期信号を検出する
同期分離回路において、 前記サンプルホールド回路の出力電圧と前記ピークホー
ルド回路の出力電圧との電圧差に応じて、前記分圧回路
の出力電圧を所望の値だけ変動させる分圧電圧変動回路
を具備することを特徴とする同期分離回路。1. A sample and hold circuit used in a television receiver for obtaining a pedestal level of a video signal, a peak hold circuit for obtaining a peak level of a synchronization signal included in the video signal, and an output voltage of the sample and hold circuit A voltage dividing circuit that divides a voltage between the voltage and the output voltage of the peak hold circuit and outputs an arbitrary voltage therebetween, and a comparing circuit that compares an output voltage of the voltage dividing circuit with a video signal. In a synchronization separation circuit for detecting a synchronization signal by an output, a synchronous separation circuit that varies an output voltage of the voltage dividing circuit by a desired value according to a voltage difference between an output voltage of the sample and hold circuit and an output voltage of the peak hold circuit. A synchronization separation circuit comprising a voltage-voltage fluctuation circuit.
記分圧電圧変動回路は前記サンプルホールド回路の出力
電圧と前記ピークホールド回路の出力電圧との電圧差が
小さい時は前記分圧回路の出力電圧を前記電圧差の５０
〜６０％の前記サンプルホールド回路の出力電圧より
に、前記サンプルホールド回路の出力電圧と前記ピーク
ホールド回路の出力電圧との電圧差が大きくなると前記
電圧差の３０〜４０％程度の前記ピークホールド回路の
出力電圧よりにすることを特徴とする請求項１に記載の
同期分離回路。2. The synchronizing signal is a horizontal synchronizing signal, and the divided voltage variation circuit is configured to operate the voltage dividing circuit when a voltage difference between an output voltage of the sample hold circuit and an output voltage of the peak hold circuit is small. The output voltage is set to 50
When the voltage difference between the output voltage of the sample and hold circuit and the output voltage of the peak hold circuit becomes larger than the output voltage of the sample and hold circuit of about 60%, the peak hold circuit of about 30 to 40% of the voltage difference 2. The synchronization separating circuit according to claim 1, wherein the output voltage is higher than the output voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32459798A JP3948140B2 (en) | 1998-11-16 | 1998-11-16 | Sync separation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32459798A JP3948140B2 (en) | 1998-11-16 | 1998-11-16 | Sync separation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000152027A true JP2000152027A (en) | 2000-05-30 |
| JP3948140B2 JP3948140B2 (en) | 2007-07-25 |
Family
ID=18167605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32459798A Expired - Fee Related JP3948140B2 (en) | 1998-11-16 | 1998-11-16 | Sync separation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3948140B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100789682B1 (en) * | 2005-01-19 | 2008-01-02 | 엔이씨 일렉트로닉스 가부시키가이샤 | Synchronous detector |
-
1998
- 1998-11-16 JP JP32459798A patent/JP3948140B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100789682B1 (en) * | 2005-01-19 | 2008-01-02 | 엔이씨 일렉트로닉스 가부시키가이샤 | Synchronous detector |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3948140B2 (en) | 2007-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0572740B1 (en) | Auxiliary video data slicer | |
| US4667235A (en) | Teletext decoder | |
| US20060061686A1 (en) | Alternative video sync detector | |
| KR940009722B1 (en) | Carrier reset fm modulator and fm signal modulating method | |
| JP2000152027A (en) | Synchronizing separator circuit | |
| JPH051653B2 (en) | ||
| JP4699205B2 (en) | Signal processing circuit | |
| JP2002141956A (en) | Identification level automatic control circuit and control method, identification phase automatic control circuit and control method, and optical receiver | |
| JP4179869B2 (en) | AM detector | |
| JPH0646283A (en) | Synchronous separation device | |
| JP3232594B2 (en) | Synchronous circuit | |
| JPS6244757B2 (en) | ||
| EP0614320B1 (en) | Television receiver and television signal determination circuit | |
| JP3281771B2 (en) | A / D conversion circuit | |
| JP3263571B2 (en) | Video signal processing circuit | |
| JP3357769B2 (en) | Video signal processing circuit | |
| JP3403095B2 (en) | Clamp circuit | |
| JPS5947909B2 (en) | Synchronous separation device | |
| US8199254B2 (en) | Device for separating synchronous signal and method thereof | |
| JPH09238273A (en) | Multi-scanning system crt display device and its synchronizing signal processing circuit | |
| JPS60226283A (en) | Agc circuit | |
| JPH09135368A (en) | Digital horizontal synchronizing separator circuit | |
| JPS5930372A (en) | Synchronizing separation circuit | |
| JPH074000B2 (en) | Vertical sync signal separation circuit | |
| JPH05153432A (en) | Clamp circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050404 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070409 |
|
| LAPS | Cancellation because of no payment of annual fees |