JPH05153432A - Clamp circuit - Google Patents
Clamp circuitInfo
- Publication number
- JPH05153432A JPH05153432A JP3316753A JP31675391A JPH05153432A JP H05153432 A JPH05153432 A JP H05153432A JP 3316753 A JP3316753 A JP 3316753A JP 31675391 A JP31675391 A JP 31675391A JP H05153432 A JPH05153432 A JP H05153432A
- Authority
- JP
- Japan
- Prior art keywords
- clamp
- circuit
- signal
- input
- muse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Systems (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、クランプ装置に関
し、特にたとえばMUSE方式のテレビジョン信号の受
信機に用いられる、クランプ装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clamp device, and more particularly to a clamp device used in, for example, a MUSE television signal receiver.
【0002】[0002]
【従来の技術】テレビジョン学会技術報告TEBF95
−2の“高品位テレビの衛星1チャネル伝送方式(MU
SE)”に示されるように、広帯域画像信号をもつ高品
位テレビジョン信号を衛星放送1チャネルで伝送する方
式がMUSE方式として日本放送協会より提案されてい
る。2. Description of the Related Art TEBF95 Technical Report of the Television Society
-2 "Satellite 1 channel transmission system for high definition television (MU
SE) ”, a system for transmitting a high-definition television signal having a wideband image signal by one channel of satellite broadcasting has been proposed by the Japan Broadcasting Corporation as a MUSE system.
【0003】このMUSE信号は正極同期、すなわち、
同期信号が映像振幅内に含まれており、振幅方向で同期
分離することができない。そこで、図7に示すような垂
直帰線期間に挿入されたフレーム同期信号を走査線間の
相関を利用して抜き出し、その後、水平同期信号を抜き
出して入力テレビジョン信号と受信機の位相同期発振回
路との位相同期をとっている。This MUSE signal is positive polarity synchronized, that is,
Since the sync signal is included in the video amplitude, it is not possible to separate the sync in the amplitude direction. Therefore, the frame synchronization signal inserted in the vertical blanking period as shown in FIG. 7 is extracted by utilizing the correlation between the scanning lines, and then the horizontal synchronization signal is extracted and the phase synchronization oscillation of the input television signal and the receiver is extracted. It is in phase synchronization with the circuit.
【0004】また、同期分離や位相同期およびその他の
種々の信号処理をディジタルで行うため、MUSE信号
をアナログ/ディジタル変換する必要がある。そして、
A/DコンバータにMUSE信号を入力する際、その直
流電位を正確に固定するためクランプをかける必要があ
る。このクランプを行う1つの方法として、図8に示す
MUSE信号伝送形式におけるクランプレベル情報(ラ
イン番号563および1125)を用いて図9および表
1に示した水平同期信号の平坦な部分Aあるいは水平同
期信号に続くクランプレベルBでを行うことが考えられ
る。Further, since the sync separation, the phase synchronization, and various other signal processing are digitally performed, it is necessary to convert the MUSE signal into an analog / digital signal. And
When the MUSE signal is input to the A / D converter, it is necessary to clamp the DC potential so as to fix it accurately. One method for performing this clamping is to use the clamp level information (line numbers 563 and 1125) in the MUSE signal transmission format shown in FIG. 8 and use the flat portion A of the horizontal synchronization signal shown in FIG. 9 and Table 1 or the horizontal synchronization signal. It is conceivable to perform at clamp level B following the signal.
【0005】[0005]
【表1】 [Table 1]
【0006】しかし、クランプレベル情報を抽出するに
は、フレーム同期が確立していなければならない。ま
た、クランプパルスは上述の位相同期発振回路により発
生されているため、水平同期も確立していなければなら
ない。この両者のいずれかが確立していなければ正規の
位置ではないところをクランプしてしまう。このため、
映像Y信号の直流電位が変動して同期分離において誤動
作を起こし、同期の引き込みを遅らせてしまうことがあ
る。However, frame synchronization must be established to extract the clamp level information. Further, since the clamp pulse is generated by the above-mentioned phase locked oscillator circuit, horizontal synchronization must be established. If either of these is not established, it will clamp where it is not in the proper position. For this reason,
The DC potential of the video Y signal may fluctuate, causing a malfunction in synchronization separation, and delaying the synchronization pull-in.
【0007】この問題を解決する手段として、昭和62
年3月31日付で出願公開された特開昭62−6977
8号や昭和62年7月30日付で出願公開された特開昭
62−173859号に示されるように、位相同期発振
回路が位相同期外れの状態にあるとき、クランプ回路を
平均値クランプ方式あるいはピーククランプ方式に切り
換える方法が提案されている。As a means for solving this problem, Showa 62
Japanese Patent Application Laid-Open No. 62-6977 filed March 31, 2016
No. 8 and Japanese Patent Application Laid-Open No. 62-173859 filed on July 30, 1987, when the phase-locked oscillator circuit is out of phase synchronization, the clamp circuit is set to the average value clamp system or A method of switching to the peak clamp method has been proposed.
【0008】[0008]
【発明が解決しようとする課題】しかし、平均値クラン
プ方式の場合、映像Y信号の直流成分によってクランプ
レベルが変動し、同期分離回路が誤動作を起こす恐れが
ある。また、ピーククランプ方式の場合、伝送経路の歪
みや信号源での波形歪み、特にビデオテープレコーダや
ビデオディスクプレーヤなどの急激な直流分変動によっ
てクランプレベルが変動し、同期分離回路が誤動作を起
こす恐れがある。However, in the case of the average value clamp method, the clamp level may fluctuate due to the DC component of the video Y signal, and the sync separation circuit may malfunction. Also, in the case of the peak clamp method, the clamp level may fluctuate due to the distortion of the transmission path or the waveform distortion at the signal source, especially due to the rapid DC component fluctuation of the video tape recorder or video disc player, which may cause the sync separation circuit to malfunction. There is.
【0009】たとえば図10の(a)に示すように正常
なMUSEベースバンド信号が入力された場合では、平
均値クランプ方式の場合、平均値クランプレベルは映像
Y信号の直流成分により変動する。この場合、垂直同期
信号の検出に際しての影響はないが、水平同期信号の検
出および水平位相同期に際しては影響を受け、水平同期
の確立に時間がかかる。一方、ピーククランプ方式で
は、入力信号の最大値を検出し、その値から一定量(V
A )下がった電位を入力信号のセンタ値としてアナログ
/ディジタルコンバータに入力するので何ら問題はな
い。For example, when a normal MUSE baseband signal is input as shown in FIG. 10A, the average clamp level varies depending on the DC component of the video Y signal in the average clamp method. In this case, there is no influence on the detection of the vertical synchronization signal, but it is affected on the detection of the horizontal synchronization signal and the horizontal phase synchronization, and it takes time to establish the horizontal synchronization. On the other hand, in the peak clamp method, the maximum value of the input signal is detected, and a fixed amount (V
A ) There is no problem because the lowered potential is input to the analog / digital converter as the center value of the input signal.
【0010】しかし、図10の(b)に示されるような
波形歪みを受けたMUSEベースバンド信号が入力され
た場合には、ピーククランプ方式では歪み波形の最大値
を検出するため位相同期回路の誤動作を招くことにな
る。また、図10の(c)に示すようなビデオディスク
プレーヤなどで見られる急激に直流分が変動しているM
USEベースバンド信号が入力された場合にも、ピーク
クランプ方式では、図10の(b)に示す場合と同様、
位相同期回路の誤動作を生じる。However, when a MUSE baseband signal having a waveform distortion as shown in FIG. 10B is input, the peak clamp method detects the maximum value of the distortion waveform, so that the phase locked loop circuit of the phase locked loop circuit is detected. It will cause malfunction. Further, the DC component that is rapidly changing as seen in a video disc player as shown in FIG.
Even when the USE baseband signal is input, in the peak clamp method, as in the case shown in FIG.
The phase lock circuit malfunctions.
【0011】それゆえに、この発明の主たる目的は、常
に正確なクランプレベルが得られる、クランプ装置を提
供することである。Therefore, the main object of the present invention is to provide a clamping device which always provides an accurate clamping level.
【0012】[0012]
【課題を解決するための手段】この発明は、一定周期の
クランプ情報を含む入力正極同期テレビジョン信号を所
定レベルでクランプする第1クランプ回路、入力正極同
期テレビジョン信号を、その上側ピーク値と下側ピーク
値との間のセンタ値でクランプする第2クランプ回路、
および同期判定信号に応じて第1クランプ回路または第
2クランプ回路を選択的に能動化する選択手段を備え
る、クランプ装置である。According to the present invention, there is provided a first clamp circuit for clamping an input positive polarity synchronous television signal containing clamp information of a constant cycle at a predetermined level, and an input positive polarity synchronous television signal having an upper peak value thereof. A second clamp circuit that clamps at a center value between the lower peak value and
The clamp device further includes a selection unit that selectively activates the first clamp circuit or the second clamp circuit according to the synchronization determination signal.
【0013】[0013]
【作用】同期状態にあるときには、選択手段は第1のク
ランプ回路を能動化する。しかし、位相同期外れの状態
では、選択手段は第2クランプ回路を能動化する。第2
クランプ回路は、たとえばMUSEベースバンド信号の
ような正極同期テレビジョン信号の上側ピーク値と下側
ピーク値との間のセンタ値をクランプレベルとして、そ
れをクランプする。たとえば、急激な直流分の変動があ
る場合には、上側ピーク値の上昇によりセンタ値も上昇
する。しかし、センタ値の上昇に伴って下側ピーク値が
下降するのですぐに正常なセンタ値に回復する。これに
よって、歪みや急激な直流分の変動のあるMUSEベー
スバンド信号など正極同期テレビジョン信号に対して
も、常に正確なクランプレベルが得られる。When in the synchronized state, the selecting means activates the first clamp circuit. However, in the out-of-phase condition, the selection means activates the second clamp circuit. Second
The clamp circuit clamps the center value between the upper peak value and the lower peak value of the positive sync television signal such as the MUSE baseband signal as a clamp level. For example, when there is a sudden change in the DC component, the center value also rises due to the rise of the upper peak value. However, since the lower peak value decreases as the center value increases, the center value is immediately restored to the normal value. As a result, an accurate clamp level can always be obtained even for a positive-polarity synchronous television signal such as a MUSE baseband signal having distortion or a sudden change in direct current component.
【0014】[0014]
【発明の効果】この発明によれば、歪みや急激な直流分
の変動のある入力信号に対しても、常に正確なクランプ
レベルが得られるので、位相同期外れ状態のときのクラ
ンプ誤動作による同期引き込み遅れを防ぐことができ
る。この発明の上述の目的,その他の目的,特徴および
利点は、図面を参照して行う以下の実施例の詳細な説明
から一層明らかとなろう。According to the present invention, an accurate clamp level can always be obtained even with respect to an input signal having distortion or a sudden change in DC component, so that the synchronization pull-in due to a malfunction of the clamp in the phase out-of-phase state. You can prevent delays. The above-mentioned objects, other objects, features and advantages of the present invention will become more apparent from the following detailed description of the embodiments with reference to the drawings.
【0015】[0015]
【実施例】図1を参照して、この実施例のクランプ装置
10は、クランプ回路12および14を含む。そして、
クランプ装置10には、入力端子16よりたとえばMU
SEベースバンド信号が入力される。このMUSEベー
スバンド信号は、スイッチ回路28によって選択的にク
ランプ回路12または14に入力されるとともに、入力
信号の上側ピークを検波する最大値検出回路18および
入力信号の下側ピークを検波する最小値検出回路20に
入力される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT Referring to FIG. 1, a clamp device 10 of this embodiment includes clamp circuits 12 and 14. And
The clamp device 10 has, for example, an MU from the input terminal 16.
SE baseband signal is input. The MUSE baseband signal is selectively input to the clamp circuit 12 or 14 by the switch circuit 28, and the maximum value detection circuit 18 that detects the upper peak of the input signal and the minimum value that detects the lower peak of the input signal. It is input to the detection circuit 20.
【0016】そして、最大値検出回路18および最小値
検出回路20からはそれぞれ最大値Vmax および最小値
Vmin が出力される。この最大値Vmax および最小値V
min はセンタ値検出回路22に入力され、センタ値検出
回路22では、最大値Vmax と最小値Vmin とのセンタ
値Vcentを検出し出力する。センタ値検出回路22から
出力されたセンタ値Vcentは平滑化回路24で平滑化さ
れ、平均センタ値Vce nt/av としてクランプ回路12に
入力される。第2のクランプ回路として動作するこのク
ランプ回路12では、Vcent/av と端子26から入力さ
れる基準クランプレベルNとが比較され、クランプ動作
が行われる。The maximum value detection circuit 18 and the minimum value detection circuit 20 output the maximum value V max and the minimum value V min, respectively. The maximum value V max and the minimum value V
min is input to the center value detection circuit 22, and the center value detection circuit 22 detects and outputs the center value V cent of the maximum value V max and the minimum value V min . Center value center value V cent output from the detection circuit 22 is smoothed by the smoothing circuit 24 is input to the clamp circuit 12 as the average center value V ce nt / av. In this clamp circuit 12 that operates as the second clamp circuit, V cent / av is compared with the reference clamp level N input from the terminal 26, and the clamp operation is performed.
【0017】第1のクランプ回路として動作するクラン
プ回路14には端子30および32からクランプレベル
信号およびクランプタイミング信号が入力され、クラン
プ回路14においては、入力されるMUSEベースバン
ド信号に対してクランプ動作が行われる。上述のよう
に、入力MUSEベースバンド信号はスイッチ回路28
によって切り換えられてクランプ回路12または14に
与えられる。すなわち、端子34から入力される同期判
定信号に応じて、位相同期状態のときにはクランプ回路
14を能動化し、位相同期外れ状態のときにはクランプ
回路12を能動化する。A clamp level signal and a clamp timing signal are input from terminals 30 and 32 to the clamp circuit 14 which operates as the first clamp circuit, and the clamp circuit 14 performs the clamp operation with respect to the input MUSE baseband signal. Is done. As described above, the input MUSE baseband signal is transmitted to the switch circuit 28.
And is applied to the clamp circuit 12 or 14. That is, in accordance with the synchronization determination signal input from the terminal 34, the clamp circuit 14 is activated in the phase locked state and the clamp circuit 12 is activated in the phase locked state.
【0018】このようなクランプ装置10は、たとえば
図2に示すように構成される。そこで、図2を参照し
て、この実施例の動作を詳細に説明する。同期状態にあ
るときには、入力端子34から入力される同期判定信号
によってスイッチ回路28は入力端28b側に接続され
る。したがって、端子30から入力されるクランプレベ
ル信号および端子32から入力されるクランプタイミン
グ信号に応じて、抵抗R1およびコンデンサC1によっ
て入力MUSEベースバンド信号をクランプする。すな
わち、通常のクランプ動作が行われる。Such a clamp device 10 is constructed, for example, as shown in FIG. Therefore, the operation of this embodiment will be described in detail with reference to FIG. When in the synchronized state, the switch circuit 28 is connected to the input end 28b side by the synchronization determination signal input from the input terminal 34. Therefore, the input MUSE baseband signal is clamped by the resistor R1 and the capacitor C1 according to the clamp level signal input from the terminal 30 and the clamp timing signal input from the terminal 32. That is, the normal clamp operation is performed.
【0019】そして、同期外れ状態のときには、スイッ
チ回路28は入力端28a側に接続され、MUSEベー
スバンド信号が、コンデンサC1を通して、トランジス
タQ1,抵抗R2およびコンデンサC2で構成される最
大値検出回路16の入力すなわちトランジスタQ1のベ
ースと、トランジスタQ2,抵抗R3およびコンデンサ
C3で構成される最小値検出回路18の入力すなわちト
ランジスタQ2のベースとに与えられる。Then, in the out-of-synchronization state, the switch circuit 28 is connected to the input terminal 28a side, and the MUSE baseband signal passes through the capacitor C1 and the maximum value detecting circuit 16 composed of the transistor Q1, the resistor R2 and the capacitor C2. To the base of the transistor Q1, and to the input of the minimum value detection circuit 18 including the transistor Q2, the resistor R3 and the capacitor C3, that is, the base of the transistor Q2.
【0020】最大値検出回路16は最大値Vmax を出力
し、それがトランジスタQ3および抵抗R4で構成され
るバッファを経て出力される。最小値検出回路18は最
小値Vmin を出力し、それがトランジスタQ4および抵
抗R5で構成されるバッファを経て出力される。最大値
Vmax および最小値Vmin は抵抗R6およびR7によっ
て加算される。そして、抵抗R6およびR7の抵抗値が
等しいと、端子36には最大値Vmax と最小値Vmin と
の間のセンタ値Vcentが現れる。この抵抗R6,R7お
よびコンデンサC4によってセンタ値Vcentを平滑化す
る。トランジスタQ5〜Q13および抵抗R8〜R14
で構成される差動回路が、平均センタ値Vcent/av と端
子26より入力される基準クランプレベル信号Nと比較
して両者を同電位にする。したがって、入力MUSEベ
ースバンド信号は抵抗R15およびコンデンサC1によ
ってクランプされる。The maximum value detection circuit 16 outputs the maximum value V max , which is output via the buffer constituted by the transistor Q3 and the resistor R4. The minimum value detection circuit 18 outputs the minimum value V min , which is output via the buffer formed by the transistor Q4 and the resistor R5. The maximum value V max and the minimum value V min are added by resistors R6 and R7. When the resistances of the resistors R6 and R7 are equal, a center value V cent between the maximum value V max and the minimum value V min appears at the terminal 36. The center value V cent is smoothed by the resistors R6 and R7 and the capacitor C4. Transistors Q5 to Q13 and resistors R8 to R14
The differential circuit constituted by (1) compares the average center value V cent / av with the reference clamp level signal N input from the terminal 26 and sets both to the same potential. Therefore, the input MUSE baseband signal is clamped by resistor R15 and capacitor C1.
【0021】なお、定電圧源V1 はトランジスタQ7お
よび抵抗R8からなる定電流源のバイアスであり、同期
判定信号によってこの定電流源の電流値を制御するよう
にしてスイッチ回路28に代替してもよい。図3に示す
(a′)は波形歪みを受けたMUSEベースバンド信号
が入力された場合を示しており、この場合、歪み波形の
最大値および最小値を検出しているので、検出されるセ
ンタ値は入力されるMUSEベースバンド信号のセンタ
電位とほぼ一致する。The constant voltage source V 1 is a bias of a constant current source composed of a transistor Q7 and a resistor R8, and the current value of this constant current source is controlled by a synchronization judgment signal, and is replaced by a switch circuit 28. Good. (A ') shown in FIG. 3 shows the case where a MUSE baseband signal subjected to waveform distortion is input. In this case, since the maximum value and the minimum value of the distortion waveform are detected, the detected center The value substantially matches the center potential of the input MUSE baseband signal.
【0022】また、図3に示す(b′)はビデオディス
クプレーヤなどで見られる急激に直流分が変動している
MUSEベースバンド信号が入力された場合を示してお
り、この場合、最大値は従来と同様に直流分の変動によ
り変化する。これに伴ってセンタ値は最大値が上昇した
分の1/2だけ上昇し、それによって入力されるMUS
Eベースバンド信号のレベルがその分だけ下降するが、
最小値検出動作によって下降したMUSEベースバンド
信号の最小値が検出される。したがって、従来に比べ、
飛躍的に速く正常なセンタ値に復帰する。したがって、
ほぼ常に正確なクランプレベルを出力することができ
る。Further, (b ') shown in FIG. 3 shows a case where a MUSE baseband signal whose DC component is abruptly changed, which is seen in a video disc player or the like, is input, and in this case, the maximum value is It changes according to the fluctuation of the DC component as in the conventional case. Along with this, the center value increases by 1/2 of the maximum value, and the MUS input by it increases.
The level of the E baseband signal drops by that amount,
The minimum value of the MUSE baseband signal lowered by the minimum value detecting operation is detected. Therefore, compared to the conventional
Remarkably quickly returns to the normal center value. Therefore,
An accurate clamp level can be output almost always.
【0023】次に、図4を参照して、他の実施例のクラ
ンプ装置40は、最大値検出と平滑化を兼ねた最大値検
出/平滑化回路42および最小値検出と平滑化を兼ねた
最小値検出/平滑化回路44を含む。この最大値検出/
平滑化回路42および最小値検出/平滑化回路44にお
いては、ピーク検波のための時定数が平滑化のための時
定数と兼用される。したがって、図2における抵抗R2
およびコンデンサC2ならびに抵抗R3およびコンデン
サC3の時定数を抵抗R6,R7およびコンデンサC4
の時定数と兼ねるものに設計すれば、図4に示すクラン
プ装置が実現できる。なお、図4において最大値検出/
平滑化回路42および最小値検出/平滑化回路44の後
段の構成は平滑化回路が省略されているだけで図1に示
すクランプ装置10と同様であるので、ここではその説
明を省略する。Next, referring to FIG. 4, a clamp device 40 of another embodiment has a maximum value detection / smoothing circuit 42 that also performs maximum value detection and smoothing, and a minimum value detection and smoothing function. A minimum value detection / smoothing circuit 44 is included. This maximum value detection /
In the smoothing circuit 42 and the minimum value detection / smoothing circuit 44, the time constant for peak detection is also used as the time constant for smoothing. Therefore, the resistance R2 in FIG.
And the time constants of the capacitor C2, the resistor R3, and the capacitor C3 are the resistors R6, R7, and the capacitor C4.
The clamp device shown in FIG. 4 can be realized if the clamp device is designed to have the same time constant as. In addition, in FIG. 4, maximum value detection /
The configurations of the smoothing circuit 42 and the minimum value detection / smoothing circuit 44 subsequent to the smoothing circuit are the same as those of the clamp device 10 shown in FIG. 1, and therefore the description thereof is omitted here.
【0024】なお、前述の実施例では、スイッチ回路2
8によって、同期状態のときまたは同期外れの状態のと
きとで、入力MUSEベースバンド信号を切り換えてク
ランプ回路14または12に入力した。しかしながら、
同期判定信号に応じて、クランプ回路14または12を
選択的に能動化するためには、図5および図6に示す実
施例が用いられてもよい。In the above embodiment, the switch circuit 2
8, the input MUSE baseband signal is switched and input to the clamp circuit 14 or 12 depending on whether it is in the synchronized state or out of synchronization. However,
The embodiments shown in FIGS. 5 and 6 may be used to selectively activate the clamp circuit 14 or 12 in response to the synchronization determination signal.
【0025】図1の実施例の変形である図5の実施例あ
るいは図4の実施例の変形である図6の実施例では、入
力MUSEベースバンド信号はクランプ回路12および
14に与えられるが、同期判定信号に応じて、スイッチ
回路28は、クランプ回路12または14の出力を選択
する。このように、何れかの出力を選択するようにし
て、結果的にクランプ回路14または12を選択的に能
動化するようにしてもよい。In the embodiment of FIG. 5 which is a modification of the embodiment of FIG. 1 or the embodiment of FIG. 6 which is a modification of the embodiment of FIG. 4, the input MUSE baseband signal is applied to clamp circuits 12 and 14. The switch circuit 28 selects the output of the clamp circuit 12 or 14 in accordance with the synchronization determination signal. In this way, either output may be selected, and as a result, the clamp circuit 14 or 12 may be selectively activated.
【図1】この発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図2】図1の実施例を詳細に示す回路図である。FIG. 2 is a circuit diagram showing the embodiment of FIG. 1 in detail.
【図3】図1の実施例のセンタ値検出回路の動作を示す
波形図である。FIG. 3 is a waveform diagram showing the operation of the center value detection circuit of the embodiment of FIG.
【図4】この発明の他の実施例を示すブロック図であ
る。FIG. 4 is a block diagram showing another embodiment of the present invention.
【図5】この発明の他の実施例を示すブロック図であ
る。FIG. 5 is a block diagram showing another embodiment of the present invention.
【図6】この発明の他の実施例を示すブロック図であ
る。FIG. 6 is a block diagram showing another embodiment of the present invention.
【図7】フレーム同期信号を示す波形図である。FIG. 7 is a waveform diagram showing a frame synchronization signal.
【図8】MUSE信号伝送形式を示す図解図である。FIG. 8 is an illustrative view showing a MUSE signal transmission format.
【図9】水平同期信号とクランプ位置を示す波形図であ
る。FIG. 9 is a waveform diagram showing a horizontal synchronizing signal and a clamp position.
【図10】従来のクランプ装置における各動作を示す波
形図である。FIG. 10 is a waveform diagram showing each operation in the conventional clamp device.
10,40 …クランプ装置 12,14 …クランプ回路 18 …最大値検出回路 20 …最小値検出回路 22 …センタ値検出回路 28 …スイッチ回路 42 …最大値検出/平滑化回路 44 …最小値検出/平滑化回路 10, 40 ... Clamping device 12, 14 ... Clamping circuit 18 ... Maximum value detecting circuit 20 ... Minimum value detecting circuit 22 ... Center value detecting circuit 28 ... Switch circuit 42 ... Maximum value detecting / smoothing circuit 44 ... Minimum value detecting / smoothing Circuit
Claims (1)
期テレビジョン信号を所定レベルでクランプする第1ク
ランプ回路、 前記入力正極同期テレビジョン信号を、その上側ピーク
値と下側ピーク値との間のセンタ値でクランプする第2
クランプ回路、および同期判定信号に応じて前記第1ク
ランプ回路または前記第2クランプ回路を選択的に能動
化する選択手段を備える、クランプ装置。1. A first clamp circuit for clamping an input positive-polarity synchronized television signal containing clamp information of a fixed cycle at a predetermined level, wherein the input positive-polarity synchronized television signal is between its upper peak value and lower peak value. Second clamp with the center value of
A clamp device comprising: a clamp circuit; and a selection unit that selectively activates the first clamp circuit or the second clamp circuit according to a synchronization determination signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3316753A JPH05153432A (en) | 1991-11-29 | 1991-11-29 | Clamp circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3316753A JPH05153432A (en) | 1991-11-29 | 1991-11-29 | Clamp circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05153432A true JPH05153432A (en) | 1993-06-18 |
Family
ID=18080539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3316753A Withdrawn JPH05153432A (en) | 1991-11-29 | 1991-11-29 | Clamp circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05153432A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116489289A (en) * | 2023-06-16 | 2023-07-25 | 杭州雄迈集成电路技术股份有限公司 | Digital pre-clamping method and device for coaxial video signals |
-
1991
- 1991-11-29 JP JP3316753A patent/JPH05153432A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116489289A (en) * | 2023-06-16 | 2023-07-25 | 杭州雄迈集成电路技术股份有限公司 | Digital pre-clamping method and device for coaxial video signals |
CN116489289B (en) * | 2023-06-16 | 2023-11-21 | 浙江芯劢微电子股份有限公司 | Digital pre-clamping method and device for coaxial video signals |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5526062A (en) | Color TV receiver using quadrature-phase synchronous detector for supplying signal to chrominance circuitry | |
US4128848A (en) | Automatic ghost-suppression system | |
US4051526A (en) | Television system comprising a video storage device and a television receiver | |
CA1126861A (en) | Sync separator with a lock-ahead clamp | |
US4456927A (en) | Video circuitry | |
US4424528A (en) | Video circuit | |
JPH05153432A (en) | Clamp circuit | |
KR0176628B1 (en) | Croma burst detection system | |
US4604646A (en) | Video processing circuit | |
GB1566713A (en) | Identification circuit | |
EP0298488B1 (en) | Video signal processing circuit for VTR signal | |
JPS5851675A (en) | Agc circuit | |
KR920003713B1 (en) | Picture display apparatus | |
JP3547970B2 (en) | Sync separation circuit | |
JPH0659091B2 (en) | Sync signal generator | |
KR0164775B1 (en) | Noise reduction apparatus and method for television receiver | |
JP3281771B2 (en) | A / D conversion circuit | |
JP3157423B2 (en) | Video signal processing circuit | |
KR100231501B1 (en) | Chroma signal processing apparatus | |
JPS6115478A (en) | Automatic gain control circuit | |
JP3357769B2 (en) | Video signal processing circuit | |
JPS5819077A (en) | Integrated circuit for television receiver | |
JPH05183775A (en) | Clamping device | |
JP3263571B2 (en) | Video signal processing circuit | |
KR930001328Y1 (en) | Picture quality improving circuit of vcr using color signal muting |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |