JPH0870156A - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JPH0870156A JPH0870156A JP22874394A JP22874394A JPH0870156A JP H0870156 A JPH0870156 A JP H0870156A JP 22874394 A JP22874394 A JP 22874394A JP 22874394 A JP22874394 A JP 22874394A JP H0870156 A JPH0870156 A JP H0870156A
- Authority
- JP
- Japan
- Prior art keywords
- ridge
- resist
- insulating film
- substrate
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 リッジ構造の半導体レーザの作製工程を大幅
に簡略化し、レーザ製造コストの削減を図ること。 【構成】 半導体レーザの層構成を有する基板３６上に
リッジ３１を形成し、ついでリッジ近傍に絶縁膜３７を
形成し、ついでこの絶縁膜上にレジスト３８をコート
し、リッジ上のレジスト３８のみを選択的に露光・現像
により除去し、さらにリッジ３１上の絶縁膜３７をエッ
チングにより除去する製造方法。
に簡略化し、レーザ製造コストの削減を図ること。 【構成】 半導体レーザの層構成を有する基板３６上に
リッジ３１を形成し、ついでリッジ近傍に絶縁膜３７を
形成し、ついでこの絶縁膜上にレジスト３８をコート
し、リッジ上のレジスト３８のみを選択的に露光・現像
により除去し、さらにリッジ３１上の絶縁膜３７をエッ
チングにより除去する製造方法。
Description
【０００１】
【産業上の利用分野】本発明は光記録，光通信，光ファ
イバアンプ励起用等に用いられる半導体レーザに関する
ものである。
イバアンプ励起用等に用いられる半導体レーザに関する
ものである。
【０００２】
【従来の技術】光記録，光通信，光ファイバアンプ励起
用等に用いられる半導体レーザは、高性能化とともに、
経済化が求められている。半導体レーザの簡便な構造と
してストライプ状のリッジを形成させることにより、光
及び電流の閉じ込めを行うリッジ構造が採用されてい
る。このリッジ構造半導体レーザの製作工程は、半導体
レーザの層構造を形成した基板上にリッジを形成後、該
基板全面に絶縁膜を形成し、その後、リッジ上部の絶縁
膜を除去し、電流注入のための電極とのコンタクトを形
成する。このリッジ上部の絶縁膜を除去する工程の例
を、図３で説明する。 （ａ）図において、１１にリッジ、１７はクラッド、１
８はチャンネル、１２は活性層、１３は基板を示す。 （ｂ）図に示すように、エッチングにより両脇にチャン
ネルを有するダブルチャンネル構造のリッジ１１を形成
した基板に、絶縁膜１４を全面に形成する。 （ｃ）図に示すように、この上に、リッジを平坦化する
ためにリッジ高さより厚い第１のレジスト１５を塗布
し、これをベークしてレジストを流動させるとともに不
溶化する。 （ｄ）図に示すように、この上に再度第２のレジスト１
６を塗布し、ホトリソグラフィでリッジ上部近辺の第２
のレジスト１６を除去し、 （ｅ）図に示すように、酸素プラズマによりリッジ上部
の第１のレジスト１５を除去し、 （ｆ）図に示すように、その後、エッチングによりリッ
ジ上部の絶縁膜１４を除去し、 （ｇ）図に示すように、最後にアッシングにより残った
レジスト１５及び１６を除去する。
用等に用いられる半導体レーザは、高性能化とともに、
経済化が求められている。半導体レーザの簡便な構造と
してストライプ状のリッジを形成させることにより、光
及び電流の閉じ込めを行うリッジ構造が採用されてい
る。このリッジ構造半導体レーザの製作工程は、半導体
レーザの層構造を形成した基板上にリッジを形成後、該
基板全面に絶縁膜を形成し、その後、リッジ上部の絶縁
膜を除去し、電流注入のための電極とのコンタクトを形
成する。このリッジ上部の絶縁膜を除去する工程の例
を、図３で説明する。 （ａ）図において、１１にリッジ、１７はクラッド、１
８はチャンネル、１２は活性層、１３は基板を示す。 （ｂ）図に示すように、エッチングにより両脇にチャン
ネルを有するダブルチャンネル構造のリッジ１１を形成
した基板に、絶縁膜１４を全面に形成する。 （ｃ）図に示すように、この上に、リッジを平坦化する
ためにリッジ高さより厚い第１のレジスト１５を塗布
し、これをベークしてレジストを流動させるとともに不
溶化する。 （ｄ）図に示すように、この上に再度第２のレジスト１
６を塗布し、ホトリソグラフィでリッジ上部近辺の第２
のレジスト１６を除去し、 （ｅ）図に示すように、酸素プラズマによりリッジ上部
の第１のレジスト１５を除去し、 （ｆ）図に示すように、その後、エッチングによりリッ
ジ上部の絶縁膜１４を除去し、 （ｇ）図に示すように、最後にアッシングにより残った
レジスト１５及び１６を除去する。
【０００３】この従来方法では、工程数が多く、また、
平坦化が不完全な場合、リッジの両脇のレジスト部分の
膜厚が減少し、両脇の絶縁膜が露出するため、エッチン
グによりサイドの絶縁膜が大幅にエッチングされやすく
なり、素子特性に悪影響をもたらす。ここで、リッジの
サイド部分の絶縁膜が消失してしまう状況を図４で説明
する。（ａ）図において、２１はリッジ、２２は第２の
レジスト、２３は第１のレジスト、２４は絶縁膜、２５
は活性層、２６は基板を示す。レジストの平坦化が不十
分な場合、酸素プラズマによりリッジ上部のレジストを
除去すると、リッジ２１の両脇の絶縁膜２４が露出す
る。このため、（ｂ）図に示すように、エッチングによ
りリッジ上部の絶縁膜を除去する際、リッジのサイド部
分の絶縁膜がオーバーエッチされてしまう。（ｃ）図に
示すように、そこで、最後にアッシングにより残ったレ
ジストを除去すると、リッジサイドの絶縁膜が消失して
しまっているのがわかる。また、このようにサイドの絶
縁膜が露出している状態で（ａ）、絶縁膜のエッチング
にウエットエッチングを用いると、エッチング液が半導
体と絶縁膜、あるいは、絶縁膜とレジストの間にしみこ
んで、リッジのサイドや底部までエッチングされる恐れ
があり（ｂ），（ｃ）、これを防ぐため、ドライエッチ
ングにより絶縁膜を除去しているのが通常で、その場合
には作製工程が更に複雑になっている。
平坦化が不完全な場合、リッジの両脇のレジスト部分の
膜厚が減少し、両脇の絶縁膜が露出するため、エッチン
グによりサイドの絶縁膜が大幅にエッチングされやすく
なり、素子特性に悪影響をもたらす。ここで、リッジの
サイド部分の絶縁膜が消失してしまう状況を図４で説明
する。（ａ）図において、２１はリッジ、２２は第２の
レジスト、２３は第１のレジスト、２４は絶縁膜、２５
は活性層、２６は基板を示す。レジストの平坦化が不十
分な場合、酸素プラズマによりリッジ上部のレジストを
除去すると、リッジ２１の両脇の絶縁膜２４が露出す
る。このため、（ｂ）図に示すように、エッチングによ
りリッジ上部の絶縁膜を除去する際、リッジのサイド部
分の絶縁膜がオーバーエッチされてしまう。（ｃ）図に
示すように、そこで、最後にアッシングにより残ったレ
ジストを除去すると、リッジサイドの絶縁膜が消失して
しまっているのがわかる。また、このようにサイドの絶
縁膜が露出している状態で（ａ）、絶縁膜のエッチング
にウエットエッチングを用いると、エッチング液が半導
体と絶縁膜、あるいは、絶縁膜とレジストの間にしみこ
んで、リッジのサイドや底部までエッチングされる恐れ
があり（ｂ），（ｃ）、これを防ぐため、ドライエッチ
ングにより絶縁膜を除去しているのが通常で、その場合
には作製工程が更に複雑になっている。
【０００４】
【発明が解決しようとする課題】本発明は上記の欠点を
改善するために提案されたもので、その目的とする点
は、リッジ構造の半導体レーザの簡便な製造方法を提供
することにある。
改善するために提案されたもので、その目的とする点
は、リッジ構造の半導体レーザの簡便な製造方法を提供
することにある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は （１）半導体レーザの層構成を有する基板上にリッジを
形成する工程と、その後該基板表面の少なくとも該リッ
ジ近傍に絶縁膜を形成する工程と、その後絶縁膜上にレ
ジストをコートしてリッジ上部のレジストのみを選択的
に露光・現像により除去する工程と、その後、リッジ上
の絶縁膜をエッチングにより除去する工程とを具備する
半導体レーザの製造方法を発明の特徴とする。 （２）絶縁膜上にレジストをコートしてリッジ上部のレ
ジストを選択的に露光・現像により除去する工程におい
て、除去するレジスト幅をリッジ幅より狭くし、その後
のリッジ上の絶縁膜をエッチングにより除去する工程に
おいてウエットエッチングを用いる（１）記載の半導体
レーザの製造方法を発明の特徴とする。 （３）絶縁膜上にレジストをコートしてリッジ上部のレ
ジストを選択的に露光・現像により除去する工程におい
て、電子ビーム露光により選択的に露光を行う（１）記
載の半導体レーザの製造方法を発明の特徴とする。
め、本発明は （１）半導体レーザの層構成を有する基板上にリッジを
形成する工程と、その後該基板表面の少なくとも該リッ
ジ近傍に絶縁膜を形成する工程と、その後絶縁膜上にレ
ジストをコートしてリッジ上部のレジストのみを選択的
に露光・現像により除去する工程と、その後、リッジ上
の絶縁膜をエッチングにより除去する工程とを具備する
半導体レーザの製造方法を発明の特徴とする。 （２）絶縁膜上にレジストをコートしてリッジ上部のレ
ジストを選択的に露光・現像により除去する工程におい
て、除去するレジスト幅をリッジ幅より狭くし、その後
のリッジ上の絶縁膜をエッチングにより除去する工程に
おいてウエットエッチングを用いる（１）記載の半導体
レーザの製造方法を発明の特徴とする。 （３）絶縁膜上にレジストをコートしてリッジ上部のレ
ジストを選択的に露光・現像により除去する工程におい
て、電子ビーム露光により選択的に露光を行う（１）記
載の半導体レーザの製造方法を発明の特徴とする。
【０００６】
【作用】半導体レーザの層構造を形成した基板上にリッ
ジを形成したのち、該基板表面の少なくともリッジおよ
びチャンネル部分に絶縁膜を形成し、リッジ上の絶縁膜
を除去する工程において、絶縁膜上にレジストをコート
してリッジ上部のレジストのみを選択的に露光・現像に
より除去し、その後、リッジ上部の絶縁膜をエッチング
により除去する方法を採用することにより、リッジ構造
半導体レーザの作製工程を大幅に簡略化し、レーザの製
造コストを大幅に低減することができる。
ジを形成したのち、該基板表面の少なくともリッジおよ
びチャンネル部分に絶縁膜を形成し、リッジ上の絶縁膜
を除去する工程において、絶縁膜上にレジストをコート
してリッジ上部のレジストのみを選択的に露光・現像に
より除去し、その後、リッジ上部の絶縁膜をエッチング
により除去する方法を採用することにより、リッジ構造
半導体レーザの作製工程を大幅に簡略化し、レーザの製
造コストを大幅に低減することができる。
【０００７】
【実施例】上記の従来例の欠点を改善するため、本発明
は絶縁膜をコートしたリッジの上部のみを選択的に露光
・現像してリッジ上部のレジストを除去する方法を採用
した。図１は本発明の工程を示す。図において、３１は
リッジ、３２はクラッド、３３は活性層、３４は半導
体、３５はチャンネル、３６はレーザを構成する要素が
形成されている半導体基板を示す。しかして、リッジを
形成した基板上面に絶縁膜３７でコートし、更にこの上
にレジスト３８を塗布し、ついでリッジ上を選択的に露
光・現像し、その後、リッジ上の絶縁膜のみをエッチン
グで除去し、窓３９を形成し、その後、残りのレジスト
を除去する。
は絶縁膜をコートしたリッジの上部のみを選択的に露光
・現像してリッジ上部のレジストを除去する方法を採用
した。図１は本発明の工程を示す。図において、３１は
リッジ、３２はクラッド、３３は活性層、３４は半導
体、３５はチャンネル、３６はレーザを構成する要素が
形成されている半導体基板を示す。しかして、リッジを
形成した基板上面に絶縁膜３７でコートし、更にこの上
にレジスト３８を塗布し、ついでリッジ上を選択的に露
光・現像し、その後、リッジ上の絶縁膜のみをエッチン
グで除去し、窓３９を形成し、その後、残りのレジスト
を除去する。
【０００８】この方法では、従来方法より大幅に工程が
簡略化される。従来の方法においてはパターンの高精度
なアライメント技術がなかったために、図３に示すよう
な製造方法を採用していた。通常、リッジ幅は１．５〜
４．０ミクロンと狭い上、半導体レーザの製造には基板
の平坦性の悪いエピタキシャル基板を用い、しかも、円
形のフルウェファを用いないで、これを切断した角形の
小型基板を使用する場合が多いため、半導体レーザの製
造に使用される通常のコンタクトアライナでは、基板全
体にわたって、リッジ上に正確にパターニングすること
が困難であった。
簡略化される。従来の方法においてはパターンの高精度
なアライメント技術がなかったために、図３に示すよう
な製造方法を採用していた。通常、リッジ幅は１．５〜
４．０ミクロンと狭い上、半導体レーザの製造には基板
の平坦性の悪いエピタキシャル基板を用い、しかも、円
形のフルウェファを用いないで、これを切断した角形の
小型基板を使用する場合が多いため、半導体レーザの製
造に使用される通常のコンタクトアライナでは、基板全
体にわたって、リッジ上に正確にパターニングすること
が困難であった。
【０００９】しかしながら、近年露光技術の向上によ
り、パターンのアライメント精度が大幅に向上し、基板
全体にわたって、均一性良くパターニングすることが可
能になった。本発明はこのような背景をもとになされた
ものである。本発明で使用する露光技術としては、縮小
投影露光と電子ビーム露光の２種類がある。特に、電子
ビーム露光では基板形状や基板の平坦性に依存すること
なく、０．５ミクロン以下の高精度なアライメントが可
能である。このため、リッジ上に選択的に窓明けするパ
ターン寸法をリッジ幅より僅かに狭くした図２の窓のよ
うな形状にすることができる。このようなパターン形状
では、リッジの両端部分が完全にレジストに覆われてい
るため、絶縁膜をエッチングしても、リッジの両側に付
着している絶縁膜が、エッチングにより後退することが
ない。したがって、エッチングにサイドエッチングが伴
うウエットエッチングを採用することも全く問題がな
い。ウエットエッチングではドライエッチング装置が不
要になるだけでなく、レジストの変質がないため、最後
のレジスト除去を溶剤で簡便にできるため、工程が更に
簡便化される利点がある。次に実施例をくわしく説明す
る。
り、パターンのアライメント精度が大幅に向上し、基板
全体にわたって、均一性良くパターニングすることが可
能になった。本発明はこのような背景をもとになされた
ものである。本発明で使用する露光技術としては、縮小
投影露光と電子ビーム露光の２種類がある。特に、電子
ビーム露光では基板形状や基板の平坦性に依存すること
なく、０．５ミクロン以下の高精度なアライメントが可
能である。このため、リッジ上に選択的に窓明けするパ
ターン寸法をリッジ幅より僅かに狭くした図２の窓のよ
うな形状にすることができる。このようなパターン形状
では、リッジの両端部分が完全にレジストに覆われてい
るため、絶縁膜をエッチングしても、リッジの両側に付
着している絶縁膜が、エッチングにより後退することが
ない。したがって、エッチングにサイドエッチングが伴
うウエットエッチングを採用することも全く問題がな
い。ウエットエッチングではドライエッチング装置が不
要になるだけでなく、レジストの変質がないため、最後
のレジスト除去を溶剤で簡便にできるため、工程が更に
簡便化される利点がある。次に実施例をくわしく説明す
る。
【００１０】（実施例１）図１は、本発明の第１の実施
例を説明する図であって、リッジ構造半導体レーザの製
造工程を示す。この実施例は請求項１に関するものであ
る。この方法を実行するために、まず、ＧａＡｓ基板上
にレーザを構成する各半導体層が形成された半導体基板
が、リッジ構造の半導体レーザを作製すべき半導体基板
として、予め用意されているとして、前記半導体基板３
６上に、フォトレジストでなるマスク層を、露光および
現像処理によって、予定のパターンに形成した。次に、
上記半導体基板３６に対し、上記マスク層をマスクとし
て、塩素系ガスのプラズマを用いたエッチング処理を施
すことによって、リッジ３１の加工を上記半導体基板３
６上に行った。次に、上記半導体基板３６上から、Ｎ−
メチルピロリドンでなる液を用いて、上記マスク層を溶
解除去した。さらに、酸素アッシャを用いて、エッチン
グ残渣の処理を行った（ａ図）。次に、上記半導体基板
３６に対し、プラズマＣＶＤを用いて、絶縁層３７を形
成した。ここで、絶縁膜としては、窒化膜を成膜した
（ｂ図）。次に、上記半導体基板３６に対し、フォトレ
ジスト３８を塗布した。その後、前記レジスト３８を、
露光および現像処理によって、所定のパターンに形成
し、上記リッジ３１上の窒化膜を選択的にエッチングで
きるようにマスク層とした。すなわち、縮小投影露光法
を用いて、上記リッジ３１を形成した時に用いたパター
ンと同一の幅を持つストライプのパターンを、上記リッ
ジ３１の直上に重なるように形成した（ｃ図）。次に、
上記半導体基板３６に対し、フロン系ガスのプラズマを
用いたエッチング処理を施すことによって、窓開け部分
３９の窒化膜を除去した（ｄ図）。次に、上記半導体基
板３６上から、Ｎ−メチルピロリドンでなる液を用い
て、上記マスク層を溶解除去した。さらに、酸素アッシ
ャを用いて、エッチング残渣の処理を行った（ｅ図）。
この後、Ｃｒ／Ａｕあるいは、Ｔｉ／Ｐｔ／Ａｕ等のｐ
電極、次に、Ａｕ／Ｇｅ／Ｎｉ等のｎ電極を形成した。
さらに、オーミックシンターを行って、電極部まで形成
した。次に、上記半導体基板３６の劈開を行い、レーザ
チップに分割した後、モジュールとしての組立および実
装を行い、半導体レーザ装置とした。以上が、本発明に
よる半導体レーザの製造方法の第１の実施例である。こ
のように本実施例によれば、リッジ上の絶縁膜を選択的
にエッチング、除去するようにしたので、従来のように
リッジのサイド部分の絶縁膜がエッチングされることが
なかった。また、製作工程数を従来に比べて減らすこと
ができた。
例を説明する図であって、リッジ構造半導体レーザの製
造工程を示す。この実施例は請求項１に関するものであ
る。この方法を実行するために、まず、ＧａＡｓ基板上
にレーザを構成する各半導体層が形成された半導体基板
が、リッジ構造の半導体レーザを作製すべき半導体基板
として、予め用意されているとして、前記半導体基板３
６上に、フォトレジストでなるマスク層を、露光および
現像処理によって、予定のパターンに形成した。次に、
上記半導体基板３６に対し、上記マスク層をマスクとし
て、塩素系ガスのプラズマを用いたエッチング処理を施
すことによって、リッジ３１の加工を上記半導体基板３
６上に行った。次に、上記半導体基板３６上から、Ｎ−
メチルピロリドンでなる液を用いて、上記マスク層を溶
解除去した。さらに、酸素アッシャを用いて、エッチン
グ残渣の処理を行った（ａ図）。次に、上記半導体基板
３６に対し、プラズマＣＶＤを用いて、絶縁層３７を形
成した。ここで、絶縁膜としては、窒化膜を成膜した
（ｂ図）。次に、上記半導体基板３６に対し、フォトレ
ジスト３８を塗布した。その後、前記レジスト３８を、
露光および現像処理によって、所定のパターンに形成
し、上記リッジ３１上の窒化膜を選択的にエッチングで
きるようにマスク層とした。すなわち、縮小投影露光法
を用いて、上記リッジ３１を形成した時に用いたパター
ンと同一の幅を持つストライプのパターンを、上記リッ
ジ３１の直上に重なるように形成した（ｃ図）。次に、
上記半導体基板３６に対し、フロン系ガスのプラズマを
用いたエッチング処理を施すことによって、窓開け部分
３９の窒化膜を除去した（ｄ図）。次に、上記半導体基
板３６上から、Ｎ−メチルピロリドンでなる液を用い
て、上記マスク層を溶解除去した。さらに、酸素アッシ
ャを用いて、エッチング残渣の処理を行った（ｅ図）。
この後、Ｃｒ／Ａｕあるいは、Ｔｉ／Ｐｔ／Ａｕ等のｐ
電極、次に、Ａｕ／Ｇｅ／Ｎｉ等のｎ電極を形成した。
さらに、オーミックシンターを行って、電極部まで形成
した。次に、上記半導体基板３６の劈開を行い、レーザ
チップに分割した後、モジュールとしての組立および実
装を行い、半導体レーザ装置とした。以上が、本発明に
よる半導体レーザの製造方法の第１の実施例である。こ
のように本実施例によれば、リッジ上の絶縁膜を選択的
にエッチング、除去するようにしたので、従来のように
リッジのサイド部分の絶縁膜がエッチングされることが
なかった。また、製作工程数を従来に比べて減らすこと
ができた。
【００１１】（実施例２）本実施例は、請求項２にある
半導体レーザの製造方法に関するものである。この方法
を実行するために、まず、ＧａＡｓ基板上にレーザを構
成する各半導体層が形成された半導体基板が、リッジ構
造の半導体レーザを作製すべき半導体基板として、予め
用意されているとして、前記半導体基板３６上に、フォ
トレジストでなるマスク層を、露光および現像処理によ
って、予定のパターンに形成した。次に、上記半導体基
板３６に対し、上記マスク層をマスクとして、塩素系ガ
スのプラズマを用いたエッチング処理を施すことによっ
て、リッジ３１の加工を上記半導体基板３６上に行っ
た。次に、上記半導体基板３６上から、Ｎ−メチルピロ
リドンでなる液を用いて、上記マスク層を溶解除去し
た。さらに、酸素アッシャを用いて、エッチング残渣の
処理を行った（図１ａ）。次に、上記半導体基板３６に
対し、プラズマＣＶＤを用いて、絶縁層３７を形成し
た。ここで、絶縁膜としては、窒化膜を成膜した（図１
ｂ）。
半導体レーザの製造方法に関するものである。この方法
を実行するために、まず、ＧａＡｓ基板上にレーザを構
成する各半導体層が形成された半導体基板が、リッジ構
造の半導体レーザを作製すべき半導体基板として、予め
用意されているとして、前記半導体基板３６上に、フォ
トレジストでなるマスク層を、露光および現像処理によ
って、予定のパターンに形成した。次に、上記半導体基
板３６に対し、上記マスク層をマスクとして、塩素系ガ
スのプラズマを用いたエッチング処理を施すことによっ
て、リッジ３１の加工を上記半導体基板３６上に行っ
た。次に、上記半導体基板３６上から、Ｎ−メチルピロ
リドンでなる液を用いて、上記マスク層を溶解除去し
た。さらに、酸素アッシャを用いて、エッチング残渣の
処理を行った（図１ａ）。次に、上記半導体基板３６に
対し、プラズマＣＶＤを用いて、絶縁層３７を形成し
た。ここで、絶縁膜としては、窒化膜を成膜した（図１
ｂ）。
【００１２】次に、上記半導体基板３６に対し、フォト
レジスト３８を塗布し、リッジ３１上のレジストを選択
的に露光・現像により除去する際、リッジ３１上の窒化
膜を選択的にエッチングできるようなパターンを所定の
パターンとして形成した。すなわち、縮小投影露光法を
用いて、上記リッジ３１を形成した時に用いたパターン
よりわずかに狭い幅を持つストライプのパターンを、上
記リッジ３１と中心線が重なるように形成した（図２
ａ）。次に、上記半導体基板３６に対し、フッ酸とフッ
化アンモニウムと水との混合比が７：３５：５８の割合
のフッ酸系溶液でなるエッチング液を用いてエッチング
処理を施すことによって、窓開け部分３９の窒化膜を除
去した（図２ｂ）。ついで、レジスト３８を除去した
（図２ｃ）。以上が、本発明による半導体レーザの製造
方法の第２の実施例である。このように本実施例によれ
ば、除去するレジスト幅をリッジ幅より狭くしたので、
湿式エッチングを採用することができ、作製工程数をさ
らに減らすことができた。
レジスト３８を塗布し、リッジ３１上のレジストを選択
的に露光・現像により除去する際、リッジ３１上の窒化
膜を選択的にエッチングできるようなパターンを所定の
パターンとして形成した。すなわち、縮小投影露光法を
用いて、上記リッジ３１を形成した時に用いたパターン
よりわずかに狭い幅を持つストライプのパターンを、上
記リッジ３１と中心線が重なるように形成した（図２
ａ）。次に、上記半導体基板３６に対し、フッ酸とフッ
化アンモニウムと水との混合比が７：３５：５８の割合
のフッ酸系溶液でなるエッチング液を用いてエッチング
処理を施すことによって、窓開け部分３９の窒化膜を除
去した（図２ｂ）。ついで、レジスト３８を除去した
（図２ｃ）。以上が、本発明による半導体レーザの製造
方法の第２の実施例である。このように本実施例によれ
ば、除去するレジスト幅をリッジ幅より狭くしたので、
湿式エッチングを採用することができ、作製工程数をさ
らに減らすことができた。
【００１３】（実施例３）本実施例は、請求項３にある
半導体レーザの製造方法に関するものである。この方法
を実行するために、まず、ＧａＡｓ基板上にレーザを構
成する各半導体層が形成された半導体基板が、リッジ構
造の半導体レーザを作製すべき半導体基板として、予め
用意されているとして、前記半導体基板３６上に、フォ
トレジストでなるマスク層を、露光および現像処理によ
って、予定のパターンに形成した。次に、上記半導体基
板３６に対し、上記マスク層をマスクとして、塩素系ガ
スのプラズマを用いたエッチング処理を施すことによっ
て、リッジ３１の加工を上記半導体基板３６上に行っ
た。次に、上記半導体基板３６上から、Ｎ−メチルピロ
リドンでなる液を用いて、上記マスク層を溶解除去し
た。さらに、酸素アッシャを用いて、エッチング残渣の
処理を行った（図１ａ）。次に、上記半導体基板３６に
対し、プラズマＣＶＤを用いて、絶縁層３７を形成し
た。ここで、絶縁膜としては、窒化膜を成膜した（図１
ｂ）。次に、上記半導体基板３６に対し、電子線レジス
ト３５を塗布した。リッジ３１上のレジストを選択的に
露光・現像することにより除去する際、電子ビーム露光
により選択的露光を行った。その後の製造プロセスは、
実施例１と同様に行った。以上が、本発明による半導体
レーザの製造方法の第３の実施例である。このように本
実施例によれば、電子ビーム露光による選択的露光を採
用したので、高精度なアライメントが可能で、基板全体
にわたって均一性良くパターン形成することができた。
半導体レーザの製造方法に関するものである。この方法
を実行するために、まず、ＧａＡｓ基板上にレーザを構
成する各半導体層が形成された半導体基板が、リッジ構
造の半導体レーザを作製すべき半導体基板として、予め
用意されているとして、前記半導体基板３６上に、フォ
トレジストでなるマスク層を、露光および現像処理によ
って、予定のパターンに形成した。次に、上記半導体基
板３６に対し、上記マスク層をマスクとして、塩素系ガ
スのプラズマを用いたエッチング処理を施すことによっ
て、リッジ３１の加工を上記半導体基板３６上に行っ
た。次に、上記半導体基板３６上から、Ｎ−メチルピロ
リドンでなる液を用いて、上記マスク層を溶解除去し
た。さらに、酸素アッシャを用いて、エッチング残渣の
処理を行った（図１ａ）。次に、上記半導体基板３６に
対し、プラズマＣＶＤを用いて、絶縁層３７を形成し
た。ここで、絶縁膜としては、窒化膜を成膜した（図１
ｂ）。次に、上記半導体基板３６に対し、電子線レジス
ト３５を塗布した。リッジ３１上のレジストを選択的に
露光・現像することにより除去する際、電子ビーム露光
により選択的露光を行った。その後の製造プロセスは、
実施例１と同様に行った。以上が、本発明による半導体
レーザの製造方法の第３の実施例である。このように本
実施例によれば、電子ビーム露光による選択的露光を採
用したので、高精度なアライメントが可能で、基板全体
にわたって均一性良くパターン形成することができた。
【００１４】
【発明の効果】以上説明した通り、半導体レーザの層構
造を形成した基板上にリッジを形成したのち、該基板表
面の少なくともリッジおよびチャンネル部分に絶縁膜を
形成し、リッジ上の絶縁膜を除去する工程において、絶
縁膜上にレジストをコートしてリッジ上部のレジストの
みを選択的に露光・現像により除去し、その後、リッジ
上の絶縁膜をエッチングにより除去する方法を採用した
ため、リッジ構造半導体レーザの作製工程が大幅に簡略
化され、レーザの製造コストを大幅に低減できる効果を
有するものである。
造を形成した基板上にリッジを形成したのち、該基板表
面の少なくともリッジおよびチャンネル部分に絶縁膜を
形成し、リッジ上の絶縁膜を除去する工程において、絶
縁膜上にレジストをコートしてリッジ上部のレジストの
みを選択的に露光・現像により除去し、その後、リッジ
上の絶縁膜をエッチングにより除去する方法を採用した
ため、リッジ構造半導体レーザの作製工程が大幅に簡略
化され、レーザの製造コストを大幅に低減できる効果を
有するものである。
【図１】本発明のリッジ上の絶縁膜を選択的に加工する
工程を示す断面図であって、（ａ）〜（ｅ）は各工程を
示す。
工程を示す断面図であって、（ａ）〜（ｅ）は各工程を
示す。
【図２】本発明のリッジ幅より狭い窓明けを選択的に行
う工程を示す断面図であって、（ａ）〜（ｃ）は各工程
を示す。
う工程を示す断面図であって、（ａ）〜（ｃ）は各工程
を示す。
【図３】従来のリッジ上の絶縁膜を除去する工程を示す
断面図であって、（ａ）〜（ｇ）は各工程を示す。
断面図であって、（ａ）〜（ｇ）は各工程を示す。
【図４】従来の方法においてリッジの両側面が露出され
た場合を示す断面図であって、（ａ）〜（ｅ）は各工程
を示す。
た場合を示す断面図であって、（ａ）〜（ｅ）は各工程
を示す。
１１ リッジ １２ 活性層 １３ 半導体基板 １４ 絶縁膜 １５ 第１のレジスト １６ 第２のレジスト １７ クラッド １８ チャンネル ２１ リッジ部分 ２２ 第２のレジスト ２３ 第１のレジスト ２４ 絶縁膜 ２５ 活性層 ２６ 半導体基板 ２７ 露出したリッジ側面部分 ３１ リッジ ３２ クラッド ３３ 活性層 ３４ 基板 ３５ チャンネル３６ 半導体基板 ３７ 絶縁膜 ３８ レジスト ３９ 窓
Claims (3)
- 【請求項１】 半導体レーザの層構成を有する基板上に
リッジを形成する工程と、その後該基板表面の少なくと
も該リッジ近傍に絶縁膜を形成する工程と、その後絶縁
膜上にレジストをコートしてリッジ上部のレジストのみ
を選択的に露光・現像により除去する工程と、その後、
リッジ上の絶縁膜をエッチングにより除去する工程とを
具備することを特徴とする半導体レーザの製造方法。 - 【請求項２】 絶縁膜上にレジストをコートしてリッジ
上部のレジストを選択的に露光・現像により除去する工
程において、除去するレジスト幅をリッジ幅より狭く
し、その後のリッジ上の絶縁膜をエッチングにより除去
する工程においてウエットエッチングを用いることを特
徴とする請求項１記載の半導体レーザの製造方法。 - 【請求項３】 絶縁膜上にレジストをコートしてリッジ
上部のレジストを選択的に露光・現像により除去する工
程において、電子ビーム露光により選択的に露光を行う
ことを特徴とする請求項１記載の半導体レーザの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22874394A JPH0870156A (ja) | 1994-08-29 | 1994-08-29 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22874394A JPH0870156A (ja) | 1994-08-29 | 1994-08-29 | 半導体レーザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0870156A true JPH0870156A (ja) | 1996-03-12 |
Family
ID=16881135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22874394A Pending JPH0870156A (ja) | 1994-08-29 | 1994-08-29 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0870156A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100069590A (ko) * | 2008-12-15 | 2010-06-24 | 소니 주식회사 | 반도체 레이저의 제조 방법 |
-
1994
- 1994-08-29 JP JP22874394A patent/JPH0870156A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100069590A (ko) * | 2008-12-15 | 2010-06-24 | 소니 주식회사 | 반도체 레이저의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5288660A (en) | Method for forming self-aligned t-shaped transistor electrode | |
| US6335216B1 (en) | Method for fabricating a semiconductor optical device having a ridge stripe | |
| JPH0870156A (ja) | 半導体レーザの製造方法 | |
| JP2001308461A (ja) | リッジ型半導体素子の作製方法 | |
| JP3315185B2 (ja) | 半導体光素子製造用アライメントマーカの製造方法 | |
| JP3287331B2 (ja) | 半導体光素子の製造方法 | |
| JP4093606B2 (ja) | 半導体素子の製造方法 | |
| JPH08130343A (ja) | 半導体レーザの製造方法 | |
| JP2002217446A (ja) | 光半導体集積素子及びその製造方法 | |
| JP3911003B2 (ja) | 半導体装置 | |
| JPH0883953A (ja) | 半導体レーザの製造方法 | |
| JPH0918085A (ja) | 半導体レーザの製造方法 | |
| JP2000173996A (ja) | 半導体装置およびその製造方法 | |
| CN112152086B (zh) | 半导体器件的制造方法、半导体器件及半导体组件 | |
| JP2002261380A (ja) | 半導体装置およびその製造方法 | |
| JPH09148666A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2003075619A (ja) | 回折格子の形成方法 | |
| JPH07135194A (ja) | ドライエッチング用マスクの形成方法 | |
| JPH08139411A (ja) | 半導体レーザの製造方法 | |
| JP2001024279A (ja) | 半導体レーザ素子の製造方法 | |
| US20070134828A1 (en) | Method of producing semiconductor optical element | |
| JP2734951B2 (ja) | 半導体装置の製造方法 | |
| JP2003234536A (ja) | レーザーダイオードの回折格子製造方法 | |
| JP2002313783A (ja) | 多角形半導体リングレーザの作製方法及び多角形半導体リングレーザ、多角形半導体リングレーザジャイロ | |
| JP2003197610A (ja) | マスク体 |