JPH0870156A - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JPH0870156A JPH0870156A JP22874394A JP22874394A JPH0870156A JP H0870156 A JPH0870156 A JP H0870156A JP 22874394 A JP22874394 A JP 22874394A JP 22874394 A JP22874394 A JP 22874394A JP H0870156 A JPH0870156 A JP H0870156A
- Authority
- JP
- Japan
- Prior art keywords
- ridge
- resist
- insulating film
- substrate
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 リッジ構造の半導体レーザの作製工程を大幅
に簡略化し、レーザ製造コストの削減を図ること。 【構成】 半導体レーザの層構成を有する基板36上に
リッジ31を形成し、ついでリッジ近傍に絶縁膜37を
形成し、ついでこの絶縁膜上にレジスト38をコート
し、リッジ上のレジスト38のみを選択的に露光・現像
により除去し、さらにリッジ31上の絶縁膜37をエッ
チングにより除去する製造方法。
に簡略化し、レーザ製造コストの削減を図ること。 【構成】 半導体レーザの層構成を有する基板36上に
リッジ31を形成し、ついでリッジ近傍に絶縁膜37を
形成し、ついでこの絶縁膜上にレジスト38をコート
し、リッジ上のレジスト38のみを選択的に露光・現像
により除去し、さらにリッジ31上の絶縁膜37をエッ
チングにより除去する製造方法。
Description
【0001】
【産業上の利用分野】本発明は光記録,光通信,光ファ
イバアンプ励起用等に用いられる半導体レーザに関する
ものである。
イバアンプ励起用等に用いられる半導体レーザに関する
ものである。
【0002】
【従来の技術】光記録,光通信,光ファイバアンプ励起
用等に用いられる半導体レーザは、高性能化とともに、
経済化が求められている。半導体レーザの簡便な構造と
してストライプ状のリッジを形成させることにより、光
及び電流の閉じ込めを行うリッジ構造が採用されてい
る。このリッジ構造半導体レーザの製作工程は、半導体
レーザの層構造を形成した基板上にリッジを形成後、該
基板全面に絶縁膜を形成し、その後、リッジ上部の絶縁
膜を除去し、電流注入のための電極とのコンタクトを形
成する。このリッジ上部の絶縁膜を除去する工程の例
を、図3で説明する。 (a)図において、11にリッジ、17はクラッド、1
8はチャンネル、12は活性層、13は基板を示す。 (b)図に示すように、エッチングにより両脇にチャン
ネルを有するダブルチャンネル構造のリッジ11を形成
した基板に、絶縁膜14を全面に形成する。 (c)図に示すように、この上に、リッジを平坦化する
ためにリッジ高さより厚い第1のレジスト15を塗布
し、これをベークしてレジストを流動させるとともに不
溶化する。 (d)図に示すように、この上に再度第2のレジスト1
6を塗布し、ホトリソグラフィでリッジ上部近辺の第2
のレジスト16を除去し、 (e)図に示すように、酸素プラズマによりリッジ上部
の第1のレジスト15を除去し、 (f)図に示すように、その後、エッチングによりリッ
ジ上部の絶縁膜14を除去し、 (g)図に示すように、最後にアッシングにより残った
レジスト15及び16を除去する。
用等に用いられる半導体レーザは、高性能化とともに、
経済化が求められている。半導体レーザの簡便な構造と
してストライプ状のリッジを形成させることにより、光
及び電流の閉じ込めを行うリッジ構造が採用されてい
る。このリッジ構造半導体レーザの製作工程は、半導体
レーザの層構造を形成した基板上にリッジを形成後、該
基板全面に絶縁膜を形成し、その後、リッジ上部の絶縁
膜を除去し、電流注入のための電極とのコンタクトを形
成する。このリッジ上部の絶縁膜を除去する工程の例
を、図3で説明する。 (a)図において、11にリッジ、17はクラッド、1
8はチャンネル、12は活性層、13は基板を示す。 (b)図に示すように、エッチングにより両脇にチャン
ネルを有するダブルチャンネル構造のリッジ11を形成
した基板に、絶縁膜14を全面に形成する。 (c)図に示すように、この上に、リッジを平坦化する
ためにリッジ高さより厚い第1のレジスト15を塗布
し、これをベークしてレジストを流動させるとともに不
溶化する。 (d)図に示すように、この上に再度第2のレジスト1
6を塗布し、ホトリソグラフィでリッジ上部近辺の第2
のレジスト16を除去し、 (e)図に示すように、酸素プラズマによりリッジ上部
の第1のレジスト15を除去し、 (f)図に示すように、その後、エッチングによりリッ
ジ上部の絶縁膜14を除去し、 (g)図に示すように、最後にアッシングにより残った
レジスト15及び16を除去する。
【0003】この従来方法では、工程数が多く、また、
平坦化が不完全な場合、リッジの両脇のレジスト部分の
膜厚が減少し、両脇の絶縁膜が露出するため、エッチン
グによりサイドの絶縁膜が大幅にエッチングされやすく
なり、素子特性に悪影響をもたらす。ここで、リッジの
サイド部分の絶縁膜が消失してしまう状況を図4で説明
する。(a)図において、21はリッジ、22は第2の
レジスト、23は第1のレジスト、24は絶縁膜、25
は活性層、26は基板を示す。レジストの平坦化が不十
分な場合、酸素プラズマによりリッジ上部のレジストを
除去すると、リッジ21の両脇の絶縁膜24が露出す
る。このため、(b)図に示すように、エッチングによ
りリッジ上部の絶縁膜を除去する際、リッジのサイド部
分の絶縁膜がオーバーエッチされてしまう。(c)図に
示すように、そこで、最後にアッシングにより残ったレ
ジストを除去すると、リッジサイドの絶縁膜が消失して
しまっているのがわかる。また、このようにサイドの絶
縁膜が露出している状態で(a)、絶縁膜のエッチング
にウエットエッチングを用いると、エッチング液が半導
体と絶縁膜、あるいは、絶縁膜とレジストの間にしみこ
んで、リッジのサイドや底部までエッチングされる恐れ
があり(b),(c)、これを防ぐため、ドライエッチ
ングにより絶縁膜を除去しているのが通常で、その場合
には作製工程が更に複雑になっている。
平坦化が不完全な場合、リッジの両脇のレジスト部分の
膜厚が減少し、両脇の絶縁膜が露出するため、エッチン
グによりサイドの絶縁膜が大幅にエッチングされやすく
なり、素子特性に悪影響をもたらす。ここで、リッジの
サイド部分の絶縁膜が消失してしまう状況を図4で説明
する。(a)図において、21はリッジ、22は第2の
レジスト、23は第1のレジスト、24は絶縁膜、25
は活性層、26は基板を示す。レジストの平坦化が不十
分な場合、酸素プラズマによりリッジ上部のレジストを
除去すると、リッジ21の両脇の絶縁膜24が露出す
る。このため、(b)図に示すように、エッチングによ
りリッジ上部の絶縁膜を除去する際、リッジのサイド部
分の絶縁膜がオーバーエッチされてしまう。(c)図に
示すように、そこで、最後にアッシングにより残ったレ
ジストを除去すると、リッジサイドの絶縁膜が消失して
しまっているのがわかる。また、このようにサイドの絶
縁膜が露出している状態で(a)、絶縁膜のエッチング
にウエットエッチングを用いると、エッチング液が半導
体と絶縁膜、あるいは、絶縁膜とレジストの間にしみこ
んで、リッジのサイドや底部までエッチングされる恐れ
があり(b),(c)、これを防ぐため、ドライエッチ
ングにより絶縁膜を除去しているのが通常で、その場合
には作製工程が更に複雑になっている。
【0004】
【発明が解決しようとする課題】本発明は上記の欠点を
改善するために提案されたもので、その目的とする点
は、リッジ構造の半導体レーザの簡便な製造方法を提供
することにある。
改善するために提案されたもので、その目的とする点
は、リッジ構造の半導体レーザの簡便な製造方法を提供
することにある。
【0005】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は (1)半導体レーザの層構成を有する基板上にリッジを
形成する工程と、その後該基板表面の少なくとも該リッ
ジ近傍に絶縁膜を形成する工程と、その後絶縁膜上にレ
ジストをコートしてリッジ上部のレジストのみを選択的
に露光・現像により除去する工程と、その後、リッジ上
の絶縁膜をエッチングにより除去する工程とを具備する
半導体レーザの製造方法を発明の特徴とする。 (2)絶縁膜上にレジストをコートしてリッジ上部のレ
ジストを選択的に露光・現像により除去する工程におい
て、除去するレジスト幅をリッジ幅より狭くし、その後
のリッジ上の絶縁膜をエッチングにより除去する工程に
おいてウエットエッチングを用いる(1)記載の半導体
レーザの製造方法を発明の特徴とする。 (3)絶縁膜上にレジストをコートしてリッジ上部のレ
ジストを選択的に露光・現像により除去する工程におい
て、電子ビーム露光により選択的に露光を行う(1)記
載の半導体レーザの製造方法を発明の特徴とする。
め、本発明は (1)半導体レーザの層構成を有する基板上にリッジを
形成する工程と、その後該基板表面の少なくとも該リッ
ジ近傍に絶縁膜を形成する工程と、その後絶縁膜上にレ
ジストをコートしてリッジ上部のレジストのみを選択的
に露光・現像により除去する工程と、その後、リッジ上
の絶縁膜をエッチングにより除去する工程とを具備する
半導体レーザの製造方法を発明の特徴とする。 (2)絶縁膜上にレジストをコートしてリッジ上部のレ
ジストを選択的に露光・現像により除去する工程におい
て、除去するレジスト幅をリッジ幅より狭くし、その後
のリッジ上の絶縁膜をエッチングにより除去する工程に
おいてウエットエッチングを用いる(1)記載の半導体
レーザの製造方法を発明の特徴とする。 (3)絶縁膜上にレジストをコートしてリッジ上部のレ
ジストを選択的に露光・現像により除去する工程におい
て、電子ビーム露光により選択的に露光を行う(1)記
載の半導体レーザの製造方法を発明の特徴とする。
【0006】
【作用】半導体レーザの層構造を形成した基板上にリッ
ジを形成したのち、該基板表面の少なくともリッジおよ
びチャンネル部分に絶縁膜を形成し、リッジ上の絶縁膜
を除去する工程において、絶縁膜上にレジストをコート
してリッジ上部のレジストのみを選択的に露光・現像に
より除去し、その後、リッジ上部の絶縁膜をエッチング
により除去する方法を採用することにより、リッジ構造
半導体レーザの作製工程を大幅に簡略化し、レーザの製
造コストを大幅に低減することができる。
ジを形成したのち、該基板表面の少なくともリッジおよ
びチャンネル部分に絶縁膜を形成し、リッジ上の絶縁膜
を除去する工程において、絶縁膜上にレジストをコート
してリッジ上部のレジストのみを選択的に露光・現像に
より除去し、その後、リッジ上部の絶縁膜をエッチング
により除去する方法を採用することにより、リッジ構造
半導体レーザの作製工程を大幅に簡略化し、レーザの製
造コストを大幅に低減することができる。
【0007】
【実施例】上記の従来例の欠点を改善するため、本発明
は絶縁膜をコートしたリッジの上部のみを選択的に露光
・現像してリッジ上部のレジストを除去する方法を採用
した。図1は本発明の工程を示す。図において、31は
リッジ、32はクラッド、33は活性層、34は半導
体、35はチャンネル、36はレーザを構成する要素が
形成されている半導体基板を示す。しかして、リッジを
形成した基板上面に絶縁膜37でコートし、更にこの上
にレジスト38を塗布し、ついでリッジ上を選択的に露
光・現像し、その後、リッジ上の絶縁膜のみをエッチン
グで除去し、窓39を形成し、その後、残りのレジスト
を除去する。
は絶縁膜をコートしたリッジの上部のみを選択的に露光
・現像してリッジ上部のレジストを除去する方法を採用
した。図1は本発明の工程を示す。図において、31は
リッジ、32はクラッド、33は活性層、34は半導
体、35はチャンネル、36はレーザを構成する要素が
形成されている半導体基板を示す。しかして、リッジを
形成した基板上面に絶縁膜37でコートし、更にこの上
にレジスト38を塗布し、ついでリッジ上を選択的に露
光・現像し、その後、リッジ上の絶縁膜のみをエッチン
グで除去し、窓39を形成し、その後、残りのレジスト
を除去する。
【0008】この方法では、従来方法より大幅に工程が
簡略化される。従来の方法においてはパターンの高精度
なアライメント技術がなかったために、図3に示すよう
な製造方法を採用していた。通常、リッジ幅は1.5〜
4.0ミクロンと狭い上、半導体レーザの製造には基板
の平坦性の悪いエピタキシャル基板を用い、しかも、円
形のフルウェファを用いないで、これを切断した角形の
小型基板を使用する場合が多いため、半導体レーザの製
造に使用される通常のコンタクトアライナでは、基板全
体にわたって、リッジ上に正確にパターニングすること
が困難であった。
簡略化される。従来の方法においてはパターンの高精度
なアライメント技術がなかったために、図3に示すよう
な製造方法を採用していた。通常、リッジ幅は1.5〜
4.0ミクロンと狭い上、半導体レーザの製造には基板
の平坦性の悪いエピタキシャル基板を用い、しかも、円
形のフルウェファを用いないで、これを切断した角形の
小型基板を使用する場合が多いため、半導体レーザの製
造に使用される通常のコンタクトアライナでは、基板全
体にわたって、リッジ上に正確にパターニングすること
が困難であった。
【0009】しかしながら、近年露光技術の向上によ
り、パターンのアライメント精度が大幅に向上し、基板
全体にわたって、均一性良くパターニングすることが可
能になった。本発明はこのような背景をもとになされた
ものである。本発明で使用する露光技術としては、縮小
投影露光と電子ビーム露光の2種類がある。特に、電子
ビーム露光では基板形状や基板の平坦性に依存すること
なく、0.5ミクロン以下の高精度なアライメントが可
能である。このため、リッジ上に選択的に窓明けするパ
ターン寸法をリッジ幅より僅かに狭くした図2の窓のよ
うな形状にすることができる。このようなパターン形状
では、リッジの両端部分が完全にレジストに覆われてい
るため、絶縁膜をエッチングしても、リッジの両側に付
着している絶縁膜が、エッチングにより後退することが
ない。したがって、エッチングにサイドエッチングが伴
うウエットエッチングを採用することも全く問題がな
い。ウエットエッチングではドライエッチング装置が不
要になるだけでなく、レジストの変質がないため、最後
のレジスト除去を溶剤で簡便にできるため、工程が更に
簡便化される利点がある。次に実施例をくわしく説明す
る。
り、パターンのアライメント精度が大幅に向上し、基板
全体にわたって、均一性良くパターニングすることが可
能になった。本発明はこのような背景をもとになされた
ものである。本発明で使用する露光技術としては、縮小
投影露光と電子ビーム露光の2種類がある。特に、電子
ビーム露光では基板形状や基板の平坦性に依存すること
なく、0.5ミクロン以下の高精度なアライメントが可
能である。このため、リッジ上に選択的に窓明けするパ
ターン寸法をリッジ幅より僅かに狭くした図2の窓のよ
うな形状にすることができる。このようなパターン形状
では、リッジの両端部分が完全にレジストに覆われてい
るため、絶縁膜をエッチングしても、リッジの両側に付
着している絶縁膜が、エッチングにより後退することが
ない。したがって、エッチングにサイドエッチングが伴
うウエットエッチングを採用することも全く問題がな
い。ウエットエッチングではドライエッチング装置が不
要になるだけでなく、レジストの変質がないため、最後
のレジスト除去を溶剤で簡便にできるため、工程が更に
簡便化される利点がある。次に実施例をくわしく説明す
る。
【0010】(実施例1)図1は、本発明の第1の実施
例を説明する図であって、リッジ構造半導体レーザの製
造工程を示す。この実施例は請求項1に関するものであ
る。この方法を実行するために、まず、GaAs基板上
にレーザを構成する各半導体層が形成された半導体基板
が、リッジ構造の半導体レーザを作製すべき半導体基板
として、予め用意されているとして、前記半導体基板3
6上に、フォトレジストでなるマスク層を、露光および
現像処理によって、予定のパターンに形成した。次に、
上記半導体基板36に対し、上記マスク層をマスクとし
て、塩素系ガスのプラズマを用いたエッチング処理を施
すことによって、リッジ31の加工を上記半導体基板3
6上に行った。次に、上記半導体基板36上から、N−
メチルピロリドンでなる液を用いて、上記マスク層を溶
解除去した。さらに、酸素アッシャを用いて、エッチン
グ残渣の処理を行った(a図)。次に、上記半導体基板
36に対し、プラズマCVDを用いて、絶縁層37を形
成した。ここで、絶縁膜としては、窒化膜を成膜した
(b図)。次に、上記半導体基板36に対し、フォトレ
ジスト38を塗布した。その後、前記レジスト38を、
露光および現像処理によって、所定のパターンに形成
し、上記リッジ31上の窒化膜を選択的にエッチングで
きるようにマスク層とした。すなわち、縮小投影露光法
を用いて、上記リッジ31を形成した時に用いたパター
ンと同一の幅を持つストライプのパターンを、上記リッ
ジ31の直上に重なるように形成した(c図)。次に、
上記半導体基板36に対し、フロン系ガスのプラズマを
用いたエッチング処理を施すことによって、窓開け部分
39の窒化膜を除去した(d図)。次に、上記半導体基
板36上から、N−メチルピロリドンでなる液を用い
て、上記マスク層を溶解除去した。さらに、酸素アッシ
ャを用いて、エッチング残渣の処理を行った(e図)。
この後、Cr/Auあるいは、Ti/Pt/Au等のp
電極、次に、Au/Ge/Ni等のn電極を形成した。
さらに、オーミックシンターを行って、電極部まで形成
した。次に、上記半導体基板36の劈開を行い、レーザ
チップに分割した後、モジュールとしての組立および実
装を行い、半導体レーザ装置とした。以上が、本発明に
よる半導体レーザの製造方法の第1の実施例である。こ
のように本実施例によれば、リッジ上の絶縁膜を選択的
にエッチング、除去するようにしたので、従来のように
リッジのサイド部分の絶縁膜がエッチングされることが
なかった。また、製作工程数を従来に比べて減らすこと
ができた。
例を説明する図であって、リッジ構造半導体レーザの製
造工程を示す。この実施例は請求項1に関するものであ
る。この方法を実行するために、まず、GaAs基板上
にレーザを構成する各半導体層が形成された半導体基板
が、リッジ構造の半導体レーザを作製すべき半導体基板
として、予め用意されているとして、前記半導体基板3
6上に、フォトレジストでなるマスク層を、露光および
現像処理によって、予定のパターンに形成した。次に、
上記半導体基板36に対し、上記マスク層をマスクとし
て、塩素系ガスのプラズマを用いたエッチング処理を施
すことによって、リッジ31の加工を上記半導体基板3
6上に行った。次に、上記半導体基板36上から、N−
メチルピロリドンでなる液を用いて、上記マスク層を溶
解除去した。さらに、酸素アッシャを用いて、エッチン
グ残渣の処理を行った(a図)。次に、上記半導体基板
36に対し、プラズマCVDを用いて、絶縁層37を形
成した。ここで、絶縁膜としては、窒化膜を成膜した
(b図)。次に、上記半導体基板36に対し、フォトレ
ジスト38を塗布した。その後、前記レジスト38を、
露光および現像処理によって、所定のパターンに形成
し、上記リッジ31上の窒化膜を選択的にエッチングで
きるようにマスク層とした。すなわち、縮小投影露光法
を用いて、上記リッジ31を形成した時に用いたパター
ンと同一の幅を持つストライプのパターンを、上記リッ
ジ31の直上に重なるように形成した(c図)。次に、
上記半導体基板36に対し、フロン系ガスのプラズマを
用いたエッチング処理を施すことによって、窓開け部分
39の窒化膜を除去した(d図)。次に、上記半導体基
板36上から、N−メチルピロリドンでなる液を用い
て、上記マスク層を溶解除去した。さらに、酸素アッシ
ャを用いて、エッチング残渣の処理を行った(e図)。
この後、Cr/Auあるいは、Ti/Pt/Au等のp
電極、次に、Au/Ge/Ni等のn電極を形成した。
さらに、オーミックシンターを行って、電極部まで形成
した。次に、上記半導体基板36の劈開を行い、レーザ
チップに分割した後、モジュールとしての組立および実
装を行い、半導体レーザ装置とした。以上が、本発明に
よる半導体レーザの製造方法の第1の実施例である。こ
のように本実施例によれば、リッジ上の絶縁膜を選択的
にエッチング、除去するようにしたので、従来のように
リッジのサイド部分の絶縁膜がエッチングされることが
なかった。また、製作工程数を従来に比べて減らすこと
ができた。
【0011】(実施例2)本実施例は、請求項2にある
半導体レーザの製造方法に関するものである。この方法
を実行するために、まず、GaAs基板上にレーザを構
成する各半導体層が形成された半導体基板が、リッジ構
造の半導体レーザを作製すべき半導体基板として、予め
用意されているとして、前記半導体基板36上に、フォ
トレジストでなるマスク層を、露光および現像処理によ
って、予定のパターンに形成した。次に、上記半導体基
板36に対し、上記マスク層をマスクとして、塩素系ガ
スのプラズマを用いたエッチング処理を施すことによっ
て、リッジ31の加工を上記半導体基板36上に行っ
た。次に、上記半導体基板36上から、N−メチルピロ
リドンでなる液を用いて、上記マスク層を溶解除去し
た。さらに、酸素アッシャを用いて、エッチング残渣の
処理を行った(図1a)。次に、上記半導体基板36に
対し、プラズマCVDを用いて、絶縁層37を形成し
た。ここで、絶縁膜としては、窒化膜を成膜した(図1
b)。
半導体レーザの製造方法に関するものである。この方法
を実行するために、まず、GaAs基板上にレーザを構
成する各半導体層が形成された半導体基板が、リッジ構
造の半導体レーザを作製すべき半導体基板として、予め
用意されているとして、前記半導体基板36上に、フォ
トレジストでなるマスク層を、露光および現像処理によ
って、予定のパターンに形成した。次に、上記半導体基
板36に対し、上記マスク層をマスクとして、塩素系ガ
スのプラズマを用いたエッチング処理を施すことによっ
て、リッジ31の加工を上記半導体基板36上に行っ
た。次に、上記半導体基板36上から、N−メチルピロ
リドンでなる液を用いて、上記マスク層を溶解除去し
た。さらに、酸素アッシャを用いて、エッチング残渣の
処理を行った(図1a)。次に、上記半導体基板36に
対し、プラズマCVDを用いて、絶縁層37を形成し
た。ここで、絶縁膜としては、窒化膜を成膜した(図1
b)。
【0012】次に、上記半導体基板36に対し、フォト
レジスト38を塗布し、リッジ31上のレジストを選択
的に露光・現像により除去する際、リッジ31上の窒化
膜を選択的にエッチングできるようなパターンを所定の
パターンとして形成した。すなわち、縮小投影露光法を
用いて、上記リッジ31を形成した時に用いたパターン
よりわずかに狭い幅を持つストライプのパターンを、上
記リッジ31と中心線が重なるように形成した(図2
a)。次に、上記半導体基板36に対し、フッ酸とフッ
化アンモニウムと水との混合比が7:35:58の割合
のフッ酸系溶液でなるエッチング液を用いてエッチング
処理を施すことによって、窓開け部分39の窒化膜を除
去した(図2b)。ついで、レジスト38を除去した
(図2c)。以上が、本発明による半導体レーザの製造
方法の第2の実施例である。このように本実施例によれ
ば、除去するレジスト幅をリッジ幅より狭くしたので、
湿式エッチングを採用することができ、作製工程数をさ
らに減らすことができた。
レジスト38を塗布し、リッジ31上のレジストを選択
的に露光・現像により除去する際、リッジ31上の窒化
膜を選択的にエッチングできるようなパターンを所定の
パターンとして形成した。すなわち、縮小投影露光法を
用いて、上記リッジ31を形成した時に用いたパターン
よりわずかに狭い幅を持つストライプのパターンを、上
記リッジ31と中心線が重なるように形成した(図2
a)。次に、上記半導体基板36に対し、フッ酸とフッ
化アンモニウムと水との混合比が7:35:58の割合
のフッ酸系溶液でなるエッチング液を用いてエッチング
処理を施すことによって、窓開け部分39の窒化膜を除
去した(図2b)。ついで、レジスト38を除去した
(図2c)。以上が、本発明による半導体レーザの製造
方法の第2の実施例である。このように本実施例によれ
ば、除去するレジスト幅をリッジ幅より狭くしたので、
湿式エッチングを採用することができ、作製工程数をさ
らに減らすことができた。
【0013】(実施例3)本実施例は、請求項3にある
半導体レーザの製造方法に関するものである。この方法
を実行するために、まず、GaAs基板上にレーザを構
成する各半導体層が形成された半導体基板が、リッジ構
造の半導体レーザを作製すべき半導体基板として、予め
用意されているとして、前記半導体基板36上に、フォ
トレジストでなるマスク層を、露光および現像処理によ
って、予定のパターンに形成した。次に、上記半導体基
板36に対し、上記マスク層をマスクとして、塩素系ガ
スのプラズマを用いたエッチング処理を施すことによっ
て、リッジ31の加工を上記半導体基板36上に行っ
た。次に、上記半導体基板36上から、N−メチルピロ
リドンでなる液を用いて、上記マスク層を溶解除去し
た。さらに、酸素アッシャを用いて、エッチング残渣の
処理を行った(図1a)。次に、上記半導体基板36に
対し、プラズマCVDを用いて、絶縁層37を形成し
た。ここで、絶縁膜としては、窒化膜を成膜した(図1
b)。次に、上記半導体基板36に対し、電子線レジス
ト35を塗布した。リッジ31上のレジストを選択的に
露光・現像することにより除去する際、電子ビーム露光
により選択的露光を行った。その後の製造プロセスは、
実施例1と同様に行った。以上が、本発明による半導体
レーザの製造方法の第3の実施例である。このように本
実施例によれば、電子ビーム露光による選択的露光を採
用したので、高精度なアライメントが可能で、基板全体
にわたって均一性良くパターン形成することができた。
半導体レーザの製造方法に関するものである。この方法
を実行するために、まず、GaAs基板上にレーザを構
成する各半導体層が形成された半導体基板が、リッジ構
造の半導体レーザを作製すべき半導体基板として、予め
用意されているとして、前記半導体基板36上に、フォ
トレジストでなるマスク層を、露光および現像処理によ
って、予定のパターンに形成した。次に、上記半導体基
板36に対し、上記マスク層をマスクとして、塩素系ガ
スのプラズマを用いたエッチング処理を施すことによっ
て、リッジ31の加工を上記半導体基板36上に行っ
た。次に、上記半導体基板36上から、N−メチルピロ
リドンでなる液を用いて、上記マスク層を溶解除去し
た。さらに、酸素アッシャを用いて、エッチング残渣の
処理を行った(図1a)。次に、上記半導体基板36に
対し、プラズマCVDを用いて、絶縁層37を形成し
た。ここで、絶縁膜としては、窒化膜を成膜した(図1
b)。次に、上記半導体基板36に対し、電子線レジス
ト35を塗布した。リッジ31上のレジストを選択的に
露光・現像することにより除去する際、電子ビーム露光
により選択的露光を行った。その後の製造プロセスは、
実施例1と同様に行った。以上が、本発明による半導体
レーザの製造方法の第3の実施例である。このように本
実施例によれば、電子ビーム露光による選択的露光を採
用したので、高精度なアライメントが可能で、基板全体
にわたって均一性良くパターン形成することができた。
【0014】
【発明の効果】以上説明した通り、半導体レーザの層構
造を形成した基板上にリッジを形成したのち、該基板表
面の少なくともリッジおよびチャンネル部分に絶縁膜を
形成し、リッジ上の絶縁膜を除去する工程において、絶
縁膜上にレジストをコートしてリッジ上部のレジストの
みを選択的に露光・現像により除去し、その後、リッジ
上の絶縁膜をエッチングにより除去する方法を採用した
ため、リッジ構造半導体レーザの作製工程が大幅に簡略
化され、レーザの製造コストを大幅に低減できる効果を
有するものである。
造を形成した基板上にリッジを形成したのち、該基板表
面の少なくともリッジおよびチャンネル部分に絶縁膜を
形成し、リッジ上の絶縁膜を除去する工程において、絶
縁膜上にレジストをコートしてリッジ上部のレジストの
みを選択的に露光・現像により除去し、その後、リッジ
上の絶縁膜をエッチングにより除去する方法を採用した
ため、リッジ構造半導体レーザの作製工程が大幅に簡略
化され、レーザの製造コストを大幅に低減できる効果を
有するものである。
【図1】本発明のリッジ上の絶縁膜を選択的に加工する
工程を示す断面図であって、(a)〜(e)は各工程を
示す。
工程を示す断面図であって、(a)〜(e)は各工程を
示す。
【図2】本発明のリッジ幅より狭い窓明けを選択的に行
う工程を示す断面図であって、(a)〜(c)は各工程
を示す。
う工程を示す断面図であって、(a)〜(c)は各工程
を示す。
【図3】従来のリッジ上の絶縁膜を除去する工程を示す
断面図であって、(a)〜(g)は各工程を示す。
断面図であって、(a)〜(g)は各工程を示す。
【図4】従来の方法においてリッジの両側面が露出され
た場合を示す断面図であって、(a)〜(e)は各工程
を示す。
た場合を示す断面図であって、(a)〜(e)は各工程
を示す。
11 リッジ 12 活性層 13 半導体基板 14 絶縁膜 15 第1のレジスト 16 第2のレジスト 17 クラッド 18 チャンネル 21 リッジ部分 22 第2のレジスト 23 第1のレジスト 24 絶縁膜 25 活性層 26 半導体基板 27 露出したリッジ側面部分 31 リッジ 32 クラッド 33 活性層 34 基板 35 チャンネル36 半導体基板 37 絶縁膜 38 レジスト 39 窓
Claims (3)
- 【請求項1】 半導体レーザの層構成を有する基板上に
リッジを形成する工程と、その後該基板表面の少なくと
も該リッジ近傍に絶縁膜を形成する工程と、その後絶縁
膜上にレジストをコートしてリッジ上部のレジストのみ
を選択的に露光・現像により除去する工程と、その後、
リッジ上の絶縁膜をエッチングにより除去する工程とを
具備することを特徴とする半導体レーザの製造方法。 - 【請求項2】 絶縁膜上にレジストをコートしてリッジ
上部のレジストを選択的に露光・現像により除去する工
程において、除去するレジスト幅をリッジ幅より狭く
し、その後のリッジ上の絶縁膜をエッチングにより除去
する工程においてウエットエッチングを用いることを特
徴とする請求項1記載の半導体レーザの製造方法。 - 【請求項3】 絶縁膜上にレジストをコートしてリッジ
上部のレジストを選択的に露光・現像により除去する工
程において、電子ビーム露光により選択的に露光を行う
ことを特徴とする請求項1記載の半導体レーザの製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22874394A JPH0870156A (ja) | 1994-08-29 | 1994-08-29 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22874394A JPH0870156A (ja) | 1994-08-29 | 1994-08-29 | 半導体レーザの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0870156A true JPH0870156A (ja) | 1996-03-12 |
Family
ID=16881135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22874394A Pending JPH0870156A (ja) | 1994-08-29 | 1994-08-29 | 半導体レーザの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0870156A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100069590A (ko) * | 2008-12-15 | 2010-06-24 | 소니 주식회사 | 반도체 레이저의 제조 방법 |
-
1994
- 1994-08-29 JP JP22874394A patent/JPH0870156A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100069590A (ko) * | 2008-12-15 | 2010-06-24 | 소니 주식회사 | 반도체 레이저의 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5288660A (en) | Method for forming self-aligned t-shaped transistor electrode | |
US6335216B1 (en) | Method for fabricating a semiconductor optical device having a ridge stripe | |
JPH0870156A (ja) | 半導体レーザの製造方法 | |
JP2001308461A (ja) | リッジ型半導体素子の作製方法 | |
JP3315185B2 (ja) | 半導体光素子製造用アライメントマーカの製造方法 | |
JP3287331B2 (ja) | 半導体光素子の製造方法 | |
JP4093606B2 (ja) | 半導体素子の製造方法 | |
JPH08130343A (ja) | 半導体レーザの製造方法 | |
JP2002217446A (ja) | 光半導体集積素子及びその製造方法 | |
JP3911003B2 (ja) | 半導体装置 | |
JPH0883953A (ja) | 半導体レーザの製造方法 | |
JPH0918085A (ja) | 半導体レーザの製造方法 | |
JP2000173996A (ja) | 半導体装置およびその製造方法 | |
CN112152086B (zh) | 半导体器件的制造方法、半导体器件及半导体组件 | |
JP2002261380A (ja) | 半導体装置およびその製造方法 | |
JPH09148666A (ja) | 半導体レーザ素子およびその製造方法 | |
JP2003075619A (ja) | 回折格子の形成方法 | |
JPH07135194A (ja) | ドライエッチング用マスクの形成方法 | |
JPH08139411A (ja) | 半導体レーザの製造方法 | |
JP2001024279A (ja) | 半導体レーザ素子の製造方法 | |
US20070134828A1 (en) | Method of producing semiconductor optical element | |
JP2734951B2 (ja) | 半導体装置の製造方法 | |
JP2003234536A (ja) | レーザーダイオードの回折格子製造方法 | |
JP2002313783A (ja) | 多角形半導体リングレーザの作製方法及び多角形半導体リングレーザ、多角形半導体リングレーザジャイロ | |
JP2003197610A (ja) | マスク体 |