JP2000121971A - マルチビーム画像形成装置 - Google Patents

Abstract

(57)【要約】 【課題】 複数の光ビームの書込位置の主走査方向への
ずれを高い精度で調整し、画質を向上させたマルチビー
ム画像形成装置を提供する。 【解決手段】 位相比較装置３０５と、ＬＰＦ３０９
と、ＶＣＯ３０３ｂとでＰＬＬ回路が構成されている。
ＣＰＵ３０１は、内部にデジタル値（例えば、８ビッ
ト）をアナログ値に変換するＤ／Ａ変換器３０１ａなど
を備えており、書込位置調整時にはＤ／Ａ変換器３０１
ａにセットするデータの値を変えて、ＶＣＯ３０３ａ，
３０３ｂから出力される画素クロック信号ＣＬＫ１，Ｃ
ＬＫ２の位相差を変える。不揮発メモリ３１０には、レ
ーザービームＬＢ１，ＬＢ２の書込位置が一致する場合
の画素クロック信号ＣＬＫ１，ＣＬＫ２の位相差を示す
基準制御電圧のデータが格納される。ＣＰＵ３０１は、
画像形成時には、基準制御電圧のデータをＤ／Ａ変換器
３０１ａにセットし、Ｄ／Ａ変換器３０１ａから制御電
圧ＶｃｏｎｔをＶＣＯ３０３ａに出力させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、レーザプリンタや
デジタル複写機などの光ビーム画像形成装置に関し、特
に複数の光ビームの主走査方向への書込位置を制御する
技術の改良に関する。

【０００２】

【従来の技術】デジタル式の電子写真式画像形成装置に
おいては、入力された画素データに基づき、レーザビー
ムにより感光体ドラム上を画素ごとにドット状に書き込
んで静電画像を形成するようになっている。このような
静電画像の形成は、画素クロック信号の１クロックごと
に再現すべき画像データでレーザビームを光変調し、こ
のレーザビームを回転駆動される回転多面鏡のミラー面
で偏向し、回転駆動される感光体ドラム表面を主走査す
ることで、実現される。

【０００３】このような主走査は通常１本のレーザビー
ムで行われており、１本のレーザビームで主走査する
と、各主走査ラインの書込位置が主走査方向に正確に合
わせることができるものの、回転多面鏡の回転速度が限
界速度付近に達しているため、画像形成速度をこれ以上
あげることができないという問題がある。この問題を解
決する方法として、近年では例えば２本のレーザビーム
を回転多面鏡のミラー面で偏向し、この２本のレーザビ
ームで感光体ドラム表面を副走査方向に一定の間隔をお
いて主走査するものがあり、これにより画像形成速度を
２倍に向上させている。

【０００４】しかしながら、２本のレーザビームをそれ
ぞれ出射するレーザダイオードの光軸が主走査方向にわ
ずかでもずれていると、たとえ２本のレーザビームを同
じ画素クロック信号に同期させて光変調したとしても、
２本のレーザビームの書込位置が光軸のずれ分主走査方
向にずれてしまい、２本のレーザビームで形成された画
像がギザギザ（ジッタ）となり画質が極端に悪くなって
しまう。したがって、マルチビーム画像形成装置におい
ては、このジッタを低減して画質を維持するためには、
２本のレーザビームの書込位置の位置合わせの精度のレ
ベルは数μｍ〜十数μｍ以下の非常に高精度なものが要
求される。

【０００５】これを機械的構成で実現するものとして２
つのレーザダイオードの光軸を主走査方向に調整するよ
うにしたものがあるが、この機械的構成で上記位置合わ
せ精度を確保するには機械的構成の加工精度を飛躍的に
高めなければならず、高価となるといった難点がある。

【０００６】そこで、最近のマルチビーム画像形成装置
においては、２本のレーザビームの書込位置を電気的に
調整する電気的構成が、機械的構成と併せて採用されて
いる。この電気的構成は、機械的構成における２本のレ
ーザビームの書込位置のずれ調整を粗調整程度にとどめ
ておいて、粗調整で調整しきれない書込位置のずれをさ
らに小さくするために、２本のレーザビームをそれぞれ
光変調するために用いられる２つの画素クロック信号の
一方を遅延させるものである。より詳しくは、画素クロ
ック信号を２つに分け、一方だけを遅延線に通過させ、
遅延線の途中に設けられた複数のタップからそれぞれ出
力される遅延時間の異なる画素クロック信号の中から２
本のレーザビームの書込位置の主走査方向へのずれが最
も少ない画素クロック信号が選択される構成となってい
る。この遅延線を介する画素クロック信号に同期して一
方のレーザビームを光変調するとともに、遅延線を通過
させない他方の画素クロック信号に同期して他方のレー
ザビームを光変調すると、２つの画素クロック信号の時
間差の分２本のレーザビームの書込位置がずれ、書込位
置の主走査方向へのずれをさらに小さくすることができ
る。

【０００７】

【発明が解決しようとする課題】ところで、上記従来技
術では機械的構成で粗調整を行った上で、微調整を電気
的構成で行うため、コスト面での負担は少なく、その上
微調整もきくという利点がある反面、遅延線に配設でき
るタップの数が、通常数個、最大でも十数個が限界とな
っているため、従来のマルチビーム画像形成装置では、
遅延線で選択できる遅延画素クロック信号の数が少な
く、その結果、遅延時間の差が十数個のとびとびの値し
か選択できず、レーザビームの書込位置の主走査方向へ
のずれを要求される程高い精度で調整することが困難で
あるという課題がある。特に、近年の画像形成装置にお
いては、主走査方向への画素密度を高くするため、画素
クロック信号の周波数が数十ＭＨｚまで高くなってきて
おり、遅延時間の差が大きいと、周波数が高くなるほど
レーザビームの書込位置の主走査方向へのずれを高い精
度で調整することが困難になる。

【０００８】本発明は、上述の問題点に鑑みてなされた
ものであり、複数の光ビームの書込位置の主走査方向へ
のずれを高い精度で調整し、画質を向上させたマルチビ
ーム画像形成装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記課題を解決するため
に、本発明に係るマルチビーム画像形成装置は、画素ク
ロック信号に同期して光変調されたＮ（２以上の整数）
本の光ビームを副走査方向に一定の間隔をおいて主走査
することにより、像担持体上に画像を形成するマルチビ
ーム画像形成装置であって、Ｎ本中の１本の光ビームに
対する基準画素クロック信号を生成する基準画素クロッ
ク信号生成手段と、前記基準画素クロック信号に基づい
て、残余の光ビームに対する（Ｎ−１）個の残余画素ク
ロック信号を生成するＰＬＬ回路と、を備え、前記ＰＬ
Ｌ回路は、基準画素クロック信号と（Ｎ−１）個の残余
画素クロック信号各々との位相差を比較する位相比較手
段を有し、位相比較手段の比較の結果、残余画素クロッ
ク信号の基準画素クロック信号に対する相対的位相差を
像担持体上における各光ビームの書込位置が主走査方向
に一致する場合における位相差に制御することを特徴と
する。

【００１０】また、本発明に係るマルチビーム画像形成
装置は、前記Ｎが２であって、前記基準画素クロック信
号生成手段は、像担持体上における２本の光ビームの書
込位置を主走査方向に一致させる第１制御信号を出力す
る第１制御信号出力手段と、前記第１制御信号に応じた
周波数の基準画素クロック信号を生成する第１制御発振
器と、を備えることを特徴とする。

【００１１】また、本発明に係るマルチビーム画像形成
装置は、前記第１制御信号出力手段は、前記位相比較手
段が比較した基準画素クロック信号と残余画像クロック
信号との位相差を検出する位相差検出手段と、前記位相
差検出手段の検出値が画像形成開始時と２本の光ビーム
の書込位置が主走査方向に一致している時とで異なる場
合、画像形成時における位相差検出手段の検出値が２本
の光ビームの書込位置が主走査方向に一致している時の
検出値と一致するように前記第１制御信号の値を補正す
る第１制御信号補正手段と、を備えることを特徴とす
る。

【００１２】また、本発明に係るマルチビーム画像形成
装置は、前記基準画素クロック信号の周波数は、固定さ
れており、前記ＰＬＬ回路は、入力される第２制御信号
に応じて、生成する残余画素クロック信号の周波数を制
御する第２制御発振器と、前記位相比較手段が比較した
両信号の位相差をモニタする位相差モニタ手段と、前記
位相差モニタ手段のモニタ結果に基づいて、残余画素ク
ロック信号の基準画素クロック信号に対する位相差が各
光ビームの書込位置が主走査方向に一致する場合におけ
る位相差を保持するような前記第２制御信号を出力する
第２制御信号出力手段と、を備えることを特徴とする。

【００１３】また、本発明に係るマルチビーム画像形成
装置は、前記第２制御信号出力手段は、前記位相差モニ
タ手段のモニタ結果が画像形成開始時と各光ビームの書
込位置が主走査方向に一致している時とで異なる場合、
画像形成時における位相差モニタ手段のモニタ結果が各
光ビームの書込位置が主走査方向に一致している時のモ
ニタ結果と一致するように前記第２制御信号の値を補正
する第２制御信号補正手段を備えることを特徴とする。

【００１４】さらに、本発明に係るマルチビーム画像形
成装置は、前記位相比較手段は、２つの画素クロック信
号をそれぞれＭ（２以上の整数）分周する分周手段を有
し、Ｍ分周された２つの画素クロック信号の周波数の差
および位相差を比較することを特徴とする。

【００１５】

【発明の実施の形態】以下、本発明に係る画像形成装置
の実施の形態を、単色のデジタル複写機（以下、単に
「複写機」という。）に適用した例について説明する。

【００１６】（実施の形態１）図１は、複写機１の全体
の構成を示す図である。この複写機１は、原稿画像を読
み取るイメージリーダ部１０と、読み取った画像を記録
シートやＯＨＰシートなどの記録シートＳ上にプリント
して再現するプリンタ部２０とから構成される。

【００１７】イメージリーダ部１０は、プラテンガラス
に載置された原稿画像をスキャンし、これをＣＣＤイメ
ージセンサなどで電気信号に変換し、この電気信号をＡ
／Ｄ変換して画像データを得る周知のものである。イメ
ージリーダ部１０で得られた画像データは、シェーディ
ング補正や濃度変換、エッジ強調など必要な処理を加え
られて画像メモリ（不図示）に一旦格納された後、必要
に応じて画像メモリから１ラインずつ読み出され、露光
走査部３０Ａ内に設けられたレーザダイオード（以下、
「ＬＤ」と記す。）３１ａ，３１ｂ（図２参照）を光変
調する駆動信号として用いられる。

【００１８】プリンタ部２０は、電子写真方式により記
録シートＳ上に画像を再現するものであって、上記駆動
信号により２本のレーザビームＬＢ１，ＬＢ２を出射す
る露光走査部３０Ａや、画像形成部４０、給紙部５０、
シート搬送部６０、定着器７０などからなる。

【００１９】画像形成部４０は、感光体ドラム（像担持
体）４１を中心として、その周囲に配設されるクリーナ
４２や、イレーサランプ４３、帯電チャージャ４４、現
像器４５、転写チャージャ４６、用紙分離用除電チャー
ジャ４７などから構成されており、感光体ドラム４１
は、不図示の駆動モータにより予め定められた所定のシ
ステムスピードで矢印ａ方向に回転駆動されるようにな
っている。

【００２０】給紙部５０は、所定サイズの記録シートＳ
を積層収容しておくための複数（図示４つ）の給紙カセ
ット５１ａ〜５１ｄ、この記録シートＳを給紙カセット
５１ａ〜５１ｄから選択して繰り出すための給紙ローラ
５２ａ〜５２ｄ、記録シートＳを捌くための捌きローラ
５３ａ〜５３ｄ、記録シートＳを感光体ドラム４１と転
写チャージャ４６との間の転写位置に繰り出すタイミン
グをとるためのタイミングローラ５９、記録シートＳを
捌きローラ５３ａ〜５３ｄからタイミングローラ５９に
搬送する縦搬送ローラ５４〜５８、および記録シートの
紙詰まりなどを検出するセンサーＳＥ１，ＳＥ２などを
備えており、記録シートＳをタイミングローラ５９で一
旦停止させ、感光体ドラム４１における画像形成と同期
を取って記録シートＳを１枚ずつシステムスピードで転
写位置へ送り込むようになっている。

【００２１】シート搬送部６０は、転写位置を介する記
録シートＳを定着器７０まで搬送するものであって、無
端状のシート搬送ベルト６１や、当該シート搬送ベルト
６１を張架し、感光体ドラム４１に同期して矢印ｂ方向
に上記システムスピードで周回駆動する一対のローラ
（駆動ローラ６２および従動ローラ６３）などからな
る。

【００２２】感光体ドラム４１は、レーザビームＬＢ
１，ＬＢ２による露光を受ける前にクリーナ４２で感光
体表面の残留トナーを除去され、さらにイレーサランプ
４３に照射されて除電された後、帯電チャージャ４４に
より一様に帯電されており、このように一様に帯電した
状態で露光を受けると、感光体ドラム４１の表面の感光
体に静電潜像が形成され、現像器４５により現像されて
トナー像が形成される。このトナー像は、当該作像動作
と同期して給紙部５０から給紙されてきた記録シートＳ
上に転写位置においてドラム・転写チャージャ間の電荷
付与で転写される。

【００２３】トナー像が転写された記録シートＳは、用
紙分離用除電チャージャ４７により記録シートＳに帯電
された電荷が除電されることにより感光体ドラム４１か
ら分離された後、シート搬送部６０により定着器７０ま
でシステムスピードで搬送され、定着器７０においてト
ナーが熱定着された後、排紙ローラ７１から排紙トレイ
７２上に排出され、これにより原稿の画像データに基づ
く画像形成が終了する。

【００２４】なお、複写機１のハウジング上部手前側の
操作しやすい位置には、操作パネル８０が配設されてお
り、これによりユーザが複写枚数や倍率などの各種コピ
ーモードを設定し、あるいはコピー開始を指示できるよ
うになっている。

【００２５】図２は、露光走査部３０Ａの構成を示す図
である。同図に示すように露光走査部３０Ａは、ＬＤ３
１ａ，３１ｂと、ＬＤ３１ａ，３１ｂをそれぞれ駆動す
るＬＤ駆動回路３２ａ，３２ｂと、不図示のモータによ
り定速回転駆動され、ＬＤ３１ａ，３１ｂから出射され
たレーザビームＬＢ１，ＬＢ２を反射して偏向する回転
多面鏡３４と、感光体ドラム４１表面におけるレーザビ
ームＬＢ１，ＬＢ２の主走査速度を一定にするｆθレン
ズ３５と、ｆθレンズ３５を介するレーザビームＬＢ１
を受光し、感光体ドラム４１表面におけるレーザビーム
ＬＢ１，ＬＢ２の画像書き出しタイミングを決定するた
めのＳＯＳ（Ｓｔａｒｔ Ｏｆ Ｓｃａｎ）信号を出力
するＳＯＳセンサ３７と、ＬＤ３１ａを所定のタイミン
グで定期的に強制発光させるためのＳＯＳ−ＥＸＰ信号
をＬＤ駆動回路３２ａに出力し、ＳＯＳセンサ３７がＳ
ＯＳ信号を出力するとＳＯＳ−ＥＸＰ信号の出力を停止
するＳＯＳセンサ制御部３８と、ＬＤ駆動回路３２ａ，
３２ｂに画素クロック信号ＣＬＫ１，ＣＬＫ２をそれぞ
れ供給する画素クロック信号制御部３００Ａなどを備え
る。

【００２６】ＬＤ駆動回路３２ａには、画像メモリから
奇数番目のラインの画像データが１ラインずつ入力さ
れ、ＬＤ駆動回路３２ｂには、画像メモリから偶数番目
のラインの画像データが１ラインずつ入力される。ＬＤ
駆動回路３２ａは、ＳＯＳセンサ制御部３８からＳＯＳ
−ＥＸＰ信号を受信すると、ＬＤ３１ａを強制発光さ
せ、ＳＯＳ−ＥＸＰ信号の停止後の画像書き出しタイミ
ングに、ＬＤ駆動回路３２ａ，３２ｂは、画素クロック
信号ＣＬＫ１，ＣＬＫ２に同期して各ラインの画像デー
タを１画素ずつＤ／Ａ変換し、このアナログ信号でＬＤ
３１ａ，３１ｂを直接駆動することによりＬＤ３１ａ，
３１ｂから光変調されたレーザビームＬＢ１，ＬＢ２を
出射させるようになっている。このレーザービームＬＢ
１，ＬＢ２は、定速で回転駆動される回転多面鏡３４の
ミラー面で反射して偏向され、ｆθレンズ３５を通過し
て、感光体ドラム４１表面を副走査方向に一定の間隔を
おいて平行に主走査する。これにより、感光体ドラム４
１表面に静電画像が形成される。

【００２７】画素クロック信号制御部３００Ａは、ＣＰ
Ｕ３０１と、不揮発メモリ３１０と、電圧制御発振器
（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌ
ｌａｔｏｒ、以下「ＶＣＯ」と記す。）３０３ａ，３０
３ｂと、位相比較装置３０５と、ローパスフィルタ（以
下、「ＬＰＦ」と記す。）３０９とを備える。位相比較
装置３０５は、２分周器３０６，３０７と、位相比較器
３０８とからなる。なお、位相比較装置３０５と、ＬＰ
Ｆ３０９と、ＶＣＯ３０３ｂとでＰＬＬ回路が構成され
ている。

【００２８】ＣＰＵ３０１は、内部に、制御プログラム
を記憶するＲＯＭ（不図示）、当該制御プログラム実行
時にワークエリアを提供するＲＡＭ（不図示）、デジタ
ル値（例えば、８ビット）をアナログ値に変換するＤ／
Ａ変換器３０１ａ、アナログ値をデジタル値（８ビッ
ト）に変換するＡ／Ｄ変換器３０１ｂなどを備えてお
り、画像形成時には、所定のデータをＤ／Ａ変換器３０
１ａにセットし、Ｄ／Ａ変換器３０１ａからアナログ変
換された電圧（制御電圧）ＶｃｏｎｔをＶＣＯ３０３ａ
に出力させる。ＶＣＯ３０３ａは、Ｄ／Ａ変換器３０１
ａから出力された制御電圧Ｖｃｏｎｔに基づいて、この
電圧値に応じた周波数の画素クロック信号ＣＬＫ１を発
生する。この画素クロック信号ＣＬＫ１は、ＬＤ駆動回
路３２ａに供給されるとともに、位相比較装置３０５の
２分周器３０６に入力される。

【００２９】ＶＣＯ３０３ｂは、ＬＰＦ３０９から出力
される平滑電圧Ｖａｖｇに基づいて画素クロック信号Ｃ
ＬＫ２を発生し、この画素クロック信号ＣＬＫ２は、Ｌ
Ｄ駆動回路３２ｂに供給されるとともに、位相比較装置
３０５の２分周器３０７に入力される。

【００３０】図３は、ＶＣＯ３０３ａ，３０３ｂの入力
電圧と、発振周波数との関係を示す図である。同図に示
すようにＶＣＯ３０３ａ，３０３ｂは、入力電圧の値に
応じて出力する画素クロック信号ＣＬＫ１，ＣＬＫ２の
周波数を変化させる特性を有している。具体的には、入
力電圧（制御電圧Ｖｃｏｎｔ、平滑電圧Ｖａｖｇ）を０
からＶｃｃまで上げると、発振周波数をＦｍｉｎからＦ
ｍａｘまでほぼ直線的に増加させ、制御電圧Ｖｃｏｎｔ
あるいは平滑電圧Ｖａｖｇが０．５Ｖｃｃの場合に周波
数Ｆ０（数十ＭＨｚ）の画素クロック信号ＣＬＫ１，Ｃ
ＬＫ２を出力する。ところで、画素クロック信号ＣＬＫ
１，ＣＬＫ２の発振周波数の可変範囲が大きいと、この
周波数の変化に応じて主走査の幅が大きく変化してしま
い画像の再現上好ましくない。また、ＰＬＬ回路におい
ては画素クロック信号ＣＬＫ１，ＣＬＫ２間の位相差調
整を目的としているので、レーザビームＬＢ１，ＬＢ２
の書込位置を調整するためには、２つの画素クロック信
号ＣＬＫ１，ＣＬＫ２間の位相差を制御して、その位相
差でロックできれば十分である。したがって、本実施の
形態１に係るＶＣＯ３０３ａ，３０３ｂは、周波数安定
度が高くなるように水晶振動子を用いて構成され、制御
電圧Ｖｃｏｎｔや、平滑電圧Ｖａｖｇの変化が大きくて
も、発振周波数の可変範囲がこの周波数Ｆ０に対して±
数十ＰＰＭ程度と小さくなるようになっている。

【００３１】図２に戻り、位相比較装置３０５の２分周
器３０６，３０７は、ＶＣＯ３０３ａ，３０３ｂから出
力された画素クロック信号ＣＬＫ１，ＣＬＫ２をそれぞ
れ２分周した周波数Ｆ０／２のクロック信号を出力す
る。位相比較器３０８は、ＲＳ−ＦＦや、ＥＸ−ＯＲゲ
ートなどで構成され、２つの入力端子に入力されるクロ
ック信号の周波数の差および位相差に応じたパルス信号
を出力し、両クロック信号の周波数が同周波数にロック
された後には、２分周された画素クロック信号ＣＬＫ
１，ＣＬＫ２の位相差に応じたパルス幅のパルス信号を
出力する。例えば、２分周された画素クロック信号ＣＬ
Ｋ１，ＣＬＫ２の位相差がπ（画素クロック信号ＣＬＫ
１，ＣＬＫ２では２π）ずれていると、位相比較器３０
８は、デューティ比が５０％のパルス信号を出力するよ
うになっている。ＬＰＦ３０９は、位相比較器３０８か
ら出力されたパルス信号を平滑し、この平滑電圧Ｖａｖ
ｇをＶＣＯ３０３ｂにフードバックする。

【００３２】図４は、位相比較装置３０５に入力される
画素クロック信号の位相差とＬＰＦ３０９が出力する平
滑電圧との関係（位相比較特性）を示す波形図である。
同図において、横軸は、画素クロック信号ＣＬＫ１に対
する画素クロック信号ＣＬＫ２の位相遅れ（遅れを正と
する）を表し、縦軸は、ＬＰＦ３０９が出力する平滑電
圧Ｖａｖｇを表している。この位相比較装置３０５およ
びＬＰＦ３０９によって、画素クロック信号ＣＬＫ１，
ＣＬＫ２の位相差を連続的に変えた場合、この位相差の
周期が４πで、位相差に応じて平滑電圧Ｖａｖｇが０か
らＶｃｃまでほぼ直線的に増加するのこぎり波形が得ら
れ、両クロック信号の位相差が２πの場合に０．５Ｖｃ
ｃの平滑電圧を出力する。

【００３３】ところで、位相比較装置３０５を位相比較
器３０８だけで構成し、両画素クロック信号ＣＬＫ１，
ＣＬＫ２を位相比較器３０８に直接入力することも考え
られる。しかしながら、この場合には、位相差の周期を
２πとするのこぎり波形になるので、位相調整範囲が２
πとなって狭い。しかも、両画素クロック信号ＣＬＫ
１，ＣＬＫ２を位相比較器３０８に直接入力した場合に
は、周波数（数十ＭＨｚ）が高いまま入力されるので、
位相比較器３０８から出力された位相差を示すパルス信
号の周波数が数十ＭＨｚと高い。このようにパルス信号
の周波数が高くなると、パルスのポジティブエッジある
いはネガティブエッジの傾きが緩やかになって、パルス
波形のなまりが大きくなる。このようにパルス波形のな
まりが大きくなると、のこぎり波形の端部（位相差０お
よび２π）付近における傾斜が平坦となって、位相差と
平滑電圧との直線を有する範囲が狭くなる。したがっ
て、位相差の調整範囲が±１周期確保できなくなり、レ
ーザビームＬＢ１，ＬＢ２の書込位置の調整範囲も±１
画素確保できなくなる。

【００３４】これに対して、本実施の形態１では、両ク
ロック信号ＣＬＫ１，ＣＬＫ２を２分周している。これ
により、位相差の周期を４πとするのこぎり波形になる
ので、位相調整範囲が４πとなって広い。しかも、画素
クロック信号ＣＬＫ１，ＣＬＫ２が２分周されて、位相
比較器３０８に入力されるクロック信号の周波数が１／
２に低下するため、位相比較器３０８から出力されるパ
ルスのポジティブエッジあるいはネガティブエッジの傾
きが急峻に維持され、パルス波形のなまりが小さくな
る。このようにパルス波形のなまりが小さいと、のこぎ
り波形の端部（位相差０および４π）付近においても傾
斜が平坦となる範囲が狭くなり、位相差と平滑電圧との
直線を有する範囲が広くなる。したがって、２πを中心
に０．５Ｖｃｃ付近の直線性の良好な部分だけを使用し
て、位相差の調整範囲を±２周期近くまで確保すること
ができ、レーザビームＬＢ１，ＬＢ２の書込位置の調整
範囲も±２画素近くまで確保することができる。

【００３５】なお、この実施の形態１では両クロック信
号ＣＬＫ１，ＣＬＫ２を２分周しているが、分周の数が
これに限らず３、４、…などであってもよく、この分周
の数に応じて、直線性を有する範囲を広げることができ
るとともに、位相差の調整範囲ひいてはレーザービーム
ＬＢ１，ＬＢ２の書込位置の調整範囲を広げることがで
きる。

【００３６】このような位相比較特性の下では、ＰＬＬ
回路によって、ＶＣＯ３０３ａ，３０３ｂが出力する画
素クロック信号ＣＬＫ１，ＣＬＫ２の発振周波数が同周
波数でロックされ、このロック後においては、平滑電圧
Ｖａｖｇは、画素クロック信号ＣＬＫ１，ＣＬＫ２の位
相差を示しており、この位相差でフェーズロックが掛か
る。また、ＶＣＯ３０３ｂに入力される平滑電圧Ｖａｖ
ｇの値と、ＶＣＯ３０３ａに入力される制御電圧Ｖｃｏ
ｎｔの値とが、必ず正比例（オフセットがある場合を含
む）し、制御電圧Ｖｃｏｎｔを下げれば平滑電圧Ｖａｖ
ｇも下がり、制御電圧Ｖｃｏｎｔを上げれば平滑電圧Ｖ
ａｖｇも上がる。したがって、画素クロック信号ＣＬＫ
１，ＣＬＫ２の発振周波数を同周波数に維持しつつ、画
素クロック信号ＣＬＫ１，ＣＬＫ２間に設定すべき位相
差まで両信号間の位相差を変化させるためには、ＶＣＯ
３０３ａに入力する制御電圧Ｖｃｏｎｔの値を変えるよ
うにＣＰＵ３０１が処理すればよい。

【００３７】この処理を実行するため、不揮発メモリ３
１０の所定の記憶領域には、基準制御電圧のデータが予
め格納されており、ＣＰＵ３０１は、画像形成時には、
内部ＲＯＭの制御プログラムに従って、不揮発メモリ３
１０に格納された基準制御電圧のデータを読み出してこ
のデータをＤ／Ａ変換器３０１ａにセットし、Ｄ／Ａ変
換器３０１ａからアナログ変換された電圧（制御電圧）
ＶｃｏｎｔをＶＣＯ３０３ａに出力させる。したがっ
て、この処理の実行の際にセットされる基準制御電圧の
データの値を少しずつ変えると、画素クロック信号ＣＬ
Ｋ１，ＣＬＫ２を同周波数に維持しつつ、画素クロック
信号ＣＬＫ１，ＣＬＫ２間の位相差を少しずつ微細に変
えることができるので、従来より飛躍的に高い精度で位
相調整を行うことができる。

【００３８】また、レーザビームＬＢ１，ＬＢ２の書込
位置が主走査方向に一致する場合の画素クロック信号Ｃ
ＬＫ１，ＣＬＫ２の位相差が得られるように、不揮発メ
モリ３１０に記憶されている基準制御電圧の値を調整し
ておけば、レーザビームＬＢ１，ＬＢ２の書込位置を主
走査方向に一致させることができる。したがって、以下
に説明するレーザビームＬＢ１，ＬＢ２の主走査方向位
置ずれ補正シーケンスによって基準制御電圧のデータが
求められている。なお、このシーケンスにおいて、レー
ザビームＬＢ１，ＬＢ２の書込位置が主走査方向に一致
する場合における画素クロック信号ＣＬＫ１，ＣＬＫ２
の相対的位相差を表す基準平滑電圧のデータも併せて予
め求められ、求めた基準制御電圧と、基準平滑電圧のデ
ータとを不揮発メモリ３６０に格納するようになってい
る。この基準平滑電圧のデータは、後述するレーザビー
ムＬＢ１，ＬＢ２の書込位置のずれ調整処理（図７参
照）において用いられる。

【００３９】次いで、図５に示すシーケンス図及び図６
に示す波形図を用いて、レーザビームＬＢ１，ＬＢ２の
主走査方向位置ずれ補正を説明する。なお、図６（１）
においてはレーザビームＬＢ１，ＬＢ２の主走査方向位
置ずれ調整前の画素クロック信号ＣＬＫ１，ＣＬＫ２お
よびレーザビームＬＢ１，ＬＢ２の書込位置を、図６
（２）においてはレーザビームＬＢ１，ＬＢ２の主走査
方向位置ずれ調整後の画素クロック信号ＣＬＫ１，ＣＬ
Ｋ２およびレーザビームＬＢ１，ＬＢ２の書込位置を、
それぞれ示している。

【００４０】このレーザビームＬＢ１，ＬＢ２の主走査
方向位置ずれ補正は、複写機１のフレームに露光走査部
３０Ａを固定した後の製造途中の工程において、このシ
ーケンス専用のジグを用いて行われる。このジグは、感
光体ドラム４１の書込位置に相当する位置に設置され、
レーザビームＬＢ１，ＬＢ２の書込位置を検出する２次
元ＣＣＤセンサーと、２次元ＣＣＤセンサーにより検出
されたレーザビームＬＢ１，ＬＢ２の書込位置を表示す
る表示器と、画素クロック信号ＣＬＫ１，ＣＬＫ２の位
相差を調整する操作部などから構成され、作業者の操作
に基づいて、露光走査部３０Ａの各部を統括制御するよ
うになっている。

【００４１】ＣＰＵ３０１は、ジグからの指令に基づい
て、所定のデータをＤ／Ａ変換器３０１ａにセットし、
Ｄ／Ａ変換器３０１ａからＶＣＯ３０３ａに対して制御
電圧Ｖｃｏｎｔ＝０．５Ｖｃｃを印加させる（ステップ
Ｓ１、図３参照）。これにより、ＶＣＯ３０３ａは、周
波数Ｆ０の画素クロック信号ＣＬＫ１を出力し（図３，
図６（１）（ａ）参照）、位相比較装置３０５の２分周
器３０６は、画素クロック信号ＣＬＫ１を２分周した周
波数Ｆ０／２のクロック信号を出力する。一方、２分周
器３０７は、ＰＬＬループのため、画素クロック信号Ｃ
ＬＫ２を２分周した周波数Ｆ０／２で、２分周器３０６
のクロック信号と位相差πを有するクロック信号を出力
する。これにより、位相比較器３０８は、デューティ比
５０％のパルス信号を出力し、ＬＰＦ３０９は、平滑電
圧Ｖａｖｇ＝０．５Ｖｃｃを出力する。したがって、Ｖ
ＣＯ３０３ｂは、画素クロック信号ＣＬＫ１と同周波数
Ｆ０で位相差２πを有する画素クロック信号ＣＬＫ２を
出力して（図４、図６（１）（ｂ）参照））、フェイズ
ロックが掛かる。

【００４２】次いで、ジグから回転多面鏡３４の駆動モ
ータに指示を出して、回転多面鏡３４を回転させるとと
もに（ステップＳ２）、ジグからＳＯＳ制御部３８に指
示し、ＳＯＳ制御部３８からＬＤ駆動回路３２ａにＳＯ
Ｓ−ＥＸＰ信号を送ってＬＤ３１ａを強制発光させ、Ｓ
ＯＳセンサ３７がレーザービームＬＢ１を受光して、受
光時に出力するＳＯＳ信号の周期を検出することによ
り、回転多面鏡３４の回転数が所定回転数に達したか否
か判断する（ステップＳ３）。所定回転数に達すると
（ステップＳ３でＹ）、ジグからＬＤ駆動回路３２ａ，
３２ｂに１画素分の画像データを主走査周期ごとにそれ
ぞれ送り、ＬＤ３１ａ，３１ｂを画素クロック信号ＣＬ
Ｋ１，ＣＬＫ２に同期して主走査方向の同じ位置におい
て１画素分発光させる（ステップＳ４）。そして、２次
元ＣＣＤセンサで検出したレーザビームＬＢ１，ＬＢ２
の書込位置を表示器上に映し出し、レーザビームＬＢ１
の書込位置と、レーザビームＬＢ２の書込位置との主走
査方向のずれ量が所定値以内か判断する（ステップＳ
５）。

【００４３】なお、ＬＤ３１ａ，３１ｂの光軸を調整す
る機械的構成（不図示）によって、レーザービームＬＢ
１，ＬＢ２の書込位置の主走査方向へのずれができるだ
け小さくなるようになされているが、この機械的構成で
調整しきれない書込位置のずれが図６（１）（ｃ），
（ｄ）に示すΔθであったと仮定する。また、主走査方
向のずれ量の許容範囲は、Ｄ／Ａ変換器３０１ａが８ビ
ットで、その分解能が１／２５６となるので、画素クロ
ック信号ＣＬＫ１，ＣＬＫ２の位相差では４π／２５６
以下、レーザビームＬＢ１，ＬＢ２の書込位置では２画
素／２５６以下に設定されている。また、ジグの表示器
上ではレーザービームＬＢ１，ＬＢ２の書込位置のずれ
量（距離）が画素クロック信号ＣＬＫ１，ＣＬＫ２の調
整すべき位相差に変換されて表示されるようになってい
る。

【００４４】レーザビームＬＢ１，ＬＢ２の書込位置の
主走査方向のずれ量が所定値以内でない場合（ステップ
Ｓ５でＮ）、レーザビームＬＢ１の書込位置に対して、
レーザービームＬＢ２の方が進み位相であるかを判断す
る（ステップＳ６）。進み位相である場合（ステップＳ
６でＹ）には、ジグからＣＰＵ３０１に指示を出し、Ｃ
ＰＵ３０１はＶＣＯ３０３ａへの制御電圧Ｖｃｏｎｔを
所定値だけ増加させる（ステップＳ７）。これと逆に、
遅れ位相である場合（ステップＳ６でＮ）には、ジグか
らＣＰＵ３０１に指示を出し、ＣＰＵ３０１はＶＣＯ３
０３ａへの制御電圧Ｖｃｏｎｔを所定値だけ減少させる
（ステップＳ８）。

【００４５】具体的には、ステップＳ５において、レー
ザビームＬＢ１の書込位置に対して、レーザビームＬＢ
２の書込位置の方が許容値を超えたΔθだけ位相が遅れ
ていた場合（第６図（１）（ｃ），（ｄ）参照）には、
ずれ量が所定値以内になるまで制御電圧Ｖｃｏｎｔを
０．５ＶｃｃからＶｃｃ／２５６ずつ減少させていく。
これによって、画素クロック信号ＣＬＫ１に対して、画
素クロック信号ＣＬＫ２の位相が遅れていく（第６図
（２）（ａ），（ｂ）参照）。このように、画素クロッ
ク信号ＣＬＫ２の位相を遅らすと、画素クロック信号Ｃ
ＬＫ２に同期して変調されるレーザビームＬＢ２の書込
位置が進み位相となり、レーザービームＬＢ１，ＬＢ２
の書込位置のずれが小さくなる。

【００４６】制御電圧ＶｃｏｎｔがＶａ（図３，図４参
照）になったとき、レーザビームＬＢ１，ＬＢ２の書込
位置のレーザビームＬＢ１，ＬＢ２の書込位置の主走査
方向へのずれ量が所定値以下となって、初期位相差△θ
が解消され、書込位置の位置合わせが完了すると（ステ
ップＳ５でＹ）、ジグからの指示により、ＣＰＵ３０１
は、このときＤ／Ａ変換器３０１ａが制御電圧Ｖｃｏｎ
ｔを出力するためのデータを基準制御電圧として不揮発
メモリ３１０に格納する（ステップＳ９）とともに、Ｌ
ＰＦ３０９が出力している平滑電圧ＶａｖｇをＡ／Ｄ変
換器３０１ｂを介して検出し、検出によって得られたデ
ータを基準平滑電圧として不揮発メモリ３１０に格納す
る（ステップＳ１０）。これらのデータの格納が終わる
と、ジグからの指示により、回転多面鏡３４と、ＬＤ３
１ａ，３１ｂの駆動を停止し（ステップＳ１１）、本補
正シーケンスを終了する。したがって、実施の形態１に
よれば、ＣＰＵ３０１が制御電圧の値を細かな刻みで微
細に変えることができるので、周波数が高くなっても、
画素クロック信号ＣＬＫ１，ＣＬＫ２の位相差を微細に
変えることができ、レーザービームＬＢ１，ＬＢ２の書
込位置を主走査方向に高い精度で一致させることができ
る。

【００４７】以降、ＣＰＵ３０１は、画像形成の際に
は、内部ＲＯＭに格納されたプログラムにしたがって、
不揮発メモリ３１０から基準制御電圧のデータを読み出
してこのデータをＤ／Ａ変換器３０１ａにセットし、Ｄ
／Ａ変換器３０１ａからＶＣＯ３０３ａに制御電圧Ｖａ
を入力させる。これにより、ＶＣＯ３０３ａ，３０３ｂ
から出力される画素クロック信号ＣＬＫ１，ＣＬＫ２の
位相差がΔθずらされる。したがって、レーザビームＬ
Ｂ１，ＬＢ２の書込位置を主走査方向に確実に高い精度
で一致させることができ、ジッタをなくして画質を向上
させることができる。

【００４８】ところで、環境変化などにより、ＶＣＯ３
０３ａ，３０３ｂの入力電圧−発振周波数特性が複写機
１の製造時から変化する場合がある。この場合には、画
素クロック信号ＣＬＫ１，ＣＬＫ２の位相差が変化し、
その結果レーザビームＬＢ１，ＬＢ２の書込位置のずれ
が再発生する。例えば、初期調整値としてＶＣＯ３０３
ａ，３０３ｂの発振周波数Ｆａ、基準平滑電圧Ｖａｖｇ
がＶａであるときに、ＶＣＯ３０３ａの発振周波数がＦ
ａより増加してしまったとする。ＰＬＬループはＶＣＯ
３０３ｂの周波数も上げるように動作し、画素クロック
信号ＣＬＫ１，ＣＬＫ２の位相差が大きくなって、平滑
電圧Ｖａｖｇも上昇する。そうすると、レーザビームＬ
Ｂ１の書込位置に対して、レーザビームＬＢ２の書込位
置が位相遅れ方向にずれてしまうことになる。これを防
止するため、複写機１はレーザビームＬＢ１，ＬＢ２の
書込位置のずれを調整するモードを備えており、ＣＰＵ
３０１は、制御プログラムに従って、図７に示す書込位
置のずれ調整処理を実行するようになっている。

【００４９】第７図は、画像形成に当たってＣＰＵ３０
１が実行する書込位置のずれ調整処理の動作を示すフロ
ーチャートである。ＣＰＵ３０１は、操作部８０のコピ
ーキーが押されたときに発生されるＯＮエッジを検出し
たか否か判断し（ステップＳ２１）、ＯＮエッジを検出
しなければ、不図示のメインルーチンにリターンし、Ｏ
Ｎエッジを検出するのを待つ。ＯＮエッジを検出すると
（ステップＳ２１でＹ）、ＣＰＵ３０１は、不揮発メモ
リ３１０から基準制御電圧のデータを読み出して、この
データをＤ／Ａ変換器３０１ａにセットし、基準制御電
圧Ｖｃｏｎｔ＝ＶａをＶＣＯ３０３ａに印加する（ステ
ップＳ２２）。これにより、ＶＣＯ３０３ａ，３０３ｂ
から画素クロック信号ＣＬＫ１，ＣＬＫ２が出力され、
ＬＰＦ３０９から平滑電圧Ｖａｖｇが出力される。

【００５０】次いで、ＣＰＵ３０１は、Ａ／Ｄ変換器３
０１ｂを介してＬＰＦ３０９が出力する平滑電圧Ｖａｖ
ｇを検出し、この検出したデータの値と不揮発メモリ３
１０に格納されている基準平滑電圧のデータの値との差
が所定値以内であるか否か判断する（ステップＳ２
３）。なお、平滑電圧は、画素クロック信号ＣＬＫ１，
ＣＬＫ２の位相差を示し、基準平滑電圧は、レーザービ
ームＬＢ１，ＬＢ２の書込位置が主走査方向に一致して
いる場合における画素クロック信号ＣＬＫ１，ＣＬＫ２
の位相差を示している。したがって、平滑電圧と基準平
滑電圧とに差がある場合には、平滑電圧が基準平滑電圧
と一致するように制御電圧を変更すれば、レーザービー
ムＬＢ１，ＬＢ２の書込位置を主走査方向に一致させる
ことができる。

【００５１】この差が所定値を超える場合には（ステッ
プＳ２３においてＮ）、ＬＰＦ３０９が出力する平滑電
圧Ｖａｖｇが基準平滑電圧よりも低いか否か判断する
（ステップＳ２４）。低い場合には（ステップＳ２４に
おいてＹ）、ＣＰＵ３０１は、Ｄ／Ａ変換器３０１ａに
セットするデータの値を１／２５６大きくし、制御電圧
Ｖｃｏｎｔを所定値だけ増加させ（ステップＳ２５）、
ステップＳ２３に戻る。このステップＳ２３，Ｓ２４，
Ｓ２５を繰り返し、ＬＰＦ３０９が出力する平滑電圧Ｖ
ａｖｇと基準平滑電圧との差を所定値以内に収束させ
る。高い場合には（ステップＳ２４においてＮ）、ＣＰ
Ｕ３０１は、Ｄ／Ａ変換器３０１ａにセットするデータ
の値を１／２５６小さくし、制御電圧Ｖｃｏｎｔを所定
値だけ減少させ（ステップＳ２６）、ステップＳ２３に
戻る。このステップＳ２３，Ｓ２４，Ｓ２６を繰り返
し、ＬＰＦ３０９が出力する平滑電圧Ｖａｖｇと基準平
滑電圧との差を所定値以内に収束させる。具体的に、上
記環境変化によってＶＣＯ３０３ａの発振周波数が増加
した例では、平滑電圧Ｖａｖｇ値がＶａになるまで、制
御電圧Ｖｃｏｎｔが順次下げられる。

【００５２】ステップＳ２３において、ＬＰＦ３０９が
出力する平滑電圧Ｖａｖｇと基準平滑電圧との差が所定
値以内であると、ＣＰＵ３０１は、そのときＶＣＯ３０
３ａに印加している電圧を変更したか否か、すなわちＤ
／Ａ変換器３０１ａにセットしているデータを基準制御
電圧のデータから変更したか否か判断する（ステップＳ
２７）。変更していなければ（ステップＳ２７でＮ）、
メインルーチンにリターンする。変更していれば（ステ
ップＳ２７でＹ）、現在の制御電圧Ｖｃｏｎｔを新たな
基準制御電圧として不揮発メモリ３１０に記憶し直し、
メインルーチンにリターンする。

【００５３】したがって、この書込位置のずれ調整処理
によれば、環境変化によりＶＣＯ３０３ａ，３０３ｂの
入出力特性がたとえ変化したとしても、コピー動作前に
基準制御電圧のデータを補正し、画像形成時に補正した
基準制御電圧のデータがＤ／Ａ変換器３０１ａにセット
されるので、レーザービームＬＢ１，ＬＢ２の書込位置
を主走査方向に高精度で確実に一致させることができ、
ジッタをなくして画質を向上させることができる。

【００５４】（実施の形態２）次いで、本発明の実施の
形態２に係る複写機２について説明する。図８は、複写
機２の全体の構成を示す図であり、図１の複写機１と対
応する部分に同一番号を付し、説明を省略する。実施の
形態１の複写機１においては、２本のレーザビームＬＢ
１，ＬＢ２を出射する露光走査部３０Ａが用いられてい
たが、この複写機２においては、３本のレーザビームＬ
Ｂ１，ＬＢ２，ＬＢ３を出射する露光走査部３０Ｂが用
いられており、感光体ドラム４１表面上にレーザビーム
ＬＢ１，ＬＢ２，ＬＢ３を副走査方向に一定の間隔を置
いて平行に主走査することにより、ドラム表面に静電画
像を形成するようになっている。

【００５５】図９は、露光走査部３０Ｂの構成を示す図
であり、露光走査部３０Ａと対応する部分に同一番号を
付し、説明を省略する。この露光走査部３０Ｂにおいて
は、レーザビームＬＢ１，ＬＢ２，ＬＢ３をそれぞれ出
射する３個のＬＤ３１ａ，３１ｂ，３１ｃと、各ＬＤ３
１ａ，３１ｂ，３１ｃをそれぞれ駆動する３個のＬＤ駆
動回路３２ａ，３２ｂ，３２ｃと、各ＬＤ駆動回路３２
ａ，３２ｂ，３２ｃに画素クロック信号ＣＬＫ１，ＣＬ
Ｋ２，ＣＬＫ３をそれぞれ供給する画素クロック信号制
御部３００Ｂとを備えている。

【００５６】ＬＤ駆動回路３２ａには、画像メモリ（不
図示）から１，４，７，…番目のラインの画像データが
１ラインずつ入力され、ＬＤ駆動回路３２ｂには、画像
メモリから２，５，８，…番目偶数番目のラインの画像
データが１ラインずつ入力され、ＬＤ駆動回路３２ｃに
は、画像メモリから３，６，９，…番目のラインの画像
データが１ラインずつ入力されている。ＬＤ駆動回路３
２ａは、ＳＯＳセンサ制御部３８からＳＯＳ−ＥＸＰ信
号を受信すると、ＬＤ３１ａを強制発光させ、ＳＯＳ−
ＥＸＰ信号の停止後の画像書き出しタイミングに、ＬＤ
駆動回路３２ａ，３２ｂ，３２ｃは、画素クロック信号
ＣＬＫ１，ＣＬＫ２，ＣＬＫ３に同期して各ラインの画
像データを１画素ずつＤ／Ａ変換し、このアナログ信号
でＬＤ３１ａ，３１ｂ，３１ｃを直接駆動することによ
りＬＤ３１ａ，３１ｂ，３１ｃから光変調されたレーザ
ビームＬＢ１，ＬＢ２，ＬＢ３を出射させるようになっ
ている。

【００５７】画素クロック信号制御部３００Ｂは、発振
器（以下「ＯＳＣ」と記す）３５２と、ＣＰＵ３５１
と、不揮発メモリ３６０と、ＶＣＯ３５３ａ，３５３ｂ
と、位相比較装置３５５ａ，３５５ｂと、ＬＰＦ３５９
ａ，３５９ｂとを備え、位相比較装置３５５ａ，３５５
ｂは、２分周器３５６ａ，３５７ａ，３５６ｂ，３５７
ｂと、位相比較器３５８ａ，３５８ｂとからなる。な
お、ＣＰＵ３５１と、ＶＣＯ３５３ａと、位相比較装置
３０５ａと、ＬＰＦ３０９ａとによって、第１のＰＬＬ
回路が構成され、ＣＰＵ３５１と、ＶＣＯ３５３ｂと、
位相比較装置３０５ｂと、ＬＰＦ３０９ｂとによって、
第２のＰＬＬ回路が構成されている。

【００５８】ＯＳＣ３５２は、周波数安定度が高くなる
ように水晶振動子を用い、周波数Ｆ０（数十ＭＨｚ）の
画素クロック信号ＣＬＫ１を出力するように構成されて
いる。この画素クロック信号ＣＬＫ１は、ＬＤ駆動回路
３２ａに供給されるとともに、位相比較装置３５５ａ，
３５５ｂの２分周器３５６ａ，３５６ｂに入力される。

【００５９】ＣＰＵ３５１は、内部に、制御プログラム
を予め記憶するＲＯＭ（不図示）、当該制御プログラム
実行時にワークエリアを提供するＲＡＭ（不図示）、デ
ジタル値（例えば、８ビット）をアナログ値に変換する
Ｄ／Ａ変換器３５１ａ，３５１ｃ、アナログ値をデジタ
ル値（８ビット）に変換するＡ／Ｄ変換器３５１ｂ，３
５１ｄなどを備えており、画像形成時には、制御プログ
ラムに従って後述する（１）式の演算を実行し、Ｄ／Ａ
変換器３５１ａ，３５１ｃからＶＣＯ３５３ａ，３５３
ｂに制御電圧Ｖｃｏｎｔ１，２を出力させる。

【００６０】ＶＣＯ３５３ａ，３５３ｂは、制御電圧Ｖ
ｃｏｎｔ１，２に基づいて画素クロック信号ＣＬＫ２，
３を発生し、この画素クロック信号ＣＬＫ２，ＣＬＫ３
は、ＬＤ駆動回路３２ｂ，３２ｃにそれぞれ供給される
とともに、位相比較装置３５５ａ，３５５ｂの２分周器
３５７ａ，３５７ｂに入力される。

【００６１】図１０は、ＶＣＯ３５３ａ，３５３ｂの入
力電圧と、発振周波数との関係を示す図である。同図に
示すようにＶＣＯ３５３ａ，３５３ｂは、入力電圧の値
に応じて出力する画素クロック信号ＣＬＫ１，ＣＬＫ２
の周波数を変化させる特性を有している。具体的には、
ＶＣＯ３５３ａ，３５３ｂは、周波数安定度が高くなる
ように水晶振動子を用いて構成され、入力電圧（制御電
圧Ｖｃｏｎｔ１，２）を０からＶｃｃまで上げていく
と、画素クロック信号ＣＬＫ２，ＣＬＫ３の発振周波数
をＦｍｉｎからＦｍａｘまでほぼ直線的に増加させ、制
御電圧Ｖｃｏｎｔ１，２がＶ０の場合に画素クロック信
号ＣＬＫ１と同周波数Ｆ０（数十ＭＨｚ）の画素クロッ
ク信号ＣＬＫ２，ＣＬＫ３を出力する。なお、第１およ
び第２のＰＬＬ回路においては画素クロック信号ＣＬＫ
１に対する画素クロック信号のＣＬＫ２，ＣＬＫ３の位
相差調整を目的としているので、ＶＣＯ３５３ａ，３５
３ｂは、入力される制御電圧Ｖｃｏｎｔ１，２の変化が
大きくても、発振周波数の可変範囲がこの周波数Ｆ０に
対して±数十ＰＰＭ程度と小さくなるようになってい
る。

【００６２】図９に戻り、位相比較装置３５５ａ，３５
５ｂの２分周器３５６ａ，３５６ｂは、画素クロック信
号ＣＬＫ１を２分周した周波数Ｆ０／２のクロック信号
を出力する。２分周器３５７ａ，３５７ｂは、画素クロ
ック信号ＣＬＫ２，ＣＬＫ３を２分周した周波数Ｆ０／
２のクロック信号を出力する。位相比較器３５８ａ，３
５８ｂは、ＲＳ−ＦＦや、ＥＸ−ＯＲゲートなどで構成
され、２つの入力端子に入力されるパルス信号の周波数
の差および位相差に応じたパルス信号を出力する。ＬＰ
Ｆ３５９ａ，３５９ｂは、位相比較器３５８ａ，３５８
ｂから出力されたパルス信号を平滑し、この平滑電圧Ｖ
ａｖｇ１，２をＣＰＵ３５１にフィードバックする。

【００６３】なお、位相比較装置３５５ａ，３５５ｂに
おいて、画素クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ
３をそれぞれ２分周しているのは、実施の形態１におい
て位相比較装置３０５において画素クロック信号ＣＬＫ
１，ＣＬＫ２を２分周したのと同様の理由による。ま
た、本実施の形態２の変形例として画素クロック信号Ｃ
ＬＫ１，ＣＬＫ２，ＣＬＫ３の分周の数を３、４、…な
どとしてもよく、この場合には、分周の数に応じて、直
線性を有する範囲を広げることができるとともに、画素
クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３の位相差の
調整範囲、ひいてはレーザービームＬＢ１，ＬＢ２，Ｌ
Ｂ３の書込位置の調整範囲を広げることができる。

【００６４】ここで、位相比較装置３５５ａ，３５５ｂ
およびＬＰＦ３５９ａ，３５９ｂがＰＬＬループに組み
込まれているので、画素クロック信号ＣＬＫ２，ＣＬＫ
３の周波数が画素クロック信号ＣＬＫ１と同周波数Ｆ０
にロックされた後においては、位相比較器３５８ａ，３
５８ｂは、２分周された画素クロック信号ＣＬＫ１，Ｃ
ＬＫ２の位相差、および２分周された画素クロック信号
ＣＬＫ１，ＣＬＫ３の位相差に応じたパルス幅のパルス
信号をそれぞれ出力し、平滑電圧Ｖａｖｇ１，２は、２
分周された画素クロック信号ＣＬＫ１，ＣＬＫ２の位相
差および画素クロック信号ＣＬＫ１，ＣＬＫ３の位相差
をそれぞれ示している。

【００６５】図１１は、位相比較装置３５５ａ，３５５
ｂに入力される画素クロック信号の位相差と、ＬＰＦ３
５９ａ，３５９ｂが出力する平滑電圧との関係（位相比
較特性）を示す波形図である。なお、位相比較装置３５
５ａおよびＬＰＦ３５９ａの位相比較特性（前者）と、
位相比較装置３５５ｂおよびＬＰＦ３５９ｂの位相比較
特性（後者）とが同じであるので、前者について説明
し、後者の説明を省略する。

【００６６】同図において、横軸は、画素クロック信号
ＣＬＫ１に対する画素クロック信号ＣＬＫ２の位相遅れ
（遅れを正とする）を表し、縦軸は、ＬＰＦ３５９ａが
出力する平滑電圧Ｖａｖｇ１を表している。この位相比
較装置３５５ａおよびＬＰＦ３５９ａによって、画素ク
ロック信号ＣＬＫ１，ＣＬＫ２の位相差を連続的に変え
た場合、この位相差の周期が４πで、位相差に応じて平
滑電圧Ｖａｖｇ１が０からＶｃｃまで直線的に増加する
のこぎり波形が得られるようになっている。

【００６７】このような位相比較特性の下では、例え
ば、平滑電圧Ｖａｖｇ１がＶ０の場合に、画素クロック
信号ＣＬＫ１，ＣＬＫ２間の位相差がθ０であったとす
ると、平滑電圧Ｖａｖｇ１がＶ１に上昇した場合には、
画素クロック信号ＣＬＫ１，ＣＬＫ２間の位相差がθ１
となり、位相差をΔθ変えることができる。この一方、
ＶＣＯ３５３ａ，３５３ｂに入力する制御電圧Ｖｃｏｎ
ｔ１をＶ０から変えると、画素クロック信号ＣＬＫ２の
周波数がＦ０から変化することになる。したがって、画
素クロック信号ＣＬＫ１，ＣＬＫ２の発振周波数を同周
波数Ｆ０に維持しつつ、画素クロック信号ＣＬＫ１，Ｃ
ＬＫ２間に設定すべき位相差まで両信号間の位相差を変
化させるためには、平滑電圧Ｖａｖｇ１と、制御電圧Ｖ
ｃｏｎｔ１との電位差を解消するようにＣＰＵ３５１が
変換処理すればよい。なお、平滑電圧と制御電圧との差
を解消する電圧を、以下「演算係数」という。また、図
中において実線で示す波形は、演算係数Ｋ１を０（Ｖｃ
ｏｎｔ１＝Ｖａｖｇ１）とした場合を、一点鎖線で波形
は、演算係数Ｋ１に０以外の所定の値（Ｖｃｏｎｔ１＝
Ｖａｒｇ１＋Ｋ１：同図に示す状態では、負の値）をセ
ットした場合を、それぞれ示している。

【００６８】上記変換処理を実行するために、不揮発メ
モリ３６０の所定の記憶領域には、基準演算係数Ｋ１，
Ｋ２のデータが予め格納されており、ＣＰＵ３５１は、
Ａ／Ｄ変換器３５１ｂ，３５１ｄを介してＬＰＦ３５９
ａ，３５９ｂの平滑電圧Ｖａｖｇ１，２をそれぞれモニ
タするとともに、不揮発メモリ３６０から基準演算係数
Ｋ１，Ｋ２のデータを読み出して、この平滑電圧Ｖａｖ
ｇ１，２のデータと、基準演算係数Ｋ１，Ｋ２のデータ
を下記（１）式にセットし、（１）式の演算を実行し、
演算結果のデータをＤ／Ａ変換器３５１ａ，３５１ｃに
セットすることにより、Ｄ／Ａ変換器３５１ａ，３５１
ｃから制御電圧Ｖｃｏｎｔ１，２を出力する。

【００６９】 Ｖａｒｇ１＋Ｋ１≦Ｖｃｃ， Ｖａｒｇ２＋Ｋ２≦Ｖｃｃの場合 Ｖｃｏｎｔ１＝Ｖａｒｇ１＋Ｋ１， Ｖｃｏｎｔ２＝Ｖａｒｇ２＋Ｋ２ Ｖａｒｇ１＋Ｋ１＞Ｖｃｃ， Ｖａｒｇ２＋Ｋ２＞Ｖｃｃの場合 Ｖｃｏｎｔ１＝Ｖａｒｇ１＋Ｋ１−Ｖｃｃ， Ｖｃｏｎｔ２＝Ｖａｒｇ２＋Ｋ２−Ｖｃｃ …（１） ただし、−Ｖｃｃ≦Ｋ１≦Ｖｃｃ， −Ｖｃｃ≦Ｋ２≦Ｖｃｃである。

【００７０】したがって、このような演算処理の実行の
際にセットされる基準演算係数Ｋ１，Ｋ２の値を少しず
つ変えると、画素クロック信号ＣＬＫ２，３の周波数を
画素クロック信号ＣＬＫ１と同周波数Ｆ０に維持しつ
つ、画素クロック信号ＣＬＫ２，ＣＬＫ３の画素クロッ
ク信号ＣＬＫに対する位相差を少しずつ微細に変えるこ
とができるので、従来より飛躍的に微細に位相差調整を
行うことができる。

【００７１】また、不揮発メモリ３６０に記憶されてい
る基準演算係数Ｋ１，Ｋ２の値を、レーザビームＬＢ
１，ＬＢ２，ＬＢ３の書込位置が主走査方向に一致する
場合の画素クロック信号ＣＬＫ１，ＣＬＫ２位相差が得
られるように調整しておけば、レーザビームＬＢ１，Ｌ
Ｂ２，ＬＢ３の書込位置を主走査方向に高い精度で一致
させることができる。したがって、以下に説明するレー
ザビームＬＢ１，ＬＢ２，ＬＢ３の主走査方向位置ずれ
補正シーケンスによって基準演算係数Ｋ１，Ｋ２のデー
タが求められている。なお、このシーケンスにおいて、
レーザビームＬＢ１，ＬＢ２，ＬＢ３の書込位置が主走
査方向に一致する場合における画素クロック信号ＣＬＫ
１，ＣＬＫ２，ＣＬＫ３の相対的位相差を表す基準平滑
電圧１，２のデータも併せて予め求められ、求めた基準
演算係数Ｋ１，Ｋ２と、基準平滑電圧１，２のデータと
を不揮発メモリ３６０に格納するようになっている。こ
の基準平滑電圧１，２のデータは、後述するレーザビー
ムＬＢ１，ＬＢ２，ＬＢ３の書込位置のずれ調整処理
（図１４参照）において用いられる。

【００７２】次いで、図１２に示すシーケンス図及び図
１３に示す波形図を用いて、レーザビームＬＢ１，ＬＢ
２，ＬＢ３の主走査方向位置ずれ補正を説明する。な
お、図１２のレーザビームＬＢ１，ＬＢ２，ＬＢ３の主
走査方向位置ずれ補正は、複写機２のフレームに露光走
査部３０Ｂを固定した後の製造途中の工程において、前
述したこのシーケンス専用のジグを用いて行われる。ま
た、この補正シーケンスにおいては、まず、レーザービ
ームＬＢ１，ＬＢ２の書込位置補正を実行し、基準演算
係数Ｋ１、基準平滑電圧１を求め、次いで、レーザービ
ームＬＢ１，ＬＢ３の書込位置補正を実行し、基準演算
係数Ｋ２、基準平滑電圧２を求めるようになっている。
また、図１３（１）においてはレーザビームＬＢ１，Ｌ
Ｂ２（ＬＢ３）の主走査方向位置ずれ調整前の画素クロ
ック信号ＣＬＫ１，ＣＬＫ２（ＣＬＫ３）およびレーザ
ビームＬＢ１，ＬＢ２（ＬＢ３）の書込位置を、図１３
（２）においてはレーザビームＬＢ１，ＬＢ２（ＬＢ
３）の主走査方向位置ずれ調整後の画素クロック信号Ｃ
ＬＫ１，ＣＬＫ２（ＣＬＫ３）およびレーザビームＬＢ
１，ＬＢ２（ＬＢ３）の書込位置を、それぞれ示してい
る。

【００７３】ＯＳＣ３５２は、周波数Ｆ０の画素クロッ
ク信号ＣＬＫ１を出力している（図１３（１）（ａ）参
照）。ＣＰＵ３５１は、ジグからの指令に基づいて、式
（１）の演算係数Ｋ１に初期値「０」をセットし（ステ
ップＳ３１）、式（１）の演算を実行し、演算結果をＤ
／Ａ変換器３５１ａにセットし、Ｄ／Ａ変換器３５１ａ
からＶＣＯ３５３ａに制御電圧Ｖｃｏｎｔ１＝Ｖ０を出
力させる。これによりＶＣＯ３５３ａは、周波数Ｆ０の
画素クロック信号ＣＬＫ２を出力している（図１０、図
１３（１）（ｂ）参照）。すなわち、Ｋ１＝０、Ｖａｒ
ｇ１＝Ｖｃｏｎｔ１＝Ｖ０となるため、Ｖａｒｇ１、Ｖ
ｃｏｎｔ１ともに第１１図に示す位相比較特性の実線部
分における点Ｐのポイントで安定し、画素クロック信号
ＣＬＫ１、ＣＬＫ２の周波数は、ともにＦ０である。

【００７４】次いで、ジグから回転多面鏡３４の駆動モ
ータに指示を出し、回転多面鏡３４を回転させるととも
に（ステップＳ３２）、ＳＯＳセンサ制御部３８に指示
し、ＳＯＳセンサ制御部３８からＬＤ駆動回路３２ａに
ＳＯＳ−ＥＸＰ信号を送ってＬＤ３１ａを強制発光さ
せ、ＳＯＳセンサ３７がレーザービームＬＢ１を受光し
て、受光時に出力するＳＯＳ信号の周期を検出すること
により、回転多面鏡３４が所定回転数に達したか否か判
断する（ステップＳ３３）。所定の回転数に達すると
（ステップＳ３３でＹ）、ジグからＬＤ駆動回路３２
ａ，３２ｂに１画素分の画像データを１主走査周期ごと
にそれぞれ送り、ＬＤ３１ａ，３１ｂを画素クロック信
号ＣＬＫ１，ＣＬＫ２に同期して主走査方向の同じ位置
において１画素分発光させる（ステップＳ３４）。そし
て、２次元ＣＣＤセンサで検出したレーザビームＬＢ
１，ＬＢ２の書込位置を表示器上に映し出し、レーザビ
ームＬＢ１の書込位置と、レーザビームＬＢ２の書込位
置との主走査方向のずれ量が所定値以内か判断する（ス
テップＳ３５）。

【００７５】このときの初期状態を以下のように仮定す
る。画素クロック信号ＣＬＫ１，ＣＬＫ２間の位相差
は、θ０であり、画素クロック信号ＣＬＫ２が、画素ク
ロック信号ＣＬＫ１よりθ０だけ位相遅れの状態である
（図１１、図１３（１）（ａ），（ｂ）参照）。また、
ＣＣＤセンサーにより観測されるレーザービームＬＢ
１，ＬＢ２の書込位置の様子から、レーザービームＬＢ
２の書込位置の方がレーザビームＬＢ１の書込位置より
△θだけ位相が進んでいる（第１１図（１）（ｃ），
（ｄ）参照）。なお、Δθ中には、画素クロック信号Ｃ
ＬＫ１，ＣＬＫ２の位相差θ０の部分と、ＬＤ３１ａ，
３１ｂの光軸の機械的なずれの部分とが含まれている。

【００７６】レーザビームＬＢ１，ＬＢ２の書込位置の
主走査方向のずれ量が所定値以内でない場合（ステップ
Ｓ３５でＮ）、レーザビームＬＢ１の書込位置に対し
て、レーザービームＬＢ２の方が進み位相であるかを判
断する（ステップＳ３６）。進み位相である場合には
（ステップＳ３６でＹ）、ジグからＣＰＵ３５１に指示
を出し、ＣＰＵ３５１は、演算係数Ｋ１の値を所定値
（Ｖｃｃ／２５６）だけ減少させ（ステップＳ３７）、
式（１）を実行する。これと逆に、遅れ位相である場合
には（ステップＳ３６でＮ）、ＣＰＵ３５１は、演算係
数Ｋ１の値を所定値（Ｖｃｃ／２５６）だけ増加させ
（ステップＳ３８）、式（１）を実行する。

【００７７】具体的には、図１３（１）（ｃ），（ｄ）
の様子より、レーザービームＬＢ２の方がレーザービー
ムＬＢ１に対して△θ進み位相であるため、書込位置の
ずれ量Δθが所定値以内になるまでステップＳ３５，Ｓ
３６，Ｓ３７を繰り返し、演算係数Ｋ１の値を徐々に減
少させていく。演算係数Ｋ１の値を減少させると（負に
なる）、演算後の位相比較特性（のこぎり波形）は、図
１１中の一点鎖線で示すようにＫ１の値で定まる分だけ
右（位相遅れ）方向へ平行移動する。なお、演算係数Ｋ
１の値を増加させると（正になる）、演算後の位相比較
特性（のこぎり波形）は、Ｋ１の値で定まる分だけ左
（位相進み）方向へ平行移動する。

【００７８】ステップＳ３５，Ｓ３６，Ｓ３７、あるい
はステップＳ３５，Ｓ３６，Ｓ３８が繰り返し実行さ
れ、補正が完了した時の状態（書込位置が一致する状
態）においては、上記例では、画素クロック信号ＣＬＫ
１，ＣＬＫ２の位相差がθ０からθ１まで△θだけさら
に拡大し、画素クロック信号ＣＬＫ２が画素クロック信
号ＣＬＫ１に対して、θ１まで位相遅れの状態となる
（図１１、図１３（２）（ａ），（ｂ）参照）。このと
き、演算係数Ｋ１＝Ｖ０−Ｖ１（負の数）、平滑電圧Ｖ
ａｒｇ１は点Ｑ（電圧Ｖ１）、制御電圧Ｖｃｏｎｔは一
点鎖線上の点Ｒ（電圧Ｖ０）のポイントで安定し（第１
１図）、画素クロック信号ＣＬＫ２の周波数は補正前と
変わらずＦ０に維持される。

【００７９】レーザービームＬＢ１，ＬＢ２の書込位置
の補正がすみ、書込位置のずれ量が所定値以下になると
（ステップＳ３５でＹ）、ジグからの指示により、ＣＰ
Ｕ３５１は、このときの演算係数Ｋ１の値を基準演算係
数Ｋ１として、不揮発メモリ３６０に格納する（ステッ
プＳ３９）とともに、このときモニタしている平滑電圧
Ｖａｖｇの値を基準平滑電圧１として不揮発メモリ３１
０に格納し（ステップＳ４０）、ジグからの指示によ
り、回転多面鏡３４とレーザダイオード３１ａ，３１ｂ
の駆動を停止し（ステップＳ４１）、レーザービームＬ
Ｂ１，ＬＢ２の書込位置補正を終わる。

【００８０】次いで、ステップＳ３１〜Ｓ４１と同様な
補正をレーザービームＬＢ１，ＬＢ３の書込位置につい
て実行し、基準演算係数Ｋ２、基準平滑電圧２を不揮発
メモリ３６０に格納し（ステップＳ４２）、本補正シー
ケンスの終了となる。

【００８１】以降、ＣＰＵ３５１は、画像形成の際に
は、内部ＲＯＭに格納されたプログラムに従って、不揮
発メモリ３６０から読み出した基準演算係数Ｋ１，Ｋ２
を演算式（１）にセットし、演算式を実行し、演算結果
の値をＤ／Ａ変換器３５１ａ，３５１ｃにセットするこ
とにより、Ｄ／Ａ変換器３５１ａ，３５１ｃからＶＣＯ
３５３ａ，３５３ｂに基準制御電圧Ｖｃｏｎｔ１，２を
入力させる。これにより、ＶＣＯ３５３ａ，３５３ｂか
ら出力される画素クロック信号ＣＬＫ２，ＣＬＫ３を画
素クロック信号ＣＬＫ１に対してΔθずらされる。した
がって、画素クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ
３の書込位置を主走査方向に高い精度で確実に一致させ
ることができ、ジッタをなくして画質を向上させること
ができる。

【００８２】ところで、環境変化などにより、ＯＳＣ３
５２の発振周波数や、ＶＣＯ３５３ａ，３５３ｂの入力
電圧−発振周波数特性が変化する場合がある。この場合
には、演算式（１）に、基準演算係数Ｋ１，Ｋ２をセッ
トしても、画素クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬ
Ｋ３の位相差が初期調整値からずれ、その結果、レーザ
ビームＬＢ１，ＬＢ２，ＬＢ３の書込位置のずれが再発
生する。例えば、温度変動により、ＯＳＣ３５２が出力
する画素クロック信号ＣＬＫ１の周波数が増加してしま
ったとする。この場合、ＰＬＬループはＶＣＯ３５３
ａ，３５３ｂの周波数もあげるよう働き、制御電圧Ｖｃ
ｏｎｔ１，２、平滑電圧Ｖａｖｇ１，２ともに上昇す
る。こうして、レーザビームＬＢ２，ＬＢ３の書込位置
がレーザビームＬＢ１の書込位置に対して位相おくれ方
向にずれてしまう。これを防止するため、この複写機２
はレーザビームＬＢ１，ＬＢ２，ＬＢ３の書込位置のず
れを調整するモードを備えており、ＣＰＵ３５１は、制
御プログラムに従って、図１２に示す書込位置のずれ調
整処理を実行するようになっている。

【００８３】図１２は、画像形成に当たってＣＰＵ３５
１が実行する書込位置のずれ調整処理の動作を示すフロ
ーチャートである。ＣＰＵ３５１は、操作部８０のコピ
ーキーが押されたときに発生されるＯＮエッジを検出し
たか否かを判断し（ステップＳ５１）、ＯＮエッジを検
出しなければ、不図示のメインルーチンにリターンし、
ＯＮエッジを検出するのを待つ。ＯＮエッジを検出する
と（ステップＳ５１でＹ）、ＣＰＵ３５１は、不揮発メ
モリ３６０から基準演算係数Ｋ１，Ｋ２のデータを読み
出して、上記演算式にセットし（ステップＳ５２）、こ
の演算を実行し、演算結果のデータをＤ／Ａ変換器３５
１ａ，３５１ｃにそれぞれセットする。これによりＶＣ
Ｏ３５３ａ，３５３ｂから画素クロック信号ＣＬＫ２，
ＣＬＫ３が出力され、ＬＰＦ３５９ａ，３５９ｂから平
滑電圧Ｖａｖｇ１，２が出力される。

【００８４】次いで、ＣＰＵ３５１は、Ａ／Ｄ変換器３
５１ｂ，３５１ｄを介してＬＰＦ３５９ａ，３５９ｂが
出力する平滑電圧Ｖａｖｇ１，２をモニタし、このモニ
タした電圧と、不揮発メモリ３６０に格納しておいた基
準平滑電圧１，２の値との差が所定値以内であるか否か
判断する（ステップＳ５３）。なお、平滑電圧Ｖａｒｇ
１，２は、現時点における画素クロック信号ＣＬＫ１，
ＣＬＫ２の位相差、画素クロック信号ＣＬＫ１，ＣＬＫ
３の位相差をそれぞれ示し、基準平滑電圧１，２はレー
ザビームＬＢ１，ＬＢ２，ＬＢ３の書込位置が主走査方
向に一致している場合における画素クロック信号ＣＬＫ
１，ＣＬＫ２の位相差、画素クロック信号ＣＬＫ１，Ｃ
ＬＫ３の位相差をそれぞれ示している。したがって、平
滑電圧と基準平滑電圧とに差がある場合には、平滑電圧
が基準平滑電圧と一致するように演算係数を変更するれ
ば，ＯＳＣ３５２や、ＶＣＯ３５３ａ，３５３ｂの特性
の変化に拘わらず、レーザビームＬＢ１，ＬＢ２，ＬＢ
３の書込位置を主走査方向に一致させることができる。

【００８５】この差が所定値を超える場合には（ステッ
プＳ５３でＮ）、平滑電圧Ｖａｖｇ１，２が基準平滑電
圧１，２よりも低いか否かを判断する（ステップＳ５
４）。低い場合には（ステップＳ５４でＹ）、ＣＰＵ３
５１は、演算式（１）にセットする演算係数Ｋ１，Ｋ２
の値を所定値だけ減少させ（ステップＳ５５）、ステッ
プＳ５３に戻る。このステップＳ５３，Ｓ５４，Ｓ５５
を繰り返し、ＬＰＦ３５９ａ，３５９ｂが出力する平滑
電圧Ｖａｒｇ１，２と、基準平滑電圧１，２との差を所
定値以内に収束させる。高い場合には（ステップＳ５４
でＮ）、演算式（１）にセットする演算係数Ｋ１，Ｋ２
の値を所定値だけ増加させ（ステップＳ５６）、ステッ
プＳ５３に戻る。このステップＳ５３，Ｓ５４，Ｓ５６
を繰り返し、ＬＰＦ３５９ａ，３５９ｂが出力する平滑
電圧Ｖａｒｇ１，２と、基準平滑電圧１，２との差を所
定値以内に収束させる。

【００８６】ステップＳ５３において、ＬＰＦ３５９
ａ，３５９ｂが出力する平滑電圧Ｖａｖｇ１，２と基準
平滑電圧１，２との差が所定値以内であると、ＣＰＵ３
０１は、そのとき演算式（１）にセットしている演算係
数Ｋ１，Ｋ２の値を変更したか否か（ステップＳ５
７）。変更していなければ（ステップＳ５７でＮ）、メ
インルーチンにリターンする。変更していれば（ステッ
プＳ５７でＹ）、現在の演算係数Ｋ１，Ｋ２を新たな基
準演算係数として不揮発メモリ３６０に記憶し直し、メ
インルーチンにリターンする。

【００８７】したがって、この書込位置のずれ調整処理
によれば、環境変化によりＯＳＣ３５２の発振周波数
や、ＶＣＯ３５３ａ，３５３ｂの入出力特性がたとえ変
化したとしても、コピー動作前に基準演算係数のデータ
を補正し、画像形成時に補正した基準演算係数のデータ
が演算式（１）にセットされるので、レーザビームＬＢ
１，ＬＢ２，ＬＢ３の書込位置を主走査方向に高い精度
で確実に一致させることができ、ジッタをなくして画質
を向上させることができる。

【００８８】（変形例）以上、本発明に係るマルチビー
ム画像形成装置を実施の形態に基づいて説明してきた
が、本発明の内容が、上述の実施の形態に限定されない
のは勿論であり、以下のような変形例が考えられる。

【００８９】上記実施の形態１においては、ＣＰＵ３０
１が不揮発メモリ３１０から基準制御電圧を読み出し
て、このデータをＤ／Ａ変換器３５１にセットし、これ
によりＶＣＯ３０３ａに入力する制御電圧Ｖｃｏｎｔを
設定したが、Ｖｃｃを可変抵抗器で分圧し、分圧比を調
整してＶＣＯ３０３ａへの制御電圧Ｖｃｏｎを設定する
ようにしてもよい。

【００９０】また、上記実施の形態２においては、位相
比較器３５８ａ，３５８ｂにＲＳ−ＦＦなどを用いた
が、オペアンプによる加減算回路をベースとした構成と
してもよい。

【００９１】また、上記実施の形態２にあっては、第２
のＰＬＬにおいて画素クロック信号ＣＬＫ１，ＣＬＫ３
を比較するようにしたが、画素クロック信号ＣＬＫ２が
画素クロック信号ＣＬＫ１と同周波数に同期して、位相
差が調整され、調整された位相差に固定されるので、第
２のＰＬＬにおいて画素クロック信号ＣＬＫ２，ＣＬＫ
３を比較するようにしてもよい。

【００９２】また、上記実施の形態２においては、レー
ザービームの数を３としたが、２あるいは４以上として
もよく、Ｎが４以上の場合には、図８に示すＰＬＬ回路
を（Ｎ−１）個設置すればよい。

【００９３】また、上記実施の形態では、Ｄ／Ａ変換
器、Ａ／Ｄ変換器を８ビットとしたが、１６ビット等の
他の分解能であってもよい。

【００９４】また、上記実施の形態ではＬＤを直接変調
駆動したが、ＬＤ駆動回路の出力をＡＯＭに入力し、Ｌ
Ｄから出射されたレーザビームをＡＯＭにおいて光変調
するようにしてもよい。

【００９５】さらに、上記実施の形態では単一の感光体
ドラムで構成される単色の複写機で実施したが、単一の
感光体ドラムで構成されるカラー複写機や、複数の感光
体ドラムで構成されるタンデム型複写機の他、プリン
タ、ＦＡＸや、これらの複合機などの画像形成装置にも
適用できる。

【００９６】

【発明の効果】以上のように本発明に係るマルチビーム
画像形成装置によれば、画素クロック信号に同期して光
変調されたＮ（２以上の整数）本の光ビームを副走査方
向に一定の間隔をおいて主走査することにより、像担持
体上に画像を形成するマルチビーム画像形成装置であっ
て、Ｎ本中の１本の光ビームに対する基準画素クロック
信号を生成する基準画素クロック信号生成手段と、前記
基準画素クロック信号に基づいて、残余の光ビームに対
する（Ｎ−１）個の残余画素クロック信号を生成するＰ
ＬＬ回路と、を備え、前記ＰＬＬ回路は、基準画素クロ
ック信号と（Ｎ−１）個の残余画素クロック信号各々と
の位相差を比較する位相比較手段を有し、位相比較手段
の比較の結果、残余画素クロック信号の基準画素クロッ
ク信号に対する相対的位相差を像担持体上における各光
ビームの書込位置が主走査方向に一致する場合における
位相差に制御するので、基準画素クロック信号と残余画
素クロックとの位相差を微細に調整することができ、Ｎ
本の光ビームの書込位置を主走査方向に高い精度で確実
に一致させることができ、ジッタをなくして画質を向上
させることができる。

【図面の簡単な説明】

【図１】実施の形態１に係る複写機１の全体の構成を示
す図である。

【図２】図１の露光走査部３０Ａの構成を示す図であ
る。

【図３】図２に示すＶＣＯ３０３ａ，３０３ｂの入力電
圧と、発振周波数との関係を示す図である。

【図４】図２に示す位相比較装置３０５およびＬＰＦ３
０９の位相比較特性を示す波形図である。

【図５】レーザビームＬＢ１，ＬＢ２の主走査方向位置
ずれ補正シーケンスを示すシーケンス図である。

【図６】レーザビームＬＢ１，ＬＢ２の主走査方向位置
ずれ補正の前後の様子を示す波形図である。

【図７】画像形成に当たってＣＰＵ３０１が実行する書
込位置のずれ調整処理の動作を示すフローチャートであ
る。

【図８】実施の形態２に係る複写機２の全体の構成を示
す図である。

【図９】図８の露光走査部３０Ｂの構成を示す図であ
る。

【図１０】図８に示すＶＣＯ３５３ａ，３５３ｂの入力
電圧と、発振周波数との関係を示す図である。

【図１１】図８に示す位相比較装置３５５ａ，３５５ｂ
およびＬＰＦ３５９ａ，３５９ｂの位相比較特性を示す
波形図である。

【図１２】レーザビームＬＢ１，ＬＢ２，ＬＢ３の主走
査方向位置ずれ補正シーケンスを示すシーケンス図であ
る。

【図１３】レーザビームＬＢ１，ＬＢ２，ＬＢ３の主走
査方向位置ずれ補正の前後の様子を示す波形図である。

【図１４】画像形成に当たってＣＰＵ３５１が実行する
書込位置のずれ調整処理の動作を示すフローチャートで
ある。

【符号の説明】

１，２ 複写機 ３０Ａ，３０Ｂ 露光走査部 ３１ａ，３１ｂ，３１ｃ ＬＤ ３２ａ，３２ｂ，３２ｃ ＬＤ駆動回路 ４１ 感光体ドラム ３０１，３５１ ＣＰＵ ３０１ａ，３５１ａ，３５１ｃ Ｄ／Ａ変換器 ３０１ｂ，３５１ｂ，３５１ｄ Ａ／Ｄ変換器 ３０３ａ，３０３ｂ，３５３ａ，３５３ｂ
ＶＣＯ ３０５，３５５ａ，３５５ｂ 位相比較装置 ３０６，３０７，３５６ａ，３５６ｂ，３５７ａ，３５
７ｂ ２分周器 ３０８ 位相比較器 ３０９ ＬＰＦ ３１０，３６０ 不揮発メモリ ３５２ ＯＳＣ ＬＢ１，ＬＢ２，ＬＢ３ レーザビーム ＣＬＫ１，ＣＬＫ２，ＣＬＫ３ 画素クロック信号 Ｖｃｏｎｔ，Ｖｃｏｎｔ１，２ 制御電圧 Ｖａｖｇ，Ｖａｖｇ１，２ 平滑電圧

Claims (6)

【特許請求の範囲】
1. 【請求項１】 画素クロック信号に同期して光変調され
   たＮ（２以上の整数）本の光ビームを副走査方向に一定
   の間隔をおいて主走査することにより、像担持体上に画
   像を形成するマルチビーム画像形成装置であって、 Ｎ本中の１本の光ビームに対する基準画素クロック信号
   を生成する基準画素クロック信号生成手段と、 前記基準画素クロック信号に基づいて、残余の光ビーム
   に対する（Ｎ−１）個の残余画素クロック信号を生成す
   るＰＬＬ回路と、を備え、 前記ＰＬＬ回路は、 基準画素クロック信号と（Ｎ−１）個の残余画素クロッ
   ク信号各々との位相差を比較する位相比較手段を有し、
   位相比較手段の比較の結果、残余画素クロック信号の基
   準画素クロック信号に対する相対的位相差を像担持体上
   における各光ビームの書込位置が主走査方向に一致する
   場合における位相差に制御することを特徴とするマルチ
   ビーム画像形成装置。
2. 【請求項２】 前記Ｎが２であって、 前記基準画素クロック信号生成手段は、 像担持体上における２本の光ビームの書込位置を主走査
   方向に一致させる第１制御信号を出力する第１制御信号
   出力手段と、 前記第１制御信号に応じた周波数の基準画素クロック信
   号を生成する第１制御発振器と、 を備えることを特徴とする請求項１に記載のマルチビー
   ム画像形成装置。
3. 【請求項３】 前記第１制御信号出力手段は、 前記位相比較手段が比較した基準画素クロック信号と残
   余画像クロック信号との位相差を検出する位相差検出手
   段と、 前記位相差検出手段の検出値が画像形成開始時と２本の
   光ビームの書込位置が主走査方向に一致している時とで
   異なる場合、画像形成時における位相差検出手段の検出
   値が２本の光ビームの書込位置が主走査方向に一致して
   いる時の検出値と一致するように前記第１制御信号の値
   を補正する第１制御信号補正手段と、 を備えることを特徴とする請求項２に記載のマルチビー
   ム画像形成装置。
4. 【請求項４】 前記基準画素クロック信号の周波数は、
   固定されており、 前記ＰＬＬ回路は、 入力される第２制御信号に応じて、生成する残余画素ク
   ロック信号の周波数を制御する第２制御発振器と、 前記位相比較手段が比較した両信号の位相差をモニタす
   る位相差モニタ手段と、 前記位相差モニタ手段のモニタ結果に基づいて、残余画
   素クロック信号の基準画素クロック信号に対する位相差
   が各光ビームの書込位置が主走査方向に一致する場合に
   おける位相差を保持するような前記第２制御信号を出力
   する第２制御信号出力手段と、 を備えることを特徴とする請求項１に記載のマルチビー
   ム画像形成装置。
5. 【請求項５】 前記第２制御信号出力手段は、前記位相
   差モニタ手段のモニタ結果が画像形成開始時と各光ビー
   ムの書込位置が主走査方向に一致している時とで異なる
   場合、画像形成時における位相差モニタ手段のモニタ結
   果が各光ビームの書込位置が主走査方向に一致している
   時のモニタ結果と一致するように前記第２制御信号の値
   を補正する第２制御信号補正手段を備えることを特徴と
   する請求項４に記載のマルチビーム画像形成装置。
6. 【請求項６】 前記位相比較手段は、２つの画素クロッ
   ク信号をそれぞれＭ（２以上の整数）分周する分周手段
   を有し、Ｍ分周された２つの画素クロック信号の周波数
   の差および位相差を比較することを特徴とする請求項１
   ないし５のいずれかに記載のマルチビーム画像形成装
   置。