JP2000121971A - Multibeam image forming device - Google Patents

Multibeam image forming device

Info

Publication number
JP2000121971A
JP2000121971A JP10294289A JP29428998A JP2000121971A JP 2000121971 A JP2000121971 A JP 2000121971A JP 10294289 A JP10294289 A JP 10294289A JP 29428998 A JP29428998 A JP 29428998A JP 2000121971 A JP2000121971 A JP 2000121971A
Authority
JP
Japan
Prior art keywords
pixel clock
clock signal
phase difference
scanning direction
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10294289A
Other languages
Japanese (ja)
Inventor
Hideyuki Toriyama
秀之 鳥山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Minolta Co Ltd
Original Assignee
Minolta Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Minolta Co Ltd filed Critical Minolta Co Ltd
Priority to JP10294289A priority Critical patent/JP2000121971A/en
Publication of JP2000121971A publication Critical patent/JP2000121971A/en
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Optical Scanning Systems (AREA)
  • Facsimile Scanning Arrangements (AREA)
  • Laser Beam Printer (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve image quality by regulating the deviation of the writing positions of plural light beams in a main scanning direction with high accuracy. SOLUTION: A PLL circuit is composed of a phase comparator 305, an LPF (low-pass filter) 309 and a VCO(voltage control oscillator) 303b. A CPU 301 has a D/A converter 301a for converting a digital value (for example, 8 bit) to an analog value, etc., therein and changes the phase difference of the pixel clock signals CLK 1 and CLK 2 outputted from VCOs 303a and 303b by changing the value of the data to be set in the D/A converter 301a at the time of writing position regulation. The data on the reference control voltage indicating the phase difference between the pixel clock signals CLK 1 and CLK 2 when the writing positions of laser beams LB 1 and LB 2 coincide is stored in a non-volatile memory 310. A CPU 301 sets the data on the reference control voltage in the D/A converter 301a and outputs the control voltage Vcont from the D/A converter 301a to the VCO 303a at the time of image formation.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、レーザプリンタや
デジタル複写機などの光ビーム画像形成装置に関し、特
に複数の光ビームの主走査方向への書込位置を制御する
技術の改良に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light beam image forming apparatus such as a laser printer or a digital copier, and more particularly to an improvement in a technique for controlling a writing position of a plurality of light beams in a main scanning direction.

【０００２】[0002]

【従来の技術】デジタル式の電子写真式画像形成装置に
おいては、入力された画素データに基づき、レーザビー
ムにより感光体ドラム上を画素ごとにドット状に書き込
んで静電画像を形成するようになっている。このような
静電画像の形成は、画素クロック信号の１クロックごと
に再現すべき画像データでレーザビームを光変調し、こ
のレーザビームを回転駆動される回転多面鏡のミラー面
で偏向し、回転駆動される感光体ドラム表面を主走査す
ることで、実現される。2. Description of the Related Art In a digital electrophotographic image forming apparatus, an electrostatic image is formed by writing a dot on a photosensitive drum in a pixel-by-pixel manner with a laser beam based on input pixel data. ing. To form such an electrostatic image, a laser beam is optically modulated with image data to be reproduced every clock of a pixel clock signal, and the laser beam is deflected by a mirror surface of a rotating polygon mirror that is driven to rotate. This is realized by performing main scanning on the surface of the driven photosensitive drum.

【０００３】このような主走査は通常１本のレーザビー
ムで行われており、１本のレーザビームで主走査する
と、各主走査ラインの書込位置が主走査方向に正確に合
わせることができるものの、回転多面鏡の回転速度が限
界速度付近に達しているため、画像形成速度をこれ以上
あげることができないという問題がある。この問題を解
決する方法として、近年では例えば２本のレーザビーム
を回転多面鏡のミラー面で偏向し、この２本のレーザビ
ームで感光体ドラム表面を副走査方向に一定の間隔をお
いて主走査するものがあり、これにより画像形成速度を
２倍に向上させている。[0003] Such main scanning is usually performed by one laser beam. When the main scanning is performed by one laser beam, the writing position of each main scanning line can be accurately adjusted in the main scanning direction. However, there is a problem that the image forming speed cannot be increased any more because the rotating speed of the rotating polygon mirror has reached near the limit speed. As a method for solving this problem, recently, for example, two laser beams are deflected by a mirror surface of a rotary polygon mirror, and the two laser beams are used to separate the main surface of the photosensitive drum at a constant interval in the sub-scanning direction. Some of them scan, thereby increasing the image forming speed by a factor of two.

【０００４】しかしながら、２本のレーザビームをそれ
ぞれ出射するレーザダイオードの光軸が主走査方向にわ
ずかでもずれていると、たとえ２本のレーザビームを同
じ画素クロック信号に同期させて光変調したとしても、
２本のレーザビームの書込位置が光軸のずれ分主走査方
向にずれてしまい、２本のレーザビームで形成された画
像がギザギザ（ジッタ）となり画質が極端に悪くなって
しまう。したがって、マルチビーム画像形成装置におい
ては、このジッタを低減して画質を維持するためには、
２本のレーザビームの書込位置の位置合わせの精度のレ
ベルは数μｍ〜十数μｍ以下の非常に高精度なものが要
求される。However, if the optical axes of the laser diodes emitting the two laser beams are slightly shifted in the main scanning direction, it is assumed that the two laser beams are optically modulated in synchronization with the same pixel clock signal. Also,
The writing positions of the two laser beams are shifted in the main scanning direction by the shift of the optical axis, and an image formed by the two laser beams becomes jagged (jitter), resulting in extremely poor image quality. Therefore, in the multi-beam image forming apparatus, in order to reduce the jitter and maintain the image quality,
It is required that the level of accuracy of the alignment of the writing positions of the two laser beams be very high, ranging from several μm to several tens μm or less.

【０００５】これを機械的構成で実現するものとして２
つのレーザダイオードの光軸を主走査方向に調整するよ
うにしたものがあるが、この機械的構成で上記位置合わ
せ精度を確保するには機械的構成の加工精度を飛躍的に
高めなければならず、高価となるといった難点がある。[0005] This is realized by a mechanical configuration as 2
Although the optical axis of two laser diodes is adjusted in the main scanning direction, in order to secure the above alignment accuracy with this mechanical configuration, the processing accuracy of the mechanical configuration must be dramatically increased. However, there is a disadvantage that it becomes expensive.

【０００６】そこで、最近のマルチビーム画像形成装置
においては、２本のレーザビームの書込位置を電気的に
調整する電気的構成が、機械的構成と併せて採用されて
いる。この電気的構成は、機械的構成における２本のレ
ーザビームの書込位置のずれ調整を粗調整程度にとどめ
ておいて、粗調整で調整しきれない書込位置のずれをさ
らに小さくするために、２本のレーザビームをそれぞれ
光変調するために用いられる２つの画素クロック信号の
一方を遅延させるものである。より詳しくは、画素クロ
ック信号を２つに分け、一方だけを遅延線に通過させ、
遅延線の途中に設けられた複数のタップからそれぞれ出
力される遅延時間の異なる画素クロック信号の中から２
本のレーザビームの書込位置の主走査方向へのずれが最
も少ない画素クロック信号が選択される構成となってい
る。この遅延線を介する画素クロック信号に同期して一
方のレーザビームを光変調するとともに、遅延線を通過
させない他方の画素クロック信号に同期して他方のレー
ザビームを光変調すると、２つの画素クロック信号の時
間差の分２本のレーザビームの書込位置がずれ、書込位
置の主走査方向へのずれをさらに小さくすることができ
る。Therefore, in a recent multi-beam image forming apparatus, an electric configuration for electrically adjusting the writing position of two laser beams is employed together with a mechanical configuration. This electrical configuration is intended to keep the deviation adjustment of the writing positions of the two laser beams in the mechanical configuration to the extent of coarse adjustment, and to further reduce the deviation of the writing position that cannot be adjusted by the coarse adjustment. And one of two pixel clock signals used for optically modulating the two laser beams. More specifically, the pixel clock signal is divided into two, only one of which is passed through the delay line,
Two of the pixel clock signals with different delay times output from a plurality of taps provided in the middle of the delay line
The configuration is such that a pixel clock signal with the smallest deviation of the writing position of the laser beam in the main scanning direction is selected. When one laser beam is optically modulated in synchronization with the pixel clock signal passing through the delay line, and the other laser beam is optically modulated in synchronization with the other pixel clock signal not passing through the delay line, two pixel clock signals are generated. The writing position of the two laser beams shifts by the time difference of, and the shift of the writing position in the main scanning direction can be further reduced.

【０００７】[0007]

【発明が解決しようとする課題】ところで、上記従来技
術では機械的構成で粗調整を行った上で、微調整を電気
的構成で行うため、コスト面での負担は少なく、その上
微調整もきくという利点がある反面、遅延線に配設でき
るタップの数が、通常数個、最大でも十数個が限界とな
っているため、従来のマルチビーム画像形成装置では、
遅延線で選択できる遅延画素クロック信号の数が少な
く、その結果、遅延時間の差が十数個のとびとびの値し
か選択できず、レーザビームの書込位置の主走査方向へ
のずれを要求される程高い精度で調整することが困難で
あるという課題がある。特に、近年の画像形成装置にお
いては、主走査方向への画素密度を高くするため、画素
クロック信号の周波数が数十ＭＨｚまで高くなってきて
おり、遅延時間の差が大きいと、周波数が高くなるほど
レーザビームの書込位置の主走査方向へのずれを高い精
度で調整することが困難になる。However, in the above-mentioned prior art, the coarse adjustment is performed by a mechanical configuration and then the fine adjustment is performed by an electrical configuration, so that the burden on the cost is small, and the fine adjustment is also performed. On the other hand, the number of taps that can be arranged in the delay line is usually several, and at most ten and a few at the maximum, but in the conventional multi-beam image forming apparatus,
The number of delayed pixel clock signals that can be selected by the delay line is small, and as a result, only a dozen or so discrete values with a delay time difference can be selected, and a shift of the writing position of the laser beam in the main scanning direction is required. There is a problem that it is difficult to adjust with high precision. In particular, in recent image forming apparatuses, in order to increase the pixel density in the main scanning direction, the frequency of the pixel clock signal has been increased to several tens of MHz, and when the difference in delay time is large, the higher the frequency, the higher the frequency. It becomes difficult to adjust the deviation of the writing position of the laser beam in the main scanning direction with high accuracy.

【０００８】本発明は、上述の問題点に鑑みてなされた
ものであり、複数の光ビームの書込位置の主走査方向へ
のずれを高い精度で調整し、画質を向上させたマルチビ
ーム画像形成装置を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and has been made in consideration of the above-described problems. It is an object to provide a forming device.

【０００９】[0009]

【課題を解決するための手段】上記課題を解決するため
に、本発明に係るマルチビーム画像形成装置は、画素ク
ロック信号に同期して光変調されたＮ（２以上の整数）
本の光ビームを副走査方向に一定の間隔をおいて主走査
することにより、像担持体上に画像を形成するマルチビ
ーム画像形成装置であって、Ｎ本中の１本の光ビームに
対する基準画素クロック信号を生成する基準画素クロッ
ク信号生成手段と、前記基準画素クロック信号に基づい
て、残余の光ビームに対する（Ｎ−１）個の残余画素ク
ロック信号を生成するＰＬＬ回路と、を備え、前記ＰＬ
Ｌ回路は、基準画素クロック信号と（Ｎ−１）個の残余
画素クロック信号各々との位相差を比較する位相比較手
段を有し、位相比較手段の比較の結果、残余画素クロッ
ク信号の基準画素クロック信号に対する相対的位相差を
像担持体上における各光ビームの書込位置が主走査方向
に一致する場合における位相差に制御することを特徴と
する。In order to solve the above-mentioned problems, a multi-beam image forming apparatus according to the present invention comprises a light-modulated N (an integer of 2 or more) synchronized with a pixel clock signal.
A multi-beam image forming apparatus for forming an image on an image carrier by main-scanning a plurality of light beams at regular intervals in a sub-scanning direction. A reference pixel clock signal generating means for generating a pixel clock signal; and a PLL circuit for generating (N-1) remaining pixel clock signals for the remaining light beams based on the reference pixel clock signal, PL
The L circuit has phase comparison means for comparing the phase difference between the reference pixel clock signal and each of the (N-1) remaining pixel clock signals, and as a result of the comparison by the phase comparison means, the reference pixel of the remaining pixel clock signal It is characterized in that the relative phase difference with respect to the clock signal is controlled to the phase difference when the writing position of each light beam on the image carrier coincides with the main scanning direction.

【００１０】また、本発明に係るマルチビーム画像形成
装置は、前記Ｎが２であって、前記基準画素クロック信
号生成手段は、像担持体上における２本の光ビームの書
込位置を主走査方向に一致させる第１制御信号を出力す
る第１制御信号出力手段と、前記第１制御信号に応じた
周波数の基準画素クロック信号を生成する第１制御発振
器と、を備えることを特徴とする。Further, in the multi-beam image forming apparatus according to the present invention, the N is 2, and the reference pixel clock signal generating means scans the writing positions of the two light beams on the image carrier in the main scanning direction. A first control signal output unit that outputs a first control signal that matches the direction is provided, and a first control oscillator that generates a reference pixel clock signal having a frequency corresponding to the first control signal.

【００１１】また、本発明に係るマルチビーム画像形成
装置は、前記第１制御信号出力手段は、前記位相比較手
段が比較した基準画素クロック信号と残余画像クロック
信号との位相差を検出する位相差検出手段と、前記位相
差検出手段の検出値が画像形成開始時と２本の光ビーム
の書込位置が主走査方向に一致している時とで異なる場
合、画像形成時における位相差検出手段の検出値が２本
の光ビームの書込位置が主走査方向に一致している時の
検出値と一致するように前記第１制御信号の値を補正す
る第１制御信号補正手段と、を備えることを特徴とす
る。Also, in the multi-beam image forming apparatus according to the present invention, the first control signal output means may detect a phase difference between a reference pixel clock signal and a residual image clock signal compared by the phase comparison means. Detecting means for detecting the phase difference when the image formation is started and when the writing positions of the two light beams coincide with each other in the main scanning direction; A first control signal correction means for correcting the value of the first control signal so that the detection value of the two light beams coincides with the detection value when the writing positions of the two light beams coincide with each other in the main scanning direction. It is characterized by having.

【００１２】また、本発明に係るマルチビーム画像形成
装置は、前記基準画素クロック信号の周波数は、固定さ
れており、前記ＰＬＬ回路は、入力される第２制御信号
に応じて、生成する残余画素クロック信号の周波数を制
御する第２制御発振器と、前記位相比較手段が比較した
両信号の位相差をモニタする位相差モニタ手段と、前記
位相差モニタ手段のモニタ結果に基づいて、残余画素ク
ロック信号の基準画素クロック信号に対する位相差が各
光ビームの書込位置が主走査方向に一致する場合におけ
る位相差を保持するような前記第２制御信号を出力する
第２制御信号出力手段と、を備えることを特徴とする。Further, in the multi-beam image forming apparatus according to the present invention, the frequency of the reference pixel clock signal is fixed, and the PLL circuit generates a residual pixel in response to an input second control signal. A second control oscillator for controlling the frequency of the clock signal, phase difference monitoring means for monitoring the phase difference between the two signals compared by the phase comparison means, and a residual pixel clock signal based on the monitoring result of the phase difference monitoring means. And a second control signal output means for outputting the second control signal so as to maintain the phase difference when the writing position of each light beam coincides with the main scanning direction with respect to the reference pixel clock signal. It is characterized by the following.

【００１３】また、本発明に係るマルチビーム画像形成
装置は、前記第２制御信号出力手段は、前記位相差モニ
タ手段のモニタ結果が画像形成開始時と各光ビームの書
込位置が主走査方向に一致している時とで異なる場合、
画像形成時における位相差モニタ手段のモニタ結果が各
光ビームの書込位置が主走査方向に一致している時のモ
ニタ結果と一致するように前記第２制御信号の値を補正
する第２制御信号補正手段を備えることを特徴とする。Also, in the multi-beam image forming apparatus according to the present invention, the second control signal output means may be configured such that the monitoring result of the phase difference monitoring means is determined at the start of image formation and when the writing position of each light beam is in the main scanning direction. If it is different from when it matches,
Second control for correcting the value of the second control signal so that the monitoring result of the phase difference monitoring means during image formation matches the monitoring result when the writing position of each light beam matches the main scanning direction. It is characterized by comprising a signal correcting means.

【００１４】さらに、本発明に係るマルチビーム画像形
成装置は、前記位相比較手段は、２つの画素クロック信
号をそれぞれＭ（２以上の整数）分周する分周手段を有
し、Ｍ分周された２つの画素クロック信号の周波数の差
および位相差を比較することを特徴とする。Further, in the multi-beam image forming apparatus according to the present invention, the phase comparing means includes frequency dividing means for dividing each of the two pixel clock signals by M (an integer of 2 or more). The frequency difference and the phase difference between the two pixel clock signals are compared.

【００１５】[0015]

【発明の実施の形態】以下、本発明に係る画像形成装置
の実施の形態を、単色のデジタル複写機（以下、単に
「複写機」という。）に適用した例について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment in which an embodiment of an image forming apparatus according to the present invention is applied to a monochromatic digital copying machine (hereinafter, simply referred to as "copying machine") will be described.

【００１６】（実施の形態１）図１は、複写機１の全体
の構成を示す図である。この複写機１は、原稿画像を読
み取るイメージリーダ部１０と、読み取った画像を記録
シートやＯＨＰシートなどの記録シートＳ上にプリント
して再現するプリンタ部２０とから構成される。(Embodiment 1) FIG. 1 is a diagram showing an entire configuration of a copying machine 1. As shown in FIG. The copying machine 1 includes an image reader unit 10 for reading a document image, and a printer unit 20 for printing the read image on a recording sheet S such as a recording sheet or an OHP sheet and reproducing the image.

【００１７】イメージリーダ部１０は、プラテンガラス
に載置された原稿画像をスキャンし、これをＣＣＤイメ
ージセンサなどで電気信号に変換し、この電気信号をＡ
／Ｄ変換して画像データを得る周知のものである。イメ
ージリーダ部１０で得られた画像データは、シェーディ
ング補正や濃度変換、エッジ強調など必要な処理を加え
られて画像メモリ（不図示）に一旦格納された後、必要
に応じて画像メモリから１ラインずつ読み出され、露光
走査部３０Ａ内に設けられたレーザダイオード（以下、
「ＬＤ」と記す。）３１ａ，３１ｂ（図２参照）を光変
調する駆動信号として用いられる。The image reader section 10 scans an original image placed on a platen glass, converts the scanned image into an electric signal using a CCD image sensor or the like, and converts the electric signal to an A signal.
It is a well-known method of obtaining image data by performing / D conversion. The image data obtained by the image reader unit 10 is subjected to necessary processing such as shading correction, density conversion, and edge enhancement, and is temporarily stored in an image memory (not shown). Laser diode (hereinafter referred to as a laser diode) provided in the exposure scanning unit 30A.
It is described as "LD". ) 31a and 31b (see FIG. 2) are used as drive signals for optical modulation.

【００１８】プリンタ部２０は、電子写真方式により記
録シートＳ上に画像を再現するものであって、上記駆動
信号により２本のレーザビームＬＢ１，ＬＢ２を出射す
る露光走査部３０Ａや、画像形成部４０、給紙部５０、
シート搬送部６０、定着器７０などからなる。The printer section 20 reproduces an image on the recording sheet S by an electrophotographic method, and includes an exposure scanning section 30A for emitting two laser beams LB1 and LB2 according to the drive signal, an image forming section, 40, paper feed unit 50,
It comprises a sheet conveying section 60, a fixing device 70 and the like.

【００１９】画像形成部４０は、感光体ドラム（像担持
体）４１を中心として、その周囲に配設されるクリーナ
４２や、イレーサランプ４３、帯電チャージャ４４、現
像器４５、転写チャージャ４６、用紙分離用除電チャー
ジャ４７などから構成されており、感光体ドラム４１
は、不図示の駆動モータにより予め定められた所定のシ
ステムスピードで矢印ａ方向に回転駆動されるようにな
っている。The image forming section 40 includes a photosensitive drum (image carrier) 41 as a center, a cleaner 42 disposed around the photosensitive drum 41, an eraser lamp 43, a charging charger 44, a developing unit 45, a transfer charger 46, and a sheet. The photosensitive drum 41 is composed of a charge removing charger 47 for separation.
Are driven to rotate in the direction of arrow a at a predetermined system speed determined in advance by a drive motor (not shown).

【００２０】給紙部５０は、所定サイズの記録シートＳ
を積層収容しておくための複数（図示４つ）の給紙カセ
ット５１ａ〜５１ｄ、この記録シートＳを給紙カセット
５１ａ〜５１ｄから選択して繰り出すための給紙ローラ
５２ａ〜５２ｄ、記録シートＳを捌くための捌きローラ
５３ａ〜５３ｄ、記録シートＳを感光体ドラム４１と転
写チャージャ４６との間の転写位置に繰り出すタイミン
グをとるためのタイミングローラ５９、記録シートＳを
捌きローラ５３ａ〜５３ｄからタイミングローラ５９に
搬送する縦搬送ローラ５４〜５８、および記録シートの
紙詰まりなどを検出するセンサーＳＥ１，ＳＥ２などを
備えており、記録シートＳをタイミングローラ５９で一
旦停止させ、感光体ドラム４１における画像形成と同期
を取って記録シートＳを１枚ずつシステムスピードで転
写位置へ送り込むようになっている。The paper feed unit 50 is provided with a recording sheet S of a predetermined size.
Paper feed cassettes 51a to 51d for stacking and storing the paper sheets, paper feed rollers 52a to 52d for selecting and feeding out the recording sheet S from the paper feed cassettes 51a to 51d, and the recording sheet S. Rollers 53a to 53d for separating the recording sheet S, a timing roller 59 for setting a timing for feeding the recording sheet S to a transfer position between the photosensitive drum 41 and the transfer charger 46, and a timing for separating the recording sheet S from the separation rollers 53a to 53d. The image forming apparatus includes vertical conveying rollers 54 to 58 for conveying to a roller 59, sensors SE1 and SE2 for detecting a paper jam of a recording sheet, and the like. The recording sheets S are fed one by one to the transfer position at system speed in synchronization with the formation. It has become the jar.

【００２１】シート搬送部６０は、転写位置を介する記
録シートＳを定着器７０まで搬送するものであって、無
端状のシート搬送ベルト６１や、当該シート搬送ベルト
６１を張架し、感光体ドラム４１に同期して矢印ｂ方向
に上記システムスピードで周回駆動する一対のローラ
（駆動ローラ６２および従動ローラ６３）などからな
る。The sheet transport section 60 transports the recording sheet S to the fixing device 70 via the transfer position. The sheet transport section 60 stretches the endless sheet transport belt 61 and the photosensitive drum. It comprises a pair of rollers (a driving roller 62 and a driven roller 63) which are driven to orbit at the system speed in the direction of arrow b in synchronization with 41.

【００２２】感光体ドラム４１は、レーザビームＬＢ
１，ＬＢ２による露光を受ける前にクリーナ４２で感光
体表面の残留トナーを除去され、さらにイレーサランプ
４３に照射されて除電された後、帯電チャージャ４４に
より一様に帯電されており、このように一様に帯電した
状態で露光を受けると、感光体ドラム４１の表面の感光
体に静電潜像が形成され、現像器４５により現像されて
トナー像が形成される。このトナー像は、当該作像動作
と同期して給紙部５０から給紙されてきた記録シートＳ
上に転写位置においてドラム・転写チャージャ間の電荷
付与で転写される。The photosensitive drum 41 receives a laser beam LB
Before receiving exposure by LB1 and LB2, the residual toner on the surface of the photoreceptor is removed by the cleaner 42, and further, the eraser lamp 43 is irradiated with the toner to remove the charge. Then, the charge is uniformly charged by the charging charger 44. When the photosensitive drum 41 is exposed to light while being uniformly charged, an electrostatic latent image is formed on the photosensitive member on the surface of the photosensitive drum 41, and is developed by the developing device 45 to form a toner image. The toner image is recorded on the recording sheet S fed from the sheet feeding unit 50 in synchronization with the image forming operation.
At the transfer position, the image is transferred by applying a charge between the drum and the transfer charger.

【００２３】トナー像が転写された記録シートＳは、用
紙分離用除電チャージャ４７により記録シートＳに帯電
された電荷が除電されることにより感光体ドラム４１か
ら分離された後、シート搬送部６０により定着器７０ま
でシステムスピードで搬送され、定着器７０においてト
ナーが熱定着された後、排紙ローラ７１から排紙トレイ
７２上に排出され、これにより原稿の画像データに基づ
く画像形成が終了する。The recording sheet S to which the toner image has been transferred is separated from the photosensitive drum 41 by removing the charge on the recording sheet S by the sheet separating charge elimination charger 47. The toner is conveyed to the fixing device 70 at the system speed, and after the toner is thermally fixed in the fixing device 70, the toner is discharged from the discharge roller 71 onto the discharge tray 72, thereby completing the image formation based on the image data of the document.

【００２４】なお、複写機１のハウジング上部手前側の
操作しやすい位置には、操作パネル８０が配設されてお
り、これによりユーザが複写枚数や倍率などの各種コピ
ーモードを設定し、あるいはコピー開始を指示できるよ
うになっている。An operation panel 80 is provided at an easy-to-operate position on the upper front side of the housing of the copying machine 1 so that the user can set various copy modes such as the number of copies and the magnification, or copy. You can tell it to start.

【００２５】図２は、露光走査部３０Ａの構成を示す図
である。同図に示すように露光走査部３０Ａは、ＬＤ３
１ａ，３１ｂと、ＬＤ３１ａ，３１ｂをそれぞれ駆動す
るＬＤ駆動回路３２ａ，３２ｂと、不図示のモータによ
り定速回転駆動され、ＬＤ３１ａ，３１ｂから出射され
たレーザビームＬＢ１，ＬＢ２を反射して偏向する回転
多面鏡３４と、感光体ドラム４１表面におけるレーザビ
ームＬＢ１，ＬＢ２の主走査速度を一定にするｆθレン
ズ３５と、ｆθレンズ３５を介するレーザビームＬＢ１
を受光し、感光体ドラム４１表面におけるレーザビーム
ＬＢ１，ＬＢ２の画像書き出しタイミングを決定するた
めのＳＯＳ（Ｓｔａｒｔ Ｏｆ Ｓｃａｎ）信号を出力
するＳＯＳセンサ３７と、ＬＤ３１ａを所定のタイミン
グで定期的に強制発光させるためのＳＯＳ−ＥＸＰ信号
をＬＤ駆動回路３２ａに出力し、ＳＯＳセンサ３７がＳ
ＯＳ信号を出力するとＳＯＳ−ＥＸＰ信号の出力を停止
するＳＯＳセンサ制御部３８と、ＬＤ駆動回路３２ａ，
３２ｂに画素クロック信号ＣＬＫ１，ＣＬＫ２をそれぞ
れ供給する画素クロック信号制御部３００Ａなどを備え
る。FIG. 2 is a diagram showing the configuration of the exposure scanning section 30A. As shown in FIG.
1a, 31b, LD driving circuits 32a, 32b for driving the LDs 31a, 31b, respectively, and a rotation that is driven to rotate at a constant speed by a motor (not shown) to reflect and deflect the laser beams LB1, LB2 emitted from the LDs 31a, 31b. A polygon mirror 34, an fθ lens 35 for keeping the main scanning speed of the laser beams LB1 and LB2 on the surface of the photosensitive drum 41 constant, and a laser beam LB1 via the fθ lens 35
, An SOS sensor 37 that outputs an SOS (Start Of Scan) signal for determining the timing of writing the images of the laser beams LB1 and LB2 on the surface of the photoreceptor drum 41, and periodically forcibly emits the LD 31a at a predetermined timing. The SOS-EXP signal is output to the LD drive circuit 32a for causing the
An SOS sensor control unit 38 that stops outputting the SOS-EXP signal when the OS signal is output;
The pixel clock signal control unit 300A that supplies the pixel clock signals CLK1 and CLK2 to 32b respectively is provided.

【００２６】ＬＤ駆動回路３２ａには、画像メモリから
奇数番目のラインの画像データが１ラインずつ入力さ
れ、ＬＤ駆動回路３２ｂには、画像メモリから偶数番目
のラインの画像データが１ラインずつ入力される。ＬＤ
駆動回路３２ａは、ＳＯＳセンサ制御部３８からＳＯＳ
−ＥＸＰ信号を受信すると、ＬＤ３１ａを強制発光さ
せ、ＳＯＳ−ＥＸＰ信号の停止後の画像書き出しタイミ
ングに、ＬＤ駆動回路３２ａ，３２ｂは、画素クロック
信号ＣＬＫ１，ＣＬＫ２に同期して各ラインの画像デー
タを１画素ずつＤ／Ａ変換し、このアナログ信号でＬＤ
３１ａ，３１ｂを直接駆動することによりＬＤ３１ａ，
３１ｂから光変調されたレーザビームＬＢ１，ＬＢ２を
出射させるようになっている。このレーザービームＬＢ
１，ＬＢ２は、定速で回転駆動される回転多面鏡３４の
ミラー面で反射して偏向され、ｆθレンズ３５を通過し
て、感光体ドラム４１表面を副走査方向に一定の間隔を
おいて平行に主走査する。これにより、感光体ドラム４
１表面に静電画像が形成される。The LD drive circuit 32a receives the odd-numbered lines of image data from the image memory one by one, and the LD drive circuit 32b receives the even-numbered lines of image data from the image memory one by one. You. LD
The drive circuit 32a receives an SOS signal from the SOS sensor control unit 38.
Upon receiving the -EXP signal, the LD 31a is forced to emit light, and at the image writing timing after the stop of the SOS-EXP signal, the LD drive circuits 32a and 32b synchronize the image data of each line with the pixel clock signals CLK1 and CLK2. D / A conversion is performed for each pixel, and this analog signal is used for LD.
By directly driving 31a, 31b, LD 31a,
The laser beams LB1 and LB2 that are light-modulated are emitted from 31b. This laser beam LB
1 and LB2 are reflected and deflected by the mirror surface of a rotary polygon mirror 34 driven to rotate at a constant speed, pass through the fθ lens 35, and leave the surface of the photosensitive drum 41 at regular intervals in the sub-scanning direction. Main scanning is performed in parallel. Thereby, the photosensitive drum 4
An electrostatic image is formed on one surface.

【００２７】画素クロック信号制御部３００Ａは、ＣＰ
Ｕ３０１と、不揮発メモリ３１０と、電圧制御発振器
（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌ
ｌａｔｏｒ、以下「ＶＣＯ」と記す。）３０３ａ，３０
３ｂと、位相比較装置３０５と、ローパスフィルタ（以
下、「ＬＰＦ」と記す。）３０９とを備える。位相比較
装置３０５は、２分周器３０６，３０７と、位相比較器
３０８とからなる。なお、位相比較装置３０５と、ＬＰ
Ｆ３０９と、ＶＣＯ３０３ｂとでＰＬＬ回路が構成され
ている。The pixel clock signal control unit 300 A
U301, the nonvolatile memory 310, and a voltage controlled oscillator (Voltage Controlled Oscil)
lator, hereinafter referred to as “VCO”. ) 303a, 30
3b, a phase comparison device 305, and a low-pass filter (hereinafter, referred to as “LPF”) 309. The phase comparator 305 includes frequency dividers 306 and 307 and a phase comparator 308. The phase comparison device 305 and LP
The F309 and the VCO 303b constitute a PLL circuit.

【００２８】ＣＰＵ３０１は、内部に、制御プログラム
を記憶するＲＯＭ（不図示）、当該制御プログラム実行
時にワークエリアを提供するＲＡＭ（不図示）、デジタ
ル値（例えば、８ビット）をアナログ値に変換するＤ／
Ａ変換器３０１ａ、アナログ値をデジタル値（８ビッ
ト）に変換するＡ／Ｄ変換器３０１ｂなどを備えてお
り、画像形成時には、所定のデータをＤ／Ａ変換器３０
１ａにセットし、Ｄ／Ａ変換器３０１ａからアナログ変
換された電圧（制御電圧）ＶｃｏｎｔをＶＣＯ３０３ａ
に出力させる。ＶＣＯ３０３ａは、Ｄ／Ａ変換器３０１
ａから出力された制御電圧Ｖｃｏｎｔに基づいて、この
電圧値に応じた周波数の画素クロック信号ＣＬＫ１を発
生する。この画素クロック信号ＣＬＫ１は、ＬＤ駆動回
路３２ａに供給されるとともに、位相比較装置３０５の
２分周器３０６に入力される。The CPU 301 internally stores a ROM (not shown) for storing a control program, a RAM (not shown) for providing a work area when executing the control program, and converts a digital value (for example, 8 bits) into an analog value. D /
An A / D converter 301a for converting an analog value into a digital value (8 bits) is provided.
1a, and the analog-converted voltage (control voltage) Vcont from the D / A converter 301a is set to the VCO 303a.
Output. The VCO 303a includes a D / A converter 301
Based on the control voltage Vcont output from a, a pixel clock signal CLK1 having a frequency corresponding to this voltage value is generated. The pixel clock signal CLK1 is supplied to the LD drive circuit 32a and is also input to the ２ frequency divider 306 of the phase comparator 305.

【００２９】ＶＣＯ３０３ｂは、ＬＰＦ３０９から出力
される平滑電圧Ｖａｖｇに基づいて画素クロック信号Ｃ
ＬＫ２を発生し、この画素クロック信号ＣＬＫ２は、Ｌ
Ｄ駆動回路３２ｂに供給されるとともに、位相比較装置
３０５の２分周器３０７に入力される。The VCO 303b outputs a pixel clock signal C based on the smoothed voltage Vavg output from the LPF 309.
LK2, and this pixel clock signal CLK2 is
While being supplied to the D drive circuit 32b, it is also input to the ２ frequency divider 307 of the phase comparator 305.

【００３０】図３は、ＶＣＯ３０３ａ，３０３ｂの入力
電圧と、発振周波数との関係を示す図である。同図に示
すようにＶＣＯ３０３ａ，３０３ｂは、入力電圧の値に
応じて出力する画素クロック信号ＣＬＫ１，ＣＬＫ２の
周波数を変化させる特性を有している。具体的には、入
力電圧（制御電圧Ｖｃｏｎｔ、平滑電圧Ｖａｖｇ）を０
からＶｃｃまで上げると、発振周波数をＦｍｉｎからＦ
ｍａｘまでほぼ直線的に増加させ、制御電圧Ｖｃｏｎｔ
あるいは平滑電圧Ｖａｖｇが０．５Ｖｃｃの場合に周波
数Ｆ０（数十ＭＨｚ）の画素クロック信号ＣＬＫ１，Ｃ
ＬＫ２を出力する。ところで、画素クロック信号ＣＬＫ
１，ＣＬＫ２の発振周波数の可変範囲が大きいと、この
周波数の変化に応じて主走査の幅が大きく変化してしま
い画像の再現上好ましくない。また、ＰＬＬ回路におい
ては画素クロック信号ＣＬＫ１，ＣＬＫ２間の位相差調
整を目的としているので、レーザビームＬＢ１，ＬＢ２
の書込位置を調整するためには、２つの画素クロック信
号ＣＬＫ１，ＣＬＫ２間の位相差を制御して、その位相
差でロックできれば十分である。したがって、本実施の
形態１に係るＶＣＯ３０３ａ，３０３ｂは、周波数安定
度が高くなるように水晶振動子を用いて構成され、制御
電圧Ｖｃｏｎｔや、平滑電圧Ｖａｖｇの変化が大きくて
も、発振周波数の可変範囲がこの周波数Ｆ０に対して±
数十ＰＰＭ程度と小さくなるようになっている。FIG. 3 is a diagram showing the relationship between the input voltages of the VCOs 303a and 303b and the oscillation frequency. As shown in the figure, the VCOs 303a and 303b have characteristics that change the frequency of the output pixel clock signals CLK1 and CLK2 according to the value of the input voltage. Specifically, the input voltage (control voltage Vcont, smoothed voltage Vavg) is set to 0
From Vmin to Vcc, the oscillation frequency changes from Fmin to Fcc.
max is increased almost linearly, and the control voltage Vcont
Alternatively, when the smoothed voltage Vavg is 0.5 Vcc, the pixel clock signals CLK1 and C2 having the frequency F0 (several tens of MHz) are used.
LK2 is output. By the way, the pixel clock signal CLK
If the variable range of the oscillation frequency of CLK1 and CLK2 is large, the width of the main scanning greatly changes in accordance with the change of the frequency, which is not preferable in image reproduction. Since the PLL circuit aims at adjusting the phase difference between the pixel clock signals CLK1 and CLK2, the laser beams LB1 and LB2
In order to adjust the writing position, it is sufficient if the phase difference between the two pixel clock signals CLK1 and CLK2 is controlled and the phase difference can be locked. Therefore, the VCOs 303a and 303b according to the first embodiment are configured using a crystal oscillator so as to increase the frequency stability, and the oscillation frequency can be varied even when the control voltage Vcont or the smoothing voltage Vavg changes greatly. The range is ±
It has been reduced to about several tens of PPM.

【００３１】図２に戻り、位相比較装置３０５の２分周
器３０６，３０７は、ＶＣＯ３０３ａ，３０３ｂから出
力された画素クロック信号ＣＬＫ１，ＣＬＫ２をそれぞ
れ２分周した周波数Ｆ０／２のクロック信号を出力す
る。位相比較器３０８は、ＲＳ−ＦＦや、ＥＸ−ＯＲゲ
ートなどで構成され、２つの入力端子に入力されるクロ
ック信号の周波数の差および位相差に応じたパルス信号
を出力し、両クロック信号の周波数が同周波数にロック
された後には、２分周された画素クロック信号ＣＬＫ
１，ＣＬＫ２の位相差に応じたパルス幅のパルス信号を
出力する。例えば、２分周された画素クロック信号ＣＬ
Ｋ１，ＣＬＫ２の位相差がπ（画素クロック信号ＣＬＫ
１，ＣＬＫ２では２π）ずれていると、位相比較器３０
８は、デューティ比が５０％のパルス信号を出力するよ
うになっている。ＬＰＦ３０９は、位相比較器３０８か
ら出力されたパルス信号を平滑し、この平滑電圧Ｖａｖ
ｇをＶＣＯ３０３ｂにフードバックする。Returning to FIG. 2, frequency dividers 306 and 307 of phase comparator 305 output clock signals of frequency F0 / 2 obtained by dividing the pixel clock signals CLK1 and CLK2 output from VCOs 303a and 303b by two, respectively. I do. The phase comparator 308 is configured by an RS-FF, an EX-OR gate, or the like, outputs a pulse signal corresponding to a frequency difference and a phase difference between clock signals input to two input terminals, and outputs a pulse signal of both clock signals. After the frequency is locked to the same frequency, the frequency-divided pixel clock signal CLK
A pulse signal having a pulse width corresponding to the phase difference between CLK1 and CLK2 is output. For example, the pixel clock signal CL divided by 2
The phase difference between K1 and CLK2 is π (pixel clock signal CLK
1 and CLK2, the phase comparator 30
8 outputs a pulse signal having a duty ratio of 50%. LPF 309 smoothes the pulse signal output from phase comparator 308, and generates a smoothed voltage Vav.
g to the VCO 303b.

【００３２】図４は、位相比較装置３０５に入力される
画素クロック信号の位相差とＬＰＦ３０９が出力する平
滑電圧との関係（位相比較特性）を示す波形図である。
同図において、横軸は、画素クロック信号ＣＬＫ１に対
する画素クロック信号ＣＬＫ２の位相遅れ（遅れを正と
する）を表し、縦軸は、ＬＰＦ３０９が出力する平滑電
圧Ｖａｖｇを表している。この位相比較装置３０５およ
びＬＰＦ３０９によって、画素クロック信号ＣＬＫ１，
ＣＬＫ２の位相差を連続的に変えた場合、この位相差の
周期が４πで、位相差に応じて平滑電圧Ｖａｖｇが０か
らＶｃｃまでほぼ直線的に増加するのこぎり波形が得ら
れ、両クロック信号の位相差が２πの場合に０．５Ｖｃ
ｃの平滑電圧を出力する。FIG. 4 is a waveform diagram showing the relationship (phase comparison characteristic) between the phase difference of the pixel clock signal input to the phase comparison device 305 and the smoothed voltage output from the LPF 309.
In the figure, the horizontal axis represents the phase delay (the delay is assumed to be positive) of the pixel clock signal CLK2 with respect to the pixel clock signal CLK1, and the vertical axis represents the smoothed voltage Vavg output by the LPF 309. The pixel clock signals CLK1 and CLK1 are output by the phase comparison device 305 and the LPF 309.
When the phase difference of CLK2 is continuously changed, the period of the phase difference is 4π, and a sawtooth waveform in which the smoothed voltage Vavg increases almost linearly from 0 to Vcc according to the phase difference is obtained. 0.5Vc when the phase difference is 2π
Output the smoothed voltage of c.

【００３３】ところで、位相比較装置３０５を位相比較
器３０８だけで構成し、両画素クロック信号ＣＬＫ１，
ＣＬＫ２を位相比較器３０８に直接入力することも考え
られる。しかしながら、この場合には、位相差の周期を
２πとするのこぎり波形になるので、位相調整範囲が２
πとなって狭い。しかも、両画素クロック信号ＣＬＫ
１，ＣＬＫ２を位相比較器３０８に直接入力した場合に
は、周波数（数十ＭＨｚ）が高いまま入力されるので、
位相比較器３０８から出力された位相差を示すパルス信
号の周波数が数十ＭＨｚと高い。このようにパルス信号
の周波数が高くなると、パルスのポジティブエッジある
いはネガティブエッジの傾きが緩やかになって、パルス
波形のなまりが大きくなる。このようにパルス波形のな
まりが大きくなると、のこぎり波形の端部（位相差０お
よび２π）付近における傾斜が平坦となって、位相差と
平滑電圧との直線を有する範囲が狭くなる。したがっ
て、位相差の調整範囲が±１周期確保できなくなり、レ
ーザビームＬＢ１，ＬＢ２の書込位置の調整範囲も±１
画素確保できなくなる。By the way, the phase comparison device 305 is composed of only the phase comparator 308, and the two pixel clock signals CLK1,
It is conceivable to directly input CLK2 to the phase comparator 308. However, in this case, since a saw-tooth waveform having a phase difference cycle of 2π is obtained, the phase adjustment range is 2.
It is π and narrow. Moreover, both pixel clock signals CLK
1 and CLK2 are directly input to the phase comparator 308, since they are input while the frequency (several tens of MHz) is high.
The frequency of the pulse signal indicating the phase difference output from the phase comparator 308 is as high as several tens of MHz. When the frequency of the pulse signal increases in this manner, the slope of the positive edge or the negative edge of the pulse becomes gentle, and the rounding of the pulse waveform increases. When the pulse waveform becomes rounded in this manner, the slope near the ends (phase differences 0 and 2π) of the sawtooth waveform becomes flat, and the range having a straight line between the phase difference and the smoothed voltage is narrowed. Therefore, the adjustment range of the phase difference cannot be secured ± 1 cycle, and the adjustment range of the writing position of the laser beams LB1 and LB2 is also ± 1.
Pixels cannot be secured.

【００３４】これに対して、本実施の形態１では、両ク
ロック信号ＣＬＫ１，ＣＬＫ２を２分周している。これ
により、位相差の周期を４πとするのこぎり波形になる
ので、位相調整範囲が４πとなって広い。しかも、画素
クロック信号ＣＬＫ１，ＣＬＫ２が２分周されて、位相
比較器３０８に入力されるクロック信号の周波数が１／
２に低下するため、位相比較器３０８から出力されるパ
ルスのポジティブエッジあるいはネガティブエッジの傾
きが急峻に維持され、パルス波形のなまりが小さくな
る。このようにパルス波形のなまりが小さいと、のこぎ
り波形の端部（位相差０および４π）付近においても傾
斜が平坦となる範囲が狭くなり、位相差と平滑電圧との
直線を有する範囲が広くなる。したがって、２πを中心
に０．５Ｖｃｃ付近の直線性の良好な部分だけを使用し
て、位相差の調整範囲を±２周期近くまで確保すること
ができ、レーザビームＬＢ１，ＬＢ２の書込位置の調整
範囲も±２画素近くまで確保することができる。On the other hand, in the first embodiment, both clock signals CLK1 and CLK2 are divided by two. As a result, a saw-tooth waveform having a period of the phase difference of 4π is obtained, so that the phase adjustment range is 4π and wide. In addition, the pixel clock signals CLK1 and CLK2 are frequency-divided by 2 so that the frequency of the clock signal input to the phase comparator 308 becomes 1 /
As a result, the slope of the positive edge or the negative edge of the pulse output from the phase comparator 308 is steeply maintained, and the rounding of the pulse waveform is reduced. If the rounding of the pulse waveform is small, the range in which the slope is flat near the ends (phase differences 0 and 4π) of the sawtooth waveform is narrow, and the range having a straight line between the phase difference and the smoothed voltage is wide. . Therefore, the phase difference adjustment range can be secured up to about ± 2 cycles by using only the portion with good linearity around 0.5 Vcc centered on 2π, and the writing position of the laser beams LB1 and LB2 can be secured. The adjustment range can be secured up to about ± 2 pixels.

【００３５】なお、この実施の形態１では両クロック信
号ＣＬＫ１，ＣＬＫ２を２分周しているが、分周の数が
これに限らず３、４、…などであってもよく、この分周
の数に応じて、直線性を有する範囲を広げることができ
るとともに、位相差の調整範囲ひいてはレーザービーム
ＬＢ１，ＬＢ２の書込位置の調整範囲を広げることがで
きる。In the first embodiment, both clock signals CLK1 and CLK2 are divided by two. However, the number of divisions is not limited to this and may be three, four,. In accordance with the number, the range having linearity can be expanded, and the adjustment range of the phase difference, and thus the writing position of the laser beams LB1 and LB2, can be expanded.

【００３６】このような位相比較特性の下では、ＰＬＬ
回路によって、ＶＣＯ３０３ａ，３０３ｂが出力する画
素クロック信号ＣＬＫ１，ＣＬＫ２の発振周波数が同周
波数でロックされ、このロック後においては、平滑電圧
Ｖａｖｇは、画素クロック信号ＣＬＫ１，ＣＬＫ２の位
相差を示しており、この位相差でフェーズロックが掛か
る。また、ＶＣＯ３０３ｂに入力される平滑電圧Ｖａｖ
ｇの値と、ＶＣＯ３０３ａに入力される制御電圧Ｖｃｏ
ｎｔの値とが、必ず正比例（オフセットがある場合を含
む）し、制御電圧Ｖｃｏｎｔを下げれば平滑電圧Ｖａｖ
ｇも下がり、制御電圧Ｖｃｏｎｔを上げれば平滑電圧Ｖ
ａｖｇも上がる。したがって、画素クロック信号ＣＬＫ
１，ＣＬＫ２の発振周波数を同周波数に維持しつつ、画
素クロック信号ＣＬＫ１，ＣＬＫ２間に設定すべき位相
差まで両信号間の位相差を変化させるためには、ＶＣＯ
３０３ａに入力する制御電圧Ｖｃｏｎｔの値を変えるよ
うにＣＰＵ３０１が処理すればよい。Under such a phase comparison characteristic, the PLL
The circuit locks the oscillation frequencies of the pixel clock signals CLK1 and CLK2 output from the VCOs 303a and 303b at the same frequency. After this lock, the smoothed voltage Vavg indicates the phase difference between the pixel clock signals CLK1 and CLK2. This phase difference locks the phase. Also, the smoothed voltage Vav input to the VCO 303b
g and the control voltage Vco input to the VCO 303a.
The value of nt is always directly proportional (including the case where there is an offset), and if the control voltage Vcont is lowered, the smoothed voltage Vav
g also decreases, and if the control voltage Vcont is increased, the smoothed voltage V
avg goes up. Therefore, the pixel clock signal CLK
In order to change the phase difference between the pixel clock signals CLK1 and CLK2 up to the phase difference to be set while maintaining the oscillation frequencies of the two clock signals CLK1 and CLK2 at the same frequency, the VCO
The CPU 301 may perform processing so as to change the value of the control voltage Vcont input to 303a.

【００３７】この処理を実行するため、不揮発メモリ３
１０の所定の記憶領域には、基準制御電圧のデータが予
め格納されており、ＣＰＵ３０１は、画像形成時には、
内部ＲＯＭの制御プログラムに従って、不揮発メモリ３
１０に格納された基準制御電圧のデータを読み出してこ
のデータをＤ／Ａ変換器３０１ａにセットし、Ｄ／Ａ変
換器３０１ａからアナログ変換された電圧（制御電圧）
ＶｃｏｎｔをＶＣＯ３０３ａに出力させる。したがっ
て、この処理の実行の際にセットされる基準制御電圧の
データの値を少しずつ変えると、画素クロック信号ＣＬ
Ｋ１，ＣＬＫ２を同周波数に維持しつつ、画素クロック
信号ＣＬＫ１，ＣＬＫ２間の位相差を少しずつ微細に変
えることができるので、従来より飛躍的に高い精度で位
相調整を行うことができる。In order to execute this processing, the nonvolatile memory 3
The reference control voltage data is stored in advance in the predetermined storage area of No. 10, and the CPU 301 performs
According to the control program of the internal ROM, the nonvolatile memory 3
The data of the reference control voltage stored in No. 10 is read out, this data is set in the D / A converter 301a, and the voltage (control voltage) converted from the D / A converter 301a into an analog signal.
Vcont is output to the VCO 303a. Therefore, when the data value of the reference control voltage set during the execution of this process is changed little by little, the pixel clock signal CL
Since the phase difference between the pixel clock signals CLK1 and CLK2 can be finely changed little by little while maintaining K1 and CLK2 at the same frequency, it is possible to perform the phase adjustment with remarkably higher precision than before.

【００３８】また、レーザビームＬＢ１，ＬＢ２の書込
位置が主走査方向に一致する場合の画素クロック信号Ｃ
ＬＫ１，ＣＬＫ２の位相差が得られるように、不揮発メ
モリ３１０に記憶されている基準制御電圧の値を調整し
ておけば、レーザビームＬＢ１，ＬＢ２の書込位置を主
走査方向に一致させることができる。したがって、以下
に説明するレーザビームＬＢ１，ＬＢ２の主走査方向位
置ずれ補正シーケンスによって基準制御電圧のデータが
求められている。なお、このシーケンスにおいて、レー
ザビームＬＢ１，ＬＢ２の書込位置が主走査方向に一致
する場合における画素クロック信号ＣＬＫ１，ＣＬＫ２
の相対的位相差を表す基準平滑電圧のデータも併せて予
め求められ、求めた基準制御電圧と、基準平滑電圧のデ
ータとを不揮発メモリ３６０に格納するようになってい
る。この基準平滑電圧のデータは、後述するレーザビー
ムＬＢ１，ＬＢ２の書込位置のずれ調整処理（図７参
照）において用いられる。The pixel clock signal C when the writing positions of the laser beams LB1 and LB2 coincide with the main scanning direction.
If the value of the reference control voltage stored in the nonvolatile memory 310 is adjusted so that the phase difference between LK1 and CLK2 is obtained, the writing positions of the laser beams LB1 and LB2 can be made to coincide with the main scanning direction. it can. Therefore, the data of the reference control voltage is obtained by the below-described misalignment correction sequence of the laser beams LB1 and LB2 in the main scanning direction. In this sequence, the pixel clock signals CLK1 and CLK2 when the writing positions of the laser beams LB1 and LB2 coincide with the main scanning direction.
The data of the reference smoothing voltage representing the relative phase difference is also obtained in advance, and the obtained reference control voltage and the data of the reference smoothing voltage are stored in the nonvolatile memory 360. The data of the reference smoothing voltage is used in a write position deviation adjustment process (see FIG. 7) of the laser beams LB1 and LB2 described later.

【００３９】次いで、図５に示すシーケンス図及び図６
に示す波形図を用いて、レーザビームＬＢ１，ＬＢ２の
主走査方向位置ずれ補正を説明する。なお、図６（１）
においてはレーザビームＬＢ１，ＬＢ２の主走査方向位
置ずれ調整前の画素クロック信号ＣＬＫ１，ＣＬＫ２お
よびレーザビームＬＢ１，ＬＢ２の書込位置を、図６
（２）においてはレーザビームＬＢ１，ＬＢ２の主走査
方向位置ずれ調整後の画素クロック信号ＣＬＫ１，ＣＬ
Ｋ２およびレーザビームＬＢ１，ＬＢ２の書込位置を、
それぞれ示している。Next, the sequence diagram shown in FIG.
The correction of the positional deviation of the laser beams LB1 and LB2 in the main scanning direction will be described with reference to the waveform chart shown in FIG. In addition, FIG.
In FIG. 6, the write positions of the pixel clock signals CLK1 and CLK2 and the laser beams LB1 and LB2 before the positional deviation of the laser beams LB1 and LB2 in the main scanning direction are adjusted.
In (2), the pixel clock signals CLK1 and CL after adjusting the positional deviation of the laser beams LB1 and LB2 in the main scanning direction.
K2 and the writing position of the laser beams LB1 and LB2 are
Each is shown.

【００４０】このレーザビームＬＢ１，ＬＢ２の主走査
方向位置ずれ補正は、複写機１のフレームに露光走査部
３０Ａを固定した後の製造途中の工程において、このシ
ーケンス専用のジグを用いて行われる。このジグは、感
光体ドラム４１の書込位置に相当する位置に設置され、
レーザビームＬＢ１，ＬＢ２の書込位置を検出する２次
元ＣＣＤセンサーと、２次元ＣＣＤセンサーにより検出
されたレーザビームＬＢ１，ＬＢ２の書込位置を表示す
る表示器と、画素クロック信号ＣＬＫ１，ＣＬＫ２の位
相差を調整する操作部などから構成され、作業者の操作
に基づいて、露光走査部３０Ａの各部を統括制御するよ
うになっている。The correction of the positional deviation of the laser beams LB1 and LB2 in the main scanning direction is performed using a jig dedicated to this sequence in a process during manufacturing after fixing the exposure scanning unit 30A to the frame of the copying machine 1. This jig is installed at a position corresponding to the writing position of the photosensitive drum 41,
A two-dimensional CCD sensor for detecting the writing positions of the laser beams LB1 and LB2, a display for displaying the writing positions of the laser beams LB1 and LB2 detected by the two-dimensional CCD sensors, and a position for the pixel clock signals CLK1 and CLK2; The control unit includes an operation unit for adjusting a phase difference, and performs overall control of each unit of the exposure scanning unit 30A based on an operation of an operator.

【００４１】ＣＰＵ３０１は、ジグからの指令に基づい
て、所定のデータをＤ／Ａ変換器３０１ａにセットし、
Ｄ／Ａ変換器３０１ａからＶＣＯ３０３ａに対して制御
電圧Ｖｃｏｎｔ＝０．５Ｖｃｃを印加させる（ステップ
Ｓ１、図３参照）。これにより、ＶＣＯ３０３ａは、周
波数Ｆ０の画素クロック信号ＣＬＫ１を出力し（図３，
図６（１）（ａ）参照）、位相比較装置３０５の２分周
器３０６は、画素クロック信号ＣＬＫ１を２分周した周
波数Ｆ０／２のクロック信号を出力する。一方、２分周
器３０７は、ＰＬＬループのため、画素クロック信号Ｃ
ＬＫ２を２分周した周波数Ｆ０／２で、２分周器３０６
のクロック信号と位相差πを有するクロック信号を出力
する。これにより、位相比較器３０８は、デューティ比
５０％のパルス信号を出力し、ＬＰＦ３０９は、平滑電
圧Ｖａｖｇ＝０．５Ｖｃｃを出力する。したがって、Ｖ
ＣＯ３０３ｂは、画素クロック信号ＣＬＫ１と同周波数
Ｆ０で位相差２πを有する画素クロック信号ＣＬＫ２を
出力して（図４、図６（１）（ｂ）参照））、フェイズ
ロックが掛かる。The CPU 301 sets predetermined data in the D / A converter 301a based on a command from the jig,
The control voltage Vcont = 0.5 Vcc is applied from the D / A converter 301a to the VCO 303a (step S1, see FIG. 3). Accordingly, the VCO 303a outputs the pixel clock signal CLK1 having the frequency F0 (FIG. 3,
6 (1) (a)), the ２ frequency divider 306 of the phase comparator 305 outputs a clock signal having a frequency F0 / 2 obtained by dividing the pixel clock signal CLK1 by two. On the other hand, the 2 frequency divider 307 has a pixel loop signal C due to the PLL loop.
At a frequency F0 / 2 obtained by dividing LK2 by 2, the frequency divider 306
And a clock signal having a phase difference π with the clock signal. As a result, the phase comparator 308 outputs a pulse signal with a duty ratio of 50%, and the LPF 309 outputs a smoothed voltage Vavg = 0.5 Vcc. Therefore, V
The CO 303b outputs the pixel clock signal CLK2 having the same frequency F0 as the pixel clock signal CLK1 and having a phase difference of 2π (see FIGS. 4, 6 (1) and (b)), and the phase lock is applied.

【００４２】次いで、ジグから回転多面鏡３４の駆動モ
ータに指示を出して、回転多面鏡３４を回転させるとと
もに（ステップＳ２）、ジグからＳＯＳ制御部３８に指
示し、ＳＯＳ制御部３８からＬＤ駆動回路３２ａにＳＯ
Ｓ−ＥＸＰ信号を送ってＬＤ３１ａを強制発光させ、Ｓ
ＯＳセンサ３７がレーザービームＬＢ１を受光して、受
光時に出力するＳＯＳ信号の周期を検出することによ
り、回転多面鏡３４の回転数が所定回転数に達したか否
か判断する（ステップＳ３）。所定回転数に達すると
（ステップＳ３でＹ）、ジグからＬＤ駆動回路３２ａ，
３２ｂに１画素分の画像データを主走査周期ごとにそれ
ぞれ送り、ＬＤ３１ａ，３１ｂを画素クロック信号ＣＬ
Ｋ１，ＣＬＫ２に同期して主走査方向の同じ位置におい
て１画素分発光させる（ステップＳ４）。そして、２次
元ＣＣＤセンサで検出したレーザビームＬＢ１，ＬＢ２
の書込位置を表示器上に映し出し、レーザビームＬＢ１
の書込位置と、レーザビームＬＢ２の書込位置との主走
査方向のずれ量が所定値以内か判断する（ステップＳ
５）。Next, an instruction is issued from the jig to the drive motor of the rotary polygon mirror 34 to rotate the rotary polygon mirror 34 (step S2), and an instruction is issued from the jig to the SOS controller 38, and the SOS controller 38 drives the LD. SO in the circuit 32a
An S-EXP signal is sent to cause the LD 31a to forcibly emit light,
The OS sensor 37 receives the laser beam LB1 and detects the period of the SOS signal output at the time of receiving the laser beam LB1, thereby determining whether or not the rotation speed of the rotary polygon mirror 34 has reached a predetermined rotation speed (step S3). When the predetermined number of rotations is reached (Y in step S3), the LD drive circuit 32a
The image data for one pixel is sent to the pixel clock signal CL for each pixel in the main scanning cycle.
Light is emitted for one pixel at the same position in the main scanning direction in synchronization with K1 and CLK2 (step S4). The laser beams LB1 and LB2 detected by the two-dimensional CCD sensor
Of the laser beam LB1
It is determined whether the deviation amount in the main scanning direction between the writing position of the laser beam LB2 and the writing position of the laser beam LB2 is within a predetermined value (Step S).
5).

【００４３】なお、ＬＤ３１ａ，３１ｂの光軸を調整す
る機械的構成（不図示）によって、レーザービームＬＢ
１，ＬＢ２の書込位置の主走査方向へのずれができるだ
け小さくなるようになされているが、この機械的構成で
調整しきれない書込位置のずれが図６（１）（ｃ），
（ｄ）に示すΔθであったと仮定する。また、主走査方
向のずれ量の許容範囲は、Ｄ／Ａ変換器３０１ａが８ビ
ットで、その分解能が１／２５６となるので、画素クロ
ック信号ＣＬＫ１，ＣＬＫ２の位相差では４π／２５６
以下、レーザビームＬＢ１，ＬＢ２の書込位置では２画
素／２５６以下に設定されている。また、ジグの表示器
上ではレーザービームＬＢ１，ＬＢ２の書込位置のずれ
量（距離）が画素クロック信号ＣＬＫ１，ＣＬＫ２の調
整すべき位相差に変換されて表示されるようになってい
る。The laser beam LB is controlled by a mechanical structure (not shown) for adjusting the optical axes of the LDs 31a and 31b.
Although the writing position of LB1 and LB2 in the main scanning direction is made as small as possible, the deviation of the writing position which cannot be completely adjusted by this mechanical structure is shown in FIGS.
It is assumed that Δθ shown in FIG. The allowable range of the shift amount in the main scanning direction is 8 bits for the D / A converter 301a and the resolution is 1/256. Therefore, the phase difference between the pixel clock signals CLK1 and CLK2 is 4π / 256.
Hereinafter, at the writing position of the laser beams LB1 and LB2, it is set to 2 pixels / 256 or less. Further, on the display of the jig, the shift amount (distance) between the writing positions of the laser beams LB1 and LB2 is converted into a phase difference to be adjusted between the pixel clock signals CLK1 and CLK2 and displayed.

【００４４】レーザビームＬＢ１，ＬＢ２の書込位置の
主走査方向のずれ量が所定値以内でない場合（ステップ
Ｓ５でＮ）、レーザビームＬＢ１の書込位置に対して、
レーザービームＬＢ２の方が進み位相であるかを判断す
る（ステップＳ６）。進み位相である場合（ステップＳ
６でＹ）には、ジグからＣＰＵ３０１に指示を出し、Ｃ
ＰＵ３０１はＶＣＯ３０３ａへの制御電圧Ｖｃｏｎｔを
所定値だけ増加させる（ステップＳ７）。これと逆に、
遅れ位相である場合（ステップＳ６でＮ）には、ジグか
らＣＰＵ３０１に指示を出し、ＣＰＵ３０１はＶＣＯ３
０３ａへの制御電圧Ｖｃｏｎｔを所定値だけ減少させる
（ステップＳ８）。If the shift amount of the writing position of the laser beams LB1 and LB2 in the main scanning direction is not within a predetermined value (N in step S5), the writing position of the laser beam LB1 is
It is determined whether the laser beam LB2 is in the advanced phase (step S6). If the phase is advanced (step S
In Y), an instruction is issued from the jig to the CPU 301, and
The PU 301 increases the control voltage Vcont to the VCO 303a by a predetermined value (Step S7). Conversely,
If it is the lag phase (N in step S6), the jig issues an instruction to the CPU 301, and the CPU 301
The control voltage Vcont to 03a is reduced by a predetermined value (step S8).

【００４５】具体的には、ステップＳ５において、レー
ザビームＬＢ１の書込位置に対して、レーザビームＬＢ
２の書込位置の方が許容値を超えたΔθだけ位相が遅れ
ていた場合（第６図（１）（ｃ），（ｄ）参照）には、
ずれ量が所定値以内になるまで制御電圧Ｖｃｏｎｔを
０．５ＶｃｃからＶｃｃ／２５６ずつ減少させていく。
これによって、画素クロック信号ＣＬＫ１に対して、画
素クロック信号ＣＬＫ２の位相が遅れていく（第６図
（２）（ａ），（ｂ）参照）。このように、画素クロッ
ク信号ＣＬＫ２の位相を遅らすと、画素クロック信号Ｃ
ＬＫ２に同期して変調されるレーザビームＬＢ２の書込
位置が進み位相となり、レーザービームＬＢ１，ＬＢ２
の書込位置のずれが小さくなる。More specifically, in step S5, the position of the laser beam LB1
In the case where the writing position of No. 2 is delayed in phase by Δθ exceeding the allowable value (see FIGS. 6 (1) (c) and (d)),
The control voltage Vcont is reduced from 0.5 Vcc by Vcc / 256 at a time until the amount of deviation becomes within a predetermined value.
As a result, the phase of the pixel clock signal CLK2 lags behind the pixel clock signal CLK1 (see FIG. 6 (2) (a), (b)). As described above, when the phase of the pixel clock signal CLK2 is delayed, the pixel clock signal C
The writing position of the laser beam LB2 modulated in synchronization with LK2 becomes an advanced phase, and the laser beams LB1, LB2
Of the writing position is small.

【００４６】制御電圧ＶｃｏｎｔがＶａ（図３，図４参
照）になったとき、レーザビームＬＢ１，ＬＢ２の書込
位置のレーザビームＬＢ１，ＬＢ２の書込位置の主走査
方向へのずれ量が所定値以下となって、初期位相差△θ
が解消され、書込位置の位置合わせが完了すると（ステ
ップＳ５でＹ）、ジグからの指示により、ＣＰＵ３０１
は、このときＤ／Ａ変換器３０１ａが制御電圧Ｖｃｏｎ
ｔを出力するためのデータを基準制御電圧として不揮発
メモリ３１０に格納する（ステップＳ９）とともに、Ｌ
ＰＦ３０９が出力している平滑電圧ＶａｖｇをＡ／Ｄ変
換器３０１ｂを介して検出し、検出によって得られたデ
ータを基準平滑電圧として不揮発メモリ３１０に格納す
る（ステップＳ１０）。これらのデータの格納が終わる
と、ジグからの指示により、回転多面鏡３４と、ＬＤ３
１ａ，３１ｂの駆動を停止し（ステップＳ１１）、本補
正シーケンスを終了する。したがって、実施の形態１に
よれば、ＣＰＵ３０１が制御電圧の値を細かな刻みで微
細に変えることができるので、周波数が高くなっても、
画素クロック信号ＣＬＫ１，ＣＬＫ２の位相差を微細に
変えることができ、レーザービームＬＢ１，ＬＢ２の書
込位置を主走査方向に高い精度で一致させることができ
る。When the control voltage Vcont becomes Va (see FIGS. 3 and 4), the deviation of the writing position of the laser beams LB1 and LB2 from the writing position of the laser beams LB1 and LB2 in the main scanning direction is predetermined. The initial phase difference △ θ
Is canceled and the writing position is completed (Y in step S5), the CPU 301 issues an instruction from the jig.
At this time, the D / A converter 301a outputs the control voltage Vcon
The data for outputting t is stored in the nonvolatile memory 310 as a reference control voltage (step S9).
The smoothing voltage Vavg output from the PF 309 is detected via the A / D converter 301b, and the data obtained by the detection is stored in the nonvolatile memory 310 as a reference smoothing voltage (step S10). When these data are stored, the rotating polygon mirror 34 and the LD 3
The driving of 1a and 31b is stopped (step S11), and the correction sequence ends. Therefore, according to the first embodiment, since the CPU 301 can finely change the value of the control voltage in small increments, even if the frequency increases,
The phase difference between the pixel clock signals CLK1 and CLK2 can be finely changed, and the writing position of the laser beams LB1 and LB2 can be made to coincide with the main scanning direction with high accuracy.

【００４７】以降、ＣＰＵ３０１は、画像形成の際に
は、内部ＲＯＭに格納されたプログラムにしたがって、
不揮発メモリ３１０から基準制御電圧のデータを読み出
してこのデータをＤ／Ａ変換器３０１ａにセットし、Ｄ
／Ａ変換器３０１ａからＶＣＯ３０３ａに制御電圧Ｖａ
を入力させる。これにより、ＶＣＯ３０３ａ，３０３ｂ
から出力される画素クロック信号ＣＬＫ１，ＣＬＫ２の
位相差がΔθずらされる。したがって、レーザビームＬ
Ｂ１，ＬＢ２の書込位置を主走査方向に確実に高い精度
で一致させることができ、ジッタをなくして画質を向上
させることができる。Thereafter, when forming an image, the CPU 301 operates according to a program stored in the internal ROM.
The data of the reference control voltage is read from the nonvolatile memory 310, and the data is set in the D / A converter 301a.
Control voltage Va from the A / A converter 301a to the VCO 303a
Input. Thereby, VCOs 303a and 303b
, The phase difference between the pixel clock signals CLK1 and CLK2 output from is shifted by Δθ. Therefore, the laser beam L
The writing positions of B1 and LB2 can be surely matched with high accuracy in the main scanning direction, and the image quality can be improved by eliminating jitter.

【００４８】ところで、環境変化などにより、ＶＣＯ３
０３ａ，３０３ｂの入力電圧−発振周波数特性が複写機
１の製造時から変化する場合がある。この場合には、画
素クロック信号ＣＬＫ１，ＣＬＫ２の位相差が変化し、
その結果レーザビームＬＢ１，ＬＢ２の書込位置のずれ
が再発生する。例えば、初期調整値としてＶＣＯ３０３
ａ，３０３ｂの発振周波数Ｆａ、基準平滑電圧Ｖａｖｇ
がＶａであるときに、ＶＣＯ３０３ａの発振周波数がＦ
ａより増加してしまったとする。ＰＬＬループはＶＣＯ
３０３ｂの周波数も上げるように動作し、画素クロック
信号ＣＬＫ１，ＣＬＫ２の位相差が大きくなって、平滑
電圧Ｖａｖｇも上昇する。そうすると、レーザビームＬ
Ｂ１の書込位置に対して、レーザビームＬＢ２の書込位
置が位相遅れ方向にずれてしまうことになる。これを防
止するため、複写機１はレーザビームＬＢ１，ＬＢ２の
書込位置のずれを調整するモードを備えており、ＣＰＵ
３０１は、制御プログラムに従って、図７に示す書込位
置のずれ調整処理を実行するようになっている。By the way, the VCO3
The input voltage-oscillation frequency characteristics of the input devices 03a and 303b may change from the time when the copying machine 1 is manufactured. In this case, the phase difference between the pixel clock signals CLK1 and CLK2 changes,
As a result, the displacement of the writing position of the laser beams LB1 and LB2 occurs again. For example, the VCO 303 is used as an initial adjustment value.
a, 303b, oscillation frequency Fa, reference smoothing voltage Vavg
Is Va, the oscillation frequency of the VCO 303a becomes F
It is assumed that it has increased from a. PLL loop is VCO
The operation of increasing the frequency of 303b is also performed, the phase difference between the pixel clock signals CLK1 and CLK2 increases, and the smoothed voltage Vavg also increases. Then, the laser beam L
The writing position of the laser beam LB2 is shifted from the writing position of B1 in the phase delay direction. In order to prevent this, the copying machine 1 has a mode for adjusting the shift of the writing position of the laser beams LB1 and LB2,
Numeral 301 executes the write position shift adjustment processing shown in FIG. 7 according to the control program.

【００４９】第７図は、画像形成に当たってＣＰＵ３０
１が実行する書込位置のずれ調整処理の動作を示すフロ
ーチャートである。ＣＰＵ３０１は、操作部８０のコピ
ーキーが押されたときに発生されるＯＮエッジを検出し
たか否か判断し（ステップＳ２１）、ＯＮエッジを検出
しなければ、不図示のメインルーチンにリターンし、Ｏ
Ｎエッジを検出するのを待つ。ＯＮエッジを検出すると
（ステップＳ２１でＹ）、ＣＰＵ３０１は、不揮発メモ
リ３１０から基準制御電圧のデータを読み出して、この
データをＤ／Ａ変換器３０１ａにセットし、基準制御電
圧Ｖｃｏｎｔ＝ＶａをＶＣＯ３０３ａに印加する（ステ
ップＳ２２）。これにより、ＶＣＯ３０３ａ，３０３ｂ
から画素クロック信号ＣＬＫ１，ＣＬＫ２が出力され、
ＬＰＦ３０９から平滑電圧Ｖａｖｇが出力される。FIG. 7 is a diagram showing the operation of the CPU 30 in forming an image.
3 is a flowchart showing an operation of a writing position shift adjustment process executed by the first embodiment; The CPU 301 determines whether or not an ON edge generated when the copy key of the operation unit 80 is pressed is detected (step S21). If the ON edge is not detected, the process returns to the main routine (not shown). O
Wait for N-edge detection. When detecting the ON edge (Y in step S21), the CPU 301 reads the data of the reference control voltage from the nonvolatile memory 310, sets this data in the D / A converter 301a, and sets the reference control voltage Vcont = Va to the VCO 303a. Apply (Step S22). Thereby, VCOs 303a and 303b
Output pixel clock signals CLK1 and CLK2,
LPF 309 outputs smoothed voltage Vavg.

【００５０】次いで、ＣＰＵ３０１は、Ａ／Ｄ変換器３
０１ｂを介してＬＰＦ３０９が出力する平滑電圧Ｖａｖ
ｇを検出し、この検出したデータの値と不揮発メモリ３
１０に格納されている基準平滑電圧のデータの値との差
が所定値以内であるか否か判断する（ステップＳ２
３）。なお、平滑電圧は、画素クロック信号ＣＬＫ１，
ＣＬＫ２の位相差を示し、基準平滑電圧は、レーザービ
ームＬＢ１，ＬＢ２の書込位置が主走査方向に一致して
いる場合における画素クロック信号ＣＬＫ１，ＣＬＫ２
の位相差を示している。したがって、平滑電圧と基準平
滑電圧とに差がある場合には、平滑電圧が基準平滑電圧
と一致するように制御電圧を変更すれば、レーザービー
ムＬＢ１，ＬＢ２の書込位置を主走査方向に一致させる
ことができる。Next, the CPU 301 sets the A / D converter 3
01b via the LPF 309 via the smoothing voltage Vav
g is detected, and the value of the detected data is stored in the nonvolatile memory 3.
It is determined whether or not the difference from the value of the reference smoothing voltage data stored in 10 is within a predetermined value (step S2).
3). Note that the smoothed voltage is the pixel clock signal CLK1,
CLK2 indicates a phase difference, and the reference smoothing voltages are pixel clock signals CLK1 and CLK2 when the writing positions of the laser beams LB1 and LB2 coincide with the main scanning direction.
Are shown. Therefore, when there is a difference between the smoothed voltage and the reference smoothed voltage, if the control voltage is changed so that the smoothed voltage matches the reference smoothed voltage, the writing positions of the laser beams LB1 and LB2 match in the main scanning direction. Can be done.

【００５１】この差が所定値を超える場合には（ステッ
プＳ２３においてＮ）、ＬＰＦ３０９が出力する平滑電
圧Ｖａｖｇが基準平滑電圧よりも低いか否か判断する
（ステップＳ２４）。低い場合には（ステップＳ２４に
おいてＹ）、ＣＰＵ３０１は、Ｄ／Ａ変換器３０１ａに
セットするデータの値を１／２５６大きくし、制御電圧
Ｖｃｏｎｔを所定値だけ増加させ（ステップＳ２５）、
ステップＳ２３に戻る。このステップＳ２３，Ｓ２４，
Ｓ２５を繰り返し、ＬＰＦ３０９が出力する平滑電圧Ｖ
ａｖｇと基準平滑電圧との差を所定値以内に収束させ
る。高い場合には（ステップＳ２４においてＮ）、ＣＰ
Ｕ３０１は、Ｄ／Ａ変換器３０１ａにセットするデータ
の値を１／２５６小さくし、制御電圧Ｖｃｏｎｔを所定
値だけ減少させ（ステップＳ２６）、ステップＳ２３に
戻る。このステップＳ２３，Ｓ２４，Ｓ２６を繰り返
し、ＬＰＦ３０９が出力する平滑電圧Ｖａｖｇと基準平
滑電圧との差を所定値以内に収束させる。具体的に、上
記環境変化によってＶＣＯ３０３ａの発振周波数が増加
した例では、平滑電圧Ｖａｖｇ値がＶａになるまで、制
御電圧Ｖｃｏｎｔが順次下げられる。When the difference exceeds a predetermined value (N in step S23), it is determined whether or not the smoothed voltage Vavg output from the LPF 309 is lower than the reference smoothed voltage (step S24). If it is lower (Y in step S24), the CPU 301 increases the value of the data set in the D / A converter 301a by 1/256, and increases the control voltage Vcont by a predetermined value (step S25).
It returns to step S23. These steps S23, S24,
S25 is repeated, and the smoothed voltage V output from the LPF 309 is
The difference between avg and the reference smoothing voltage is converged within a predetermined value. If it is higher (N in step S24), CP
U301 reduces the value of the data set in the D / A converter 301a by 1/256, reduces the control voltage Vcont by a predetermined value (step S26), and returns to step S23. Steps S23, S24 and S26 are repeated to make the difference between the smoothed voltage Vavg output from the LPF 309 and the reference smoothed voltage converge within a predetermined value. Specifically, in the example in which the oscillation frequency of the VCO 303a increases due to the environmental change, the control voltage Vcont is sequentially reduced until the smoothed voltage Vavg becomes Va.

【００５２】ステップＳ２３において、ＬＰＦ３０９が
出力する平滑電圧Ｖａｖｇと基準平滑電圧との差が所定
値以内であると、ＣＰＵ３０１は、そのときＶＣＯ３０
３ａに印加している電圧を変更したか否か、すなわちＤ
／Ａ変換器３０１ａにセットしているデータを基準制御
電圧のデータから変更したか否か判断する（ステップＳ
２７）。変更していなければ（ステップＳ２７でＮ）、
メインルーチンにリターンする。変更していれば（ステ
ップＳ２７でＹ）、現在の制御電圧Ｖｃｏｎｔを新たな
基準制御電圧として不揮発メモリ３１０に記憶し直し、
メインルーチンにリターンする。In step S23, if the difference between the smoothed voltage Vavg output from the LPF 309 and the reference smoothed voltage is within a predetermined value, the CPU 301
3a, ie, whether or not the voltage applied to
It is determined whether the data set in / A converter 301a has been changed from the data of the reference control voltage (step S).
27). If not changed (N in step S27),
Return to the main routine. If it has been changed (Y in step S27), the current control voltage Vcont is stored again in the nonvolatile memory 310 as a new reference control voltage,
Return to the main routine.

【００５３】したがって、この書込位置のずれ調整処理
によれば、環境変化によりＶＣＯ３０３ａ，３０３ｂの
入出力特性がたとえ変化したとしても、コピー動作前に
基準制御電圧のデータを補正し、画像形成時に補正した
基準制御電圧のデータがＤ／Ａ変換器３０１ａにセット
されるので、レーザービームＬＢ１，ＬＢ２の書込位置
を主走査方向に高精度で確実に一致させることができ、
ジッタをなくして画質を向上させることができる。Therefore, according to the write position shift adjusting process, even if the input / output characteristics of the VCOs 303a and 303b change due to environmental changes, the data of the reference control voltage is corrected before the copy operation, and the Since the corrected data of the reference control voltage is set in the D / A converter 301a, the writing positions of the laser beams LB1 and LB2 can be matched with high accuracy in the main scanning direction.
Image quality can be improved without jitter.

【００５４】（実施の形態２）次いで、本発明の実施の
形態２に係る複写機２について説明する。図８は、複写
機２の全体の構成を示す図であり、図１の複写機１と対
応する部分に同一番号を付し、説明を省略する。実施の
形態１の複写機１においては、２本のレーザビームＬＢ
１，ＬＢ２を出射する露光走査部３０Ａが用いられてい
たが、この複写機２においては、３本のレーザビームＬ
Ｂ１，ＬＢ２，ＬＢ３を出射する露光走査部３０Ｂが用
いられており、感光体ドラム４１表面上にレーザビーム
ＬＢ１，ＬＢ２，ＬＢ３を副走査方向に一定の間隔を置
いて平行に主走査することにより、ドラム表面に静電画
像を形成するようになっている。(Second Embodiment) Next, a copying machine 2 according to a second embodiment of the present invention will be described. FIG. 8 is a diagram showing the overall configuration of the copying machine 2, in which parts corresponding to those of the copying machine 1 in FIG. In the copying machine 1 of the first embodiment, two laser beams LB
Exposure scanning section 30A that emits light beams 1 and LB2 is used, but in this copying machine 2, three laser beams L
An exposure scanning unit 30B that emits B1, LB2, and LB3 is used, and the laser beams LB1, LB2, and LB3 are main-scanned in parallel in the sub-scanning direction on the surface of the photoreceptor drum 41 at regular intervals. The electrostatic image is formed on the drum surface.

【００５５】図９は、露光走査部３０Ｂの構成を示す図
であり、露光走査部３０Ａと対応する部分に同一番号を
付し、説明を省略する。この露光走査部３０Ｂにおいて
は、レーザビームＬＢ１，ＬＢ２，ＬＢ３をそれぞれ出
射する３個のＬＤ３１ａ，３１ｂ，３１ｃと、各ＬＤ３
１ａ，３１ｂ，３１ｃをそれぞれ駆動する３個のＬＤ駆
動回路３２ａ，３２ｂ，３２ｃと、各ＬＤ駆動回路３２
ａ，３２ｂ，３２ｃに画素クロック信号ＣＬＫ１，ＣＬ
Ｋ２，ＣＬＫ３をそれぞれ供給する画素クロック信号制
御部３００Ｂとを備えている。FIG. 9 is a diagram showing the configuration of the exposure scanning section 30B. The portions corresponding to those of the exposure scanning section 30A are assigned the same reference numerals, and explanations thereof will be omitted. In the exposure scanning section 30B, three LDs 31a, 31b, 31c for emitting laser beams LB1, LB2, LB3, respectively,
Three LD driving circuits 32a, 32b and 32c for driving the respective 1a, 31b and 31c, and each LD driving circuit 32
a, 32b, and 32c apply pixel clock signals CLK1 and CL
And a pixel clock signal control unit 300B for supplying K2 and CLK3, respectively.

【００５６】ＬＤ駆動回路３２ａには、画像メモリ（不
図示）から１，４，７，…番目のラインの画像データが
１ラインずつ入力され、ＬＤ駆動回路３２ｂには、画像
メモリから２，５，８，…番目偶数番目のラインの画像
データが１ラインずつ入力され、ＬＤ駆動回路３２ｃに
は、画像メモリから３，６，９，…番目のラインの画像
データが１ラインずつ入力されている。ＬＤ駆動回路３
２ａは、ＳＯＳセンサ制御部３８からＳＯＳ−ＥＸＰ信
号を受信すると、ＬＤ３１ａを強制発光させ、ＳＯＳ−
ＥＸＰ信号の停止後の画像書き出しタイミングに、ＬＤ
駆動回路３２ａ，３２ｂ，３２ｃは、画素クロック信号
ＣＬＫ１，ＣＬＫ２，ＣＬＫ３に同期して各ラインの画
像データを１画素ずつＤ／Ａ変換し、このアナログ信号
でＬＤ３１ａ，３１ｂ，３１ｃを直接駆動することによ
りＬＤ３１ａ，３１ｂ，３１ｃから光変調されたレーザ
ビームＬＢ１，ＬＢ２，ＬＢ３を出射させるようになっ
ている。The image data of the first, fourth, seventh,... Lines are input line by line from an image memory (not shown) to the LD drive circuit 32a, and 2,5 from the image memory are input to the LD drive circuit 32b. , 8,..., Even-numbered lines are input one by one, and the third, sixth, ninth, etc. lines of image data are input from the image memory to the LD drive circuit 32c one by one. . LD drive circuit 3
2a, when receiving the SOS-EXP signal from the SOS sensor control unit 38, causes the LD 31a to forcibly emit light, and
At the image writing timing after the stop of the EXP signal, LD
The drive circuits 32a, 32b, and 32c D / A-convert the image data of each line one pixel at a time in synchronization with the pixel clock signals CLK1, CLK2, and CLK3, and directly drive the LDs 31a, 31b, and 31c with the analog signals. Thus, the laser beams LB1, LB2, and LB3 that are optically modulated are emitted from the LDs 31a, 31b, and 31c.

【００５７】画素クロック信号制御部３００Ｂは、発振
器（以下「ＯＳＣ」と記す）３５２と、ＣＰＵ３５１
と、不揮発メモリ３６０と、ＶＣＯ３５３ａ，３５３ｂ
と、位相比較装置３５５ａ，３５５ｂと、ＬＰＦ３５９
ａ，３５９ｂとを備え、位相比較装置３５５ａ，３５５
ｂは、２分周器３５６ａ，３５７ａ，３５６ｂ，３５７
ｂと、位相比較器３５８ａ，３５８ｂとからなる。な
お、ＣＰＵ３５１と、ＶＣＯ３５３ａと、位相比較装置
３０５ａと、ＬＰＦ３０９ａとによって、第１のＰＬＬ
回路が構成され、ＣＰＵ３５１と、ＶＣＯ３５３ｂと、
位相比較装置３０５ｂと、ＬＰＦ３０９ｂとによって、
第２のＰＬＬ回路が構成されている。The pixel clock signal control unit 300 B includes an oscillator (hereinafter referred to as “OSC”) 352 and a CPU 351.
, A nonvolatile memory 360, and VCOs 353a and 353b.
, Phase comparison devices 355a and 355b, and LPF 359
a, 359b, and the phase comparators 355a, 355
b is a two-frequency divider 356a, 357a, 356b, 357
b and phase comparators 358a and 358b. Note that the CPU 351, the VCO 353 a, the phase comparison device 305 a, and the LPF 309 a form a first PLL.
A circuit is configured, and a CPU 351, a VCO 353b,
By the phase comparison device 305b and the LPF 309b,
A second PLL circuit is configured.

【００５８】ＯＳＣ３５２は、周波数安定度が高くなる
ように水晶振動子を用い、周波数Ｆ０（数十ＭＨｚ）の
画素クロック信号ＣＬＫ１を出力するように構成されて
いる。この画素クロック信号ＣＬＫ１は、ＬＤ駆動回路
３２ａに供給されるとともに、位相比較装置３５５ａ，
３５５ｂの２分周器３５６ａ，３５６ｂに入力される。The OSC 352 uses a crystal oscillator so as to increase the frequency stability, and outputs a pixel clock signal CLK1 having a frequency F0 (several tens of MHz). This pixel clock signal CLK1 is supplied to the LD drive circuit 32a and the phase comparator 355a,
It is input to the ２ frequency divider 356a and 356b of the 355b.

【００５９】ＣＰＵ３５１は、内部に、制御プログラム
を予め記憶するＲＯＭ（不図示）、当該制御プログラム
実行時にワークエリアを提供するＲＡＭ（不図示）、デ
ジタル値（例えば、８ビット）をアナログ値に変換する
Ｄ／Ａ変換器３５１ａ，３５１ｃ、アナログ値をデジタ
ル値（８ビット）に変換するＡ／Ｄ変換器３５１ｂ，３
５１ｄなどを備えており、画像形成時には、制御プログ
ラムに従って後述する（１）式の演算を実行し、Ｄ／Ａ
変換器３５１ａ，３５１ｃからＶＣＯ３５３ａ，３５３
ｂに制御電圧Ｖｃｏｎｔ１，２を出力させる。The CPU 351 internally stores a ROM (not shown) for storing a control program in advance, a RAM (not shown) for providing a work area when executing the control program, and converts a digital value (for example, 8 bits) into an analog value. D / A converters 351a and 351c that convert analog values into digital values (8 bits).
51d, etc., at the time of image formation, execute the calculation of expression (1) described later according to a control program, and execute D / A
From the converters 351a, 351c to the VCOs 353a, 353
b to output the control voltages Vcont1 and Vcont2.

【００６０】ＶＣＯ３５３ａ，３５３ｂは、制御電圧Ｖ
ｃｏｎｔ１，２に基づいて画素クロック信号ＣＬＫ２，
３を発生し、この画素クロック信号ＣＬＫ２，ＣＬＫ３
は、ＬＤ駆動回路３２ｂ，３２ｃにそれぞれ供給される
とともに、位相比較装置３５５ａ，３５５ｂの２分周器
３５７ａ，３５７ｂに入力される。The VCOs 353a and 353b control the control voltage V
pixel clock signals CLK2 and
3 and the pixel clock signals CLK2 and CLK3
Are supplied to the LD drive circuits 32b and 32c, respectively, and are also input to the ２ frequency dividers 357a and 357b of the phase comparators 355a and 355b.

【００６１】図１０は、ＶＣＯ３５３ａ，３５３ｂの入
力電圧と、発振周波数との関係を示す図である。同図に
示すようにＶＣＯ３５３ａ，３５３ｂは、入力電圧の値
に応じて出力する画素クロック信号ＣＬＫ１，ＣＬＫ２
の周波数を変化させる特性を有している。具体的には、
ＶＣＯ３５３ａ，３５３ｂは、周波数安定度が高くなる
ように水晶振動子を用いて構成され、入力電圧（制御電
圧Ｖｃｏｎｔ１，２）を０からＶｃｃまで上げていく
と、画素クロック信号ＣＬＫ２，ＣＬＫ３の発振周波数
をＦｍｉｎからＦｍａｘまでほぼ直線的に増加させ、制
御電圧Ｖｃｏｎｔ１，２がＶ０の場合に画素クロック信
号ＣＬＫ１と同周波数Ｆ０（数十ＭＨｚ）の画素クロッ
ク信号ＣＬＫ２，ＣＬＫ３を出力する。なお、第１およ
び第２のＰＬＬ回路においては画素クロック信号ＣＬＫ
１に対する画素クロック信号のＣＬＫ２，ＣＬＫ３の位
相差調整を目的としているので、ＶＣＯ３５３ａ，３５
３ｂは、入力される制御電圧Ｖｃｏｎｔ１，２の変化が
大きくても、発振周波数の可変範囲がこの周波数Ｆ０に
対して±数十ＰＰＭ程度と小さくなるようになってい
る。FIG. 10 is a diagram showing the relationship between the input voltages of the VCOs 353a and 353b and the oscillation frequency. As shown in the figure, VCOs 353a and 353b output pixel clock signals CLK1 and CLK2 output according to the value of the input voltage.
Has the characteristic of changing the frequency of In particular,
The VCOs 353a and 353b are configured using a crystal oscillator so that the frequency stability is increased. When the input voltage (control voltages Vcont1 and Vcont1) is increased from 0 to Vcc, the oscillation frequencies of the pixel clock signals CLK2 and CLK3 are increased. Is increased substantially linearly from Fmin to Fmax, and when the control voltages Vcont1 and Vcont2 are V0, the pixel clock signals CLK2 and CLK3 having the same frequency F0 (several tens of MHz) as the pixel clock signal CLK1 are output. In the first and second PLL circuits, the pixel clock signal CLK
Since the purpose is to adjust the phase difference between CLK2 and CLK3 of the pixel clock signal with respect to 1, the VCOs 353a and 35
3b is such that the variable range of the oscillation frequency is as small as about ± several tens of PPM with respect to this frequency F0 even if the change in the input control voltages Vcont1 and Vcont2 is large.

【００６２】図９に戻り、位相比較装置３５５ａ，３５
５ｂの２分周器３５６ａ，３５６ｂは、画素クロック信
号ＣＬＫ１を２分周した周波数Ｆ０／２のクロック信号
を出力する。２分周器３５７ａ，３５７ｂは、画素クロ
ック信号ＣＬＫ２，ＣＬＫ３を２分周した周波数Ｆ０／
２のクロック信号を出力する。位相比較器３５８ａ，３
５８ｂは、ＲＳ−ＦＦや、ＥＸ−ＯＲゲートなどで構成
され、２つの入力端子に入力されるパルス信号の周波数
の差および位相差に応じたパルス信号を出力する。ＬＰ
Ｆ３５９ａ，３５９ｂは、位相比較器３５８ａ，３５８
ｂから出力されたパルス信号を平滑し、この平滑電圧Ｖ
ａｖｇ１，２をＣＰＵ３５１にフィードバックする。Referring back to FIG. 9, the phase comparators 355a and 355a
The 5b frequency dividers 356a and 356b output a clock signal having a frequency F0 / 2 obtained by dividing the pixel clock signal CLK1 by two. The two-frequency dividers 357a and 357b generate the frequency F0 / F2 obtained by dividing the pixel clock signals CLK2 and CLK3 by two.
2 is output. Phase comparator 358a, 3
58b is composed of an RS-FF, an EX-OR gate, etc., and outputs a pulse signal according to the frequency difference and phase difference between the pulse signals input to the two input terminals. LP
F359a, 359b are phase comparators 358a, 358
b, and smoothes the pulse signal, and outputs the smoothed voltage V
avg1 and avg2 are fed back to the CPU 351.

【００６３】なお、位相比較装置３５５ａ，３５５ｂに
おいて、画素クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ
３をそれぞれ２分周しているのは、実施の形態１におい
て位相比較装置３０５において画素クロック信号ＣＬＫ
１，ＣＬＫ２を２分周したのと同様の理由による。ま
た、本実施の形態２の変形例として画素クロック信号Ｃ
ＬＫ１，ＣＬＫ２，ＣＬＫ３の分周の数を３、４、…な
どとしてもよく、この場合には、分周の数に応じて、直
線性を有する範囲を広げることができるとともに、画素
クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３の位相差の
調整範囲、ひいてはレーザービームＬＢ１，ＬＢ２，Ｌ
Ｂ３の書込位置の調整範囲を広げることができる。In the phase comparators 355a, 355b, the pixel clock signals CLK1, CLK2, CLK
3 is divided by 2 because the pixel clock signal CLK in the phase comparator 305 in the first embodiment.
1, CLK2 is divided by 2 for the same reason. As a modification of the second embodiment, the pixel clock signal C
The number of divisions of LK1, CLK2, CLK3 may be 3, 4,..., Etc. In this case, the range having linearity can be expanded according to the number of divisions, and the pixel clock signal CLK1 , CLK2, and CLK3, the adjustment range of the phase difference, and thus the laser beams LB1, LB2, L
The adjustment range of the writing position of B3 can be expanded.

【００６４】ここで、位相比較装置３５５ａ，３５５ｂ
およびＬＰＦ３５９ａ，３５９ｂがＰＬＬループに組み
込まれているので、画素クロック信号ＣＬＫ２，ＣＬＫ
３の周波数が画素クロック信号ＣＬＫ１と同周波数Ｆ０
にロックされた後においては、位相比較器３５８ａ，３
５８ｂは、２分周された画素クロック信号ＣＬＫ１，Ｃ
ＬＫ２の位相差、および２分周された画素クロック信号
ＣＬＫ１，ＣＬＫ３の位相差に応じたパルス幅のパルス
信号をそれぞれ出力し、平滑電圧Ｖａｖｇ１，２は、２
分周された画素クロック信号ＣＬＫ１，ＣＬＫ２の位相
差および画素クロック信号ＣＬＫ１，ＣＬＫ３の位相差
をそれぞれ示している。Here, the phase comparison devices 355a and 355b
And the LPFs 359a and 359b are incorporated in the PLL loop, so that the pixel clock signals CLK2 and CLK
3 has the same frequency F0 as the pixel clock signal CLK1.
Are locked to the phase comparators 358a, 358a,
58b is a pixel clock signal CLK1, C2 divided by 2
A pulse signal having a pulse width corresponding to the phase difference of LK2 and the phase difference between the two-divided pixel clock signals CLK1 and CLK3 is output.
The phase difference between the divided pixel clock signals CLK1 and CLK2 and the phase difference between the pixel clock signals CLK1 and CLK3 are shown.

【００６５】図１１は、位相比較装置３５５ａ，３５５
ｂに入力される画素クロック信号の位相差と、ＬＰＦ３
５９ａ，３５９ｂが出力する平滑電圧との関係（位相比
較特性）を示す波形図である。なお、位相比較装置３５
５ａおよびＬＰＦ３５９ａの位相比較特性（前者）と、
位相比較装置３５５ｂおよびＬＰＦ３５９ｂの位相比較
特性（後者）とが同じであるので、前者について説明
し、後者の説明を省略する。FIG. 11 shows the phase comparators 355a and 355
b and the phase difference of the pixel clock signal input to
It is a waveform diagram which shows the relationship (phase comparison characteristic) with the smoothing voltage which 59a, 359b outputs. Note that the phase comparison device 35
5a and LPF359a (the former),
Since the phase comparison device 355b and the LPF 359b have the same phase comparison characteristic (the latter), the former will be described and the description of the latter will be omitted.

【００６６】同図において、横軸は、画素クロック信号
ＣＬＫ１に対する画素クロック信号ＣＬＫ２の位相遅れ
（遅れを正とする）を表し、縦軸は、ＬＰＦ３５９ａが
出力する平滑電圧Ｖａｖｇ１を表している。この位相比
較装置３５５ａおよびＬＰＦ３５９ａによって、画素ク
ロック信号ＣＬＫ１，ＣＬＫ２の位相差を連続的に変え
た場合、この位相差の周期が４πで、位相差に応じて平
滑電圧Ｖａｖｇ１が０からＶｃｃまで直線的に増加する
のこぎり波形が得られるようになっている。In the figure, the horizontal axis represents the phase delay (positive delay) of the pixel clock signal CLK2 with respect to the pixel clock signal CLK1, and the vertical axis represents the smoothed voltage Vavg1 output from the LPF 359a. When the phase difference between the pixel clock signals CLK1 and CLK2 is continuously changed by the phase comparison device 355a and the LPF 359a, the period of the phase difference is 4π, and the smoothed voltage Vavg1 is linearly changed from 0 to Vcc according to the phase difference. , And a sawtooth waveform that increases in the range is obtained.

【００６７】このような位相比較特性の下では、例え
ば、平滑電圧Ｖａｖｇ１がＶ０の場合に、画素クロック
信号ＣＬＫ１，ＣＬＫ２間の位相差がθ０であったとす
ると、平滑電圧Ｖａｖｇ１がＶ１に上昇した場合には、
画素クロック信号ＣＬＫ１，ＣＬＫ２間の位相差がθ１
となり、位相差をΔθ変えることができる。この一方、
ＶＣＯ３５３ａ，３５３ｂに入力する制御電圧Ｖｃｏｎ
ｔ１をＶ０から変えると、画素クロック信号ＣＬＫ２の
周波数がＦ０から変化することになる。したがって、画
素クロック信号ＣＬＫ１，ＣＬＫ２の発振周波数を同周
波数Ｆ０に維持しつつ、画素クロック信号ＣＬＫ１，Ｃ
ＬＫ２間に設定すべき位相差まで両信号間の位相差を変
化させるためには、平滑電圧Ｖａｖｇ１と、制御電圧Ｖ
ｃｏｎｔ１との電位差を解消するようにＣＰＵ３５１が
変換処理すればよい。なお、平滑電圧と制御電圧との差
を解消する電圧を、以下「演算係数」という。また、図
中において実線で示す波形は、演算係数Ｋ１を０（Ｖｃ
ｏｎｔ１＝Ｖａｖｇ１）とした場合を、一点鎖線で波形
は、演算係数Ｋ１に０以外の所定の値（Ｖｃｏｎｔ１＝
Ｖａｒｇ１＋Ｋ１：同図に示す状態では、負の値）をセ
ットした場合を、それぞれ示している。Under such phase comparison characteristics, for example, if the smoothed voltage Vavg1 is V0 and the phase difference between the pixel clock signals CLK1 and CLK2 is θ0, the smoothed voltage Vavg1 rises to V1. In
The phase difference between the pixel clock signals CLK1 and CLK2 is θ1
And the phase difference can be changed by Δθ. On the other hand,
Control voltage Vcon input to VCOs 353a and 353b
When t1 is changed from V0, the frequency of the pixel clock signal CLK2 changes from F0. Therefore, while maintaining the oscillation frequencies of the pixel clock signals CLK1 and CLK2 at the same frequency F0, the pixel clock signals CLK1 and C
In order to change the phase difference between the two signals up to the phase difference to be set between LK2, the smoothed voltage Vavg1 and the control voltage V
The CPU 351 may perform the conversion processing so as to eliminate the potential difference from the signal cont1. Note that a voltage that eliminates the difference between the smoothed voltage and the control voltage is hereinafter referred to as an “operation coefficient”. In the waveform shown by the solid line in the figure, the operation coefficient K1 is 0 (Vc
In the case where ont1 = Vavg1), the waveform is represented by a dashed line, and a predetermined value (Vcont1 =
Varg1 + K1: a negative value is set in the state shown in FIG.

【００６８】上記変換処理を実行するために、不揮発メ
モリ３６０の所定の記憶領域には、基準演算係数Ｋ１，
Ｋ２のデータが予め格納されており、ＣＰＵ３５１は、
Ａ／Ｄ変換器３５１ｂ，３５１ｄを介してＬＰＦ３５９
ａ，３５９ｂの平滑電圧Ｖａｖｇ１，２をそれぞれモニ
タするとともに、不揮発メモリ３６０から基準演算係数
Ｋ１，Ｋ２のデータを読み出して、この平滑電圧Ｖａｖ
ｇ１，２のデータと、基準演算係数Ｋ１，Ｋ２のデータ
を下記（１）式にセットし、（１）式の演算を実行し、
演算結果のデータをＤ／Ａ変換器３５１ａ，３５１ｃに
セットすることにより、Ｄ／Ａ変換器３５１ａ，３５１
ｃから制御電圧Ｖｃｏｎｔ１，２を出力する。In order to execute the above conversion process, a predetermined storage area of the nonvolatile memory 360 has a reference operation coefficient K1,
The data of K2 is stored in advance, and the CPU 351
LPF 359 via A / D converters 351b and 351d
a, 359b are monitored respectively, and the data of the reference calculation coefficients K1, K2 are read out from the nonvolatile memory 360, and the smoothed voltages Vavg1, V2 are read out.
The data of g1 and 2 and the data of the reference calculation coefficients K1 and K2 are set in the following equation (1), and the calculation of the equation (1) is executed.
By setting the data of the operation result in the D / A converters 351a and 351c, the D / A converters 351a and 351c are set.
c to output control voltages Vcont1 and Vcont2.

【００６９】 Ｖａｒｇ１＋Ｋ１≦Ｖｃｃ， Ｖａｒｇ２＋Ｋ２≦Ｖｃｃの場合 Ｖｃｏｎｔ１＝Ｖａｒｇ１＋Ｋ１， Ｖｃｏｎｔ２＝Ｖａｒｇ２＋Ｋ２ Ｖａｒｇ１＋Ｋ１＞Ｖｃｃ， Ｖａｒｇ２＋Ｋ２＞Ｖｃｃの場合 Ｖｃｏｎｔ１＝Ｖａｒｇ１＋Ｋ１−Ｖｃｃ， Ｖｃｏｎｔ２＝Ｖａｒｇ２＋Ｋ２−Ｖｃｃ …（１） ただし、−Ｖｃｃ≦Ｋ１≦Ｖｃｃ， −Ｖｃｃ≦Ｋ２≦Ｖｃｃである。Varg1 + K1 ≦ Vcc, Varg2 + K2 ≦ Vcc Vcont1 = Varg1 + K1, Vcont2 = Varg2 + K2 Varg1 + K1> Vcc, Varg2 + K2> Vcc Vcont1 = Varg1 + K1−Vcc, Vcont1 = Varg1 + K1-Vcc, Vcont1 = Varg1 + K1-Vcc, Vcont1 = Varg1 + K1−Vcc, Vcont1 = Varg1 + K1−Vcc, Vcont1 = Varg1 + K1−Vcc, Vcont1 = Vag1 + V1−Vcc, Vcont1 = Varg1 + V1−Vcc, Vcont1 = Varg1 + V1−Vcc, Vcont1 = Varg1 + V1−Vcc−Vcc, Vcont1 = Varg1 + V1−Vcc, Vcont1 = Vag1 + V1−Vcc, Vcont1 = Varg1 + K1−Vcc) Vcc, −Vcc ≦ K2 ≦ Vcc.

【００７０】したがって、このような演算処理の実行の
際にセットされる基準演算係数Ｋ１，Ｋ２の値を少しず
つ変えると、画素クロック信号ＣＬＫ２，３の周波数を
画素クロック信号ＣＬＫ１と同周波数Ｆ０に維持しつ
つ、画素クロック信号ＣＬＫ２，ＣＬＫ３の画素クロッ
ク信号ＣＬＫに対する位相差を少しずつ微細に変えるこ
とができるので、従来より飛躍的に微細に位相差調整を
行うことができる。Therefore, when the values of the reference operation coefficients K1 and K2 set at the time of execution of such an operation process are changed little by little, the frequency of the pixel clock signals CLK2 and 3 becomes the same frequency F0 as the pixel clock signal CLK1. The phase difference between the pixel clock signals CLK2 and CLK3 with respect to the pixel clock signal CLK can be finely changed little by little while maintaining the same, so that the phase difference can be dramatically finely adjusted compared to the related art.

【００７１】また、不揮発メモリ３６０に記憶されてい
る基準演算係数Ｋ１，Ｋ２の値を、レーザビームＬＢ
１，ＬＢ２，ＬＢ３の書込位置が主走査方向に一致する
場合の画素クロック信号ＣＬＫ１，ＣＬＫ２位相差が得
られるように調整しておけば、レーザビームＬＢ１，Ｌ
Ｂ２，ＬＢ３の書込位置を主走査方向に高い精度で一致
させることができる。したがって、以下に説明するレー
ザビームＬＢ１，ＬＢ２，ＬＢ３の主走査方向位置ずれ
補正シーケンスによって基準演算係数Ｋ１，Ｋ２のデー
タが求められている。なお、このシーケンスにおいて、
レーザビームＬＢ１，ＬＢ２，ＬＢ３の書込位置が主走
査方向に一致する場合における画素クロック信号ＣＬＫ
１，ＣＬＫ２，ＣＬＫ３の相対的位相差を表す基準平滑
電圧１，２のデータも併せて予め求められ、求めた基準
演算係数Ｋ１，Ｋ２と、基準平滑電圧１，２のデータと
を不揮発メモリ３６０に格納するようになっている。こ
の基準平滑電圧１，２のデータは、後述するレーザビー
ムＬＢ１，ＬＢ２，ＬＢ３の書込位置のずれ調整処理
（図１４参照）において用いられる。The values of the reference calculation coefficients K1 and K2 stored in the non-volatile memory 360 are converted into the laser beam LB
If the phase difference between the pixel clock signals CLK1 and CLK2 is adjusted so that the writing positions of the laser beams LB1 and LB3 coincide with the main scanning direction, the laser beams LB1 and LB3 are adjusted.
The writing positions of B2 and LB3 can be matched with high accuracy in the main scanning direction. Therefore, the data of the reference calculation coefficients K1 and K2 are obtained by the below-described misalignment correction sequence of the laser beams LB1, LB2 and LB3 in the main scanning direction. In this sequence,
The pixel clock signal CLK when the writing positions of the laser beams LB1, LB2, LB3 coincide with the main scanning direction.
The data of the reference smoothing voltages 1 and 2 representing the relative phase difference between CLK1, CLK2 and CLK3 are also obtained in advance, and the obtained reference calculation coefficients K1 and K2 and the data of the reference smoothing voltages 1 and 2 are stored in the nonvolatile memory 360. To be stored. The data of the reference smoothing voltages 1 and 2 are used in a write position deviation adjustment process (see FIG. 14) of the laser beams LB1, LB2, and LB3 described later.

【００７２】次いで、図１２に示すシーケンス図及び図
１３に示す波形図を用いて、レーザビームＬＢ１，ＬＢ
２，ＬＢ３の主走査方向位置ずれ補正を説明する。な
お、図１２のレーザビームＬＢ１，ＬＢ２，ＬＢ３の主
走査方向位置ずれ補正は、複写機２のフレームに露光走
査部３０Ｂを固定した後の製造途中の工程において、前
述したこのシーケンス専用のジグを用いて行われる。ま
た、この補正シーケンスにおいては、まず、レーザービ
ームＬＢ１，ＬＢ２の書込位置補正を実行し、基準演算
係数Ｋ１、基準平滑電圧１を求め、次いで、レーザービ
ームＬＢ１，ＬＢ３の書込位置補正を実行し、基準演算
係数Ｋ２、基準平滑電圧２を求めるようになっている。
また、図１３（１）においてはレーザビームＬＢ１，Ｌ
Ｂ２（ＬＢ３）の主走査方向位置ずれ調整前の画素クロ
ック信号ＣＬＫ１，ＣＬＫ２（ＣＬＫ３）およびレーザ
ビームＬＢ１，ＬＢ２（ＬＢ３）の書込位置を、図１３
（２）においてはレーザビームＬＢ１，ＬＢ２（ＬＢ
３）の主走査方向位置ずれ調整後の画素クロック信号Ｃ
ＬＫ１，ＣＬＫ２（ＣＬＫ３）およびレーザビームＬＢ
１，ＬＢ２（ＬＢ３）の書込位置を、それぞれ示してい
る。Next, using the sequence diagram shown in FIG. 12 and the waveform diagram shown in FIG.
2 and LB3 will be described. In the main scanning direction misalignment of the laser beams LB1, LB2, and LB3 in FIG. 12, the jig dedicated to this sequence described above is used in a process during manufacturing after fixing the exposure scanning unit 30B to the frame of the copying machine 2. It is performed using. In this correction sequence, first, the write position of the laser beams LB1 and LB2 is corrected to obtain the reference operation coefficient K1 and the reference smoothing voltage 1, and then the write position of the laser beams LB1 and LB3 is corrected. Then, a reference calculation coefficient K2 and a reference smoothing voltage 2 are obtained.
In FIG. 13A, the laser beams LB1, L
FIG. 13 shows the write positions of the pixel clock signals CLK1 and CLK2 (CLK3) and the laser beams LB1 and LB2 (LB3) before the positional deviation adjustment of B2 (LB3) in the main scanning direction.
In (2), the laser beams LB1 and LB2 (LB
3) Pixel clock signal C after adjustment of positional deviation in the main scanning direction
LK1, CLK2 (CLK3) and laser beam LB
1, the write positions of LB2 (LB3) are shown.

【００７３】ＯＳＣ３５２は、周波数Ｆ０の画素クロッ
ク信号ＣＬＫ１を出力している（図１３（１）（ａ）参
照）。ＣＰＵ３５１は、ジグからの指令に基づいて、式
（１）の演算係数Ｋ１に初期値「０」をセットし（ステ
ップＳ３１）、式（１）の演算を実行し、演算結果をＤ
／Ａ変換器３５１ａにセットし、Ｄ／Ａ変換器３５１ａ
からＶＣＯ３５３ａに制御電圧Ｖｃｏｎｔ１＝Ｖ０を出
力させる。これによりＶＣＯ３５３ａは、周波数Ｆ０の
画素クロック信号ＣＬＫ２を出力している（図１０、図
１３（１）（ｂ）参照）。すなわち、Ｋ１＝０、Ｖａｒ
ｇ１＝Ｖｃｏｎｔ１＝Ｖ０となるため、Ｖａｒｇ１、Ｖ
ｃｏｎｔ１ともに第１１図に示す位相比較特性の実線部
分における点Ｐのポイントで安定し、画素クロック信号
ＣＬＫ１、ＣＬＫ２の周波数は、ともにＦ０である。The OSC 352 outputs the pixel clock signal CLK1 having the frequency F0 (see FIG. 13 (1) (a)). The CPU 351 sets the initial value “0” to the operation coefficient K1 of Expression (1) based on the instruction from the jig (Step S31), executes the operation of Expression (1), and outputs the operation result to D
/ A converter 351a, and set in the D / A converter 351a.
Causes the VCO 353a to output the control voltage Vcont1 = V0. As a result, the VCO 353a outputs the pixel clock signal CLK2 having the frequency F0 (see FIGS. 10 and 13 (1) and (b)). That is, K1 = 0, Var
Since g1 = Vcont1 = V0, Varg1, Vcont1
Cont1 is stable at the point P in the solid line portion of the phase comparison characteristic shown in FIG. 11, and the frequencies of the pixel clock signals CLK1 and CLK2 are both F0.

【００７４】次いで、ジグから回転多面鏡３４の駆動モ
ータに指示を出し、回転多面鏡３４を回転させるととも
に（ステップＳ３２）、ＳＯＳセンサ制御部３８に指示
し、ＳＯＳセンサ制御部３８からＬＤ駆動回路３２ａに
ＳＯＳ−ＥＸＰ信号を送ってＬＤ３１ａを強制発光さ
せ、ＳＯＳセンサ３７がレーザービームＬＢ１を受光し
て、受光時に出力するＳＯＳ信号の周期を検出すること
により、回転多面鏡３４が所定回転数に達したか否か判
断する（ステップＳ３３）。所定の回転数に達すると
（ステップＳ３３でＹ）、ジグからＬＤ駆動回路３２
ａ，３２ｂに１画素分の画像データを１主走査周期ごと
にそれぞれ送り、ＬＤ３１ａ，３１ｂを画素クロック信
号ＣＬＫ１，ＣＬＫ２に同期して主走査方向の同じ位置
において１画素分発光させる（ステップＳ３４）。そし
て、２次元ＣＣＤセンサで検出したレーザビームＬＢ
１，ＬＢ２の書込位置を表示器上に映し出し、レーザビ
ームＬＢ１の書込位置と、レーザビームＬＢ２の書込位
置との主走査方向のずれ量が所定値以内か判断する（ス
テップＳ３５）。Next, the jig issues an instruction to the drive motor of the rotary polygon mirror 34 to rotate the rotary polygon mirror 34 (step S32), instructs the SOS sensor control section 38, and sends the LD drive circuit from the SOS sensor control section 38 to the LD drive circuit. The SOS-EXP signal is sent to the LD 32a to cause the LD 31a to forcibly emit light, and the SOS sensor 37 receives the laser beam LB1 and detects the period of the SOS signal output at the time of light reception. It is determined whether or not it has reached (step S33). When a predetermined number of rotations is reached (Y in step S33), the LD drive circuit 32
The image data for one pixel is sent to the pixels a and 32b every main scanning period, and the LDs 31a and 31b emit light for one pixel at the same position in the main scanning direction in synchronization with the pixel clock signals CLK1 and CLK2 (step S34). . Then, the laser beam LB detected by the two-dimensional CCD sensor
The writing position of LB1 and LB2 is displayed on the display, and it is determined whether the deviation between the writing position of laser beam LB1 and the writing position of laser beam LB2 in the main scanning direction is within a predetermined value (step S35).

【００７５】このときの初期状態を以下のように仮定す
る。画素クロック信号ＣＬＫ１，ＣＬＫ２間の位相差
は、θ０であり、画素クロック信号ＣＬＫ２が、画素ク
ロック信号ＣＬＫ１よりθ０だけ位相遅れの状態である
（図１１、図１３（１）（ａ），（ｂ）参照）。また、
ＣＣＤセンサーにより観測されるレーザービームＬＢ
１，ＬＢ２の書込位置の様子から、レーザービームＬＢ
２の書込位置の方がレーザビームＬＢ１の書込位置より
△θだけ位相が進んでいる（第１１図（１）（ｃ），
（ｄ）参照）。なお、Δθ中には、画素クロック信号Ｃ
ＬＫ１，ＣＬＫ２の位相差θ０の部分と、ＬＤ３１ａ，
３１ｂの光軸の機械的なずれの部分とが含まれている。The initial state at this time is assumed as follows. The phase difference between the pixel clock signals CLK1 and CLK2 is θ0, and the pixel clock signal CLK2 has a phase delay of θ0 from the pixel clock signal CLK1 (FIGS. 11, 13A, 13A, 13B). )reference). Also,
Laser beam LB observed by CCD sensor
1 and LB2, the laser beam LB
The writing position of No. 2 is ahead of the writing position of the laser beam LB1 by △ θ (FIG. 11 (1) (c),
(D)). Note that during Δθ, the pixel clock signal C
LK1, CLK2 phase difference θ0 and LD 31a,
31b includes a mechanically shifted portion of the optical axis.

【００７６】レーザビームＬＢ１，ＬＢ２の書込位置の
主走査方向のずれ量が所定値以内でない場合（ステップ
Ｓ３５でＮ）、レーザビームＬＢ１の書込位置に対し
て、レーザービームＬＢ２の方が進み位相であるかを判
断する（ステップＳ３６）。進み位相である場合には
（ステップＳ３６でＹ）、ジグからＣＰＵ３５１に指示
を出し、ＣＰＵ３５１は、演算係数Ｋ１の値を所定値
（Ｖｃｃ／２５６）だけ減少させ（ステップＳ３７）、
式（１）を実行する。これと逆に、遅れ位相である場合
には（ステップＳ３６でＮ）、ＣＰＵ３５１は、演算係
数Ｋ１の値を所定値（Ｖｃｃ／２５６）だけ増加させ
（ステップＳ３８）、式（１）を実行する。If the shift amount of the writing position of the laser beams LB1 and LB2 in the main scanning direction is not within the predetermined value (N in step S35), the laser beam LB2 advances with respect to the writing position of the laser beam LB1. It is determined whether the phase is the phase (step S36). If the phase is advanced (Y in step S36), the jig issues an instruction to the CPU 351. The CPU 351 reduces the value of the operation coefficient K1 by a predetermined value (Vcc / 256) (step S37).
Execute equation (1). Conversely, if the phase is a lag phase (N in step S36), the CPU 351 increases the value of the operation coefficient K1 by a predetermined value (Vcc / 256) (step S38), and executes equation (1). .

【００７７】具体的には、図１３（１）（ｃ），（ｄ）
の様子より、レーザービームＬＢ２の方がレーザービー
ムＬＢ１に対して△θ進み位相であるため、書込位置の
ずれ量Δθが所定値以内になるまでステップＳ３５，Ｓ
３６，Ｓ３７を繰り返し、演算係数Ｋ１の値を徐々に減
少させていく。演算係数Ｋ１の値を減少させると（負に
なる）、演算後の位相比較特性（のこぎり波形）は、図
１１中の一点鎖線で示すようにＫ１の値で定まる分だけ
右（位相遅れ）方向へ平行移動する。なお、演算係数Ｋ
１の値を増加させると（正になる）、演算後の位相比較
特性（のこぎり波形）は、Ｋ１の値で定まる分だけ左
（位相進み）方向へ平行移動する。More specifically, FIGS. 13 (1), (c) and (d)
Since the phase of the laser beam LB2 is advanced by △ θ with respect to the laser beam LB1, the steps S35 and S35 are performed until the deviation Δθ of the writing position falls within the predetermined value.
36 and S37 are repeated to gradually decrease the value of the operation coefficient K1. When the value of the operation coefficient K1 is decreased (becomes negative), the phase comparison characteristic (sawtooth waveform) after the operation is shifted to the right (phase lag) by the amount determined by the value of K1 as shown by the one-dot chain line in FIG. Translate to Note that the operation coefficient K
When the value of 1 is increased (becomes positive), the calculated phase comparison characteristic (sawtooth waveform) translates in the left (leading phase) direction by the amount determined by the value of K1.

【００７８】ステップＳ３５，Ｓ３６，Ｓ３７、あるい
はステップＳ３５，Ｓ３６，Ｓ３８が繰り返し実行さ
れ、補正が完了した時の状態（書込位置が一致する状
態）においては、上記例では、画素クロック信号ＣＬＫ
１，ＣＬＫ２の位相差がθ０からθ１まで△θだけさら
に拡大し、画素クロック信号ＣＬＫ２が画素クロック信
号ＣＬＫ１に対して、θ１まで位相遅れの状態となる
（図１１、図１３（２）（ａ），（ｂ）参照）。このと
き、演算係数Ｋ１＝Ｖ０−Ｖ１（負の数）、平滑電圧Ｖ
ａｒｇ１は点Ｑ（電圧Ｖ１）、制御電圧Ｖｃｏｎｔは一
点鎖線上の点Ｒ（電圧Ｖ０）のポイントで安定し（第１
１図）、画素クロック信号ＣＬＫ２の周波数は補正前と
変わらずＦ０に維持される。Steps S35, S36, and S37 or steps S35, S36, and S38 are repeatedly executed, and when the correction is completed (the write position matches), in the above example, the pixel clock signal CLK is used.
The phase difference between CLK1 and CLK2 is further increased by θ from θ0 to θ1, and the pixel clock signal CLK2 is delayed from the pixel clock signal CLK1 by θ1 (FIGS. 11 and 13 (2) (a)). ), (B)). At this time, the operation coefficient K1 = V0−V1 (negative number), the smoothed voltage V
arg1 is stable at the point Q (voltage V1), and the control voltage Vcont is stable at the point R (voltage V0) on the dashed line (first
1), the frequency of the pixel clock signal CLK2 is maintained at F0 as before and before correction.

【００７９】レーザービームＬＢ１，ＬＢ２の書込位置
の補正がすみ、書込位置のずれ量が所定値以下になると
（ステップＳ３５でＹ）、ジグからの指示により、ＣＰ
Ｕ３５１は、このときの演算係数Ｋ１の値を基準演算係
数Ｋ１として、不揮発メモリ３６０に格納する（ステッ
プＳ３９）とともに、このときモニタしている平滑電圧
Ｖａｖｇの値を基準平滑電圧１として不揮発メモリ３１
０に格納し（ステップＳ４０）、ジグからの指示によ
り、回転多面鏡３４とレーザダイオード３１ａ，３１ｂ
の駆動を停止し（ステップＳ４１）、レーザービームＬ
Ｂ１，ＬＢ２の書込位置補正を終わる。When the writing positions of the laser beams LB1 and LB2 have been corrected and the deviation amount of the writing positions has become equal to or smaller than a predetermined value (Y in step S35), the CP from the jig is given by an instruction from the jig.
U351 stores the value of the operation coefficient K1 at this time as the reference operation coefficient K1 in the nonvolatile memory 360 (step S39), and sets the value of the smoothed voltage Vavg monitored at this time as the reference smoothed voltage 1 as the reference smoothed voltage 1 in the nonvolatile memory 31.
0 (step S40), and the rotating polygon mirror 34 and the laser diodes 31a, 31b
Is stopped (step S41), and the laser beam L
The writing position correction of B1 and LB2 is completed.

【００８０】次いで、ステップＳ３１〜Ｓ４１と同様な
補正をレーザービームＬＢ１，ＬＢ３の書込位置につい
て実行し、基準演算係数Ｋ２、基準平滑電圧２を不揮発
メモリ３６０に格納し（ステップＳ４２）、本補正シー
ケンスの終了となる。Next, the same correction as in steps S31 to S41 is executed for the write positions of the laser beams LB1 and LB3, and the reference operation coefficient K2 and the reference smoothed voltage 2 are stored in the nonvolatile memory 360 (step S42). The sequence ends.

【００８１】以降、ＣＰＵ３５１は、画像形成の際に
は、内部ＲＯＭに格納されたプログラムに従って、不揮
発メモリ３６０から読み出した基準演算係数Ｋ１，Ｋ２
を演算式（１）にセットし、演算式を実行し、演算結果
の値をＤ／Ａ変換器３５１ａ，３５１ｃにセットするこ
とにより、Ｄ／Ａ変換器３５１ａ，３５１ｃからＶＣＯ
３５３ａ，３５３ｂに基準制御電圧Ｖｃｏｎｔ１，２を
入力させる。これにより、ＶＣＯ３５３ａ，３５３ｂか
ら出力される画素クロック信号ＣＬＫ２，ＣＬＫ３を画
素クロック信号ＣＬＫ１に対してΔθずらされる。した
がって、画素クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ
３の書込位置を主走査方向に高い精度で確実に一致させ
ることができ、ジッタをなくして画質を向上させること
ができる。Thereafter, when forming an image, the CPU 351 reads the reference calculation coefficients K1 and K2 read from the nonvolatile memory 360 according to a program stored in the internal ROM.
Is set in the operation expression (1), the operation expression is executed, and the value of the operation result is set in the D / A converters 351a and 351c, so that the VCO is output from the D / A converters 351a and 351c.
The reference control voltages Vcont1 and Vcont2 are input to 353a and 353b. As a result, the pixel clock signals CLK2 and CLK3 output from the VCOs 353a and 353b are shifted by Δθ with respect to the pixel clock signal CLK1. Therefore, pixel clock signals CLK1, CLK2, CLK
The writing position of No. 3 can be surely matched with high accuracy in the main scanning direction, and the image quality can be improved by eliminating jitter.

【００８２】ところで、環境変化などにより、ＯＳＣ３
５２の発振周波数や、ＶＣＯ３５３ａ，３５３ｂの入力
電圧−発振周波数特性が変化する場合がある。この場合
には、演算式（１）に、基準演算係数Ｋ１，Ｋ２をセッ
トしても、画素クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬ
Ｋ３の位相差が初期調整値からずれ、その結果、レーザ
ビームＬＢ１，ＬＢ２，ＬＢ３の書込位置のずれが再発
生する。例えば、温度変動により、ＯＳＣ３５２が出力
する画素クロック信号ＣＬＫ１の周波数が増加してしま
ったとする。この場合、ＰＬＬループはＶＣＯ３５３
ａ，３５３ｂの周波数もあげるよう働き、制御電圧Ｖｃ
ｏｎｔ１，２、平滑電圧Ｖａｖｇ１，２ともに上昇す
る。こうして、レーザビームＬＢ２，ＬＢ３の書込位置
がレーザビームＬＢ１の書込位置に対して位相おくれ方
向にずれてしまう。これを防止するため、この複写機２
はレーザビームＬＢ１，ＬＢ２，ＬＢ３の書込位置のず
れを調整するモードを備えており、ＣＰＵ３５１は、制
御プログラムに従って、図１２に示す書込位置のずれ調
整処理を実行するようになっている。By the way, the OSC3
52, or the input voltage-oscillation frequency characteristics of the VCOs 353a and 353b may change. In this case, even if the reference operation coefficients K1 and K2 are set in the operation expression (1), the pixel clock signals CLK1, CLK2 and CL
The phase difference of K3 deviates from the initial adjustment value. As a result, the deviation of the writing position of the laser beams LB1, LB2, LB3 occurs again. For example, it is assumed that the frequency of the pixel clock signal CLK1 output from the OSC 352 increases due to a temperature change. In this case, the PLL loop is the VCO 353
a, 353b to increase the frequency, the control voltage Vc
ont1 and ont2 and the smoothed voltage Vavg1 and 2 increase. Thus, the writing position of the laser beams LB2 and LB3 is shifted in the phase shift direction with respect to the writing position of the laser beam LB1. To prevent this, this copier 2
Has a mode for adjusting the deviation of the writing position of the laser beams LB1, LB2, LB3, and the CPU 351 executes the deviation adjustment process of the writing position shown in FIG. 12 according to the control program.

【００８３】図１２は、画像形成に当たってＣＰＵ３５
１が実行する書込位置のずれ調整処理の動作を示すフロ
ーチャートである。ＣＰＵ３５１は、操作部８０のコピ
ーキーが押されたときに発生されるＯＮエッジを検出し
たか否かを判断し（ステップＳ５１）、ＯＮエッジを検
出しなければ、不図示のメインルーチンにリターンし、
ＯＮエッジを検出するのを待つ。ＯＮエッジを検出する
と（ステップＳ５１でＹ）、ＣＰＵ３５１は、不揮発メ
モリ３６０から基準演算係数Ｋ１，Ｋ２のデータを読み
出して、上記演算式にセットし（ステップＳ５２）、こ
の演算を実行し、演算結果のデータをＤ／Ａ変換器３５
１ａ，３５１ｃにそれぞれセットする。これによりＶＣ
Ｏ３５３ａ，３５３ｂから画素クロック信号ＣＬＫ２，
ＣＬＫ３が出力され、ＬＰＦ３５９ａ，３５９ｂから平
滑電圧Ｖａｖｇ１，２が出力される。FIG. 12 shows the CPU 35 for forming an image.
3 is a flowchart showing an operation of a writing position shift adjustment process executed by the first embodiment; The CPU 351 determines whether or not the ON edge generated when the copy key of the operation unit 80 is pressed is detected (step S51). If the ON edge is not detected, the process returns to the main routine (not shown). ,
Wait for the ON edge to be detected. When the ON edge is detected (Y in step S51), the CPU 351 reads the data of the reference calculation coefficients K1 and K2 from the nonvolatile memory 360, sets the data in the above-described calculation formula (step S52), executes this calculation, and executes the calculation result. D / A converter 35
1a and 351c, respectively. This allows VC
O353a, 353b output the pixel clock signal CLK2,
CLK3 is output, and smoothed voltages Vavg1 and Vavg2 are output from LPFs 359a and 359b.

【００８４】次いで、ＣＰＵ３５１は、Ａ／Ｄ変換器３
５１ｂ，３５１ｄを介してＬＰＦ３５９ａ，３５９ｂが
出力する平滑電圧Ｖａｖｇ１，２をモニタし、このモニ
タした電圧と、不揮発メモリ３６０に格納しておいた基
準平滑電圧１，２の値との差が所定値以内であるか否か
判断する（ステップＳ５３）。なお、平滑電圧Ｖａｒｇ
１，２は、現時点における画素クロック信号ＣＬＫ１，
ＣＬＫ２の位相差、画素クロック信号ＣＬＫ１，ＣＬＫ
３の位相差をそれぞれ示し、基準平滑電圧１，２はレー
ザビームＬＢ１，ＬＢ２，ＬＢ３の書込位置が主走査方
向に一致している場合における画素クロック信号ＣＬＫ
１，ＣＬＫ２の位相差、画素クロック信号ＣＬＫ１，Ｃ
ＬＫ３の位相差をそれぞれ示している。したがって、平
滑電圧と基準平滑電圧とに差がある場合には、平滑電圧
が基準平滑電圧と一致するように演算係数を変更するれ
ば，ＯＳＣ３５２や、ＶＣＯ３５３ａ，３５３ｂの特性
の変化に拘わらず、レーザビームＬＢ１，ＬＢ２，ＬＢ
３の書込位置を主走査方向に一致させることができる。Next, the CPU 351 sets the A / D converter 3
The smoothed voltages Vavg1 and Vavg2 output from the LPFs 359a and 359b are monitored via the reference voltages 51b and 351d, and the difference between the monitored voltages and the values of the reference smoothed voltages 1 and 2 stored in the nonvolatile memory 360 is a predetermined value. It is determined whether it is within the range (step S53). Note that the smoothing voltage Varg
1, 2 are the pixel clock signals CLK1,
CLK2, pixel clock signals CLK1, CLK
3, and the reference smoothing voltages 1 and 2 are the pixel clock signals CLK when the writing positions of the laser beams LB1, LB2, and LB3 coincide with each other in the main scanning direction.
1 and CLK2, the pixel clock signals CLK1 and C
The phase difference of LK3 is shown. Therefore, when there is a difference between the smoothed voltage and the reference smoothed voltage, if the calculation coefficient is changed so that the smoothed voltage matches the reference smoothed voltage, regardless of the change in the characteristics of the OSC 352 and the VCOs 353a and 353b, Laser beams LB1, LB2, LB
The writing position of No. 3 can be made to coincide with the main scanning direction.

【００８５】この差が所定値を超える場合には（ステッ
プＳ５３でＮ）、平滑電圧Ｖａｖｇ１，２が基準平滑電
圧１，２よりも低いか否かを判断する（ステップＳ５
４）。低い場合には（ステップＳ５４でＹ）、ＣＰＵ３
５１は、演算式（１）にセットする演算係数Ｋ１，Ｋ２
の値を所定値だけ減少させ（ステップＳ５５）、ステッ
プＳ５３に戻る。このステップＳ５３，Ｓ５４，Ｓ５５
を繰り返し、ＬＰＦ３５９ａ，３５９ｂが出力する平滑
電圧Ｖａｒｇ１，２と、基準平滑電圧１，２との差を所
定値以内に収束させる。高い場合には（ステップＳ５４
でＮ）、演算式（１）にセットする演算係数Ｋ１，Ｋ２
の値を所定値だけ増加させ（ステップＳ５６）、ステッ
プＳ５３に戻る。このステップＳ５３，Ｓ５４，Ｓ５６
を繰り返し、ＬＰＦ３５９ａ，３５９ｂが出力する平滑
電圧Ｖａｒｇ１，２と、基準平滑電圧１，２との差を所
定値以内に収束させる。If the difference exceeds a predetermined value (N in step S53), it is determined whether or not the smoothed voltages Vavg1 and Vavg1 are lower than the reference smoothed voltages 1 and 2 (step S5).
4). If it is lower (Y in step S54), the CPU 3
51 are operation coefficients K1 and K2 to be set in the operation expression (1)
Is decreased by a predetermined value (step S55), and the process returns to step S53. Steps S53, S54, S55
Is repeated to converge the difference between the smoothed voltages Varg1 and Varg2 output from the LPFs 359a and 359b and the reference smoothed voltages 1 and 2 within a predetermined value. If it is higher (step S54
, N), the operation coefficients K1 and K2 to be set in the operation expression (1)
Is increased by a predetermined value (step S56), and the process returns to step S53. Steps S53, S54, S56
Is repeated to converge the difference between the smoothed voltages Varg1 and Varg2 output from the LPFs 359a and 359b and the reference smoothed voltages 1 and 2 within a predetermined value.

【００８６】ステップＳ５３において、ＬＰＦ３５９
ａ，３５９ｂが出力する平滑電圧Ｖａｖｇ１，２と基準
平滑電圧１，２との差が所定値以内であると、ＣＰＵ３
０１は、そのとき演算式（１）にセットしている演算係
数Ｋ１，Ｋ２の値を変更したか否か（ステップＳ５
７）。変更していなければ（ステップＳ５７でＮ）、メ
インルーチンにリターンする。変更していれば（ステッ
プＳ５７でＹ）、現在の演算係数Ｋ１，Ｋ２を新たな基
準演算係数として不揮発メモリ３６０に記憶し直し、メ
インルーチンにリターンする。In step S53, LPF 359
If the difference between the smoothed voltages Vavg1 and Vavg2 output from the output signals a and 359b and the reference smoothed voltages 1 and 2 is within a predetermined value, the CPU 3
01 is whether or not the values of the operation coefficients K1 and K2 set in the operation expression (1) at that time have been changed (step S5).
7). If not changed (N in step S57), the process returns to the main routine. If it has been changed (Y in step S57), the current operation coefficients K1 and K2 are stored again in the nonvolatile memory 360 as new reference operation coefficients, and the process returns to the main routine.

【００８７】したがって、この書込位置のずれ調整処理
によれば、環境変化によりＯＳＣ３５２の発振周波数
や、ＶＣＯ３５３ａ，３５３ｂの入出力特性がたとえ変
化したとしても、コピー動作前に基準演算係数のデータ
を補正し、画像形成時に補正した基準演算係数のデータ
が演算式（１）にセットされるので、レーザビームＬＢ
１，ＬＢ２，ＬＢ３の書込位置を主走査方向に高い精度
で確実に一致させることができ、ジッタをなくして画質
を向上させることができる。Therefore, according to the write position shift adjustment processing, even if the oscillation frequency of the OSC 352 or the input / output characteristics of the VCOs 353a and 353b change due to environmental changes, the data of the reference operation coefficient is copied before the copy operation. The data of the corrected reference calculation coefficient at the time of image formation is set in the calculation expression (1), so that the laser beam LB
The writing positions of LB1, LB2 and LB3 can be made to coincide with each other with high accuracy in the main scanning direction, and the image quality can be improved by eliminating jitter.

【００８８】（変形例）以上、本発明に係るマルチビー
ム画像形成装置を実施の形態に基づいて説明してきた
が、本発明の内容が、上述の実施の形態に限定されない
のは勿論であり、以下のような変形例が考えられる。(Modification) Although the multi-beam image forming apparatus according to the present invention has been described based on the embodiment, it goes without saying that the content of the present invention is not limited to the above-described embodiment. The following modifications are possible.

【００８９】上記実施の形態１においては、ＣＰＵ３０
１が不揮発メモリ３１０から基準制御電圧を読み出し
て、このデータをＤ／Ａ変換器３５１にセットし、これ
によりＶＣＯ３０３ａに入力する制御電圧Ｖｃｏｎｔを
設定したが、Ｖｃｃを可変抵抗器で分圧し、分圧比を調
整してＶＣＯ３０３ａへの制御電圧Ｖｃｏｎを設定する
ようにしてもよい。In the first embodiment, the CPU 30
1 reads the reference control voltage from the non-volatile memory 310, sets this data in the D / A converter 351 and thereby sets the control voltage Vcont to be input to the VCO 303a. The control ratio Vcon to the VCO 303a may be set by adjusting the pressure ratio.

【００９０】また、上記実施の形態２においては、位相
比較器３５８ａ，３５８ｂにＲＳ−ＦＦなどを用いた
が、オペアンプによる加減算回路をベースとした構成と
してもよい。In the second embodiment, an RS-FF or the like is used for the phase comparators 358a and 358b, but a configuration based on an addition / subtraction circuit using an operational amplifier may be used.

【００９１】また、上記実施の形態２にあっては、第２
のＰＬＬにおいて画素クロック信号ＣＬＫ１，ＣＬＫ３
を比較するようにしたが、画素クロック信号ＣＬＫ２が
画素クロック信号ＣＬＫ１と同周波数に同期して、位相
差が調整され、調整された位相差に固定されるので、第
２のＰＬＬにおいて画素クロック信号ＣＬＫ２，ＣＬＫ
３を比較するようにしてもよい。In the second embodiment, the second
Pixel clock signals CLK1, CLK3
However, since the pixel clock signal CLK2 is synchronized with the same frequency as the pixel clock signal CLK1 and the phase difference is adjusted and fixed to the adjusted phase difference, the pixel clock signal CLK2, CLK
3 may be compared.

【００９２】また、上記実施の形態２においては、レー
ザービームの数を３としたが、２あるいは４以上として
もよく、Ｎが４以上の場合には、図８に示すＰＬＬ回路
を（Ｎ−１）個設置すればよい。In the second embodiment, the number of laser beams is three. However, the number may be two or four or more. When N is four or more, the PLL circuit shown in FIG. 1) It suffices to install them.

【００９３】また、上記実施の形態では、Ｄ／Ａ変換
器、Ａ／Ｄ変換器を８ビットとしたが、１６ビット等の
他の分解能であってもよい。In the above-described embodiment, the D / A converter and the A / D converter have eight bits. However, other resolutions such as 16 bits may be used.

【００９４】また、上記実施の形態ではＬＤを直接変調
駆動したが、ＬＤ駆動回路の出力をＡＯＭに入力し、Ｌ
Ｄから出射されたレーザビームをＡＯＭにおいて光変調
するようにしてもよい。In the above embodiment, the LD is directly modulated and driven. However, the output of the LD drive circuit is input to the AOM and the LD is driven.
The laser beam emitted from D may be optically modulated in the AOM.

【００９５】さらに、上記実施の形態では単一の感光体
ドラムで構成される単色の複写機で実施したが、単一の
感光体ドラムで構成されるカラー複写機や、複数の感光
体ドラムで構成されるタンデム型複写機の他、プリン
タ、ＦＡＸや、これらの複合機などの画像形成装置にも
適用できる。Further, in the above-described embodiment, a single-color copying machine constituted by a single photosensitive drum is used. However, a color copying machine constituted by a single photosensitive drum or a plurality of photosensitive drums is used. The present invention can be applied not only to the tandem-type copying machine to be configured but also to an image forming apparatus such as a printer, a facsimile, or a multifunction peripheral thereof.

【００９６】[0096]

【発明の効果】以上のように本発明に係るマルチビーム
画像形成装置によれば、画素クロック信号に同期して光
変調されたＮ（２以上の整数）本の光ビームを副走査方
向に一定の間隔をおいて主走査することにより、像担持
体上に画像を形成するマルチビーム画像形成装置であっ
て、Ｎ本中の１本の光ビームに対する基準画素クロック
信号を生成する基準画素クロック信号生成手段と、前記
基準画素クロック信号に基づいて、残余の光ビームに対
する（Ｎ−１）個の残余画素クロック信号を生成するＰ
ＬＬ回路と、を備え、前記ＰＬＬ回路は、基準画素クロ
ック信号と（Ｎ−１）個の残余画素クロック信号各々と
の位相差を比較する位相比較手段を有し、位相比較手段
の比較の結果、残余画素クロック信号の基準画素クロッ
ク信号に対する相対的位相差を像担持体上における各光
ビームの書込位置が主走査方向に一致する場合における
位相差に制御するので、基準画素クロック信号と残余画
素クロックとの位相差を微細に調整することができ、Ｎ
本の光ビームの書込位置を主走査方向に高い精度で確実
に一致させることができ、ジッタをなくして画質を向上
させることができる。As described above, according to the multi-beam image forming apparatus according to the present invention, N (an integer of 2 or more) light beams modulated in synchronization with the pixel clock signal are kept constant in the sub-scanning direction. Is a multi-beam image forming apparatus that forms an image on an image carrier by performing main scanning at intervals of a reference pixel clock signal that generates a reference pixel clock signal for one of N light beams. Generating means for generating (N-1) remaining pixel clock signals for the remaining light beam based on the reference pixel clock signal;
LL circuit, wherein the PLL circuit has phase comparison means for comparing the phase difference between the reference pixel clock signal and each of the (N-1) remaining pixel clock signals, and the result of the comparison by the phase comparison means Since the relative phase difference between the residual pixel clock signal and the reference pixel clock signal is controlled to the phase difference when the writing position of each light beam on the image carrier coincides with the main scanning direction, the residual pixel clock signal and the residual pixel clock signal are The phase difference with the pixel clock can be finely adjusted, and N
The writing position of the light beam of the book can be surely matched with high accuracy in the main scanning direction, and the image quality can be improved by eliminating jitter.

【図面の簡単な説明】[Brief description of the drawings]

【図１】実施の形態１に係る複写機１の全体の構成を示
す図である。FIG. 1 is a diagram showing an overall configuration of a copying machine 1 according to a first embodiment.

【図２】図１の露光走査部３０Ａの構成を示す図であ
る。FIG. 2 is a diagram showing a configuration of an exposure scanning unit 30A of FIG.

【図３】図２に示すＶＣＯ３０３ａ，３０３ｂの入力電
圧と、発振周波数との関係を示す図である。FIG. 3 is a diagram showing a relationship between input voltages of VCOs 303a and 303b shown in FIG. 2 and an oscillation frequency.

【図４】図２に示す位相比較装置３０５およびＬＰＦ３
０９の位相比較特性を示す波形図である。FIG. 4 is a diagram showing a phase comparator 305 and an LPF 3 shown in FIG. 2;
FIG. 9 is a waveform chart showing a phase comparison characteristic of No. 09.

【図５】レーザビームＬＢ１，ＬＢ２の主走査方向位置
ずれ補正シーケンスを示すシーケンス図である。FIG. 5 is a sequence diagram illustrating a sequence of correcting a positional shift of the laser beams LB1 and LB2 in the main scanning direction.

【図６】レーザビームＬＢ１，ＬＢ２の主走査方向位置
ずれ補正の前後の様子を示す波形図である。FIG. 6 is a waveform diagram showing a state before and after correction of positional deviation of the laser beams LB1 and LB2 in the main scanning direction.

【図７】画像形成に当たってＣＰＵ３０１が実行する書
込位置のずれ調整処理の動作を示すフローチャートであ
る。FIG. 7 is a flowchart illustrating an operation of a writing position shift adjustment process executed by a CPU 301 in image formation.

【図８】実施の形態２に係る複写機２の全体の構成を示
す図である。FIG. 8 is a diagram showing an overall configuration of a copying machine 2 according to a second embodiment.

【図９】図８の露光走査部３０Ｂの構成を示す図であ
る。9 is a diagram illustrating a configuration of an exposure scanning unit 30B of FIG.

【図１０】図８に示すＶＣＯ３５３ａ，３５３ｂの入力
電圧と、発振周波数との関係を示す図である。FIG. 10 is a diagram showing a relationship between input voltages of VCOs 353a and 353b shown in FIG. 8 and an oscillation frequency.

【図１１】図８に示す位相比較装置３５５ａ，３５５ｂ
およびＬＰＦ３５９ａ，３５９ｂの位相比較特性を示す
波形図である。FIG. 11 shows the phase comparison devices 355a and 355b shown in FIG.
FIG. 10 is a waveform chart showing phase comparison characteristics of LPFs 359a and 359b.

【図１２】レーザビームＬＢ１，ＬＢ２，ＬＢ３の主走
査方向位置ずれ補正シーケンスを示すシーケンス図であ
る。FIG. 12 is a sequence diagram showing a main scanning direction positional deviation correction sequence of the laser beams LB1, LB2, and LB3.

【図１３】レーザビームＬＢ１，ＬＢ２，ＬＢ３の主走
査方向位置ずれ補正の前後の様子を示す波形図である。FIG. 13 is a waveform diagram showing a state before and after correction of a positional shift of the laser beams LB1, LB2, LB3 in the main scanning direction.

【図１４】画像形成に当たってＣＰＵ３５１が実行する
書込位置のずれ調整処理の動作を示すフローチャートで
ある。FIG. 14 is a flowchart illustrating an operation of a writing position shift adjustment process executed by a CPU 351 in image formation.

【符号の説明】[Explanation of symbols]

１，２ 複写機 ３０Ａ，３０Ｂ 露光走査部 ３１ａ，３１ｂ，３１ｃ ＬＤ ３２ａ，３２ｂ，３２ｃ ＬＤ駆動回路 ４１ 感光体ドラム ３０１，３５１ ＣＰＵ ３０１ａ，３５１ａ，３５１ｃ Ｄ／Ａ変換器 ３０１ｂ，３５１ｂ，３５１ｄ Ａ／Ｄ変換器 ３０３ａ，３０３ｂ，３５３ａ，３５３ｂ
ＶＣＯ ３０５，３５５ａ，３５５ｂ 位相比較装置 ３０６，３０７，３５６ａ，３５６ｂ，３５７ａ，３５
７ｂ ２分周器 ３０８ 位相比較器 ３０９ ＬＰＦ ３１０，３６０ 不揮発メモリ ３５２ ＯＳＣ ＬＢ１，ＬＢ２，ＬＢ３ レーザビーム ＣＬＫ１，ＣＬＫ２，ＣＬＫ３ 画素クロック信号 Ｖｃｏｎｔ，Ｖｃｏｎｔ１，２ 制御電圧 Ｖａｖｇ，Ｖａｖｇ１，２ 平滑電圧1, 2 Copy machine 30A, 30B Exposure scanning section 31a, 31b, 31c LD 32a, 32b, 32c LD drive circuit 41 Photoconductor drum 301, 351 CPU 301a, 351a, 351c D / A converter 301b, 351b, 351d A / D converters 303a, 303b, 353a, 353b
VCOs 305, 355a, 355b Phase comparators 306, 307, 356a, 356b, 357a, 35
7b Frequency divider 308 Phase comparator 309 LPF 310, 360 Non-volatile memory 352 OSC LB1, LB2, LB3 Laser beam CLK1, CLK2, CLK3 Pixel clock signal Vcont, Vcont1, Control voltage Vavg, Vavg1, Smoothing voltage

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】 画素クロック信号に同期して光変調され
たＮ（２以上の整数）本の光ビームを副走査方向に一定
の間隔をおいて主走査することにより、像担持体上に画
像を形成するマルチビーム画像形成装置であって、 Ｎ本中の１本の光ビームに対する基準画素クロック信号
を生成する基準画素クロック信号生成手段と、 前記基準画素クロック信号に基づいて、残余の光ビーム
に対する（Ｎ−１）個の残余画素クロック信号を生成す
るＰＬＬ回路と、を備え、 前記ＰＬＬ回路は、 基準画素クロック信号と（Ｎ−１）個の残余画素クロッ
ク信号各々との位相差を比較する位相比較手段を有し、
位相比較手段の比較の結果、残余画素クロック信号の基
準画素クロック信号に対する相対的位相差を像担持体上
における各光ビームの書込位置が主走査方向に一致する
場合における位相差に制御することを特徴とするマルチ
ビーム画像形成装置。1. An N (integral or more) light beam light-modulated in synchronization with a pixel clock signal is main-scanned at a constant interval in a sub-scanning direction to form an image on an image carrier. A reference pixel clock signal generating means for generating a reference pixel clock signal for one of the N light beams, and a remaining light beam based on the reference pixel clock signal. And a PLL circuit for generating (N-1) residual pixel clock signals for the reference clock signal, wherein the PLL circuit compares a phase difference between the reference pixel clock signal and each of the (N-1) residual pixel clock signals. Phase comparing means,
As a result of the comparison by the phase comparing means, the relative phase difference of the residual pixel clock signal with respect to the reference pixel clock signal is controlled to the phase difference when the writing position of each light beam on the image carrier coincides with the main scanning direction. A multi-beam image forming apparatus. 【請求項２】 前記Ｎが２であって、 前記基準画素クロック信号生成手段は、 像担持体上における２本の光ビームの書込位置を主走査
方向に一致させる第１制御信号を出力する第１制御信号
出力手段と、 前記第１制御信号に応じた周波数の基準画素クロック信
号を生成する第１制御発振器と、 を備えることを特徴とする請求項１に記載のマルチビー
ム画像形成装置。2. The method according to claim 1, wherein N is 2, and the reference pixel clock signal generating means outputs a first control signal for making the writing positions of the two light beams on the image carrier coincide with each other in the main scanning direction. The multi-beam image forming apparatus according to claim 1, further comprising: a first control signal output unit; and a first control oscillator that generates a reference pixel clock signal having a frequency corresponding to the first control signal. 【請求項３】 前記第１制御信号出力手段は、 前記位相比較手段が比較した基準画素クロック信号と残
余画像クロック信号との位相差を検出する位相差検出手
段と、 前記位相差検出手段の検出値が画像形成開始時と２本の
光ビームの書込位置が主走査方向に一致している時とで
異なる場合、画像形成時における位相差検出手段の検出
値が２本の光ビームの書込位置が主走査方向に一致して
いる時の検出値と一致するように前記第１制御信号の値
を補正する第１制御信号補正手段と、 を備えることを特徴とする請求項２に記載のマルチビー
ム画像形成装置。3. The first control signal output unit includes: a phase difference detection unit that detects a phase difference between a reference pixel clock signal and a residual image clock signal compared by the phase comparison unit; and a detection unit that detects the phase difference. If the values are different between when the image formation is started and when the writing positions of the two light beams coincide with each other in the main scanning direction, the detection value of the phase difference detecting means at the time of image formation is two light beam writing values. 3. A first control signal correction unit that corrects the value of the first control signal so as to match a detection value when the scanning position matches the main scanning direction. 4. Multi-beam image forming apparatus. 【請求項４】 前記基準画素クロック信号の周波数は、
固定されており、 前記ＰＬＬ回路は、 入力される第２制御信号に応じて、生成する残余画素ク
ロック信号の周波数を制御する第２制御発振器と、 前記位相比較手段が比較した両信号の位相差をモニタす
る位相差モニタ手段と、 前記位相差モニタ手段のモニタ結果に基づいて、残余画
素クロック信号の基準画素クロック信号に対する位相差
が各光ビームの書込位置が主走査方向に一致する場合に
おける位相差を保持するような前記第２制御信号を出力
する第２制御信号出力手段と、 を備えることを特徴とする請求項１に記載のマルチビー
ム画像形成装置。4. The frequency of the reference pixel clock signal is
The PLL circuit includes: a second control oscillator that controls a frequency of a residual pixel clock signal to be generated according to an input second control signal; and a phase difference between the two signals compared by the phase comparison unit. Phase difference monitoring means for monitoring the phase difference of the remaining pixel clock signal with respect to the reference pixel clock signal based on the monitoring result of the phase difference monitoring means when the writing position of each light beam matches the main scanning direction. 2. The multi-beam image forming apparatus according to claim 1, further comprising: a second control signal output unit that outputs the second control signal so as to maintain a phase difference. 3. 【請求項５】 前記第２制御信号出力手段は、前記位相
差モニタ手段のモニタ結果が画像形成開始時と各光ビー
ムの書込位置が主走査方向に一致している時とで異なる
場合、画像形成時における位相差モニタ手段のモニタ結
果が各光ビームの書込位置が主走査方向に一致している
時のモニタ結果と一致するように前記第２制御信号の値
を補正する第２制御信号補正手段を備えることを特徴と
する請求項４に記載のマルチビーム画像形成装置。5. The second control signal output means, when a monitoring result of the phase difference monitoring means is different at the start of image formation and at the time when the writing position of each light beam coincides with the main scanning direction. Second control for correcting the value of the second control signal so that the monitoring result of the phase difference monitoring means during image formation matches the monitoring result when the writing position of each light beam matches the main scanning direction. The multi-beam image forming apparatus according to claim 4, further comprising a signal correction unit. 【請求項６】 前記位相比較手段は、２つの画素クロッ
ク信号をそれぞれＭ（２以上の整数）分周する分周手段
を有し、Ｍ分周された２つの画素クロック信号の周波数
の差および位相差を比較することを特徴とする請求項１
ないし５のいずれかに記載のマルチビーム画像形成装
置。6. The phase comparing means includes frequency dividing means for dividing each of two pixel clock signals by M (an integer of 2 or more). 2. The method according to claim 1, wherein the phase difference is compared.
6. The multi-beam image forming apparatus according to any one of claims 5 to 5.
JP10294289A 1998-10-15 1998-10-15 Multibeam image forming device Pending JP2000121971A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10294289A JP2000121971A (en) 1998-10-15 1998-10-15 Multibeam image forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10294289A JP2000121971A (en) 1998-10-15 1998-10-15 Multibeam image forming device

Publications (1)

Publication Number Publication Date
JP2000121971A true JP2000121971A (en) 2000-04-28

Family

ID=17805781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10294289A Pending JP2000121971A (en) 1998-10-15 1998-10-15 Multibeam image forming device

Country Status (1)

Country Link
JP (1) JP2000121971A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224378B2 (en) * 2003-01-23 2007-05-29 Ricoh Company, Ltd. Method and apparatus for optical recording and image forming capable of correcting a magnification error in scanning
US7573494B2 (en) 2003-02-28 2009-08-11 Ricoh Company, Ltd. Image forming apparatus, an optical scanning apparatus and an image forming method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224378B2 (en) * 2003-01-23 2007-05-29 Ricoh Company, Ltd. Method and apparatus for optical recording and image forming capable of correcting a magnification error in scanning
US7573494B2 (en) 2003-02-28 2009-08-11 Ricoh Company, Ltd. Image forming apparatus, an optical scanning apparatus and an image forming method

Similar Documents

Publication Publication Date Title
US6603116B2 (en) Method and apparatus for image forming with multiple laser beams
JP5821220B2 (en) Image forming apparatus and lighting time correction method
US7940422B2 (en) Image forming apparatus
US20040160506A1 (en) Method and apparatus for optical recording and image forming capable of correcting a magnification error in scanning
US7760222B2 (en) Image forming apparatus and method with improved capabilities of correcting image magnification error
US7499072B2 (en) Color image forming apparatus and image forming system therewith
JP2007249187A (en) Optical scanning device and image-forming device
JP2000071510A (en) Image forming apparatus
JP2021039285A (en) Image forming apparatus and image forming method
US10089559B2 (en) Scanner, image forming apparatus, and scanning method
US7130097B2 (en) Image forming apparatus
JP5549128B2 (en) Pixel clock generation apparatus, image forming apparatus, pixel clock generation method, and image forming method
JP2000121971A (en) Multibeam image forming device
JP2000198235A (en) Clock generator
JP4455084B2 (en) Image forming apparatus
JP2008281864A (en) Image forming apparatus
JP2006068927A (en) Light beam scanner, image forming apparatus, control method of light beam scanner, and portable storage medium
JP4770388B2 (en) Color image forming apparatus and control method thereof
JP4630675B2 (en) Image forming apparatus and image magnification correction method
US20090034999A1 (en) Image forming apparatus and control method thereof
JP2000131631A (en) Multi-beam image forming device
JP2008076422A (en) Image forming apparatus, control method, and program
JP2020148835A (en) Image forming apparatus and positional deviation correction method
JP2006175646A (en) Image forming system and image forming method
JPH1016307A (en) Image-forming apparatus and method for controlling the apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050524