JP2000108407A - 駆動回路およびこれを用いたプリンタ - Google Patents

Abstract

(57)【要約】 【課題】 待機時の消費電力を低減する。 【解決手段】 複数個のドライバＩＣ１００によりプリ
ンタのＬＥＤヘッド２０を構成する。ドライバＩＣ１０
０は、印刷データに従ってＬＥＤアレイ５０のＬＥＤを
個別に駆動するＬＥＤ駆動回路群５７と、印刷制御部か
ら入力された印刷データをＬＥＤ駆動回路群５７に転送
するシフトレジスタ回路５３およびラッチ回路群５４
と、ＬＥＤに対する駆動電流を制御するための制御電圧
を生成し、この制御電圧をＬＥＤ駆動回路群５７に入力
する制御電圧発生回路１０１とを備え、制御電圧発生回
路１０１に静止時電流パスを遮断または短絡する切替回
路設け、この切替回路をスタンバイモード制御信号ＳＴ
ＢＹ−Ｎにより制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、発光素子群、発
熱抵抗体群、表示素子群のような被駆動素子群を個別に
駆動する駆動回路に関し、さらにこのような駆動回路を
備えたプリンタに関する。

【０００２】

【従来の技術】上記のようなプリンタとしては、電子写
真プリンタがある。電子写真プリンタは、光源であるＬ
ＥＤヘッドから帯電した感光体ドラムに、印刷データに
応じて選択的に光を照射し、感光体ドラム上に静電潜像
を形成し、この静電潜像にトナーを付着させ、現像して
感光体ドラムにトナー像を形成し、このトナー像を用紙
に転写し、定着させるプリンタである。ＬＥＤヘッド
は、被駆動素子群となる複数のＬＥＤを配列したＬＥＤ
アレイと、これらのＬＥＤを個別に駆動するドライバＩ
Ｃ（駆動回路）とを備えている。

【０００３】図２１は従来の電子写真プリンタのブロッ
ク構成図である。また、図２２は従来の電子写真プリン
タの駆動タイミング図である。図２１の電子写真プリン
タは、印刷制御部１と、モータドライバ２および４と現
像転写プロセス用モータ３と、用紙送りモータ５と、用
紙吸入口センサ６と、用紙排出口センサ７と、用紙残量
センサ８と、用紙サイズセンサ９と、ＬＥＤヘッド１９
と、定着器２２と、定着器温度センサ２３と、帯電用高
圧電源２５と、転写用高圧電源２６と、現像器２７と、
転写器２８とを備えている。

【０００４】印刷制御部１は、マイクロプロセッサ、Ｒ
ＯＭ、ＲＡＭ、入出力ポート、タイマ等によって構成さ
れ、図示しない上位コントローラに従ってプリンタ全体
をシーケンス制御し、プリンタの印刷動作を制御する。
また、ＬＥＤヘッド１９は、それぞれ１ドット（ピクセ
ル）の印刷のために設けられたＬＥＤを複数個線上に配
列したものであり、ＬＥＤアレイチップおよびＬＥＤド
ライバＩＣ等により構成されている。

【０００５】まず、印刷制御部１は、上位コントローラ
から印刷指令信号ＳＧ１を受信すると、まず定着器温度
センサ２３によってヒータ２２ａを内蔵した定着器２２
が使用可能な温度範囲にあるか否かを検出し、使用可能
な温度範囲になければヒータ２２ａに通電し、使用可能
な温度まで定着器２２を加熱する。

【０００６】次に、印刷制御部１は、現像転写プロセス
用モータ（ＰＭ）３をモータドライバ２を介して回転さ
せ、図示しない感光体ドラムを回転させる。同時に、印
刷制御部１は、チャージ信号ＳＧＣによって帯電用電圧
電源２５をオンさせ、現像器２７をマイナス電位に帯電
させる。そして、セットされている図示しない用紙の有
無および種類を用紙残量センサ８、用紙サイズセンサ９
によって検出し、用紙送りモータ（ＰＭ）５をモータド
ライバ４を介して回転させ、用紙に合った用紙送りを開
始させる。ここで、用紙送りモータ５はモータドライバ
４を介して双方向に回転することが可能であり、印刷制
御部１は、最初に用紙送りモータ５を逆転させてセット
された用紙を用紙吸入ロセンサ６が検知するまで搬送さ
せる。続いて、用紙送りモータ５を正回転させて用紙を
プリンタ内部に搬送させる。

【０００７】次に、印刷制御部１は、用紙が印刷可能な
位置まで到達すると、上位コントローラに対してタイミ
ング信号ＳＧ３（主走査同期信号、副走査同期信号を含
む）を送信し、上位コントローラにおいてページごとに
編集されたビデオ信号ＳＧ２を受信する。

【０００８】そして、印刷制御部１は、ＬＥＤヘッド１
９にクロック信号ＨＤ−ＣＬＫを送信し、受信したビデ
オ信号ＳＧ２を印刷データ信号ＨＤ−ＤＡＴＡとして順
次ＬＥＤヘッド１９内に転送し、１ライン分のデータ転
送が完了すると、ＬＥＤヘッド１９にラッチ信号ＨＤ−
ＬＯＡＤを送信し、印刷データ信号ＨＤ−ＤＡＴＡをＬ
ＥＤヘッド１９内に保持させる。なお、印刷制御部１
は、ビデオ信号ＳＧ２を印刷ラインごとに受信する。ま
た、印刷制御部１は、上位コントローラから次のライン
のビデオ信号ＳＧ２を受信している最中においても、Ｌ
ＥＤヘッド１９に保持した印刷データ信号ＨＤ−ＤＡＴ
Ａについて印刷できる。

【０００９】次に、印刷制御部１は、ＬＥＤヘッド１９
にストローブ信号ＨＤ−ＳＴＢ−Ｎを送信し、ＬＥＤヘ
ッド１９により、マイナス電位に帯電した感光体ドラム
上に印刷データ信号ＨＤ−ＤＡＴＡに応じた光を選択的
に照射させ、上記の感光体ドラム上に電位の上昇したド
ットからなる静電潜像を形成させ、現像部２７におい
て、マイナス電位に帯電した画像形成用のトナーを上記
電位の上昇した各ドットに吸引させて感光体ドラム上に
トナー像を形成させ、さらに転写信号ＳＧ４によって転
写用高圧電源２６をオンさせて転写器２８をプラス電位
に帯電させ、感光体ドラムと転写器２８の間を通過する
用紙上にトナー像を転写させる。

【００１０】次に、印刷制御部１は、用紙送りモータ５
により、上記転写されたトナー像を有する用紙を、ヒー
タ２２ａを内蔵する定着器２２に搬送してこれに当接さ
せ、定着器２２が発生する熱によりトナー像を用紙に定
着させ、この定着させた画像を有する用紙をさらに搬送
させ、用紙排出口センサ７を通過させてプリンタ外部に
排出させる。以後、上記の動作を繰り返す。なお、印刷
制御部１は、用紙サイズセンサ９、用紙吸入ロセンサ６
の検知に対応して、用紙が転写器２８を通過している間
だけ転写用高圧電源２６からの電圧を転写器２８に印加
する。そして、印刷が終了し、用紙が用紙排出口センサ
７を通過すると、帯電用高圧電源２５による現像器２７
への電圧印加を終了し、同時に現像転写プロセス用モー
タ３の回転を停止させる。

【００１１】次に、図２１の電子写真プリンタにおける
ＬＥＤヘッド１９の構成について説明する。図２３は従
来のＬＥＤヘッド１９の回路構成図である。なお、例え
ば、Ａ４サイズの用紙に１インチ当たり６００ドットの
解像度で印刷可能なプリンタでは、１ラインは４９９２
ドットからなる。図２３には、１ラインに４９９２ドッ
トを印刷する場合の回路構成を示してある。

【００１２】ＬＥＤヘッド１９は、フリップフロップ回
路ＦＦ１〜ＦＦ４９９２と、ラッチ回路ＬＴ１〜ＬＴ４
９９２と、プリバッファ回路Ｇ１〜Ｇ４９９２と、駆動
トランジスタ（ＰＭＯＳトランジスタ）Ｔｒ１〜Ｔｒ４
９９２と、ＬＥＤ ＬＤ１〜ＬＤ４９９２と、インバー
タＩＶ１〜ＩＶ２６（ＩＶ２〜ＩＶ２６は図示省略）
と、制御電圧発生回路ＣＶ１〜ＣＶ２６（ＣＶ２〜ＣＶ
２６は図示省略）とを備えている。また、ＬＥＤヘッド
１９には、印刷制御部１（図２１参照）から印刷データ
信号ＨＤ−ＤＡＴＡ、クロック信号ＨＤ−ＣＬＫ、ラッ
チ信号ＨＤ−ＬＯＡＤ、およびストローブ信号ＨＤ−Ｓ
ＴＢ−Ｎ（それぞれ図２２参照）が入力される。また、
ＬＥＤヘッド１９には、電源ＶＤＤが供給される。イン
バータＩＶ１〜ＩＶ２６は、負論理信号であるストロー
ブ信号ＨＤ−ＳＴＢ−Ｎを論理反転させる。

【００１３】フリップフロップ回路ＦＦ１〜ＦＦ４９９
２は、隣り合うフリップフロップ回路のデータ入力端子
Ｄと非反転データ出力端子Ｑとを相互に接続することに
よりカスケード接続されており、４９９２段のシフトレ
ジスタ回路を構成している。初段のフリップフロップ回
路ＦＦ１のデータ入力端子Ｄには、印刷データ信号ＨＤ
−ＤＡＴＡが入力される。また、フリップフロップ回路
ＦＦ１〜ＦＦ４９９２のクロック入力端子には、クロッ
ク信号ＨＤ−ＣＬＫが入力される。このシフトレジスタ
回路は、初段のフリップフロップ回路ＦＦ１に入力され
る印刷データ信号ＨＤ−ＤＡＴＡのビットデータをクロ
ック信号ＨＤ−ＣＬＫに同期して次段のフリップフロッ
プ回路に順次シフトさせ、１ライン分の印刷データ信号
ＨＤ−ＤＡＴＡに相当する４９９２ドット分のビットデ
ータをフリップフロップ回路ＦＦ１〜ＦＦ４９９２にそ
れぞれ格納する。

【００１４】ラッチ回路ＬＴｋ（ｋは１から４９９２ま
での任意の整数）のデータ入力端子Ｄは、フリップフロ
ップ回路ＦＦｋの非反転データ出力端子Ｑに接続されて
いる。また、ラッチ回路ＬＴ１〜ＬＴ４９９２のラッチ
入力端子Ｇには、ラッチ信号ＨＤ−ＬＯＡＤが入力され
る。このラッチ回路ＬＴｋは、ラッチ信号ＨＤ−ＬＯＡ
Ｄが入力されると、フリップフロップ回路ＦＦｋに格納
されたビットデータをラッチする。

【００１５】プリバッファ回路Ｇｋの第１の入力端子
は、ラッチ回路ＬＴｋの非反転データ出力端子Ｑに接続
されている。また、プリバッファ回路Ｇ１〜Ｇ４９９２
の第２の入力端子には、ストローブ信号ＨＤ−ＳＴＢ−
Ｎの反転信号が入力される。また、プリバッファ回路Ｇ
ｋの出力端子は、駆動トランジスタＴｒｋのゲート端子
に接続されている。このプリバッファ回路Ｇｋは、ラッ
チ回路ＬＴｋから出力される１ライン分の印刷データ信
号ＨＤ−ＤＡＴＡの第ｋドットのビットデータと、スト
ローブ信号ＨＤ−ＳＴＢ−Ｎの反転信号との論理積を生
成し、この論理積に従い、対応する駆動トランジスタＴ
ｒｋをオンさせる。

【００１６】駆動トランジスタＴｒｋのドレイン端子
は、ＬＥＤ ＬＤｋのアノード端子に接続されている。
また、駆動トランジスタＴｒ１〜Ｔｒ４９９２のソース
端子には、電源ＶＤＤが供給される。また、ＬＥＤ Ｌ
Ｄｋのカソード端子は接地されている。駆動トランジス
タＴｒｋがオンすると、対応するＬＥＤ ＬＤｋに駆動
電流が供給される。これにより、ストローブ信号ＨＤ−
ＳＴＢ−Ｎが入力されている期間において、ＬＥＤ Ｌ
Ｄ１〜ＬＤ４９９２が上記１ライン分のビットデータに
従って発光する。

【００１７】図２４はＬＥＤヘッド１９のブロック構成
図である。図２４において、ＬＥＤヘッド１９は、２６
個のＬＥＤアレイ５０（ＣＨＰ１〜ＣＨＰ２６）と、２
６個のドライバＩＣ５１（ＤＲＶ１〜ＤＲＶ２６）と、
基準電圧発生回路５２とを備えている。なお、図２３で
は基準電圧発生回路５２の図示を省略してあった。

【００１８】ＬＥＤアレイ５０は、１９２個のＬＥＤを
配列したものである。ここで、例えば、ＬＥＤアレイＣ
ＨＰ１の１９２個のＬＥＤは、図２３のＬＥＤ ＬＤ１
〜ＬＤ１９２に相当し、ＬＥＤアレイＣＨＰ２６の１９
２個のＬＥＤは、図２３のＬＥＤ ＬＤ４８０１〜ＬＤ
４９９２に相当する。

【００１９】ドライバＩＣ５１は、シフトレジスタ回路
５３と、ラッチ回路群５４と、インバータ５５と、論理
積回路群５６と、ＬＥＤ駆動回路群５７と、制御電圧発
生回路５８とを備えている。

【００２０】ここで、例えば、ドライバＩＣ ＤＲＶ１
においては、シフトレジスタ回路５３は図２３のフリッ
プフロップ回路ＦＦ１〜ＦＦ１９２に相当し、ラッチ回
路群５４は図２３のラッチ回路ＬＴ１〜ＬＴ１９２に相
当し、インバータ５５は図２３のインバータＩＶ１に相
当し、制御電圧発生回路５８は図２３の制御電圧発生回
路ＣＶ１に相当する。また、論理積回路群５６およびＬ
ＥＤ駆動回路群５７は、図２３のプリバッファ回路Ｇ１
〜Ｇ１９２および駆動トランジスタＴｒ１〜Ｔｒ１９２
に相当する。同様に、ドライバＩＣ ＤＲＶ２６におい
ては、シフトレジスタ回路５３は図２３のフリップフロ
ップ回路ＦＦ４８０１〜ＦＦ４９９２に相当し、ラッチ
回路群５４は図２３のラッチ回路ＬＴ４８０１〜ＬＴ４
９９２に相当し、インバータ５５は図２３のインバータ
ＩＶ２６に相当し、制御電圧発生回路５８は図２３の制
御電圧発生回路ＣＶ２６に相当する。また、論理積回路
群５６およびＬＥＤ駆動回路群５７は、図２３のプリバ
ッファ回路Ｇ４８０１〜Ｇ４９９２および駆動トランジ
スタＴｒ４８０１〜Ｔｒ４９９２に相当する。

【００２１】シフトレジスタ回路５３は、１９２個のフ
リップフロップ回路ＦＦ１〜ＦＦ１９２をカスケード接
続したものである。また、ドライバＩＣ ＤＲＶ１〜Ｄ
ＲＶ２６のシフトレジスタ回路５３はカスケード接続さ
れている。また、ラッチ回路群５４は、１９２個のラッ
チ回路ＬＴ１〜ＬＴ１９２から構成され、ラッチ信号Ｈ
Ｄ−ＬＯＡＤが入力されると、シフトレジスタ回路５３
に格納された印刷データ信号ＨＤ−ＤＡＴＡの１９２ド
ット分のビットデータをラッチする。また、インバータ
５５は、負論理信号であるストローブ信号ＨＤ−ＳＴＢ
−Ｎ（図２２参照）を論理反転させる。また、論理積回
路群５６およびＬＥＤ駆動回路群５７は、１９２個のプ
リバッファ回路Ｇ１〜Ｇ１９２および１９２個の駆動ト
ランジスタＴｒ１〜Ｔｒ１９２から構成されている。論
理積回路群５６はプリバッファ回路Ｇ１〜Ｇ１９２の１
９２個のＡＮＤ回路ＡＤ１〜ＡＤ１９２から構成されて
いる。ＬＥＤ駆動回路群５７は、それぞれ駆動トランジ
スタＴｒ１〜Ｔｒ１９２を備えた１９２個のＬＥＤ駆動
回路ＬＤＶ１〜ＬＤＶ１９２から構成される。

【００２２】基準電圧発生回路５２は、基準電圧ＶＲＥ
Ｆを生成し、この基準電圧ＶＲＥＦをドライバＩＣ Ｄ
ＲＶ１〜ＤＲＶ２６の制御電圧発生回路５８に供給す
る。また、制御電圧発生回路５８は、ＬＥＤ駆動回路群
５７がＬＥＤアレイ５０に供給する駆動電流の値を制御
するための制御電圧を生成し、この制御電圧をＬＥＤ駆
動回路群５７に供給する。

【００２３】図２５は制御電圧発生回路５８およびプリ
バッファ回路Ｇｉ（ｉは１から１９２までの任意の整
数）ならびにＬＥＤ駆動回路ＬＤＶｉの回路構成図であ
る。

【００２４】プリバッファ回路Ｇｉは、ＡＮＤ回路ＡＤ
ｉと、ＰＭＯＳトランジスタＴＰｉと、ＮＭＯＳトラン
ジスタＴＮｉとを備えている。また、ＬＥＤ駆動回路Ｌ
ＤＶｉは、駆動トランジスタ（ＰＭＯＳトランジスタ）
Ｔｒｉと、ＰＭＯＳトランジスタＴＰｉと、ＮＭＯＳト
ランジスタＴＮｉとを備えている。

【００２５】ＡＮＤ回路ＡＤｉには、ラッチ回路ＬＴｉ
の出力信号（印刷データ信号ＨＤ−ＤＡＴＡのビットデ
ータ）と、インバータ５５の出力信号（正論理のストロ
ーブ信号ＨＤ−ＳＴＢ−Ｐ）とが入力される。ＡＮＤ回
路ＡＤｉの出力端子は、ＰＭＯＳトランジスタＴＰｉの
ゲート端子およびＮＭＯＳトランジスタＴＮｉのゲート
端子に接続されている。このＡＮＤ回路ＡＤｉは、印刷
データ信号ＨＤ−ＤＡＴＡのビットデータとストローブ
信号ＨＤ−ＳＴＢ−Ｐとの論理積を生成する。

【００２６】ＰＭＯＳトランジスタＴＰｉのソース端子
には電源ＶＤＤが供給され、ＮＭＯＳトランジスタＴＮ
ｉのソース端子には制御電圧発生回路５８から制御電圧
Ｖｃｏｎｔが供給される。ＰＭＯＳトランジスタＴＰｉ
のドレイン端子およびＮＭＯＳトランジスタＴＮｉのド
レイン端子は、駆動トランジスタＴｒｉのゲート端子に
接続されている。ＰＭＯＳトランジスタＴＰｉとＮＭＯ
ＳトランジスタＴＮｉとはインバータを構成している。

【００２７】制御電圧発生回路５８は、演算増幅器６０
と、ＰＭＯＳトランジスタ６１と、抵抗Ｒｒｅｆとを備
えている。

【００２８】演算増幅器６０の反転入力端子（−入力端
子）には基準電圧回路５２からの基準電圧ＶＲＥＦが入
力され、演算増幅器６０の非反転入力端子（＋入力端
子）は抵抗Ｒｒｅｆの一端に接続されている。また、演
算増幅器６０の出力端子は、制御電圧Ｖｃｏｎｔの生成
端子であり、ＬＥＤ駆動回路ＬＤＶｉ（プリバッファ回
路Ｇｉ）のＮＭＯＳトランジスタＴＮｉのソース端子に
接続されている。

【００２９】ＰＭＯＳトランジスタ６１は、ゲート長が
駆動トランジスタ（ＰＭＯＳトランジスタ）Ｔｒｉと相
等しいサイズとなるように形成されている。ＰＭＯＳト
ランジスタ６１のソース端子は電源ＶＤＤに接続され、
ＰＭＯＳトランジスタ６１のゲート端子は演算増幅器６
０の出力端子に接続され、ＰＭＯＳトランジスタ６１の
ドレイン端子は演算増幅器６０の非反転入力端子に接続
されている。ＰＭＯＳトランジスタ６１のドレイン端子
および演算増幅器６０の非反転入力端子は、抵抗Ｒｒｅ
ｆを介してグランドに接続されている。

【００３０】この制御電圧発生回路５８は、演算増幅器
６０と、ＰＭＯＳトランジスタ６１と、抵抗Ｒｒｅｆと
によりフィードバック制御回路を構成しており、ＬＥＤ
駆動回路群５７のＬＥＤ駆動回路ＬＤＶ１〜ＬＤＶ１９
２がＬＥＤアレイ５０のＬＥＤ ＬＤ１〜ＬＤ１９２に
供給する駆動電流の値を一定にするための制御電圧Ｖｃ
ｏｎｔを生成し、この制御電圧ＶｃｏｎｔをＬＥＤ駆動
回路ＬＤＶ１〜ＬＤＶ１９２（プリバッファ回路Ｇ１〜
Ｇ１９２）に供給する。なお、抵抗ＲｒｅｆおよびＰＭ
ＯＳトランジスタ６１に流れる電流Ｉｒｅｆは、電源Ｖ
ＤＤの電圧によらず基準電圧ＶＲＥＦと抵抗Ｒｒｅｆの
値のみにより決定される。

【００３１】上記のプリバッファ回路Ｇｉは、印刷デー
タ信号ＨＤ−ＤＡＴＡのビットデータおよびストローブ
信号ＨＤ−ＳＴＢ−ＰがともにＨｉｇｈレベルのとき、
駆動トランジスタＴｒｉのゲート端子に制御電圧Ｖｃｏ
ｎｔを供給し、駆動トランジスタＴｒｉをオンさせ、駆
動トランジスタＴｒｉからＬＥＤ ＬＤｉに電流Ｉｒｅ
ｆに応じた値の駆動電流を供給させる。

【００３２】図２６は演算増幅器６０の回路構成図であ
る。図２６において、演算増幅器６０は、抵抗７０と、
ＰＭＯＳトランジスタ７１〜７５と、ＮＭＯＳトランジ
スタ７６〜７８と、コンデンサ７９とを備えている。

【００３３】抵抗７０と、ＰＭＯＳトランジスタ７１と
は、ＰＭＯＳトランジスタ７２および７３に供給するゲ
ートバイアス電圧ＶＢを生成するバイアス電圧発生回路
を構成している。ＰＭＯＳトランジスタ７１のソース端
子は電源ＶＤＤに接続されている。また、ＰＭＯＳトラ
ンジスタ７１のゲート端子とドレイン端子とは、互いに
接続され、ゲートバイアス電圧ＶＢの生成端子となり、
抵抗７０を介してグランドに接続されている。

【００３４】また、ＰＭＯＳトランジスタ７２，７４、
７５と、ＮＭＯＳトランジスタ７６，７７とは、差動増
幅回路を構成している。ＰＭＯＳトランジスタ７２のゲ
ート端子はＰＭＯＳトランジスタ７１のゲート端子およ
びドレイン端子（ゲートバイアス電圧ＶＢの生成端子）
に接続され、ＰＭＯＳトランジスタ７２のソース端子は
電源ＶＤＤに接続され、ＰＭＯＳトランジスタ７２のド
レイン端子はＰＭＯＳトランジスタ７４のソース端子お
よびＰＭＯＳトランジスタ７５のソース端子に接続され
ている。

【００３５】ＰＭＯＳトランジスタ７４のゲート端子は
演算増幅回路６０の反転入力端子（−入力端子）となっ
ており、ＰＭＯＳトランジスタ７５のゲート端子は演算
増幅器６０の非反転入力端子（＋入力端子）となってい
る。ＰＭＯＳトランジスタ７４のドレイン端子はＮＭＯ
Ｓトランジスタ７６のドレイン端子およびゲート端子な
らびにＮＭＯＳトランジスタ７７のゲート端子に接続さ
れている。ＰＭＯＳトランジスタ７５のドレイン端子は
ＮＭＯＳトランジスタ７７のドレイン端子に接続されて
いる。ＮＭＯＳトランジスタ７６のソース端子およびＮ
ＭＯＳトランジスタ７７のソース端子は、それぞれグラ
ンドに接続されている。

【００３６】また、ＰＭＯＳトランジスタ７３と、ＮＭ
ＯＳトランジスタ７８と、コンデンサ７９とは、上記差
動増幅回路の出力電圧を増幅し、演算増幅器６０の出力
端子から出力する増幅回路を構成している。ＰＭＯＳト
ランジスタ７３のゲート端子はＰＭＯＳトランジスタ７
１のゲート端子およびドレイン端子（ゲートバイアス電
圧ＶＢの生成端子）に接続され、ＰＭＯＳトランジスタ
７３のソース端子は電源ＶＤＤに接続され、ＰＭＯＳト
ランジスタ７３のドレイン端子はＮＭＯＳトランジスタ
７８のドレイン端子に接続されている。ＮＭＯＳトラン
ジスタ７８のゲート端子はＰＭＯＳトランジスタ７５の
ドレイン端子に接続され、ＮＭＯＳトランジスタ７８の
ソース端子はグランドに接続されている。ＮＭＯＳトラ
ンジスタ７８のゲート端子とドレイン端子の間にはコン
デンサ７９が設けられている。ＰＭＯＳトランジスタ７
３のドレイン端子とＮＭＯＳトランジスタ７８のドレイ
ン端子との接続ノードは、演算増幅回路６０の出力端子
となっている。

【００３７】

【発明が解決しようとする課題】図２６の演算増幅器６
０は、ＰＭＯＳトランジスタ７１〜７３が電流源として
常に飽和領域で動作しているため、常に直流電流Ｉ１，
Ｉ２，Ｉ３が流れる構成である。このように、従来のド
ライバＩＣが静止時においても電源電流が流れる構成で
あるために、従来のドライバＩＣおよびこれを用いたプ
リンタには以下に説明する問題があった。

【００３８】第１の問題は、ドライバＩＣ単体でのテス
ト工程において、ＩＤＤｑテストの実施が困難であり、
様々な条件で様々なテストをしなければならないので、
テスト時間が長くなり、コストが高くなるという問題で
ある。

【００３９】ＩＣの一般的なテスト手法としては、ファ
ンクションテストと呼ばれる、ＩＣの入力端子にテスト
パターンを入力し、その出力端子が回路の論理通りの正
しい値を出力しているか判定する手法がとられている。
従って、このテストにおいて、回路に故障個所がある場
合には、出力端子からは期待される値とは異なる信号が
出力されることになる。しかし近年、半導体プロセスの
微細化が進展し、回路の大規模化が進むに従い、ＩＣの
テストにおいて、ＩＤＤｑテストが採用されることが多
くなってきている。

【００４０】以下にＩＤＤｑテストについて、簡単に説
明する。ＣＭＯＳ回路は、信号が変化するときには電流
が流れるが、信号が変化しない静止時においては、電源
（ＶＤＤ）とグランドの間に電流パスがなく、数［ｐ
Ａ］から数［μＡ］の電流しか流れない。ＩＤＤｑテス
トとは、このようなＣＭＯＳ回路の特性を利用し、静止
時における電源電流を測定し、電源電流の僅かな増加を
判別することにより、隣接配線間の短絡故障などのＩＣ
内部の故障を効率的に検出するという手法である。

【００４１】しかし、従来のドライバＩＣのように、静
止時にも電源電流が流れる構成であると、電源電流の僅
かな増加を判別することが困難になり、従ってＩＤＤｑ
テストでは故障を検出できない。

【００４２】第２の問題は、プリンタのＬＥＤヘッド
は、多数のドライバＩＣを配列して構成されているた
め、個々のドライバＩＣの静止時消費電流が僅かであっ
たとしても、ＬＥＤヘッド全体での消費電力は無視でき
ないものとなり、プリンタの待機時消費電力を増大させ
るという問題である。

【００４３】近年の地球環境保護に関する意識の高まり
に対応して通商産業省が制定した、国際エネルギースタ
ープログラムにおいても、情報処理装置の待機時消費電
力の許容値などが規定されている。一例として、プリン
タやファクシミリ装置の待機時消費電力は、１分当たり
の印刷枚数が７枚以下の装置において、１５［Ｗ］以下
とすることが求められている。

【００４４】本発明は、このような従来の問題を解決す
るものであり、静止時に電流がほとんど流れず、ＩＤＤ
ｑテストが可能な駆動回路を提供することを目的とす
る。また、待機時消費電力を低減できるプリンタを提供
することを目的とする。

【００４５】

【課題を解決するための手段】上記の目的を達成するた
めに本発明の駆動回路は、駆動データに従って被駆動素
子群を個別に駆動する駆動出力回路群と、外部から入力
された駆動データを前記駆動出力回路群に転送する転送
回路と、前記被駆動素子群に対する駆動電流を制御する
ための制御電圧を生成し、この制御電圧を前記駆動出力
回路群に入力する制御電圧発生回路と、前記制御電圧発
生回路を含む構成回路の静止時電流パスを遮断または短
絡する切替回路と、外部からスタンバイモード実施命令
が入力されているときに、前記静止時電流パスを遮断す
るように、前記切替回路を制御する制御回路とを備えた
ことを特徴とするものである。

【００４６】また、本発明のプリンタは、ＩＣチップ化
された本発明の駆動回路を複数個備え、前記スタンバイ
モード実施命令を生成し、このスタンバイモード実施命
令を前記駆動回路に入力する印刷制御部を備えたことを
特徴とするものである。

【００４７】

【発明の実施の形態】第１の実施形態 第１の実施形態は、スタンバイモード（待機モード）の
ときに静止時電流パスを遮断する切替回路をドライバＩ
Ｃに設け、この切替回路を制御するスタンバイモード制
御信号を印刷制御部からドライバＩＣに入力するように
したものである。

【００４８】図２は本発明の第１の実施形態の電子写真
プリンタのブロック構成図である。なお、図２におい
て、図２１と同じものには同じ符号を付してある。図２
の電子写真プリンタは、図２１の従来の電子写真プリン
タにおいて、印刷制御部１を印刷制御部１０とし、ＬＥ
Ｄヘッド１９をＬＥＤヘッド２０としたものである。印
刷制御部１０は、図２１の印刷制御部１において、スタ
ンバイモードのときにＬＥＤヘッドにスタンバイモード
制御信号ＳＴＢＹ−Ｎを入力するようにしたものであ
る。

【００４９】図１はＬＥＤヘッド２０のブロック構成図
である。なお、図１において、図２４と同じものには同
じ符号を付してある。ＬＥＤヘッド２０は、２６個のＬ
ＥＤアレイ５０と、２６個のドライバＩＣ１００と、基
準電圧発生回路５２とを備えている。つまり、ＬＥＤヘ
ッド２０は、図２４のＬＥＤヘッド１９において、ドラ
イバＩＣ５１をドライバＩＣ１００としたものである。

【００５０】ドライバＩＣ１００は、シフトレジスタ回
路５３と、ラッチ回路群５４と、インバータ５５と、論
理積回路群５６と、ＬＥＤ駆動回路群５７と、制御電圧
発生回路１０１とを備えている。つまり、ドライバＩＣ
１００は、図２４の従来のドライバＩＣ５１において、
制御電圧発生回路５８を制御電圧発生回路１０１とした
ものである。また、ドライバＩＣ１００には、印刷制御
部１０（図２参照）から印刷データ信号ＨＤ−ＤＡＴ
Ａ、クロック信号ＨＤ−ＣＬＫ、ラッチ信号ＨＤ−ＬＯ
ＡＤ、ストローブ信号ＨＤ−ＳＴＢ−Ｎ、およびスタン
バイモード制御信号ＳＴＢＹ−Ｎが入力される。スタン
バイモード制御信号ＳＴＢＹ−Ｎは、制御電圧発生回路
１０１に入力される。

【００５１】図３は制御電圧発生回路１０１およびプリ
バッファ回路ＧｉならびにＬＥＤ駆動回路ＬＤＶｉの回
路構成図である。なお、図３において、図２５と同じも
のには同じ符号を付してある。制御電圧発生回路１０１
は、インバータ１０９と、演算増幅器１１０と、ＰＭＯ
Ｓトランジスタ６１，１１１と、抵抗Ｒｒｅｆとを備え
ている。つまり、制御電圧発生回路１０１は、図２５の
制御電圧発生回路５８において、演算増幅器６０を演算
増幅器１１０とし、インバータ１０９と、ＰＭＯＳトラ
ンジスタ１１１とを設けたものである。

【００５２】インバータ１０９の入力端子には、印刷制
御部１０（図２参照）からの負論理のスタンバイモード
制御信号ＳＴＢＹ−Ｎが入力される。また、インバータ
１０９の出力端子は、演算増幅器１１０の制御入力端子
およびＰＭＯＳトランジスタ１１１のゲート端子に接続
されている。このインバータ１０９は、負論理のスタン
バイモード制御信号ＳＴＢＹ−Ｎを論理反転させ、正論
理のスタンバイモード制御信号ＳＴＢＹ−Ｐを生成す
る。

【００５３】演算増幅器１１０は、反転入力端子（−入
力端子）と、非反転入力端子（＋入力端子）と、制御入
力端子と、制御電圧Ｖｃｏｎｔの生成端子となる出力端
子とを備えている。演算増幅器１１０の反転入力端子に
は基準電圧回路５２（図１参照）からの基準電圧ＶＲＥ
Ｆが入力され、非反転入力端子は抵抗Ｒｒｅｆの一端に
接続され、制御入力端子にはインバータ１０９からの正
論理のスタンバイモード制御信号ＳＴＢＹ−Ｐが入力さ
れる。また演算増幅器１１０の出力端子は、ＬＥＤ駆動
回路ＬＤＶｉ（プリバッファ回路Ｇｉ）のＮＭＯＳトラ
ンジスタＴＮｉのソース端子に接続されている。

【００５４】ＰＭＯＳトランジスタ６１のゲート端子は
演算増幅器１１０の出力端子に接続され、ソース端子は
電源ＶＤＤに接続され、ドレイン端子はＰＭＯＳトラン
ジスタ１１１を介して演算増幅器１１０の非反転入力端
子に接続されている。演算増幅器１１０の非反転入力端
子は、抵抗Ｒｒｅｆを介してグランドに接続されてい
る。

【００５５】ＰＭＯＳトランジスタ１１１は、ＰＭＯＳ
トランジスタ６１と抵抗Ｒｒｅｆとの間を短絡／遮断す
るスイッチトランジスタであり、ＰＭＯＳトランジスタ
１１１のソース端子はＰＭＯＳトランジスタ６１のドレ
イン端子に接続され、ＰＭＯＳトランジスタ１１１のド
レイン端子は抵抗Ｒｒｅｆの一端（演算増幅器１１０の
非反転入力端子）に接続され、ＰＭＯＳトランジスタ１
１１のゲート端子にはインバータ１０９からのスタンバ
イモード制御信号ＳＴＢＹ−Ｐが入力される。

【００５６】この制御電圧発生回路１０１は、演算増幅
器１１０と、ＰＭＯＳトランジスタ６１，１１１と、抵
抗Ｒｒｅｆとによりフィードバック制御回路を構成して
おり、ＬＥＤ駆動回路群５７のＬＥＤ駆動回路ＬＤＶ１
〜ＬＤＶ１９２がＬＥＤアレイ５０のＬＥＤ ＬＤ１〜
ＬＤ１９２に供給する駆動電流の値を一定に保持すると
ともに、一律に調整するための制御電圧Ｖｃｏｎｔを生
成し、この制御電圧ＶｃｏｎｔをＬＥＤ駆動回路ＬＤＶ
１〜ＬＤＶ１９２（プリバッファＧ１〜Ｇ１９２）に供
給する。さらに、制御電圧発生回路１０１は、スタンバ
イモード制御信号ＳＴＢＹ−Ｐに従い、ＰＭＯＳトラン
ジスタ６１と抵抗Ｒｒｅｆによる静止時電流パス、およ
び演算増幅器１１０内部の静止時電流パスを遮断する。

【００５７】図４は演算増幅器１１０の回路構成図であ
る。なお、図４において、図２６と同じものには同じ符
号を付してある。演算増幅器１１０は、抵抗７０と、Ｐ
ＭＯＳトランジスタ７１〜７５，１１２と、ＮＭＯＳト
ランジスタ７６〜７８，１１３，１１４と、コンデンサ
７９と、インバータ１１５、１１６とを備えている。つ
まり、演算増幅器１１０は、図２６の演算増幅器６０
に、ＰＭＯＳトランジスタ１１２と、ＮＭＯＳトランジ
スタ１１３，１１４と、インバータ１１５、１１６とを
設けたものである。

【００５８】インバータ１１５の入力端子は、演算増幅
器１１０の制御入力端子になっていおり、インバータ１
０９からのスタンバイモード制御信号ＳＴＢＹ−Ｐが入
力される。また、インバータ１１５の出力端子は、イン
バータ１１６の入力端子、ＰＭＯＳトランジスタ１１２
のゲート端子、およびＮＭＯＳトランジスタ１１３のゲ
ート端子に接続されている。インバータ１１６の出力端
子は、ＮＭＯＳトランジスタ１１４のゲート端子に接続
されている。インバータ１１５は、正論理のスタンバイ
モード制御信号ＳＴＢＹ−Ｐを論理反転させ、負論理の
スタンバイモード制御信号ＳＴＢＹ−Ｎを生成する。イ
ンバータ１１６は、インバータ１１５からのスタンバイ
モード制御信号ＳＴＢＹ−Ｎを論理反転させ、正論理の
スタンバイモード制御信号ＳＴＢＹ−Ｐを生成する。

【００５９】抵抗７０と、ＰＭＯＳトランジスタ７１，
１１２と、ＮＭＯＳトランジスタ１１３とは、ＰＭＯＳ
トランジスタ７２および７３に供給するゲートバイアス
電圧ＶＢを生成するバイアス電圧発生回路を構成してい
る。ＰＭＯＳトランジスタ７１のソース端子は電源ＶＤ
Ｄに接続されている。また、ＰＭＯＳトランジスタ７１
のゲート端子とドレイン端子とは、互いに接続され、ゲ
ートバイアス電圧ＶＢの生成端子となり、抵抗７０およ
びＮＭＯＳトランジスタ１１３を介してグランドに接続
されている。

【００６０】ＰＭＯＳトランジスタ１１２は、ＰＭＯＳ
トランジスタ７１に並列に設けられており、ＰＭＯＳト
ランジスタ７１のソース端子とドレイン端子の間を開放
／短絡するスイッチトランジスタであり、ＰＭＯＳトラ
ンジスタ１１２のソース端子はＰＭＯＳトランジスタ７
１のソース端子（電源ＶＤＤ）に接続され、ＰＭＯＳト
ランジスタ１１２のドレイン端子はＰＭＯＳトランジス
タ７１のドレイン端子（ゲートバイアス電圧ＶＢの生成
端子）に接続され、ＰＭＯＳトランジスタ１１２のゲー
ト端子にはインバータ１１５からのスタンバイモード制
御信号ＳＴＢＹ−Ｎが入力される。ＮＭＯＳトランジス
タ１１３は、抵抗７０とグランドの間を短絡／遮断する
スイッチトランジスタであり、ＮＭＯＳトランジスタ１
１３のドレイン端子は抵抗７０に接続され、ソース端子
はグランドに接続され、ＮＭＯＳトランジスタ１１３の
ゲート端子にはインバータ１１５からのスタンバイモー
ド制御信号ＳＴＢＹ−Ｎが入力される。

【００６１】また、ＰＭＯＳトランジスタ７２，７４、
７５と、ＮＭＯＳトランジスタ７６，７７とは、差動増
幅回路を構成している。ＰＭＯＳトランジスタ７２のゲ
ート端子はＰＭＯＳトランジスタ７１のゲート端子およ
びドレイン端子（ゲートバイアス電圧ＶＢの生成端子）
に接続され、ＰＭＯＳトランジスタ７２のソース端子は
電源ＶＤＤに接続され、ＰＭＯＳトランジスタ７２のド
レイン端子はＰＭＯＳトランジスタ７４のソース端子お
よびＰＭＯＳトランジスタ７５のソース端子に接続され
ている。

【００６２】ＰＭＯＳトランジスタ７４のゲート端子は
演算増幅回路１１０の反転入力端子（−入力端子）とな
っており、ＰＭＯＳトランジスタ７５のゲート端子は演
算増幅器１１０の非反転入力端子（＋入力端子）となっ
ている。ＰＭＯＳトランジスタ７４のドレイン端子はＮ
ＭＯＳトランジスタ７６のドレイン端子およびゲート端
子ならびにＮＭＯＳトランジスタ７７のゲート端子に接
続されている。ＰＭＯＳトランジスタ７５のドレイン端
子はＮＭＯＳトランジスタ７７のドレイン端子に接続さ
れている。ＮＭＯＳトランジスタ７６のソース端子およ
びＮＭＯＳトランジスタ７７のソース端子は、それぞれ
グランドに接続されている。

【００６３】また、ＰＭＯＳトランジスタ７３と、ＮＭ
ＯＳトランジスタ７８，１１４と、コンデンサ７９と
は、上記差動増幅回路の出力電圧を増幅し、演算増幅器
１１０の出力端子から出力する増幅回路を構成してい
る。ＰＭＯＳトランジスタ７３のゲート端子はＰＭＯＳ
トランジスタ７１のゲート端子およびドレイン端子（ゲ
ートバイアス電圧ＶＢの生成端子）に接続され、ＰＭＯ
Ｓトランジスタ７３のソース端子は電源ＶＤＤに接続さ
れ、ＰＭＯＳトランジスタ７３のドレイン端子はＮＭＯ
Ｓトランジスタ７８のドレイン端子に接続されている。
ＮＭＯＳトランジスタ７８のゲート端子はＰＭＯＳトラ
ンジスタ７５のドレイン端子に接続され、ＮＭＯＳトラ
ンジスタ７８のソース端子はグランドに接続されてい
る。ＮＭＯＳトランジスタ７８のゲート端子とドレイン
端子の間にはコンデンサ７９が設けられている。ＰＭＯ
Ｓトランジスタ７３のドレイン端子とＮＭＯＳトランジ
スタ７８のドレイン端子との接続ノードは、演算増幅回
路１１０の出力端子となっている。

【００６４】ＮＭＯＳトランジスタ１１４は、ＮＭＯＳ
トランジスタ７８に並列に設けられており、ＮＭＯＳト
ランジスタ７８のドレイン端子とソース端子の間を開放
／短絡するスイッチトランジスタであり、ＮＭＯＳトラ
ンジスタ１１４のドレイン端子はＮＭＯＳトランジスタ
７８のドレイン端子（演算増幅器１１０の出力端子）に
接続され、ＮＭＯＳトランジスタ１１４のソース端子は
ＮＭＯＳトランジスタ７８のソース端子（グランド）に
接続されている。また、ＮＭＯＳトランジスタ１１４の
ゲート端子にはインバータ１１６からのスタンバイモー
ド制御信号ＳＴＢＹ−Ｐが入力される。

【００６５】抵抗７０と、ＰＭＯＳトランジスタ７１〜
７３とは、カレントミラー回路を構成している。このカ
レントミラー回路において、ＰＭＯＳトランジスタ７１
は制御側電流源であり、ＰＭＯＳトランジスタ７２およ
び７３は、ＰＭＯＳトランジスタ７１のドレイン電流に
応じたドレイン電流を流す被制御側電流源である。ＰＭ
ＯＳトランジスタ１１２をオンさせ、ＰＭＯＳトランジ
スタ１１３をオフさせることにより、制御側電流源トラ
ンジスタをオフさせ、制御側電流源の静止時電流パスを
遮断すれば、同時に被制御側電流源トランジスタをオフ
させ、被制御側電流源の静止時電流パスを遮断できる。

【００６６】次に、第１の実施形態の電子写真プリンタ
の動作について説明する。図５は第１の実施形態の電子
写真プリンタにおいて印刷モードおよびスタンバイモー
ドを実行するときのタイミング図である。なお、図５に
おいて、図２２と同じものには同じ符号を付してある。

【００６７】印刷モードのときには、印刷制御部１０
は、スタンバイモード制御信号ＳＴＢＹ−ＮをＨｉｇｈ
レベルに保持している。印刷制御部１０は、クロック信
号ＨＤ−ＣＬＫを４９９２クロック発生して、４９９２
ビットからなる１ライン分の印刷データＨＤ−ＤＡＴＡ
をＬＥＤヘッド２０の２６個のドライバＩＣ１００のシ
フトレジスタ回路５３に転送し、ラッチ信号ＨＤ−ＬＯ
ＡＤをＨｉｇｈレベルにして、上記４９９２ビットの印
刷データをラッチ回路５４によりラッチさせ、負論理の
ストローブ信号ＨＤ−ＳＴＢ−ＮをＬｏｗレベルにし
て、ＬＥＤ駆動回路５７によりＬＥＤアレイ５０のＬＥ
Ｄを駆動させる。ストローブ信号ＨＤ−ＳＴＢ−ＮがＬ
ｏｗレベルとなる期間、ＬＥＤは駆動される。

【００６８】スタンバイモード制御信号ＳＴＢＹ−Ｎが
Ｈｉｇｈレベルである印刷モードのときには、図３およ
び図４において、スタンバイモード制御信号ＳＴＢＹ−
ＰはＬｏｗレベルとなる。つまり、インバータ１０９お
よび１１６の出力はＬｏｗレベル、インバータ１１５の
出力はＨｉｇｈレベルとなる。

【００６９】図４の演算増幅器１１０において、インバ
ータ１１５の出力がＨｉｇｈレベルなので、ＰＭＯＳト
ランジスタ１１２はオフしており、ＮＭＯＳトランジス
タ１１３はオンしている。また、インバータ１１６の出
力がＬｏｗレベルなので、ＮＭＯＳトランジスタ１１４
はオフしている。

【００７０】従って、スタンバイモード制御信号ＳＴＢ
Ｙ−ＮがＨｉｇｈレベルである印刷モードのときには、
演算増幅器１１０は、図２６の従来の演算増幅器６０と
同じ回路構成となり、演算増幅器６０と同じ回路動作を
する。つまり、演算増幅器１１０のＰＭＯＳトランジス
タ７１〜７３は、定電流源として飽和領域で動作してお
り、それぞれのトランジスタには、Ｉ１，Ｉ２，Ｉ３な
る電流が定常的に流れている。

【００７１】また、図３の制御電圧発生回路１０１にお
いて、インバータ１０９の出力がＬｏｗレベルなので、
ＰＭＯＳトランジスタ１１１はオンしている。従って、
印刷モードのときには、制御電圧発生回路１０１は、図
２６の従来の制御電圧発生回路５８と同じ回路構成とな
り、制御電圧発生回路５８と同じ回路動作をする。つま
り、制御電圧発生回路１０１のＰＭＯＳトランジスタ６
１および抵抗Ｒｒｅｆには、電流Ｉｒｅｆが定常的に流
れている。

【００７２】次に、印刷動作を終了し、プリンタをスタ
ンバイモードにする場合には、印刷制御部１０は、ＬＥ
Ｄヘッド２０のドライバＩＣ１００にスタンバイモード
実施命令を通知する。このスタンバイモード実施命令の
通知は、スタンバイモード制御信号ＳＴＢＹ―ＮをＬｏ
ｗレベルにすることによりなされる。

【００７３】スタンバイモード制御信号ＳＴＢＹ−Ｎが
Ｌｏｗレベルとなるスタンバイモードのときには、図３
および図４において、スタンバイモード制御信号ＳＴＢ
Ｙ−ＰはＨｉｇｈレベルとなる。

【００７４】図３の制御電圧発生回路１０１において、
インバータ１０９の出力がＨｉｇｈレベルになるので、
ＰＭＯＳトランジスタ１１１はオフする。これにより、
ＰＭＯＳ６１と抵抗Ｒｒｅｆとによる静止時電流パスが
遮断される。つまり、電流Ｉｒｅｆが遮断される。

【００７５】また、図４の演算増幅器１１０において、
インバータ１１５の出力がＬｏｗレベルになるので、Ｐ
ＭＯＳトランジスタ１１２はオンし、ＮＭＯＳトランジ
スタ１１３はオフする。また、インバータ１１６の出力
がＨｉｇｈレベルになるので、ＮＭＯＳトランジスタ１
１４はオンする。

【００７６】ＮＭＯＳトランジスタ１１３がオフするこ
とにより、ＰＭＯＳ７１と抵抗７０とによる静止時電流
パスが遮断される。つまり、電流Ｉ１が遮断される。さ
らに、ＰＭＯＳトランジスタ１１２がオンすることによ
り、ＰＭＯＳトランジスタ７１〜７３のゲート電位ＶＢ
は電源電位ＶＤＤまで上昇し、ＰＭＯＳトランジスタ７
１〜７３はオフする。これにより、ＰＭＯＳトランジス
タ７２，７３に流れる電流Ｉ２およびＩ３が遮断され
る。なお、ＮＭＯＳトランジスタ１１４をオンさせるこ
とにより、演算増幅器１１０の出力レベルをＬｏｗレベ
ルとし、その出力レベルが不定となることを防止してい
る。

【００７７】ＬＥＤヘッド２０の２６個のドライバＩＣ
１００がスタンバイモードになり、ドライバＩＣ１００
の静止時電流パスが上記のように遮断されているとき、
ＬＥＤヘッド２０の消費電流は数［μＡ］程度である。
なお、スタンバイモードであるときに、上位コントロー
ラからの印刷指令信号ＳＧ１（図２参照）を受信する
と、印刷制御部１０は、スタンバイ制御信号ＳＴＢＹ−
Ｎを再びＨｉｇｈレベルとし、プリンタを再び印刷モー
ドにする。

【００７８】このように第１の実施形態におけるドライ
バＩＣ１００によれば、スタンバイモードのときに静止
時電流パスを遮断する切替回路を設け、この切替回路を
制御するスタンバイモード制御信号をプリンタの印刷制
御部１０から入力するようにしたことにより、ドライバ
ＩＣの静止時電流を、ＣＭＯＳ構造のＩＣと同等に、ほ
とんどゼロにすることができる。これにより、ドライバ
ＩＣを製造したあとのテストにおいて、ＩＤＤｑテスト
による効率的なテストが可能となる。

【００７９】また、第１の実施形態のプリンタによれ
ば、複数個のドライバＩＣ１００によりＬＥＤヘッド２
０を構成することにより、待機時のＬＥＤヘッドの消費
電流をたかだか数［μＡ］程度にすることができ、これ
によりプリンタの待機時消費電力を低減することができ
る。

【００８０】第２の実施形態 第２の実施形態は、切替回路を制御するスタンバイモー
ド制御信号を、印刷制御部から入力されるストローブ信
号とラッチ信号の論理レベルに基づいて、ドライバＩＣ
内部で生成するようにしたものである。

【００８１】図６は本発明の第２の実施形態の電子写真
プリンタのブロック構成図である。なお、図６におい
て、図２１および図２と同じものには同じ符号を付して
ある。図６の電子写真プリンタは、図２１の従来の電子
写真プリンタにおいて、印刷制御部１を印刷制御部１１
とし、ＬＥＤヘッド１９をＬＥＤヘッド２１としたもの
である。印刷制御部１１は、図２１の印刷制御部１にお
いて、スタンバイモードのときに、ラッチ信号ＨＤ−Ｌ
ＯＡＤおよびストローブ信号ＨＤ−ＳＴＢ−Ｎを変化さ
せることにより、スタンバイモードをＬＥＤヘッドに通
知するようにしたものである。

【００８２】図７はＬＥＤヘッド２１のブロック構成図
である。なお、図７において、図１および図２４と同じ
ものには同じ符号を付してある。ＬＥＤヘッド２１は、
２６個のＬＥＤアレイ５０と、２６個のドライバＩＣ２
００と、基準電圧発生回路５２とを備えている。つま
り、ＬＥＤヘッド２１は、図２４のＬＥＤヘッド１９に
おいて、ドライバＩＣ５１をドライバＩＣ２００とした
ものである。

【００８３】ドライバＩＣ２００は、シフトレジスタ回
路５３と、ラッチ回路群５４と、論理積回路群５６と、
ＬＥＤ駆動回路群５７と、制御電圧発生回路２０１と、
ＮＯＲ回路２０２とを備えている。つまり、ドライバＩ
Ｃ２００は、図１のドライバＩＣ１００において、制御
電圧発生回路１０１を制御電圧発生回路２０１とし、イ
ンバータ５５をＮＯＲ回路２０２としたものである。ま
た、ドライバＩＣ２００には、印刷制御部１１（図６参
照）から印刷データ信号ＨＤ−ＤＡＴＡ、クロック信号
ＨＤ−ＣＬＫ、ラッチ信号ＨＤ−ＬＯＡＤ、ストローブ
信号ＨＤ−ＳＴＢ−Ｎが入力される。ラッチ信号ＨＤ−
ＬＯＡＤとストローブ信号ＨＤ−ＳＴＢ−Ｎとは、制御
電圧発生回路２０１にも入力される。ＮＯＲ回路２０２
は、ラッチＨＤ−ＬＯＡＤ信号と、負論理のストローブ
信号ＨＤ−ＳＴＢ−ＮとをＮＯＲ演算し、ＮＯＲ演算信
号を論理積回路群５６に入力する。

【００８４】図８は制御電圧発生回路２０１およびプリ
バッファ回路ＧｉならびにＬＥＤ駆動回路ＬＤＶｉの回
路構成図である。なお、図８において、図３および図２
５と同じものには同じ符号を付してある。

【００８５】ＡＮＤ回路ＡＤｉは、ラッチ回路ＬＴｉの
出力信号（印刷データ信号ＨＤ−ＤＡＴＡのビットデー
タ）と、ＮＯＲ回路２０２の出力信号との論理積を生成
する。

【００８６】制御電圧発生回路２０１は、スタンバイモ
ード制御回路２０９と、演算増幅器１１０と、ＰＭＯＳ
トランジスタ６１，１１１と、抵抗Ｒｒｅｆとを備えて
いる。つまり、制御電圧発生回路２０１は、図３の制御
電圧発生回路１０１において、インバータ１０９をスタ
ンバイモード制御回路２０９としたものである。

【００８７】スタンバイモード制御回路２０９は、印刷
制御部１１（図６参照）から入力されるラッチ信号ＨＤ
−ＬＯＡＤおよび負論理のストローブ信号ＨＤ−ＳＴＢ
−Ｎに基づいて、正論理のスタンバイモード制御信号Ｓ
ＴＢＹ−Ｐを生成する。

【００８８】図９はスタンバイモード制御回路２０９お
よび演算増幅器１１０の回路構成図である。なお、図９
において、図４と同じものには同じ符号を付してある。

【００８９】スタンバイモード制御回路２０９は、イン
バータ２１５と、ＡＮＤ回路２１６とを備えている。つ
まり、スタンバイモード制御回路２０９は、図４のスタ
ンバイモード制御信号回路である、インバータ１１５，
１１６からなる回路の前段に配置したものである。

【００９０】インバータ２１５の入力端子には、印刷制
御部１１（図６参照）からの負論理のストローブ信号Ｈ
Ｄ−ＳＴＢ−Ｎが入力される。また、インバータ２１５
の出力端子は、ＡＮＤ回路２１６の第１の入力端子に接
続されている。ＡＮＤ回路２１６の第２の入力端子に
は、印刷制御部１１からのラッチ信号ＨＤ−ＬＯＡＤが
入力される。また、ＡＮＤ回路２１６の出力端子は、イ
ンバータ１１５の入力端子に接続されている。インバー
タ１１５の出力端子は、演算増幅器１１０のＰＭＯＳト
ランジスタ１１２のゲート端子、ＮＭＯＳトランジスタ
１１３のゲート端子に接続されるとともに、インバータ
１１６の入力端子に接続され、インバータ１１６の出力
端子は、ＮＭＯＳトランジスタ１１４のゲート端子に接
続さている。

【００９１】インバータ２１５は、印刷制御部１１から
入力された負論理のストローブ信号ＨＤ−ＳＴＢ−Ｎを
論理反転させ、正論理のストローブ信号をＡＮＤ回路２
１６に入力する。ＡＮＤ回路２１６は、インバータ２１
５から入力された正論理のストローブ信号と、印刷制御
部１１から入力されたラッチ信号ＨＤ−ＬＯＡＤとをＡ
ＮＤ演算することにより、正論理のスタンバイモード制
御信号ＳＴＢＹ−Ｐを生成し、このスタンバイモード制
御信号ＳＴＢＹ−Ｐをインバータ１１５に入力する。イ
ンバータ１１５は、正論理のスタンバイモード制御信号
ＳＴＢＹ−Ｐを論理反転させ、負論理のスタンバイモー
ド信号ＳＴＢＹ−ＮをＰＭＯＳトランジスタ１１２、Ｎ
ＭＯＳトランジスタ１１３のゲート端子に入力する。

【００９２】次に、第２の実施形態の電子写真プリンタ
の動作について説明する。図１０は第２の実施形態の電
子写真プリンタにおいて印刷モードおよびスタンバイモ
ードを実行するときのタイミング図である。なお、図１
０において、図５と同じものには同じ符号を付してあ
る。

【００９３】印刷モードのときには、印刷制御部１１
は、ラッチ信号ＨＤ−ＬＯＡＤをＨｉｇｈレベル、かつ
ストローブ信号ＨＤ−ＳＴＢ−ＮをＬｏｗレベルとする
ことはない。この印刷モードのときには、図８および図
９において、ＡＮＤ回路２１６が生成するスタンバイモ
ード制御信号ＳＴＢＹ−ＰはＬｏｗレベルとなってい
る。従って、スタンバイモード制御信号ＳＴＢＹ−Ｎは
Ｈｉｇｈレベルとなる。つまり、インバータ１１５の出
力はＨｉｇｈレベル、インバータ１１６の出力はＬｏｗ
レベルとなる。

【００９４】図９の演算増幅器１１０において、インバ
ータ１１５の出力がＨｉｇｈレベルなので、ＰＭＯＳト
ランジスタ１１２はオフしており、ＮＭＯＳトランジス
タ１１３はオンしている。また、インバータ１１６の出
力がＬｏｗレベルなので、ＮＭＯＳトランジスタ１１４
はオフしている。

【００９５】従って、スタンバイモード制御信号ＳＴＢ
Ｙ−ＮがＨｉｇｈレベルである印刷モードのときには、
演算増幅器１１０は、図２６の従来の演算増幅器６０と
同じ回路構成となり、演算増幅器６０と同じ回路動作を
する。つまり、演算増幅器１１０のＰＭＯＳトランジス
タ７１〜７３は、定電流源として飽和領域で動作してお
り、それぞれのトランジスタには、Ｉ１，Ｉ２，Ｉ３な
る電流が定常的に流れている。

【００９６】また、図８の制御電圧発生回路２０１にお
いて、ＡＮＤ回路２１６の出力がＬｏｗレベルなので、
ＰＭＯＳトランジスタ１１１はオンしている。従って、
印刷モードのときには、制御電圧発生回路２０１は、図
２５の従来の制御電圧発生回路５８と同じ回路構成とな
り、制御電圧発生回路５８と同じ回路動作をする。つま
り、制御電圧発生回路２０１のＰＭＯＳトランジスタ６
１および抵抗Ｒｒｅｆには、電流Ｉｒｅｆが定常的に流
れている。

【００９７】次に、印刷動作を終了し、プリンタをスタ
ンバイモードにする場合には、印刷制御部１１は、ＬＥ
Ｄヘッド２１のドライバＩＣ２００にスタンバイモード
実施命令を通知する。このスタンバイモード実施命令の
通知は、ラッチ信号ＨＤ−ＬＯＡＤをＨｉｇｈレベルに
し、そのあとストローブ信号ＨＤ−ＳＴＢ−ＮをＬｏｗ
レベルにすることによりなされる。なお、このとき、図
７、図８のＮＯＲ回路２０２の出力はＬｏｗレベルとな
るので、プリバッファ回路５６の出力もＬｏｗレベルと
なり、ＬＥＤが駆動されることはない。

【００９８】ラッチ信号ＨＤ−ＬＯＡＤがＨｉｇｈレベ
ルとなり、ストローブ信号ＨＤ−ＳＴＢ−ＮがＬｏｗレ
ベルとなるスタンバイモードのときには、図８および図
９において、ＡＮＤ回路２１６が生成するスタンバイモ
ード制御信号ＳＴＢＹ−ＰはＨｉｇｈレベルとなる。従
って、スタンバイモード制御信号ＳＴＢＹ−ＮはＬｏｗ
レベルになる。

【００９９】図８の制御電圧発生回路２０１において、
ＡＮＤ回路２１６の出力がＨｉｇｈレベルなので、ＰＭ
ＯＳトランジスタ１１１はオフする。これにより、ＰＭ
ＯＳ６１と抵抗Ｒｒｅｆとによる静止時電流パスが遮断
される。つまり、電流Ｉｒｅｆが遮断される。

【０１００】また、図９の演算増幅器１１０において、
インバータ１１５の出力がＬｏｗレベルになるので、Ｐ
ＭＯＳトランジスタ１１２はオンし、ＮＭＯＳトランジ
スタ１１３はオフする。また、インバータ１１６の出力
がＨｉｇｈレベルになるので、ＮＭＯＳトランジスタ１
１４はオンする。

【０１０１】ＮＭＯＳトランジスタ１１３がオフするこ
とにより、ＰＭＯＳ７１と抵抗７０とによる静止時電流
パスが遮断される。つまり、電流Ｉ１が遮断される。さ
らに、ＰＭＯＳトランジスタ１１２がオンすることによ
り、ＰＭＯＳトランジスタ７１〜７３のゲート電位ＶＢ
は電源電位ＶＤＤまで上昇し、ＰＭＯＳトランジスタ７
１〜７３はオフする。これにより、ＰＭＯＳトランジス
タ７２，７３に流れる電流Ｉ２およびＩ３が遮断され
る。

【０１０２】ＬＥＤヘッド２１の２６個のドライバＩＣ
２００がスタンバイモードになり、ドライバＩＣ２００
の静止時電流パスが上記のように遮断されているとき、
ＬＥＤヘッド２１の消費電流は数［μＡ］程度である。
なお、スタンバイモードであるときに、上位コントロー
ラからの印刷司令信号ＳＧ１（図２参照）を受信する
と、印刷制御部１１は、ストローブ信号ＨＤ−ＳＴＢ−
Ｎを再びＨｉｇｈレベルとし、次いでラッチ信号ＨＤ−
ＬＯＡＤ信号を再びＬｏｗレベルとし、プリンタを再び
印刷モードにする。

【０１０３】このように第２の実施形態におけるドライ
バＩＣ２００によれば、スタンバイモードのときに静止
時電流パスを遮断する切替回路を設け、この切替回路を
制御するスタンバイモード制御信号を、プリンタの印刷
制御部１１から入力されるストローブ信号とラッチ信号
の論理レベルに基づいて、スタンバイ制御回路２０９で
生成するようにしたことにより、ドライバＩＣの静止時
電流をほとんどゼロにすることができ、これによりＩＤ
Ｄｑテストによる効率的なテストが可能となる。さら
に、印刷動作を制御するための既存のストローブ信号と
ラッチ信号とにより、スタンバイモード実施命令が通知
されるので、印刷制御部からスタンバイモード実施命令
を通知するための信号経路を新設する必要がない。

【０１０４】また、第２の実施形態のプリンタによれ
ば、複数個のドライバＩＣ２００によりＬＥＤヘッド２
１を構成することにより、待機時のＬＥＤヘッドの消費
電流をたかだか数［μＡ］程度にすることができ、これ
によりプリンタの待機時消費電力を低減することができ
る。

【０１０５】第３の実施形態 図２３の従来のＬＥＤヘッド１９においては、ＬＥＤ
ＬＤ１〜ＬＤ４９９２がストローブ信号ＨＤ−ＳＴＢ−
Ｎにより、同時に同一の時間駆動されるので、駆動トラ
ンジスタＴｒ１〜Ｔｒ４９９２やＬＥＤ ＬＤ１〜ＬＤ
４９９２の特性にばらつきがあると、印刷ドットごとの
発光強度にもばらつきが発生してしまう。その結果、プ
リンタの感光体ドラム上に形成される静電潜像の各ドッ
トの大きさにばらつきを生じ、印刷される画像の各ドッ
トの大きさがばらついてしまうことがあった。つまり、
ＬＥＤの光量（発光パワー）のばらつきが、感光体ドラ
ムの露光時に露光エネルギーのムラとなって現れ、ドッ
トの大きさのばらつきとなることがあった。

【０１０６】文字等からなる画像を印刷する場合には、
ドットの大きさがばらついていてもほとんど無視するこ
とができるが、写真等の画像を印刷する場合にはドット
の大きさがばらついていると、印刷濃度にばらつきを生
じ、印刷品位が低下してしまうので望ましくない。この
場合のように、特に高度な印刷品位を要する場合には、
ＬＥＤの光量のばらつきを補正するために、ＬＥＤのド
ットごとの駆動電流値を調整して光パワーを平均化する
光量補正が行われる。

【０１０７】第３の実施形態は、ＬＥＤの光量のばらつ
きを補正するために、ＬＥＤのドットごとの駆動電流値
を調整して光パワーを平均化する光量補正が行われる場
合においても、スタンバイモードにおける低消費電力を
実現するためのものである。

【０１０８】この第３の実施形態は、駆動電流値を個別
に補正する機能を備えたドライバＩＣに、スタンバイモ
ード（待機モード）のときに静止時電流パスを遮断する
切替回路を設け、印刷制御部から入力される信号により
カウント動作するカウンタ回路のカウント値に基づい
て、上記の切替回路を制御するスタンバイモード制御信
号をドライバＩＣ内部で生成するようにしたものであ
る。上記のカウンタ回路は、光量補正データを記憶する
ための書き込み制御信号を生成するためにドライバＩＣ
内部に設けられる回路である。

【０１０９】図１１は本発明の第３の実施形態の電子写
真プリンタのブロック構成図である。なお、図１１にお
いて、図２１と同じものには同じ符号を付してある。図
１１の電子写真プリンタは、図２１の従来の電子写真プ
リンタにおいて、印刷制御部１を印刷制御部３０とし、
ＬＥＤヘッド１９をＬＥＤヘッド３１としたものであ
る。印刷制御部３０は、図２１の印刷制御部１におい
て、印刷データまたは光量補正データを４ビットのパラ
レル信号ＨＤ−ＤＡＴＡ０〜ＨＤ−ＤＡＴＡ３としてＬ
ＥＤヘッドに入力し、スタンバイモードのときに、補正
データの転送と同じタイミングでストローブ信号ＨＤ−
ＳＴＢ−Ｎを変化させることにより、スタンバイモード
をＬＥＤヘッドに通知するようにしたものである。

【０１１０】なお、図１１の電子写真プリンタでは、ド
ライバＩＣに転送する補正データを記憶している手段
（例えばＥＥＰＲＯＭ）、およびデータ信号ＨＤ−ＤＡ
ＴＡ０〜ＨＤ−ＤＡＴＡ３として、印刷データを転送す
るか、補正データを転送するかを制御する手段は、印刷
制御部３０に設けられているものとするが、これらの手
段をＬＥＤヘッド３１に設けても良い。

【０１１１】図１２はＬＥＤヘッド３１のブロック構成
図である。なお、図１２において、図２４と同じものに
は同じ符号を付してある。ＬＥＤヘッド３１は、２６個
のＬＥＤアレイ５０（ＣＨＰ１〜ＣＨＰ２６）と、２６
個のドライバＩＣ３００（ＤＲＶ１〜ＤＲＶ２６）と、
基準電圧発生回路５２とを備えている。つまり、ＬＥＤ
ヘッド３１は、図２４のＬＥＤヘッド１９において、ド
ライバＩＣ５１をドライバＩＣ３００としたものであ
る。

【０１１２】ドライバＩＣ３００は、１チップ当たり１
９２個のＬＥＤを駆動するものであり、ＬＥＤアレイ５
０のそれぞれのＬＥＤの駆動電流値を個別に補正（調
整）する機能を備えている。また、ドライバＩＣ３００
には、印刷制御部３０（図１１参照）からデータ信号Ｈ
Ｄ−ＤＡＴＡ０〜ＨＤ−ＤＡＴＡ３、クロック信号ＨＤ
−ＣＬＫ、ラッチ信号ＨＤ−ＬＯＡＤ、ストローブ信号
ＨＤ−ＳＴＢ−Ｎが入力される。また、ドライバＩＣ３
００および基準電圧発生回路５２には、電源ＶＤＤが供
給される。

【０１１３】図１３はドライバＩＣ３００のブロック構
成図である。ドライバＩＣ３００は、１９２個のフリッ
プフロップ回路ＦＦＡ１〜ＦＦＡ４８，ＦＦＢ１〜ＦＦ
Ｂ４８，ＦＦＣ１〜ＦＦＣ４８，ＦＦＤ１〜ＦＦＤ４８
と、１９２個のラッチ回路ＬＴＡ１〜ＬＴＡ４８，ＬＴ
Ｂ１〜ＬＴＢ４８，ＬＴＣ１〜ＬＴＣ４８，ＬＴＤ１〜
ＬＴＤ４８と、１９２個のメモリセル回路ＭＥＭ１〜Ｍ
ＥＭ１９２と、１９２個のＬＥＤ駆動回路ＬＤＲＶ１〜
ＬＤＲＶ１９２とを備えている。

【０１１４】また、ドライバＩＣ３００は、制御回路Ｃ
ＴＲＬと、制御電圧発生回路ＡＤＪと、プルアップ抵抗
３１８，３１９と、排他的ＮＯＲ（ＥＸ−ＮＯＲ）回路
３２０，３２１と、インバータ３２２、３２３と、ＮＯ
Ｒ回路３２４とを備えている。

【０１１５】また、ドライバＩＣ３００は、データ入力
端子ＤＡＴＡＩ０〜ＤＡＴＡＩ３と、データ出力端子Ｄ
ＡＴＡＯ０〜ＤＡＴＡＯ３と、クロック入力端子ＣＬＫ
Ｉと、クロック出力端子ＣＬＫＯと、ラッチ入力端子Ｌ
ＯＡＤＩと、ラッチ出力端子ＬＯＡＤＯと、ストローブ
入力端子ＳＴＢと、基準電圧入力端子ＶＲＥＦと、駆動
電流出力端子ＤＯ１〜ＤＯ１９２と、セレクト端子ＳＥ
Ｌとを備えている。ストローブ入力端子ＳＴＢは、開放
されているときには、プルアップ抵抗３１８によりＨｉ
ｇｈレベルにプルアップされる。また、セレクト端子Ｓ
ＥＬは、開放されているときには、プルアップ抵抗３１
９によりＨｉｇｈレベルにプルアップされる。

【０１１６】ドライバＩＣ ＤＲＶ１〜ＤＲＶ２６は、
隣り合うドライバＩＣ ＤＲＶｍ（ｍは１から２５まで
の任意の整数）とドライバＩＣ ＤＲＶ（ｍ＋１）にお
いて、ＤＲＶｍのデータ出力端子ＤＡＴＡＯ０〜ＤＡＴ
ＡＯ３、クロック出力端子ＣＬＫＯ、ラッチ出力端子Ｌ
ＯＡＤＯを、ＤＲＶ（ｍ＋１）のデータ入力端子ＤＡＴ
ＡＩ０〜ＤＡＴＡＩ３、クロック入力端子ＣＬＫＩ、ラ
ッチ入力端子ＬＯＡＤＩにそれぞれ接続することによ
り、カスケード接続されている。初段のドライバＩＣ
ＤＲＶ１のデータ入力端子ＤＡＴＡＩ０〜ＤＡＴＡＩ３
には、印刷制御部３０からのデータ信号ＨＤ−ＤＡＴＡ
０〜ＨＤ−ＤＡＴＡＩ３がそれぞれ入力される。また、
ドライバＩＣ ＤＲＶ１のクロック入力端子ＣＬＫＩ、
ラッチ入力端子ＬＯＡＤＩには、印刷制御部３０からの
クロック信号ＨＤ−ＣＬＫ、ラッチ信号ＨＤ−ＬＯＡＤ
がそれぞれ入力される。

【０１１７】ドライバＩＣ ＤＲＶ１〜ＤＲＶ２６のス
トローブ入力端子ＳＴＢには印刷制御部３０（図１１参
照）からの負論理のストローブ信号ＨＤ−ＳＴＢ−Ｎが
入力される。また、ＤＲＶ１〜ＤＲＶ２６の基準電圧入
力端子ＶＲＥＦには基準電圧発生回路５２からの基準電
圧ＶＲＥＦが入力される。また、ＤＲＶ１〜ＤＲＶ２６
の駆動電流出力端子ＤＯ１〜ＤＯ１９２は、ＬＥＤアレ
イＣＨＰ１〜ＣＨＰ２６のＬＥＤのアノード端子にそれ
ぞれ接続されており、個別に補正された駆動電流をそれ
ぞれのＬＥＤに供給する。

【０１１８】ドライバＩＣ３００において、フリップフ
ロップ回路ＦＦＡ１〜ＦＦＡ４８，ＦＦＢ１〜ＦＦＢ４
８，ＦＦＣ１〜ＦＦＣ４８，ＦＦＤ１〜ＦＦＤ４８は、
ＥＸ−ＮＯＲ回路３２０から出力されるクロック信号Ｃ
ＬＫ−Ｐで動作する。フリップフロップ回路ＦＦＡ１〜
ＦＦＡ４８はカスケード接続されており、ＦＦＡ１のデ
ータ入力端子ＤはドライバＩＣ３００のデータ入力端子
ＤＡＴＡＩ３に接続され、ＦＦＡ４８のデータ出力端子
ＱはドライバＩＣ３００のデータ出力端子ＤＡＴＡＯ３
に接続されている。同様に、フリップフロップ回路ＦＦ
Ｂ１〜ＦＦＢ４８、ＦＦＣ１〜ＦＦＣ４８、ＦＦＤ１〜
ＦＦＤ４８もそれぞれカスケード接続されており、ＦＦ
Ｂ１、ＦＦＣ１、ＦＦＤ１のデータ入力端子Ｄは、ドラ
イバＩＣ３００のデータ入力端子ＤＡＴＡＩ２、ＤＡＴ
ＡＩ１、ＤＡＴＡＩ０にそれぞれ接続され、ＦＦＢ４
８、ＦＦＣ４８、ＦＦＤ４８のデータ出力端子Ｑはドラ
イバＩＣ３００のデータ出力端子ＤＡＴＡＯ２、ＤＡＴ
ＡＯ１、ＤＡＴＡＯ０にそれぞれ接続されている。従っ
て、フリップフロップ回路ＦＦＡ１〜ＦＦＡ４８、ＦＦ
Ｂ１〜ＦＦＢ４８、ＦＦＣ１〜ＦＦＣ４８、ＦＦＤ１〜
ＦＦＤ４８は、それぞれ４８段のシフトレジスタ回路を
構成している。

【０１１９】ドライバＩＣ ＤＲＶｍのデータ出力端子
ＤＡＴＡＯ０〜ＤＡＴＡＯ３は、次段のドライバＩＣ
ＤＲＶ（ｍ＋１）のデータ入力端子ＤＡＴＡＯ０〜ＤＡ
ＴＡＩ３にそれぞれ接続されている。従って、ドライバ
ＩＣ ＤＲＶ１〜ＤＲＶ２６のフリップフロップ回路Ｆ
ＦＡ１〜ＦＦＡ４８は、印刷制御部３０から初段のドラ
イバＩＣ ＤＲＶ１に入力されるデータ信号ＨＤ−ＤＡ
ＴＡ３をクロック信号ＣＬＫ−Ｐに同期してシフトさせ
る４８×２６段のシフトレジスタ回路を構成している。
同様に、ドライバＩＣ ＤＲＶ１〜ＤＲＶ２６のフリッ
プフロップ回路ＦＦＢ１〜ＦＦＢ４８、ＦＦＣ１〜ＦＦ
Ｃ４８、ＦＦＤ１〜ＦＦＤ４８は、印刷制御部３０から
初段のドライバＩＣ ＤＲＶ１に入力されるデータ信号
ＨＤ−ＤＡＴＡ２、ＨＤ−ＤＡＴＡ１、ＨＤ−ＤＡＴＡ
０をクロック信号ＣＬＫ−Ｐに同期してシフトさせる４
８×２６段のシフトレジスタ回路をそれぞれ構成してい
る。

【０１２０】このように、４ビットパラレル入力のシフ
トレジスタを設け、１回のクロックにおいて隣接する４
ビットデータを一括して転送する構成としたことによ
り、データ転送のクロック周波数（クロック信号ＨＤ−
ＣＬＫの周波数）を低減することができる。また、上記
の４ビットパラレル入力のシフトレジスタで印刷データ
だけでなく光量補正データも転送する構成としたことに
より、ドライバＩＣ間をボンディングワイヤーにより接
続する工程が簡単になり、ドライバＩＣのチップサイズ
を小さくすることができる。

【０１２１】ラッチ回路ＬＴＡ１〜ＬＴＡ４８，ＬＴＢ
１〜ＬＴＢ４８，ＬＴＣ１〜ＬＴＣ４８，ＬＴＤ１〜Ｌ
ＴＤ４８は、ＥＸ−ＮＯＲ回路３２１から出力されるラ
ッチ信号ＬＯＡＤ−Ｐで動作する。ラッチ回路ＬＴＡ１
〜ＬＴＡ４８は、フリップフロップ回路ＦＦＡ１〜ＦＦ
Ａ４８に格納されたデータ信号ＨＤ−ＤＡＴＡ３をラッ
チする。同様に、ラッチ回路ＬＴＢ１〜ＬＴＢ４８、Ｌ
ＴＣ１〜ＬＴＣ４８、ＬＴＤ１〜ＬＴＤ４８は、フリッ
プフロップ回路ＦＦＢ１〜ＦＦＢ４８、ＦＦＣ１〜ＦＦ
Ｃ４８、ＦＦＤ１〜ＦＦＤ４８に格納されたデータ信号
ＨＤ−ＤＡＴＡ２、ＨＤ−ＤＡＴＡ１、ＨＤ−ＤＡＴＡ
０をそれぞれラッチする。

【０１２２】ＥＸ−ＮＯＲ回路３２０は、セレクト端子
ＳＥＬの論理レベルに従い、端子ＣＬＫＩに入力された
クロック信号からクロック信号ＣＬＫ−Ｐを生成する。
また、ＥＸ−ＮＯＲ回路３２１は、セレクト端子ＳＥＬ
の論理レベルに従い、端子ＬＯＡＤＩに入力されたラッ
チ信号からラッチ信号ＬＯＡＤ−Ｐを生成する。また、
ＮＯＲ回路３２４は、端子ＳＴＢに入力されたストロー
ブ信号ＨＤ−ＳＴＢ−Ｎと、ＥＸ−ＮＯＲ回路３２１か
ら出力されたラッチ信号ＬＯＡＤ−ＰとをＮＯＲ演算
し、駆動制御信号ＤＲＶ−ＯＮを生成する。

【０１２３】カスケード接続されたドライバＩＣ ＤＲ
Ｖ１〜ＤＲＶ２６において、ドライバＩＣ ＤＲＶｍの
端子ＣＬＫＩに入力されたクロック信号は、インバータ
３２２により論理反転され、端子ＣＬＫＯから次段のド
ライバＩＣ ＤＲＶ（ｍ＋１）の端子ＣＬＫＩに入力さ
れる。また、ドライバＩＣ ＤＲＶｍの端子ＬＯＡＤＩ
に入力されたラッチ信号は、インバータ３２３により論
理反転され、端子ＬＯＡＤＯから次段のドライバＩＣ
ＤＲＶ（ｍ＋１）の端子ＬＯＡＤＩに入力される。従っ
て、初段のドライバＩＣ ＤＲＶ１に入力されたクロッ
ク信号ＨＤ−ＣＬＫおよびラッチ信号ＨＤ−ＬＯＡＤ
は、論理反転しながらドライバＩＣ ＤＲＶ２〜ＤＲＶ
２５を伝搬し、最終段のドライバＩＣ ＤＲＶ２６に達
する。

【０１２４】このようにドライバＩＣを通過するごとに
クロック信号およびラッチ信号の論理を反転させる構成
とすることにより、ドライバＩＣ ＤＲＶ１〜ＤＲＶ２
６のインバータ３２２，３２３において出力信号のライ
ズタイムとフォールタイムに差が発生したとしても、２
個のドライバＩＣを伝搬するごとに両者は平均化され、
最終段のドライバＩＣの端子ＣＬＫＩおよび端子ＬＯＡ
ＤＩに入力されるクロック信号およびラッチ信号のパル
ス幅は、初段のドライバＩＣに入力されるクロック信号
ＨＤ−ＣＬＫおよびラッチ信号ＨＤ−ＬＯＡＤとほとん
ど同じに保たれる。

【０１２５】また、カスケード接続されたドライバＩＣ
ＤＲＶ１〜ＤＲＶ２６において、初段のドライバＩＣ
ＤＲＶ１のセレクト端子ＳＥＬは開放されており、２
段目のドライバＩＣ ＤＲＶ２のセレクト端子ＳＥＬは
グランドに接続されている。以下同様に、奇数段目のセ
レクト端子ＳＥＬは開放されており、偶数段目のセレク
ト端子ＳＥＬはグランドに接続されている。セレクト端
子ＳＥＬは、プルアップ抵抗３１９によりプルアップさ
れているため、開放されるとＨｉｇｈレベルとなる。

【０１２６】奇数段目のドライバＩＣでは、セレクト端
子ＳＥＬがＨｉｇｈレベルなので、ＥＸ−ＮＯＲ回路３
２０および３２１は端子ＣＬＫＩおよびＬＯＡＤＩに入
力された信号を論理反転させない。これにより、クロッ
ク信号ＣＬＫ−Ｐおよびラッチ信号ＬＯＡＤ−Ｐは、そ
れぞれ端子ＣＬＫＩおよびＬＯＡＤＩに入力された信号
と同一論理になる。また、偶数段目のドライバＩＣで
は、セレクト端子ＳＥＬがＬｏｗレベルなので、ＥＸ−
ＮＯＲ回路３２０および３２１は端子ＣＬＫＩおよびＬ
ＯＡＤＩに入力された信号をそれぞれ論理反転させる。
これにより、クロック信号ＣＬＫ−Ｐおよびラッチ信号
ＬＯＡＤ−Ｐは、奇数段目のドライバＩＣにおけるクロ
ック信号ＣＬＫ−Ｐおよびラッチ信号ＬＯＡＤ−Ｐと同
一論理になる。さらに、ドライバＩＣ ＤＲＶ１〜ＤＲ
Ｖ２６におけるクロック信号ＣＬＫ−Ｐおよびラッチ信
号ＬＯＡＤ−Ｐは、それぞれ印刷制御部３０からのクロ
ック信号ＨＤ−ＣＬＫおよびラッチ信号ＨＤ−ＬＯＡＤ
と同一論理になる。

【０１２７】図１４はメモリセル回路ＭＥＭｉ（ｉは１
から１９２までの任意の整数）の回路構成図である。図
１４には隣接する２個のメモリセル回路ＭＥＭｎ（ｎは
１から１９１までの任意の整数）およびＭＥＭ（ｎ＋
１）を示してある。

【０１２８】メモリセル回路ＭＥＭｉは、バッファ回路
３３０と、インバータ３３１〜３３９と、ＮＭＯＳトラ
ンジスタ３４０〜３４７とを備えている。また、メモリ
セル回路ＭＥＭｉは、補正データ入力端子Ｄと、メモリ
セル選択端子Ｗ０〜Ｗ３と、補正データ出力端子Ｑ０〜
Ｑ３とを備えている。

【０１２９】メモリセル回路ＭＥＭｉの補正データ入力
端子Ｄは、図１３のフリップフロップ回路ＦＦＡ１，Ｆ
ＦＢ１，ＦＦＣ１，ＦＦＤ１，ＦＦＡ２…ＦＦＡ４８，
ＦＦＢ４８，ＦＦＣ４８，ＦＦＤ４８をＦＦ１〜ＦＦ１
９２とすると、フリップフロップ回路ＦＦｉのデータ出
力端子Ｑに接続されている。また、メモリセル選択端子
Ｗ０、Ｗ１、Ｗ２、Ｗ３には、制御回路ＣＴＲＬからの
書き込み制御信号ｂ０−ＷＲ、ｂ１−ＷＲ、ｂ２−Ｗ
Ｒ、ｂ３−ＷＲがそれぞれ入力される。バッファ回路３
３０の入力端子は、補正データ入力端子Ｄとなってお
り、バッファ回路３３０の出力端子は、ＮＭＯＳトラン
ジスタ３４０，３４２，３４４，３４６の第１端子およ
びインバータ３３１の入力端子に接続されている。イン
バータ３３１の出力端子はＮＭＯＳトランジスタ３４
１，３４３，３４５，３４７の第１端子に接続されてい
る。

【０１３０】ＮＭＯＳトランジスタ３４０および３４１
のゲート端子は、端子Ｗ０に接続されている。ＮＭＯＳ
トランジスタ３４２および３４３のゲート端子は、端子
Ｗ１に接続されている。ＮＭＯＳトランジスタ３４４お
よび３４５のゲート端子は、端子Ｗ２に接続されてい
る。ＮＭＯＳトランジスタ３４６および３４７のゲート
端子は、端子Ｗ３に接続されている。

【０１３１】インバータ３３２と３３３は、互いの入力
端子と出力端子とが接続され、１ビットのメモリセルを
構成している。同様に、インバータ３３４と３３５、イ
ンバータ３３６と３３７、インバータ３３８と３３９
も、互いの入力端子と出力端子とが接続され、それぞれ
１ビットのメモリセルを構成している。

【０１３２】インバータ３３３の入力端子は、ＮＭＯＳ
トランジスタ３４０の第２端子および補正データ出力端
子Ｑ０に接続されている。インバータ３３５の入力端子
は、ＮＭＯＳトランジスタ３４２の第２端子および補正
データ出力端子Ｑ１に接続されている。インバータ３３
７の入力端子は、ＮＭＯＳトランジスタ３４４の第２端
子および補正データ出力端子Ｑ２に接続されている。イ
ンバータ３３９の入力端子は、ＮＭＯＳトランジスタ３
４６の第２端子および補正データ出力端子Ｑ３に接続さ
れている。インバータ３３３、３３５、３３７、３３９
の出力端子は、それぞれＮＭＯＳトランジスタ３４１、
３４３、３４５、３４７の第２端子に接続されている。

【０１３３】このメモリセル回路ＭＥＭｉは、４個のメ
モリセルに、ＬＥＤ駆動回路ＬＤＲＶｉにより駆動され
るＬＥＤアレイ５０のＬＥＤ ＬＤｉ（ドットｉ）に対
する光量補正データ（ｂ０，ｂ１，ｂ２，ｂ３からなる
４ビットデータ）を記憶する。光量補正データのそれぞ
れのビットは、書き込み制御信号ｂ０−ＷＲ〜ｂ３−Ｗ
Ｒにより択一的に選択されたメモリセルに順次書き込ま
れる。

【０１３４】書き込み制御信号ｂ０−ＷＲがＨｉｇｈレ
ベルになると、ＮＭＯＳトランジスタ３４０および３４
１がオンし、フリップフロップ回路ＦＦｉに格納された
補正データのビットｂ０がインバータ３３２と３３３か
らなるメモリセルに書き込まれる。書き込み制御信号ｂ
１−ＷＲがＨｉｇｈレベルになると、ＮＭＯＳトランジ
スタ３４２および３４３がオンし、補正データのビット
ｂ１がインバータ３３４と３３５からなるメモリセルに
書き込まれる。書き込み制御信号ｂ２−ＷＲがＨｉｇｈ
レベルになると、ＮＭＯＳトランジスタ３４４および３
４５がオンし、補正データのビットｂ２がインバータ３
３６と３３７からなるメモリセルに書き込まれる。書き
込み制御信号ｂ３−ＷＲがＨｉｇｈレベルになると、Ｎ
ＭＯＳトランジスタ３４６および３４７がオンし、補正
データのビットｂ３がインバータ３３８と３３９からな
るメモリセルに書き込まれる。

【０１３５】図１５はＬＥＤ駆動回路ＬＤＲＶｉの回路
構成図である。ＬＥＤ駆動回路ＬＤＲＶｉは、ＰＭＯＳ
トランジスタ３５０〜３５９と、ＮＭＯＳトランジスタ
３６０〜３６４と、ＡＮＤ回路３６５〜３６９とを備え
ている。また、ＬＥＤ駆動回路ＬＤＲＶｉは、印刷デー
タ入力端子Ｅと、入力端子Ｓと、入力端子Ｖと、補正デ
ータ入力端子Ｑ０〜Ｑ３と、駆動電流出力端子ＤＯとを
備えている。

【０１３６】ＬＥＤ駆動回路ＬＤＲＶｉの印刷データ入
力端子Ｅは、図１３のラッチ回路ＬＴＡ１，ＬＴＢ１，
ＬＴＣ１，ＬＴＤ１，ＬＴＡ２…ＬＴＡ４８，ＬＴＢ４
８，ＬＴＣ４８，ＬＴＤ４８をＬＴ１〜ＬＴ１９２とす
ると、ラッチ回路ＬＴｉのデータ出力端子Ｑに接続され
ている。補正データ入力端子Ｑ０、Ｑ１、Ｑ２、Ｑ３
は、それぞれメモリセル回路ＭＥＭｉの補正データ出力
端子Ｑ０、Ｑ１、Ｑ２、Ｑ３に接続されている。この補
正データ入力端子Ｑ０、Ｑ１、Ｑ２、Ｑ３には、それぞ
れ補正データのビットｂ０、ｂ１、ｂ２、ｂ３が入力さ
れる。端子Ｓには、ＮＯＲ回路３２４からの駆動制御信
号ＤＲＶ−ＯＮが入力される。端子Ｖには、制御電圧発
生回路ＡＤＪからの制御電圧Ｖｃｏｎｔが入力される。
駆動電流出力端子ＤＯは、ドライバＩＣ３００の駆動電
流出力端子ＤＯｉに接続されている。

【０１３７】ＡＮＤ回路３６９の２個の入力端子は、そ
れぞれ端子Ｓおよび端子Ｅに接続されている。ＡＮＤ回
路３６５〜３６８の第１入力端子は、ＡＮＤ回路３６９
の出力端子に接続されている。また、ＡＮＤ回路３６
５、３６６、３６７、３６８の第２入力端子は、それぞ
れ補正データ入力端子Ｑ０、Ｑ１、Ｑ２、Ｑ３に接続さ
れている。

【０１３８】ＰＭＯＳトランジスタ３５５とＮＭＯＳト
ランジスタ３６０、ＰＭＯＳトランジスタ３５６とＮＭ
ＯＳトランジスタ３６１、ＰＭＯＳトランジスタ３５７
とＮＭＯＳトランジスタ３６２、ＰＭＯＳトランジスタ
３５８とＮＭＯＳトランジスタ３６３、ＰＭＯＳトラン
ジスタ３５９とＮＭＯＳトランジスタ３６４とは、それ
ぞれインバータを構成している。

【０１３９】ＰＭＯＳトランジスタ３５５およびＮＭＯ
Ｓトランジスタ３６０のゲート電極は、ＡＮＤ回路３６
９の出力端子に接続されている。ＰＭＯＳトランジスタ
３５６およびＮＭＯＳトランジスタ３６１のゲート電極
は、ＡＮＤ回路３６５の出力端子に接続されている。Ｐ
ＭＯＳトランジスタ３５７およびＮＭＯＳトランジスタ
３６２のゲート電極は、ＡＮＤ回路３６６の出力端子に
接続されている。ＰＭＯＳトランジスタ３５８およびＮ
ＭＯＳトランジスタ３６３のゲート電極は、ＡＮＤ回路
３６７の出力端子に接続されている。ＰＭＯＳトランジ
スタ３５９およびＮＭＯＳトランジスタ３６４のゲート
電極は、ＡＮＤ回路３６８の出力端子に接続されてい
る。

【０１４０】ＰＭＯＳトランジスタ３５５、３５６、３
５７、３５８、３５９のドレイン端子は、それぞれＮＭ
ＯＳトランジスタ３６０、３６１、３６２、３６３、３
６４のドレイン端子に接続されている。ＰＭＯＳトラン
ジスタ３５５〜３５９のソース端子は、電源ＶＤＤに接
続されている。ＮＭＯＳトランジスタ３６０〜３６４の
ソース端子は、制御電圧Ｖｃｏｎｔが入力される端子Ｖ
に接続されている。

【０１４１】ＰＭＯＳトランジスタ３５０〜３５４は、
図３の駆動トランジスタＴｒｉに相当する。ＰＭＯＳト
ランジスタ３５０、３５１、３５２、３５３、３５４の
ゲート端子は、それぞれＰＭＯＳトランジスタ３５５、
３５６、３５７、３５８、３５９のドレイン端子に接続
されている。また、ＰＭＯＳトランジスタ３５０〜３５
４のソース端子は、電源ＶＤＤに接続されている。ま
た、ＰＭＯＳトランジスタ３５０〜３５４のドレイン端
子は、駆動電流出力端子ＤＯに接続されている。

【０１４２】このＬＥＤ駆動回路ＬＤＲＶｉは、駆動制
御信号ＤＲＶ−ＯＮおよび端子Ｅに入力される印刷デー
タがＨｉｇｈレベルのときに、補正データｂ０〜ｂ３に
従って個別に調整した駆動電流をＬＥＤに供給する。

【０１４３】ＰＭＯＳトランジスタ３５０は、ＬＥＤに
主たる駆動電流を供給する主駆動トランジスタであり、
ＰＭＯＳトランジスタ３５１〜３５４は、ＬＥＤの駆動
電流を調整して光量補正するための補助駆動トランジス
タである。

【０１４４】主駆動トランジスタ３５０は、駆動制御信
号ＤＲＶ−ＯＮがＨｉｇｈレベルであるときに、印刷デ
ータに従って駆動される。補助駆動トランジスタ３５
１、３５２、３５３、３５４は、駆動制御信号ＤＲＶ−
ＯＮおよび印刷データがＨｉｇｈレベルであるときに、
それぞれ補正データのビットｂ０、ｂ１、ｂ２、ｂ３に
従って駆動される。

【０１４５】つまり、駆動制御信号ＤＲＶ−ＯＮがＨｉ
ｇｈレベルのときに、端子Ｅに入力された印刷データが
Ｈｉｇｈレベルであれば、主駆動トランジスタ３５０と
ともに、補正データｂ０〜ｂ３に従って補助駆動トラン
ジスタ３５１〜３５４が選択的に駆動され、主駆動トラ
ンジスタ３５０のドレイン電流に、選択された補助駆動
トランジスタのドレイン電流が加算された駆動電流が、
端子ＤＯからＬＥＤに供給される。

【０１４６】補正データのビットｂ３、ｂ２，ｂ１，ｂ
０の重み付けを８：４：２：１とし、補助駆動トランジ
スタ３５１〜３５４のゲート長が等しい場合には、補助
駆動トランジスタ３５４、３５３、３５２、３５１のゲ
ート幅は、８：４：２：１の比率になっている。

【０１４７】ＰＭＯＳトランジスタ３５０〜３５４が駆
動されているとき、ＮＭＯＳトランジスタ３６０〜３６
４はオンしているので、ＰＭＯＳトランジスタ３５０〜
３５４のゲート電位は、ほぼ制御電圧Ｖｃｏｎｔに等し
くなる。従って、ＰＭＯＳトランジスタ３５０〜３５４
のドレイン電流値を、制御電圧Ｖｃｏｎｔにより一括し
て調整することができる。

【０１４８】図１６は制御回路ＣＴＲＬの回路構成図で
ある。制御回路ＣＴＲＬは、フリップフロップ回路３８
０〜３８４と、ＮＯＲ回路３８５と、インバータ３８６
と、４入力のＡＮＤ回路３８７〜３９１とを備えてい
る。また、制御回路ＣＴＲＬは、端子ＬＯＡＤと、端子
ＳＴＢと、端子Ｗ０〜Ｗ３と、端子ＳＴＢＹとを備えて
いる。

【０１４９】制御回路ＣＴＲＬの端子ＳＴＢは、ドライ
バＩＣ３００のストローブ入力端子ＳＴＢに接続されて
おり、この端子ＳＴＢには、印刷制御部３０（図１１参
照）からの負論理のストローブ信号ＨＤ−ＳＴＢ−Ｎが
入力される。インバータ３８６は、ストローブ信号ＨＤ
−ＳＴＢ−Ｎを論理反転させ、正論理のストローブ信号
ＳＴＢ−Ｐを生成する。

【０１５０】端子ＬＯＡＤには、ＥＸ−ＮＯＲ回路３２
１からのラッチ信号ＬＯＡＤ−Ｐが入力される。制御回
路ＣＴＲＬの端子Ｗ０は、メモリセル回路ＭＥＭ１〜Ｍ
ＥＭ１９２の端子Ｗ０に接続されている。同様に、制御
回路ＣＴＲＬの端子Ｗ１、Ｗ２、Ｗ３は、メモリセル回
路ＭＥＭ１〜ＭＥＭ１９２の端子Ｗ１、Ｗ２、Ｗ３にそ
れぞれ接続されている。

【０１５１】フリップフロップ回路３８０、３８１と、
ＮＯＲ回路３８５とは、リングカウンタ回路を構成して
いる。このリングカウンタ回路は、ラッチ信号ＬＯＡＤ
−Ｐの立ち下がりでリセットされ、インバータ３８６か
らのストローブ信号ＳＴＢ−Ｐの立ち上がりで動作す
る。フリップフロップ回路３８０のデータ入力端子Ｄ
は、ＮＯＲ回路３８５の出力端子に接続されている。フ
リップフロップ回路３８０のデータ出力端子Ｑは、フリ
ップフロップ回路３８１のデータ入力端子Ｄに接続され
ている。ＮＯＲ回路３８５の２個の入力端子は、フリッ
プフロップ回路３８０、３８１のデータ出力端子Ｑにそ
れぞれ接続されている。

【０１５２】フリップフロップ回路３８２〜３８４は、
ジョンソンカウンタ回路を構成している。このジョンソ
ンカウンタ回路は、ラッチ信号ＬＯＡＤ−Ｐの立ち下が
りでリセットされ、フリップフロップ回路３８０の出力
信号の立ち上がりで動作する。フリップフロップ回路３
８４のデータ入力端子Ｄは、フリップフロップ回路３８
２の反転データ出力端子に接続されており、フリップフ
ロップ回路３８４のデータ出力端子Ｑは、フリップフロ
ップ回路３８３のデータ入力端子Ｄに接続されている。
フリップフロップ回路３８３のデータ出力端子Ｑは、フ
リップフロップ回路３８２のデータ入力端子Ｄに接続さ
れている。

【０１５３】ＡＮＤ回路３８７の４個の入力端子は、フ
リップフロップ回路３８１、３８２のデータ出力端子
Ｑ、およびフリップフロップ回路３８３、３８４の反転
データ出力端子にそれぞれ接続されている。ＡＮＤ回路
３８８の４個の入力端子は、フリップフロップ回路３８
１、３８２、３８３のデータ出力端子Ｑ、およびフリッ
プフロップ回路３８４の反転データ出力端子にそれぞれ
接続されている。ＡＮＤ回路３８９の４個の入力端子
は、フリップフロップ回路３８１、３８２、３８３、３
８４のデータ出力端子Ｑにそれぞれ接続されている。Ａ
ＮＤ回路３９０の４個の入力端子は、フリップフロップ
回路３８１、３８３、３８４のデータ出力端子Ｑ、およ
びフリップフロップ回路３８２の反転データ出力端子に
それぞれ接続されている。ＡＮＤ回路３９１の４個の入
力端子は、フリップフロップ回路３８１、３８４のデー
タ出力端子Ｑ、およびフリップフロップ回路３８２、３
８３の反転データ出力端子にそれぞれ接続されている。

【０１５４】ＡＮＤ回路３８７の出力端子は、端子ＳＴ
ＢＹに接続されている。このＡＮＤ回路３８７は、上記
両カウンタ回路のカウント値に従い、正論理のスタンバ
イモード制御信号ＳＴＢＹ−Ｐを生成する。ＡＮＤ回路
３８８、３８９、３９０、３９１の出力端子は、端子Ｗ
０、Ｗ１、Ｗ２、Ｗ３にそれぞれ接続されている。ＡＮ
Ｄ回路３８８は、上記両カウンタのカウント値に従い、
補正データのビットｂ０に対する書き込み制御信号ｂ０
−ＷＲを生成する。同様に、ＡＮＤ回路３８９、３９
０、３９１は、上記両カウンタ回路のカウント値に従
い、補正データのビットｂ１、ｂ２、ｂ３に対する書き
込み制御信号ｂ１−ＷＲ、ｂ２−ＷＲ、ｂ３−ＷＲを生
成する。

【０１５５】この制御回路ＣＴＲＬは、メモリセル回路
ＭＥＭ１〜１９２の補正データ書き込み動作を制御する
書き込み制御信号ｂ０−ＷＲ〜ｂ３−ＷＲを生成すると
ともに、ドライバＩＣ３００をスタンバイモードにする
ためのスタンバイモード制御信号ＳＴＢＹ−Ｐを生成す
る。

【０１５６】制御回路ＣＴＲＬは、前記両カウンタ回路
のカウント値をデコードすることにより書き込み制御信
号ｂ０−ＷＲ〜ｂ３−ＷＲを生成するデコーダ回路（Ａ
ＮＤ回路３８８〜３９１に相当する）を備えた書き込み
制御回路に、上記両カウンタ回路のカウント値をデコー
ドすることによりスタンバイモード制御信号ＳＴＢＹ−
Ｐを生成するデコーダ回路（ＡＮＤ回路３８７）を設け
たものである。従って、書き込み制御信号ｂ０−ＷＲ〜
ｂ３−ＷＲを生成する一連のシーケンスにより、スタン
バイモード制御信号ＳＴＢＹ−Ｐを生成することができ
る。

【０１５７】図１７は制御電圧発生回路ＡＤＪの回路構
成図である。なお、図１７において、図３と同じものに
は同じ符号を付してある。制御電圧発生回路ＡＤＪは、
演算増幅器１１０と、ＰＭＯＳトランジスタ６１，１１
１と、抵抗Ｒｒｅｆとを備えている。また、制御電圧発
生回路ＡＤＪは、電圧Ｖｃｏｎｔを出力する端子Ｖと、
制御回路ＣＴＲＬからの正論理のスタンバイモード制御
信号ＳＴＢＹ−Ｐが入力される端子ＳＴＢＹと、基準電
圧発生回路５２（図１２参照）からの基準電圧ＶＲＥＦ
が入力される端子ＶＲＥＦとを備えている。

【０１５８】制御電圧発生回路ＡＤＪの端子ＳＴＢＹ
は、演算増幅器１１０の制御入力端子およびＰＭＯＳト
ランジスタ１１１のゲート端子に接続されている。ま
た、端子ＶＲＥＦは、演算増幅器１１０の非反転入力端
子（＋入力端子）に接続されている。つまり、制御電圧
発生回路ＡＤＪは、図３の制御電圧発生回路１０１にお
いて、インバータ１０９を設けないようにしたものであ
る。

【０１５９】この制御電圧発生回路ＡＤＪは、ＬＥＤ駆
動回路ＬＤＲＶ１〜１９２がＬＥＤアレイ５０のＬＥＤ
ＬＤ１〜ＬＤ１９２に供給する駆動電流を、一定に保
持するとともに、一律に調整するための制御電圧Ｖｃｏ
ｎｔを生成し、この電圧ＶｃｏｎｔをＬＥＤ駆動回路Ｌ
ＤＲＶ１〜ＬＤＲＶ１９２に供給する。さらに、制御電
圧発生回路ＡＤＪは、スタンバイモード制御信号ＳＴＢ
Ｙ−Ｐに従い、ＰＭＯＳトランジスタ６１と抵抗Ｒｒｅ
ｆによる静止時電源電流経路、および演算増幅器１１０
内部の静止時電源電流経路を遮断する。

【０１６０】ＰＭＯＳトランジスタ１１１がオンしてお
り、ＬＥＤ駆動回路ＬＤＲＶｉのＰＭＯＳトランジスタ
３５０〜３５４（図１５参照）が駆動されているときに
は、制御電圧発生回路ＡＤＪのＰＭＯＳトランジスタ６
１と、ＬＥＤ駆動回路ＬＤＲＶｉのＰＭＯＳトランジス
タ３５０〜３５４とは、カレントミラー回路を構成して
いる。従って、ＰＭＯＳトランジスタ３５０〜３５４の
ドレイン電流値は、ＰＭＯＳトランジスタ６１のドレイ
ン電流Ｉｒｅｆ（制御電圧Ｖｃｏｎｔ）に応じて変化す
る。従って、電流Ｉｒｅｆを変化させ、これにより制御
電圧Ｖｃｏｎｔを変化させることにより、ＬＥＤ駆動回
路ＬＤＲＶ１〜１９２の駆動電流値を一律に調整するこ
とができる（ＬＥＤアレイごとに発光強度を調整でき
る）。

【０１６１】次に、第３の実施形態の電子写真プリンタ
の動作について説明する。図１８はドライバＩＣ３００
が１個のみの場合の補正データ転送タイミング図であ
る。また、図１９は第３の電子写真プリンタにおける補
正データ転送タイミング図であり、２６個のドライバＩ
Ｃ３００（ＤＲＶ１〜２６）をカスケード接続した場合
の補正データ転送タイミング図である。また、図２０は
第２の実施形態の電子写真プリンタにおいて補正データ
転送モードおよびスタンバイモードを実行するときのタ
イミング図である。図１８において、ＤＯＴｉ−ｂ３
（ｉは１から１９２までの任意の整数）は、メモリセル
回路ＭＥＭｉに記憶される補正データのビットｂ３であ
る。

【０１６２】補正データ転送モードでは、印刷制御部３
０は、ラッチ信号ＨＤ−ＬＯＡＤをＨｉｇｈレベルとし
たあと、クロック信号ＨＤ−ＣＬＫの立ち下がりエッジ
に同期して、データ信号ＨＤ−ＤＡＴＡ０〜ＨＤ−ＤＡ
ＴＡ３により補正データのビットｂ３をドライバＩＣに
転送する。

【０１６３】次に、印刷制御部３０は、図１８〜図２０
のＡ部において、ストローブ信号ＨＤ−ＳＴＢ−Ｎを３
パルス出力する。このとき、ストローブ信号ＨＤ−ＳＴ
Ｂ−Ｎの２パルス目で、図１６の制御回路ＣＴＲＬのＡ
ＮＤ回路３９１の出力がＨｉｇｈレベルとなり、端子Ｗ
３の書き込み制御信号ｂ３−ＷＲがＨｉｇｈレベルにな
る。これにより、補正データのビットｂ３が図１４のメ
モリセル回路ＭＥＭｉのインバータ３３８および３３９
からなるメモリセルに書き込まれる。書き込み制御信号
ｂ３−ＷＲは、ストローブ信号ＨＤ−ＳＴＢ−Ｎの３パ
ルス目で、Ｌｏｗレベルに戻る。

【０１６４】次に、印刷制御部３０は、データ信号ＨＤ
−ＤＡＴＡ０〜ＨＤ−ＤＡＴＡ３により補正データのビ
ットｂ２をドライバＩＣに転送し、Ｂ部において、スト
ローブ信号ＨＤ−ＳＴＢ−Ｎを３パルス出力する。この
とき、ストローブ信号ＨＤ−ＳＴＢ−Ｎの２パルス目
で、制御回路ＣＴＲＬのＡＮＤ回路３９０の出力がＨｉ
ｇｈレベルとなり、端子Ｗ２の書き込み制御信号ｂ２−
ＷＲがＨｉｇｈレベルになる。これにより、補正データ
のビットｂ２が図１４のメモリセル回路ＭＥＭｉの対応
するメモリセルに書き込まれる。

【０１６５】同様に、Ｃ部のストローブ信号ＨＤ−ＳＴ
Ｂ−Ｎの２パルス目で、制御回路ＣＴＲＬのＡＮＤ回路
３８９の出力がＨｉｇｈレベルとなり、端子Ｗ１の書き
込み制御信号ｂ１−ＷＲがＨｉｇｈレベルになり、補正
データのビットｂ１がメモリセル回路ＭＥＭｉの対応す
るメモリセルに書き込まれる。また、Ｄ部のストローブ
信号ＨＤ−ＳＴＢ−Ｎの２パルス目で、制御回路ＣＴＲ
ＬのＡＮＤ回路３８８の出力がＨｉｇｈレベルとなり、
端子Ｗ０の書き込み制御信号ｂ０−ＷＲがＨｉｇｈレベ
ルになり、補正データのビットｂ０がメモリセル回路Ｍ
ＥＭｉの対応するメモリセルに書き込まれる。

【０１６６】以上により一連の補正データ書き込みシー
ケンスは終了する。ここで、印刷制御部３０がラッチ信
号ＬＯＡＤをＬｏｗレベルにすれば、プリンタは印刷モ
ードとなる。しかし、図２０のようにラッチ信号ＬＯＡ
ＤをＨｉｇｈレベルとしたまま、さらにストローブ信号
ＨＤ−ＳＴＢ−Ｎを出力し、制御回路ＣＴＲＬのカウン
タ回路を動作させれば、ドライバＩＣ ＤＲＶ１〜ＤＲ
Ｖ２６をスタンバイモードにすることができる。

【０１６７】つまり、図２０のＥ部において、印刷制御
部３０がストローブ信号ＨＤ−ＳＴＢ−Ｎを２パルス出
力すると、２パルス目で、制御回路ＣＴＲＬのＡＮＤ回
路３８７の出力がＨｉｇｈレベルとなり、端子ＳＴＢＹ
のスタンバイモード制御信号ＳＴＢＹ−ＰがＨｉｇｈレ
ベルになる。これにより、図１７の制御電圧発生回路Ａ
ＤＪにおいて、上記第１の実施形態と同様に、ＰＭＯＳ
トランジスタ６１の静止時電流パスおよび演算増幅器１
１０内の静止時電流パスが遮断され、ドライバＩＣ Ｄ
ＲＶ１〜ＤＲＶ２６の静止時電流はほとんどゼロにな
る。

【０１６８】上記のスタンバイモードは、印刷制御部３
０がラッチ信号ＬＯＡＤをＬｏｗレベルにするか、ある
いはストローブ信号ＨＤ−ＳＴＢ−Ｎによりさらにパル
スを出力するまで保持される。ラッチ信号ＬＯＡＤがＬ
ｏｗレベルになると、制御回路ＣＴＲＬのカウンタ回路
はリセットされる。また、ストローブ信号ＨＤ−ＳＴＢ
−Ｎによるパルスが入力されると、制御回路ＣＴＲＬの
カウンタ回路はカウント動作をする。いずれの場合に
も、制御回路ＣＴＲＬのＡＮＤ回路３８７の出力はＬｏ
ｗレベルになり、スタンバイモード制御信号ＳＴＢＹ−
ＰがＬｏｗレベルとなり、スタンバイモードは解除され
る。

【０１６９】このように第３の実施形態におけるドライ
バＩＣ２００によれば、駆動電流値を個別に補正する機
能を備えたドライバＩＣに、スタンバイモードのときに
静止時電流パスを遮断する切替回路を設け、印刷制御部
３０から入力されるストローブ信号ＨＤ−ＳＴＢ−Ｎ信
号によりカウント動作する、補正データの書き込み制御
信号を生成するためのカウンタ回路のカウント値に基づ
いて、上記の切替回路を制御するスタンバイモード制御
信号を制御回路ＣＴＲＬで生成するようにしたことによ
り、ドライバＩＣの静止時電流をほとんどゼロにするこ
とができ、これによりＩＤＤｑテストによる効率的なテ
ストが可能となる。さらに、書き込み制御信号を制御す
るためのカウンタ回路をカウント動作させることにより
スタンバイモード実施命令が通知され、一連の補正デー
タ書き込みシーケンスの自然な拡張によりスタンバイモ
ード制御信号を生成できるので、印刷制御部からスタン
バイモード実施命令を通知するための信号経路を新設す
る必要がない。

【０１７０】また、第３の実施形態のプリンタによれ
ば、複数個のドライバＩＣ３００によりＬＥＤヘッド３
１を構成することにより、待機時のＬＥＤヘッドの消費
電流をたかだか数［μＡ］程度にすることができ、これ
によりプリンタの待機時消費電力を低減することができ
る。

【０１７１】なお、上記第１ないし第３の実施形態で
は、本発明の駆動回路およびプリンタを、ＬＥＤアレイ
を駆動するドライバＩＣおよび光源にＬＥＤを用いた電
子写真プリンタに適用した場合について説明したが、サ
ーマルプリンタにおける発熱抵抗体群、表示装置におけ
る表示素子群などの被駆動素子群を駆動する場合にも適
用することができる。

【０１７２】

【発明の効果】以上説明したように本発明の駆動回路に
よれば、静止時電流パスを遮断する切替回路と、この切
替回路を制御する制御回路とを設けたことにより、駆動
回路の静止時電流をＣＭＯＳ回路と同等に、ほとんどゼ
ロにすることができる。これにより、ＩＤＤｑテストに
よる効率的なテストが可能となるという効果がある。

【０１７３】またチップ化された本発明の駆動回路を複
数個備えた本発明のプリンタによれば、駆動回路におけ
る静止時電流を低減できるので、待機時の消費電力を低
減することができるという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施形態の電子写真プリンタに
おけるＬＥＤヘッドのブロック構成図である。

【図２】本発明の第１の実施形態の電子写真プリンタの
ブロック構成図である。

【図３】本発明の第１の実施形態におけるＬＥＤヘッド
を構成するドライバＩＣの制御電圧発生回路およびプリ
バッファ回路ならびにＬＥＤ駆動回路の回路構成図であ
る。

【図４】本発明の第１の実施形態における制御電圧発生
回路を構成する演算増幅器の回路構成図である。

【図５】本発明の第１の実施形態においてスタンバイモ
ードを実行するときのタイミング図である。

【図６】本発明の第２の実施形態の電子写真プリンタの
ブロック構成図である。

【図７】本発明の第２の実施形態におけるＬＥＤヘッド
のブロック構成図である。

【図８】本発明の第２の実施形態におけるＬＥＤヘッド
を構成するドライバＩＣの制御電圧発生回路およびプリ
バッファ回路ならびにＬＥＤ駆動回路の回路構成図であ
る。

【図９】本発明の第２の実施形態における制御電圧発生
回路を構成する演算増幅器の回路構成図である。

【図１０】本発明の第２の実施形態においてスタンバイ
モードを実行するときのタイミング図である。

【図１１】本発明の第３の実施形態の電子写真プリンタ
のブロック構成図である。

【図１２】本発明の第３の実施形態におけるＬＥＤヘッ
ドのブロック構成図である。

【図１３】本発明の第３の実施形態におけるＬＥＤヘッ
ドを構成するドライバＩＣの回路構成図である。

【図１４】本発明の第３の実施形態におけるドライバＩ
Ｃを構成するメモリセル回路の回路構成図である。

【図１５】本発明の第３の実施形態におけるドライバＩ
Ｃを構成するＬＥＤ駆動回路の回路構成図である。

【図１６】本発明の第３の実施形態におけるドライバＩ
Ｃを構成する制御回路の回路構成図である。

【図１７】本発明の第３の実施形態におけるドライバＩ
Ｃを構成する制御電圧発生回路の回路構成図である。

【図１８】本発明の第３の実施形態における補正データ
転送タイミング図である（ドライバＩＣを１個にした場
合）。

【図１９】本発明の第３の実施形態における補正データ
転送タイミング図である。

【図２０】本発明の第３の実施形態において補正データ
転送モードおよびスタンバイモードを実行するときのタ
イミング図である。

【図２１】従来の電子写真プリンタのブロック構成図で
ある。

【図２２】従来の電子写真プリンタの駆動タイミング図
である。

【図２３】従来の電子写真プリンタにおけるＬＥＤヘッ
ドの回路構成図である

【図２４】従来の電子写真プリンタにおけるＬＥＤヘッ
ドのブロック構成図である。

【図２５】従来の電子写真プリンタにおけるＬＥＤヘッ
ドを構成するドライバＩＣの制御電圧発生回路およびプ
リバッファ回路ならびにＬＥＤ駆動回路の回路構成図で
ある。

【図２６】従来の電子写真プリンタにおける制御電圧発
生回路を構成する演算増幅器の回路構成図である。

【符号の説明】

２０，２１，３１ ＬＥＤヘッド、 ５３ シフトレジ
スタ回路、 ５４ ラッチ回路群、 ５７， ＬＥＤ駆
動回路群、 １００，２００，３００ ドライバＩＣ、
１０１，２０１，ＡＤＪ 制御電圧発生回路、 １０
９ インバータ、 １１０ 演算増幅器、 １１１，１
１２ ＰＭＯＳトランジスタ、 １１３ＮＭＯＳトラン
ジスタ、 ２０９ スタンバイモード制御回路、 ＣＴ
ＲＬ制御回路、 ＬＤＶ，ＬＤＲＶ ＬＥＤ駆動回路、
ＭＥＭ メモリセル回路。

Claims (11)

【特許請求の範囲】
1. 【請求項１】 駆動データに従って被駆動素子群を個別
   に駆動する駆動出力回路群と、 外部から入力された駆動データを前記駆動出力回路群に
   転送する転送回路と、 前記被駆動素子群に対する駆動電流を制御するための制
   御電圧を生成し、この制御電圧を前記駆動出力回路群に
   入力する制御電圧発生回路と、 前記制御電圧発生回路を含む構成回路の静止時電流パス
   を遮断または短絡する切替回路と、 外部からスタンバイモード実施命令が入力されていると
   きに、前記静止時電流パスを遮断するように、前記切替
   回路を制御する制御回路とを備えたことを特徴とする駆
   動回路。
2. 【請求項２】 前記切替回路は、スタンバイモード制御
   信号の論理レベルに従って前記静止時電流パスを遮断ま
   たは短絡するものであり、 前記制御回路は、スタンバイモード制御信号を前記切替
   回路に入力することにより前記切替回路を制御すること
   を特徴とする請求項１記載の駆動回路。
3. 【請求項３】 前記スタンバイモード制御信号が、外部
   から入力されることを特徴とする請求項２記載の駆動回
   路。
4. 【請求項４】 前記スタンバイモード実施命令は、駆動
   データの転送タイミングを制御するために外部から入力
   される信号または駆動出力回路群の駆動タイミングを制
   御するために外部から入力される信号を含む複数の信号
   により通知されるものであり、 前記制御回路は、前記複数の信号の論理レベルに基づい
   て前記スタンバイモード制御信号を生成することを特徴
   とする請求項２記載の駆動回路。
5. 【請求項５】 前記制御回路は、外部から入力される信
   号によりカウント動作するカウンタ回路を有し、このカ
   ウンタ回路のカウント値に基づいて前記スタンバイモー
   ド制御信号を生成するものであり、 前記スタンバイモード実施命令は、前記外部から入力さ
   れる信号により通知されるものであることを特徴とする
   請求項２記載の駆動回路。
6. 【請求項６】 書き込み制御信号に従って補正データを
   記憶する記憶回路群をさらに備え、 前記転送回路は、外部から入力された駆動データを前記
   駆動出力回路群に転送するとともに、外部から入力され
   た補正データを前記記憶回路群に転送するものであり、 前記駆動出力回路群は、前記記憶回路群に記憶された補
   正データに従って前記被駆動素子群に対する駆動電流を
   個別に調整するものであり、 前記制御回路は、前記カウント値に基づいて、前記書き
   込み制御信号を生成するとともに、前記スタンバイモー
   ド制御信号を生成するものであることを特徴とする請求
   項５記載の駆動回路。
7. 【請求項７】 前記切替回路が、 カレントミラー回路の制御電流源トランジスタの静止時
   電流パスの途中に設けられた第１のスイッチトランジス
   タと、前記カレントミラー回路の制御電流源トランジス
   タおよび被制御電流源トランジスタに並列に設けられた
   第２のトランジスタとを有し、 第１のトランジスタをオフさせ、第２のトランジスタを
   オンさせることにより、前記カレントミラー回路の静止
   時電流パスを遮断することを特徴とする請求項１記載の
   駆動回路。
8. 【請求項８】 複数のＬＥＤを個別に駆動することを特
   徴とする請求項１ないし７のいずれかに記載の駆動回
   路。
9. 【請求項９】 ＩＣチップ化されていることを特徴とす
   る請求項１ないし７のいずれかに記載の駆動回路。
10. 【請求項１０】 請求項９記載の駆動回路を複数個備
    え、 前記スタンバイモード実施命令を生成し、このスタンバ
    イモード実施命令を前記駆動回路に入力する印刷制御部
    を備えたことを特徴とするプリンタ。
11. 【請求項１１】 ＬＥＤアレイおよびこのＬＥＤアレイ
    を駆動する前記複数個の駆動回路とにより構成されたＬ
    ＥＤヘッドを備えたことを特徴とする請求項１０記載の
    プリンタ。