JP2000106506A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JP2000106506A JP2000106506A JP10274848A JP27484898A JP2000106506A JP 2000106506 A JP2000106506 A JP 2000106506A JP 10274848 A JP10274848 A JP 10274848A JP 27484898 A JP27484898 A JP 27484898A JP 2000106506 A JP2000106506 A JP 2000106506A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- synthesizer
- output
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】
【課題】 レーダ送受信装置に用いる周波数発生手段と
してダイレクトディジタルシンセサイザを用いた場合、
量子化誤差に起因するスプリアスを低レベルに抑えたま
ま広帯域化する事が困難な欠点がある。 【解決手段】 ダイレクトディジタルシンセサイザと直
接合成方式シンセサイザとを組合せ、チャープ関数発生
手段からの制御信号により、直接合成方式シンセサイザ
で周波数粗設定をし、DDSで周波数微設定した後、フ
ィルタを通過させて出力信号を得るような構成とする。
してダイレクトディジタルシンセサイザを用いた場合、
量子化誤差に起因するスプリアスを低レベルに抑えたま
ま広帯域化する事が困難な欠点がある。 【解決手段】 ダイレクトディジタルシンセサイザと直
接合成方式シンセサイザとを組合せ、チャープ関数発生
手段からの制御信号により、直接合成方式シンセサイザ
で周波数粗設定をし、DDSで周波数微設定した後、フ
ィルタを通過させて出力信号を得るような構成とする。
Description
【0001】
【発明の属する技術分野】この発明は、周波数チャープ
機能または周波数ホッピング機能を有するレーダ送受信
装置に利用する低雑音、高速かつ広帯域な周波数発生手
段として、直接合成方式シンセサイザとダイレクトディ
ジタルシンセサイザを利用した周波数シンセサイザに関
するものである。
機能または周波数ホッピング機能を有するレーダ送受信
装置に利用する低雑音、高速かつ広帯域な周波数発生手
段として、直接合成方式シンセサイザとダイレクトディ
ジタルシンセサイザを利用した周波数シンセサイザに関
するものである。
【0002】
【従来の技術】図8は従来の周波数シンセサイザの構成
を示す回路の一例で、図において1は基準クロック発振
器、2はダイレクトディジタルシンセサイザ(Dire
ctDigital Synthesizer:以下D
DS)。DDS2は、位相アキュムレータ3、メモリ
4、ディジタル−アナログ変換器(以下D−A変換器)
5、フィルタ6とからなる。また、図9は各部における
信号波形図、図10は位相データと振幅データの関係の
一例を示す図である。ここで、DDS2内の位相アキュ
ムレータ3は、図9(a)の基準信号出力図で示される
基準クロック発振器1からの基準クロックのタイミング
を基準として、周波数設定データを累積加算して図9
(b)の位相アキュムレータ出力図で示されるデジタル
値を出力する。位相アキュムレータ3は、累積加算され
た位相が2πになると位相を0にリセットし、0〜2π
の値を繰り返し出力する。この基準クロックは出力信号
の1周期に2回以上のクロックが含まれるように構成さ
れている。メモリ4は、図10に示すように位相アキュ
ムレータ3から出力されるデジタルデータをアドレスデ
ータとして位相に対する波形データ(振幅データ)をル
ックアップテーブルとして保持している。図10に示す
ように、位相データは、メモリ4に格納された振幅デー
タに対応した位相を表しているが、同時にメモリ4のア
ドレスを表しており、これによって振幅データを読み出
す。振幅データは、D−A変換器5によってアナログ値
に変換され、不要波を除去し必要な周波数成分のみを取
り出すためにフィルタ6を通過させて、図9(c)のD
DS出力信号図に示す正弦波信号を出力する。
を示す回路の一例で、図において1は基準クロック発振
器、2はダイレクトディジタルシンセサイザ(Dire
ctDigital Synthesizer:以下D
DS)。DDS2は、位相アキュムレータ3、メモリ
4、ディジタル−アナログ変換器(以下D−A変換器)
5、フィルタ6とからなる。また、図9は各部における
信号波形図、図10は位相データと振幅データの関係の
一例を示す図である。ここで、DDS2内の位相アキュ
ムレータ3は、図9(a)の基準信号出力図で示される
基準クロック発振器1からの基準クロックのタイミング
を基準として、周波数設定データを累積加算して図9
(b)の位相アキュムレータ出力図で示されるデジタル
値を出力する。位相アキュムレータ3は、累積加算され
た位相が2πになると位相を0にリセットし、0〜2π
の値を繰り返し出力する。この基準クロックは出力信号
の1周期に2回以上のクロックが含まれるように構成さ
れている。メモリ4は、図10に示すように位相アキュ
ムレータ3から出力されるデジタルデータをアドレスデ
ータとして位相に対する波形データ(振幅データ)をル
ックアップテーブルとして保持している。図10に示す
ように、位相データは、メモリ4に格納された振幅デー
タに対応した位相を表しているが、同時にメモリ4のア
ドレスを表しており、これによって振幅データを読み出
す。振幅データは、D−A変換器5によってアナログ値
に変換され、不要波を除去し必要な周波数成分のみを取
り出すためにフィルタ6を通過させて、図9(c)のD
DS出力信号図に示す正弦波信号を出力する。
【0003】このような回路において、DDS2の出力
周波数fDDSは、基準信号周波数をfr、DDS2の
周波数設定可能ビット数をA、実際の周波数設定データ
の10進数換算値をBとすると、数1にて表される。こ
れにより、DDS2の出力周波数は、周波数設定データ
により基準クロック発振器の周波数の1/2以下の範囲
において設定が可能となり、外部より更新レートに同期
して周波数設定データを入力することによりチャープ波
形及びホッピング波形を形成できる。
周波数fDDSは、基準信号周波数をfr、DDS2の
周波数設定可能ビット数をA、実際の周波数設定データ
の10進数換算値をBとすると、数1にて表される。こ
れにより、DDS2の出力周波数は、周波数設定データ
により基準クロック発振器の周波数の1/2以下の範囲
において設定が可能となり、外部より更新レートに同期
して周波数設定データを入力することによりチャープ波
形及びホッピング波形を形成できる。
【0004】
【数1】
【0005】
【発明が解決しようとする課題】上記のような従来の周
波数シンセサイザでは、DDSなどのディジタルICに
周波数限界があることと、DDSにおける量子化誤差に
起因するスプリアスを低レベルに抑えるために周波数帯
域が制限されることより、帯域を広くとれない欠点があ
る。
波数シンセサイザでは、DDSなどのディジタルICに
周波数限界があることと、DDSにおける量子化誤差に
起因するスプリアスを低レベルに抑えるために周波数帯
域が制限されることより、帯域を広くとれない欠点があ
る。
【0006】また、位相同期ループシンセサイザ等を用
いて逓倍により帯域を広げる手法を用いた場合は、逓倍
次数に応じて上記スプリアスレベルが上昇し、切換速度
もフィードバックループの収束時間が必要となるために
低速化する欠点がある。
いて逓倍により帯域を広げる手法を用いた場合は、逓倍
次数に応じて上記スプリアスレベルが上昇し、切換速度
もフィードバックループの収束時間が必要となるために
低速化する欠点がある。
【0007】この発明は、かかる問題点を解決するため
になされたものであり、DDSの量子化誤差に起因する
スプリアスを低レベルに抑えたまま帯域を広げるととも
に周波数切り換えの高速性を劣化させないことにより周
波数チャープ機能または周波数ホッピング機能を有する
レーダ送受信装置に用いる周波数シンセサイザを得るこ
とを目的とする。
になされたものであり、DDSの量子化誤差に起因する
スプリアスを低レベルに抑えたまま帯域を広げるととも
に周波数切り換えの高速性を劣化させないことにより周
波数チャープ機能または周波数ホッピング機能を有する
レーダ送受信装置に用いる周波数シンセサイザを得るこ
とを目的とする。
【0008】
【課題を解決するための手段】第1の発明による周波数
シンセサイザは、特定の周期信号を発生する基準クロッ
ク発振器と、それぞれ異なる周期信号を発生する複数の
周波数発生手段、上記複数の周波数発生手段の出力信号
を入力とし複数の出力ポートに対して各々選択して周期
信号を出力するスイッチマトリクス、上記スイッチマト
リクスで選択された複数の周期信号を各々局部発振波と
する複数の周波数変換器、及び上記周波数変換器の入力
信号の入力端に各々接続された複数の分周器とから構成
される指定された周波数を持つ周期信号を発生する直接
合成方式シンセサイザと、上記基準クロック発振器の特
定の周期信号を受けて指定された周波数を持つ周期信号
を発生するダイレクトディジタルシンセサイザと、ダイ
レクトディジタルシンセサイザの出力信号を受けて特定
の周波数に周波数変換する周波数アップコンバータと、
周波数チャープ設定データを受けて指定されたチャープ
波形を生成するためのチャープデータ関数を発生するチ
ャープデータ関数発生手段と、チャープデータ関数を受
けて上記直接合成方式シンセサイザと上記ダイレクトデ
ィジタルシンセサイザを制御するための周波数設定デー
タを出力するメモリと、上記直接合成方式シンセサイザ
からの出力信号と上記周波数アップコンバータからの出
力信号を合成するミクサと、そのミクサの出力から不要
波を除去するフィルタとで構成したことを特徴とする。
シンセサイザは、特定の周期信号を発生する基準クロッ
ク発振器と、それぞれ異なる周期信号を発生する複数の
周波数発生手段、上記複数の周波数発生手段の出力信号
を入力とし複数の出力ポートに対して各々選択して周期
信号を出力するスイッチマトリクス、上記スイッチマト
リクスで選択された複数の周期信号を各々局部発振波と
する複数の周波数変換器、及び上記周波数変換器の入力
信号の入力端に各々接続された複数の分周器とから構成
される指定された周波数を持つ周期信号を発生する直接
合成方式シンセサイザと、上記基準クロック発振器の特
定の周期信号を受けて指定された周波数を持つ周期信号
を発生するダイレクトディジタルシンセサイザと、ダイ
レクトディジタルシンセサイザの出力信号を受けて特定
の周波数に周波数変換する周波数アップコンバータと、
周波数チャープ設定データを受けて指定されたチャープ
波形を生成するためのチャープデータ関数を発生するチ
ャープデータ関数発生手段と、チャープデータ関数を受
けて上記直接合成方式シンセサイザと上記ダイレクトデ
ィジタルシンセサイザを制御するための周波数設定デー
タを出力するメモリと、上記直接合成方式シンセサイザ
からの出力信号と上記周波数アップコンバータからの出
力信号を合成するミクサと、そのミクサの出力から不要
波を除去するフィルタとで構成したことを特徴とする。
【0009】また、第2の発明による周波数シンセサイ
ザは、特定の周波数を持つ周期信号を発生する基準クロ
ック発振器と、上記基準クロック発振器の周期信号を基
準信号として同期の取れたそれぞれ異なる周期信号を発
生する複数の周波数発生手段、上記複数の周波数発生手
段の出力信号を入力とし複数の出力ポートに対して各々
選択して周期信号を出力するスイッチマトリクス、上記
スイッチマトリクスで選択された複数の周期信号を各々
局部発振波とする複数の周波数変換器、及び上記周波数
変換器の入力信号の入力端に各々接続された複数の分周
器とから構成される指定された周波数を持つ周期信号を
発生する直接合成方式シンセサイザと、上記基準クロッ
ク発振器の特定の周期信号を受けて指定された周波数を
持つ周期信号を発生するダイレクトディジタルシンセサ
イザと、ダイレクトディジタルシンセサイザの出力信号
を受けて特定の周波数に周波数変換する周波数アップコ
ンバータと、周波数チャープ設定データを受けて指定さ
れたチャープ波形を生成するためのチャープデータ関数
を発生するチャープデータ関数発生手段と、チャープデ
ータ関数を受けて上記直接合成方式シンセサイザと上記
ダイレクトディジタルシンセサイザを制御するための周
波数設定データを出力するメモリと、上記直接合成方式
シンセサイザからの出力信号と上記周波数アップコンバ
ータからの出力信号を合成するミクサと、そのミクサの
出力から不要波を除去するフィルタとで構成したことを
特徴とする。
ザは、特定の周波数を持つ周期信号を発生する基準クロ
ック発振器と、上記基準クロック発振器の周期信号を基
準信号として同期の取れたそれぞれ異なる周期信号を発
生する複数の周波数発生手段、上記複数の周波数発生手
段の出力信号を入力とし複数の出力ポートに対して各々
選択して周期信号を出力するスイッチマトリクス、上記
スイッチマトリクスで選択された複数の周期信号を各々
局部発振波とする複数の周波数変換器、及び上記周波数
変換器の入力信号の入力端に各々接続された複数の分周
器とから構成される指定された周波数を持つ周期信号を
発生する直接合成方式シンセサイザと、上記基準クロッ
ク発振器の特定の周期信号を受けて指定された周波数を
持つ周期信号を発生するダイレクトディジタルシンセサ
イザと、ダイレクトディジタルシンセサイザの出力信号
を受けて特定の周波数に周波数変換する周波数アップコ
ンバータと、周波数チャープ設定データを受けて指定さ
れたチャープ波形を生成するためのチャープデータ関数
を発生するチャープデータ関数発生手段と、チャープデ
ータ関数を受けて上記直接合成方式シンセサイザと上記
ダイレクトディジタルシンセサイザを制御するための周
波数設定データを出力するメモリと、上記直接合成方式
シンセサイザからの出力信号と上記周波数アップコンバ
ータからの出力信号を合成するミクサと、そのミクサの
出力から不要波を除去するフィルタとで構成したことを
特徴とする。
【0010】また、第3の発明による周波数シンセサイ
ザは、特定の周波数を持つ周期信号を発生する基準クロ
ック発振器と、上記基準クロック発振器の周期信号を基
準信号として同期の取れたそれぞれ異なる周期信号を発
生する複数の周波数発生手段、上記複数の周波数発生手
段の出力信号を入力とし複数の出力ポートに対して各々
選択して周期信号を出力するスイッチマトリクス、上記
スイッチマトリクスで選択された複数の周期信号を各々
局部発振波とする局部発振波の偶数倍の周波数と入力信
号の和ないしは差の周波数信号を出力する偶高調波ミク
サを用いた複数の周波数変換器、及び上記周波数変換器
の入力信号の入力端に各々接続された複数の分周器とか
ら構成される指定された周波数を持つ周期信号を発生す
る直接合成方式シンセサイザと、上記基準クロック発振
器の特定の周期信号を受けて指定された周波数を持つ周
期信号を発生するダイレクトディジタルシンセサイザ
と、ダイレクトディジタルシンセサイザの出力信号を受
けて特定の周波数に周波数変換する周波数アップコンバ
ータと、周波数チャープ設定データを受けて指定された
チャープ波形を生成するためのチャープデータ関数を発
生するチャープデータ関数発生手段と、チャープデータ
関数を受けて上記直接合成方式シンセサイザと上記ダイ
レクトディジタルシンセサイザを制御するための周波数
設定データを出力するメモリと、上記直接合成方式シン
セサイザからの出力信号と上記周波数アップコンバータ
からの出力信号を合成するミクサと、そのミクサの出力
から不要波を除去するフィルタとで構成したことを特徴
とする。
ザは、特定の周波数を持つ周期信号を発生する基準クロ
ック発振器と、上記基準クロック発振器の周期信号を基
準信号として同期の取れたそれぞれ異なる周期信号を発
生する複数の周波数発生手段、上記複数の周波数発生手
段の出力信号を入力とし複数の出力ポートに対して各々
選択して周期信号を出力するスイッチマトリクス、上記
スイッチマトリクスで選択された複数の周期信号を各々
局部発振波とする局部発振波の偶数倍の周波数と入力信
号の和ないしは差の周波数信号を出力する偶高調波ミク
サを用いた複数の周波数変換器、及び上記周波数変換器
の入力信号の入力端に各々接続された複数の分周器とか
ら構成される指定された周波数を持つ周期信号を発生す
る直接合成方式シンセサイザと、上記基準クロック発振
器の特定の周期信号を受けて指定された周波数を持つ周
期信号を発生するダイレクトディジタルシンセサイザ
と、ダイレクトディジタルシンセサイザの出力信号を受
けて特定の周波数に周波数変換する周波数アップコンバ
ータと、周波数チャープ設定データを受けて指定された
チャープ波形を生成するためのチャープデータ関数を発
生するチャープデータ関数発生手段と、チャープデータ
関数を受けて上記直接合成方式シンセサイザと上記ダイ
レクトディジタルシンセサイザを制御するための周波数
設定データを出力するメモリと、上記直接合成方式シン
セサイザからの出力信号と上記周波数アップコンバータ
からの出力信号を合成するミクサと、そのミクサの出力
から不要波を除去するフィルタとで構成したことを特徴
とする。
【0011】また、第4の発明による周波数シンセサイ
ザは、特定の周波数を持つ周期信号を発生する基準クロ
ック発振器と、上記基準クロック発振器の周期信号を基
準信号として同期の取れたそれぞれ異なる周期信号を発
生する複数の周波数発生手段、上記複数の周波数発生手
段の出力信号を入力とし複数の出力ポートに対して各々
選択して周期信号を出力するスイッチマトリクス、上記
スイッチマトリクスで選択された複数の周期信号を各々
局部発振波とする局部発振波の偶数倍の周波数と入力信
号の和ないしは差の周波数信号を出力する偶高調波ミク
サを用いた複数の周波数変換器、及び上記周波数変換器
の入力信号の入力端に各々接続された複数の分周器とか
ら構成される指定された周波数を持つ周期信号を発生す
る直接合成方式シンセサイザと、上記基準クロック発振
器の特定の周期信号を受けて指定された周波数を持つ周
期信号を発生するダイレクトディジタルシンセサイザ
と、ダイレクトディジタルシンセサイザの出力信号を受
けて特定の周波数に周波数変換する周波数アップコンバ
ータと、周波数ホッピング設定データを受けて指定され
たホッピング周波数列ないしはランダムなホッピング周
波数列を生成するためのホッピングデータ関数を発生す
るホッピングデータ関数発生手段と、ホッピングデータ
関数を受けて上記直接合成シンセサイザとダイレクトデ
ィジタルシンセサイザを制御するための周波数設定デー
タを出力するメモリと、直接合成シンセサイザからの周
期信号と周波数アップコンバータからの周期信号を合成
するミクサと、そのミクサの出力から不要波を除去する
フィルタとで構成したことを特徴とする。
ザは、特定の周波数を持つ周期信号を発生する基準クロ
ック発振器と、上記基準クロック発振器の周期信号を基
準信号として同期の取れたそれぞれ異なる周期信号を発
生する複数の周波数発生手段、上記複数の周波数発生手
段の出力信号を入力とし複数の出力ポートに対して各々
選択して周期信号を出力するスイッチマトリクス、上記
スイッチマトリクスで選択された複数の周期信号を各々
局部発振波とする局部発振波の偶数倍の周波数と入力信
号の和ないしは差の周波数信号を出力する偶高調波ミク
サを用いた複数の周波数変換器、及び上記周波数変換器
の入力信号の入力端に各々接続された複数の分周器とか
ら構成される指定された周波数を持つ周期信号を発生す
る直接合成方式シンセサイザと、上記基準クロック発振
器の特定の周期信号を受けて指定された周波数を持つ周
期信号を発生するダイレクトディジタルシンセサイザ
と、ダイレクトディジタルシンセサイザの出力信号を受
けて特定の周波数に周波数変換する周波数アップコンバ
ータと、周波数ホッピング設定データを受けて指定され
たホッピング周波数列ないしはランダムなホッピング周
波数列を生成するためのホッピングデータ関数を発生す
るホッピングデータ関数発生手段と、ホッピングデータ
関数を受けて上記直接合成シンセサイザとダイレクトデ
ィジタルシンセサイザを制御するための周波数設定デー
タを出力するメモリと、直接合成シンセサイザからの周
期信号と周波数アップコンバータからの周期信号を合成
するミクサと、そのミクサの出力から不要波を除去する
フィルタとで構成したことを特徴とする。
【0012】
【発明の実施の形態】実施の形態1 図1はこの発明の実施の形態1を示す周波数シンセサイ
ザの構成図であり、図において7は直接合成方式シンセ
サイザ、8はDDS2の出力信号を受けて特定の周波数
に周波数変換する周波数アップコンバータ、9はチャー
プ設定データを受けて指定されたチャープ波形を生成す
るためのチャープデータ関数を発生するチャープデータ
関数発生部、10はチャープデータ関数を受けて直接合
成方式シンセサイザ7とDDS2を制御するための周波
数設定データを出力するメモリ、11は直接合成方式シ
ンセサイザ7からの周期信号と周波数アップコンバータ
8からの周期信号を合成するミクサ、12はミクサ11
からの出力の不要波を除去するフィルタである。直接合
成方式シンセサイザ7は例えばVadim Manas
sewitsch著「Frequency Synth
esizers/Theory and Desig
n」(1987年John Wiley and So
ns発行)の17ページから21ページに示された周波
数シンセサイザと同様な構成を持ち、13a〜13dは
それぞれが異なる周波数を出力する周波数発生手段、1
4はスイッチマトリクス、15はスイッチマトリクス1
4の入力端子、16はスイッチマトリクス14の出力端
子、17は入力波と局発波との和または差の周波数を出
力するミクサを用いた周波数変換器、18は分周器で構
成される。また、図2はスイッチマトリクス15の内部
構成例であり、19は単位スイッチ、20は終端抵抗で
ある。また、図3はミクサを用いた周波数変換器17の
内部構成例であり、21は不要波を除去するフィルタ、
22は入力波と局発波との和または差の周波数を出力す
るミクサ、23は信号を増幅するアンプで構成される。
図10の従来例と同一ないしは相当部分には同一符号を
付している。DDS2の内部構成は従来と同一である。
ザの構成図であり、図において7は直接合成方式シンセ
サイザ、8はDDS2の出力信号を受けて特定の周波数
に周波数変換する周波数アップコンバータ、9はチャー
プ設定データを受けて指定されたチャープ波形を生成す
るためのチャープデータ関数を発生するチャープデータ
関数発生部、10はチャープデータ関数を受けて直接合
成方式シンセサイザ7とDDS2を制御するための周波
数設定データを出力するメモリ、11は直接合成方式シ
ンセサイザ7からの周期信号と周波数アップコンバータ
8からの周期信号を合成するミクサ、12はミクサ11
からの出力の不要波を除去するフィルタである。直接合
成方式シンセサイザ7は例えばVadim Manas
sewitsch著「Frequency Synth
esizers/Theory and Desig
n」(1987年John Wiley and So
ns発行)の17ページから21ページに示された周波
数シンセサイザと同様な構成を持ち、13a〜13dは
それぞれが異なる周波数を出力する周波数発生手段、1
4はスイッチマトリクス、15はスイッチマトリクス1
4の入力端子、16はスイッチマトリクス14の出力端
子、17は入力波と局発波との和または差の周波数を出
力するミクサを用いた周波数変換器、18は分周器で構
成される。また、図2はスイッチマトリクス15の内部
構成例であり、19は単位スイッチ、20は終端抵抗で
ある。また、図3はミクサを用いた周波数変換器17の
内部構成例であり、21は不要波を除去するフィルタ、
22は入力波と局発波との和または差の周波数を出力す
るミクサ、23は信号を増幅するアンプで構成される。
図10の従来例と同一ないしは相当部分には同一符号を
付している。DDS2の内部構成は従来と同一である。
【0013】次に、動作について説明する。まず、直接
合成方式シンセサイザ7の動作について説明する。周波
数発生手段13a〜13d(周波数f13a 〜f13d )の
出力をスイッチマトリクス14の入力端子15a〜15
dにそれぞれ入力する。スイッチマトリクス14は、例
えば図2に示す構成をしており、周波数設定信号により
全ての単位スイッチ19のON/OFFが制御されるこ
とにより特定の経路が決められ、他の経路は終端抵抗2
0により終端されることにより、各々の出力端子16a
〜16dに入力信号のうちの1つが選択されて出力され
る。これにより、周波数発生手段13a〜13dの出力
信号を入力として出力端子16a〜16dの各々にf
13a 〜f13d の中より一つを選択して出力する。
合成方式シンセサイザ7の動作について説明する。周波
数発生手段13a〜13d(周波数f13a 〜f13d )の
出力をスイッチマトリクス14の入力端子15a〜15
dにそれぞれ入力する。スイッチマトリクス14は、例
えば図2に示す構成をしており、周波数設定信号により
全ての単位スイッチ19のON/OFFが制御されるこ
とにより特定の経路が決められ、他の経路は終端抵抗2
0により終端されることにより、各々の出力端子16a
〜16dに入力信号のうちの1つが選択されて出力され
る。これにより、周波数発生手段13a〜13dの出力
信号を入力として出力端子16a〜16dの各々にf
13a 〜f13d の中より一つを選択して出力する。
【0014】また、周波数変換器17a〜17dは図3
に示すような回路構成を持ち、入力波をフィルタ21a
を介してミクサ22aに入力し、局発波をフィルタ21
bを介してミクサ22aに入力し、入力波と局発波の混
変調された周波数成分を出力して、所望の周波数成分を
フィルタ21cにて取り出し、アンプ23にて電力増幅
して出力する構成となっている。そのため、分周器18
の出力信号を入力波、上記スイッチマトリクス14の出
力端子16の信号を局部発振波として両信号の和周波な
いしは差周波の信号を出力する。この周波数変換動作を
直列接続された周波数変換器17a〜17dにて繰返し
て行うためにスイッチマトリクス14の出力端子16a
〜16dの信号の周波数をfa 〜fd 、分周数をNとす
ると出力周波数f0 は数2にて示される。
に示すような回路構成を持ち、入力波をフィルタ21a
を介してミクサ22aに入力し、局発波をフィルタ21
bを介してミクサ22aに入力し、入力波と局発波の混
変調された周波数成分を出力して、所望の周波数成分を
フィルタ21cにて取り出し、アンプ23にて電力増幅
して出力する構成となっている。そのため、分周器18
の出力信号を入力波、上記スイッチマトリクス14の出
力端子16の信号を局部発振波として両信号の和周波な
いしは差周波の信号を出力する。この周波数変換動作を
直列接続された周波数変換器17a〜17dにて繰返し
て行うためにスイッチマトリクス14の出力端子16a
〜16dの信号の周波数をfa 〜fd 、分周数をNとす
ると出力周波数f0 は数2にて示される。
【0015】
【数2】
【0016】数2より、出力周波数f0 は、fa が1/
N3 の桁、fb が1/N2 の桁、fc が1/Nの桁、f
d が1の桁となるように合成される。そのため、一般的
にスイッチマトリクス14の出力端子16の数をy、周
波数発生手段13の数をrとするとチャンネル数Mは、
数3にて示される。
N3 の桁、fb が1/N2 の桁、fc が1/Nの桁、f
d が1の桁となるように合成される。そのため、一般的
にスイッチマトリクス14の出力端子16の数をy、周
波数発生手段13の数をrとするとチャンネル数Mは、
数3にて示される。
【0017】
【数3】
【0018】また、分周器18の分周数Nと周波数発生
手段13の数rとを等しくし、かつ周波数発生手段13
の周波数間隔を等間隔Δfi とする条件で、出力周波数
のチャンネル間隔Δf0 は一定となり、数4で示され
る。DDS2の出力周波数と合成してチャープ波形を作
る場合、チャープデータ関数を簡略化できるために上記
条件を満たす構成を取るほうが有利である。
手段13の数rとを等しくし、かつ周波数発生手段13
の周波数間隔を等間隔Δfi とする条件で、出力周波数
のチャンネル間隔Δf0 は一定となり、数4で示され
る。DDS2の出力周波数と合成してチャープ波形を作
る場合、チャープデータ関数を簡略化できるために上記
条件を満たす構成を取るほうが有利である。
【0019】
【数4】
【0020】次に、DDS2及び周波数アップコンバー
タ8の動作について説明する。基準クロック発振器11
は特定の周波数を持つ周期信号を発生し、DDS2に出
力する。DDS2の内部動作は従来例に示した通りであ
り、基準クロック発振器1からの周期信号と周波数設定
データにより指定された出力周波数を出力する。DDS
2の出力信号は、デジタルICの動作周波数に制限があ
り、更に出力周波数が基準クロック発振器1のクロック
周波数の1/2以下であるため比較的低周波数となる。
そのため、直接合成方式シンセサイザ7の出力信号と合
成した後の所望波の近傍の不要波を除去するためのフィ
ルタの実現性より、DDS2の出力信号を高周波数化す
る必要があり、周波数アップコンバータにて複数段のミ
クサにより周波数変換して高周波化する。
タ8の動作について説明する。基準クロック発振器11
は特定の周波数を持つ周期信号を発生し、DDS2に出
力する。DDS2の内部動作は従来例に示した通りであ
り、基準クロック発振器1からの周期信号と周波数設定
データにより指定された出力周波数を出力する。DDS
2の出力信号は、デジタルICの動作周波数に制限があ
り、更に出力周波数が基準クロック発振器1のクロック
周波数の1/2以下であるため比較的低周波数となる。
そのため、直接合成方式シンセサイザ7の出力信号と合
成した後の所望波の近傍の不要波を除去するためのフィ
ルタの実現性より、DDS2の出力信号を高周波数化す
る必要があり、周波数アップコンバータにて複数段のミ
クサにより周波数変換して高周波化する。
【0021】一方、チャープデータ関数発生部9は、チ
ャープ繰り返し周期、チャープ帯域幅、ステップ周波数
等のチャープ設定データを受けて周波数の更新タイミン
グを発生し、そのタイミング毎にチャープ帯域幅、ステ
ップ周波数に応じた出力周波数を決定し、その出力周波
数に応じた各視シンセサイザの周波数設定データを格納
したメモリ10のアドレスを指定するチャープデータ関
数を発生する。メモリ10は、チャープデータ関数を受
けて直接合成方式シンセサイザ7を制御するための周波
数粗設定データとDDS2を制御するための周波数微設
定データを出力する。
ャープ繰り返し周期、チャープ帯域幅、ステップ周波数
等のチャープ設定データを受けて周波数の更新タイミン
グを発生し、そのタイミング毎にチャープ帯域幅、ステ
ップ周波数に応じた出力周波数を決定し、その出力周波
数に応じた各視シンセサイザの周波数設定データを格納
したメモリ10のアドレスを指定するチャープデータ関
数を発生する。メモリ10は、チャープデータ関数を受
けて直接合成方式シンセサイザ7を制御するための周波
数粗設定データとDDS2を制御するための周波数微設
定データを出力する。
【0022】このような構成をとることによって、出力
周波数は直接合成方式シンセサイザ7において特定のチ
ャンネル間隔Δf0 により粗設定を行うとともに、DD
S2において高分解能なステップ周波数により微設定を
行うことが可能となる。この設定を更新タイミング毎に
行うことにより、図4に示すような任意の設定のチャー
プ信号を出力でき、DDS2を狭帯域で使用し、直接合
成方式シンセサイザ7との合成によりチャープ信号を発
生することにより、量子化誤差に起因するスプリアスの
劣化を抑えるとともにDDS2及び直接合成方式シンセ
サイザ7の切換の高速性を損なわずに帯域を広げること
ができる。
周波数は直接合成方式シンセサイザ7において特定のチ
ャンネル間隔Δf0 により粗設定を行うとともに、DD
S2において高分解能なステップ周波数により微設定を
行うことが可能となる。この設定を更新タイミング毎に
行うことにより、図4に示すような任意の設定のチャー
プ信号を出力でき、DDS2を狭帯域で使用し、直接合
成方式シンセサイザ7との合成によりチャープ信号を発
生することにより、量子化誤差に起因するスプリアスの
劣化を抑えるとともにDDS2及び直接合成方式シンセ
サイザ7の切換の高速性を損なわずに帯域を広げること
ができる。
【0023】実施の形態2 図5はこの発明の実施の形態2を示す周波数シンセサイ
ザの構成図であり、図において19は基準クロック発振
器1の周期信号を基準信号として同期の取れたそれぞれ
異なる周期信号を発生する複数の周波数発生手段であ
る。従来例及び実施の形態1と同一部ないしは相当部分
には同一の符号を付している。図6は、周波数発生手段
19の内部構成例を示す図であり、25は基準クロック
信号を分周する分周器、26は位相同期ループである。
ザの構成図であり、図において19は基準クロック発振
器1の周期信号を基準信号として同期の取れたそれぞれ
異なる周期信号を発生する複数の周波数発生手段であ
る。従来例及び実施の形態1と同一部ないしは相当部分
には同一の符号を付している。図6は、周波数発生手段
19の内部構成例を示す図であり、25は基準クロック
信号を分周する分周器、26は位相同期ループである。
【0024】次に、動作について説明する。位相同期ル
ープ26は内在する電圧制御発振器の出力信号と基準と
して入力される信号を位相比較して同期した信号を出力
する。同期の取れた出力信号は、基準として入力される
信号の周波数の整数倍の周波数となり、基準クロック発
振器1の周期信号の周波数をfCLK 、分周数をN、位相
同期ループ26の逓倍数をKとすると出力信号の周波数
fPLL は、数5にて示される。
ープ26は内在する電圧制御発振器の出力信号と基準と
して入力される信号を位相比較して同期した信号を出力
する。同期の取れた出力信号は、基準として入力される
信号の周波数の整数倍の周波数となり、基準クロック発
振器1の周期信号の周波数をfCLK 、分周数をN、位相
同期ループ26の逓倍数をKとすると出力信号の周波数
fPLL は、数5にて示される。
【0025】
【数5】
【0026】数5により、分周数Nと位相同期ループ2
6の逓倍数Kを任意に選択することにより基準クロック
発振器1の周期信号に同期した任意の周期信号を発生す
ることができる。
6の逓倍数Kを任意に選択することにより基準クロック
発振器1の周期信号に同期した任意の周期信号を発生す
ることができる。
【0027】上記の構成をもつ周波数発生手段19a〜
19dを用いて実施の形態1と同様な周波数シンセサイ
ザを構成することにより、発振周波数源が共通化される
ために直接合成方式シンセサイザの周波数ステップ間隔
が高精度化されるとともに、DDS2の出力信号周波数
と合成した際にも同じ発振周波数源を用いているために
周波数の微少な差異を生じず、チャープ波形の直線性が
高くなる。
19dを用いて実施の形態1と同様な周波数シンセサイ
ザを構成することにより、発振周波数源が共通化される
ために直接合成方式シンセサイザの周波数ステップ間隔
が高精度化されるとともに、DDS2の出力信号周波数
と合成した際にも同じ発振周波数源を用いているために
周波数の微少な差異を生じず、チャープ波形の直線性が
高くなる。
【0028】実施の形態3 図7はこの発明の実施の形態3を示す周波数シンセサイ
ザの構成図であり、図において27は偶高調波ミクサを
用いた偶高調波形周波数変換器である。また、図8は偶
高調波ミクサを用いた偶高調波形周波数変換器の構成例
であり、28は偶高調波ミクサである。
ザの構成図であり、図において27は偶高調波ミクサを
用いた偶高調波形周波数変換器である。また、図8は偶
高調波ミクサを用いた偶高調波形周波数変換器の構成例
であり、28は偶高調波ミクサである。
【0029】次に、動作について説明する。偶高調波ミ
クサ28は、周波数混合用の素子としてアンチパラレル
ダイオードペア、リングダイオード、FETペアなどの
いずれかを用いた構成をもち、局部発振波(周波数
fL )と入力信号(周波数fS )の2波を入力すると、
数6で示される周波数f0 を出力する。mは整数であ
る。
クサ28は、周波数混合用の素子としてアンチパラレル
ダイオードペア、リングダイオード、FETペアなどの
いずれかを用いた構成をもち、局部発振波(周波数
fL )と入力信号(周波数fS )の2波を入力すると、
数6で示される周波数f0 を出力する。mは整数であ
る。
【0030】
【数6】
【0031】数6に示すように、偶高調波ミクサ28は
局部発振波の2倍と入力波の和ないしは差の周波数を出
力する特徴をもつ。また、上記以外にも不要波として局
部発振波及び入力信号の整数倍の周波数、及び局部発振
波と入力信号の各々任意の整数倍の和ないしは差の周波
数を出力するが、各々の倍数の和が偶数となる周波数の
不要波の成分を抑制する特徴がある。
局部発振波の2倍と入力波の和ないしは差の周波数を出
力する特徴をもつ。また、上記以外にも不要波として局
部発振波及び入力信号の整数倍の周波数、及び局部発振
波と入力信号の各々任意の整数倍の和ないしは差の周波
数を出力するが、各々の倍数の和が偶数となる周波数の
不要波の成分を抑制する特徴がある。
【0032】偶高調波ミクサを用いた偶高調波形周波数
変換器19a〜19dは図8に示すような回路構成を持
ち、入力波をフィルタ21aを介してミクサ22aに入
力し、局部発振波をフィルタ21bを介して偶高調波ミ
クサ28aに入力し、入力波と局発波の混変調された周
波数成分を出力して、所望の周波数成分をフィルタ21
cにて取り出し、アンプ23にて電力増幅して出力する
構成となっている。そのため、分周器18の出力信号を
入力波、上記スイッチマトリクス14の出力端子16の
信号を局部発振波として局部発振波の2倍と入力信号の
和ないしは差の周波数の信号を出力する。この周波数変
換動作を直列接続された周波数変換器19a〜19dに
て繰返して行うためにスイッチマトリクス14の出力端
子16a〜16dの信号の周波数をfa 〜fd 、分周数
をNとすると出力周波数f0 は数7にて示される。但
し、偶高調波ミクサの特徴をいかすために、分周器18
aの分周数のみN/2とする。
変換器19a〜19dは図8に示すような回路構成を持
ち、入力波をフィルタ21aを介してミクサ22aに入
力し、局部発振波をフィルタ21bを介して偶高調波ミ
クサ28aに入力し、入力波と局発波の混変調された周
波数成分を出力して、所望の周波数成分をフィルタ21
cにて取り出し、アンプ23にて電力増幅して出力する
構成となっている。そのため、分周器18の出力信号を
入力波、上記スイッチマトリクス14の出力端子16の
信号を局部発振波として局部発振波の2倍と入力信号の
和ないしは差の周波数の信号を出力する。この周波数変
換動作を直列接続された周波数変換器19a〜19dに
て繰返して行うためにスイッチマトリクス14の出力端
子16a〜16dの信号の周波数をfa 〜fd 、分周数
をNとすると出力周波数f0 は数7にて示される。但
し、偶高調波ミクサの特徴をいかすために、分周器18
aの分周数のみN/2とする。
【0033】
【数7】
【0034】数7より、実施の形態1で示した数2と比
較すると出力周波数は、2倍となる特徴をもち、出力周
波数を同じにする条件とした場合、周波数発生手段24
a〜24dの周波数を1/2とすることができる。ま
た、図9のミクサを用いた場合(a)と偶高調波ミクサ
28を用いた場合(b)の出力周波数スペクトラムを示
す図により、出力周波数の近傍の不要波はミクサの場合
は局部発振波の漏れ込みでありレベルが高い。これに対
して、偶高調波ミクサ28の場合は局部発振波の2倍波
の漏れ込みであるが、偶高調波ミクサの特徴により抑圧
されるためにレベルが低くなる。これにより、不要波を
除去するためのフィルタ21cの特性はミクサの場合よ
り偶高調波ミクサの場合のほうが緩められるためフィル
タ21cの小型化が図れる。
較すると出力周波数は、2倍となる特徴をもち、出力周
波数を同じにする条件とした場合、周波数発生手段24
a〜24dの周波数を1/2とすることができる。ま
た、図9のミクサを用いた場合(a)と偶高調波ミクサ
28を用いた場合(b)の出力周波数スペクトラムを示
す図により、出力周波数の近傍の不要波はミクサの場合
は局部発振波の漏れ込みでありレベルが高い。これに対
して、偶高調波ミクサ28の場合は局部発振波の2倍波
の漏れ込みであるが、偶高調波ミクサの特徴により抑圧
されるためにレベルが低くなる。これにより、不要波を
除去するためのフィルタ21cの特性はミクサの場合よ
り偶高調波ミクサの場合のほうが緩められるためフィル
タ21cの小型化が図れる。
【0035】実施の形態4 図10はこの発明の実施の形態4を示す周波数シンセサ
イザの構成図であり、図において29はホッピングデー
タ関数発生部である。次に、動作について説明する。ホ
ッピングデータ関数発生部29は、ランダムホッピング
か既知順序ホッピングかの選択信号、ホッピング繰り返
し周期、ホッピング帯域幅、ステップ周波数等のホッピ
ング設定データを受けて周波数の更新タイミングを発生
する。そのタイミング毎にランダムホッピングの場合
は、乱数を発生させて指定されたホッピング帯域幅内で
ランダムに出力周波数を決定し、その出力周波数に応じ
た各シンセサイザの周波数設定データを格納したメモリ
10のアドレスを指定するホッピングデータ関数を発生
する。既知順序ホッピングの場合、ホッピング繰り返し
周期、ホッピング帯域幅、ステップ周波数等のホッピン
グ設定データを受けて、そのホッピング帯域幅、ステッ
プ周波数に応じた出力周波数となるように各シンセサイ
ザの周波数設定データを格納したメモリ10のアドレス
を指定するホッピングデータ関数を発生する。メモリ1
0は、ホッピングデータ関数を受けて直接合成方式シン
セサイザ7を制御するための周波数粗設定データとDD
S2を制御するための周波数微設定データを出力する。
直接合成方式シンセサイザ7及びDDS2を用いた周波
数合成系は実施の形態3と同様であり、上記のホッピン
グデータ関数により制御することにより出力周波数のホ
ッピング動作が実現される。
イザの構成図であり、図において29はホッピングデー
タ関数発生部である。次に、動作について説明する。ホ
ッピングデータ関数発生部29は、ランダムホッピング
か既知順序ホッピングかの選択信号、ホッピング繰り返
し周期、ホッピング帯域幅、ステップ周波数等のホッピ
ング設定データを受けて周波数の更新タイミングを発生
する。そのタイミング毎にランダムホッピングの場合
は、乱数を発生させて指定されたホッピング帯域幅内で
ランダムに出力周波数を決定し、その出力周波数に応じ
た各シンセサイザの周波数設定データを格納したメモリ
10のアドレスを指定するホッピングデータ関数を発生
する。既知順序ホッピングの場合、ホッピング繰り返し
周期、ホッピング帯域幅、ステップ周波数等のホッピン
グ設定データを受けて、そのホッピング帯域幅、ステッ
プ周波数に応じた出力周波数となるように各シンセサイ
ザの周波数設定データを格納したメモリ10のアドレス
を指定するホッピングデータ関数を発生する。メモリ1
0は、ホッピングデータ関数を受けて直接合成方式シン
セサイザ7を制御するための周波数粗設定データとDD
S2を制御するための周波数微設定データを出力する。
直接合成方式シンセサイザ7及びDDS2を用いた周波
数合成系は実施の形態3と同様であり、上記のホッピン
グデータ関数により制御することにより出力周波数のホ
ッピング動作が実現される。
【0036】
【発明の効果】第1の発明によれば、微少周波数ステッ
プで周波数設定できるDDSと粗周波数ステップで周波
数設定できる直接合成方式シンセサイザの周波数合成を
行うことにより、DDSの量子化誤差に起因するスプリ
アスを低レベルに抑えたまま帯域を広げることができ、
更にチャープ関数発生部により指定された任意の広帯域
なチャープ波形を形成することができる。
プで周波数設定できるDDSと粗周波数ステップで周波
数設定できる直接合成方式シンセサイザの周波数合成を
行うことにより、DDSの量子化誤差に起因するスプリ
アスを低レベルに抑えたまま帯域を広げることができ、
更にチャープ関数発生部により指定された任意の広帯域
なチャープ波形を形成することができる。
【0037】また、第2の発明によれば、上記に加え、
基準クロック発振器を共通化することにより周波数ステ
ップ間隔を高精度化でき、チャープ波形の直線性を高め
ることができる。
基準クロック発振器を共通化することにより周波数ステ
ップ間隔を高精度化でき、チャープ波形の直線性を高め
ることができる。
【0038】また、第3の発明によれば、上記に加え、
偶高調波ミクサを用いた偶高調波形周波数変換器により
所望の出力周波数の近傍の不要波成分を低く抑えてフィ
ルタの特性を緩めて小型化できるとともに、周波数発生
手段の低周波化が可能なために低コスト化できる。
偶高調波ミクサを用いた偶高調波形周波数変換器により
所望の出力周波数の近傍の不要波成分を低く抑えてフィ
ルタの特性を緩めて小型化できるとともに、周波数発生
手段の低周波化が可能なために低コスト化できる。
【0039】また、第4の発明によれば、ホッピング関
数発生部によりランダムないしは既知順序の広帯域な周
波数ホッピング動作を実現できる。
数発生部によりランダムないしは既知順序の広帯域な周
波数ホッピング動作を実現できる。
【図1】 この発明による周波数シンセサイザの実施の
形態1を示す図である。
形態1を示す図である。
【図2】 スイッチマトリクスの内部構成例を示す図で
ある。
ある。
【図3】 ミクサを用いた周波数変換器の内部構成例を
示す図である。
示す図である。
【図4】 この発明による周波数シンセサイザの出力周
波数の説明図である。
波数の説明図である。
【図5】 この発明による周波数シンセサイザの実施の
形態2を示す図である。
形態2を示す図である。
【図6】 基準クロック発振器に同期した周波数発生手
段の内部構成例を示す図である。
段の内部構成例を示す図である。
【図7】 この発明による周波数シンセサイザの実施の
形態3を示す図である。
形態3を示す図である。
【図8】 偶高調波ミクサを用いた周波数変換器の内部
構成例を示す図である。
構成例を示す図である。
【図9】 ミクサ及び偶高調波ミクサの出力信号スペク
トラムを示す図である。
トラムを示す図である。
【図10】 この発明による周波数シンセサイザの実施
の形態4を示す図である。
の形態4を示す図である。
【図11】 従来の周波数シンセサイザを示す図であ
る。
る。
【図12】 DDSの各部の信号波形を説明する図であ
る。
る。
【図13】 DDSの位相データと振幅データの関係の
一例を示す図である。
一例を示す図である。
1 基準クロック発振器、2 DDS(ダイレクトディ
ジタルシンセサイザ)、3 位相アキュムレータ、4
メモリ、5 D−A変換器(ディジタル−アナログ変換
器)、6 フィルタ、7 直接合成方式シンセサイザ、
8 周波数アップコンバータ、9 チャープデータ関数
発生部、10 メモリ、11 ミクサ、12 フィル
タ、13 周波数発生手段、14 スイッチマトリク
ス、15 スイッチマトリクスの入力端子、16 スイ
ッチマトリクスの出力端子、17 ミクサを用いた周波
数変換器、18 分周器、19 単位スイッチ、20
終端抵抗、21 フィルタ、22 ミクサ、23 アン
プ、24 基準クロック発振器に同期した周波数発生手
段、25 分周器、26 位相同期ループ、27 偶高
調波ミクサを用いた偶高調波形周波数変換器、28 偶
高調波ミクサ、29 ホッピングデータ関数発生部。
ジタルシンセサイザ)、3 位相アキュムレータ、4
メモリ、5 D−A変換器(ディジタル−アナログ変換
器)、6 フィルタ、7 直接合成方式シンセサイザ、
8 周波数アップコンバータ、9 チャープデータ関数
発生部、10 メモリ、11 ミクサ、12 フィル
タ、13 周波数発生手段、14 スイッチマトリク
ス、15 スイッチマトリクスの入力端子、16 スイ
ッチマトリクスの出力端子、17 ミクサを用いた周波
数変換器、18 分周器、19 単位スイッチ、20
終端抵抗、21 フィルタ、22 ミクサ、23 アン
プ、24 基準クロック発振器に同期した周波数発生手
段、25 分周器、26 位相同期ループ、27 偶高
調波ミクサを用いた偶高調波形周波数変換器、28 偶
高調波ミクサ、29 ホッピングデータ関数発生部。
Claims (4)
- 【請求項1】 特定の周期信号を発生する基準クロック
発振器と、それぞれ異なる周期信号を発生する複数の周
波数発生手段、上記複数の周波数発生手段の出力信号を
入力とし複数の出力ポートに対して各々選択して周期信
号を出力するスイッチマトリクス、上記スイッチマトリ
クスで選択された複数の周期信号を各々局部発振波とす
る複数の周波数変換器、及び上記周波数変換器の入力信
号の入力端に各々接続された複数の分周器とから構成さ
れる指定された周波数を持つ周期信号を発生する直接合
成方式シンセサイザと、上記基準クロック発振器の特定
の周期信号を受けて指定された周波数を持つ周期信号を
発生するダイレクトディジタルシンセサイザと、ダイレ
クトディジタルシンセサイザの出力信号を受けて特定の
周波数に周波数変換する周波数アップコンバータと、周
波数チャープ設定データを受けて指定されたチャープ波
形を生成するためのチャープデータ関数を発生するチャ
ープデータ関数発生手段と、チャープデータ関数を受け
て上記直接合成方式シンセサイザと上記ダイレクトディ
ジタルシンセサイザを制御するための周波数設定データ
を出力するメモリと、上記直接合成方式シンセサイザか
らの出力信号と上記周波数アップコンバータからの出力
信号を合成するミクサと、そのミクサの出力から不要波
を除去するフィルタとで構成したことを特徴とした周波
数シンセサイザ。 - 【請求項2】 特定の周波数を持つ周期信号を発生する
基準クロック発振器と、上記基準クロック発振器の周期
信号を基準信号として同期の取れたそれぞれ異なる周期
信号を発生する複数の周波数発生手段、上記複数の周波
数発生手段の複数の出力信号を入力とし複数の出力ポー
トに対して各々選択して周期信号を出力するスイッチマ
トリクス、上記スイッチマトリクスで選択された複数の
周期信号を各々局部発振波とする複数の周波数変換器、
及び上記周波数変換器の入力信号の入力端に各々接続さ
れた複数の分周器とから構成される指定された周波数を
持つ周期信号を発生する直接合成方式シンセサイザと、
上記基準クロック発振器の特定の周期信号を受けて指定
された周波数を持つ周期信号を発生するダイレクトディ
ジタルシンセサイザと、ダイレクトディジタルシンセサ
イザの出力信号を受けて特定の周波数に周波数変換する
周波数アップコンバータと、周波数チャープ設定データ
を受けて指定されたチャープ波形を生成するためのチャ
ープデータ関数を発生するチャープデータ関数発生手段
と、チャープデータ関数を受けて上記直接合成方式シン
セサイザと上記ダイレクトディジタルシンセサイザを制
御するための周波数設定データを出力するメモリと、上
記直接合成方式シンセサイザからの出力信号と上記周波
数アップコンバータからの出力信号を合成するミクサ
と、そのミクサの出力から不要波を除去するフィルタと
で構成したことを特徴とした周波数シンセサイザ。 - 【請求項3】 特定の周波数を持つ周期信号を発生する
基準クロック発振器と、上記基準クロック発振器の周期
信号を基準信号として同期の取れたそれぞれ異なる周期
信号を発生する複数の周波数発生手段、上記複数の周波
数発生手段の複数の出力信号を入力とし複数の出力ポー
トに対して各々選択して周期信号を出力するスイッチマ
トリクス、上記スイッチマトリクスで選択された複数の
周期信号を各々局部発振波とする局部発振波の偶数倍の
周波数と入力信号の和ないしは差の周波数信号を出力す
る偶高調波ミクサを用いた複数の周波数変換器、及び上
記周波数変換器の入力信号の入力端に各々接続された複
数の分周器とから構成される指定された周波数を持つ周
期信号を発生する直接合成方式シンセサイザと、上記基
準クロック発振器の特定の周期信号を受けて指定された
周波数を持つ周期信号を発生するダイレクトディジタル
シンセサイザと、ダイレクトディジタルシンセサイザの
出力信号を受けて特定の周波数に周波数変換する周波数
アップコンバータと、周波数チャープ設定データを受け
て指定されたチャープ波形を生成するためのチャープデ
ータ関数を発生するチャープデータ関数発生手段と、チ
ャープデータ関数を受けて上記直接合成方式シンセサイ
ザと上記ダイレクトディジタルシンセサイザを制御する
ための周波数設定データを出力するメモリと、上記直接
合成方式シンセサイザからの出力信号と上記周波数アッ
プコンバータからの出力信号を合成するミクサと、その
ミクサの出力から不要波を除去するフィルタとで構成し
たことを特徴とした周波数シンセサイザ。 - 【請求項4】 特定の周波数を持つ周期信号を発生する
基準クロック発振器と、上記基準クロック発振器の周期
信号を基準信号として同期の取れたそれぞれ異なる周期
信号を発生する複数の周波数発生手段、上記複数の周波
数発生手段の複数の出力信号を入力とし複数の出力ポー
トに対して各々選択して周期信号を出力するスイッチマ
トリクス、上記スイッチマトリクスで選択された複数の
周期信号を各々局部発振波とする局部発振波の偶数倍の
周波数と入力信号の和ないしは差の周波数信号を出力す
る偶高調波ミクサを用いた複数の周波数変換器、及び上
記周波数変換器の入力信号の入力端に各々接続された複
数の分周器とから構成される指定された周波数を持つ周
期信号を発生する直接合成方式シンセサイザと、上記基
準クロック発振器の特定の周期信号を受けて指定された
周波数を持つ周期信号を発生するダイレクトディジタル
シンセサイザと、ダイレクトディジタルシンセサイザの
出力信号を受けて特定の周波数に周波数変換する周波数
アップコンバータと、周波数ホッピング設定データを受
けて指定されたホッピング周波数列ないしはランダムな
ホッピング周波数列を生成するためのホッピングデータ
関数を発生するホッピングデータ関数発生手段と、ホッ
ピングデータ関数を受けて上記直接合成シンセサイザと
ダイレクトディジタルシンセサイザを制御するための周
波数設定データを出力するメモリと、直接合成シンセサ
イザからの周期信号と周波数アップコンバータからの周
期信号を合成するミクサと、そのミクサの出力から不要
波を除去するフィルタとで構成したことを特徴とした周
波数シンセサイザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10274848A JP2000106506A (ja) | 1998-09-29 | 1998-09-29 | 周波数シンセサイザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10274848A JP2000106506A (ja) | 1998-09-29 | 1998-09-29 | 周波数シンセサイザ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000106506A true JP2000106506A (ja) | 2000-04-11 |
Family
ID=17547431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10274848A Pending JP2000106506A (ja) | 1998-09-29 | 1998-09-29 | 周波数シンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000106506A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004507768A (ja) * | 2000-08-28 | 2004-03-11 | レイセオン・カンパニー | 高性能レーダ励起装置におけるddsスパー緩和 |
JP2008256452A (ja) * | 2007-04-03 | 2008-10-23 | Japan Radio Co Ltd | パルス信号発生装置 |
KR101820481B1 (ko) | 2016-12-21 | 2018-01-19 | 공주대학교 산학협력단 | 디지털 방식 함수발생장치 |
CN112104356A (zh) * | 2020-09-16 | 2020-12-18 | 中国工程物理研究院电子工程研究所 | 一种直接数字频率合成方法 |
-
1998
- 1998-09-29 JP JP10274848A patent/JP2000106506A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004507768A (ja) * | 2000-08-28 | 2004-03-11 | レイセオン・カンパニー | 高性能レーダ励起装置におけるddsスパー緩和 |
JP2008256452A (ja) * | 2007-04-03 | 2008-10-23 | Japan Radio Co Ltd | パルス信号発生装置 |
KR101820481B1 (ko) | 2016-12-21 | 2018-01-19 | 공주대학교 산학협력단 | 디지털 방식 함수발생장치 |
CN112104356A (zh) * | 2020-09-16 | 2020-12-18 | 中国工程物理研究院电子工程研究所 | 一种直接数字频率合成方法 |
CN112104356B (zh) * | 2020-09-16 | 2024-02-13 | 中国工程物理研究院电子工程研究所 | 一种直接数字频率合成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5128623A (en) | Direct digital synthesizer/direct analog synthesizer hybrid frequency synthesizer | |
JP2526847B2 (ja) | ディジタル方式無線電話機 | |
JP5165585B2 (ja) | 高速スイッチングのための周波数合成の新規方法 | |
US4114110A (en) | Frequency synthesizer | |
US8004324B2 (en) | Phase-locked loop frequency synthesizer of fractional N-type, and phase shift circuit with frequency converting function | |
US7327820B2 (en) | Method and apparatus for reducing quantization noise in fractional-N frequency synthesizers | |
US6040738A (en) | Direct conversion receiver using single reference clock signal | |
JP2005295341A (ja) | デルタシグマ変調型分数分周pll周波数シンセサイザ、及び、無線通信装置 | |
JP2807703B2 (ja) | 信号発生装置 | |
JPH0923158A (ja) | 周波数シンセサイザ | |
KR100707221B1 (ko) | 광대역 주파수 합성기 | |
JP2000106506A (ja) | 周波数シンセサイザ | |
JPH11289224A (ja) | 周波数シンセサイザ | |
KR20030048002A (ko) | 주파수 합성기 | |
KR0149126B1 (ko) | 혼합형 주파수 합성기 | |
CN115940938A (zh) | 一种低相位噪声快速宽带扫频频率源 | |
JPH11150421A (ja) | 周波数シンセサイザ | |
JP2005064764A (ja) | ダイレクトコンバージョンチューナ | |
JPH0832350A (ja) | 周波数シンセサイザ | |
Karlquist | A narrow band high-resolution synthesizer using a direct digital synthesizer followed by repeated dividing and mixing | |
JP2009284074A (ja) | チャープ信号発生装置 | |
RU2273952C2 (ru) | Синтезатор частоты | |
JP5219873B2 (ja) | 周波数シンセサイザ | |
JP3067945B2 (ja) | 変調装置およびその変調装置を備えた無線装置 | |
KR0142261B1 (ko) | 디지탈 정현파 발생방법 및 그 회로 |