JP2000101924A - 画像入力装置における欠陥検出補正装置 - Google Patents

画像入力装置における欠陥検出補正装置

Info

Publication number
JP2000101924A
JP2000101924A JP10283595A JP28359598A JP2000101924A JP 2000101924 A JP2000101924 A JP 2000101924A JP 10283595 A JP10283595 A JP 10283595A JP 28359598 A JP28359598 A JP 28359598A JP 2000101924 A JP2000101924 A JP 2000101924A
Authority
JP
Japan
Prior art keywords
pixel
defect
defect detection
image
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10283595A
Other languages
English (en)
Other versions
JP2000101924A5 (ja
Inventor
Hiroshi Ito
広 伊藤
Nobuyuki Watanabe
伸之 渡辺
Susumu Kikuchi
奨 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP10283595A priority Critical patent/JP2000101924A/ja
Publication of JP2000101924A publication Critical patent/JP2000101924A/ja
Publication of JP2000101924A5 publication Critical patent/JP2000101924A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】 【課題】 様々な撮像シーンに適応でき、また種々の欠
陥検出方式に対応できる画像入力装置の画素欠陥検出補
正装置を提供する。 【解決手段】 連続する3画素のレベル分布を2個対1
個に分割するための平均値算出部303 及び比較器304 ,
306 と、中心画素が分布上1個側のものか否かを判定す
るデコード部307 と、2分割された2個側画素のレベル
分布状態を定量化するための平均値算出部308 と、2個
側画素の分布定量値と1個側画素の信号レベルとの相関
を算出するための差分絶対値算出部309 と、該差分絶対
値算出部の出力と所定の閾値とを比較する比較器310
と、該比較器出力とデコード部の出力から1個側画素を
欠陥と判定するORゲート311 と、欠陥画素の信号レベ
ルを2個側画素の平均値で補正するセレクタ312 とで画
素欠陥検出補正装置を構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、固体撮像素子上
又は固体撮像素子から出力される画像中に発生する画素
欠陥並びに不良特異点信号を電気的に検出し補正する画
像入力装置における欠陥検出補正装置に関する。
【0002】
【従来の技術】一般に、多画素を有する固体撮像素子を
用いた高精細なカメラなどのような画像入力装置におい
ては、不良画素すなわち欠陥画素の発生頻度が高くな
り、これを検出し補正するための技術が必須となってい
る。これら欠陥画素に代表される特異点画素を補正する
ことによって、固体撮像素子の歩留まりは向上し、装置
価格を大幅に低減することが可能となる。
【0003】かかる欠陥画素の補正を電気的に行う技術
としては、次のような手法が知られている。すなわち、
固体撮像素子製造時に各素子固有に発生する欠陥画素の
位置を予め保持するメモリを作成し、これをカメラ等の
画像入力装置に搭載することにより、欠陥と判定された
画素位置を隣接画素からの平均値等により補完する手法
がある。しかしながら、この手法では、光量や温度によ
り変化する欠陥へ十分に対応できず、製品の出荷後に発
生した欠陥に至っては全く対応できないという問題点が
ある。
【0004】これに対処するための技術として、特開平
6−205302号公報には、注目画素とその近傍の連
続する4画素を用い、注目画素信号が周辺画素信号に対
して一定値以上突出し、且つ隣接する前後の画素信号が
一定のレベル以上であるときに、注目画素を欠陥と判定
し、これを補正するようにした手法が開示されている。
【0005】しかしながら、上記特開平6−20530
2号公報開示の手法は、あらゆる画像に適応できるもの
ではなく、画像パターンによっては欠陥を検出できない
場合や、正常画素を誤って欠陥として検出する場合が発
生する。これに対処するための技術として特開平5−8
3638号公報には、撮像フレームもしくはフィールド
毎に各画素の欠陥判定を行い、欠陥として判定される頻
度の高い画素の位置データをメモリに記憶し、このデー
タにより補正がなされるようにした手法が開示されてい
る。
【0006】
【発明が解決しようとする課題】ところで、上記特開平
6−205302号公報には、先に述べたように、平坦
なレベルの中の1画素のみ突出する画素を欠陥として判
定する手法が開示されているが、周辺が平坦ではない中
に存在する欠陥には対応できず、周囲信号レベルが低い
とき、即ち暗い背景に発生した欠陥にも対応できない。
つまり、欠陥を欠陥として判断できる周辺画素条件、即
ち撮像シーンが限定される。また、欠陥検出のために必
要な画素が注目画素を含めて5画素と多いため、5画素
以内で画素信号レベルが大きく変動する画像パターンに
対して欠陥検出能力が低いという問題点がある。
【0007】また、上記公報開示のものを含め、注目す
る画素の欠陥の正否をごく近傍の周囲画素のみから判定
する方式においては、あらゆる画像から欠陥だけを正確
に検出することは不可能であり、方式毎に欠陥の検出が
不可能な画像パターンが存在する。したがって、上記特
開平5−83638号公報開示のものにおいて欠陥検出
頻度を取得するためのソース画像が、採用した欠陥検出
方式にとって不適当なものである状況が長時間続いた場
合、誤った結果を蓄積し続けるため頻度蓄積の効果がな
くなってしまうという問題点がある。
【0008】本発明は、従来の欠陥検出方式における上
記問題点を解消するためになされたもので、請求項1〜
3に係る発明は、様々な撮像シーンに適応できるように
した画像入力装置における欠陥検出補正装置を提供する
ことを目的とする。また請求項4及び5に係る発明は、
殆どの欠陥検出方式に適応できるようにした画像入力装
置における欠陥検出補正装置を提供することを目的とす
る。
【0009】
【課題を解決するための手段】上記問題点を解決するた
め、請求項1に係る発明は、固体撮像素子上もしくは入
力画像中で連続する3つの画素の信号レベル分布を2個
対1個に2分割するためのレベル分布分割手段と、該2
分割された2個側画素のレベル分布状態を定量化するた
めの分布定量値算出手段と、該分布定量値算出手段によ
り得られた2個側画素の分布定量値と1個側画素の信号
レベルとの相関を算出するための相関値算出手段と、該
相関値算出手段によって得られた相関値が所定の相関値
条件を満たし、且つ1個側画素が連続する3画素の中心
に位置する画素である場合に、1個側画素を欠陥と判定
するための欠陥検出手段と、該欠陥検出手段で欠陥と判
定された画素を補正するための欠陥補正手段とで画像入
力装置における欠陥検出補正装置を構成するものであ
る。
【0010】このように構成した欠陥検出補正装置にお
いては、連続する3画素を用い中心画素に対して欠陥検
出が行われるので、誤検出が少なくなり、様々な撮像シ
ーンに適応させることが可能となる。
【0011】また、請求項4に係る発明は、固体撮像素
子上もしくは入力画像における欠陥位置を記憶するため
の電気的に書き換え可能な記憶手段と、特定動作時にの
み欠陥検出を行う手段と、前記特定動作時に検出された
欠陥の頻度を前記記憶手段により画素毎に管理する手段
と、前記記憶手段による前記欠陥検出頻度の管理容量を
擬似的に無限にする手段と、特定条件下で前記記憶手段
に記憶された内容を適宜更新する手段とで画像入力装置
における欠陥検出補正装置を構成するものである。
【0012】このように構成した欠陥検出補正装置にお
いては、欠陥位置を記憶する手段を設け、欠陥検出頻度
を蓄積して行くようにしているので、欠陥検出手法の特
性に左右されずに欠陥検出性能を具現化することがで
き、また欠陥検出頻度の管理容量の擬似的無限化手段を
備えているので、情報量を常時増やしてゆき、画像パタ
ーンに左右される欠陥検出方式の誤判定を最小限に抑え
ることが可能となる。
【0013】
【発明の実施の形態】次に、実施の形態について説明す
る。図1は本発明に係る欠陥検出補正装置の第1の実施
の形態を示す全体ブロック構成図で、この実施の形態は
請求項1〜3に係る発明に対応するものである。図1に
おいて、100 は固体撮像素子、200 はA/D変換器、30
0 は画素欠陥検出補正回路であり、固体撮像素子100 に
おいて光強度を光電変換して得られた電気信号は、A/
D変換器200 によりディジタル変換され、画素欠陥検出
補正回路300 で欠陥検出及び補正がなされて、後段の画
像処理装置などへ送られるようになっている。
【0014】図2は、画素欠陥検出補正回路300 の詳細
な構成を示す図である。図2において、301 ,302 はフ
リップフロップ(FF)で、各フリップフロップは注目
画素X(m,n)(m,nは自然数)と、これに連続する画
素信号X(m,n+1)がそれぞれ記憶されるようになってい
る。ここで、連続する画素信号とは画素欠陥検出補正回
路300 に入力される画素信号を意味し、固体撮像素子10
0 の離れた位置に配置された画素からの信号を連続して
受ける場合も含む。但し、ここでのX(m,n)は、エリア
画像中のm行n列の位置に存在する画素又は画素信号レ
ベルを示すものとする。
【0015】上記2つの画素信号X(m,n),X(m,n+1)
に連続する画素信号X(m,n-1)とフリップフロップ301
,302 の出力は、それぞれ比較器(COMP)304 ,3
06 に送られると同時に、平均値算出部(AVE)303
に入力される。平均値算出部303 では、次式(1)で示
す注目画素X(m,n)を中心とした連続する3画素の平均
値(図4,6におけるAve1)が算出される。 〔X(m,n-1))+X(m,n)+X(m,n+1)〕/3 ・・・・・・・・(1) そして、この平均値算出部303 の出力を同時に受けた比
較器304 ,306 では、該平均値レベルと連続する3つの
画素信号レベルそれぞれの大小を比較し、(1)式で示
した平均値レベルを境界として、2個対1個に画素分布
を分割する。図3に示した論理値表においてa,cはそ
れぞれ比較器304 ,306 の出力を示し、平均値レベルA
ve1より画素信号レベルが大きな場合はHを、小さな場
合にはLを出力している。
【0016】上記2つの比較器出力はデコード部(DE
CODE)307 により、図3の論理値コードに基づき、
3つの連続する画素のうち中心に位置する画素が、画素
分布上1個側のものであるか否かを判定された後、欠陥
判定フラグ用ORゲート(OR)311 へ送られる。な
お、ここで図3に示す論理値表中のアルファベットa,
c,dは、図2におけるデコード部307 の入出力を表
し、1bit の出力結果dは、“H”であれば正常画素
を、“L”であれば欠陥画素である可能性があることを
示している。
【0017】以上が欠陥検出の第1段階となるが、ここ
でその欠陥検出の考え方について説明する。連続する3
つの画素の分布パターンとしては、図4の(A),
(B),(C)に示したもの、及び図4の(A),
(B),(C)の各画素信号レベルの高低を反転したも
のの6種類が存在する。反転型も全く同等に検出できる
ため図示は省略する。また、図4の(A)においてXn
とXn+1 の高低レベルが逆転したときのように、画素分
布の2個側の2画素の信号レベルの高低が反転している
場合も、同等に検出可能なため図示は割愛する。図4の
(A),(C)に示す分布パターンは、注目画素Xn を
境にその両側が自然に変化している可能性、つまり注目
画素Xn が画像エッジである可能性が高い。一方、図4
の(B)の注目画素Xn は明らかに1点だけ突出してい
る。したがって、本欠陥検出補正回路の欠陥検出部では
前者〔図4の(A),(C)〕におけるXn を正常画
素、後者〔図4の(B)〕におけるXn を欠陥の可能性
の高い画素として検出している。なお、注目画素を連続
する3画素中の中心画素とすることで、1点のみ突出す
る画素を検出するようにしている。
【0018】図2において、平均値算出部308 では、次
式(2)で示す、注目画素を除いたその両隣の画素X
(m,n-1)とX(m,n+1)のレベルの平均値(図4,6にお
けるAve2)を算出する。 〔X(m,n-1))+X(m,n+1)〕/2 ・・・・・・・・・・・・・(2) この平均値算出部308 の出力結果は、差分絶対値算出部
309 において注目画素信号レベルとの差分がとられ、次
式(3)で示す絶対値が出力される。 |X(m,n)−〔X(m,n-1))+X(m,n+1)〕/2| ・・・・・・(3) そして、この差分絶対値算出部309 の絶対値出力は比較
器310 に入力される。更に、該絶対値出力は比較器310
で所定の閾値Thrと大小比較され、閾値Thrより大きな
場合、注目画素は欠陥である可能性があるとして、欠陥
判定フラグ用ORゲート311 へ1bit の判別パルスを出
力する。ここで、比較器310 は注目画素を欠陥と判定し
たときに“L”を出力するものとすると、前述のデコー
ド部307 出力と比較器310 出力が共に“L”であるとき
のみ、ORゲート311 の出力は“L”となり、これによ
り注目画素は最終的に欠陥と判定され、セレクタ(SE
L)312 では注目画素を平均値算出部308 の出力、即ち
(2)式で示す両隣の画素の平均値で置き換えるように
構成されている。
【0019】図5は、図2における欠陥検出補正回路30
0 を、欠陥検出と欠陥補正の機能別にブロック分けして
示すブロック図であり、図2中のフリップフロップ301
,302 がシフトレジスタ部320 を、平均値算出部303
〜ORゲート311 が欠陥検出部321 を、セレクタ312 が
欠陥補正部322 を構成している。
【0020】特開平6−205302号公報開示のもの
では、欠陥検出をするのに要する隣接画素が4画素と多
いことにより、図6に示すように5画素内で変動する高
周波の規則正しい正常画素列があった場合、中央の画素
Xn を欠陥として検出する結果、本来の画像エッジをつ
ぶしてしまう可能性が高いが、本実施の形態では欠陥検
出をするのに要する隣接画素が2画素と少なく、Xn に
対する欠陥検出パターンは図4の(A)に示すようなパ
ターンとなるため、欠陥として誤検出することがない。
したがって、多画素になる程に要求される高周波の画像
再現において、欠陥検出の適応性能が高い。また、連続
3画素中の中心画素に対して欠陥検出を行うため、1画
素幅以上の画像エッジ部を欠陥と誤判定することが少な
い。
【0021】次に、第2の実施の形態について説明す
る。上記第1の実施の形態においては、1次元方向のみ
に欠陥検出処理を行うようにしたものを示したが、この
第2の実施の形態は、欠陥検出処理を2次元に拡張する
ものである。図7は、第2の実施の形態における欠陥検
出補正回路を示す概略ブロック構成図で、シフトレジス
タ333 と水平及び垂直欠陥検出部332 ,334 及び欠陥補
正部336 の詳細な構成は、図2に示したものと同様であ
る。この実施の形態においては、処理を実施する画素並
び方向(水平方向)における全画素分のラインメモリ33
0 ,331 を2系統用意し、上記第1の実施の形態の処理
方向に対して垂直方向となる画素列に対しても同様な処
理を実行する。ラインメモリ330 ,331 は1水平ライン
毎にデータが更新され、垂直欠陥検出部332 への入力c
に対して入力a,bは、それぞれ1水平ライン遅延され
たもの及び2水平ライン遅延されたものとなる。垂直欠
陥検出部332 では前記入力a,b,cの3画素に対し、
上記第1の実施の形態と同様の処理を実行する。したが
って、ORゲート335 には同一画素を水平方向から欠陥
判定した結果と垂直方向から欠陥判定した結果が、第1
の実施の形態の極性で入力される。そして、共に欠陥で
あるとされた場合に限り、最終的に該画素が欠陥として
判定されて欠陥補正部336 へ送られ、所定の補完を完了
するようになっている。
【0022】図8に示すような1列の縦線画像の場合、
水平方向からの欠陥検出のみでは、縦線該当部画素を欠
陥と認識する結果、縦線をつぶしてしまうが、垂直方向
からの欠陥検出では該画素を正常画素と判定するため、
本実施の形態においては、水平・垂直両方向から欠陥と
判定されたときのみ最終的に欠陥と判断するようにして
いるので、縦線をつぶすことがない。また、垂直方向の
欠陥検出用ラインメモリ330 ,331 を利用して、斜め方
向に隣接する画素に対しても全く同様の処理を行うこと
も可能である。これにより、水平、垂直、斜め方向から
欠陥と判定されたときのみ、最終的に欠陥と判断するよ
うにすれば、正常画素としての斜線をつぶすことなく、
更に高精度な欠陥検出が可能となる。
【0023】次に、第3の実施の形態について説明す
る。図9は、第3の実施の形態における欠陥検出補正回
路を示す概略ブロック構成図である。この実施の形態
は、シフトレジスタ340 及び欠陥検出部341 により、上
記第1の実施の形態と同じく水平方向から欠陥検出を行
うものである。そして、欠陥位置メモリ342 には、注目
画素X(m,n)が該当水平方向の欠陥検出処理により欠陥
か正常かを判定された結果、例えば欠陥であれば
“L”、正常であれば“H”のディジタルデータ1bit
と、更に欠陥と判定された場合には、それが白欠陥か黒
欠陥かを表す1bit ,例えば黒欠陥であれば“L”、白
欠陥であれば“H”とする計2bit を記憶する。欠陥が
白か黒かは、X(m,n)の信号レベルがX(m,n-1))とX
(m,n+1)の信号レベル平均値Ave2(又はAve1でも全
く同等)より大きいか小さいかで判定すればよい。
【0024】デコード判定部343 では、欠陥検出部341
からX(m,n)の欠陥判定結果を得ると同時に、欠陥位置
メモリ342 に保持されている同一列(垂直方向)隣接画
素X(m-1,n)の欠陥判定結果を得て、図10に示す論理値
表に基づき欠陥判定を行う。表中のa,b,c,d,e
は、それぞれ欠陥検出部341 の出力の欠陥判定結果、同
じく欠陥検出部341 の出力の欠陥の白黒判定結果、欠陥
位置メモリ342 の出力の欠陥判定結果、同じく欠陥位置
メモリ342 の出力の欠陥の白黒判定結果、及びデコード
判定部343 の欠陥判定結果を表し、「−」は不定
(“H”・“L”いずれでも可)を表している。
【0025】デコード判定部343 では、X(m,n)とX
(m-1,n)、即ち同一列の画素が2行に渡って白黒一致し
た欠陥として検出された場合、該画素は欠陥ではなく白
又は黒の縦線画像である可能性が高いため、このような
ときには注目画素X(m,n)を正常画素と認識させるよう
に判定を行う。
【0026】図7に示した上記第2の実施の形態では、
画素信号レベルをそのまま記憶するために、1画素につ
き画素データbit 長分の記憶容量を持つ2ライン分のメ
モリを必要としているが、本実施の形態によれば1画素
につき2bit の記憶容量を持つ1ラインのメモリで済
む。したがって、メモリの規模を格段に小さくすること
が可能となる。
【0027】次に、第4の実施の形態について説明す
る。この実施の形態は、請求項4に係る発明に対応する
もので、オートフォーカス(AF)機能付カラーカメラ
において、ホワイトバランス処理に用いられる入力画像
をソースに用いて欠陥位置を検出し、その後はAFを利
用して欠陥を検出しやすい撮像状態を検知しながら、こ
のときの欠陥検出結果を蓄積していくことによって、総
合的に欠陥判定を行うようにするものである。図11は第
4の実施の形態の欠陥検出補正回路を示すブロック構成
図で、システム全体構成は図1に示した第1の実施の形
態と全く同等であり、撮像素子からの電気信号をA/D
変換したディジタル画像信号中に含まれる欠陥を、欠陥
検出補正回路で検出し補正するようになっている。
【0028】この実施の形態における欠陥検出部350 並
びに欠陥補正部357 は、上記各実施の形態で示した欠陥
検出部並びに欠陥補正部と同等のものでなくても特に構
わないが、説明を簡単にするため図2及び図5に示した
ものと概略同じものを用いて説明する。但し、図5に示
した第1の実施の形態では、欠陥検出部321 の出力が
“L”であったとき欠陥と判定していたが、この実施の
形態における欠陥検出部350 では極性を反転し、欠陥時
には“H”を出力するものとする。
【0029】欠陥検出部350 での判定結果は加算器351
に送られ、欠陥位置メモリ354 の出力をビットシフト回
路355 により所定 bitシフトした結果と加算されるよう
になっている。欠陥位置メモリ354 の各アドレスには、
各画素に対応して欠陥検出回数を記憶するが、デフォル
トでは全て“L”が書かれている。また、欠陥位置メモ
リ354 の動作制御を行うメモリコントローラ358 は、加
算器351 におけるメモリ出力タイミングが欠陥検出部35
0 での被判定画素出力と同一位置画素となるように、シ
ステム全体と同期して欠陥位置メモリ354 を制御するよ
うになっている。
【0030】最初のホワイトバランス取得時に、初めて
欠陥位置メモリ354 への書き込みが可能となり、欠陥検
出されたデータは“H”=“1”として、そのまま欠陥
位置メモリ354 に記憶される。その後は特定撮像条件下
とならない限りメモリ書き込み動作は禁止され、欠陥位
置メモリ内容を保持したまま読み出しを継続する。欠陥
位置メモリ354 の出力は欠陥判定部356 へと送られ、メ
モリ出力ビットが欠陥判定のためのデータ閾値と比較さ
れ、例えば、メモリデータ長が8bit 256 階調以上あっ
たとすると、128 以上になって初めて欠陥として判定す
るなどとする。メモリ出力ビット長は各画素が欠陥とし
て検出された頻度を表し、ここで外部からの操作によ
り、その欠陥判定のためのデータ閾値(=欠陥検出回
数)を調整可能としてもよい。
【0031】AF制御部359 では、撮像の合焦を検出し
制御する。ここでは、合焦条件に反する意図的なデフォ
ーカス状態を適宜作成することを可能とし、この特定状
態下になったことがメモリコントローラ358 に送られる
と、欠陥位置メモリ354 が欠陥位置データ更新可能、即
ち書き込み可能となる。すると、加算器351 によりメモ
リ出力を所定 bitシフトした結果と欠陥検出部341 の結
果とが加算され、欠陥検出部350 の出力が“H”となっ
た場合、欠陥検出回数が新たに+1累積加算されたデー
タとして欠陥位置メモリ354 に保持される。メモリ出力
巡回側(加算器351 の出力側)には、データ下位数bit
をビットシフト・切り捨てて(四捨五入でも可)送り出
し、累積データbit 長を圧縮してやることで、欠陥入力
データの蓄積容量を無限に拡大することができる。
【0032】また、欠陥位置メモリ内容は、所定のモー
ド認識により全内容の一斉更新(以下リフレッシュと称
する)を可能とする。モード設定は、図11に示すように
外部キー入力360 などにより行えばよく、これをメモリ
コントローラ358 に送ることによってモードの認識を行
い、このとき強制的に欠陥位置メモリ354 に対して all
“L”信号を書き込めばよい。欠陥位置メモリ354 に a
ll“L”を書き込む方法としては、加算器351 出力に出
力制御バッファ352 を用意すると共に、メモリ354 の入
力端を抵抗器353 によりプルダウンしておき、リフレッ
シュ時に出力制御バッファ352 の出力をハイインピーダ
ンスにすればよい。記憶したデータは電源遮断直前のも
のが消されることなく保持され続け、次の電源立ち上げ
後の初期データとして反映される。
【0033】この実施の形態によれば、次のような作用
効果が得られる。すなわち、カラーカメラのホワイトバ
ランスは、所定の色温度下における白色を然るべく再現
するために、3基準色の感度差を調整するものであり、
理想的には所定の色温度下における白色を撮像し、カメ
ラの全感度波長領域におけるこのときの3基準色それぞ
れの分光積分値を電気的に等しくするような処理がなさ
れる。したがって、主に産業用途のカメラであれば、ホ
ワイトバランス時の被写体は撮像領域一面に所定の白を
映したものとすることが多く、必然的にエッジの少ない
画像となる確率が高い。
【0034】画像から欠陥を検出する方式における欠点
は、画像エッジに絡むものとノイズに絡むものの2つに
大別され、平坦画像が得られる可能性の高いホワイトバ
ランス時の被写体は、欠陥検出に好都合な画像となる確
率も高くなる。同様にデフォーカス時はピントがずれて
いる結果、画像エッジが平滑化され、一方で欠陥画素は
画像に無関係にぼけることなく定常的に存在するため、
このときに欠陥を検出することは、誤検出を抑える上で
好都合となる。
【0035】欠陥位置メモリ354 を用意して、ここに欠
陥検出頻度を蓄積して行くことは、検出手法の特性に左
右されない欠陥検出性能を具現化するために効果が高
い。即ち、特定の画像パターン下で欠陥の検出ができな
かったり、又は誤って正常画素を欠陥として検出してし
まうということがない。また、撮像毎に欠陥検出と欠陥
補正を行ったときに、ノイズの影響により欠陥検出され
たりされなかったりを短撮像フレーム周期で繰り返す画
素が、画面上でちらつくことも皆無となる。
【0036】欠陥判定部356 により、欠陥と判定するた
めの欠陥頻度の大小を操作できることは、システムとし
ての適応性を向上させる。例えば、高温環境下では固体
撮像素子内の暗電流が増加して白点欠陥が増大する。そ
の結果、欠陥の絶対個数が上昇するため、欠陥判定用の
頻度閾値を下げて欠陥を検出しやすくすることにより、
突然高温下でシステムを稼働したときに欠陥が目立って
見えることを防ぐことができる。
【0037】また、蓄積された欠陥検出頻度をビットシ
フトして巡回加算することにより、擬似的に無限に欠陥
検出頻度を蓄積することが可能となる。これにより、情
報を常時増やしてゆくことで、画像パターンに左右され
る欠陥検出方式の性能の影響及びノイズによる誤判定の
影響を最小限に抑えることができ、欠陥検出精度を総合
的に極限まで上げることに寄与する。
【0038】また、一斉更新機能は、万が一異常データ
を長期に蓄積させてしまった場合のための緊急対策手段
であり、欠陥検出/補正システムが異常を来したとき
に、誤った欠陥位置メモリデータを消去することによ
り、これに対処できる。
【0039】次に、第5の実施の形態について説明す
る。この実施の形態は、上記第4の実施の形態のよう
に、ホワイトバランス取得時又はデフォーカス時の画像
から欠陥位置データを取得する代わりに、動画検出を行
い、動画撮影状態における欠陥検出結果を、欠陥位置メ
モリに累積書き込みして行くようにするものである。
【0040】動画検出手段としては、時系列画像の相関
を取る方式や加速度センサを利用する方式などが考えら
れる。図12は時系列画像の相関を取る方式として最も一
般的な手法を行う構成のブロック図である。1フレーム
遅延回路400 と減算器401 とにより得られる、連続する
2フレームにおける画素毎のレベル差分を、絶対値回路
402 で絶対値化し、絶対値回路402 の出力と閾値設定回
路403 で設定された閾値とを入力とする比較器404 を用
い、所定の閾値より大きな値が発生した場合に動画と判
定する。なお、このとき輝度変化を動きと誤認しないよ
うにするためには、所定の閾値を輝度変化に対応したも
のにすればよい。
【0041】この実施の形態においては、次のような作
用効果が得られる。即ち、多画素のCCD撮像素子で
は、読み出しフレーム速度が遅いため、移動する被写体
を撮像した場合、動きによる画像の劣化を生じる。この
ときデフォーカス時と同様に、画像中のエッジは少なく
なり、欠陥検出に好適な画像状態となる。したがって、
動画時の欠陥検出結果を参照することにより、誤りの少
ない欠陥判定が可能となる。
【0042】なお、上記第4及び第5の実施の形態で示
したもの以外でも、エッジの少ない画像又はノイズの少
ない画像を検知することにより、そのときの欠陥検出結
果を蓄積して行けば、全く同様の効果が得られる。
【0043】
【発明の効果】以上実施の形態に基づいて説明したよう
に、請求項1〜3に係る発明によれば、連続する3画素
を用い中心画素に対して欠陥検出が行われるように構成
しているので、誤検出が少なくなり、様々な撮像シーン
に適応させることが可能な画像入力装置における欠陥検
出補正装置を実現することができる。また請求項4及び
5に係る発明によれば、欠陥位置を記憶する手段を設け
欠陥検出頻度を蓄積して行くように構成しているので、
欠陥検出手法の特性に左右されずに欠陥検出を行うこと
が可能となる。
【図面の簡単な説明】
【図1】本発明に係る画像入力装置の欠陥検出補正装置
の第1の実施の形態の全体構成を示す概略ブロック図で
ある。
【図2】図1に示した第1の実施の形態における欠陥検
出補正回路の詳細な構成を示すブロック構成図である。
【図3】図2に示した欠陥検出補正回路のデコード部で
用いる論理値コードを表した図である。
【図4】連続する3つの画素のパターン例を示す図であ
る。
【図5】図2に示した欠陥補正回路を機能別にブロック
化して示すブロック図である。
【図6】5画素からなる正常画素列例を示す図である。
【図7】本発明の第2の実施の形態における欠陥検出補
正回路を示す概略ブロック構成図である。
【図8】1列の縦線画像を示す図である。
【図9】第3の実施の形態における欠陥検出補正回路を
示す概略ブロック構成図である。
【図10】図9に示した欠陥検出補正回路のデコード判定
部で用いる論理値コードを示す図である。
【図11】第4の実施の形態における欠陥検出補正回路を
示す概略ブロック構成図である。
【図12】第5の実施の形態で用いる時系列画像の相関取
得手段の構成を示すブロック図である。
【符号の説明】
100 固体撮像素子 200 A/D変換器 300 欠陥検出補正回路 301,302 フリップフロップ 303 平均値算出部 304,306 比較器 307 デコード部 308 平均値算出部 309 差分絶対値算出部 310 比較器 311 ORゲート 312 セレクタ 320 シフトレジスタ 321 欠陥検出部 322 欠陥補正部 330,331 ラインメモリ 332 垂直欠陥検出部 333 シフトレジスタ 334 水平欠陥検出部 335 ORゲート 336 欠陥補正部 340 シフトレジスタ 341 欠陥検出部 342 欠陥位置メモリ 343 デコード判定部 344 欠陥補正部 350 欠陥検出部 351 加算器 352 出力制御バッファ 353 プルダウン抵抗器 354 欠陥位置メモリ 355 ビットシフト回路 356 欠陥判定部 357 欠陥補正部 358 メモリコントローラ 359 AF制御部 360 キー入力 400 1フレーム遅延回路 401 減算器 402 絶対値回路 403 閾値設定回路 404 比較器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菊地 奨 東京都渋谷区幡ケ谷2丁目43番2号 オリ ンパス光学工業株式会社内 Fターム(参考) 5C024 AA01 CA09 FA01 FA11 HA12 HA14 HA18 HA23

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 固体撮像素子上もしくは入力画像中で連
    続する3つの画素の信号レベル分布を2個対1個に2分
    割するためのレベル分布分割手段と、該2分割された2
    個側画素のレベル分布状態を定量化するための分布定量
    値算出手段と、該分布定量値算出手段により得られた2
    個側画素の分布定量値と1個側画素の信号レベルとの相
    関を算出するための相関値算出手段と、該相関値算出手
    段によって得られた相関値が所定の相関値条件を満た
    し、且つ1個側画素が連続する3画素の中心に位置する
    画素である場合に、1個側画素を欠陥と判定するための
    欠陥検出手段と、該欠陥検出手段で欠陥と判定された画
    素を補正するための欠陥補正手段とを有することを特徴
    とする画像入力装置における欠陥検出補正装置。
  2. 【請求項2】 前記レベル分布分割手段は前記3画素の
    信号レベルの平均値に対する各画素の信号レベルの大小
    に基づいて分割する手段で構成され、前記分布定量値算
    出手段は前記2個側画素の平均値を算出する手段で構成
    され、前記相関値算出手段は前記1個側画素の信号レベ
    ルと2個側画素の画素信号の平均値との差分値を算出す
    る手段で構成され、前記所定の相関値条件は前記相関値
    算出手段で算出された前記差分値と比較される所定の閾
    値との大小関係であり、前記欠陥補正手段は前記分布定
    量値算出手段で算出された2個側画素の平均値により欠
    陥画素の信号レベルを補正する手段で構成されているこ
    とを特徴とする請求項1に係る画像入力装置における欠
    陥検出補正装置。
  3. 【請求項3】 前記固体撮像素子上もしくは画像中で連
    続する3つの画素は、水平方向又は垂直方向又は斜め方
    向に連続する画素であることを特徴とする請求項1又は
    2に係る画像入力装置における欠陥検出補正装置。
  4. 【請求項4】 固体撮像素子上もしくは入力画像におけ
    る欠陥位置を記憶するための電気的に書き換え可能な記
    憶手段と、特定動作時にのみ欠陥検出を行う手段と、前
    記特定動作時に検出された欠陥の頻度を前記記憶手段に
    より画素毎に管理する手段と、前記記憶手段による前記
    欠陥検出頻度の管理容量を擬似的に無限にする手段と、
    特定条件下で前記記憶手段に記憶された内容を適宜更新
    する手段とを有することを特徴とする画像入力装置にお
    ける欠陥検出補正装置。
  5. 【請求項5】 前記特定動作時は、画像入力装置のデフ
    ォーカス撮影時、動画撮影時、又はカラー撮影時におけ
    るホワイトバランス情報取得時のいずれかであり、前記
    管理容量擬似的無限化手段は、前記欠陥位置記憶手段の
    出力データをビットシフトして巡回させ、所定の演算後
    再度該記憶手段に入力するように構成されていることを
    特徴とする請求項4に係る画像入力装置における欠陥検
    出補正装置。
JP10283595A 1998-09-21 1998-09-21 画像入力装置における欠陥検出補正装置 Pending JP2000101924A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10283595A JP2000101924A (ja) 1998-09-21 1998-09-21 画像入力装置における欠陥検出補正装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10283595A JP2000101924A (ja) 1998-09-21 1998-09-21 画像入力装置における欠陥検出補正装置

Publications (2)

Publication Number Publication Date
JP2000101924A true JP2000101924A (ja) 2000-04-07
JP2000101924A5 JP2000101924A5 (ja) 2005-11-04

Family

ID=17667545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10283595A Pending JP2000101924A (ja) 1998-09-21 1998-09-21 画像入力装置における欠陥検出補正装置

Country Status (1)

Country Link
JP (1) JP2000101924A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030005009A (ko) * 2001-07-06 2003-01-15 산요 덴키 가부시키가이샤 화상 데이터의 수정 방법 및 화상 신호 처리 장치
JP2005328134A (ja) * 2004-05-12 2005-11-24 Sony Corp 撮像装置および固体撮像素子の欠陥検出方法
JP2006140654A (ja) * 2004-11-11 2006-06-01 Sony Corp 欠陥検出補正回路及び欠陥検出補正方法
JP2006166194A (ja) * 2004-12-09 2006-06-22 Sony Corp 画素欠陥検出回路及び画素欠陥検出方法
JP2007201530A (ja) * 2006-01-23 2007-08-09 Pentax Corp 画素欠陥補正装置
US7715617B2 (en) 2002-07-25 2010-05-11 Fujitsu Microelectronics Limited Circuit and method for correction of defect pixel
US8085322B2 (en) 2006-10-30 2011-12-27 Fujitsu Semiconductor Limited Defect pixel correction circuit, image processing system using the same, and defect pixel correcting method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030005009A (ko) * 2001-07-06 2003-01-15 산요 덴키 가부시키가이샤 화상 데이터의 수정 방법 및 화상 신호 처리 장치
US7715617B2 (en) 2002-07-25 2010-05-11 Fujitsu Microelectronics Limited Circuit and method for correction of defect pixel
JP2005328134A (ja) * 2004-05-12 2005-11-24 Sony Corp 撮像装置および固体撮像素子の欠陥検出方法
JP2006140654A (ja) * 2004-11-11 2006-06-01 Sony Corp 欠陥検出補正回路及び欠陥検出補正方法
JP4591046B2 (ja) * 2004-11-11 2010-12-01 ソニー株式会社 欠陥検出補正回路及び欠陥検出補正方法
JP2006166194A (ja) * 2004-12-09 2006-06-22 Sony Corp 画素欠陥検出回路及び画素欠陥検出方法
JP2007201530A (ja) * 2006-01-23 2007-08-09 Pentax Corp 画素欠陥補正装置
US8085322B2 (en) 2006-10-30 2011-12-27 Fujitsu Semiconductor Limited Defect pixel correction circuit, image processing system using the same, and defect pixel correcting method

Similar Documents

Publication Publication Date Title
JP5266957B2 (ja) 欠陥画素検出装置、撮像装置、および欠陥画素検出方法
JP3747909B2 (ja) 画素欠陥検出補正装置及び画素欠陥検出補正方法
US7405756B2 (en) Image pickup apparatus
JP3984936B2 (ja) 撮像装置および撮像方法
US7800661B2 (en) Programmable pattern matching device
US20060132626A1 (en) Pixel defect correction device
US20030179418A1 (en) Producing a defective pixel map from defective cluster pixels in an area array image sensor
JP2003092707A (ja) 不良ピクセルを検出し補正するセンサ装置
KR20010050876A (ko) 화소 결함 검출 방법 및 화상 처리 장치
JP4591046B2 (ja) 欠陥検出補正回路及び欠陥検出補正方法
JP2005328421A (ja) 撮像装置および撮像方法
JP2000059799A (ja) 画素欠陥補正装置及び画素欠陥補正方法
JP2000101924A (ja) 画像入力装置における欠陥検出補正装置
JP3227815B2 (ja) 固体撮像装置
JP3696069B2 (ja) 固体撮像素子の欠陥画素検出方法および装置
JP2011114473A (ja) 画素欠陥補正装置
JP2006166194A (ja) 画素欠陥検出回路及び画素欠陥検出方法
JP2005341463A (ja) 固体撮像装置、欠陥補正方法
JP2005223796A (ja) 画素欠陥補正装置
JP2882227B2 (ja) 画素欠陥補正装置
JP2004064512A (ja) 欠陥画素の検出方法および装置、並びに撮像装置
KR20110067700A (ko) 이미지 획득 방법 및 디지털 카메라 시스템
JP2008312169A (ja) 画像処理装置及び方法、及び撮像装置
JP2008148115A (ja) 方向検出を用いた撮像デバイスの画像欠陥補正システム
JP2005286825A (ja) 欠陥画素補正装置及び方法及び撮像装置及びプログラム及び記憶媒体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050913

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080812

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081015