JP2000101356A - 高周波電力増幅回路 - Google Patents
高周波電力増幅回路Info
- Publication number
- JP2000101356A JP2000101356A JP10271714A JP27171498A JP2000101356A JP 2000101356 A JP2000101356 A JP 2000101356A JP 10271714 A JP10271714 A JP 10271714A JP 27171498 A JP27171498 A JP 27171498A JP 2000101356 A JP2000101356 A JP 2000101356A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- signal
- type
- power amplifier
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 高周波信号を増幅する、高周波電力増幅回路
を提供する。 【解決手段】 エンハンスメント型電界効果トランジス
タとデプレッション型電界効果トランジスタが、カスコ
−ド接続される。デプレッション型電界効果トランジス
タのゲ−ト電極には、高周波信号が入力される。また、
エンハンスメント型電界効果トランジスタのゲ−ト電極
には正電位の制御信号が入力されるとともに、ドレイン
電極から増幅された高周波信号が出力信号として取り出
される。
を提供する。 【解決手段】 エンハンスメント型電界効果トランジス
タとデプレッション型電界効果トランジスタが、カスコ
−ド接続される。デプレッション型電界効果トランジス
タのゲ−ト電極には、高周波信号が入力される。また、
エンハンスメント型電界効果トランジスタのゲ−ト電極
には正電位の制御信号が入力されるとともに、ドレイン
電極から増幅された高周波信号が出力信号として取り出
される。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波電力増幅回
路に関するものである。
路に関するものである。
【０００２】
【従来の技術】携帯電話、コ−ドレス電話等の通信機器
に内蔵される通信回路の信号増幅部には、二個のデプレ
ッション型電界効果トランジスタ（以下「Ｄ型ＦＥＴ」
という）をカスコ−ド接続した高周波電力増幅回路が広
く用いられている。
に内蔵される通信回路の信号増幅部には、二個のデプレ
ッション型電界効果トランジスタ（以下「Ｄ型ＦＥＴ」
という）をカスコ−ド接続した高周波電力増幅回路が広
く用いられている。
【０００３】まず、図２（ａ）を用いて、Ｄ型ＦＥＴに
ついて概略説明する。Ｄ型ＦＥＴでは、ゲ−ト電極Ｇと
ソ−ス電極Ｓ間の電圧ＶGSが零（Ｖ）の近傍で、ドレイ
ン電極Ｄとソ−ス電極Ｓ間に最大のドレイン電流ＩDが
流れる。さらに、電圧ＶGSを負の方向に大きくしていく
とドレイン電流ＩDが徐々に減少し、ピンチオフ電圧ＶP
以下ではドレイン電流ＩDが流れなくなるという特性を
有する。
ついて概略説明する。Ｄ型ＦＥＴでは、ゲ−ト電極Ｇと
ソ−ス電極Ｓ間の電圧ＶGSが零（Ｖ）の近傍で、ドレイ
ン電極Ｄとソ−ス電極Ｓ間に最大のドレイン電流ＩDが
流れる。さらに、電圧ＶGSを負の方向に大きくしていく
とドレイン電流ＩDが徐々に減少し、ピンチオフ電圧ＶP
以下ではドレイン電流ＩDが流れなくなるという特性を
有する。
【０００４】次に、図３を用いて、この高周波電力増幅
回路１の回路構成および回路動作について説明する。
回路１の回路構成および回路動作について説明する。
【０００５】高周波電力増幅回路１は、第一のＤ型ＦＥ
Ｔ２と第二のＤ型ＦＥＴ３とから構成される。第一のＤ
型ＦＥＴ２のソ−ス電極Ｓは、第二のＤ型ＦＥＴ３のド
レイン電極Ｄに接続される。第一のＤ型ＦＥＴ２のドレ
イン電極Ｄは、正の電源Ｖddに接続される。この結果、
第一のＤ型ＦＥＴ２には、直流電流が供給される。第二
のＤ型ＦＥＴ３のソ−ス電極Ｓは、接地される。なお、
電源Ｖddは、例えば３．６Ｖの直流電源である。
Ｔ２と第二のＤ型ＦＥＴ３とから構成される。第一のＤ
型ＦＥＴ２のソ−ス電極Ｓは、第二のＤ型ＦＥＴ３のド
レイン電極Ｄに接続される。第一のＤ型ＦＥＴ２のドレ
イン電極Ｄは、正の電源Ｖddに接続される。この結果、
第一のＤ型ＦＥＴ２には、直流電流が供給される。第二
のＤ型ＦＥＴ３のソ−ス電極Ｓは、接地される。なお、
電源Ｖddは、例えば３．６Ｖの直流電源である。
【０００６】第二のＤ型ＦＥＴ３のゲ−ト電極Ｇには、
通信機器に割り当てられた周波数帯域の信号、例えば８
００ＭＨｚ、９００ＭＨｚ等の高周波信号Ｓ１が端子Ｔ
１を介して入力される。なお、横軸ｔは、時間軸であ
る。
通信機器に割り当てられた周波数帯域の信号、例えば８
００ＭＨｚ、９００ＭＨｚ等の高周波信号Ｓ１が端子Ｔ
１を介して入力される。なお、横軸ｔは、時間軸であ
る。
【０００７】第一のＤ型ＦＥＴ２のゲ−ト電極Ｇには、
制御信号Ｓ２が端子Ｔ２を介して入力される。通常、制
御信号Ｓ２は方形波で、高周波信号Ｓ１の増幅を制御す
る。
制御信号Ｓ２が端子Ｔ２を介して入力される。通常、制
御信号Ｓ２は方形波で、高周波信号Ｓ１の増幅を制御す
る。
【０００８】また、第一のＤ型ＦＥＴ２のドレイン電極
Ｄからは、高周波信号Ｓ１を増幅した出力信号Ｖoutが
端子Ｔ３を介して取り出される。
Ｄからは、高周波信号Ｓ１を増幅した出力信号Ｖoutが
端子Ｔ３を介して取り出される。
【０００９】高周波電力増幅回路１において高周波信号
Ｓ１を増幅する場合、制御信号Ｓ２によって第一のＤ型
ＦＥＴ２をオン制御させ、第二のＤ型ＦＥＴ３に所定の
ドレイン電流ＩDを供給する。
Ｓ１を増幅する場合、制御信号Ｓ２によって第一のＤ型
ＦＥＴ２をオン制御させ、第二のＤ型ＦＥＴ３に所定の
ドレイン電流ＩDを供給する。
【００１０】例えば、時刻ｔ１からｔ２の期間において
第一のＤ型ＦＥＴ２をオン制御する場合には、第一のＤ
型ＦＥＴ２のゲ−ト電極Ｇには、正の電圧値である制御
信号Ｓ２が供給される。なお、制御信号Ｓ２の電圧値に
より、第二のＤ型ＦＥＴ３に供給されるドレイン電流Ｉ
Dが変化する。このため、高周波信号Ｓ１の増幅度は、
制御信号Ｓ２の電圧値により可変制御される。
第一のＤ型ＦＥＴ２をオン制御する場合には、第一のＤ
型ＦＥＴ２のゲ−ト電極Ｇには、正の電圧値である制御
信号Ｓ２が供給される。なお、制御信号Ｓ２の電圧値に
より、第二のＤ型ＦＥＴ３に供給されるドレイン電流Ｉ
Dが変化する。このため、高周波信号Ｓ１の増幅度は、
制御信号Ｓ２の電圧値により可変制御される。
【００１１】一方、高周波電力増幅回路１において、出
力信号Ｖoutを零とする場合には、制御信号Ｓ２によっ
て第一のＤ型ＦＥＴ２をオフ制御し、第二のＤ型ＦＥＴ
３に供給されるドレイン電流ＩDを零にする。
力信号Ｖoutを零とする場合には、制御信号Ｓ２によっ
て第一のＤ型ＦＥＴ２をオフ制御し、第二のＤ型ＦＥＴ
３に供給されるドレイン電流ＩDを零にする。
【００１２】例えば、時刻ｔ２からｔ３の期間において
第一のＤ型ＦＥＴ２をオフ制御する場合には、第一のＤ
型ＦＥＴ２のゲ−ト電極Ｇには、電圧ＶGSがピンチオフ
電圧Ｖpよりも深くなる負の電圧値である制御信号Ｓ２
が供給される。
第一のＤ型ＦＥＴ２をオフ制御する場合には、第一のＤ
型ＦＥＴ２のゲ−ト電極Ｇには、電圧ＶGSがピンチオフ
電圧Ｖpよりも深くなる負の電圧値である制御信号Ｓ２
が供給される。
【００１３】以下、同様の回路動作を繰り返す。
【００１４】
【発明が解決しようとする課題】しかしながら、高周波
電力増幅回路１では、第一のＤ型ＦＥＴ２のゲ−ト電極
Ｇに入力される制御信号Ｓ２として、正負の電圧値が必
要となる。このため、高周波電力増幅回路１を利用する
場合には、正負の電圧を発生させる回路が別途必要とな
り、高周波電力増幅回路１を用いた通信回路の回路構成
が複雑となっていた。従って、部品点数が増えて生産コ
ストが高くなるという問題や、通信回路が大きくなるた
めに通信機器を小型化することができないという問題
や、生産時の検査項目が増える等、種々の問題があっ
た。
電力増幅回路１では、第一のＤ型ＦＥＴ２のゲ−ト電極
Ｇに入力される制御信号Ｓ２として、正負の電圧値が必
要となる。このため、高周波電力増幅回路１を利用する
場合には、正負の電圧を発生させる回路が別途必要とな
り、高周波電力増幅回路１を用いた通信回路の回路構成
が複雑となっていた。従って、部品点数が増えて生産コ
ストが高くなるという問題や、通信回路が大きくなるた
めに通信機器を小型化することができないという問題
や、生産時の検査項目が増える等、種々の問題があっ
た。
【００１５】そこで、本発明は上記問題を解決するため
の高周波電力増幅回路を提供することを目的とする。
の高周波電力増幅回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明の高周波電力増幅
回路は、上記目的を達成するために次のように構成され
る。すなわち、エンハンスメント型電界効果トランジス
タとデプレッション型電界効果トランジスタとを有し、
該デプレッション型電界効果トランジスタのドレイン電
極と前記エンハンスメント型電界効果トランジスタのソ
−ス電極とをカスコ−ド接続し、前記デプレッション型
電界効果トランジスタのゲ−ト電極に高周波信号を入力
し、前記エンハンスメント型電界効果トランジスタのゲ
−ト電極に正の制御信号を入力するとともにドレイン電
極から増幅された高周波信号を出力信号として取り出す
ものである。
回路は、上記目的を達成するために次のように構成され
る。すなわち、エンハンスメント型電界効果トランジス
タとデプレッション型電界効果トランジスタとを有し、
該デプレッション型電界効果トランジスタのドレイン電
極と前記エンハンスメント型電界効果トランジスタのソ
−ス電極とをカスコ−ド接続し、前記デプレッション型
電界効果トランジスタのゲ−ト電極に高周波信号を入力
し、前記エンハンスメント型電界効果トランジスタのゲ
−ト電極に正の制御信号を入力するとともにドレイン電
極から増幅された高周波信号を出力信号として取り出す
ものである。
【００１７】カスコ−ド接続されたエンハンスメント型
電界効果トランジスタは、ゲ−ト電極に入力される制御
信号によってオン・オフ制御され、デプレッション型電
界効果トランジスタの増幅作用を制御する。エンハンス
メント型電界効果トランジスタのピンチオフ電圧は、正
の電圧値である。従って、制御信号は正の電位でよく、
ゲ−ト電極に正電圧を印加することにより増幅回路の増
幅動作を制御することができる。また、エンハンスメン
ト型電界効果トランジスタをオフ制御する場合には、ゲ
−ト電極に入力される制御信号はピンチオフ電圧よりも
低い電圧、すなわち正のカットオフ電圧または零電圧で
よい。さらに、制御信号の電圧値を変えることにより、
増幅回路の増幅度が可変制御される。このように、高周
波電力増幅回路の制御信号として負電圧は必要とせず、
正電圧のみでよい。
電界効果トランジスタは、ゲ−ト電極に入力される制御
信号によってオン・オフ制御され、デプレッション型電
界効果トランジスタの増幅作用を制御する。エンハンス
メント型電界効果トランジスタのピンチオフ電圧は、正
の電圧値である。従って、制御信号は正の電位でよく、
ゲ−ト電極に正電圧を印加することにより増幅回路の増
幅動作を制御することができる。また、エンハンスメン
ト型電界効果トランジスタをオフ制御する場合には、ゲ
−ト電極に入力される制御信号はピンチオフ電圧よりも
低い電圧、すなわち正のカットオフ電圧または零電圧で
よい。さらに、制御信号の電圧値を変えることにより、
増幅回路の増幅度が可変制御される。このように、高周
波電力増幅回路の制御信号として負電圧は必要とせず、
正電圧のみでよい。
【００１８】
【発明の実施の形態】本発明に係る高周波電力増幅回路
４は、カスコ−ド接続されたエンハンスメント型電界効
果トランジスタ（以下「Ｅ型ＦＥＴ」という）５とＤ型
ＦＥＴ６とから構成される。
４は、カスコ−ド接続されたエンハンスメント型電界効
果トランジスタ（以下「Ｅ型ＦＥＴ」という）５とＤ型
ＦＥＴ６とから構成される。
【００１９】まず、図２（ｂ）を用いて、Ｅ型ＦＥＴに
ついて概略説明する。Ｅ型ＦＥＴのピンチオフ電圧ＶP
は、正の電圧値である。Ｅ型ＦＥＴの電圧ＶGSがピンチ
オフ電圧ＶPを越えるとドレイン電流ＩDが徐々に流れ始
め、電圧ＶGSをさらに大きくしていくとドレイン電流Ｉ
Dは飽和する。従って、Ｅ型ＦＥＴは、正電位の範囲の
電圧ＶGSでドレイン電流ＩDの電流値を変えることがで
きる。
ついて概略説明する。Ｅ型ＦＥＴのピンチオフ電圧ＶP
は、正の電圧値である。Ｅ型ＦＥＴの電圧ＶGSがピンチ
オフ電圧ＶPを越えるとドレイン電流ＩDが徐々に流れ始
め、電圧ＶGSをさらに大きくしていくとドレイン電流Ｉ
Dは飽和する。従って、Ｅ型ＦＥＴは、正電位の範囲の
電圧ＶGSでドレイン電流ＩDの電流値を変えることがで
きる。
【００２０】次に、図１を用いて、高周波電力増幅回路
４の回路構成および回路動作について説明する。なお、
図３における高周波電力増幅回路１との相違点は、第一
のＤ型ＦＥＴ２をＥ型ＦＥＴ５に置き換えた点である。
従って、この点についてのみ説明する。
４の回路構成および回路動作について説明する。なお、
図３における高周波電力増幅回路１との相違点は、第一
のＤ型ＦＥＴ２をＥ型ＦＥＴ５に置き換えた点である。
従って、この点についてのみ説明する。
【００２１】制御信号Ｓ３は、ゲ−ト端子Ｔ４を介して
Ｅ型ＦＥＴ５のゲ−ト電極Ｇに入力される。制御信号Ｓ
３は、方形波やパルス波で、増幅回路の増幅作用を制御
する。なお、方形波やパルス波により、通信機器に割り
当てられた一つの周波数チャンネルは送信用フレ−ムと
受信用フレ−ムとに交互に分割されて使用される。
Ｅ型ＦＥＴ５のゲ−ト電極Ｇに入力される。制御信号Ｓ
３は、方形波やパルス波で、増幅回路の増幅作用を制御
する。なお、方形波やパルス波により、通信機器に割り
当てられた一つの周波数チャンネルは送信用フレ−ムと
受信用フレ−ムとに交互に分割されて使用される。
【００２２】また、高周波信号Ｓ１を増幅した出力信号
Ｖoutは、Ｅ型ＦＥＴ５のドレイン電極Ｄに接続した出
力端子Ｔ５から取り出される。
Ｖoutは、Ｅ型ＦＥＴ５のドレイン電極Ｄに接続した出
力端子Ｔ５から取り出される。
【００２３】高周波電力増幅回路４の動作において、制
御信号Ｓ３の電圧値によってＥ型ＦＥＴ５の導通状態を
決める。従って、Ｄ型ＦＥＴ６には、Ｅ型ＦＥＴ５の特
性曲線で定められた所定のドレイン電流ＩDが供給され
る。
御信号Ｓ３の電圧値によってＥ型ＦＥＴ５の導通状態を
決める。従って、Ｄ型ＦＥＴ６には、Ｅ型ＦＥＴ５の特
性曲線で定められた所定のドレイン電流ＩDが供給され
る。
【００２４】例えば、時刻ｔ１からｔ２の期間におい
て、Ｅ型ＦＥＴ５をオン制御する場合には、Ｅ型ＦＥＴ
５のゲ−ト電極Ｇには、正の信号電圧が印加される。な
お、制御信号Ｓ３の電圧値により、Ｄ型ＦＥＴ６に供給
されるドレイン電流ＩDが変化する。このため、高周波
信号Ｓ１の増幅度は、制御信号Ｓ３の電圧値により可変
制御される。例えば、通信機器の受信感度あるいは送信
感度に応じて、制御信号Ｓ３の電圧値（波高値）が設定
される。
て、Ｅ型ＦＥＴ５をオン制御する場合には、Ｅ型ＦＥＴ
５のゲ−ト電極Ｇには、正の信号電圧が印加される。な
お、制御信号Ｓ３の電圧値により、Ｄ型ＦＥＴ６に供給
されるドレイン電流ＩDが変化する。このため、高周波
信号Ｓ１の増幅度は、制御信号Ｓ３の電圧値により可変
制御される。例えば、通信機器の受信感度あるいは送信
感度に応じて、制御信号Ｓ３の電圧値（波高値）が設定
される。
【００２５】増幅動作中の高周波電力増幅回路４を停止
するには、制御信号Ｓ３の電圧値を下げてＥ型ＦＥＴ５
をカットオフにする。即ち、Ｄ型ＦＥＴ６に供給される
ドレイン電流ＩDを零にする。
するには、制御信号Ｓ３の電圧値を下げてＥ型ＦＥＴ５
をカットオフにする。即ち、Ｄ型ＦＥＴ６に供給される
ドレイン電流ＩDを零にする。
【００２６】例えば、時刻ｔ２からｔ３の期間において
Ｅ型ＦＥＴ５のゲ−ト電極Ｇには、電圧ＶGSがピンチオ
フ電圧Ｖpよりも小さくなるような正の電圧値または零
ボルト電圧の制御信号Ｓ３が供給される。ここに、Ｅ型
ＦＥＴ５はカットオフとなり、増幅回路４の増幅作用が
停止する。
Ｅ型ＦＥＴ５のゲ−ト電極Ｇには、電圧ＶGSがピンチオ
フ電圧Ｖpよりも小さくなるような正の電圧値または零
ボルト電圧の制御信号Ｓ３が供給される。ここに、Ｅ型
ＦＥＴ５はカットオフとなり、増幅回路４の増幅作用が
停止する。
【００２７】以下、同様の回路動作を繰り返す。
【００２８】
【発明の効果】本発明の高周波電力増幅回路では、カス
コ−ド接続のＥ型ＦＥＴとＤ型ＦＥＴとから構成され
る。このため、Ｅ型ＦＥＴをオフ制御する場合、Ｅ型Ｆ
ＥＴのゲ−ト電極Ｇに入力される制御信号として負の電
圧値は必要無く、正の電圧値または零ボルト電圧のみで
良い。従って、本発明の高周波電力増幅回路を用いた通
信回路においては、正負の信号電圧を発生させる回路が
不要となるため回路構成が極めて簡略化される。この結
果、生産コストの低減や、通信機器を小型化することが
できる等の効果を有する。
コ−ド接続のＥ型ＦＥＴとＤ型ＦＥＴとから構成され
る。このため、Ｅ型ＦＥＴをオフ制御する場合、Ｅ型Ｆ
ＥＴのゲ−ト電極Ｇに入力される制御信号として負の電
圧値は必要無く、正の電圧値または零ボルト電圧のみで
良い。従って、本発明の高周波電力増幅回路を用いた通
信回路においては、正負の信号電圧を発生させる回路が
不要となるため回路構成が極めて簡略化される。この結
果、生産コストの低減や、通信機器を小型化することが
できる等の効果を有する。
【図１】本発明に係る高周波電力増幅回路と、高周波電
力増幅回路に入力される入力信号と、高周波電力増幅回
路から取り出される出力信号を示す図である。
力増幅回路に入力される入力信号と、高周波電力増幅回
路から取り出される出力信号を示す図である。
【図２】図２（ａ）はデプレッション型電界効果トラン
ジスタにおけるＩD-ＶGSの関係を示す特性図であり、図
２（ｂ）はエンハンスメント型電界効果トランジスタに
おけるＩD-ＶGSの関係を示す特性図である。
ジスタにおけるＩD-ＶGSの関係を示す特性図であり、図
２（ｂ）はエンハンスメント型電界効果トランジスタに
おけるＩD-ＶGSの関係を示す特性図である。
【図３】従来に係る高周波電力増幅回路と、高周波電力
増幅回路に入力される入力信号と、高周波電力増幅回路
から取り出される出力信号を示す図である。
増幅回路に入力される入力信号と、高周波電力増幅回路
から取り出される出力信号を示す図である。
４ 高周波電力増幅回路 ５ エンハンスメント型電界効果トランジスタ（Ｅ
型ＦＥＴ） ６ デプレッション型電界効果トランジスタ （Ｄ
型ＦＥＴ） Ｓ１ 高周波信号 Ｓ３ 制御信号 Ｖout 出力信号
型ＦＥＴ） ６ デプレッション型電界効果トランジスタ （Ｄ
型ＦＥＴ） Ｓ１ 高周波信号 Ｓ３ 制御信号 Ｖout 出力信号
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J067 AA01 AA13 AA24 AA26 AA41 AA66 CA81 CA92 FA01 FA10 HA14 HA15 HA16 KA12 KA47 KA48 KA53 MA17 MA21 MA22 SA14 TA01 TA06 5J092 AA01 AA13 AA24 AA26 AA41 AA66 CA81 CA92 FA01 FA10 HA14 HA15 HA16 KA12 KA47 KA48 KA53 MA17 MA21 MA23 SA14 TA01 TA06 VL08
Claims (1)
- 【請求項１】 エンハンスメント型電界効果トランジス
タとデプレッション型電界効果トランジスタとを有し、
該デプレッション型電界効果トランジスタのドレイン電
極と前記エンハンスメント型電界効果トランジスタのソ
−ス電極とをカスコ−ド接続し、前記デプレッション型
電界効果トランジスタのゲ−ト電極に高周波信号を入力
し、前記エンハンスメント型電界効果トランジスタのゲ
−ト電極に正の制御信号を入力するとともにドレイン電
極から増幅された高周波信号を出力信号として取り出す
ことを特徴とする高周波電力増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27171498A JP3731358B2 (ja) | 1998-09-25 | 1998-09-25 | 高周波電力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27171498A JP3731358B2 (ja) | 1998-09-25 | 1998-09-25 | 高周波電力増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000101356A true JP2000101356A (ja) | 2000-04-07 |
| JP3731358B2 JP3731358B2 (ja) | 2006-01-05 |
Family
ID=17503828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27171498A Expired - Fee Related JP3731358B2 (ja) | 1998-09-25 | 1998-09-25 | 高周波電力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3731358B2 (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002023634A2 (en) * | 2000-09-15 | 2002-03-21 | Atheros Communications, Inc. | Cmos transceiver having an integrated power amplifier |
| US7113744B1 (en) | 1999-10-21 | 2006-09-26 | Broadcom Corporation | Adaptive radio transceiver with a power amplifier |
| WO2011097302A2 (en) * | 2010-02-05 | 2011-08-11 | Transphorm Inc. | Semiconductor electronic components and circuits |
| US8289065B2 (en) | 2008-09-23 | 2012-10-16 | Transphorm Inc. | Inductive load power switching circuits |
| US8455931B2 (en) | 2009-11-02 | 2013-06-04 | Transphorm Inc. | Package configurations for low EMI circuits |
| US8508281B2 (en) | 2008-02-12 | 2013-08-13 | Transphorm Inc. | Bridge circuits and their components |
| US8648643B2 (en) | 2012-02-24 | 2014-02-11 | Transphorm Inc. | Semiconductor power modules and devices |
| US8786327B2 (en) | 2011-02-28 | 2014-07-22 | Transphorm Inc. | Electronic components with reactive filters |
| US8803246B2 (en) | 2012-07-16 | 2014-08-12 | Transphorm Inc. | Semiconductor electronic components with integrated current limiters |
| US8816497B2 (en) | 2010-01-08 | 2014-08-26 | Transphorm Inc. | Electronic devices and components for high efficiency power circuits |
| US9059076B2 (en) | 2013-04-01 | 2015-06-16 | Transphorm Inc. | Gate drivers for circuits based on semiconductor devices |
| US9209176B2 (en) | 2011-12-07 | 2015-12-08 | Transphorm Inc. | Semiconductor modules and methods of forming the same |
| US9537425B2 (en) | 2013-07-09 | 2017-01-03 | Transphorm Inc. | Multilevel inverters and their components |
| US9543940B2 (en) | 2014-07-03 | 2017-01-10 | Transphorm Inc. | Switching circuits having ferrite beads |
| US9590494B1 (en) | 2014-07-17 | 2017-03-07 | Transphorm Inc. | Bridgeless power factor correction circuits |
| US10200030B2 (en) | 2015-03-13 | 2019-02-05 | Transphorm Inc. | Paralleling of switching devices for high power circuits |
| US10319648B2 (en) | 2017-04-17 | 2019-06-11 | Transphorm Inc. | Conditions for burn-in of high power semiconductors |
| JP2019138701A (ja) * | 2018-02-07 | 2019-08-22 | 株式会社東芝 | レーダ装置および誘導装置 |
-
1998
- 1998-09-25 JP JP27171498A patent/JP3731358B2/ja not_active Expired - Fee Related
Cited By (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8014719B2 (en) | 1999-10-21 | 2011-09-06 | Broadcom Corporation | Adaptive radio transceiver with a power amplifier |
| US7113744B1 (en) | 1999-10-21 | 2006-09-26 | Broadcom Corporation | Adaptive radio transceiver with a power amplifier |
| US7860454B2 (en) | 1999-10-21 | 2010-12-28 | Broadcom Corporation | Adaptive radio transceiver with a power amplifier |
| WO2002023634A3 (en) * | 2000-09-15 | 2002-06-20 | Atheros Comm Inc | Cmos transceiver having an integrated power amplifier |
| US6504433B1 (en) | 2000-09-15 | 2003-01-07 | Atheros Communications, Inc. | CMOS transceiver having an integrated power amplifier |
| US6504431B2 (en) | 2000-09-15 | 2003-01-07 | Atheros Communications, Inc. | CMOS transceiver having an integrated power amplifier |
| US6850117B2 (en) | 2000-09-15 | 2005-02-01 | Atheros Communications, Inc. | CMOS transceiver having an integrated power amplifier |
| KR100823241B1 (ko) * | 2000-09-15 | 2008-04-18 | 애서러스 커뮤니케이션즈 인코포레이티드 | 통신 신호를 증폭하기 위한 항복 저항 트랜지스터 구조체 |
| WO2002023634A2 (en) * | 2000-09-15 | 2002-03-21 | Atheros Communications, Inc. | Cmos transceiver having an integrated power amplifier |
| US9899998B2 (en) | 2008-02-12 | 2018-02-20 | Transphorm Inc. | Bridge circuits and their components |
| US8912839B2 (en) | 2008-02-12 | 2014-12-16 | Transphorm Inc. | Bridge circuits and their components |
| US8508281B2 (en) | 2008-02-12 | 2013-08-13 | Transphorm Inc. | Bridge circuits and their components |
| US9690314B2 (en) | 2008-09-23 | 2017-06-27 | Transphorm Inc. | Inductive load power switching circuits |
| US8289065B2 (en) | 2008-09-23 | 2012-10-16 | Transphorm Inc. | Inductive load power switching circuits |
| US8816751B2 (en) | 2008-09-23 | 2014-08-26 | Transphorm Inc. | Inductive load power switching circuits |
| US8493129B2 (en) | 2008-09-23 | 2013-07-23 | Transphorm Inc. | Inductive load power switching circuits |
| US8531232B2 (en) | 2008-09-23 | 2013-09-10 | Transphorm Inc. | Inductive load power switching circuits |
| US8455931B2 (en) | 2009-11-02 | 2013-06-04 | Transphorm Inc. | Package configurations for low EMI circuits |
| US9190295B2 (en) | 2009-11-02 | 2015-11-17 | Transphorm Inc. | Package configurations for low EMI circuits |
| US8592974B2 (en) | 2009-11-02 | 2013-11-26 | Transphorm Inc. | Package configurations for low EMI circuits |
| US8890314B2 (en) | 2009-11-02 | 2014-11-18 | Transphorm, Inc. | Package configurations for low EMI circuits |
| US9401341B2 (en) | 2010-01-08 | 2016-07-26 | Transphorm Inc. | Electronic devices and components for high efficiency power circuits |
| US8816497B2 (en) | 2010-01-08 | 2014-08-26 | Transphorm Inc. | Electronic devices and components for high efficiency power circuits |
| WO2011097302A3 (en) * | 2010-02-05 | 2011-11-17 | Transphorm Inc. | Semiconductor electronic components and circuits |
| WO2011097302A2 (en) * | 2010-02-05 | 2011-08-11 | Transphorm Inc. | Semiconductor electronic components and circuits |
| CN102754206A (zh) * | 2010-02-05 | 2012-10-24 | 特兰斯夫公司 | 半导体电子部件和电路 |
| US8624662B2 (en) | 2010-02-05 | 2014-01-07 | Transphorm Inc. | Semiconductor electronic components and circuits |
| US9293458B2 (en) | 2010-02-05 | 2016-03-22 | Transphorm Inc. | Semiconductor electronic components and circuits |
| US9041435B2 (en) | 2011-02-28 | 2015-05-26 | Transphorm Inc. | Method of forming electronic components with reactive filters |
| US8786327B2 (en) | 2011-02-28 | 2014-07-22 | Transphorm Inc. | Electronic components with reactive filters |
| US9818686B2 (en) | 2011-12-07 | 2017-11-14 | Transphorm Inc. | Semiconductor modules and methods of forming the same |
| US9209176B2 (en) | 2011-12-07 | 2015-12-08 | Transphorm Inc. | Semiconductor modules and methods of forming the same |
| US9741702B2 (en) | 2012-02-24 | 2017-08-22 | Transphorm Inc. | Semiconductor power modules and devices |
| US9224721B2 (en) | 2012-02-24 | 2015-12-29 | Transphorm Inc. | Semiconductor power modules and devices |
| US8648643B2 (en) | 2012-02-24 | 2014-02-11 | Transphorm Inc. | Semiconductor power modules and devices |
| US8952750B2 (en) | 2012-02-24 | 2015-02-10 | Transphorm Inc. | Semiconductor power modules and devices |
| US9171910B2 (en) | 2012-07-16 | 2015-10-27 | Transphorm Inc. | Semiconductor electronic components with integrated current limiters |
| US9443849B2 (en) | 2012-07-16 | 2016-09-13 | Transphorm Inc. | Semiconductor electronic components with integrated current limiters |
| US8803246B2 (en) | 2012-07-16 | 2014-08-12 | Transphorm Inc. | Semiconductor electronic components with integrated current limiters |
| US9059076B2 (en) | 2013-04-01 | 2015-06-16 | Transphorm Inc. | Gate drivers for circuits based on semiconductor devices |
| US9362903B2 (en) | 2013-04-01 | 2016-06-07 | Transphorm Inc. | Gate drivers for circuits based on semiconductor devices |
| US9537425B2 (en) | 2013-07-09 | 2017-01-03 | Transphorm Inc. | Multilevel inverters and their components |
| US9660640B2 (en) | 2014-07-03 | 2017-05-23 | Transphorm Inc. | Switching circuits having ferrite beads |
| US9543940B2 (en) | 2014-07-03 | 2017-01-10 | Transphorm Inc. | Switching circuits having ferrite beads |
| US9991884B2 (en) | 2014-07-03 | 2018-06-05 | Transphorm Inc. | Switching circuits having ferrite beads |
| US9590494B1 (en) | 2014-07-17 | 2017-03-07 | Transphorm Inc. | Bridgeless power factor correction circuits |
| US10063138B1 (en) | 2014-07-17 | 2018-08-28 | Transphorm Inc. | Bridgeless power factor correction circuits |
| US10200030B2 (en) | 2015-03-13 | 2019-02-05 | Transphorm Inc. | Paralleling of switching devices for high power circuits |
| US10319648B2 (en) | 2017-04-17 | 2019-06-11 | Transphorm Inc. | Conditions for burn-in of high power semiconductors |
| JP2019138701A (ja) * | 2018-02-07 | 2019-08-22 | 株式会社東芝 | レーダ装置および誘導装置 |
| JP7000185B2 (ja) | 2018-02-07 | 2022-01-19 | 株式会社東芝 | レーダ装置および誘導装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3731358B2 (ja) | 2006-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000101356A (ja) | 高周波電力増幅回路 | |
| US5907259A (en) | Operational amplification circuit capable of driving a high load | |
| JP2807853B2 (ja) | 出力回路 | |
| JP2007053734A (ja) | 線形化のための微分重畳回路 | |
| WO2004047351B1 (en) | Radio frequency power amplifier adaptive bias control circuit | |
| US6353344B1 (en) | High impedance bias circuit | |
| US6208199B1 (en) | Pulse amplifier with low duty cycle errors | |
| JPH04227103A (ja) | ドライバ回路 | |
| US6985028B2 (en) | Programmable linear-in-dB or linear bias current source and methods to implement current reduction in a PA driver with built-in current steering VGA | |
| EP0618674B1 (en) | Voltage-to-current conversion circuit | |
| JP3105489B2 (ja) | 増幅器 | |
| GB2593279A (en) | Dual bootstrapping for an open-loop pulse width modulation driver | |
| US6570450B2 (en) | Efficient AC coupled CMOS RF amplifier | |
| KR20050026921A (ko) | 프로세스변수 보상을 갖는 능동 바이어스 회로를 위한전류 셧다운회로 | |
| KR100336808B1 (ko) | 연산증폭기 | |
| JP2001102877A (ja) | 増幅回路およびこれを用いた無線装置 | |
| CN102118138A (zh) | 低失真mos衰减器 | |
| US4956613A (en) | Differential amplifier having externally controllable power consumption | |
| US6538511B2 (en) | Operational amplifier including a right-half plane zero reduction circuit and related method | |
| JP2003258605A (ja) | 可変インピーダンス回路 | |
| JP3052039B2 (ja) | 入力アンプ回路 | |
| KR20040038174A (ko) | 자기 발진 주파수를 높일 수 있고 부품의 수를 감소시킨디지털 오디오 증폭기 | |
| JP3153970B2 (ja) | シングルバランスミキサ回路 | |
| JPS5819855Y2 (ja) | Ｆｅｔ増幅器 | |
| JPH0292005A (ja) | 電圧バッファ増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051003 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |