JP2000098416A - 液晶表示装置およびそのデータ線駆動回路 - Google Patents
液晶表示装置およびそのデータ線駆動回路Info
- Publication number
- JP2000098416A JP2000098416A JP27409198A JP27409198A JP2000098416A JP 2000098416 A JP2000098416 A JP 2000098416A JP 27409198 A JP27409198 A JP 27409198A JP 27409198 A JP27409198 A JP 27409198A JP 2000098416 A JP2000098416 A JP 2000098416A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- circuit
- display device
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】装置の小面積化、狭額縁化を実現でき、また、
配線インピーダンスに基づく回路の誤動作、画質の劣化
を防止できる液晶表示装置およびそのデータ線駆動回路
を提供する。 【解決手段】ゲート線駆動回路１２，１３を液晶パネル
部１１と一体的に形成して液晶表示部１０を構成し、デ
ータ線駆動回路２０Ａと液晶表示部１０とをＴＡＢ等の
実装技術に基づく接続部２１２−１Ａ〜２１２−ＮＡで
接続し、データ線駆動回路２０Ａの回路基板２１１Ａお
よび接続部２１２−１Ａ〜２１２−ＮＡには、ゲート線
駆動回路１２，１３へ供給すべき駆動用信号の供給ライ
ンＰＬを配線し、この配線ＰＬを通してゲート線駆動回
路１２，１３に駆動用信号を供給する。
配線インピーダンスに基づく回路の誤動作、画質の劣化
を防止できる液晶表示装置およびそのデータ線駆動回路
を提供する。 【解決手段】ゲート線駆動回路１２，１３を液晶パネル
部１１と一体的に形成して液晶表示部１０を構成し、デ
ータ線駆動回路２０Ａと液晶表示部１０とをＴＡＢ等の
実装技術に基づく接続部２１２−１Ａ〜２１２−ＮＡで
接続し、データ線駆動回路２０Ａの回路基板２１１Ａお
よび接続部２１２−１Ａ〜２１２−ＮＡには、ゲート線
駆動回路１２，１３へ供給すべき駆動用信号の供給ライ
ンＰＬを配線し、この配線ＰＬを通してゲート線駆動回
路１２，１３に駆動用信号を供給する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置およ
びそのデータ線駆動回路に関するものである。
びそのデータ線駆動回路に関するものである。
【０００２】
【従来の技術】近年、表示装置として液晶を用いた表示
パネル装置の躍進が著しい。この表示パネル装置は、ビ
デオカメラレコーダのビューファインダや液晶表示パネ
ル、自動車用のテレビや、ナビゲーションシステムの表
示パネル、ノート型パソコンのディスプレイ等に広く使
われている。
パネル装置の躍進が著しい。この表示パネル装置は、ビ
デオカメラレコーダのビューファインダや液晶表示パネ
ル、自動車用のテレビや、ナビゲーションシステムの表
示パネル、ノート型パソコンのディスプレイ等に広く使
われている。
【０００３】また最近では、液晶パネルを用いたリアプ
ロジェクション型のテレビジョン受像機、またＯＨＰを
用いずにパソコンの画面を直接スクリーンに投影するプ
ロジェクタ装置等も普及しつつある。また従来ＣＲＴを
用いていたデスクトップ型のパソコンのディスプレイを
液晶パネルに置き換え、省スペース、省電力を達成しよ
うとする動きもある。
ロジェクション型のテレビジョン受像機、またＯＨＰを
用いずにパソコンの画面を直接スクリーンに投影するプ
ロジェクタ装置等も普及しつつある。また従来ＣＲＴを
用いていたデスクトップ型のパソコンのディスプレイを
液晶パネルに置き換え、省スペース、省電力を達成しよ
うとする動きもある。
【０００４】これらの背景には、液晶パネルの、高精細
度化、高画質化（フルカラー化、高コントラスト化、広
視角化、動画対応、等）と周辺技術（駆動回路／素子技
術、バックライト、その他）の向上がある。それらの技
術の総合的な向上により、液晶表示装置が幅広い応用分
野に使われるようになった。
度化、高画質化（フルカラー化、高コントラスト化、広
視角化、動画対応、等）と周辺技術（駆動回路／素子技
術、バックライト、その他）の向上がある。それらの技
術の総合的な向上により、液晶表示装置が幅広い応用分
野に使われるようになった。
【０００５】ところで、最先端の液晶表示装置における
表示パネルの画質はＣＲＴディスプレイに見劣りしない
ようになりつつあるが、未だ改善されなければならない
部分も多い。その一つに液晶パネルの駆動回路が挙げら
れる。
表示パネルの画質はＣＲＴディスプレイに見劣りしない
ようになりつつあるが、未だ改善されなければならない
部分も多い。その一つに液晶パネルの駆動回路が挙げら
れる。
【０００６】高精細度、高画質の液晶表示パネルの駆動
回路は、非常に大規模で、多数のチップを必要とし、か
つ精度の高い回路が必要とされ、表示画質は表示パネル
のコストを制約する大きな要素のひとつとなっている。
以下、従来の液晶表示パネルの駆動回路について詳細に
説明する。
回路は、非常に大規模で、多数のチップを必要とし、か
つ精度の高い回路が必要とされ、表示画質は表示パネル
のコストを制約する大きな要素のひとつとなっている。
以下、従来の液晶表示パネルの駆動回路について詳細に
説明する。
【０００７】液晶素子には多くの種類が存在するが、フ
ルカラーかつ動画が表示可能なパネルは、ＴＦＴ(Thin
Film Transistor)型と呼ばれ、画素を構成する個々の液
晶素子に、薄膜トランジスタ（ＴＦＴ）を集積する構造
を持つものがほとんどである。
ルカラーかつ動画が表示可能なパネルは、ＴＦＴ(Thin
Film Transistor)型と呼ばれ、画素を構成する個々の液
晶素子に、薄膜トランジスタ（ＴＦＴ）を集積する構造
を持つものがほとんどである。
【０００８】図３は、ＴＦＴ型液晶表示パネルの画素を
形成するセルの回路的な構造を示す図である。ＴＦＴ型
液晶表示パネルの画素セルは、図４に示すように、個々
の液晶セルＣＣの一端は対向電極ＥＬに接続されてい
る。この対向電極ＥＬには全画素セル全てが共通に接続
される。他端は個々の画素セル毎に設けられたＴＦＴに
接続される。ＴＦＴはスイッチとして用いられるため、
ソース、ドレインの区別は本来無いが、便宜上ここで
は、ソースが液晶セルＣＣに接続されるものとする。Ｔ
ＦＴのゲートはゲート駆動線ＧＬに接続され、その駆動
信号により画素データを書き込むラインが選択される。
またドレインは選択されたラインの個々の液晶セルに書
き込まれる画素データが供給されるデータ線ＤＬに接続
される。選択されたラインへの書き込み時間が終了する
と、そのラインのＴＦＴはオフするが、画素データは液
晶セルＣＣや保持容量ＨＣのため、次の書き込みが行わ
れるまでその電位が保持される。
形成するセルの回路的な構造を示す図である。ＴＦＴ型
液晶表示パネルの画素セルは、図４に示すように、個々
の液晶セルＣＣの一端は対向電極ＥＬに接続されてい
る。この対向電極ＥＬには全画素セル全てが共通に接続
される。他端は個々の画素セル毎に設けられたＴＦＴに
接続される。ＴＦＴはスイッチとして用いられるため、
ソース、ドレインの区別は本来無いが、便宜上ここで
は、ソースが液晶セルＣＣに接続されるものとする。Ｔ
ＦＴのゲートはゲート駆動線ＧＬに接続され、その駆動
信号により画素データを書き込むラインが選択される。
またドレインは選択されたラインの個々の液晶セルに書
き込まれる画素データが供給されるデータ線ＤＬに接続
される。選択されたラインへの書き込み時間が終了する
と、そのラインのＴＦＴはオフするが、画素データは液
晶セルＣＣや保持容量ＨＣのため、次の書き込みが行わ
れるまでその電位が保持される。
【０００９】図３に示したＴＦＴ型液晶表示パネルの画
素セルの構造は、全てのパネルにおいて共通である。一
方、ＴＦＴの構造／製造方法、対向電極の駆動方法、画
素データの駆動方法にはいくつかの種類が存在する。
素セルの構造は、全てのパネルにおいて共通である。一
方、ＴＦＴの構造／製造方法、対向電極の駆動方法、画
素データの駆動方法にはいくつかの種類が存在する。
【００１０】ＴＦＴの構造／製造方法には、アモルファ
スシリコンを使う方法と、ポリ（多結晶）シリコンを使
う方法に大別される。前者は高温プロセスを必要としな
いので、ガラスを基板とした大型のパネルが作りやす
い。後者は、高温プロセスのため、石英基板が必要で、
これまでは小型のパネルに限定されてきた。最近レーザ
アニール等の技術の進歩により、低温でポリシリコンＴ
ＦＴを形成する技術も開発され、中型パネルもポリシリ
コンＴＦＴ型で製造することができるようになった。ポ
リシリコンＴＦＴ内のキャリアの移動度はアモルファス
シリコンＴＦＴ内に比較し１桁程度大きい。したがって
アモルファスＴＦＴの場合、そのオン抵抗が高く、書き
込み時間をかなり長く取ることが必要であった。それに
対しポリシリコンＴＦＴの場合は書き込み時間がかなり
短くて済む。
スシリコンを使う方法と、ポリ（多結晶）シリコンを使
う方法に大別される。前者は高温プロセスを必要としな
いので、ガラスを基板とした大型のパネルが作りやす
い。後者は、高温プロセスのため、石英基板が必要で、
これまでは小型のパネルに限定されてきた。最近レーザ
アニール等の技術の進歩により、低温でポリシリコンＴ
ＦＴを形成する技術も開発され、中型パネルもポリシリ
コンＴＦＴ型で製造することができるようになった。ポ
リシリコンＴＦＴ内のキャリアの移動度はアモルファス
シリコンＴＦＴ内に比較し１桁程度大きい。したがって
アモルファスＴＦＴの場合、そのオン抵抗が高く、書き
込み時間をかなり長く取ることが必要であった。それに
対しポリシリコンＴＦＴの場合は書き込み時間がかなり
短くて済む。
【００１１】そして、ポリシリコンＴＦＴ型液晶表示装
置においては、たとえばシフトレジスタ等からなるゲー
ト線の駆動回路等の周辺の駆動回路を液晶表示パネル上
に構築することが可能である。これに対して、データ線
の駆動回路は、たとえばデジタル画像信号に対応した装
置の場合には、たとえばＴＦＴ基板上にデジタル−アナ
ログ変換回路（ＤＡＣ）を、各データ線（カラム線）毎
に設けて構成されている。そして、液晶表示パネル上に
は、アンプやバッファ等の回路を一体的に形成できない
ことから、データ線駆動回路としては、液晶表示パネル
の外部にＴＡＢ等を設けて、駆動するような構成が採用
される。
置においては、たとえばシフトレジスタ等からなるゲー
ト線の駆動回路等の周辺の駆動回路を液晶表示パネル上
に構築することが可能である。これに対して、データ線
の駆動回路は、たとえばデジタル画像信号に対応した装
置の場合には、たとえばＴＦＴ基板上にデジタル−アナ
ログ変換回路（ＤＡＣ）を、各データ線（カラム線）毎
に設けて構成されている。そして、液晶表示パネル上に
は、アンプやバッファ等の回路を一体的に形成できない
ことから、データ線駆動回路としては、液晶表示パネル
の外部にＴＡＢ等を設けて、駆動するような構成が採用
される。
【００１２】ポリシリコンＴＦＴ型のデジタル入力のデ
ータ線駆動回路は、たとえばＴＦＴ基板上に基準電圧選
択型のデジタル−アナログ変換回路（ＤＡＣ）を、各デ
ータ線（カラム線）毎に設けて構成されている。この基
準電圧選択型ＤＡＣは、外部より入力された基準電圧信
号のうち一本だけを各データ線毎にサンプリングされた
データに基づいて選択するもので、トランジスタの素子
ばらつきに非常に強く、ＴＦＴによるＤＡＣとして好適
なものである。
ータ線駆動回路は、たとえばＴＦＴ基板上に基準電圧選
択型のデジタル−アナログ変換回路（ＤＡＣ）を、各デ
ータ線（カラム線）毎に設けて構成されている。この基
準電圧選択型ＤＡＣは、外部より入力された基準電圧信
号のうち一本だけを各データ線毎にサンプリングされた
データに基づいて選択するもので、トランジスタの素子
ばらつきに非常に強く、ＴＦＴによるＤＡＣとして好適
なものである。
【００１３】図４は、ポリシリコンＴＦＴにより液晶パ
ネル部と一体形成されたゲート線駆動回路を有する液晶
表示装置の構成例を示すブロック図である。
ネル部と一体形成されたゲート線駆動回路を有する液晶
表示装置の構成例を示すブロック図である。
【００１４】図４の液晶表示装置においては、有効画面
領域である液晶パネル部１１の左右両側部にゲート線駆
動回路１２，１３が配置され、上部にデータ線駆動回路
２０が配置されている。図４の装置では、液晶パネル部
１１、およびゲート線駆動回路１２，１３がポリシリコ
ンＴＦＴ基板上に集積されて、液晶表示部１０が構成さ
れている。
領域である液晶パネル部１１の左右両側部にゲート線駆
動回路１２，１３が配置され、上部にデータ線駆動回路
２０が配置されている。図４の装置では、液晶パネル部
１１、およびゲート線駆動回路１２，１３がポリシリコ
ンＴＦＴ基板上に集積されて、液晶表示部１０が構成さ
れている。
【００１５】液晶表示パネル部１０においては、図３に
示すように、液晶セルとＴＦＴからなる画素セルが水
平、垂直方向にたとえばｍ、ｎ個配置されている。そし
て、画素セルのゲート駆動信号端子がゲート線駆動回路
１２，１３に接続されている共通のゲート線（ＧＬ１〜
ＧＬｎ）に接続され、データ駆動信号端子Ｓがデータ線
駆動回路２０に接続されている共通のデータ線（ＤＬ１
〜ＤＬｍ）に接続されている。
示すように、液晶セルとＴＦＴからなる画素セルが水
平、垂直方向にたとえばｍ、ｎ個配置されている。そし
て、画素セルのゲート駆動信号端子がゲート線駆動回路
１２，１３に接続されている共通のゲート線（ＧＬ１〜
ＧＬｎ）に接続され、データ駆動信号端子Ｓがデータ線
駆動回路２０に接続されている共通のデータ線（ＤＬ１
〜ＤＬｍ）に接続されている。
【００１６】データ線駆動回路１２，１３は、たとえば
シフトレジスタにより構成されている。
シフトレジスタにより構成されている。
【００１７】この液晶表示装置においては、ポリシリコ
ンＴＦＴにより液晶表示パネルと一体形成されたゲート
線駆動回路１２，１３へ供給するための電源電圧や制御
信号ＶＳＴ、あるいは垂直同期等のクロック信号ＶＣＫ
１，ＶＣＫ２の供給ラインは、液晶表示部１０内に配線
される。なお、たとえば電源ラインや信号配線等は液晶
表示部１０内において、図４に示すようにゲート線駆動
回路１２，１３を液晶パネル部１１の左右両側部に配置
するレイアウトの場合には、左右に長く配線されること
になる。
ンＴＦＴにより液晶表示パネルと一体形成されたゲート
線駆動回路１２，１３へ供給するための電源電圧や制御
信号ＶＳＴ、あるいは垂直同期等のクロック信号ＶＣＫ
１，ＶＣＫ２の供給ラインは、液晶表示部１０内に配線
される。なお、たとえば電源ラインや信号配線等は液晶
表示部１０内において、図４に示すようにゲート線駆動
回路１２，１３を液晶パネル部１１の左右両側部に配置
するレイアウトの場合には、左右に長く配線されること
になる。
【００１８】データ線駆動回路２０は、たとえば外部か
ら入力されるデジタル画像データＩＭＤをサンプリング
するサンプリング回路、サンプリング回路でサンプリン
グされたデータを制御信号ＣＴＬに基づいて格納するラ
インメモリ、およびラインメモリに格納されたデータを
アナログ信号に変換して各データ線に供給するＤＡＣ
（デジタル−アナログ変換回路）により構成される。
ら入力されるデジタル画像データＩＭＤをサンプリング
するサンプリング回路、サンプリング回路でサンプリン
グされたデータを制御信号ＣＴＬに基づいて格納するラ
インメモリ、およびラインメモリに格納されたデータを
アナログ信号に変換して各データ線に供給するＤＡＣ
（デジタル−アナログ変換回路）により構成される。
【００１９】このデータ線駆動回路２０は、上述したよ
うに、液晶表示パネルの外部に配置されるが、主として
電源ラインおよび信号ライン用に配線が形成された回路
基板２１１と、回路基板２１１と液晶表示部１０とを、
能動素子を含み、たとえばＴＡＢ(Tape Automated Bond
ing)技術を用いて接続する接続部２１２−１〜２１２Ｎ
により構成されている。そして、電源電圧、制御信号、
あるいはクロック信号ＨＣＫ１，ＨＣＫ２が供給される
ことにより回路部が動作し、最終的にＤＡＣによるアナ
ログ信号が各接続部２１２−１〜２１２Ｎを通して各デ
ータ線に供給される。
うに、液晶表示パネルの外部に配置されるが、主として
電源ラインおよび信号ライン用に配線が形成された回路
基板２１１と、回路基板２１１と液晶表示部１０とを、
能動素子を含み、たとえばＴＡＢ(Tape Automated Bond
ing)技術を用いて接続する接続部２１２−１〜２１２Ｎ
により構成されている。そして、電源電圧、制御信号、
あるいはクロック信号ＨＣＫ１，ＨＣＫ２が供給される
ことにより回路部が動作し、最終的にＤＡＣによるアナ
ログ信号が各接続部２１２−１〜２１２Ｎを通して各デ
ータ線に供給される。
【００２０】
【発明が解決しようとする課題】ところが、上述したよ
うに、従来の液晶表示装置においては、液晶パネル部１
１と一体的に形成したゲート線駆動回路１２，１３を動
作させるための電源ライン、制御信号ライン、およびク
ロック信号ラインと、外部のデータ線駆動回路２０をを
動作させるための電源ライン、制御信号ライン、および
クロック信号ラインとを別々に入力する必要があること
から、接続のためのスペースを確保するため、表示には
直線関係のない周辺部（額縁ＦＲＭ）が大きくなり、小
型の装置に組み込むときに問題となっていた。
うに、従来の液晶表示装置においては、液晶パネル部１
１と一体的に形成したゲート線駆動回路１２，１３を動
作させるための電源ライン、制御信号ライン、およびク
ロック信号ラインと、外部のデータ線駆動回路２０をを
動作させるための電源ライン、制御信号ライン、および
クロック信号ラインとを別々に入力する必要があること
から、接続のためのスペースを確保するため、表示には
直線関係のない周辺部（額縁ＦＲＭ）が大きくなり、小
型の装置に組み込むときに問題となっていた。
【００２１】また、上述したように、電源ラインや信号
配線等は液晶表示パネル内において、図４に示すように
ゲート線駆動回路１２，１３を液晶パネル部１１の左右
両側部に配置するレイアウトの場合には、左右に長く配
線されることになる。しかし、パネル内のレイアウトの
電源ラインのインピーダンスは、パターンの制約上、具
体的にはアルミニウム配線等を広い面積でパターンを作
るとストレスで断線等がおこることから、あまり小さく
することができない場合がある。このように、配線イン
ピーダンスが高いと、ノイズの発生が起こり回路の誤動
作が発生するおそれがある。同様に、信号ラインもパネ
ル左右に長く配線する場合があるが、配線のインピーダ
ンスが高いと、信号が劣化し、画質の劣化が生じる。
配線等は液晶表示パネル内において、図４に示すように
ゲート線駆動回路１２，１３を液晶パネル部１１の左右
両側部に配置するレイアウトの場合には、左右に長く配
線されることになる。しかし、パネル内のレイアウトの
電源ラインのインピーダンスは、パターンの制約上、具
体的にはアルミニウム配線等を広い面積でパターンを作
るとストレスで断線等がおこることから、あまり小さく
することができない場合がある。このように、配線イン
ピーダンスが高いと、ノイズの発生が起こり回路の誤動
作が発生するおそれがある。同様に、信号ラインもパネ
ル左右に長く配線する場合があるが、配線のインピーダ
ンスが高いと、信号が劣化し、画質の劣化が生じる。
【００２２】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、装置の小面積化、狭額縁化を実
現でき、また、配線インピーダンスに基づく回路の誤動
作、画質の劣化を防止できる液晶表示装置およびそのデ
ータ線駆動回路を提供することにある。
のであり、その目的は、装置の小面積化、狭額縁化を実
現でき、また、配線インピーダンスに基づく回路の誤動
作、画質の劣化を防止できる液晶表示装置およびそのデ
ータ線駆動回路を提供することにある。
【００２３】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、液晶パネル部の所定の画素セルへ、デー
タ処理回路から供給される画像データの書き込みを行う
際に、外部から供給される駆動用信号に基づいて所定の
駆動線を駆動する駆動回路を有する液晶表示装置であっ
て、上記駆動回路は、上記液晶パネル部と一体的に形成
されて液晶表示部を構成し、上記データ処理回路は、上
記液晶表示部に所定の実装技術に基づく接続部で接続さ
れ、かつ、上記データ処理回路の回路基板および接続部
には、上記駆動回路へ供給すべき駆動用信号の供給ライ
ンが配線され、当該配線を通して上記駆動回路に駆動用
信号が供給される。
め、本発明は、液晶パネル部の所定の画素セルへ、デー
タ処理回路から供給される画像データの書き込みを行う
際に、外部から供給される駆動用信号に基づいて所定の
駆動線を駆動する駆動回路を有する液晶表示装置であっ
て、上記駆動回路は、上記液晶パネル部と一体的に形成
されて液晶表示部を構成し、上記データ処理回路は、上
記液晶表示部に所定の実装技術に基づく接続部で接続さ
れ、かつ、上記データ処理回路の回路基板および接続部
には、上記駆動回路へ供給すべき駆動用信号の供給ライ
ンが配線され、当該配線を通して上記駆動回路に駆動用
信号が供給される。
【００２４】また、本発明は、液晶パネル部が、外部か
ら供給される駆動用信号に基づいて画素セルが接続され
たゲート線を駆動するゲート線駆動回路と一体的に形成
されて液晶表示部を構成し、画像データを受けて、画素
セルが接続されたデータ線に、入力データに応じたレベ
ルの信号出力を行って、液晶パネル部の所定の画素セル
への書き込み行う液晶表示装置のデータ線駆動回路であ
って、上記液晶表示部に所定の実装技術に基づく接続部
で接続され、かつ、回路基板および接続部には、上記ゲ
ート線駆動回路へ供給すべき駆動用信号の供給ラインが
配線され、当該配線を通して上記ゲート線駆動回路に駆
動用信号を供給する。
ら供給される駆動用信号に基づいて画素セルが接続され
たゲート線を駆動するゲート線駆動回路と一体的に形成
されて液晶表示部を構成し、画像データを受けて、画素
セルが接続されたデータ線に、入力データに応じたレベ
ルの信号出力を行って、液晶パネル部の所定の画素セル
への書き込み行う液晶表示装置のデータ線駆動回路であ
って、上記液晶表示部に所定の実装技術に基づく接続部
で接続され、かつ、回路基板および接続部には、上記ゲ
ート線駆動回路へ供給すべき駆動用信号の供給ラインが
配線され、当該配線を通して上記ゲート線駆動回路に駆
動用信号を供給する。
【００２５】また、本発明では、上記駆動回路はポリシ
リコンＴＦＴにより液晶パネル部と一体的に形成されて
いる。
リコンＴＦＴにより液晶パネル部と一体的に形成されて
いる。
【００２６】また、上記実装技術は、ＴＡＢ技術であ
る。
る。
【００２７】本発明によれば、液晶パネル部と駆動回路
とが、一体的に形成されて液晶表示部が構成され、かつ
データ処理回路がＴＡＢ等の所定の実装技術を構成され
る接続部を介して液晶表示部に接続されている。そし
て、駆動回路への駆動用信号は、データ処理回路の回路
基板および接続部に形成された配線を伝搬されて、駆動
回路に供給される。したがって、有効画面としての液晶
パネル部以外の周辺部を小さくでき、配線の低インピー
ダンス化を図ることができる。
とが、一体的に形成されて液晶表示部が構成され、かつ
データ処理回路がＴＡＢ等の所定の実装技術を構成され
る接続部を介して液晶表示部に接続されている。そし
て、駆動回路への駆動用信号は、データ処理回路の回路
基板および接続部に形成された配線を伝搬されて、駆動
回路に供給される。したがって、有効画面としての液晶
パネル部以外の周辺部を小さくでき、配線の低インピー
ダンス化を図ることができる。
【００２８】また、本発明によれば、液晶パネル部とゲ
ート線駆動回路とが、一体的に形成されて液晶表示部が
構成され、かつデータ線駆動回路がＴＡＢ等の所定の実
装技術を構成される接続部を介して液晶表示部に接続さ
れている。そして、ゲート線駆動回路への駆動用信号
は、データ線駆動回路の回路基板および接続部に形成さ
れた配線を伝搬されて、ゲート線駆動回路に供給され
る。したがって、有効画面としての液晶パネル部以外の
周辺部を小さくでき、配線の低インピーダンス化を図る
ことができる。
ート線駆動回路とが、一体的に形成されて液晶表示部が
構成され、かつデータ線駆動回路がＴＡＢ等の所定の実
装技術を構成される接続部を介して液晶表示部に接続さ
れている。そして、ゲート線駆動回路への駆動用信号
は、データ線駆動回路の回路基板および接続部に形成さ
れた配線を伝搬されて、ゲート線駆動回路に供給され
る。したがって、有効画面としての液晶パネル部以外の
周辺部を小さくでき、配線の低インピーダンス化を図る
ことができる。
【００２９】
【発明の実施の形態】図１は、本発明に係るポリシリコ
ンＴＦＴ型液晶表示装置の一実施形態を示す回路図で、
図２は、図１のポリシリコンＴＦＴ型液晶表示装置の具
体的な配線形態を説明するための図である。
ンＴＦＴ型液晶表示装置の一実施形態を示す回路図で、
図２は、図１のポリシリコンＴＦＴ型液晶表示装置の具
体的な配線形態を説明するための図である。
【００３０】この液晶表示装置においては、有効画面領
域である液晶パネル部１１の左右両側部にゲート線駆動
回路１２，１３が配置され、上部にデータ線駆動回路２
０Ａが配置されている。そして、液晶パネル部１１、お
よびゲート線駆動回路１２，１３はポリシリコンＴＦＴ
基板上に集積されて液晶表示部１０が構成され、同一額
縁ＦＲＭ内に収納されている。
域である液晶パネル部１１の左右両側部にゲート線駆動
回路１２，１３が配置され、上部にデータ線駆動回路２
０Ａが配置されている。そして、液晶パネル部１１、お
よびゲート線駆動回路１２，１３はポリシリコンＴＦＴ
基板上に集積されて液晶表示部１０が構成され、同一額
縁ＦＲＭ内に収納されている。
【００３１】液晶パネル部１１においては、図３に示す
ように、液晶セルとＴＦＴからなる画素セルＰＸＣが水
平、垂直方向にｍ、ｎ個配置されている。画素セルＰＸ
Ｃの端子ＳおよびＧはそれぞれデータ駆動信号端子、ゲ
ート駆動信号端子である。同一の水平方向ラインに配置
された画素セルＰＸＣは、ゲート駆動信号端子Ｇが共通
のゲート線ＧＬ１〜ＧＬｎに接続され、各ゲート線ＧＬ
１〜ＧＬｎはゲート線駆動回路１２，１３に接続されて
いる。また、同一の垂直方向列に配置された画素セルＰ
ＸＣは、データ駆動信号端子Ｓが共通のデータ線ＤＬ１
〜ＤＬｍに接続され、各データ線ＤＬ１〜ＤＬｍはデー
タ線駆動回路２０Ａに接続されている。
ように、液晶セルとＴＦＴからなる画素セルＰＸＣが水
平、垂直方向にｍ、ｎ個配置されている。画素セルＰＸ
Ｃの端子ＳおよびＧはそれぞれデータ駆動信号端子、ゲ
ート駆動信号端子である。同一の水平方向ラインに配置
された画素セルＰＸＣは、ゲート駆動信号端子Ｇが共通
のゲート線ＧＬ１〜ＧＬｎに接続され、各ゲート線ＧＬ
１〜ＧＬｎはゲート線駆動回路１２，１３に接続されて
いる。また、同一の垂直方向列に配置された画素セルＰ
ＸＣは、データ駆動信号端子Ｓが共通のデータ線ＤＬ１
〜ＤＬｍに接続され、各データ線ＤＬ１〜ＤＬｍはデー
タ線駆動回路２０Ａに接続されている。
【００３２】ゲート線駆動回路１２，１３は、基本的に
はシフトレジスタにより構成され、駆動信号ＶＳＴ、並
びに垂直同期信号とラインクロックとしての信号ＶＣＫ
１、ＶＣＫ２を、データ線駆動回路２０Ａの回路基板２
１１Ａと、接続部２１２−１ＡおよびＴＡＢ２１２−Ｎ
Ａに形成された配線ＰＬを通して入力し、入力信号に応
じてライン選択信号を発生する。
はシフトレジスタにより構成され、駆動信号ＶＳＴ、並
びに垂直同期信号とラインクロックとしての信号ＶＣＫ
１、ＶＣＫ２を、データ線駆動回路２０Ａの回路基板２
１１Ａと、接続部２１２−１ＡおよびＴＡＢ２１２−Ｎ
Ａに形成された配線ＰＬを通して入力し、入力信号に応
じてライン選択信号を発生する。
【００３３】データ線駆動回路２０Ａは、シリアル（直
列）データとして供給されるデジタルの画像データＩＭ
Ｄを１ライン分のパラレル（並列）なアナログ信号に変
換する。具体的には、データ線駆動回路２０Ａは、外部
から入力されるデジタル画像データＩＭＤをサンプリン
グするサンプリング回路２１、サンプリング回路２１で
サンプリングされたデータを制御信号ＣＴＬに基づいて
格納するラインメモリ２２、およびｍ本の各データ線Ｄ
Ｌ１〜ＤＬｍに対応して設けられたＤＡＣ（デジタル−
アナログ変換回路）２３（−１〜−ｍ）から構成されて
いる。
列）データとして供給されるデジタルの画像データＩＭ
Ｄを１ライン分のパラレル（並列）なアナログ信号に変
換する。具体的には、データ線駆動回路２０Ａは、外部
から入力されるデジタル画像データＩＭＤをサンプリン
グするサンプリング回路２１、サンプリング回路２１で
サンプリングされたデータを制御信号ＣＴＬに基づいて
格納するラインメモリ２２、およびｍ本の各データ線Ｄ
Ｌ１〜ＤＬｍに対応して設けられたＤＡＣ（デジタル−
アナログ変換回路）２３（−１〜−ｍ）から構成されて
いる。
【００３４】このデータ線駆動回路２０Ａは、上述した
ように、液晶表示部１０の外部に配置されるが、図２に
示すように、主として電源ラインおよび信号ライン用に
配線が形成された回路基板２１１Ａと、能動素子を含
み、たとえばＴＡＢ技術により、回路基板２１と液晶表
示部１０とを接続する接続部２１２−１Ａ〜２１２ＮＡ
により構成されている。そして、電源電圧、制御信号Ｈ
ＳＴ、あるいはクロック信号ＨＣＫ１，ＨＣＫ２が供給
されることにより回路部が動作し、最終的にＤＡＣによ
るアナログ信号が各接続部２１２−１Ａ〜２１２ＮＡを
通して各データ線に供給される。
ように、液晶表示部１０の外部に配置されるが、図２に
示すように、主として電源ラインおよび信号ライン用に
配線が形成された回路基板２１１Ａと、能動素子を含
み、たとえばＴＡＢ技術により、回路基板２１と液晶表
示部１０とを接続する接続部２１２−１Ａ〜２１２ＮＡ
により構成されている。そして、電源電圧、制御信号Ｈ
ＳＴ、あるいはクロック信号ＨＣＫ１，ＨＣＫ２が供給
されることにより回路部が動作し、最終的にＤＡＣによ
るアナログ信号が各接続部２１２−１Ａ〜２１２ＮＡを
通して各データ線に供給される。
【００３５】さらに、データ線駆動回路２０Ａには、こ
の液晶表示装置においては、ポリシリコンＴＦＴにより
液晶パネル部１１と一体形成されたゲート線駆動回路１
２，１３へ供給するための制御信号ＶＳＴ、および垂直
同期等のクロック信号ＶＣＫ１，ＶＣＫ２の供給ライン
（配線ＰＬ）が形成され、かつ、接続部２１２−１Ａお
よび２１２−ＮＡを通して、ゲート線駆動回路１２，１
３にそれぞれ接続されている。すなわち、本実施形態の
液晶表示装置は、図１のように、ゲート線駆動回路１
２，１３を液晶パネル部１１の左右両側部に配置するレ
イアウトの場合であっても、ゲート線駆動回路１２，１
３への制御信号ＶＳＴ、クロック信号ＶＣＫ１，ＶＣＫ
２の供給ラインをパネル部の左右に長く配線することな
く、外部のデータ線駆動回路２０Ａの回路基板２１１Ａ
と接続部２１２−１Ａ，２１２−ＮＡを通して、額縁Ｆ
ＲＭの上部の左右両側で短い配線で接続する構成となっ
ている。したがって、配線長のほとんどを、銅箔等を用
いて形成することができることから、低インピーダンス
の配線が可能となっている。
の液晶表示装置においては、ポリシリコンＴＦＴにより
液晶パネル部１１と一体形成されたゲート線駆動回路１
２，１３へ供給するための制御信号ＶＳＴ、および垂直
同期等のクロック信号ＶＣＫ１，ＶＣＫ２の供給ライン
（配線ＰＬ）が形成され、かつ、接続部２１２−１Ａお
よび２１２−ＮＡを通して、ゲート線駆動回路１２，１
３にそれぞれ接続されている。すなわち、本実施形態の
液晶表示装置は、図１のように、ゲート線駆動回路１
２，１３を液晶パネル部１１の左右両側部に配置するレ
イアウトの場合であっても、ゲート線駆動回路１２，１
３への制御信号ＶＳＴ、クロック信号ＶＣＫ１，ＶＣＫ
２の供給ラインをパネル部の左右に長く配線することな
く、外部のデータ線駆動回路２０Ａの回路基板２１１Ａ
と接続部２１２−１Ａ，２１２−ＮＡを通して、額縁Ｆ
ＲＭの上部の左右両側で短い配線で接続する構成となっ
ている。したがって、配線長のほとんどを、銅箔等を用
いて形成することができることから、低インピーダンス
の配線が可能となっている。
【００３６】次に、上記構成による動作を説明する。ク
ロック信号ＨＣＫ１，ＨＣＫ２、並びに画像データＩＭ
Ｄが、データ線駆動回路２０Ａの回路基板２１１Ａに形
成された配線を伝搬されて、サンプリング回路２１に供
給される。また、駆動信号ＶＳＴ、クロック信号ＶＣＫ
１，ＶＣＫ２が、データ線駆動回路２０Ａの回路基板２
１１Ａに形成された配線および接続部２１２−１Ａ，２
１２−ＮＡの配線を通して、液晶パネル部１１と一体的
に形成されたシフトレジスタからなるゲート線駆動回路
１２，１３にそれぞれ供給される。
ロック信号ＨＣＫ１，ＨＣＫ２、並びに画像データＩＭ
Ｄが、データ線駆動回路２０Ａの回路基板２１１Ａに形
成された配線を伝搬されて、サンプリング回路２１に供
給される。また、駆動信号ＶＳＴ、クロック信号ＶＣＫ
１，ＶＣＫ２が、データ線駆動回路２０Ａの回路基板２
１１Ａに形成された配線および接続部２１２−１Ａ，２
１２−ＮＡの配線を通して、液晶パネル部１１と一体的
に形成されたシフトレジスタからなるゲート線駆動回路
１２，１３にそれぞれ供給される。
【００３７】データ線駆動回路２０Ａにおいては、サン
プリング回路２１で、たとえばシフトレジスタで、クロ
ック信号ＨＣＫ１に同期してクロックパルス信号ＨＣＫ
２がｍ段分シフトされて、ｍ個のサンプリングパルス信
号が、データ信号線とラインメモリ２２とを作動的に接
続するｍ個のスイッチ回路に順次に出力される。そし
て、データ信号線を伝搬されるデータは、シフトレジス
タから出力されるサンプリングパルス信号によりオン・
オフされるスイッチ回路を通して順次にサンプリングさ
れ、対応するラインメモリ２２の所定の領域に格納され
る。ラインメモリ２２に格納された画素データは、各デ
ータ線に対応して設けられたＤＡＣ２３−１〜２３−ｍ
でアナログ信号に変換されて、対応するデータ線ＤＬ１
〜ＤＬｍにアナログ信号として供給される。
プリング回路２１で、たとえばシフトレジスタで、クロ
ック信号ＨＣＫ１に同期してクロックパルス信号ＨＣＫ
２がｍ段分シフトされて、ｍ個のサンプリングパルス信
号が、データ信号線とラインメモリ２２とを作動的に接
続するｍ個のスイッチ回路に順次に出力される。そし
て、データ信号線を伝搬されるデータは、シフトレジス
タから出力されるサンプリングパルス信号によりオン・
オフされるスイッチ回路を通して順次にサンプリングさ
れ、対応するラインメモリ２２の所定の領域に格納され
る。ラインメモリ２２に格納された画素データは、各デ
ータ線に対応して設けられたＤＡＣ２３−１〜２３−ｍ
でアナログ信号に変換されて、対応するデータ線ＤＬ１
〜ＤＬｍにアナログ信号として供給される。
【００３８】また、ゲート線駆動回路１２，１３におい
ては、データ線駆動回路２０Ａの回路基板２１１Ａに形
成された配線および接続部２１２−１Ａ，２１２−ＮＡ
の配線ＰＬを通して入力された駆動信号ＶＳＴ、クロッ
ク信号ＶＣＫ１，ＶＣＫ２に基づいて、ライン選択信号
が発生されて、所定のゲート線ＧＬ１〜ＧＬｎに供給さ
れる。これにより、画像データがｍ個の画素セルに対し
て並列に書き込まれる。なお、駆動信号ＶＳＴ、クロッ
ク信号ＶＣＫ１，ＶＣＫ２は低インピーダンスの配線を
通して供給されることから、配線インピーダンスに基づ
く回路の誤動作、画質の劣化は生じない。
ては、データ線駆動回路２０Ａの回路基板２１１Ａに形
成された配線および接続部２１２−１Ａ，２１２−ＮＡ
の配線ＰＬを通して入力された駆動信号ＶＳＴ、クロッ
ク信号ＶＣＫ１，ＶＣＫ２に基づいて、ライン選択信号
が発生されて、所定のゲート線ＧＬ１〜ＧＬｎに供給さ
れる。これにより、画像データがｍ個の画素セルに対し
て並列に書き込まれる。なお、駆動信号ＶＳＴ、クロッ
ク信号ＶＣＫ１，ＶＣＫ２は低インピーダンスの配線を
通して供給されることから、配線インピーダンスに基づ
く回路の誤動作、画質の劣化は生じない。
【００３９】以上説明したように、本実施形態によれ
ば、ゲート線駆動回路１２，１３を液晶パネル部１１の
左右両側部に配置するレイアウトの場合に、ゲート線駆
動回路１２，１３への制御信号ＶＳＴ、クロック信号Ｖ
ＣＫ１，ＶＣＫ２の供給ラインをパネル部の左右に長く
配線することなく、外部のデータ線駆動回路２０Ａの回
路基板２１１Ａと接続部２１２−１Ａ，２１２−ＮＡを
通して、額縁ＦＲＭの上部の左右両側で短い配線で接続
する構成としたので、有効画面としての液晶パネル部１
１以外の周辺部を小さくでき、装置の小面積化、狭額縁
化を実現でき、ひいてはコスト低減を図れる利点があ
る。また、配線の低インピーダンス化を図れることか
ら、配線インピーダンスに基づく回路の誤動作、画質の
劣化を防止できる。
ば、ゲート線駆動回路１２，１３を液晶パネル部１１の
左右両側部に配置するレイアウトの場合に、ゲート線駆
動回路１２，１３への制御信号ＶＳＴ、クロック信号Ｖ
ＣＫ１，ＶＣＫ２の供給ラインをパネル部の左右に長く
配線することなく、外部のデータ線駆動回路２０Ａの回
路基板２１１Ａと接続部２１２−１Ａ，２１２−ＮＡを
通して、額縁ＦＲＭの上部の左右両側で短い配線で接続
する構成としたので、有効画面としての液晶パネル部１
１以外の周辺部を小さくでき、装置の小面積化、狭額縁
化を実現でき、ひいてはコスト低減を図れる利点があ
る。また、配線の低インピーダンス化を図れることか
ら、配線インピーダンスに基づく回路の誤動作、画質の
劣化を防止できる。
【００４０】なお、本実施形態では、画像データをデジ
タル信号として説明したが、本発明がアナログ信号の場
合も適用できることはいうまでもなく、上述した効果と
同様の効果を得ることができる。
タル信号として説明したが、本発明がアナログ信号の場
合も適用できることはいうまでもなく、上述した効果と
同様の効果を得ることができる。
【００４１】
【発明の効果】以上説明したように、本発明によれば、
装置の小面積化、狭額縁化を実現でき、また、配線イン
ピーダンスに基づく回路の誤動作、画質の劣化を防止で
きる利点がある。
装置の小面積化、狭額縁化を実現でき、また、配線イン
ピーダンスに基づく回路の誤動作、画質の劣化を防止で
きる利点がある。
【図１】本発明に係るポリシリコンＴＦＴ型液晶表示装
置の一実施形態を示す回路図である。
置の一実施形態を示す回路図である。
【図２】図１のポリシリコンＴＦＴ型液晶表示装置の具
体的な配線形態を説明するための図である。
体的な配線形態を説明するための図である。
【図３】ＴＦＴ型液晶表示パネルの画素セルの等価回路
を示す図である。
を示す図である。
【図４】従来のポリシリコンＴＦＴ型液晶表示装置の構
成例を示す回路図である。
成例を示す回路図である。
【符号の説明】 １０…液晶表示部、１１…液晶パネル部、１２，１３…
ゲート線駆動回路、２０Ａ…データ線駆動回路、２１…
サンプリング回路、２１１Ａ…回路基板、２１２Ａ−１
〜２１２−ＮＡ…接続部、２２…ラインメモリ、２３Ａ
−１〜２３Ａ−ｍ…デジタル−アナログ変換回路（ＤＡ
Ｃ）。
ゲート線駆動回路、２０Ａ…データ線駆動回路、２１…
サンプリング回路、２１１Ａ…回路基板、２１２Ａ−１
〜２１２−ＮＡ…接続部、２２…ラインメモリ、２３Ａ
−１〜２３Ａ−ｍ…デジタル−アナログ変換回路（ＤＡ
Ｃ）。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 GA51 GA59 KA04 KA07 NA07 NA25 PA06 5C006 AA01 AA02 AA16 AF35 AF83 BB16 BC13 BC20 BC23 BF03 BF05 BF11 FA31 FA37 FA41
Claims (6)
- 【請求項１】 液晶パネル部の所定の画素セルへ、デー
タ処理回路から供給される画像データの書き込みを行う
際に、外部から供給される駆動用信号に基づいて所定の
駆動線を駆動する駆動回路を有する液晶表示装置であっ
て、 上記駆動回路は、上記液晶パネル部と一体的に形成され
て液晶表示部を構成し、 上記データ処理回路は、上記液晶表示部に所定の実装技
術に基づく接続部で接続され、かつ、 上記データ処理回路の回路基板および接続部には、上記
駆動回路へ供給すべき駆動用信号の供給ラインが配線さ
れ、当該配線を通して上記駆動回路に駆動用信号が供給
される液晶表示装置。 - 【請求項２】 上記駆動回路はポリシリコンＴＦＴによ
り液晶パネル部と一体的に形成されている請求項１記載
の液晶表示装置。 - 【請求項３】 上記実装技術は、ＴＡＢ技術である請求
項１記載の液晶表示装置。 - 【請求項４】 液晶パネル部が、外部から供給される駆
動用信号に基づいて画素セルが接続されたゲート線を駆
動するゲート線駆動回路と一体的に形成されて液晶表示
部を構成し、画像データを受けて、画素セルが接続され
たデータ線に、入力データに応じたレベルの信号出力を
行って、液晶パネル部の所定の画素セルへの書き込み行
う液晶表示装置のデータ線駆動回路であって、 上記液晶表示部に所定の実装技術に基づく接続部で接続
され、かつ、 回路基板および接続部には、上記ゲート線駆動回路へ供
給すべき駆動用信号の供給ラインが配線され、当該配線
を通して上記ゲート線駆動回路に駆動用信号を供給する
液晶表示装置のデータ線駆動回路。 - 【請求項５】 上記駆動回路はポリシリコンＴＦＴによ
り液晶パネル部と一体的に形成されている請求項４記載
の液晶表示装置のデータ線駆動回路。 - 【請求項６】 上記実装技術は、ＴＡＢ技術である請求
項４記載の液晶表示装置のデータ線駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27409198A JP2000098416A (ja) | 1998-09-28 | 1998-09-28 | 液晶表示装置およびそのデータ線駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27409198A JP2000098416A (ja) | 1998-09-28 | 1998-09-28 | 液晶表示装置およびそのデータ線駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000098416A true JP2000098416A (ja) | 2000-04-07 |
Family
ID=17536865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27409198A Pending JP2000098416A (ja) | 1998-09-28 | 1998-09-28 | 液晶表示装置およびそのデータ線駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000098416A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005004205A (ja) * | 2003-06-10 | 2005-01-06 | Samsung Electronics Co Ltd | 液晶表示装置 |
| JP2014078014A (ja) * | 2013-11-22 | 2014-05-01 | Panasonic Corp | Ｅｌ表示装置 |
| CN110322854A (zh) * | 2019-07-05 | 2019-10-11 | 信利半导体有限公司 | 一种goa驱动电路、阵列基板、和显示装置 |
-
1998
- 1998-09-28 JP JP27409198A patent/JP2000098416A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005004205A (ja) * | 2003-06-10 | 2005-01-06 | Samsung Electronics Co Ltd | 液晶表示装置 |
| JP2014078014A (ja) * | 2013-11-22 | 2014-05-01 | Panasonic Corp | Ｅｌ表示装置 |
| CN110322854A (zh) * | 2019-07-05 | 2019-10-11 | 信利半导体有限公司 | 一种goa驱动电路、阵列基板、和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3385301B2 (ja) | データ信号線駆動回路および画像表示装置 | |
| JP3846057B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| US7250888B2 (en) | Systems and methods for providing driving voltages to a display panel | |
| JP2008020675A (ja) | 画像表示装置 | |
| JP2002174655A (ja) | 電気光学装置の検査方法、電気光学装置の検査用回路、電気光学装置および電子機器 | |
| JP2001034237A (ja) | 液晶表示装置 | |
| JP2000310963A (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| JP2009224869A (ja) | デマルチプレクサ、それを用いた電子装置、液晶表示装置 | |
| JP2001282170A (ja) | 画像表示装置の行電極駆動装置 | |
| JPH11272226A (ja) | データ信号線駆動回路及び画像表示装置 | |
| JP2003216126A (ja) | 駆動回路、電極基板及び平面表示装置 | |
| JPS602989A (ja) | 液晶表示装置 | |
| JP3345349B2 (ja) | シフトレジスタ回路および画像表示装置 | |
| JP4016163B2 (ja) | 液晶表示装置およびそのデータ線駆動回路 | |
| JP2001194645A (ja) | 電気光学パネル、電気光学パネルのデータ線駆動方法およびデータ線駆動回路、電気光学装置ならびに電子機器 | |
| US20030146911A1 (en) | Method for generating control signal, control-signal generation circuit, data-line driving circuit, element substrate, optoelectronic device, and electronic apparatus | |
| JPH09182004A (ja) | 走査回路および画像表示装置 | |
| JP2000098416A (ja) | 液晶表示装置およびそのデータ線駆動回路 | |
| JP2000131670A (ja) | 液晶表示装置 | |
| KR101456989B1 (ko) | 액정표시장치용 게이트구동부 | |
| JP2000098417A (ja) | 液晶表示装置 | |
| JPH04251892A (ja) | 液晶表示装置 | |
| JPS61156187A (ja) | アクティブマトリクス回路 | |
| JP2000322018A (ja) | 表示装置 | |
| CN113160762B (zh) | 晶体管的偏压补偿电路及其驱动方法、显示基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070501 |
|
| A521 | Written amendment |
Effective date: 20070702 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20070706 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20070831 Free format text: JAPANESE INTERMEDIATE CODE: A912 |