JP2000091848A - 集積化ミキサ回路 - Google Patents
集積化ミキサ回路Info
- Publication number
- JP2000091848A JP2000091848A JP10262685A JP26268598A JP2000091848A JP 2000091848 A JP2000091848 A JP 2000091848A JP 10262685 A JP10262685 A JP 10262685A JP 26268598 A JP26268598 A JP 26268598A JP 2000091848 A JP2000091848 A JP 2000091848A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- mixer circuit
- circuit
- mixer
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】ソース接地型周波数混合回路（ミキサ回路）の
線形性を改善する接地端子の割当て方法を提供する。 【解決手段】局発信号バッファ増幅回路とミキサ回路の
接地端子に異なる端子を割り当て、ミキサ回路側を流れ
る電流に起因する接地端子の電位の脈動が局発信号バッ
ファ増幅回路に与える影響を低減する。さらにＲＦ信号
入力ＭＯＳトランジスタ対のソースと接地端子間に抵抗
を追加することによって、接地端子の電位の脈動の影響
を低減する。
線形性を改善する接地端子の割当て方法を提供する。 【解決手段】局発信号バッファ増幅回路とミキサ回路の
接地端子に異なる端子を割り当て、ミキサ回路側を流れ
る電流に起因する接地端子の電位の脈動が局発信号バッ
ファ増幅回路に与える影響を低減する。さらにＲＦ信号
入力ＭＯＳトランジスタ対のソースと接地端子間に抵抗
を追加することによって、接地端子の電位の脈動の影響
を低減する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体回路のソー
ス接地型周波数混合回路（ミキサ回路）に係り、特に相
補的な電界効果トランジスタ（ＣＭＯＳ）を用いた周波
数混合回路の線形性を改善するのに好適なミキサ回路に
関する。
ス接地型周波数混合回路（ミキサ回路）に係り、特に相
補的な電界効果トランジスタ（ＣＭＯＳ）を用いた周波
数混合回路の線形性を改善するのに好適なミキサ回路に
関する。
【０００２】
【従来の技術】移動体通信の爆発的普及に伴い、携帯端
末等に使用する高周波回路の集積化の検討が活発になさ
れている。適用されるデバイスはＳｉバイポーラ，ＣＭ
ＯＳ（相補的な電界効果型トランジスタ）等、多岐にわ
たる。
末等に使用する高周波回路の集積化の検討が活発になさ
れている。適用されるデバイスはＳｉバイポーラ，ＣＭ
ＯＳ（相補的な電界効果型トランジスタ）等、多岐にわ
たる。
【０００３】バイポーラトランジスタを適用した従来例
としては、例えばＮＥＣ民生用高周波デバイスデータブ
ック １９９３／１９９４のｐ.１３５２〜１３７９ に
記載されている「μＰＣ１６９４ＧＲ−ダウン・コンバ
ータ用Ｓｉ−ＭＭＩＣ」がある。これは局部発振器，バ
ッファ増幅器，ミキサ回路を１チップに集積化したもの
である。
としては、例えばＮＥＣ民生用高周波デバイスデータブ
ック １９９３／１９９４のｐ.１３５２〜１３７９ に
記載されている「μＰＣ１６９４ＧＲ−ダウン・コンバ
ータ用Ｓｉ−ＭＭＩＣ」がある。これは局部発振器，バ
ッファ増幅器，ミキサ回路を１チップに集積化したもの
である。
【０００４】図２にこの従来例の回路接続の概要を示
す。図において、Ｒ１，Ｒ２はバイアス用抵抗、Ｒ８は
線形化用抵抗、Ｒ９，Ｒ１０はバイアス抵抗、Ｑ１，Ｑ
２はＲＦ信号入力ｎｐｎトランジスタ、Ｑ３，Ｑ４，Ｑ
５，Ｑ６はｎｐｎトランジスタ、端子１はミキサ用接地
端子、端子２はミキサ出力端子、端子３はミキサ出力端
子、端子７はミキサ局発信号入力端子（集積回路内端
子）、端子８はミキサ局発信号入力端子（集積回路内端
子）、端子対９はミキサＲＦ信号入力端子である。
す。図において、Ｒ１，Ｒ２はバイアス用抵抗、Ｒ８は
線形化用抵抗、Ｒ９，Ｒ１０はバイアス抵抗、Ｑ１，Ｑ
２はＲＦ信号入力ｎｐｎトランジスタ、Ｑ３，Ｑ４，Ｑ
５，Ｑ６はｎｐｎトランジスタ、端子１はミキサ用接地
端子、端子２はミキサ出力端子、端子３はミキサ出力端
子、端子７はミキサ局発信号入力端子（集積回路内端
子）、端子８はミキサ局発信号入力端子（集積回路内端
子）、端子対９はミキサＲＦ信号入力端子である。
【０００５】図２のミキサ回路はエミッタに線形化用抵
抗Ｒ８を加えたギルバート形乗算器である。差動対１に
ＲＦ（高周波）信号が印加され差動電流を発生する。こ
の電流は大振幅のＬＯ（局部発振）信号を加えられスイ
ッチング動作をする差動対２，３によってＯＮ，ＯＦＦ
されＲＦ周波数とＬＯ周波数の差と和の周波数成分を発
生する。出力端子に低域通過フィルタを適宜接続するこ
とで差の周波数成分を中間周波信号として摘出する。
抗Ｒ８を加えたギルバート形乗算器である。差動対１に
ＲＦ（高周波）信号が印加され差動電流を発生する。こ
の電流は大振幅のＬＯ（局部発振）信号を加えられスイ
ッチング動作をする差動対２，３によってＯＮ，ＯＦＦ
されＲＦ周波数とＬＯ周波数の差と和の周波数成分を発
生する。出力端子に低域通過フィルタを適宜接続するこ
とで差の周波数成分を中間周波信号として摘出する。
【０００６】このミキサを用いたＩＣのブロック構成を
図３に示す。ここではすべての回路の接地電位が単一の
接地端子に接続され、パッケージのピンの内、接地端子
に割り当てられているのは１つのみである。本従来例は
ミキサ，バッファ増幅器，局部発振器のすべての回路が
エミッタを互いに接続し、接続点を電流源あるいは抵抗
に接続した差動対回路で構成されている。このため、Ｒ
Ｆ信号は接地端子の電位に影響を与えることが少ない。
これにより、ここで記載されているように１つの接地端
子で機能を満足している。
図３に示す。ここではすべての回路の接地電位が単一の
接地端子に接続され、パッケージのピンの内、接地端子
に割り当てられているのは１つのみである。本従来例は
ミキサ，バッファ増幅器，局部発振器のすべての回路が
エミッタを互いに接続し、接続点を電流源あるいは抵抗
に接続した差動対回路で構成されている。このため、Ｒ
Ｆ信号は接地端子の電位に影響を与えることが少ない。
これにより、ここで記載されているように１つの接地端
子で機能を満足している。
【０００７】近年は前述したバイポーラ回路のみではな
く従来論理回路あるいは数１０MHz以下のアナログ，デ
ィジタル混載回路に適用されてきたＣＭＯＳデバイスを
用いた高周波回路の研究開発も盛んになって来ている。
ＣＭＯＳデバイスを適用したミキサ回路の代表的な例と
して、アイイーイーイー ジャーナル オブ ソリッド
ステートサーキッツ，３１巻，７号，８８０頁から８８
９頁(IEEE J of Solid−State Circuits，Ｖol.３１，
Ｎo.７，July １９９６)に記載された「ダイレクトコ
ンバージョン受信機用１ＧＨｚ動作ＣＭＯＳ ＲＦ回
路」が挙げられる。
く従来論理回路あるいは数１０MHz以下のアナログ，デ
ィジタル混載回路に適用されてきたＣＭＯＳデバイスを
用いた高周波回路の研究開発も盛んになって来ている。
ＣＭＯＳデバイスを適用したミキサ回路の代表的な例と
して、アイイーイーイー ジャーナル オブ ソリッド
ステートサーキッツ，３１巻，７号，８８０頁から８８
９頁(IEEE J of Solid−State Circuits，Ｖol.３１，
Ｎo.７，July １９９６)に記載された「ダイレクトコ
ンバージョン受信機用１ＧＨｚ動作ＣＭＯＳ ＲＦ回
路」が挙げられる。
【０００８】図４に本従来例の回路図を示す。図におい
て、Ｍ１，Ｍ２はＲＦ信号入力NMOSトランジスタ、Ｍ
３，Ｍ４,Ｍ５,Ｍ６はＮＭＯＳトランジスタ、Ｍ１３〜
Ｍ１８はＰＭＯＳトランジスタ、Ｃ１はキャパシタ、端
子１はミキサ用接地端子、端子２はミキサ出力端子、端
子３はミキサ出力端子、端子７はミキサ局発信号入力端
子（集積回路内端子）、端子８はミキサ局発信号入力端
子（集積回路内端子）、端子対９はミキサＲＦ信号入力
端子である。
て、Ｍ１，Ｍ２はＲＦ信号入力NMOSトランジスタ、Ｍ
３，Ｍ４,Ｍ５,Ｍ６はＮＭＯＳトランジスタ、Ｍ１３〜
Ｍ１８はＰＭＯＳトランジスタ、Ｃ１はキャパシタ、端
子１はミキサ用接地端子、端子２はミキサ出力端子、端
子３はミキサ出力端子、端子７はミキサ局発信号入力端
子（集積回路内端子）、端子８はミキサ局発信号入力端
子（集積回路内端子）、端子対９はミキサＲＦ信号入力
端子である。
【０００９】これはバイポーラデバイスの従来例ですべ
ての回路を差動対を用いて構成していたのに対し、ミキ
サ回路のＲＦ（高周波）信号入力をソース端子を接地し
た１組のトランジスタ対のゲートに入力するものであ
る。ソース端子が直接接地されているため差動対とは異
なり回路を流れる電流が、電流源あるいは抵抗で制限さ
れない。このため大振幅信号が入力されるとそれに追随
して大電流を流すことが可能になり、線形性の高い回路
が実現できる。
ての回路を差動対を用いて構成していたのに対し、ミキ
サ回路のＲＦ（高周波）信号入力をソース端子を接地し
た１組のトランジスタ対のゲートに入力するものであ
る。ソース端子が直接接地されているため差動対とは異
なり回路を流れる電流が、電流源あるいは抵抗で制限さ
れない。このため大振幅信号が入力されるとそれに追随
して大電流を流すことが可能になり、線形性の高い回路
が実現できる。
【００１０】
【発明が解決しようとする課題】前述したようにソース
接地回路を活用すると線形性の高いミキサ回路が実現で
きるがソース端子が直接接地端子に接続されているた
め、接地端子を局部発振信号用のバッファ増幅器と共通
にした場合、図６に示すように入力ＲＦ信号が大きくな
った時にパッケージピンの寄生インダクタンスＬ１の影
響で集積回路内部の接地端子の電位が変動する。この影
響によりＲＦ信号が局部発振信号用のバッファ増幅器等
に混入し、ミキサのスイッチング動作を不完全なものと
し、線形性を劣化させる。このようにＦＥＴのソースを
直接接地したミキサ回路においては接地端子につく共通
インピーダンス成分による線形性の劣化を対策すること
が課題となる。
接地回路を活用すると線形性の高いミキサ回路が実現で
きるがソース端子が直接接地端子に接続されているた
め、接地端子を局部発振信号用のバッファ増幅器と共通
にした場合、図６に示すように入力ＲＦ信号が大きくな
った時にパッケージピンの寄生インダクタンスＬ１の影
響で集積回路内部の接地端子の電位が変動する。この影
響によりＲＦ信号が局部発振信号用のバッファ増幅器等
に混入し、ミキサのスイッチング動作を不完全なものと
し、線形性を劣化させる。このようにＦＥＴのソースを
直接接地したミキサ回路においては接地端子につく共通
インピーダンス成分による線形性の劣化を対策すること
が課題となる。
【００１１】
【課題を解決するための手段】上記課題は、ミキサ回路
とバッファ増幅器の接地端子を分離することと、両回路
を異なる分離した島上に形成することにより、寄生素子
と基板伝導に起因するミキサ回路の接地端子の電位の変
動が局発信号バッファ回路に伝わる量を低減することで
達成される。
とバッファ増幅器の接地端子を分離することと、両回路
を異なる分離した島上に形成することにより、寄生素子
と基板伝導に起因するミキサ回路の接地端子の電位の変
動が局発信号バッファ回路に伝わる量を低減することで
達成される。
【００１２】
【発明の実施の形態】本発明の第１の実施形態を図１，
図５，図６を用いて説明する。図において、Ｍ１，Ｍ２
はＲＦ信号入力ＮＭＯＳトランジスタ、Ｍ３，Ｍ４，Ｍ
５，Ｍ６はＮＭＯＳトランジスタ、Ｍ７〜Ｍ１２は差動
対ＮＭＯＳトランジスタ、Ｒ１，Ｒ２はバイアス用抵
抗、Ｒ３〜Ｒ６は負荷抵抗、Ｌ１はパッケージおよびボ
ンディングワイアの寄生インダクタ、Ｃ１はキャパシ
タ、端子１はミキサ用接地端子、端子２はミキサ出力端
子、端子３はミキサ出力端子、端子対（または端子）４
は局発信号バッファ増幅器入力端子、端子５は局発信号
バッファ増幅器電源端子、端子６は局発信号バッファ増
幅器接地端子、端子７はミキサ局発信号入力端子（集積
回路内端子）、端子８はミキサ局発信号入力端子（集積
回路内端子）、端子対９はミキサＲＦ信号入力端子であ
る。
図５，図６を用いて説明する。図において、Ｍ１，Ｍ２
はＲＦ信号入力ＮＭＯＳトランジスタ、Ｍ３，Ｍ４，Ｍ
５，Ｍ６はＮＭＯＳトランジスタ、Ｍ７〜Ｍ１２は差動
対ＮＭＯＳトランジスタ、Ｒ１，Ｒ２はバイアス用抵
抗、Ｒ３〜Ｒ６は負荷抵抗、Ｌ１はパッケージおよびボ
ンディングワイアの寄生インダクタ、Ｃ１はキャパシ
タ、端子１はミキサ用接地端子、端子２はミキサ出力端
子、端子３はミキサ出力端子、端子対（または端子）４
は局発信号バッファ増幅器入力端子、端子５は局発信号
バッファ増幅器電源端子、端子６は局発信号バッファ増
幅器接地端子、端子７はミキサ局発信号入力端子（集積
回路内端子）、端子８はミキサ局発信号入力端子（集積
回路内端子）、端子対９はミキサＲＦ信号入力端子であ
る。
【００１３】図１は、本発明の一実施形態を示すブロッ
ク図である。図１において局発信号バッファ増幅回路と
ミキサ回路の接地端子には異なる端子(端子６および端
子１)が割り当てられている。その結果、ミキサ回路側
を流れる電流に起因する接地端子の電位の脈動が局発バ
ッファ増幅回路に与える影響を低減することが可能とな
る。
ク図である。図１において局発信号バッファ増幅回路と
ミキサ回路の接地端子には異なる端子(端子６および端
子１)が割り当てられている。その結果、ミキサ回路側
を流れる電流に起因する接地端子の電位の脈動が局発バ
ッファ増幅回路に与える影響を低減することが可能とな
る。
【００１４】接地電位の脈動が与える影響について図
５，図６を用いて更に詳細を述べる。図５はバッファ増
幅回路の詳細を描き加えたものである。図５に示すミキ
サ回路とバッファ増幅回路が図６に示すように共通の接
地端子を持ち、共通インピーダンスとしてパッケージお
よびボンディングワイアのインダクタンスが存在したと
する。このとき、バッファ用接地端子にＲＦ信号が混入
したとするとＭ１１，Ｍ１２はゲート接地型増幅器とし
て働き、Ｍ７〜Ｍ１０によって更に大きなインピーダン
ス変換を受け、負荷抵抗Ｒ３〜Ｒ６に大きなＲＦ信号振
幅が発生する。この信号はソースから入るため負荷抵抗
対に対して同相で発生する。この大きな同相信号により
バッファ増幅器の差動動作範囲が減少し、ミキサのスイ
ッチングに十分な差動信号を得ることができず、結果と
して利得，線形性が劣化する。
５，図６を用いて更に詳細を述べる。図５はバッファ増
幅回路の詳細を描き加えたものである。図５に示すミキ
サ回路とバッファ増幅回路が図６に示すように共通の接
地端子を持ち、共通インピーダンスとしてパッケージお
よびボンディングワイアのインダクタンスが存在したと
する。このとき、バッファ用接地端子にＲＦ信号が混入
したとするとＭ１１，Ｍ１２はゲート接地型増幅器とし
て働き、Ｍ７〜Ｍ１０によって更に大きなインピーダン
ス変換を受け、負荷抵抗Ｒ３〜Ｒ６に大きなＲＦ信号振
幅が発生する。この信号はソースから入るため負荷抵抗
対に対して同相で発生する。この大きな同相信号により
バッファ増幅器の差動動作範囲が減少し、ミキサのスイ
ッチングに十分な差動信号を得ることができず、結果と
して利得，線形性が劣化する。
【００１５】これに対し、本発明の回路では、図１，図
５に示すようにミキサの接地端子とバッファ用増幅器の
接地端子を分離することでＲＦ信号によるＬＯ信号の抑
圧効果を低減できる。
５に示すようにミキサの接地端子とバッファ用増幅器の
接地端子を分離することでＲＦ信号によるＬＯ信号の抑
圧効果を低減できる。
【００１６】本発明の第２の実施形態を図７を用いて説
明する。第１の実施形態ではミキサとバッファ増幅器の
接地端子を分離することで２つの接地端子の共通インピ
ーダンスをなくすることで対策を施した。しかしながら
実装基板の制約から、基板上で共通インピーダンスを持
つ場合が想定される。このような場合はミキサ回路から
接地端子に発せられるＲＦ信号を低減する必要がある。
明する。第１の実施形態ではミキサとバッファ増幅器の
接地端子を分離することで２つの接地端子の共通インピ
ーダンスをなくすることで対策を施した。しかしながら
実装基板の制約から、基板上で共通インピーダンスを持
つ場合が想定される。このような場合はミキサ回路から
接地端子に発せられるＲＦ信号を低減する必要がある。
【００１７】図５において局発信号バッファ回路とミキ
サ回路の接地端子には異なる端子が割り当てられてい
る。図７の実施形態では、さらにミキサ回路の接地端子
に発生するＲＦ信号による脈動を抑圧するため、抵抗Ｒ
７を接地端子と高周波（ＲＦ）信号入力ＭＯＳトランジ
スタのＭ１およびＭ２の接続点との間に追加する。Ｒ７
はＭ１，Ｍ２対に対して同相除去効果を加え、ミキサ接
地端子の信号振幅を低減する。これによると、Ｍ１，Ｍ
２の動作状態が互いに影響し、互いに流れる電流量に制
限を加えるため線形性が若干劣化するが、基板上の接地
インピーダンスが低減できない場合は次善の策となる。
サ回路の接地端子には異なる端子が割り当てられてい
る。図７の実施形態では、さらにミキサ回路の接地端子
に発生するＲＦ信号による脈動を抑圧するため、抵抗Ｒ
７を接地端子と高周波（ＲＦ）信号入力ＭＯＳトランジ
スタのＭ１およびＭ２の接続点との間に追加する。Ｒ７
はＭ１，Ｍ２対に対して同相除去効果を加え、ミキサ接
地端子の信号振幅を低減する。これによると、Ｍ１，Ｍ
２の動作状態が互いに影響し、互いに流れる電流量に制
限を加えるため線形性が若干劣化するが、基板上の接地
インピーダンスが低減できない場合は次善の策となる。
【００１８】本発明の第３の実施形態を図８を用いて説
明する。図８（ａ）は、半導体基板の上面図、図８
（ｂ）は、図８（ａ）Ａ−Ａ間の断面図である。基板材
料として、シリコン オン インシュレータ（Silicon
on insulator）基板を用い、局発信号バッファ回路とソ
ース接地型ミキサ回路を絶縁体に囲まれた異なる島上に
配置することにより、両回路間の干渉を低減し、接地端
子の脈動を低減することが可能となる。さらに、外部取
出し電極端子の周辺部を同様に絶縁体によって、囲むこ
とにより、この外部取出し電極端子と基板間の寄生容量
を減らすことが可能となり、各信号間の干渉低減が可能
となる。
明する。図８（ａ）は、半導体基板の上面図、図８
（ｂ）は、図８（ａ）Ａ−Ａ間の断面図である。基板材
料として、シリコン オン インシュレータ（Silicon
on insulator）基板を用い、局発信号バッファ回路とソ
ース接地型ミキサ回路を絶縁体に囲まれた異なる島上に
配置することにより、両回路間の干渉を低減し、接地端
子の脈動を低減することが可能となる。さらに、外部取
出し電極端子の周辺部を同様に絶縁体によって、囲むこ
とにより、この外部取出し電極端子と基板間の寄生容量
を減らすことが可能となり、各信号間の干渉低減が可能
となる。
【００１９】本発明の第４の実施形態を図９を用いて説
明する。図９は、基板への給電用コンタクトを局発信号
バッファ増幅回路とソース接地型ミキサで分離すること
を示す半導体基板上面図である。このように接地する基
板コンタクトについてもミキサ回路，バッファ増幅器で
分けることでブロック間の干渉を低減している。
明する。図９は、基板への給電用コンタクトを局発信号
バッファ増幅回路とソース接地型ミキサで分離すること
を示す半導体基板上面図である。このように接地する基
板コンタクトについてもミキサ回路，バッファ増幅器で
分けることでブロック間の干渉を低減している。
【００２０】本発明の第５の実施形態を図１０を用いて
説明する。図１０は、静電破壊防止素子に対する給電方
法を示す図である。局発信号バッファ増幅回路の基板へ
の給電端子と局発信号バッファ増幅回路の接地端子を共
通にして外部に取出す。同様にソース接地型ミキサ回路
の基板への給電端子とソース接地型ミキサ回路の接地端
子を共通にして外部に取出す。静電破壊防止素子への給
電端子を局発信号バッファ増幅回路とソース接地型ミキ
サで分離する。局発信号バッファ増幅回路の静電破壊防
止素子への給電端子と局発信号バッファ増幅回路の接地
端子を共通にして外部に取出す。同様にソース接地型ミ
キサ回路の静電破壊防止素子への給電端子とソース接地
型ミキサ回路の接地端子を共通にして外部に取出す。
説明する。図１０は、静電破壊防止素子に対する給電方
法を示す図である。局発信号バッファ増幅回路の基板へ
の給電端子と局発信号バッファ増幅回路の接地端子を共
通にして外部に取出す。同様にソース接地型ミキサ回路
の基板への給電端子とソース接地型ミキサ回路の接地端
子を共通にして外部に取出す。静電破壊防止素子への給
電端子を局発信号バッファ増幅回路とソース接地型ミキ
サで分離する。局発信号バッファ増幅回路の静電破壊防
止素子への給電端子と局発信号バッファ増幅回路の接地
端子を共通にして外部に取出す。同様にソース接地型ミ
キサ回路の静電破壊防止素子への給電端子とソース接地
型ミキサ回路の接地端子を共通にして外部に取出す。
【００２１】これにより両回路間の干渉を低減すること
が可能となる。１.９ＧＨｚ 帯におけるシミュレーショ
ンによると、およそ０.３ｐＦ の静電破壊防止素子の寄
生容量の影響で３ｄＢ以上のコンプレッションポイント
の低下が確認されており、本実施例はソース接地型ミキ
サ回路の実用化には必要不可欠なものである。
が可能となる。１.９ＧＨｚ 帯におけるシミュレーショ
ンによると、およそ０.３ｐＦ の静電破壊防止素子の寄
生容量の影響で３ｄＢ以上のコンプレッションポイント
の低下が確認されており、本実施例はソース接地型ミキ
サ回路の実用化には必要不可欠なものである。
【００２２】
【発明の効果】０.３５μｍ ＣＭＯＳデバイスを９００
ＭＨｚ帯の受信用周波数混合回路に対して適用すること
を想定した回路シミュレーションの結果、接地端子を共
通にした場合に比較して、本発明を適用して接地端子を
分離することにより、回路の線形性の指標である−１ｄ
Ｂコンプレッションポイントを６ｄＢ改善できることを
確認した。−１ｄＢコンプレッションポイントは入力電
力を増加したとき回路が飽和動作をして利得が１ｄＢ低
下する入力電力で定義される。
ＭＨｚ帯の受信用周波数混合回路に対して適用すること
を想定した回路シミュレーションの結果、接地端子を共
通にした場合に比較して、本発明を適用して接地端子を
分離することにより、回路の線形性の指標である−１ｄ
Ｂコンプレッションポイントを６ｄＢ改善できることを
確認した。−１ｄＢコンプレッションポイントは入力電
力を増加したとき回路が飽和動作をして利得が１ｄＢ低
下する入力電力で定義される。
【００２３】また１.９ＧＨｚ帯においては、およそ０.
３ｐＦの静電破壊防止素子の寄生容量の影響で３ｄＢ以
上のコンプレッションポイントの低下がシミュレーショ
ンにより確認され、本発明の基板の分離，静電破壊防止
素子の電源分離が大きな効果を持つことが確認された。
３ｐＦの静電破壊防止素子の寄生容量の影響で３ｄＢ以
上のコンプレッションポイントの低下がシミュレーショ
ンにより確認され、本発明の基板の分離，静電破壊防止
素子の電源分離が大きな効果を持つことが確認された。
【図１】本発明の一実施例のソース接地型ミキサ回路を
示す回路図。
示す回路図。
【図２】従来のバイポーラトランジスタを用いたギルバ
ート乗算器の回路図。
ート乗算器の回路図。
【図３】従来のバッファ増幅回路付きダウンコンバータ
ＩＣの構成例を示すブロック図。
ＩＣの構成例を示すブロック図。
【図４】従来のソース接地型ミキサ回路の回路図。
【図５】図１に示した回路のバッファ増幅器部の詳細を
加えた回路図。
加えた回路図。
【図６】ソース接地型ミキサ回路において従来例のよう
に接地端子を共通にした場合の線形性の劣化原因を示す
ブロック図。
に接地端子を共通にした場合の線形性の劣化原因を示す
ブロック図。
【図７】本発明の他の実施例のソース接地型ミキサ回路
を示す回路図。
を示す回路図。
【図８】本発明の一実施例の回路を構成した半導体基板
の（ａ）上面図および（ｂ）断面図。
の（ａ）上面図および（ｂ）断面図。
【図９】本発明の実施例のソース接地型ミキサ回路の基
板への給電端子割当て方法の実施例を示す平面図。
板への給電端子割当て方法の実施例を示す平面図。
【図１０】静電破壊防止素子への給電端子割当て方法の
実施例を示すブロック図。
実施例を示すブロック図。
Ｍ１，Ｍ２…ＲＦ信号入力ＮＭＯＳトランジスタ、Ｍ
３，Ｍ４，Ｍ５，Ｍ６…ＮＭＯＳトランジスタ、Ｍ７〜
Ｍ１２…差動対ＮＭＯＳトランジスタ、Ｍ１３〜Ｍ１８
…ＰＭＯＳトランジスタ、Ｒ１，Ｒ２…バイアス用抵
抗、Ｒ３〜Ｒ６…負荷抵抗、Ｒ７…振幅減衰抵抗、Ｒ８
…線形化用抵抗、Ｒ９，Ｒ１０…バイアス抵抗、Ｑ１，
Ｑ２…ＲＦ信号入力ｎｐｎトランジスタ、Ｑ３，Ｑ４，
Ｑ５，Ｑ６…ｎｐｎトランジスタ、Ｌ１…パッケージお
よびボンディングワイアの寄生インダクタ、Ｃ１…キャ
パシタ、端子１…ミキサ用接地端子、端子２…ミキサ出
力端子、端子３…ミキサ出力端子、端子対４および端子
４…局発信号バッファ増幅器入力端子、端子５…局発信
号バッファ増幅器電源端子、端子６…局発信号バッファ
増幅器接地端子、端子７…ミキサ局発信号入力端子（集
積回路内端子）、端子８…ミキサ局発信号入力端子（集
積回路内端子）、端子対９…ミキサＲＦ信号入力端子。
３，Ｍ４，Ｍ５，Ｍ６…ＮＭＯＳトランジスタ、Ｍ７〜
Ｍ１２…差動対ＮＭＯＳトランジスタ、Ｍ１３〜Ｍ１８
…ＰＭＯＳトランジスタ、Ｒ１，Ｒ２…バイアス用抵
抗、Ｒ３〜Ｒ６…負荷抵抗、Ｒ７…振幅減衰抵抗、Ｒ８
…線形化用抵抗、Ｒ９，Ｒ１０…バイアス抵抗、Ｑ１，
Ｑ２…ＲＦ信号入力ｎｐｎトランジスタ、Ｑ３，Ｑ４，
Ｑ５，Ｑ６…ｎｐｎトランジスタ、Ｌ１…パッケージお
よびボンディングワイアの寄生インダクタ、Ｃ１…キャ
パシタ、端子１…ミキサ用接地端子、端子２…ミキサ出
力端子、端子３…ミキサ出力端子、端子対４および端子
４…局発信号バッファ増幅器入力端子、端子５…局発信
号バッファ増幅器電源端子、端子６…局発信号バッファ
増幅器接地端子、端子７…ミキサ局発信号入力端子（集
積回路内端子）、端子８…ミキサ局発信号入力端子（集
積回路内端子）、端子対９…ミキサＲＦ信号入力端子。
Claims (8)
- 【請求項１】同一半導体基板上に形成された周波数混合
回路（ミキサ回路）および局部発振器の信号振幅をミキ
サ回路を駆動するために所定の大きさに増幅するための
増幅回路（局発信号バッファ回路）からなる回路におい
て、ミキサ回路および局発信号バッファ回路の接地（グ
ランド）端子を分離し、異なる端子に割り当てたことを
特徴とする集積化ミキサ回路。 - 【請求項２】請求項１に記載の集積化ミキサ回路におい
て第１および第２のトランジスタのソースをミキサ用接
地端子に接続し、第１および第２のトランジスタのゲー
トから差動信号を入力し、第３および第４のトランジス
タのソースと第１のトランジスタのドレインを接続し、
第５および第６のトランジスタのソースと第２のトラン
ジスタのドレインを接続し、第４および第６のトランジ
スタのドレインを接続した出力端子を第１のミキサ出力
端子とし、第３および第５のトランジスタのドレインを
接続した出力端子を第２のミキサ出力端子とするミキサ
回路と、局発信号の入力端子と電源供給端子と接地端子
と第１のバッファ出力端子および第２のバッファ出力端
子を持つ局発信号を増幅する局発信号バッファ増幅回路
よりなり、上記第１のバッファ出力端子は、上記第４お
よび第５のトランジスタのゲートに接続し、上記第２の
バッファ出力端子は、上記第３および第６のトランジス
タのゲートに接続したことを特徴とする集積化ミキサ回
路。 - 【請求項３】請求項２に記載の集積化ミキサ回路におい
てミキサ回路の第１および第２の信号入力トランジスタ
対のソース端子に抵抗の一端を接続し、上記抵抗の逆の
端子を接地端子に接続してなることを特徴とする集積化
ミキサ回路。 - 【請求項４】請求項２に記載の集積化ミキサ回路におい
て、第１〜第６のトランジスタはＮ型導電性ＭＯＳトラ
ンジスタであることを特徴とする集積化ミキサ回路。 - 【請求項５】請求項２に記載の集積化ミキサ回路におい
て、第１〜第６のトランジスタはＰ型導電性ＭＯＳトラ
ンジスタであることを特徴とする集積化ミキサ回路。 - 【請求項６】請求項１に記載の集積化ミキサ回路におい
て、基板材料として、シリコン オン インシュレータ
（Silicon on insulator）基板を用い、局発信号バッフ
ァ増幅回路，ソース接地型ミキサ回路本体および外部取
出し電極の各々について側面および底面を絶縁体にて誘
電体分離することを特徴とする集積化ミキサ回路。 - 【請求項７】請求項６に記載の集積化ミキサ回路におい
て、バッファ増幅回路を形成する分離された基板電位を
バッファ増幅器の交流的接地電位に接続し、ミキサ回路
を形成する分離された基板電位をミキサ回路の交流的接
地電位に接続したことを特徴とする集積化ミキサ回路。 - 【請求項８】請求項１に記載の集積化ミキサ回路におい
て、局発信号バッファ回路の入力端子に接続される静電
破壊防止用ダイオードの接地端子，電源端子をそれぞれ
バッファ増幅器の接地端子，電源端子に接続し、ミキサ
回路のＲＦ信号入力端子に接続される静電破壊防止用ダ
イオードの接地端子をミキサ回路の接地端子に接続した
ことを特徴とする集積化ミキサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26268598A JP3750890B2 (ja) | 1998-09-17 | 1998-09-17 | 集積化ミキサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26268598A JP3750890B2 (ja) | 1998-09-17 | 1998-09-17 | 集積化ミキサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000091848A true JP2000091848A (ja) | 2000-03-31 |
| JP3750890B2 JP3750890B2 (ja) | 2006-03-01 |
Family
ID=17379179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26268598A Expired - Fee Related JP3750890B2 (ja) | 1998-09-17 | 1998-09-17 | 集積化ミキサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3750890B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013048438A (ja) * | 2007-10-30 | 2013-03-07 | Qualcomm Inc | 調整可能なサイズを有する局部発振器バッファ及びミキサ |
| US8929840B2 (en) | 2007-09-14 | 2015-01-06 | Qualcomm Incorporated | Local oscillator buffer and mixer having adjustable size |
-
1998
- 1998-09-17 JP JP26268598A patent/JP3750890B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8929840B2 (en) | 2007-09-14 | 2015-01-06 | Qualcomm Incorporated | Local oscillator buffer and mixer having adjustable size |
| JP2013048438A (ja) * | 2007-10-30 | 2013-03-07 | Qualcomm Inc | 調整可能なサイズを有する局部発振器バッファ及びミキサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3750890B2 (ja) | 2006-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6748204B1 (en) | Mixer noise reduction technique | |
| JP6046004B2 (ja) | 集積されたパワー増幅器を有するｃｍｏｓトランシーバ | |
| JP4206589B2 (ja) | 分布増幅器 | |
| US7437129B2 (en) | Electric component for communication device and semiconductor device for switching transmission and reception | |
| US7061329B2 (en) | Semiconductor device having balanced circuit for use in high frequency band | |
| EP1732211B1 (en) | Distributed amplifier | |
| US8138839B2 (en) | Wideband CMOS gain stage | |
| JP2003243512A (ja) | 静電破壊保護回路 | |
| US5365192A (en) | AC-coupled single-ended or differential-input radio frequency amplifier integrated circuit | |
| US6903459B2 (en) | High frequency semiconductor device | |
| US20030155980A1 (en) | Semiconductor device including semiconductor element of high breakdown voltage | |
| KR100827893B1 (ko) | 모스 전계효과 트랜지스터의 증폭도 및 잡음도 개선회로 및이를 이용한 주파수 혼합기, 증폭기 및 발진기 | |
| US7227406B2 (en) | Differential amplifier for balanced/unbalanced converter | |
| US10199992B2 (en) | Wideband single-ended IM3 distortion nulling | |
| Shin et al. | An inductorless 900 MHz RF low-noise amplifier in 0.9/spl mu/m CMOS | |
| US5689207A (en) | Front-end circuit | |
| Rastegar et al. | An integrated high linearity CMOS receiver frontend for 24-GHz applications | |
| JP3750890B2 (ja) | 集積化ミキサ回路 | |
| US7123899B1 (en) | Broadband single-ended input upconverter | |
| US7840195B2 (en) | Multifunction-RF-circuit | |
| JPH07283659A (ja) | 高周波電流のおよび広帯域電流の増幅法 | |
| JP3332657B2 (ja) | ミキサ回路 | |
| JP3068000B2 (ja) | フロントエンド回路 | |
| JP2894893B2 (ja) | ミキサ回路 | |
| US11239798B2 (en) | Distribution mixer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050908 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051202 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081216 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131216 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |