JP2000089732A - ワンチップマイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 ＬＣＤ制御回路装置では、時分割制御の設定
は１つしか選択できないため、１時分割制御と他の時分
割制御とを汎用ポートを使用せずに同時に出力させるワ
ンチップマイクロコンピュータを得る。 【解決手段】 列の信号を出力する出力端子から行の信
号を出力するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＬＣＤ制御回路
装置の、特にＬＣＤ駆動表示における時分割出力回路に
関するものである。

【０００２】

【従来の技術】以下、従来の技術を図３〜図６を用いて
説明する。図５は、ＬＣＤデバイスとワンチップマイク
ロコンピュータとの接続を概略示すブロック図である。
また、図６はワンチップマイクロコンピュータの出力す
る信号のタイミングチャートを示す図である。ワンチッ
プマイクロコンピュータのセグメント出力端子ＳＥＧと
コモン出力端子ＣＯＭからの出力は、単純マトリクスタ
イプＬＣＤデバイスの入力端子にマトリクス状に入力さ
れる。ｍ番目のセグメント出力ＳＥＧｍと、ｎ番目のコ
モン出力ＣＯＭｎとをマトリクス状に入力し両入力の間
に一定の電位差がある場合、ｍ列ｎ行目のＬＣＤデバイ
スの点は点灯し、前記一定の電位差以下ならばＬＣＤデ
バイスのその点は点灯しない。

【０００３】セグメント出力ＳＥＧｍとコモン出力ＣＯ
Ｍｎは、ワンチップマイクロコンピュータの内部にある
ＬＣＤ表示用メモリに記憶されているデータに基づいて
制御されている。例えば、ＬＣＤ表示用メモリのビット
が“１”に設定されているセグメント出力ＳＥＧ０とコ
モン出力ＣＯＭ１のマトリクス交差部分は点灯するよう
に、“０”に設定されているセグメント出力ＳＥＧ０と
コモン出力ＣＯＭ０のマトリクス交差部分は点灯しない
ように、各々セグメント出力端子のセグメント出力ＳＥ
Ｇｍとコモン出力端子のコモン出力ＣＯＭｎは制御され
る。このときのセグメント出力とコモン出力は、図６の
タイミングチャートに示す通りである。マトリクスＬＣ
Ｄデバイスを駆動する際、基準となるタイミングに基づ
いて各行(ＣＯＭ)を活性化させる。ある時間において
は、複数のコモン出力ＣＯＭｎのうち１つだけが活性化
されていて、これを一般に時分割制御と呼んでいる。時
分割制御は、ＣＯＭ７→ＣＯＭ６→・・・→ＣＯＭ０→
ＣＯＭ７→・・・と、基準となるタイミングに応じて切
り替わり走査され、この周期が何度も繰り返される。こ
の繰り返し単位をフレーム周期といい、１つのフレーム
内に８つの走査が時間間隔をもって行われるので、この
制御は８時分割制御をしているという。なお、ＣＯＭ１
５〜ＣＯＭ８も使用する場合には１６時分割制御とな
り、その走査はＣＯＭ１５→・・・→ＣＯＭ０→ＣＯＭ
１５→・・・となり、８時分割制御のときと同じ基準ク
ロックＣＫ１を基準のタイミングクロックとしてフレー
ムを形成すると、フレーム周期は８時分割制御の倍の時
間になる。なお、コモン出力と同様にセグメント出力も
基準クロックＣＫ１に同期して出力させている。

【０００４】以下、図３および図４に基づいて、より具
体的に４つのコモン出力の場合(４時分割)を構成と動作
について説明する。図３は構成を示すブロック図であ
り、図４は４時分割制御と３時分割制御時の、コモン出
力端子ＣＯＭおよびセグメント出力端子ＳＥＧからの出
力波形を示したものである。以下に４時分割制御につい
てを説明する。

【０００５】図３において、１は時分割制御回路であ
り、基準クロックＣＫ１と、時分割をいくつにするか決
定する第１の選択信号ＳＥＬ１と、が入力され、基準ク
ロックＣＫ１の４サイクルで１周期となるような制御信
号を発生する。この信号に基づいて、セグメント出力Ｓ
ＥＧｍとコモン出力ＣＯＭｎのタイミングや出力を制御
する。時分割制御回路１は、第１の選択信号ＳＥＬ１に
よりそのジェネレータ動作が決まり、一定のパターンお
よびタイミングが出力されるカウンタ等で構成されたパ
ターンジェネレータ、タイミングジェネレータであり、
その構成の詳細については説明を省略する。なお、第１
の選択信号ＳＥＬ１で４時分割制御が選択されるよう、
時分割選択レジスタには“０１”を書き込む。他に、８
時分割制御の場合は“１０”を、１６時分割制御の場合
は“１１”を書き込む。

【０００６】２はコモン出力回路であり、時分割制御回
路１からのコモン出力タイミング制御信号を入力し、コ
モン出力端子ＣＯＭ０、ＣＯＭ１、ＣＯＭ２、ＣＯＭ３
からコモン信号ＣＯＭｎを出力する。このときのコモン
出力は、図４のタイミングチャートに示す通りである。
コモン出力端子ＣＯＭ２〜０からのコモン出力信号ＣＯ
Ｍ２〜ＣＯＭ０は、コモン信号ＣＯＭ３をフレーム周期
の４分の１ずつ周期を変えた信号である。コモン出力回
路２は、バイアス電圧ＶＬ３とＶＬ２の間に直列接続さ
れた２つのＰチャネルトランジスタと、バイアス電圧Ｖ
Ｌ１とＶＳＳの間に直列接続された２つのＮチャネルト
ランジスタと、前記ＰチャネルトランジスタとＮチャネ
ルトランジスタのそれぞれの出力の間に直列接続されて
いるＰチャネルトランジスタとＮチャネルトランジスタ
とにより構成されている。各トランジスタのゲートに
は、時分割制御回路１からのコモン出力タイミング制御
信号が入力されている。

【０００７】３はバイアス制御回路であり、バイアス入
力端子ＶＬ３、ＶＬ２、ＶＬ１およびＶＳＳからのバイ
アス電位(ＶＬ３＞ＶＬ２＞ＶＬ１＞ＶＳＳ)を入力し内
部に出力するか、バイアス入力端子ＶＬ３およびＶＳＳ
から入力するＶＬ３−ＶＳＳ間のバイアス電位を抵抗分
割したバイアス電位ＶＬ３、ＶＬ２、ＶＬ１およびＶＳ
Ｓを内部に出力するかし、さらに、このバイアス電位を
基準クロックＣＫ１に同期して選択し、バイアス電位Ｖ
Ｌ３またはＶＬ２をＨ側電位ＶＳＨｏｕｔとして、また
バイアス電位ＶＬ１またはＶＳＳをＬ側電位ＶＳＬｏｕ
ｔとしてそれぞれ出力する。基準クロックＣＫ１が
“Ｈ”レベルのときは、Ｈ側電位ＶＳＨｏｕｔとしてＶ
Ｌ２が、Ｌ側電位ＶＳＬｏｕｔとしてＶＳＳがそれぞれ
出力される。基準クロックＣＫ１が“Ｌ”レベルのとき
は、Ｈ側電位ＶＳＨｏｕｔとしてＶＬ３が、Ｌ側電位Ｖ
ＳＬｏｕｔとしてＶＬ１がそれぞれ出力される。

【０００８】５はＬＣＤ表示用メモリであり、ＬＣＤ表
示用のデータをビット単位、バイト単位あるいはそれ以
上の単位でデータを書き込む。書き込まれたデータは、
時分割制御回路１からのメモリ出力制御信号に基づい
て、データ出力信号線Ｄ０〜Ｄｍへサイクル(フレーム
周期)にしたがって出力される。その際、バイト単位で
書き込まれたパラレルデータはシリアルデータに変換さ
れながら出力される。例えば、図５で示した８時分割制
御の場合、バイト単位で書き込んだ１６進データ“３
Ｅ”(２進“００１１１１１０”)は、データ出力信号線
Ｄ０(ＳＥＧ０)からは“００１１１１１０”というシリ
アルデータに変換されて出力される。このときのセグメ
ント出力ＳＥＧ０は図６のタイミングチャートに示す通
りである。４時分割であれば、ＣＯＭ３〜ＣＯＭ０の分
の下位４ビットの“１１１０”だけが出力される。この
とき、フレーム周期内ではＳＥＧ０の列が、“ＣＯＭ３
(点灯)→ＣＯＭ２(点灯)→ＣＯＭ１(点灯)→ＣＯＭ０
(消灯)”のように動作する。つまり、消灯の表示用デー
タは“０”、点灯の表示用データは“１”である。ま
た、データ信号Ｄ０は基準クロックＣＫ１の４サイクル
周期の信号である。

【０００９】６はセグメント出力回路であり、ＬＣＤ表
示用メモリ５からシリアル出力されるデータ出力信号線
Ｄ０〜Ｄｍのデータ信号に応じてセグメント信号を生成
し、セグメント端子ＳＥＧ０〜ＳＥＧｍにセグメント信
号を出力する。セグメント出力回路７は、一方にＬＣＤ
許可信号ＬＣＤＥＮが入力され、もう一方に上記ＬＣＤ
表示用メモリからのデータ信号Ｄｍまたはその反転信号
／Ｄｍ(以下、符号「／」は信号の反転を意味する)が基
準クロックＣＫ１に同期して切り替え入力されるＮＡＮ
Ｄゲート６１と、一方にＬＣＤ許可信号ＬＣＤＥＮの反
転信号が入力され、もう一方に上記データ信号Ｄｍおよ
び／Ｄｍが入力されるＮＯＲゲート６２と、上記バイア
ス制御回路３からのＨ側電位ＶＳＨｏｕｔにＨ側電位入
力線ＶＳＨｉｎが接続され、このＨ側電位入力線ＶＳＨ
ｉｎとセグメント端子ＳＥＧｍの間に接続され、上記Ｎ
ＡＮＤゲート６１の出力が入力されるＰチャネルトラン
ジスタ６４と、上記バイアス制御回路３からのＬ側電位
ＶＳＬｏｕｔにＬ側電位入力線ＶＳＬｉｎが接続され、
このＬ側電位入力線ＶＳＬｉｎと上記セグメント端子Ｓ
ＥＧｍの間に接続され、上記ＮＯＲゲート６２の出力が
入力されるＮチャネルトランジスタ６５と、ポート機能
許可信号ＰＯＲＴＥＮが“１”になるとポート機能と上
記セグメント端子ＳＥＧｍとが導通し、“０”になると
遮断するスイッチ６６とで構成される。

【００１０】データ信号Ｄｍが“１”であればＰチャネ
ルトランジスタ６４がオン(導通)となり、セグメント端
子ＳＥＧｍからはＶＳＨｏｕｔレベルが出力され、デー
タ信号Ｄｍが“０”であればＮチャネルトランジスタ６
５がオン(導通)となり、セグメント端子ＳＥＧｍからは
ＶＳＬｏｕｔレベルが出力される。ポート機能６７は入
力回路、出力回路、あるいは入出力回路であり、例えば
バッファであったりする。ＬＣＤ許可信号ＬＣＤＥＮが
“０”、ポート機能許可信号ＰＯＲＴＥＮが“１”のと
きはＬＣＤ表示は禁止されポート機能が有効となる。

【００１１】以上、４時分割制御の構成と動作について
説明をしたが、第１の選択信号ＳＥＬ１により３時分割
を選択することもでき、そのときはフレーム周期は３サ
イクルで動作し、セグメント出力端子ＳＥＧｍとコモン
出力端子ＣＯＭ２〜０が使用される。図５に示した１／
５バイアスの抵抗分割回路の場合には、バイアス電位入
力端子ＶＬ４とＶｌ３、およびＶＬ２とＶＬ１はワンチ
ップマイクロコンピュータの外部で端子間を短絡させる
ことで１／３バイアスに設定することができる。

【００１２】また、ワンチップマイクロコンピュータに
は通常のデータ出力ポートがあるので、図５のように２
つの出力ポートＰ１０とＰ１１とをＬＣＤデバイスに接
続して用いることもできる。出力ポートを用いてＬＣＤ
デバイスを制御すると、単純マトリクスタイプＬＣＤデ
バイスに比べて高価なアクティブタイプＬＣＤデバイス
と同じ様な視覚効果をすることができ、８時分割制御の
ように１フレーム(８基準クロック)に１回だけ点灯して
いたものを、１基準クロックに１回、２基準クロックに
１回、・・・、ｎ基準クロックに１回点灯させるように、
フレーム周期を自在に変更することができる。このよう
に、出力ポートを用いてＬＣＤデバイスを駆動すること
もできるが、出力ポートをオンに固定しておくとＬＣＤ
デバイスの性能を悪化させたり、寿命が短くなるので、
交流動作となるようにマイクロコンピュータはプログラ
ムにより出力ポートをダイナミックにオン・オフ制御す
る必要がある。したがって、プログラムおよび制御が複
雑化する。また、ワンチップマイクロコンピュータの周
辺デバイスとインタフェースできる入出力ポートが、Ｌ
ＣＤ表示のために使用され減ってしまい、接続できる周
辺デバイスに制限が生じる。こういった制限があるた
め、入出力ポートをＬＣＤ表示のために使用する方法は
あまり行われていない。

【００１３】

【発明が解決しようとする課題】上記のような従来のＬ
ＣＤ制御回路装置では、時分割制御の設定は１つしか選
択できないため、ＬＣＤデバイスの一部分だけをスタテ
ィック表示(１時分割制御)にして使用したいときには、
全てのセグメント出力およびコモン出力の時分割を１時
分割制御に設定して用いるか、汎用ポートなどを利用し
てスタティック表示を実現しなければならない、という
問題が生じていた。

【００１４】この発明は、かかる問題点を解決するため
になされたものであり、１時分割制御と他の時分割制御
とを汎用ポートを使用せずに同時に出力させるようにし
たものである。

【００１５】

【課題を解決するための手段】第１の発明にかかるワン
チップマイクロコンピュータは、列の信号を出力する出
力端子から行の信号を出力するようにしたものである。

【００１６】第２の発明にかかるワンチップマイクロコ
ンピュータは、行の信号を出力するようにした列の信号
を出力する出力端子から出力される行の信号と、行の信
号と対をなしてＬＣＤ表示デバイスを駆動させる行の信
号を出力するようにしていない列の信号を出力する出力
端子から出力される列の信号とが、行の信号と列の信号
の電位差が常に最大または最小となるように出力させる
ようにしたものである。

【００１７】第３の発明にかかるワンチップマイクロコ
ンピュータは、マトリクスＬＣＤ表示デバイスに表示さ
せるデータを記憶させるためのＬＣＤ表示用メモリを備
え、行の信号を出力するようにした列の信号を出力する
出力端子から出力される行の信号と対をなしてＬＣＤ表
示デバイスを駆動させる行の信号を出力するようにして
いない列の信号を出力する出力端子から出力される列の
信号に、ＬＣＤ表示用メモリにパラレルに記憶させたデ
ータをシリアルに変換して出力させるようにしたもので
ある。

【００１８】

【発明の実施の形態】以下、図１および図２を用いて、
この発明の実施の形態について説明する。

【００１９】実施の形態１．この発明の実施の形態１に
ついて説明する。

【００２０】図１は、４つのコモン出力の場合のＬＣＤ
表示制御回路のブロック図であり、セグメント出力とコ
モン出力は１／３バイアスで制御する。図１において、
時分割制御回路１、コモン出力回路２、バイアス制御回
路３、ＬＣＤ表示用メモリ５、セグメント出力回路６は
従来の技術で説明した構成と同じであるので、説明は省
略する。この発明では、セグメント出力回路６のセグメ
ント端子毎に１つずつバイアス選択回路７を設けた点が
従来と異なる。以下、詳細に説明する。

【００２１】７はバイアス選択回路であり、スタティッ
ク制御(１時分割制御)、または他の時分割制御かを選択
するための第２の選択信号ＳＥＬ２０〜ＳＥＬ２ｍと、
この反転信号／ＳＥＬ２０〜／ＳＥＬ２ｍと、セグメン
ト端子をコモン端子として機能を切り替えるための第３
の選択信号ＳＥＬ３とが入力され、セグメント出力回路
７の各々の出力端子ＳＥＧ０〜ＳＥＧｍに選択されたバ
イアス電位を与える。

【００２２】７１は、バイアス入力端子ＶＬ３から入力
されるバイアス電位ＶＬ３にソースが接続され、第２の
選択信号ＳＥＬ２ｍ(０≦ｍ≦３)を反転した信号／ＳＥ
Ｌ２ｍがゲートに入力され、セグメント出力回路６のＨ
側電位入力線ＶＳＨｉｎにドレインが接続されるＰチャ
ネルトランジスタである。７２は、バイアス制御回路３
から出力されるＨ側電位ＶＳＨｏｕｔにソースが接続さ
れ、第２の選択信号ＳＥＬ２ｍがゲートに入力され、セ
グメント出力回路６のＨ側電位入力線ＶＳＨｉｎにドレ
インが接続されるＰチャネルトランジスタである。７３
は、バイアス制御回路３から出力されるＬ側電位ＶＳＬ
ｏｕｔにソースが接続され、第２の選択信号ＳＥＬ２ｍ
がゲートに入力され、セグメント出力回路６のＬ側電位
入力線ＶＳＬｉｎにドレインが接続されるＮチャネルト
ランジスタである。７４は、バイアス入力端子ＶＳＳか
ら入力されるバイアス電位ＶＳＳにソースが接続され、
第２の選択信号ＳＥＬ２ｍを反転した信号／ＳＥＬ２ｍ
がゲートに入力され、セグメント出力回路７のＬ側電位
入力線ＶＳＬｉｎにドレインが接続されるＮチャネルト
ランジスタである。７５はスイッチであり、第３の選択
信号ＳＥＬ３が“Ｈ”のときオフ(非導通)し、“Ｌ”の
ときオン(導通)する。７６はスイッチであり、第３の選
択信号ＳＥＬ３が“Ｈ”のときオン(導通)し、“Ｌ”の
ときオフ(非導通)する。スイッチ７５およびスイッチ７
６は、各々ＰチャネルトランジスタおよびＮチャネルト
ランジスタ１つで構成してもよいし、複数で構成しても
よい。さらに、ＮＡＮＤゲート、ＮＯＲゲート等の論理
ゲートで構成することもできる。

【００２３】次に動作について説明する。図２は、この
発明で４時分割制御と１時分割制御(スタティック制御)
を同時に出力している場合を示すタイミングチャートで
ある。以下、１時分割制御時のコモン出力端子とセグメ
ント端子として、ＳＥＧｍとＳＥＧｍ−１を用いて動作
させる場合を説明する。残りのセグメント出力端子およ
びコモン出力端子は４時分割制御で動作させる。

【００２４】先ず、全体の時分割を４時分割制御に設定
するため、第１の選択信号ＳＥＬ１には“０１”を設定
する。次に、セグメント出力端子ＳＥＧｍを１時分割制
御のコモン出力端子に設定するため、第２の選択信号Ｓ
ＥＬ２ｍには“１”を、第３の選択信号ＳＥＬ３ｍには
“１”を設定する。そして、セグメント出力端子ＳＥＧ
ｍ−１を１時分割制御のセグメント出力端子に設定する
ため、第２の選択信号ＳＥＬ２ｍ−１には“１”を、第
３の選択信号ＳＥＬ３ｍ−１には“０”を設定する。な
お、１時分割制御しない他のセグメント出力端子につい
ては、第２の選択信号ＳＥＬ２には“０”を、第３の選
択信号ＳＥＬ３には“０”を設定する。

【００２５】１時分割制御のセグメント出力端子ＳＥＧ
ｍ(コモン出力に機能を切替)の動作について説明する。
第２の選択信号ＳＥＬ２ｍを“１”に設定してあるた
め、バイアス選択回路７のＰチャネルトランジスタ７１
とＮチャネルトランジスタ７４がオン(導通)し、Ｐチャ
ネルトランジスタ７２とＮチャネルトランジスタ７３は
オフ(非導通)している。このため、Ｈ側電位ＶＳＨとし
て強制的にＶＬ３が選択され、Ｌ側電位ＶＳＬとして強
制的にＶＳＳが選択される。したがって、このバイアス
選択回路７からセグメント出力回路６には、ＶＬ３およ
びＶＳＳが出力されることになる。第３の選択信号ＳＥ
Ｌ３ｍを“１”に設定しているため、スイッチＳＷ２が
オンし、ＳＷ１はオフしている。このため、セグメント
出力回路７のＮＡＮＤゲート６１およびＮＯＲゲート６
２の一方の入力には基準クロックＣＫ１が入力されるこ
とになる。したがってセグメント出力端子ＳＥＧｍから
は、基準クロックＣＫ１が“Ｈ”のときにはＶＳＳレベ
ルが出力され、基準クロックＣＫ１が“Ｌ”のときには
ＶＬ３レベルが強制的に出力される。

【００２６】１時分割制御のセグメント出力端子ＳＥＧ
ｍ−１の動作について説明する。第２の選択信号ＳＥＬ
２ｍ−１を“１”に設定してあるため、バイアス選択回
路７のＰチャネルトランジスタ７１とＮチャネルトラン
ジスタ７４がオン(導通)し、Ｐチャネルトランジスタ７
２とＮチャネルトランジスタ７３はオフ(非導通)してい
る。このため、Ｈ側電位ＶＳＨとして強制的にＶＬ３が
選択され、Ｌ側電位ＶＳＬとして強制的にＶＳＳが選択
される。したがって、バイアス選択回路７からセグメン
ト出力回路６には、ＶＬ３およびＶＳＳが出力されるこ
とになる。第３の選択信号ＳＥＬ３ｍ−１を“０”に設
定しているため、スイッチＳＷ１がオンし、ＳＷ２はオ
フしている。このため、セグメント出力回路７のＮＡＮ
Ｄゲート６１およびＮＯＲゲート６２の一方の入力には
基準クロックＣＫ１で同期させたデータ信号Ｄｍ−１お
よび／Ｄｍ−１が入力されることになる。したがって、
ＬＣＤ表示用メモリのＤｍ−１に“１”が設定されてい
る時は、セグメント出力端子ＳＥＧｍ−１からは、基準
クロックＣＫ１が“Ｈ”のときにはＶＳＳレベルが出力
され、基準クロックＣＫ１が“Ｌ”のときにはＶＬ３レ
ベルが強制的に出力されるので、ＬＣＤデバイスは点灯
する。ＬＣＤ表示用メモリのＤｍ−１に“０”が設定さ
れている時は、セグメント出力端子ＳＥＧｍ−１から
は、基準クロックＣＫ１が“Ｈ”のときにはＶＬ３レベ
ルが出力され、基準クロックＣＫ１が“Ｌ”のときには
ＶＳＳレベルが強制的に出力されるので、ＬＣＤデバイ
スは消灯する。このセグメント出力端子ＳＥＧｍ−１の
出力データは、４時分割制御で動作しているセグメント
出力と同じようにデータ信号Ｄｍ−１が制御されるの
で、ＬＣＤ表示用メモリに“１１１１”を書き込んでお
けば点灯をし続け、“００００”を書き込んでおけば消
灯し続ける。さらに、“０１０１”を書き込んでおくと
２時分割制御、“０１１１”を書き込んでおくと１フレ
ーム(４クロック)のうち３回点灯するような時分割制御
が可能である。

【００２７】このように、セグメント出力端子ＳＥＧｍ
とＳＥＧｍ−１を１時分割制御にして用いると、図５で
示した汎用ポートＰ１０およびＰ１１、または汎用ポー
トＰ１２およびＰ１３を使ってＬＣＤデバイスを表示さ
せていたのと同じ動作をさせることができ、かつ、複雑
なオン・オフ制御も不要となり、使い勝手がよくなる。

【００２８】以上のように、この発明よれば、各セグメ
ント端子毎にバイアス選択回路を設けて、通常の時分割
制御時のＬＣＤ表示電位とＬＣＤ表示デバイスが必ず点
灯するような表示電位とを選択して出力出来るようにし
たので、通常の時分割制御の表示をしながら、同時に最
大のＬＣＤバイアス電位を印加した表示のきれいなスタ
ティック表示出力(１時分割制御)が可能となる。

【図面の簡単な説明】

【図１】この発明の第一の実施の形態によるワンチップ
マイクロコンピュータのブロック図である。

【図２】この発明の第一の実施の形態によるワンチップ
マイクロコンピュータの出力のタイミングチャートであ
る。

【図３】この発明の従来例によるワンチップマイクロコ
ンピュータのブロック図である。

【図４】この発明の従来例によるワンチップマイクロコ
ンピュータの出力のタイミングチャートである。

【図５】この発明の従来例によるワンチップマイクロコ
ンピュータのブロック図である。

【図６】この発明の従来例によるワンチップマイクロコ
ンピュータの出力のタイミングチャートである。

【符号の説明】

１時分割制御回路、２はコモン出力回路、３はバイアス
制御回路、５はＬＣＤ表示用メモリ、６はセグメント出
力回路、７はバイアス選択回路、２１，２２，２５，３
１，３２，６４，６８，６９，７１，７２はＰチャネル
トランジスタ、２３，２４，２６，３３，３４，６５，
７３，７４はＮチャネルトランジスタ、６６，７５，７
６はスイッチ、６７はポート機能、６１はＮＡＮＤゲー
ト、６２はＮＯＲゲート、６３はＮＯＴゲート

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B062 AA02 CC01 EE02 EE05 5C006 AC01 AC03 AF44 AF51 BB01 BB12 BC03 BC12 BF02 BF13 BF15 BF22 BF24 BF26 BF32 BF43 FA03

Claims (3)

【特許請求の範囲】
1. 【請求項１】 マトリクスＬＣＤ表示デバイスを時分割
   制御で駆動するために行と列の信号を出力する出力端子
   を複数備えたワンチップマイクロコンピュータにおい
   て、前記列の信号を出力する出力端子から前記行の信号
   を出力するようにしたことを特徴とするワンチップマイ
   クロコンピュータ。
2. 【請求項２】 前記行の信号を出力するようにした前記
   列の信号を出力する出力端子から出力される前記行の信
   号と、前記行の信号と対をなしてＬＣＤ表示デバイスを
   駆動させる前記行の信号を出力するようにしていない前
   記列の信号を出力する出力端子から出力される列の信号
   とが、前記行の信号と前記列の信号の電位差が常に最大
   または最小となるように出力されることを特徴とする請
   求項１に記載のワンチップマイクロコンピュータ。
3. 【請求項３】 マトリクスＬＣＤ表示デバイスに表示さ
   せるデータを記憶させるためのＬＣＤ表示用メモリを備
   え、前記行の信号を出力するようにした前記列の信号を
   出力する出力端子から出力される前記行の信号と対をな
   してＬＣＤ表示デバイスを駆動させる前記行の信号を出
   力するようにしていない前記列の信号を出力する出力端
   子から出力される列の信号に、前記ＬＣＤ表示用メモリ
   にパラレルに記憶させたデータをシリアルに変換して出
   力させるようにしたことを特徴とする請求項１に記載の
   ワンチップマイクロコンピュータ。