JP2000089713A - パ―ソナル・コンピュ―タのディスプレイ調整装置及びその制御方法 - Google Patents
パ―ソナル・コンピュ―タのディスプレイ調整装置及びその制御方法Info
- Publication number
- JP2000089713A JP2000089713A JP11257327A JP25732799A JP2000089713A JP 2000089713 A JP2000089713 A JP 2000089713A JP 11257327 A JP11257327 A JP 11257327A JP 25732799 A JP25732799 A JP 25732799A JP 2000089713 A JP2000089713 A JP 2000089713A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- display
- converter
- adjustment device
- logic pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0606—Manual adjustment
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0626—Adjustment of display parameters for control of overall brightness
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/57—Control of contrast or brightness
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Television Receiver Circuits (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 調整ノブを最小限にし、ＰＣの表示パネルの
限られた空間で調節された輝度及びコントラストの効果
を得るディスプレイ調節装置を提供する。 【解決手段】 ディスプレイ調整装置は、選別器１０、
抵抗器セット１７、及びA/Dコンバータ１５からなる。
選別器１０は第一制御信号ＩＮ１及び第二制御信号ＩＮ
２によって論理パターンを発生する。抵抗器セット１７
は論理パターンによって入力抵抗を変更する。A/Dコン
バータは入力抵抗によってディスプレイ制御を調整す
る。
限られた空間で調節された輝度及びコントラストの効果
を得るディスプレイ調節装置を提供する。 【解決手段】 ディスプレイ調整装置は、選別器１０、
抵抗器セット１７、及びA/Dコンバータ１５からなる。
選別器１０は第一制御信号ＩＮ１及び第二制御信号ＩＮ
２によって論理パターンを発生する。抵抗器セット１７
は論理パターンによって入力抵抗を変更する。A/Dコン
バータは入力抵抗によってディスプレイ制御を調整す
る。
Description
【０００１】
【発明の属する技術分野】本発明はパーソナル・コンピ
ュータ（ＰＣ）技術、特にＰＣのディスプレイ調整装置
及び該ディスプレイ調整装置の制御方法に関するもので
ある。
ュータ（ＰＣ）技術、特にＰＣのディスプレイ調整装置
及び該ディスプレイ調整装置の制御方法に関するもので
ある。
【０００２】
【従来の技術】液晶表示装置（ＬＣＤ）付きＰＣあるい
はノート型コンピュータのようなオールインワンＰＣ
は、ディスプレイと本体の統合及び製造コストの関係
で、全体設計が制限される。例えば、パネル面積が制限
され、映像表示装置の輝度及びコントラストを調整する
ノブあるいはボタンがデスクトップ型ＰＣよりも少な
い。
はノート型コンピュータのようなオールインワンＰＣ
は、ディスプレイと本体の統合及び製造コストの関係
で、全体設計が制限される。例えば、パネル面積が制限
され、映像表示装置の輝度及びコントラストを調整する
ノブあるいはボタンがデスクトップ型ＰＣよりも少な
い。
【０００３】
【発明が解決しようとする課題】従って本発明は、総合
ＰＣの表示パネルの限られた空間において、ハードウエ
ア要件である調整ノブを最小限にし、同時に輝度及びコ
ントラストの調整効果を実現できるようなディスプレイ
調整装置及び該ディスプレイ調整装置の制御方法を提供
することを目的とする。
ＰＣの表示パネルの限られた空間において、ハードウエ
ア要件である調整ノブを最小限にし、同時に輝度及びコ
ントラストの調整効果を実現できるようなディスプレイ
調整装置及び該ディスプレイ調整装置の制御方法を提供
することを目的とする。
【０００４】
【課題を解決するための手段】上述した目的は、本発明
であるディスプレイ調整装置で達成できる。前記ディス
プレイ調整装置は、選別器、抵抗器セット、及びA/Dコ
ンバータからなる。前記選別器は第一制御信号及び第二
制御信号によって論理パターンを発生する。前記抵抗器
セットは前記論理パターンによって入力抵抗を変える。
前記A/Dコンバータは前記入力抵抗によってディスプレ
イ制御を調整する。
であるディスプレイ調整装置で達成できる。前記ディス
プレイ調整装置は、選別器、抵抗器セット、及びA/Dコ
ンバータからなる。前記選別器は第一制御信号及び第二
制御信号によって論理パターンを発生する。前記抵抗器
セットは前記論理パターンによって入力抵抗を変える。
前記A/Dコンバータは前記入力抵抗によってディスプレ
イ制御を調整する。
【０００５】さらに、上述した目的は本発明である制御
方法で達成できる。前記制御方法は以下の工程からな
る。まず、第一制御信号及び第二制御信号が輝度設定値
によって発生する。次に選別器が前記第一制御信号及び
前記第二制御信号によって論理パターンを発生する。さ
らに、前記論理パターンによって抵抗器セットがA/Dコ
ンバータに入力する抵抗を変更する。前記A/Dコンバー
タは液晶表示装置制御を調整する。
方法で達成できる。前記制御方法は以下の工程からな
る。まず、第一制御信号及び第二制御信号が輝度設定値
によって発生する。次に選別器が前記第一制御信号及び
前記第二制御信号によって論理パターンを発生する。さ
らに、前記論理パターンによって抵抗器セットがA/Dコ
ンバータに入力する抵抗を変更する。前記A/Dコンバー
タは液晶表示装置制御を調整する。
【０００６】
【発明の実施の形態】本発明の上述及びその他の目的、
特徴、及び長所をいっそう明瞭にするため、以下に好ま
しい実施の形態を挙げ、図を参照しつつさらに詳しく説
明する。
特徴、及び長所をいっそう明瞭にするため、以下に好ま
しい実施の形態を挙げ、図を参照しつつさらに詳しく説
明する。
【０００７】図１は、本発明であるディスプレイ調整装
置の好ましい実施例における回路図である。本発明によ
ると、選別器１０は第一制御信号ＩＮ１及び第二制御信
号ＩＮ２によってA/Dコンバータにかかる抵抗値を可変
にする。本発明は輝度あるいはコントラストのいずれか
を調整するのに適用可能である。説明の便宜上、本発明
では輝度の調整について説明する。コントラスト制御の
調整についても同様に適用可能である。
置の好ましい実施例における回路図である。本発明によ
ると、選別器１０は第一制御信号ＩＮ１及び第二制御信
号ＩＮ２によってA/Dコンバータにかかる抵抗値を可変
にする。本発明は輝度あるいはコントラストのいずれか
を調整するのに適用可能である。説明の便宜上、本発明
では輝度の調整について説明する。コントラスト制御の
調整についても同様に適用可能である。
【０００８】本発明の好ましい実施例によると、選別器
１０は、直列に接続される複数の交互接続式回路で形成
される閉ループによって実現される。図１では、わずか
四つの交互接続式回路が説明に使われるが、これは本発
明の範囲を制限するのに用いられるのではない。交互接
続式回路１１〜１４はそれぞれ、データ入力端子Ｄ，デ
ータ出力端子Ｑ，クロック入力端子ＣＬＫ，プリセット
端子ＰＲ，及びクリア端子ＣＬを含む。図１に示される
ように、交互接続式回路１１は、データ入力端子Ｄ１、
データ出力端子Ｑ１、クロック入力端子ＣＬＫ１、プリ
セット端子ＰＲ１，及びクリア端子ＣＬ１を含む。交互
接続式回路１２は、データ入力端子Ｄ２，データ出力端
子Ｑ２、クロック入力端子ＣＬＫ２、プリセット端子Ｐ
Ｒ２，及びクリア端子ＣＬ２を含む。交互接続式回路１
３は、データ入力端子Ｄ３，データ出力端子Ｑ３、クロ
ック入力端子ＣＬＫ３、プリセット端子ＰＲ３，及びク
リア端子ＣＬ３を含む。交互接続式回路１４は、データ
入力端子Ｄ４，データ出力端子Ｑ４，クロック入力端子
ＣＬＫ４、プリセット端子ＰＲ４，及びクリア端子ＣＬ
４を含む。
１０は、直列に接続される複数の交互接続式回路で形成
される閉ループによって実現される。図１では、わずか
四つの交互接続式回路が説明に使われるが、これは本発
明の範囲を制限するのに用いられるのではない。交互接
続式回路１１〜１４はそれぞれ、データ入力端子Ｄ，デ
ータ出力端子Ｑ，クロック入力端子ＣＬＫ，プリセット
端子ＰＲ，及びクリア端子ＣＬを含む。図１に示される
ように、交互接続式回路１１は、データ入力端子Ｄ１、
データ出力端子Ｑ１、クロック入力端子ＣＬＫ１、プリ
セット端子ＰＲ１，及びクリア端子ＣＬ１を含む。交互
接続式回路１２は、データ入力端子Ｄ２，データ出力端
子Ｑ２、クロック入力端子ＣＬＫ２、プリセット端子Ｐ
Ｒ２，及びクリア端子ＣＬ２を含む。交互接続式回路１
３は、データ入力端子Ｄ３，データ出力端子Ｑ３、クロ
ック入力端子ＣＬＫ３、プリセット端子ＰＲ３，及びク
リア端子ＣＬ３を含む。交互接続式回路１４は、データ
入力端子Ｄ４，データ出力端子Ｑ４，クロック入力端子
ＣＬＫ４、プリセット端子ＰＲ４，及びクリア端子ＣＬ
４を含む。
【０００９】前記交互接続式回路１１〜１４はループ状
で直列に接続される。つまり、交互接続式回路１１のデ
ータ出力端子Ｑ１は交互接続式回路１２のデータ入力端
子Ｄ２に接続され、交互接続式回路１２のデータ出力端
子Ｑ２は交互接続式回路１３のデータ入力端子Ｄ３に接
続され、交互接続式回路１３のデータ出力端子Ｑ３は交
互接続式回路１４のデータ入力端子Ｄ４に接続され、交
互接続式回路１４のデータ出力端子Ｑ４は交互接続式回
路１１のデータ入力端子Ｄ１に接続される。
で直列に接続される。つまり、交互接続式回路１１のデ
ータ出力端子Ｑ１は交互接続式回路１２のデータ入力端
子Ｄ２に接続され、交互接続式回路１２のデータ出力端
子Ｑ２は交互接続式回路１３のデータ入力端子Ｄ３に接
続され、交互接続式回路１３のデータ出力端子Ｑ３は交
互接続式回路１４のデータ入力端子Ｄ４に接続され、交
互接続式回路１４のデータ出力端子Ｑ４は交互接続式回
路１１のデータ入力端子Ｄ１に接続される。
【００１０】このほか、第一制御信号ＩＮ１が、交互接
続式回路１１〜１４のクロック入力端子ＣＬＫ１〜ＣＬ
Ｋ４に同時に与えられる。電源ＶＤＤは、交互接続式回
路１１のクリア端子ＣＬ１及び交互接続式回路１２〜１
４のプリセット端子ＰＲ２〜ＰＲ４に同時に備えられ
る。第二制御信号ＩＮ２は、抵抗器Ｒ５及びコンデンサ
Ｃ１によって遅れた後、交互接続式回路１１のプレセッ
ト端子ＰＲ１及び交互接続式回路１２〜１４のクレア端
子ＣＬ２〜ＣＬ４に同時に与えられる。
続式回路１１〜１４のクロック入力端子ＣＬＫ１〜ＣＬ
Ｋ４に同時に与えられる。電源ＶＤＤは、交互接続式回
路１１のクリア端子ＣＬ１及び交互接続式回路１２〜１
４のプリセット端子ＰＲ２〜ＰＲ４に同時に備えられ
る。第二制御信号ＩＮ２は、抵抗器Ｒ５及びコンデンサ
Ｃ１によって遅れた後、交互接続式回路１１のプレセッ
ト端子ＰＲ１及び交互接続式回路１２〜１４のクレア端
子ＣＬ２〜ＣＬ４に同時に与えられる。
【００１１】本発明によると、選別器１０は、抵抗器セ
ット１７より選択して入力抵抗値をA/Dコンバータ１５
に可変的に与える。例えば、抵抗器セット１７は、A/D
コンバータ１５及びアースＧＮＤ間を並列に接続する複
数の抵抗器からなり、前記抵抗器は多様な抵抗値を備え
ている。交互接続式回路が四つ存在すれば、抵抗器も四
つ存在する。例えば、図１では四つの抵抗器Ｒ１〜Ｒ４
が存在し、抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４はそれぞれ異
なる抵抗を備えている。さらには、抵抗器Ｒ１、Ｒ２、
Ｒ３、Ｒ４それぞれの並列通路にはトランジスタスイッ
チＭ１、Ｍ２、Ｍ３、Ｍ４が個々に備えられる。交互接
続式回路１１〜１４のデータ出力端子Ｑ１〜Ｑ４は、対
応するトランジスタスイッチＭ１、Ｍ２、Ｍ３、Ｍ４の
オンオフ状況を制御するために、トランジスタスイッチ
Ｍ１、Ｍ２、Ｍ３、Ｍ４のゲートに個々に接続される。
ット１７より選択して入力抵抗値をA/Dコンバータ１５
に可変的に与える。例えば、抵抗器セット１７は、A/D
コンバータ１５及びアースＧＮＤ間を並列に接続する複
数の抵抗器からなり、前記抵抗器は多様な抵抗値を備え
ている。交互接続式回路が四つ存在すれば、抵抗器も四
つ存在する。例えば、図１では四つの抵抗器Ｒ１〜Ｒ４
が存在し、抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４はそれぞれ異
なる抵抗を備えている。さらには、抵抗器Ｒ１、Ｒ２、
Ｒ３、Ｒ４それぞれの並列通路にはトランジスタスイッ
チＭ１、Ｍ２、Ｍ３、Ｍ４が個々に備えられる。交互接
続式回路１１〜１４のデータ出力端子Ｑ１〜Ｑ４は、対
応するトランジスタスイッチＭ１、Ｍ２、Ｍ３、Ｍ４の
オンオフ状況を制御するために、トランジスタスイッチ
Ｍ１、Ｍ２、Ｍ３、Ｍ４のゲートに個々に接続される。
【００１２】さらに、抵抗器Ｒ６及びＲ７は、A/Dコン
バータ１５の入力端子１８用の直流バイアス電圧とし
て、電源ＶＤＤ及びアースＧＮＤを直列に接続する。
バータ１５の入力端子１８用の直流バイアス電圧とし
て、電源ＶＤＤ及びアースＧＮＤを直列に接続する。
【００１３】図１の調整装置の操作方法については以下
にさらに詳しく説明する。ＰＣの電源を入れると、電源
ＶＤＤは電圧レベルが５Ｖあるいは３．３Ｖまで上が
り、第一制御信号ＩＮ１及び第二制御信号ＩＮ２は論理
高レベルにプリセットされる。輝度が調整されると、第
二制御信号ＩＮ２は、交互続式回路１１のプリセット端
子ＰＲ１及び交互接続式回路１２〜１４のクリア端子Ｃ
Ｌ２〜ＣＬ４に対し高レベルから低レベルまでのパルス
を発生するため、交互接続式回路１１のデータ出力端子
Ｑ１は論理高レベルにプリセットされ、交互接続式回路
１２〜１４のデータ出力端子Ｑ２〜Ｑ４はクリアされ論
理低レベルに設定される。すなわち、（Ｑ１，Ｑ２，Ｑ
３，Ｑ４）＝（１，０，０，０）の論理パターンとな
る。その後、第二制御信号ＩＮ２は論理高レベルまで上
がり、（Ｑ１，Ｑ２，Ｑ３，Ｑ４）＝（１，０，０，
０）の状態にラッチする。
にさらに詳しく説明する。ＰＣの電源を入れると、電源
ＶＤＤは電圧レベルが５Ｖあるいは３．３Ｖまで上が
り、第一制御信号ＩＮ１及び第二制御信号ＩＮ２は論理
高レベルにプリセットされる。輝度が調整されると、第
二制御信号ＩＮ２は、交互続式回路１１のプリセット端
子ＰＲ１及び交互接続式回路１２〜１４のクリア端子Ｃ
Ｌ２〜ＣＬ４に対し高レベルから低レベルまでのパルス
を発生するため、交互接続式回路１１のデータ出力端子
Ｑ１は論理高レベルにプリセットされ、交互接続式回路
１２〜１４のデータ出力端子Ｑ２〜Ｑ４はクリアされ論
理低レベルに設定される。すなわち、（Ｑ１，Ｑ２，Ｑ
３，Ｑ４）＝（１，０，０，０）の論理パターンとな
る。その後、第二制御信号ＩＮ２は論理高レベルまで上
がり、（Ｑ１，Ｑ２，Ｑ３，Ｑ４）＝（１，０，０，
０）の状態にラッチする。
【００１４】交互接続式回路１１のデータ出力端子Ｑ１
の論理高レベルは、トランジスタスイッチＭ１を入れる
ためにトランジスタスイッチＭ１のゲート電極に送ら
れ、一方、交互接続式回路１２〜１４のデータ出力端子
Ｑ２〜Ｑ４の論理低レベルは、トランジスタスイッチＭ
２〜Ｍ４を切る為にトランジスタスイッチＭ２〜Ｍ４の
ゲート電極に送られる。そのため、抵抗器セット１７の
抵抗器Ｒ１のみがA/Dコンバータ１５に接続される。
の論理高レベルは、トランジスタスイッチＭ１を入れる
ためにトランジスタスイッチＭ１のゲート電極に送ら
れ、一方、交互接続式回路１２〜１４のデータ出力端子
Ｑ２〜Ｑ４の論理低レベルは、トランジスタスイッチＭ
２〜Ｍ４を切る為にトランジスタスイッチＭ２〜Ｍ４の
ゲート電極に送られる。そのため、抵抗器セット１７の
抵抗器Ｒ１のみがA/Dコンバータ１５に接続される。
【００１５】輝度の調整が必要な場合、交互接続式回路
１１〜１４は立ち下がりエッジによって起動し、それか
ら高レベルから低レベルまでのパルス第一制御信号ＩＮ
１によって発生する。この時、交互接続式回路１１〜１
４は右送りレジスタと同様、交互接続式回路１１のデー
タ出力端子Ｑ１の論理高レベルを右方向に交互接続式回
路１２のデータ出力端子Ｑ２へ移動させ、すなわち、
（Ｑ１，Ｑ２，Ｑ３，Ｑ４）＝（０，１，０，０）の論
理パターンとなる。従って、交互接続式回路１２のデー
タ出力端子Ｑ２における論理高レベルがトランジスタス
イッチＭ２を入れるのに対し、交互接続式回路１１、１
３、１４のデータ出力端子Ｑ１、Ｑ３、Ｑ４はトランジ
スタスイッチＭ１、Ｍ３、Ｍ４を切る。故に、抵抗器セ
ット１７の抵抗器Ｒ２はA/Dコンバータ１５に接続され
る。
１１〜１４は立ち下がりエッジによって起動し、それか
ら高レベルから低レベルまでのパルス第一制御信号ＩＮ
１によって発生する。この時、交互接続式回路１１〜１
４は右送りレジスタと同様、交互接続式回路１１のデー
タ出力端子Ｑ１の論理高レベルを右方向に交互接続式回
路１２のデータ出力端子Ｑ２へ移動させ、すなわち、
（Ｑ１，Ｑ２，Ｑ３，Ｑ４）＝（０，１，０，０）の論
理パターンとなる。従って、交互接続式回路１２のデー
タ出力端子Ｑ２における論理高レベルがトランジスタス
イッチＭ２を入れるのに対し、交互接続式回路１１、１
３、１４のデータ出力端子Ｑ１、Ｑ３、Ｑ４はトランジ
スタスイッチＭ１、Ｍ３、Ｍ４を切る。故に、抵抗器セ
ット１７の抵抗器Ｒ２はA/Dコンバータ１５に接続され
る。
【００１６】同様に、抵抗器セット１７の抵抗器Ｒ３が
A/Dコンバータ１５に接続される場合、高レベルから低
レベルまでの二つのパルスが第一制御信号ＩＮ１により
発生しうる。抵抗器セット１７の抵抗器Ｒ４がA/Dコン
バータ１５に接続される場合、高レベルから低レベルま
での三つのパルスが第一制御信号ＩＮ１により発生しう
る。
A/Dコンバータ１５に接続される場合、高レベルから低
レベルまでの二つのパルスが第一制御信号ＩＮ１により
発生しうる。抵抗器セット１７の抵抗器Ｒ４がA/Dコン
バータ１５に接続される場合、高レベルから低レベルま
での三つのパルスが第一制御信号ＩＮ１により発生しう
る。
【００１７】抵抗器セット１７の抵抗器Ｒ１、Ｒ２、Ｒ
３、Ｒ４はそれぞれ異なる抵抗を備えるため、抵抗器セ
ット１７の抵抗及びA/Dコンバータ１５に備えられる抵
抗を変更することにより、A/Dコンバータ１５の入力端
子１８におけるバイアス電圧が変わる。続いて、A/Dコ
ンバータ１５によるアナログからデジタルへの変換を通
して映像表示装置１６の輝度制御が調整される。前記映
像表示装置１６は、ＬＣＤ（液晶表示装置）、電界放射
表示装置、真空蛍光表示装置などのようなフラット・パ
ネル表示装置である。さらに、本発明はデスクトップ型
ＰＣのＣＲＴ表示装置の制御調整に適用可能である。
３、Ｒ４はそれぞれ異なる抵抗を備えるため、抵抗器セ
ット１７の抵抗及びA/Dコンバータ１５に備えられる抵
抗を変更することにより、A/Dコンバータ１５の入力端
子１８におけるバイアス電圧が変わる。続いて、A/Dコ
ンバータ１５によるアナログからデジタルへの変換を通
して映像表示装置１６の輝度制御が調整される。前記映
像表示装置１６は、ＬＣＤ（液晶表示装置）、電界放射
表示装置、真空蛍光表示装置などのようなフラット・パ
ネル表示装置である。さらに、本発明はデスクトップ型
ＰＣのＣＲＴ表示装置の制御調整に適用可能である。
【００１８】図２は、ＰＣに適用されるディスプレイ調
整装置の制御を説明する流れ図である。図２に示される
ように、ＰＣの電源を入れると、まずメモリにおける輝
度設定値が工程２０で読取られる。前記輝度設定値は、
ＰＣの電源が切られる前に保存されている（工程２６に
示される）。さらに、読取られた輝度設定値は工程２１
で決定される。四段階の輝度調整による本実施例におい
て、輝度設定値は１から４の間の数値である。輝度設定
値が１から４の間の数値でない場合、工程２２に進み輝
度を１に設定してから工程２３に進む。輝度設定値が１
から４の間の数値である場合、工程２３に進み、輝度設
定値により前記方法において制御信号ＩＮ１及びＩＮ２
の論理状態に設定する。同時に、輝度選択画像が表示さ
れ、使用者は輝度を選択できる。
整装置の制御を説明する流れ図である。図２に示される
ように、ＰＣの電源を入れると、まずメモリにおける輝
度設定値が工程２０で読取られる。前記輝度設定値は、
ＰＣの電源が切られる前に保存されている（工程２６に
示される）。さらに、読取られた輝度設定値は工程２１
で決定される。四段階の輝度調整による本実施例におい
て、輝度設定値は１から４の間の数値である。輝度設定
値が１から４の間の数値でない場合、工程２２に進み輝
度を１に設定してから工程２３に進む。輝度設定値が１
から４の間の数値である場合、工程２３に進み、輝度設
定値により前記方法において制御信号ＩＮ１及びＩＮ２
の論理状態に設定する。同時に、輝度選択画像が表示さ
れ、使用者は輝度を選択できる。
【００１９】さらに、輝度設定値を変更するか否かにつ
いては工程２４で決定される。輝度設定値を変更しない
場合、この制御流れは終了する。使用者が工程２４で輝
度設定値を変更した場合、工程２５に進み、変更した輝
度設定値により前記方法において制御信号ＩＮ１及びＩ
Ｎ２が設定され、必要な輝度に調整する抵抗セット１７
から入力されるA/Dコンバータ１５の抵抗が変わる。工
程２５の完了後、工程２６に進み、輝度設定値がＣＭＯ
Ｓに送られ保存された後にこの流れが終了する。
いては工程２４で決定される。輝度設定値を変更しない
場合、この制御流れは終了する。使用者が工程２４で輝
度設定値を変更した場合、工程２５に進み、変更した輝
度設定値により前記方法において制御信号ＩＮ１及びＩ
Ｎ２が設定され、必要な輝度に調整する抵抗セット１７
から入力されるA/Dコンバータ１５の抵抗が変わる。工
程２５の完了後、工程２６に進み、輝度設定値がＣＭＯ
Ｓに送られ保存された後にこの流れが終了する。
【００２０】前記実施例では四段階のみの輝度で説明し
た。同様の手段で、選別器１０及び抵抗器セット１７の
抵抗器における交互接続式回路の数を増加することによ
り、複数段階の輝度調整が実現できる。さらには、前記
実施例は輝度調整のみが説明されている。同様に、この
方法はコントラストの制御調整にも適用可能である。
た。同様の手段で、選別器１０及び抵抗器セット１７の
抵抗器における交互接続式回路の数を増加することによ
り、複数段階の輝度調整が実現できる。さらには、前記
実施例は輝度調整のみが説明されている。同様に、この
方法はコントラストの制御調整にも適用可能である。
【００２１】第一制御信号ＩＮ１及び第二制御信号ＩＮ
２は、複数段階の制御調整を実現させるため、多目的出
入力（ＧＰＩＯ）インターフェースに二つのピンを占有
するのみである。従って、限られたパネル面積におい
て、ハードウェア要件である調整ノブを減少することが
できる。
２は、複数段階の制御調整を実現させるため、多目的出
入力（ＧＰＩＯ）インターフェースに二つのピンを占有
するのみである。従って、限られたパネル面積におい
て、ハードウェア要件である調整ノブを減少することが
できる。
【００２２】本発明では好ましい実施例を前述の通り開
示したが、これらは決して本発明に限定するものではな
く、当該技術を熟知する者なら誰でも、本発明の精神と
領域を脱しない範囲内で各種の変動や潤色を加えること
ができ、従って本発明の保護範囲は特許請求の範囲で指
定した内容を基準とする。
示したが、これらは決して本発明に限定するものではな
く、当該技術を熟知する者なら誰でも、本発明の精神と
領域を脱しない範囲内で各種の変動や潤色を加えること
ができ、従って本発明の保護範囲は特許請求の範囲で指
定した内容を基準とする。
【００２３】
【発明の効果】要約して、本発明では、第一制御信号Ｉ
Ｎ１及び第二制御信号ＩＮ２により多様な入力抵抗をA/
Dコンバータ１５に備えさせるとき、選別器１０は抵抗
器セット１７を制御する。第一制御信号ＩＮ１及び第二
制御信号ＩＮ２は、複数段階の制御調整を実現させるた
め、多目的出入力（ＧＰＩＯ）インターフェースに二つ
のピンを占有するのみである。従って、限られたパネル
面積において、ハードウェア要件である調整ノブを減少
することができる一方、輝度または映像表示装置のコン
トラストの複数段階による調整効果が実現できる。
Ｎ１及び第二制御信号ＩＮ２により多様な入力抵抗をA/
Dコンバータ１５に備えさせるとき、選別器１０は抵抗
器セット１７を制御する。第一制御信号ＩＮ１及び第二
制御信号ＩＮ２は、複数段階の制御調整を実現させるた
め、多目的出入力（ＧＰＩＯ）インターフェースに二つ
のピンを占有するのみである。従って、限られたパネル
面積において、ハードウェア要件である調整ノブを減少
することができる一方、輝度または映像表示装置のコン
トラストの複数段階による調整効果が実現できる。
【図１】本発明であるディスプレイ調節装置の好ましい
実施例による回路を説明する線図である。
実施例による回路を説明する線図である。
【図２】ＰＣに適用されるディスプレイ調節装置の制御
を説明する流れ図である。
を説明する流れ図である。
１０ 選別器 １１〜１４ Ｄ型交互接続式回路 １５ A/Dコンバータ １６ 映像表示装置 １７ 抵抗器セット Ｍ１〜Ｍ４ Ｎ型トランジスタ Ｒ１〜Ｒ７ 抵抗器 Ｃ１ コンデンサ ＩＮ１ 第一制御信号 ＩＮ２ 第二制御信号
Claims (14)
- 【請求項１】 第一制御信号及び第二制御信号に応じて
論理パターンを発生する選別器と、前記論理パターンに
応じて入力抵抗を変更する抵抗器セットと、前記入力抵
抗に応じてディスプレイの制御調整を行うA/Dコンバー
タと、からなることを特徴とする、ディスプレイ調整装
置。 - 【請求項２】 前記選別器は、直列に接続されループ状
に形成される複数の交互接続式回路を含む請求項１に記
載のディスプレイ調整装置。 - 【請求項３】 複数のスイッチをさらに含み、前記スイ
ッチはそれぞれオンオフ状況を備えており、前記スイッ
チの前記オンオフ状況はそれぞれ前記交互接続式回路の
一つに相当する出力端子によって制御される請求項２に
記載のディスプレイ調整装置。 - 【請求項４】 前記抵抗器セットは並列に接続される複
数の交互接続式回路を含み、前記抵抗器はそれぞれ前記
スイッチの一つ及び前記A/Dコンバータの一つの間を接
続する請求項３に記載のディスプレイ調整装置。 - 【請求項５】 前記第一制御信号及び前記第二制御信号
はＧＰＩＯインターフェースの二つのピンを通して個々
に送信される請求項１に記載のディスプレイ調整装置。 - 【請求項６】 前記第二制御信号は遅延回路を通じて前
記選別器に到達する請求項１に記載のディスプレイ調節
装置。 - 【請求項７】 （ａ）輝度設定値に応じて第一制御信号
及び第二制御信号を発生する工程と、（ｂ）前記第一制
御信号及び前記第二制御信号に応じて論理パターンを発
生する工程と、（ｃ）前記論理パターンに応じて、抵抗
器セットを用いA/Dコンバータに入力抵抗を変更する工
程と、（ｄ）前記入力抵抗に応じて前記A/Dコンバータ
により映像表示装置を制御する工程と、からなることを
特徴とする、ディスプレイ調整装置の制御方法。 - 【請求項８】 前記第一制御信号及び前記第二制御信号
はＧＰＩＯインターフェースの二つのピンを通して個々
に送信される請求項７に記載の方法。 - 【請求項９】 前記制御工程は、前記映像表示装置の輝
度を設定することを含む請求項７に記載の方法。 - 【請求項１０】 前記輝度設定値はコンピュータのＣＭ
ＯＳに保存される請求項９に記載の方法。 - 【請求項１１】 使用者はユーザ・インターフェースを
通して前記輝度設定値を変更できる請求項９に記載の方
法。 - 【請求項１２】 前記制御工程は前記映像表示装置のコ
ントラストを設定することを含む請求項７に記載の方
法。 - 【請求項１３】 前記コントラスト設定値はコンピュー
タのＣＭＯＳに保存される請求項１２に記載の方法。 - 【請求項１４】 使用者はユーザ・インターフェースを
通して前記コントラスト設定値を変更できる請求項１２
に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW087115113A TWI223770B (en) | 1998-09-10 | 1998-09-10 | Display adjustment device for personal computer applications and control method thereof |
| TW87115113 | 1998-09-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000089713A true JP2000089713A (ja) | 2000-03-31 |
Family
ID=21631320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11257327A Pending JP2000089713A (ja) | 1998-09-10 | 1999-09-10 | パ―ソナル・コンピュ―タのディスプレイ調整装置及びその制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6340969B1 (ja) |
| JP (1) | JP2000089713A (ja) |
| TW (1) | TWI223770B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6766401B2 (en) * | 2001-04-27 | 2004-07-20 | International Business Machines Corporation | Increasing control information from a single general purpose input/output (GPIO) mechanism |
| TWI486786B (zh) * | 2012-10-05 | 2015-06-01 | Faraday Tech Corp | 隨著使用情境進行資料傳輸動態調整之方法與裝置及計算機程式產品 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5229761A (en) * | 1989-12-28 | 1993-07-20 | Casio Computer Co., Ltd. | Voltage generating circuit for driving liquid crystal display device |
| JP3324819B2 (ja) * | 1993-03-03 | 2002-09-17 | 三菱電機株式会社 | 半導体集積回路装置 |
| JP3014281B2 (ja) * | 1994-09-22 | 2000-02-28 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 同期信号分離回路、同期信号分離方法 |
| KR100209643B1 (ko) * | 1996-05-02 | 1999-07-15 | 구자홍 | 액정표시소자 구동회로 |
-
1998
- 1998-09-10 TW TW087115113A patent/TWI223770B/zh not_active IP Right Cessation
-
1999
- 1999-08-20 US US09/378,302 patent/US6340969B1/en not_active Expired - Lifetime
- 1999-09-10 JP JP11257327A patent/JP2000089713A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US6340969B1 (en) | 2002-01-22 |
| TWI223770B (en) | 2004-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3031419B2 (ja) | 半導体集積回路 | |
| JP3361925B2 (ja) | 集積回路 | |
| US20070115271A1 (en) | Source drivers having controllable output currents and related display devices and methods | |
| JP2000155550A (ja) | シフトレジスタ | |
| JPH0887364A (ja) | 半導体装置、マイクロコンピュータおよび電子機器 | |
| US20030011558A1 (en) | Integrated circuit for driving liquid crystal | |
| TW529012B (en) | Display device | |
| JP2770647B2 (ja) | 電子ディスプレイデバイス駆動回路用出力回路 | |
| EP1833043B1 (en) | Integrated circuit for driving liquid crystal | |
| JP2000089713A (ja) | パ―ソナル・コンピュ―タのディスプレイ調整装置及びその制御方法 | |
| KR101345828B1 (ko) | 쉬프트 레지스터 및 이를 이용한 게이트 구동회로 | |
| EP1622111A1 (en) | Line driver circuit for active matrix display device | |
| US7667514B2 (en) | Delay circuit and electronic device including delay circuit | |
| JPH1197998A (ja) | 出力回路 | |
| CN111951711B (zh) | 数据选择器、显示基板、显示装置和数据写入方法 | |
| JPH04168477A (ja) | 表示装置の行電極駆動回路 | |
| US20020135575A1 (en) | Liquid crystal driving power supply | |
| JP3108293B2 (ja) | 液晶駆動回路 | |
| JPH08262402A (ja) | 液晶表示駆動装置 | |
| JP3228180U (ja) | 液晶ドライバ | |
| JPH07226660A (ja) | 集積回路 | |
| JP3448493B2 (ja) | 液晶駆動集積回路 | |
| JP2001194643A (ja) | 液晶用駆動電源 | |
| JP3448495B2 (ja) | 液晶駆動集積回路 | |
| CN115064104A (zh) | 一种移位寄存器、显示面板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040722 |