JP2000075854A - 画像処理装置、およびこれを用いたディスプレイ装置 - Google Patents

画像処理装置、およびこれを用いたディスプレイ装置

Info

Publication number
JP2000075854A
JP2000075854A JP11061510A JP6151099A JP2000075854A JP 2000075854 A JP2000075854 A JP 2000075854A JP 11061510 A JP11061510 A JP 11061510A JP 6151099 A JP6151099 A JP 6151099A JP 2000075854 A JP2000075854 A JP 2000075854A
Authority
JP
Japan
Prior art keywords
image
data
reference pixel
image data
image processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11061510A
Other languages
English (en)
Inventor
Satoshi Hirotsune
聡 廣常
Tsutomu Muraji
努 連
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11061510A priority Critical patent/JP2000075854A/ja
Priority to US09/333,583 priority patent/US6756985B1/en
Priority to EP99111734A priority patent/EP0965945A1/en
Publication of JP2000075854A publication Critical patent/JP2000075854A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/04—Context-preserving transformations, e.g. by using an importance map

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】 【課題】 画像データを加工して意図する表示用のデー
タを新たに生成する場合に、従来は、高精度な演算処理
を高速で行うための処理回路を低価格で実現する。 【解決手段】 画像データを記憶するフレームメモリ１
０２と、画像データを加工する場合の参照画素座標とフ
ィルタ係数とを予め記憶する加工用メモリ３１６を有
し、この加工用メモリ３１６の参照画素座標のデータが
フレームメモリ１０２に対して画像データの読み出しア
ドレスとして、また、フィルタ係数がフィルタ３０４に
それぞれ与えられて加工された画像データを得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、画像データを加工
して意図する表示用の画像データを新たに生成する画像
処理装置、およびこれを用いて画像を表示するディスプ
レイ装置に関するものである。
【０００２】
【従来の技術】一般に、プロジェクションＴＶのような
投写型のディスプレイ装置Ｍにおいては、図７に示すよ
うに、これを基台Ｂ上に所定の仰角θでもって載置し
て、そのディスプレイ装置Ｍからの光を所定距離Ｌだけ
離れたスクリーンＳ上に投写する。
【０００３】従来、このような投写型のディスプレイ装
置Ｍとしては、ＣＲＴの光をスクリーンに直接投写する
ものが一般的であったが、近年では、液晶パネルやプラ
ズマ表示パネルといった画素構造をもつものをライトバ
ルブとして使用するものが提供されている。
【０００４】ここで、投写型のディスプレイ装置Ｍを仰
向きに設置すると、図８(a)に示すように、ディスプレ
イ装置Ｍの表示パネル上での正規の画像Ａ0が元々長方
形であっても、これをスクリーンＳ上に投写したときに
は、上辺が長い台形の歪んだ画像Ａ1となり、画像Ａ1が
見ずらくなる。
【０００５】したがって、このような画像Ａ1の歪みを
補正してスクリーンＳ上で正規の画像Ａ0が表示される
ようにする必要がある。
【０００６】これには、図８(b)に示すように、正規の
画像Ａ0を予め変形させて下辺の長い台形の画像Ａ2を得
て、これをスクリーンＳ上に投写すると正規の長方形の
画像Ａ0が表示される。
【０００７】このように、歪み補正のために、予め正規
の画像Ａ0を変形させた画像Ａ2を作成(以下、この処理
を逆補正と称する)する技術に関して、従来のＣＲＴな
どのディスプレイでは、画素構造を持たないので、偏向
コイルの磁界を変化することで画像が変形するため、逆
補正が容易であり、画像の歪み補正を比較的簡単に実施
することができる。
【０００８】しかし、液晶やプラズマなどの画素構造を
持つ表示パネルを備えた投写型のディスプレイ装置Ｍで
は、画像信号をデジタル的に画像処理しないと、逆補正
した画像Ａ2を得ることが難しい。
【０００９】ここで、図８(b)に示したように、正規の
画像Ａ0を逆補正した画像Ａ2を作成するには、たとえ
ば、ある座標位置Ｑにあるデータを他の座標位置Ｐに再
度書き直す必要がある。その場合の両座標位置Ｑ，Ｐの
関係は、投写型ディスプレイＭの仰角θや投写距離Ｌな
どの設置条件に基づく幾何学的関係を用いれば理論的に
求めることができる。
【００１０】ここで、画像データを格納するフレームメ
モリは、画素単位でしかデータを記憶することができ
ず、また、このフレームメモリから読み出される画像デ
ータを表示する表示パネルも画素構造をもつものでは、
画素単位でしかデータを表示できない。
【００１１】したがって、画像を逆補正するために、フ
レームメモリに格納されているある画素位置Ｑのデータ
を単純な理論計算でもって表示パネル上の画素位置Ｐと
対応付けた場合には、その求めた座標位置Ｐの値が小数
点以下の端数をもつことがあり、そのときには、その求
めた座標位置Ｐには表示パネル上の実際の画素が存在し
ないため、データを書き込めないことになる。
【００１２】そこで、図９に示すように、予めＰ点を表
示パネル上において実際に表示画素が存在する座標位置
として設定し、これを基準として、逆にフレームメモリ
上のＱ点の座標位置を求める。この場合、その座標位置
Ｑは、単に計算上求めた値であるから、フレームメモリ
の画素上の座標位置に常に一致するとは限らず、実際に
各画素がある座標位置Ｑ1，Ｑ2，…からずれることがあ
る。すると、この座標位置Ｑ上には実データが存在しな
いことになる。
【００１３】そこで、このような場合には、この座標位
置Ｑから周辺画素(ここでは４画素)の座標位置Ｑ1〜Ｑ4
を求め(以下、このような座標位置Ｑ1〜Ｑ4を参照画素
座標と称する)、これらの各参照画素座標Ｑ1〜Ｑ4に格
納されている実データに基づいてＱ点の座標位置のデー
タを補間処理により作成する(以下、このデータ補間処
理をフィルタリングと称する)。
【００１４】たとえば、各参照画素座標Ｑ1〜Ｑ4のデー
タをそれぞれＤ1〜Ｄ4とすると、逆補正に必要な座標位
置ＱのデータＤは、次のようにして算出される。
【００１５】 Ｄ＝a1・Ｄ1＋a2・Ｄ2＋a3・Ｄ3＋a4・Ｄ4 (１) ただし、a1〜a4はフィルタ係数(重み付け係数)で、a1＋
a2＋a3＋a4＝１である。
【００１６】そして、このフィルタリングにより座標位
置Ｑ上のデータＤが作成されると、このデータＤを座標
位置Ｐに再度書き直せば、画像を逆補正して表示するこ
とができる。
【００１７】このようなフィルタリングを全画素に対し
て行えば、表示パネル上には逆補正された画像Ａ2が得
られるため、これをスクリーンＳ上に投影すると歪みの
ない正規の画像Ａ0が投写される。
【００１８】図１０は、このような歪画像を補正する機
能を有する従来の投写型ディスプレイＭ、特にライトバ
ルブとして液晶パネルを備えた画像処理回路の構成を示
すブロック図である。
【００１９】図中、８１は入力される映像信号を画像デ
ータとしてデジタル化するＡＤコンバータ、８２は画像
データをアナログ化して出力するＤＡコンバータ、８
３，８４は画像データを格納するめたのＲＡＭ、８５は
画像データを画像処理するとともに、各部を制御するＣ
ＰＵである。
【００２０】ＲＡＭ８３，８４を一対設けているのは、
一方のＲＡＭたとえば８３にＡＤコンバータ８１からデ
ータを転送している間は、そのＲＡＭ８３にはＣＰＵ８
５がアクセスできないので、他方のＲＡＭ８４を設けて
これにアクセスすることで、見掛け上、ＡＤコンバータ
８１とＣＰＵ８５とが同時アクセスできるからである。
【００２１】この構成において、入力される映像信号
は、ＡＤコンバータ８１でデジタル化され、その画像デ
ータがＲＡＭ８３または８４に書き込まれる。
【００２２】ＣＰＵ８５は、ＲＡＭ８３または８４の画
像データを読み出し、その画像データの逆補正を行い、
この逆補正した画像データを再度ＲＡＭ８３または８４
に書き込む。そして、ＲＡＭ８３または８４から逆補正
された画像データをＤＡコンバータ８２に転送し、ＤＡ
コンバータ８２から逆補正された映像信号を出力する。
【００２３】図１１は、ＣＰＵ８５の画像処理手順を示
すフローチャートである。
【００２４】図７で示した仰角θや投写距離Ｌなどの設
置条件を予め入力する(ステップ１）。これは、ディス
プレイ装置Ｄの設置時に一回だけ行えばよい。
【００２５】次に、画素を示すポインタを初期化する
（以下、出力画素ポインタ初期化という)(ステップ
２)。
【００２６】ここでは、出力画素ポインタは、たとえば
図８に示す画像Ａ0については、そのトップライン左端
の画素からボトムライン右端の画素まで、ＴＶのラスタ
走査と同じように、１画素ずつ指定していくので、最初
は、トップライン左端の画素を指し示すように初期化さ
れる。
【００２７】続いて、出力画素ポインタの値から１フレ
ーム分の画素処理が終了したか否かを判断し、１フレー
ム分の画像処理が終了していなければ、ステップ４，５
の画像処理のルーチンに進む。なお、１フレーム分の画
像処理が終了していれば、次のフレームの表示のため
に、再度、ステップ２に戻る。
【００２８】ステップ３で、未だ１フレーム分の画像処
理が終了していないと判断された場合には、ＣＰＵ８５
は、ステップ１で入力された設置条件から、参照画素座
標とフィルタ係数とを算出する(ステップ４)。たとえ
ば、図９の例で、出力画素ポインタがＰ点の座標位置に
ある画素を指定したとすると、このときには、参照画素
座標Ｑ1〜Ｑ4とフィルタ係数a1〜a4とを算出する。
【００２９】続いて、逆補正に必要な座標位置のデータ
を、参照画素座標にあるデータに基づいて作成する。つ
まりフィルタリングを行う(ステップ５)。たとえば、図
９の例では、逆補正に必要な座標位置ＱのデータＤを、
その周辺の参照画素座標Ｑ1〜Ｑ4の各データＤ1〜Ｄ4に
基づいて、フィルタ係数a1〜a4を用いて前述の(１)式に
示すようにして演算する。
【００３０】そして、このデータＤをＲＡＭ８３または
８４上の逆補正に必要な所定の座標位置に書き直す。た
とえば、図９の例では、座標位置Ｑで得たデータＤをＰ
点の座標位置に書き込んだ後、ステップ３に戻る。
【００３１】
【発明が解決しようとする課題】上記の例では、ＣＰＵ
８５が図１１のフローチャートに示した全ての演算処理
を行うので、乗算器などを別途使用しなくても高精度な
フィルタ係数などの演算が可能で、コスト的にも有利で
ある。
【００３２】しかし、ＣＰＵ８５に演算処理の全てを負
担させると、その処理能力に限界があるので、高精細な
動画処理を行うような場合には、フレームレートが低下
して動きがスムースでなくなる。逆に、フレームレート
を確保する上では、処理対象となる画素数を少なくすれ
ばよいが、そうすると解像度が低下して画質が損なわれ
るという問題点がある。
【００３３】また、すべての演算をハードウェアで実現
すると画質の問題はなくなるものの、非常に大規模なハ
ードウェアとなってコストアップや装置の大型化を招く
ため得策でない。
【００３４】従来の投写型ディスプレイ装置の画像処理
装置は上記のような理由で画質とコストとを両立させる
ことが難しかった。
【００３５】本発明は、上記従来の問題点を解決するも
ので、画質とコストを両立させるようにすることを課題
とする。
【００３６】
【課題を解決するための手段】この課題を解決するため
に、本発明の画像処理装置は、フィルタリングに必要な
参照画素座標とフィルタ係数とを予めメモリに記憶して
おき、補正した画像を表示するときには、前記参照画素
座標に基づいて決まる画素データと前記フィルタ係数と
を用いて補正が必要なデータを演算して求めることによ
り、画質とコストの両立を図るものである。
【００３７】具体的な構成として、請求項１記載の画像
処理装置は、画像データを記憶するフレームメモリと、
前記画像データを加工する場合の参照画素座標を予め記
憶する加工用メモリを有し、この加工用メモリの前記参
照画素座標のデータが前記フレームメモリに対して画像
データの読み出しアドレスとして与えられることを特徴
としている。
【００３８】請求項２記載の画像処理装置は、請求項１
記載の構成において、前記フレームメモリから読み出さ
れる画像データをフィルタリングするフィルタを備え、
このフィルタのフィルタ係数が前記参照画素座標ととも
に前記加工用メモリに格納されていることを特徴として
いる。
【００３９】請求項３記載の画像処理装置は、請求項１
または請求項２記載の構成において、前記加工用メモリ
に格納されている前記参照画素座標と前記フィルタ係数
のいずれか一方または双方は、少なくとも１フレーム分
の画素データ生成分に必要な分だけ格納されていること
を特徴としている。
【００４０】請求項４記載の画像処理装置は、請求項１
ないし請求項３のいずれかに記載の構成において、前記
加工用メモリは、１画素の画像データ生成に対して複数
の前記参照画素座標と複数の前記フィルタ係数のどちら
か一方または双方を同時に出力することを特徴としてい
る。
【００４１】請求項５記載のディスプレイ装置は、請求
項１ないし請求項４のいずれかに記載の画像処理装置
と、この画像処理装置で画像処理された画像データを表
示するディスプレイとを具備することを特徴としてい
る。
【００４２】請求項６記載のディスプレイ装置は、請求
項５記載の構成において、前記ディスプレイは、投射型
のものであることを特徴としている。
【００４３】請求項７記載のディスプレイ装置は、請求
項５または請求項６記載の構成において、前記ディスプ
レイはドットマトリクス構造を持つことを特徴としてい
る。
【００４４】
【発明の実施の形態】＜実施形態１＞図１は本発明の実
施形態１に係り、液晶やプラズマなどの画素構造を持つ
表示パネルを備えた投写型のディスプレイ装置の画像処
理回路の部分を示すブロック図である。
【００４５】図１において、３０１はＡＤコンバータ、
１０２はフレームメモリ、３０４はフィルタ、３０５は
ＤＡコンバータ、３１６は加工用メモリとしてのＲＡ
Ｍ、３１０はＣＰＵである。
【００４６】フレームメモリ１０２は、画像データを高
速処理できるように、すなわち、画像データの並列的な
書き込み、および読み出しが行えるように、４つのブロ
ック１１１〜１１４に分かれており、各々のブロック１
１１〜１１４は、それぞれ１フレーム分の画像データが
記憶できるようになっている。
【００４７】ＲＡＭ３１６には、投写型ディスプレイ装
置をある一定の仰角θと投写距離Ｌに設定した場合の設
置条件に基づいて求まる参照画素座標とフィルタ係数の
全画素分の値が予め記憶されている。
【００４８】すなわち、ＣＰＵ３１０は、逆補正に必要
な座標位置を全画素について予め計算する。そして、そ
の座標位置の整数部から周辺画素である参照画素座標を
決定し、また、小数部からフィルタ係数を算出する。そ
して、これらの参照画素座標とフィルタ係数とをＲＡＭ
３１６に格納している。
【００４９】たとえば、図９に示した例において、直線
補間法を用いる場合、補間すべき点Ｐについて必要なデ
ータは、その周辺の４つの参照画素座標Ｑ１〜Ｑ4の各
データＤ1〜Ｄ4であり、また、フィルタ係数a1〜a4は参
照画素座標Ｑ1〜Ｑ4の小数部そのものとなる。したがっ
て、ＲＡＭ３１６からは、こうして予め求められた参照
画素座標がフレームメモリ１０２の各ブロック１１１〜
１１４に対する読み出しアドレスとして同時に供給され
ることで、それに対応するデータが読み出される。
【００５０】なお、逆補正に必要な４つのデータＤ１〜
Ｄ４は、補間すべき点Ｐに関して図９に示したように最
近傍の参照画素座標Ｑ１〜Ｑ4のデータに限るものでは
なく、補正の程度によっては、補間すべき点Ｐから数画
素分離れた位置にあるデータであってもかまわない。
【００５１】また、この実施形態１のフィルタ３０４
は、デジタルフィルタで構成されている。すなわち、こ
のフィルタ３０４は、本例の場合、前述の(１)式で示し
たような演算を行うもので、４つの乗算器４１１〜４１
４、および１つの加算器４２０からなり、各乗算器４１
１〜４１４のフィルタ係数a1〜a4がＲＡＭ３１６から与
えられるようになっている。
【００５２】次に、図１の構成の投写型のディスプレイ
装置において、画像を投写する場合の映像信号の処理動
作について説明する。
【００５３】入力される映像信号は、ＡＤコンバータ１
０１でディジタル化された後、フレームメモリ１０２に
書き込まれる。その際、各ブロック１１１〜１１４には
同じデータが同時に書き込まれる。
【００５４】フレームメモリ１０２に対する読み出しア
ドレスは、ＲＡＭ１０５から供給される。すなわち、逆
補正のための座標位置にあるデータを作成するために
は、その座標位置の周辺にある参照画素座標(４画素分)
にあるデータの読み出しが必要なため、ＲＡＭ３１６か
らは４画素分の参照画素座標のデータが読み出しアドレ
スとして各ブロック１１１〜１１４に与えられる。
【００５５】これに応じてフレームメモリ１０２の各ブ
ロック１１１〜１１４からは、この４画素分のデータが
並列的に同時に読み出されてフィルタ３０４に供給され
る。
【００５６】この場合、逆補正に必要な４つのデータＤ
１〜Ｄ４は、前述のように、補間すべき点Ｐに関して図
９に示したように最近傍の参照画素座標Ｑ１〜Ｑ4のデ
ータに限るものではなく、補正の程度によっては、補間
すべき点Ｐから数画素分離れた位置にあるデータである
場合もある。
【００５７】また、ＲＡＭ３１６からは参照画素座標に
対応するフィルタ係数も同時に読み出されてフィルタ３
０４の各乗算器４１１〜４１４に供給される。
【００５８】これにより、フィルタ３０４からは、フィ
ルタリングされたデータがＤＡコンバータ３０５に供給
されて映像信号が生成される。
【００５９】このように、この実施形態１では、演算時
間のかかる参照画素座標の計算を予め行ってＲＡＭ３１
６に格納しているので、フレームメモリ１０２かＲＡＭ
３１６の内のいずれか長い方のサイクルタイムでフィル
タリング処理される。そのため、高精細な動画の処理が
高画質に行うことができる。
【００６０】＜実施形態２＞図２は本発明の実施形態２
に係り、液晶やプラズマなどの画素構造を持つ表示パネ
ルを備えた投写型ディスプレイ装置の画像処理回路の部
分を示すブロック図であり、図１に示した実施形態１に
対応する部分には同一の符号を付す。
【００６１】この実施形態２のディスプレイ装置におけ
る画像処理回路は、フレームメモリ２０２を備えるが、
このフレームメモリ２０２は、実施形態１のように１フ
レーム分の画像データを格納する４つのブロック１１１
〜１１４が設けられておらず、全体で１フレーム分の画
像データを格納するようになっている。
【００６２】したがって、このフレームメモリ２０２に
記憶されている画像データの読み出しアドレスとなる４
つの参照画素座標のデータは、ＲＡＭ３１６から時分割
で４サイクル分出力される。なお、この実施形態２の場
合も、逆補正に必要な４つのデータＤ１〜Ｄ４は、補間
すべき点Ｐに関して図９に示したように最近傍の参照画
素座標Ｑ１〜Ｑ4のデータに限るものではなく、補正の
程度によっては、補間すべき点Ｐから数画素分離れた位
置にあるデータであってもかまわない。
【００６３】さらに、この実施形態２では、フレームメ
モリ２０２から時分割で読み出される各データを一時的
に格納するレジスタ部２０３が設けられている。このレ
ジスタ部２０３は、１画素分に相当するデータを個別に
格納する４つのレジスタ２１１〜２１４で構成されてお
り、各レジスタ２１１〜２１４の出力がフィルタ３０４
を構成する乗算器４１１〜４１４に個別に接続されてい
る。
【００６４】ＲＡＭ３１６には、投写型ディスプレイ装
置をある一定の仰角θと投写距離Ｌに設定した場合の設
置条件に基づいて求まる参照画素座標とフィルタ係数の
全画素分の値が予め登録されているなど、その他の構成
部分は、図１に示した実施形態１の場合と同様であるか
ら、詳しい説明は省略する。
【００６５】次に、図２の構成の投写型のディスプレイ
装置において、画像を投写する場合の映像信号の処理動
作について説明する。
【００６６】入力される映像信号は、ＡＤコンバータ３
０１でディジタル化された後、フレームメモリ２０２に
書き込まれる。
【００６７】フレームメモリ２０２に対する読み出しア
ドレスは、ＲＡＭ３１６から供給される。すなわち、逆
補正のための座標位置にあるデータを作成するために
は、その座標位置の周辺にある参照画素座標(４画素分)
にあるデータの読み出しが必要なため、ＲＡＭ３１６か
らは４クロックで４画素分のアドレスが順次で出力され
る。これに応じてフレームメモリ２０２からはこの４画
素分のデータが順次シリアルで読み出され、各レジスタ
２１１〜２１４に個別的に格納された後、フィルタ３０
４に供給される。
【００６８】この場合、逆補正に必要な４つのデータＤ
１〜Ｄ４は、前述のように、補間すべき点Ｐに関して図
９に示したように最近傍の参照画素座標Ｑ１〜Ｑ4のデ
ータに限るものではなく、補正の程度によっては、補間
すべき点Ｐから数画素分離れた位置にあるデータである
場合もある。
【００６９】さらに、上記と並行して、ＲＡＭ３１６か
らは、フィルタ係数も読み出されてフィルタ３０４の各
乗算器４１１〜４１４に与えられるため、このフィルタ
３０４からは、フィルタリングされたデータがＤＡコン
バータ３０５に供給されて映像信号が生成される。
【００７０】このように、この実施形態２では、実施形
態１の場合と同様、演算時間のかかる参照画素座標の計
算を予め行ってＲＡＭ３１６に格納しているので、フレ
ームメモリ２０２の４倍のサイクルタイムかＲＡＭ３１
６のサイクルタイムのいずれか長い方でフィルタリング
できる。フレームメモリ２０２にバーストアクセスが可
能なタイプを用いれば、より一層高速な画像処理が可能
であり、高精細な動画の処理が高画質に行うことができ
る。
【００７１】＜実施形態３＞図３は本発明の実施形態３
に係り、液晶やプラズマなどの画素構造を持つ表示パネ
ルを備えた投写型ディスプレイ装置の画像処理回路の部
分を示すブロック図であり、図１に示した実施形態１に
対応する部分には同一の符号を付す。
【００７２】この実施形態３のディスプレイ装置におけ
る画像処理回路は、１フレーム分の画像データを格納す
る２つのフレームメモリ３０２，３０３を備え、各フレ
ームメモリ３０２，３０３の前後には、書き込みバス切
り換え用のスイッチ３０７と読み出しバス切り換え用の
スイッチ３０８とがそれぞれ配置されている。さらに、
加工用メモリとしてのＲＯＭ３０６を備えている。
【００７３】フレームメモリ３０２，３０３を２個設け
ているのは、読み出しと書き込みが同時にできないタイ
プのＲＡＭを使用しているためで、一方が書き込み状態
の時には、他方は読み出し状態となっている。このた
め、スイッチ３０７，３０８は相補的に動作し、たとえ
ばスイッチ３０７が一方のＲＡＭ３０２(３０３)を選択
してデータ書き込みを許容するときには、スイッチ１１
０は他方のＲＡＭ３０３(３０２)を選択してデータ読み
出しを許容するようになっている。
【００７４】なお、メモリがデータの書き込み読み出し
を並行して行えるバイポートメモリのようなものでは、
メモリは一つでよく、このときにはスイッチ３０７，３
０８は省略可能である。
【００７５】ＲＯＭ３０６には、実施形態１，２でのＲ
ＡＭ３１６の場合と同様、投写型ディスプレイ装置をあ
る一定の仰角θと投写距離Ｌに設定した場合の設置条件
に基づいて求まる参照画素座標とフィルタ係数の全画素
分の値が予め登録されている。
【００７６】また、この実施形態３のフィルタ３０４も
前述の実施形態１，２の場合と同様な構成であって、図
４に示すように、４つの乗算器４１１〜４１４、および
１つの加算器４２０からなり、各乗算器４１１〜４１４
の各フィルタ係数a1〜a4はＲＯＭ３０６から与えられる
ようになっている。
【００７７】その他の構成部分は、図１に示した実施形
態１の場合と同様であるから、詳しい説明は省略する。
【００７８】次に、図３の構成の投写型のディスプレイ
装置において、画像を投写する場合の映像信号の処理動
作について説明する。
【００７９】入力される映像信号は、ＡＤコンバータ３
０１でディジタル化された後、フレームメモリ３０２ま
たは３０３に書き込まれる。
【００８０】フレームメモリ３０２，３０３は、切り換
えスイッチ３０７，３０８により、１フレームごとに書
き込み状態と読み出し状態とが切り換えられる。
【００８１】各フレームメモリ３０３，３０３に対する
読み出しアドレスは、ＲＯＭ３０６から出力される。す
なわち、逆補正のための座標位置にあるデータを作成す
るためには、その座標位置の周辺にある参照画素座標
(４画素分)にあるデータの読み出しが必要なため、ＲＯ
Ｍ３０６からは４サイクルで４画素分のアドレスが出力
され、これに応じてフレームメモリ３０２または３０３
からはこの４画素分のデータが順次読み出され、切り換
えスイッチ３０８を通ってフィルタ３０４に供給され
る。
【００８２】これと同時に、ＲＯＭ３０６からは、フィ
ルタ係数も同時に読み出されてフィルタ３０４に与えら
れるため、このフィルタ３０４からは、フィルタリング
されたデータがＤＡコンバータ３０５に供給されて表示
パネルへの映像信号が生成される。
【００８３】この実施形態３では、演算時間のかかる参
照画素座標の計算を予め行って、参照画素座標とこれに
対応するフィルタ係数とをＲＯＭ３０６に格納している
ので、ＲＯＭ３０６のアクセスタイムでフィルタリング
できる。そのため、高精細な動画の処理が画質劣化を伴
うことなく行うことができ、参照画素座標を変えるだけ
で、拡大縮小などの多様な画像変換が可能である。
【００８４】さらに、参照画素座標の計算を行う大規模
なハードウェアが必要ないため、大幅なコストダウンが
可能である。
【００８５】＜実施形態４＞図５は本発明の実施形態４
における投写型ディスプレイ装置の画像処理回路を示す
ブロック図であり、図３に示した実施形態３に対応する
部分には同一の符号を付す。
【００８６】この実施形態４の特徴は、図３の構成のＲ
ＯＭ３０６に代えて、加工用メモリとしてＲＡＭ３１６
を設けるとともに、このＲＡＭ３１６を制御するＣＰＵ
３１０がスイッチ３１２を介して接続されていることで
ある。
【００８７】ＲＡＭ３１６の構成は、実施形態１，２の
場合と同様、投写型ディスプレイ装置をある一定の仰角
θと投写距離Ｌに設定した場合の設置条件に基づいて求
まる参照画素座標とフィルタ係数の全画素分の値が予め
登録されている。
【００８８】その他の構成は、図３に示した実施形態３
の場合と同様であるから、詳しい説明は省略する。
【００８９】ＣＰＵ３１０は、図７で示したような投写
型ディスプレイ装置Ｍの仰角θや投写距離Ｌなどの設置
条件が設定されると、図１１に示したステップ１〜ステ
ップ４までの処理を事前に行って全画素について参照画
素座標とフィルタ係数とを算出し、これをスイッチ３１
２を介してＲＡＭ１１６に書き込む。
【００９０】そして、スクリーンなどに透写する場合に
は、スイッチ３１２が切り換わってＲＡＭ３１６はＣＰ
Ｕ３１０から切り離され、ＲＡＭ３１６がフレームメモ
リ３０２とフィルタ３０４に接続され、ＲＡＭ３１６か
らの参照画素座標のデータが各フレームメモリ３０２，
３０３に与えられるとともに、同じくＲＡＭ３１６から
読み出されたフィルタ係数のデータがフィルタ３０４に
与えられる。
【００９１】この実施形態４の場合も、実施形態３の場
合と同様に、演算時間のかかる参照画素座標の計算をデ
ィスプレイ装置の設置時に予め行ってＲＡＭ３１６に格
納しているので、ＲＡＭ３１６のアクセスタイムでフィ
ルタリングできる。そのため、高精細な動画の処理が画
質劣化なく行える。
【００９２】しかも、この実施形態４では、実施形態
１，２の場合と同様に、ＲＡＭ３１６を使用しているの
で、設置条件θ，Ｌを変えたような場合でも、その場で
容易に参照画素座標やフィルタ係数の内容を変更するこ
とができる。また、拡大、縮小などの多様な画像変換が
可能で柔軟に対応することができる。
【００９３】さらに、参照画素座標の計算を行う大規模
なハードウェアが必要ないため大幅なコストダウンが可
能である。
【００９４】＜実施形態５＞図６は本発明の実施形態５
における液晶投写型ディスプレイ装置の画像処理回路を
示すブロック図であり、図３に示した実施形態３に対応
する部分には同一の符号を付す。
【００９５】この実施形態５の特徴は、実施形態３の構
成と比較するとフィルタが省略されており、また、加工
用メモリとしてのＲＯＭ３０６には、逆補正に必要な座
標位置に対応する参照画素座標として実施形態３，４の
ような周辺の４画素分でなく１画素分の座標のみをそれ
ぞれ格納している。たとえば、図９において、逆補正に
必要なある一つの座標位置Ｑに対応して一つの参照画素
座標Ｑ1のデータのみを格納している。
【００９６】その他の構成は、図３に示した実施形態３
の場合と同様であるから詳しい説明は省略する。
【００９７】この実施形態５では、演算時間のかかる参
照画素座標の計算を予め行ってＲＯＭ３０６に格納して
いるので、ＲＯＭ３０６のアクセスタイムで画像処理で
きる。
【００９８】ただし、実施形態１〜４のようなフィルタ
リングを行わないため、画質は幾分劣化するが、回路構
成が簡単になる分、低コストで実現することができる。
【００９９】なお、上記の各実施形態１〜５は、投写型
のディスプレイ装置の画像処理回路において逆補正をす
る場合の動作について説明したが、本発明はこのような
投写型のディスプレイ装置の画像処理回路に限定される
ものでなく、映像信号に基づく画像データを加工して意
図する表示用の画像データを新たに生成する画像処理回
路にも広く適用可能である。
【０１００】さらに、本発明は任意の画素間の演算処理
が可能なため、画像の歪みを無くすための逆補正処理だ
けでなく、拡大処理や縮小処理にも適用可能であり、さ
らに、画像の回転、画像歪みの補正についても、高精細
な動画に対して高画質に行うことができる。
【０１０１】また、これらの各実施形態１〜５では、Ａ
Ｄコンバータ３０１およびＤＡコンバータ３０５を設け
ているが、ディジタル映像信号を取り扱う場合には、こ
れらのＡＤコンバータ３０１やＤＡコンバータ３０５は
省略可能である。
【０１０２】
【発明の効果】本発明によれば、映像信号に基づく画像
データを加工して意図する表示用の画像データを新たに
生成する画像処理装置において、画質とコストを両立で
き、かつ、画像生成のための多様な条件に対応できると
いう効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施形態１に係る投写型ディスプレイ
装置の画像処理回路の部分を示すブロック図
【図２】本発明の実施形態２に係る投写型ディスプレイ
装置の画像処理回路の部分を示すブロック図
【図３】本発明の実施形態３に係る投写型ディスプレイ
装置の画像処理回路の部分を示すブロック図
【図４】図３の回路のフィルタの具体的構成を示すブロ
ック図
【図５】本発明の実施形態４に係る投写型ディスプレイ
装置の画像処理回路の部分を示すブロック図
【図６】本発明の実施形態５に係る投写型ディスプレイ
装置の画像処理回路の部分を示すブロック図
【図７】投写型ディスプレイ装置を設置した状態を示す
図
【図８】 正規の画像と、スクリーンに投写した場合の
歪み画像と、歪みを補正するための画像との関係を示す
説明図
【図９】逆補正した画像を得るための参照画素座標の関
係を示す説明図
【図１０】従来の投写型のディスプレイ装置の画像処理
回路部分を示すのブロック図
【図１１】従来の投写型のディスプレイ装置において、
参照画素座標とフィルタ係数の演算方法のフローチャー
ト
【符号の説明】
３０１…ＡＤコンバータ、１０２，２０２，３０２，３
０３…フレームメモリ、２０３…レジスタ部、２１１〜
２１４…レジスタ、３０４…フィルタ、４１１〜４１４
…乗算器、４２０…加算器、３０５…ＤＡコンバータ、
３１６…ＲＡＭ(加工用メモリ)、３１０…ＣＰＵ。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 画像データを記憶するフレームメモリを
    有し、このフレームメモリの画像データを加工して意図
    する表示用の画像データを新たに生成する画像処理装置
    において、 前記画像データを加工する場合の参照画素座標を予め記
    憶する加工用メモリを有し、この加工用メモリの前記参
    照画素座標のデータが前記フレームメモリに対して画像
    データの読み出しアドレスとして与えられることを特徴
    とする画像処理装置。
  2. 【請求項２】 請求項１記載の画像処理装置において、 前記フレームメモリから読み出される画像データをフィ
    ルタリングするフィルタを備え、このフィルタのフィル
    タ係数が前記参照画素座標とともに前記加工用メモリに
    格納されていることを特徴とする画像処理装置。
  3. 【請求項３】 請求項１または請求項２記載の画像処理
    装置において、 前記加工用メモリに格納されている前記参照画素座標と
    前記フィルタ係数のいずれか一方または双方は、少なく
    とも１フレーム分の画素データ生成分に必要な分だけ格
    納されていることを特徴とする画像処理装置。
  4. 【請求項４】 請求項１ないし請求項３のいずれかに記
    載の画像処理装置において、 前記加工用メモリは、１画素の画像データ生成に対して
    複数の前記参照画素座標と複数の前記フィルタ係数のど
    ちらか一方または双方を同時に出力することを特徴とす
    る画像処理装置。
  5. 【請求項５】 請求項１ないし請求項４のいずれかに記
    載の画像処理装置と、この画像処理装置で画像処理され
    た画像データを表示するディスプレイとを具備すること
    を特徴とするディスプレイ装置。
  6. 【請求項６】 請求項５記載のディスプレイ装置におい
    て、 前記ディスプレイは、投射型のものであることを特徴と
    するディスプレイ装置。
  7. 【請求項７】 請求項５または請求項６記載のディスプ
    レイ装置において、 前記ディスプレイはドットマトリクス構造を持つことを
    特徴とするディスプレイ装置。
JP11061510A 1998-06-18 1999-03-09 画像処理装置、およびこれを用いたディスプレイ装置 Pending JP2000075854A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11061510A JP2000075854A (ja) 1998-06-18 1999-03-09 画像処理装置、およびこれを用いたディスプレイ装置
US09/333,583 US6756985B1 (en) 1998-06-18 1999-06-15 Image processor and image display
EP99111734A EP0965945A1 (en) 1998-06-18 1999-06-17 Image processor and image display

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP17111698 1998-06-18
JP10-171116 1998-06-18
JP11061510A JP2000075854A (ja) 1998-06-18 1999-03-09 画像処理装置、およびこれを用いたディスプレイ装置

Publications (1)

Publication Number Publication Date
JP2000075854A true JP2000075854A (ja) 2000-03-14

Family

ID=26402552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11061510A Pending JP2000075854A (ja) 1998-06-18 1999-03-09 画像処理装置、およびこれを用いたディスプレイ装置

Country Status (3)

Country Link
US (1) US6756985B1 (ja)
EP (1) EP0965945A1 (ja)
JP (1) JP2000075854A (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7352913B2 (en) 2001-06-12 2008-04-01 Silicon Optix Inc. System and method for correcting multiple axis displacement distortion
JP2003216130A (ja) * 2002-01-28 2003-07-30 Nec Viewtechnology Ltd ひずみ補正機能を備えた投写型表示装置
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
JP2005210418A (ja) * 2004-01-22 2005-08-04 Sanyo Electric Co Ltd 画像処理装置、画像処理方法、画像処理プログラム
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
US20140111567A1 (en) 2005-04-12 2014-04-24 Ignis Innovation Inc. System and method for compensation of non-uniformities in light emitting device displays
US8576217B2 (en) 2011-05-20 2013-11-05 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9275579B2 (en) 2004-12-15 2016-03-01 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US10013907B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
CA2496642A1 (en) 2005-02-10 2006-08-10 Ignis Innovation Inc. Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming
US8175168B2 (en) 2005-03-18 2012-05-08 Sharp Laboratories Of America, Inc. Methods and systems for picture up-sampling
CA2518276A1 (en) 2005-09-13 2007-03-13 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
CA2669367A1 (en) 2009-06-16 2010-12-16 Ignis Innovation Inc Compensation technique for color shift in displays
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
US10996258B2 (en) 2009-11-30 2021-05-04 Ignis Innovation Inc. Defect detection and correction of pixel circuits for AMOLED displays
CA2692097A1 (en) 2010-02-04 2011-08-04 Ignis Innovation Inc. Extracting correlation curves for light emitting device
US10163401B2 (en) 2010-02-04 2018-12-25 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US9881532B2 (en) 2010-02-04 2018-01-30 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
US10176736B2 (en) 2010-02-04 2019-01-08 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US9530349B2 (en) 2011-05-20 2016-12-27 Ignis Innovations Inc. Charged-based compensation and parameter extraction in AMOLED displays
EP2715710B1 (en) 2011-05-27 2017-10-18 Ignis Innovation Inc. Systems and methods for aging compensation in amoled displays
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
JP5907031B2 (ja) * 2012-09-28 2016-04-20 ソニー株式会社 投影装置、投影方法、プログラム、及び電子機器
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9830857B2 (en) 2013-01-14 2017-11-28 Ignis Innovation Inc. Cleaning common unwanted signals from pixel measurements in emissive displays
DE112014002086T5 (de) 2013-04-22 2016-01-14 Ignis Innovation Inc. Prüfsystem für OLED-Anzeigebildschirme
CA2900170A1 (en) 2015-08-07 2017-02-07 Gholamreza Chaji Calibration of pixel based on improved reference values
CA2908285A1 (en) 2015-10-14 2017-04-14 Ignis Innovation Inc. Driver with multiple color pixel structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04190391A (ja) 1990-11-26 1992-07-08 Fuji Xerox Co Ltd 画像処理装置
JP3200873B2 (ja) * 1990-11-30 2001-08-20 ミノルタ株式会社 画像処理装置
JPH06176140A (ja) 1992-12-04 1994-06-24 Kubota Corp 画像処理装置
DE69433031T2 (de) 1993-01-22 2004-04-22 Olympus Optical Co., Ltd. Bildprozessor
US5892518A (en) * 1995-07-28 1999-04-06 Matsushita Electric Industrial Co., Ltd. Image generating apparatus with pixel calculation circuit including texture mapping and motion compensation
EP0777198A1 (en) 1995-11-30 1997-06-04 Victor Company Of Japan, Limited Image processing apparatus

Also Published As

Publication number Publication date
EP0965945A1 (en) 1999-12-22
US6756985B1 (en) 2004-06-29

Similar Documents

Publication Publication Date Title
JP2000075854A (ja) 画像処理装置、およびこれを用いたディスプレイ装置
US6339434B1 (en) Image scaling circuit for fixed pixed resolution display
US6366292B1 (en) Scaling method and apparatus for a flat panel display
CN100380944C (zh) 图像转换设备、图像转换方法和图像投影设备
JP2007143173A (ja) キーストーン歪みを防止する方法および装置
JPH1011009A (ja) 映像信号の処理装置及びこれを用いた表示装置
KR20010074966A (ko) 디지탈 비디오 처리 유니트
JP2008116812A (ja) 表示装置、プロジェクタおよび表示方法
KR20030064657A (ko) 왜곡 보정 기능을 갖는 투사형 표시 장치
JP4296842B2 (ja) 画像投射装置、画像処理装置およびその方法
JP4737852B2 (ja) 画像処理装置および画像表示装置
JP2005208413A (ja) 画像処理装置及び画像表示装置
JP2005012407A (ja) 画像投射装置および画像処理方法
JP2004129212A (ja) 画像投射装置および画像変換方法
JPH0737079A (ja) 画像歪み補正方法及び装置
JP2006005549A (ja) 画像投射装置、画像処理装置および画像処理方法
JPH09247593A (ja) 液晶プロジェクタの歪み補正装置
JP3692940B2 (ja) 台形歪み補正装置
WO2012060271A1 (ja) 画像処理方法、画像処理装置及び撮像装置
JP2005346044A (ja) 画像信号処理回路および画像表示装置
JP2005033271A (ja) 画像処理装置およびその方法、ならびに、画像投射装置
JP5413265B2 (ja) 画像表示装置およびプロジェクター
JP2003125318A (ja) 画像処理装置およびディスプレイ装置
JP2990642B2 (ja) 画像処理方法及び装置
JPH04349496A (ja) 画像処理装置及びその方式

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040309