JP4737852B2 - 画像処理装置および画像表示装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、被表示画像の画素数を表示画像の画素数に変換して出力する画像処理技術に係わり、特に、液晶表示装置やプロジェクタ等においての、入出力画像の解像度変換や台形歪み等の処理を効率的に行うのに好適な画像処理装置および画像表示装置に関するものである。
【０００２】
【従来の技術】
近年、ディスプレイの薄型化、大型化のニーズは急速に高まってきており、液晶等を用いた画像表示装置が急速に普及している。特に液晶やＤＭＤ（Digital Micromirror Device）等を空間変調素子として用いたプロジェクタの普及がめざましい。
【０００３】
これらのディスプレイは固有の表示画素数を有するので、例えば、異なった画素数の入力画像を表示しようとする場合には、入力画素数をディスプレイ固有の画素数に合わせるべく「解像度変換」が必要になる。
【０００４】
また、入力画像の一部分を表示画面全体に拡大表示する「ズーム機能」を持つディスプレイでは、仮に入力画像の画素数がディスプレイの画素数と一致していても、ズーム機能を使用する場合に解像度変換機能が必要になる。
【０００５】
さらにプロジェクタにおいては、スクリーンに対して斜め方向から投射する場合が多く、そのような場合、画面が台形状に歪むという問題がある。それを解決するために、予め投射される画像を逆台形状に歪ませて、スクリーン面で歪みのない投射画像を得る台形歪み補正技術が一般的に用いられている。
【０００６】
例えば、特開平８−９８１１９号公報には、プロジェクタの台形歪み補正技術に関するものとして、スクリーンに対して斜めに投射した場合に生じる歪み量を厳密に計算し、それを補正するための逆歪み画像を求め、この逆歪み画像の各画素の元の画像に対応する位置を座標データとして求め、そして元の画像の隣接する画素値に基き、逆歪み画像の各画素値を決定しようとする技術が記載されている。
【０００７】
この技術では、座標データの計算に要する時間が問題になる。すなわち、この技術では、複雑な式に基く計算を、次々に入力される動画像に対して逐一行なうためには、極めて高速度の処理能力が要求され、実現しようとすると非常に高価なものになってしまい、殆どのプロジェクタには実質的に実現不可能である。
【０００８】
特開平８−９８１１９号公報には、このような問題を回避することを目的とした技術も記載されている。すなわち、可変パラメータを投射角度θに限定して他のパラメータは全て固定とし、そのθの値も何段階かに限定し、各θの値について決定されるデータを予めＲＯＭに記憶しておくことで計算を簡略しようというものである。
【０００９】
しかしながら、このような技術では、θ以外のパラメータで例えばスクリーンまでの投射距離Ｌや垂直投射時（θ＝０）における画面の垂直方向高さＶmなどは固定となってしまうので、可搬性があり任意の場所に投射することが可能なプロジェクタであっても自由に投射距離を設定することができなかったり、光学ズーム機能があってもそれを使って画面の大きさを自由に設定することもできず、実質的にこれらのプロジェクタには適用できないという問題が生じる。
【００１０】
また、例えば、特開平１０−３１９８９８号公報には、解像度変換に関わる技術が記載されている。すなわち、水平方向と垂直方向について各々独立に、入力画素数と出力画素数の最小公倍数を利用して各画素の位置を整数で表わせるようにした座標系を生成し、入力画像に対応する各出力画素の位置を座標データとして求め、隣接する入力画像の画素値に基き、出力画像の各画素値を決定しようとするものである。
【００１１】
しかし、この技術では、確かに座標データについては、二つのカウンタを利用して比較的簡単に得ることができるが、その後の出力画像の各画素値を求める計算に負荷がかかり、上述の特開平８−９８１１９号公報に記載の技術における高速処理能力に起因するコスト面での問題が、本技術においても生じる。
【００１２】
すなわち、この技術では、線形補間法によって出力画像の各画素値を求めようとしているが、線形補間法では、図２に示すように、任意の表示画素の値「Ｓｘｙ」は、隣接する被表示画素値「Ｓ００」〜「Ｓ１１」と、これらの間の基準化された座標データｘ１〜ｘ２およびｙ１〜ｙ２を用いて、「Ｓｘｙ＝（Ｓ００・ｘ２・ｙ２）＋（Ｓ１０・ｘ１・ｙ２）＋（Ｓ０１・ｘ２・ｙ１）＋（Ｓ１１・ｘ１・ｙ１）」の式に基づき求めるのに対して、当技術では最小公倍数を用いた座標データになっているので、それらを、基準化された座標データに変換する計算がさらに加わる。この計算には除算を要するため計算が複雑になり、結局は高速度の処理能力が必要となる。
【００１３】
【発明が解決しようとする課題】
解決しようとする問題点は、従来の技術では、例えば、プロジェクタの台形歪み補正や液晶表示装置（ＬＣＤ）などにおける入力画像に対する解像度変換等を、実用的に行うことができない点である。
【００１４】
本発明の目的は、これら従来技術の課題を解決し、例えば、プロジェクタや液晶表示装置（ＬＣＤ）の性能および品質を向上させることを可能とする画像処理装置および画像表示装置を提供することである。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、本発明の画像処理装置および画像表示装置は、投射距離や角度等パラメータの値が変わると、その都度、座標生成手段によって演算を行い、新しい変換処理用のデータを生成するが、生成した変換処理用データはメモリに変換テーブルとして記憶する。これにより、通常の画像変換表示時は、単に、この変換テーブルからデータを順次読み出すだけで良く、高速の処理能力を必要としないので、例えば、プロジェクタに適用することにより、厳密な計算に基く台形歪み補正など複雑な処理を必要とする場合でも通常の処理速度で十分に対応でき、しかもあらゆる表示条件にも柔軟に対応できる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を、図面により詳細に説明する。
【００１７】
図１は、本発明に係る画像処理装置および画像表示装置の構成例を示すブロック図である。
【００１８】
図１においては、液晶パネル（図示省略）を用いた画像表示装置の信号処理系の構成例を概略的に示しており、図中一点鎖線で囲まれた画像処理回路１が本発明の画像処理装置に対応する。尚、画像表示装置としては、例えば通常の液晶表示装置でも良く、また、液晶プロジェクタでも良い。
【００１９】
図１において、Ｒｉ、ＧｉおよびＢｉはそれぞれＲ（ｒｅｄ）、Ｇ（ｇｒｅｅｎ）およびＢ（ｂｌｕｅ）のアナログ画像信号入力である。またＶｉおよびＨｉはそれぞれ、入力画像信号に対応する垂直および水平の同期信号である。
【００２０】
アナログＩ／Ｆ回路６は、ＰＬＬ（Phase Locked Loop）回路を含み、水平同期信号Ｈｉから入力画像信号の同期クロックＲＣＫを再生出力すると共に、アナログ画像信号Ｒｉ、ＧｉおよびＢｉを増幅後、同期クロックＲＣＫに同期してＡ／Ｄ変換器にてそれぞれデジタル信号ＤＲｉ、ＤＧｉおよびＤｂｉに変換して出力する。
【００２１】
デジタルＩ／Ｆ回路７は、１垂直期間内の水平同期信号パルス数をカウントすることにより走査線数を検知し、同期信号ＲＣＫとデジタル化された入力画像信号出力とから１水平期間内の有効画素数を検知することで、入力画面サイズを検知／出力（信号ＳＩＺＥ）すると共に、１水平期間中の有効画素入力期間を検知して、次のフレームメモリ２への書き込み制御信号Ｗおよび書き込みアドレスＷＡＤを生成出力する。
【００２２】
フレームメモリ２は、デジタル化された入力画像信号を、書き込み制御信号Ｗに従い、指定されたアドレスＷＡＤに、同期信号ＲＣＫに同期して順次書き込む。フレームメモリ２は後述するＣＰＵからの読み出しアドレスＲＡＤによって、前述の書き込み系とは非同期に読み出しが可能なデュアルポート機能を持つメモリである。
【００２３】
座標生成回路３は、通常は入力画面サイズ信号ＳＩＺＥに基き、内部に被表示画像の座標系を作成すると共に、水平方向および垂直方向の読み出しアドレスＨＲＡＤおよびＶＲＡＤを生成するが、リモコン等（図示省略）からの外部操作による指示信号ＯＰＲによって画面の一部をズームして表示する指示が与えられた場合には、それに従った被表示画像の座標系および水平方向／垂直方向の読み出しアドレスＨＲＡＤ／ＶＲＡＤを生成する。
【００２４】
さらに、座標生成回路３は、１ライン分の読み出しが終了する毎に信号ＨＦＵＬを「１」にする。また後述する変換処理回路４からの信号ＣＴＬＲＦＤが「０」になると、その時点のＨＲＡＤおよびＶＲＡＤの値をホールドする。
【００２５】
また、座標生成回路３は、当該画像表示装置の表示解像度に基く表示画像の座標系を内部に作成しており、各表示画素を被表示画像の座標系にマッピングして変換処理データＷＤを生成する。但しプロジェクタの場合では、先の指示信号ＯＰＲによって台形歪み補正の指示が与えられても良く、その場合は、表示画像の座標系は指示に基き変更される。
【００２６】
座標生成回路３で生成されたデータＷＤは、専用のメモリに、書き込みアドレスＷＡＤおよび書き込み制御信号ＷＴに従って順次書き込まれ、変換テーブル５が作成される。また、座標生成回路３は、ズームや歪み補正の指示信号が入力される毎にデータを生成／出力して変換テーブル５を更新する。
【００２７】
このような座標生成回路３による座標生成処理動作を、図２〜図４を用いて説明する。
【００２８】
図２は、被表示画素と表示画素の座標関係を示した第１の説明図であり、図３は、表示画素に対するテーブルデータフォーマット例を示す説明図、図４は、被表示画素と表示画素の座標関係を示した第２の説明図である。
【００２９】
図２においては、従来技術でも述べた表示画素Ｓｘｙと、それに隣接する被表示画素Ｓ００〜Ｓ１１との座標関係を示しており、図３では、表示画素Ｓｘｙに対するテーブルデータフォーマットを示し、図４では、表示画素と被表示画素との全体的な座標関係、すなわち、マッピング状態を示している。
【００３０】
図２における任意の表示画素の値「Ｓｘｙ」は、隣接する被表示画素値「Ｓ００」〜「Ｓ１１」と、これらの間の基準化された座標データ「ｘ１」〜「ｘ２」および「ｙ１」〜「ｙ２」を用いて、「Ｓｘｙ＝（Ｓ００・ｘ２・ｙ２）＋（Ｓ１０・ｘ１・ｙ２）＋（Ｓ０１・ｘ２・ｙ１）＋（Ｓ１１・ｘ１・ｙ１）」の式に基づき求められる。
【００３１】
図１の座標生成回路３は、基本的には、入力信号から検知されたサイズを持つ入力画像を被表示画像としてその座標系を生成し、それに、ディスプレイの解像度から決まっている表示画像の各画素（表示画素）をマッピングする。そのマッピングの一例が図４に示すものであり、このようにマッピングすることにより、各表示画素について、図２に示すような隣接被表示画素が一義的に決定できる。
【００３２】
各表示画素のデータは、その配列通りにアドレス空間を持つメモリに記憶することにより、図１の変換テーブル５を作成することができる。例えば、水平方向アドレスM、垂直方向アドレスNに記憶されているデータが、表示画像のNライン目のM番目の表示画素に対応する変換テーブルデータとなる。
【００３３】
図３におけるΔｘおよびΔｙは、それぞれ水平（ｘ）方向および垂直（ｙ）方向において、一つ前のデータにおける画素Ｓ００の位置に対する本データの対応する画素Ｓ００の差分位置データであり、「ｘ１」および「ｙ１」は、図２に示す通りの表示画素Ｓｘｙの座標データである。
【００３４】
また、図３における識別ビットは、当該データに対応する表示画素が非有効表示画素であるかどうか示すビットであり、ここでは、この識別ビットが「１」のとき、当該データに対応する表示画素が非有効表示画素であるとする。
【００３５】
図１における座標生成回路３では、ズームや歪み補正の指示信号などが入力される毎にデータを生成／出力して変換テーブル５を更新する。例えば、既存のプロジェクタでは、台形歪み補正用のボタンやズーム制御ボタンが装備されており、ユーザがそれらのボタンを押下する毎に段階的に、台形歪み補正量またはブーム倍率が変わるものが一般的であり、各段階での台形歪み補正量あるいはズーム倍率を、被表示画像座標生成のためのパラメータとして記憶しておき、ボタンが押下されるたびに、そのパラメータを順次に変えて計算し直すことで変換テーブルの更新を行う。
【００３６】
図１において、変換処理回路４は、読み出しアドレスＲＴＡＤを生成出力して、上述のマッピングデータを有する変換テーブル５からデータＴＤを順次読み出し、対応する表示画素に隣接する４つの被表示画素データと距離データから、式「Ｓｘｙ＝（Ｓ００・ｘ２・ｙ２）＋（Ｓ１０・ｘ１・ｙ２）＋（Ｓ０１・ｘ２・ｙ１）＋（Ｓ１１・ｘ１・ｙ１）」に基づき、この表示画素の値を算出し、出力する（画素データＲo２，Ｇo２，Ｂo２）。例えば、表示画素の値が輝度データであれば、黒画素に対して最小値（ゼロ）が、また、白画素であれば最大値が求められる。
【００３７】
尚、画素データ「Ｒo２」、「Ｇo２」および「Ｂo２」と共に、この画素の表示画像上でのアドレスデータＤＡＤも同期して出力する。尚、この変換処理回路４については後で詳しく述べる。
【００３８】
変換処理回路４から出力された画素データ（Ｒo２，Ｇo２，Ｂo２）は、ガンマ補正回路８に入力され、表示パネルの特性に合わせて補正された後（Ｒo３，Ｇo３，Ｂo３）、Ｄ／Ａ変換回路９においてアナログ信号ＡＲo、ＡＧoおよびＡＢoに変換される。
【００３９】
そして、アナログの画像信号（ＡＲo，ＡＧo，ＡＢo）は、Ｓ＆Ｈ回路（サンプル＆ホールド回路）１０において並列化されて（Ｒo，Ｇo，Ｂo）、液晶駆動回路１１に入力される。
【００４０】
液晶駆動信号発生回路１２は、変換処理回路４からのアドレスデータＤＡＤに基き、液晶パネル駆動に必要な制御信号ＬＣＤＣを生成して液晶駆動回路１１に出力する。
【００４１】
次に、変換処理回路４の詳細を図５を用いて説明する。
【００４２】
図５は、図１における変換処理回路の構成例を示すブロック図である。
【００４３】
図５においては、図１における変換処理回路４の構成を、フレームメモリ２から読み出される画素データ「Ｒo１」、「Ｇo１」および「Ｂo１」のうちの「Ｒo１」についてのみ概略的に示したものである。画素データ「Ｇo１」および「Ｂo１」についても全く同様である。
【００４４】
また、図５においては、３ライン分のラインバッファ（１）４ａ〜（３）４ｃが設けられている場合を例としている。これは、上述の式（「Ｓｘｙ＝（Ｓ００・ｘ２・ｙ２）＋（Ｓ１０・ｘ１・ｙ２）＋（Ｓ０１・ｘ２・ｙ１）＋（Ｓ１１・ｘ１・ｙ１）」）で示される演算処理に必要な隣接被表示画素データ２ライン分よりも１ライン多い。
【００４５】
ここでラインバッファ（１）４ａは、図１のフレームメモリ２から出力される画素データ「Ｒo１」を順次取り込み、１ライン分を同時に出力するシフトレジスタ構成になっており、ラインバッファ（２）４ｂおよびラインバッファ（３）４ｃは、並列に入力される１ライン分の画素データをラッチして次段に出力する構成になっているものとする。
【００４６】
すなわち、ラインバッファ（１）４ａは、１ライン分の画素データを取り込んだ後に入力されるＨＦＵＬ＝「１」で自らを初期化し、また、次のラインから同様にデータの取り込みを順次行なう。但し、後述する信号ＣＴＬＲＦＤが「０」のときはその時点の状態をホールドする。
【００４７】
一方、ラインバッファ（２）４ｂおよびラインバッファ（３）４ｃは、ＨＦＵＬ＝「１」で、前段から入力される１ライン分の画素データを同時に取り込み、出力する。このようにして画素データが１ライン分ずつ順次シフトして保持される。
【００４８】
水平累算器４ｄおよび垂直累算器４ｅは、図１の変換テーブル５から読み出されるデータ中のそれぞれΔｘおよびΔｙの値を順次累算し、その結果ＡＨおよびＡＶを出力する。
【００４９】
セレクタ４ｆは、ラインバッファ（２）４ｂおよびラインバッファ（３）４ｃからの出力「Ｓｘ１」および「Ｓｘ０」の各々について、隣接する２画素データの組み合わせ（Ｓ０１、Ｓ１１）および（Ｓ００、Ｓ１０）を水平累算器４ｄの出力ＡＨに基き選択して出力する。
【００５０】
比較回路４ｇは、垂直累算器４ｅの出力ＡＶと、図１の座標生成回路３からの現在読み出されているラインアドレスＶＲＡＤを比較し、一致すると、信号ＭＴＣＨを「１」にする。これはラインバッファ（２）４ｂおよびラインバッファ（３）４ｃへの画素データの取り込みが終了した時点に一致し、演算処理に必要な２ライン分のデータが保持されたことを意味し、演算処理が開始される。
【００５１】
距離データテーブル４ｈは、図１の変換テーブル５から読み出されるデータＴＤ中の「ｘ１」および「ｙ１」の値から「ｘ２」および「ｙ２」の値を読み出し、「ｘ１」および「ｘ２」と共に出力する。
【００５２】
演算回路４ｉは、比較回路４ｇからの信号ＭＴＣＨが「１」になると上述の式（「Ｓｘｙ＝（Ｓ００・ｘ２・ｙ２）＋（Ｓ１０・ｘ１・ｙ２）＋（Ｓ０１・ｘ２・ｙ１）＋（Ｓ１１・ｘ１・ｙ１）」）に基く演算を行なう加算器と乗算器の組み合わせ回路である。
【００５３】
この演算回路４ｉでは、演算が終了すると、結果「Ｒo２」を出力すると共に信号ＦＩＮを「１」にする。ここでデータＴＤ中の識別ビットが「１」の場合は、「Ｓ００」〜「Ｓ１１」の如何に関わらず出力「Ｒo２」は黒表示に相当する値になる。
【００５４】
水平カウンタ４ｊおよび垂直カウンタ４ｋはそれぞれ、図１の変換テーブル５の読み出しアドレスＲＴＡＤの水平方向読み出しアドレス部ＨＲＴＡＤ、および、垂直方向読み出しアドレス部ＶＲＡＴＤを生成出力するカウンタである。
【００５５】
水平カウンタ４ｊは、演算回路４ｉの出力信号ＦＩＮが「１」になる毎にカウントアップ動作を行ない、１ライン分のカウントを終了すると出力ＨＦＵＬ（２）を「１」にする。
【００５６】
また、垂直カウンタ４ｋは、水平カウンタ４ｊからの出力信号ＨＦＵＬ（２）と演算回路４ｉの出力信号ＦＩＮとが同時に「１」になるタイミングでカウントアップし、１フレーム分のカウントを終了すると信号ＶＦＵＬ（２）を「１」にする。
【００５７】
水平カウンタ４ｊからの出力信号ＨＦＵＬ（２）が「１」になると、水平カウンタ４ｊおよび水平累算器４ｄはリセットされる。また、垂直カウンタ４ｋの出力信号ＶＦＵＬ（２）が「１」になると、垂直カウンタ４ｋおよび垂直累算器４ｅがリセットされる。
【００５８】
制御回路４ｌは、比較回路４ｇの出力信号ＭＴＣＨが「１」で、且つ、図１のフレームメモリ２からの１ライン分のデータ読み出しが終了して座標生成回路３の出力信号ＨＦＵＬが「１」になった場合には、ラインバッファ（２）４ｂおよびラインバッファ（３）４ｃに保持されているデータを保護するためにＣＴＬＲＦＤを「０」にして、図１のフレームメモリ２からのデータ読み出しおよびラインバッファ（１）４ａへのデータの取り込みを中断させる。
【００５９】
また、制御回路４１は、比較回路４ｇの出力信号ＭＴＣＨが「０」になると信号ＣＴＬＲＦＤを「１」にして動作を再開させる。
【００６０】
ラッチ回路４ｍは、演算回路４ｉからの出力信号ＦＩＮに同期して、図１の変換テーブル５からのアドレス信号ＲＴＡＤを取り込んで、出力画素データ「Ｒo２」と同期して出力する（ＤＡＤ）。
【００６１】
以上、図１〜図５を用いて説明したように、本例の画像処理装置および画像表示装置では、例えばプロジェクタについて言うと、投射距離や角度等パラメータの値が変わっても、その都度、座標生成回路３によって演算して、新しいデータを生成するが、このように生成したデータはメモリに記憶して変換テーブル５を作成するので、通常の画像表示時は単にこの変換テーブル５からデータを順次読み出すだけで、画素数の変換および画素値の算出ができ、高速の処理能力を必要としない。
【００６２】
これにより、プロジェクタにおいて、厳密な計算に基く台形歪み補正など複雑な処理を必要とする場合でも、通常の処理速度で十分に対応でき、しかもあらゆる表示条件にも柔軟に対応できる。
【００６３】
また、本例では、各表示画素に対して隣接する被表示画素は一義的に決まっていることに着目し、例えば図２において表示画素Ｓｘｙに対する隣接被表示画素の位置データとしてＳ００、距離データとしてｘ１およびｙ１だけを記憶する。これによってデータ線数を必要最低限にすることができ、回路の小型化を図ることができる。
【００６４】
また、本例では、図３で示すように、変換テーブル５に記憶する画素の位置データとして、一つ前に読み出されたデータに対する差分値とする。このことにより、飛躍的にデータ線数を削減することができ、回路の大幅な小型化が図られる。例えば８００×６００＝４８００００画素の被表示画像の場合、各画素の位置データとして少なくとも１９ビットが必要であるが、このような構成とすることにより、実質的に２、３ビットで済む。
【００６５】
また、本例では、図２において、距離データｘ１、ｙ１が決まれば他の距離データｘ２、ｙ２は計算により求めることができるので、これを予め記憶しておくことにより、変換処理回路４での計算に要する時間を短縮することができ、変換処理回路４の処理の高速化を図ることができる。
【００６６】
また、変換処理回路４においては、各表示画素についてその値を求めるために隣接する被表示画素値をフレームメモリ２から読み出すが、このとき処理を高速にするために、隣接する全ての被表示画素値を同時に読み出すことが望ましい。
【００６７】
例えば前述の従来技術「特開平８−９８１１９」の実施例では、隣接画素数に相当する数のフレームメモリを設け、各メモリへの画素データの書き込みと読み出しを工夫することにより実現しようとしている。しかしながらこのような技術では、同時に読み出される画素の総ビット数分のデータ線および入出力端子が必要となるために回路の実装面積が大型化するという問題が生じる。
【００６８】
本例においては、図４に示すように、変換処理回路４に必要分のラインバッファ（１）４a，（２）４ｂを設けることにより、例えば図１の例では１フレームのうちで最初の１ライン分のデータを読み出す時間は必要となるものの、その後は順次表示画素に対してフレームメモリ２から、対応する残り１ライン分の被表示画素データを読み出しては演算処理するようにして、効率的に処理することができる。
【００６９】
そして変換処理回路４は、ラインバッファ（１）４a，（２）４ｂを含んで一つの素子内に構成することは十分に可能である。すなわち，変換処理回路４の処理の高速化を損なうことなく回路の小型化を図ることができる。
【００７０】
さらに、本例では、最低限のライン数よりも多くのラインバッファ（ラインバッファ（１）４a，（２）４ｂ、およびラインバッファ（３）４ｃ）を設けることにより、変換処理回路４において、演算処理を行なうのと同時に、後続のラインの被表示画素データをフレームメモリ２から読み出し保持しておくことが可能になるので、大幅に処理の高速化を図ることが可能となる。
【００７１】
例えば、ラインバッファの数が、最低限のライン数の２倍あれば、前のフレームの最終ラインを処理している間に次のフレームの最初の必要ライン数分のデータをフレームメモリ２から読み出して保持しておくことが可能となるので、フレームの切り替わり時においても高速に処理することができる。
【００７２】
また、必要とされる全ての隣接被表示画素が含まれるラインバッファ（１）４aからの読み出し処理が終了しないうちに、残りのラインバッファ（２）４ｂが次の被表示ライン画素データで満たされた場合は、読み出し処理が終了するまで新たな画素データの書き込みを禁止する。このことにより、処理動作の信頼性を保証することができる。
【００７３】
また、図３で示したように、本例では、変換テーブル５のデータは、対応する表示画素が被表示画像に無関係に所定の値になる非有効表示画素であるかどうかを示す識別ビットをさらに含み、変換処理回路４における演算回路４ｉは、非有効表示画素については必ず所定の値を出力するものとする。これにより、例えば台形歪み補正画像においては、その周辺部では被表示画像の如何に関わらず必ず黒になる非有効表示画素が存在するので、そのような画素にも対応可能となる。
【００７４】
また、このような画像処理装置を用いることにより、画像表示装置を、低コストで良好な表示品質が得られるコストパフォーマンスに優れたものとすることができる。
【００７５】
尚、本発明は、図１〜図５を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。
【００７６】
【発明の効果】
本発明によれば、台形歪み等を含む複雑な座標変換の計算工程を例えばＭＰＵ（Micro Processing Unit）を用いて行ない、その結果生成されたデータを変換テーブルとしてメモリに記憶し、その後の座標変換の計算においては単にデータを変換テーブルから順次読み出すだけでよいようにしたので、通常の処理速度で高画像品質の処理装置が得られ、以ってコストパフォーマンスに優れた画像表示装置が実現される。
【００７７】
また、本発明では、表示画素に隣接する一つの被表示画素に関しての位置データと距離データのみを記憶し、この記憶データから、他の隣接被表示画素に関しての位置データと距離データを算出する構成とすることにより、変換テーブルのデータ長を必要最低限にすることができ、データ線数および素子の入出力端子数を必要最低限にすることができ、回路の小型化を図ることができる。
【００７８】
さらに、記憶する位置データとして、一つ前に読み出されたデータに対する差分値とすることにより、飛躍的にデータ線数を削減することができ、回路の大幅な小型化を図ることができる。
【００７９】
また、一つの距離データ（ｘ１、ｙ１）が決まれば他の距離データ（ｘ２、ｙ２）は計算により求めることができるので、この距離データ（ｘ１、ｙ１）も予め記憶してテーブル化しておくことにより、変換処理計算に要する時間を短縮し、より一層の高速化を図ることができる。
【００８０】
また、本発明では、ラインバッファを一つの素子内に構成するようにして設けることで、処理速度を損なうことなくフレームメモリとの間のデータ線数を最低限に抑えることができ、いっそうの小型化を図ることができる。
【００８１】
また、本発明では、非有効表示画素についても全く同じに処理できるようにしたので、回路が簡素化され、一層の小型化を図ることができる。
【００８２】
これにより、本発明では、例えば、プロジェクタの台形歪み補正や液晶表示装置（ＬＣＤ）などにおける入力画像に対する解像度変換等を、実用的に行うことができ、プロジェクタや液晶表示装置（ＬＣＤ）の性能および品質を向上させることが可能である。
【図面の簡単な説明】
【図１】本発明に係る画像処理装置および画像表示装置の構成例を示すブロック図である。
【図２】被表示画素と表示画素の座標関係を示した第１の説明図である。
【図３】表示画素に対するテーブルデータフォーマット例を示す説明図である。
【図４】被表示画素と表示画素の座標関係を示した第２の説明図である。
【図５】図１における変換処理回路の構成例を示すブロック図である。
【符号の説明】
１：画像処理回路、２：フレームメモリ、３：座標生成回路、４：変換処理回路、４ａ〜４ｃ：ラインバッファ（１）〜（３）、４ｄ：水平累算器、４ｅ：垂直累算器、４ｆ：セレクタ、４ｇ：比較回路、４ｈ：距離データテーブル、４ｉ：演算回路、４ｊ：水平カウンタ、４ｋ：垂直カウンタ、４ｌ：制御回路、４ｍ：ラッチ回路、５：変換テーブル、６：アナログＩ／Ｆ回路、７：デジタルＩ／Ｆ回路、８：ガンマ補正回路、９：Ｄ／Ａ変換回路、１０：Ｓ＆Ｈ回路、１１：液晶駆動回路、１２：液晶駆動制御信号発生回路。

Claims (11)

1. 被表示画像の画素数を表示画像の画素数に変換して出力する画像処理装置であって、
   前記被表示画像を記憶するフレームメモリと、
   前記表示画素のそれぞれについて変換元の前記被表示画素との位置関係を示す情報を生成する座標生成手段と、
   該座標生成手段によって生成された位置関係情報を記憶する変換テーブルと、
   該変換テーブルに記憶された位置関係情報に基づき、前記フレームメモリから読み出される被表示画像の画素数を変換処理する変換処理手段と
   を有し、
   前記変換テーブルに記憶される位置関係情報は、対応する前記表示画素に対して隣接する被表示画素の位置データと、該隣接する被表示画素と表示画素間の距離データとを含み、
   前記変換テーブルに記憶される位置データは、一つ前に読み出された位置データの値に対する差分値からなり、
   前記変換処理手段は、順次、前記変換テーブルから読み出される差分値を累算する累算器を有し、該累算器の累算結果に基づき前記隣接する被表示画素の位置データを得る
   ことを特徴とする画像処理装置。
2. 請求項１に記載の画像処理装置であって、
   前記変換処理手段は、各表示画素に対応する位置関係情報を前記変換テーブルから読み出し、前記フレームメモリから読み出した前記隣接する被表示画素の前記位置データと前記距離データとに基づき、当該表示画素の値を算出する演算処理手段を有することを特徴とする画像処理装置。
3. 請求項２に記載の画像処理装置であって、
   前記変換テーブルに記憶される位置データおよび距離データは、対応する表示画素に対して所定の位置関係にある一つの隣接被表示画素の位置データおよび当該隣接被表示画素との距離データであり、前記変換処理手段は、前記前記変換テーブルから読み出した一つの隣接被表示画素との距離データから、前記演算処理手段で当該表示画素の値を算出するために必要とされる全ての隣接被表示画素との距離データを算出する距離データ出力手段を有することを特徴とする画像処理装置。
4. 請求項３に記載の画像処理装置であって、
   前記距離データ出力手段は、前記一つの隣接被表示画素との距離データから算出した前記必要とされる全ての隣接被表示画素との距離データを記憶する距離データテーブルを有することを特徴とする画像処理装置。
5. 請求項２から請求項４のいずれかに記載の画像処理装置であって、
   前記変換処理手段と同じ素子内に構成され、前記フレームメモリから読み出される、前記画素の値の算出に用いられる隣接被表示画素を含む最低限のライン数の画素を保持するラインバッファを有し、
   前記変換処理手段は、前記演算処理で前記表示画素の値を算出する際に用いる前記隣接被表示画素データを、前記ラインバッファから読み出すことを特徴とする画像処理装置。
6. 請求項５に記載の画像処理装置であって、
   前記ラインバッファは、前記最低限のライン数の２倍以下のライン数を保持し、該ラインバッファから読み出した隣接被表示画素による前記演算処理での前記表示画素の値の算出中に、次の表示画素の値の算出に用いるラインの隣接被表示画素を前記フレームメモリから前記ラインバッファに読み出して保持することを特徴とする画像処理装置。
7. 請求項６に記載の画像処理装置であって、
   前記ラインバッファから読み出した隣接被表示画素による前記演算処理での前記表示画素の値の算出が終了しない内に、次の表示画素の値の算出に用いるラインの隣接被表示画素が全て前記フレームメモリから前記ラインバッファに読み出された場合、前記演算処理での前記表示画素の値の算出が終了するまで、次の隣接被表示画素の前記フレームメモリから前記ラインバッファへの読み出しを停止させる手段を有することを特徴とする画像処理装置。
8. 請求項２から請求項７のいずれかに記載の画像処理装置であって、
   前記変換テーブルに記憶される位置関係情報は、対応する表示画素が前記被表示画像に無関係に所定の値になる非有効表示画素であるかどうかを示す識別ビットを含み、前記演算処理手段は、前記非有効表示画素については前記所定の値を出力することを特徴とする画像処理装置。
9. 被表示画像の画素数を表示画像の画素数に変換して出力する画像処理装置であって、
   前記被表示画像を記憶するフレームメモリと、
   前記表示画素のそれぞれについて変換元の前記被表示画素との位置関係を示す情報を生成する座標生成手段と、
   該座標生成手段によって生成された位置関係情報を記憶する変換テーブルと、
   該変換テーブルに記憶された位置関係情報に基づき、前記フレームメモリから読み出される被表示画像の画素数を変換処理する変換処理手段と
   を有し、
   前記変換テーブルに記憶される位置関係情報は、対応する前記表示画素に対して隣接する被表示画素の位置データと、該隣接する被表示画素と表示画素間の距離データとを含み、
   前記変換処理手段は、各表示画素に対応する位置関係情報を前記変換テーブルから読み出し、前記フレームメモリから読み出した前記隣接する被表示画素の前記位置データと前記距離データとに基づき、当該表示画素の値を算出する演算処理手段を有し、
   前記変換処理手段と同じ素子内に構成され、前記フレームメモリから読み出される、前記画素の値の算出に用いられる隣接被表示画素を含む最低限のライン数の画素を保持するラインバッファを有し、
   前記変換処理手段は、前記演算処理で前記表示画素の値を算出する際に用いる前記隣接被表示画素データを、前記ラインバッファから読み出し、
   前記ラインバッファは、前記最低限のライン数の２倍以下のライン数を保持し、該ラインバッファから読み出した隣接被表示画素による前記演算処理での前記表示画素の値の算出中に、次の表示画素の値の算出に用いるラインの隣接被表示画素を前記フレームメモリから前記ラインバッファに読み出して保持することを特徴とする画像処理装置。
10. 被表示画像の画素数を表示画像の画素数に変換して出力する画像処理装置であって、
    前記被表示画像を記憶するフレームメモリと、
    前記表示画素のそれぞれについて変換元の前記被表示画素との位置関係を示す情報を生成する座標生成手段と、
    該座標生成手段によって生成された位置関係情報を記憶する変換テーブルと、
    該変換テーブルに記憶された位置関係情報に基づき、前記フレームメモリから読み出される被表示画像の画素数を変換処理する変換処理手段と
    を有し、
    前記変換テーブルに記憶される位置関係情報は、対応する前記表示画素に対して隣接する被表示画素の位置データと、該隣接する被表示画素と表示画素間の距離データとを含み、
    前記変換処理手段は、各表示画素に対応する位置関係情報を前記変換テーブルから読み出し、前記フレームメモリから読み出した前記隣接する被表示画素の前記位置データと前記距離データとに基づき、当該表示画素の値を算出する演算処理手段を有し、
    前記変換テーブルに記憶される位置関係情報は、対応する表示画素が前記被表示画像に無関係に所定の値になる非有効表示画素であるかどうかを示す識別ビットを含み、前記演算処理手段は、前記非有効表示画素については前記所定の値を出力することを特徴とする画像処理装置。
11. 請求項１から請求項１０のいずれかに記載の画像処理装置を具備したことを特徴とする画像表示装置。

Images