JP2000068320A - 半導体装置、及び、該半導体装置の静電破壊の防止方法 - Google Patents

半導体装置、及び、該半導体装置の静電破壊の防止方法

Info

Publication number
JP2000068320A
JP2000068320A JP10238692A JP23869298A JP2000068320A JP 2000068320 A JP2000068320 A JP 2000068320A JP 10238692 A JP10238692 A JP 10238692A JP 23869298 A JP23869298 A JP 23869298A JP 2000068320 A JP2000068320 A JP 2000068320A
Authority
JP
Japan
Prior art keywords
semiconductor device
pad
probe
static electricity
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10238692A
Other languages
English (en)
Other versions
JP3769128B2 (ja
Inventor
Hitoshi Kurusu
整 久留須
Hiroyuki Hoshi
裕之 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP23869298A priority Critical patent/JP3769128B2/ja
Publication of JP2000068320A publication Critical patent/JP2000068320A/ja
Application granted granted Critical
Publication of JP3769128B2 publication Critical patent/JP3769128B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 テスト装置のプローブやボンディング装置の
プローブに静電気が帯電している場合に、該静電気が、
半導体装置内部の回路に流れ込まないような構成の電極
パッドを備える半導体装置を提供する。 【解決手段】 本発明の半導体装置は、電極パッドとし
て、平面のパッド部と、該パッド部に接続され、半導体
装置の内部回路に接続されるパターン配線と交差するエ
アーブリッジ部とで構成される電極パッドを備えること
を特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置、特に
半導体装置の電極パッドの構成に関する。
【０００２】
【従来の技術】図８は、従来の高周波装置で使用される
半導体装置１００の機能ブロック図である。半導体装置
１００は、高周波信号の入力用のＲＦ入力パッド１０
１、ＲＦ入力パッド１０１より入力された高周波信号を
処理するＲＦ回路１０２、電源電圧Ｖｃｃの入力用のＤ
Ｃパッド１０３、複数のトランジスタで構成されるトラ
ンジスタ回路１０５、上記ＤＣパッド１０３より入力さ
れる電源電圧Ｖｃｃに対して降圧等の処理を施し、処理
後の電源電圧Ｖｃｃを上記トランジスタ回路１０５の各
トランジスタのゲートに印加するＤＣ回路１０４、トラ
ンジスタ回路１０５から出力される信号に対して所定の
処理を施して高周波信号を出力するＲＦ回路１０６、及
び、ＲＦ回路１０６より出力される高周波信号の出力用
のＲＦ出力パッド１０７で構成される。
【０００３】上記構成の半導体装置１００は、樹脂封止
される前に、テスト装置によって特性テストや動作テス
トが行われる。上記特性テストや動作テストでは、電源
供給用のＤＣパッド１０３や高周波信号の入力用のＲＦ
入力パッド１０１に、テスト装置のプローブを接触さ
せ、該プローブより駆動電圧やテストパターン信号等を
入力し、対応する電極パッド（例えばＲＦ出力パッド１
０７）より検出される電流、電圧又は信号を調べる。
【０００４】
【発明が解決しようとする課題】図９は、上記半導体装
置１００が備えるＲＦ入力パッド１０１、ＤＣパッド１
０３、又は、ＲＦ出力パッド１０７に対して、テスト装
置１３１のプローブ１３０を接触させた状態を示す図で
ある。テスト装置１３１のプローブ１３０に静電気が帯
電していると、該プローブ１３０をＲＦ入力パッド１０
１、ＤＣパッド１０３、又は、ＲＦ出力パッド１０７に
接触させた瞬間に、半導体装置内の回路に大きな電圧が
印加され、トランジスタ等の回路素子が破壊されること
がある。上記の現象は、半導体装置１００をリードフレ
ームにワイヤボンディングする際に、ボンディング装置
のキャピラリに静電気が帯電していた場合にも生じる。
【０００５】本発明の目的は、テスト装置のプローブや
ボンディング装置のプローブに静電気が帯電している場
合であっても、内部の回路に静電気が流れ込むことを防
止することのできる構成の電極パッドを備える半導体装
置を提供することである。
【０００６】
【課題を解決するための手段】本発明の第１の半導体装
置は、１以上の電極パッドを供える半導体装置におい
て、上記電極パッドは、平面のパッド部と、該パッド部
に接続され、所定の間隙をもって半導体装置の内部回路
のパターン配線と交差するエアーブリッジ部とで構成さ
れることを特徴とする。
【０００７】上記第１の半導体装置の静電破壊の防止方
法は、電極パッドに外部処理装置（テスト装置、ボンデ
ィング装置）の導電性部材（プローブ、キャピラリ）を
接触させる際に、他端の接地されたプローブをパッド部
に接触させるステップと、外部処理装置の導電性部材を
エアーブリッジ部に接触させるステップと、外部処理装
置の導電性部材を押し下げ、エアーブリッジ部をパター
ン配線に接触させるステップと、パッド部に接触させて
いる上記他端の接地されたプローブを引き離すステップ
とからなることを特徴とする。
【０００８】また、本発明の第２の半導体装置は、１以
上の電極パッドを供える半導体装置において、上記電極
パッドは、該半導体装置の内部回路のパターン配線に接
続される平面のパッド部と、アース端子と、上記パッド
部とアース端子を電気的に接続する切断可能な導電体と
で構成されることを特徴とする。
【０００９】上記第２の半導体装置の静電破壊の防止方
法は、電極パッドに外部処理装置の導電性部材を接触さ
せる際に、外部処理装置の導電性部材をパッド部に接触
させるステップと、パッド部とアース端子を接続してい
る上記導電体を切断するステップとからなることを特徴
とする。
【００１０】
【発明の実施の形態】（１）実施の形態１ 以下、実施の形態１にかかる半導体装置１の構成につい
て説明する。図１は、実施の形態１にかかる半導体装置
１の機能ブロック図である。半導体装置１は、高周波信
号の入力用のＲＦ入力パッド２、該ＲＦ入力パッド２よ
り入力された高周波信号を処理するＲＦ回路３、電源電
圧Ｖｃｃの入力用のＤＣパッド４、複数のトランジスタ
で構成されるトランジスタ回路６、上記ＤＣパッド４よ
り入力される電源電圧Ｖｃｃに対して降圧等の処理を施
し、処理後の電源電圧Ｖｃｃを上記トランジスタ回路６
の各トランジスタのゲートに印加するＤＣ回路５、トラ
ンジスタ回路６から出力される信号に対して所定の処理
を施して高周波信号を出力するＲＦ回路７、及び、ＲＦ
回路７より出力された高周波信号の出力用のＲＦ出力パ
ッド８で構成される。
【００１１】図２は、半導体装置１の備えるＤＣパッド
４の構成を示す図である。なお、ＲＦ入力パッド２、及
び、ＲＦ出力パッド８も同じ構成である。図２の（ａ）
は、基板１０上に設けられるＤＣパッド４の斜視図であ
り、図２の（ｂ）は、（ａ）に示すＤＣパッド４のａ−
ａ’断面図である。図２の（ａ）に示すように、ＤＣパ
ッド４は、ＤＣ回路５に接続されているパターン配線２
１上を所定の間隙を保持しつつまたぐエアーブリッジ構
成のエアーブリッジ部２３、及び、パッド部２２からな
る。なお、ＤＣパッド４及びパターン配線２１の素材に
は、金（Ａｕ）を用いる。
【００１２】図２の（ｂ）に示すパターン配線２１の厚
みｂは、約５００Åであり、ＤＣパッド４（エアーブリ
ッジ部２３及びパッド部２２）の厚みｃは、約２μｍで
あり、該パターン配線２１とエアーブリッジ部２３との
間隔ｄは、約１０〜２０μｍである。
【００１３】以下、図３及び図４を参照しつつ、上記構
成のＤＣパッド４に対して、外部処理装置の導電性部材
を接触させる方法の一例として、テスト装置のプローブ
を接触させる方法について説明する。 （ステップ１）図３に示すように、他端の接地されたプ
ローブ３２をパッド部２２に接触させる。 （ステップ２）テスト装置３１に他端が接続され、ＤＣ
パッド４にテスト用の電源電圧Ｖｃｃを印加するプロー
ブ３０をエアーブリッジ部２３に接触させる。これによ
り、プローブ３０に帯電していた静電気がプローブ３２
を介して放電される。 （ステップ３）プローブ３０を基板１０側に押し付け、
図４に示すように、エアーブリッジ部２３をパターン配
線２１に接触させる。これにより、プローブ３０とパタ
ーン配線２１とが電気的に接続される。 （ステップ４）プローブ３２をパッド部２２より離す。 以上のステップ１〜ステップ４の手順を実行すること
で、プローブ３０に帯電していた静電気を完全に放電し
た後に、ＤＣ回路５に接続されているパターン配線２１
に接触させることができる。これにより、プローブ３０
に帯電していた静電気によって、ＤＣ回路５やトランジ
スタ回路６内のトランジスタが破壊されるのを防止する
ことができる。
【００１４】なお、テスト装置３１に接続されるプロー
ブ３０から、テスト用の電源電圧Ｖｃｃの出力を開始し
た後に、プローブ３２をパッド部２２から引き離すよう
にしても良い。この場合、テスト装置３１より出力され
るテスト用の電源電圧Ｖｃｃのサージ電圧が、半導体装
置の回路内に印加されることを防止することができる。
【００１５】次に、図５及び図６を参照しつつ、上記構
成のＤＣパッド４をワイヤボンディングする場合の方法
について説明する。 （ステップ１０） 図５に示すように、他端の接地され
たプローブ３２をパッド部２２に接触させる。 （ステップ１１） ボンディング装置のキャピラリ４０
をエアーブリッジ部２３に接触させる。これにより、キ
ャピラリ４０に帯電していた静電気がプローブ３２を介
して放電される。 （ステップ１２） キャピラリ４０を基板１０側に押し
下げ、図６の（ａ）に示すように、エアーブリッジ部２
３をパターン配線２１に接触させる。キャピラリ４０の
先端のＡｕボール４１に熱又は超音波振動を与え、該Ａ
ｕボール４１、エアーブリッジ部２３及びパターン配線
２１を溶接する。 （ステップ１３） 図６の（ｂ）に示すように、キャピ
ラリ４０を上に引き上げ、接続するピン（リードフレー
ム）の方向へ移動させる。Ａｕボール４１はエアーブリ
ッジ部２３に接続されているため、キャピラリ４０の移
動に伴いボンディング装置４２内部からＡｕライン４３
が引き出される。 （ステップ１４） プローブ３２をパッド部２２より引
き離す。 以上のステップ１０〜ステップ１４を実行することで、
キャピラリ４０に帯電していた静電気を完全に放電した
後に、キャピラリ４０をＤＣ回路５に接続されているパ
ターン配線２１に接触させることができる。これによ
り、キャピラリ４０に帯電していた静電気が、ＤＣ回路
５やトランジスタ回路６を構成するトランジスタ等の回
路素子に流れ込み、該回路素子が破壊されることを防止
することができる。
【００１６】（２）実施の形態２ 以下、実施の形態２にかかる半導体装置４５の構成につ
いて説明する。半導体装置４５の機能ブロックの構成
は、上記実施の形態１にかかる半導体装置１と同じであ
る。半導体装置４５は、半導体装置１とＲＦ入力パッド
２、ＤＣパッド、及び、ＲＦ出力パッド８の構成が異な
る。以下、半導体装置４５のＤＣパッド４の構成を説明
する。なお、半導体装置４５におけるＲＦ入力パッド
２、ＤＣパッド、及び、ＲＦ出力パッド８の構成は、同
じである。
【００１７】図７は、半導体装置４５のＤＣパッド４の
構成を示す斜視図である。ＤＣパッド４は、ＤＣ回路５
に接続されるパターン配線２１と電気的に接続された状
態で設けられた平面のパッド部５１と、基板５０の裏面
のＧＮＤ端子に接続されるバイアホールを持つアース端
子５３と、パッド部５１及びアース端子５３を電気的に
接続する抵抗であって、レーザにより切断可能な抵抗５
４より構成される。
【００１８】以下、上記構成のＤＣパッドをワイヤボン
ディングする方法について説明する。 （ステップ２０） キャピラリ４０の先端に位置するＡ
ｕボール４１をパッド部５１に接触させる。パッド部４
１は、予めアース端子５３に接続されているため、キャ
ピラリ４０に帯電していた静電気は、全てアース端子５
３に放電される。 （ステップ２１） キャピラリ４０の先端のＡｕボール
４１に熱又は超音波振動を与え、該Ａｕボール４１とパ
ッド部５１を溶接する。 （ステップ２２） キャピラリ４０を引き上げた後、接
続するピンの方向へ移動させる。この際、Ａｕボール４
１はパッド部５１に接続されているため、ボンディング
装置４２内部からＡｕライン４３が引き出される。 （ステップ２３） ワイヤボンディングの終了後、抵抗
５４をレーザにより切断する。 以上のステップ２０〜ステップ２３を実行することで、
ワイヤボンディングを行う際にキャピラリ４０に帯電し
ていた静電気が半導体装置の内部回路に流れ込むことを
防止することができる。これにより、キャピラリ４０に
帯電していた静電気によって、ＤＣ回路５やトランジス
タ回路６内のトランジスタ等の回路素子が破壊されるこ
とを防止することができる。
【００１９】
【発明の効果】本発明の第１の半導体装置は、電極パッ
ドを構成するパッド部に他端の接地されたプローブを接
触させた後に、エアーブリッジ部に外部処理装置の導電
性部材を接触させ、更に該導電性部材を押し下げてエア
ーブリッジ部とパターン配線を接触させることができ
る。これにより、上記導電性部材に帯電していた静電気
を完全に放電した後に、該導電性部材をパターン配線に
接触させることができ、半導体装置内部の回路に静電気
が流れ込むことを防止することができる。
【００２０】本発明の上記第１の半導体装置の静電破壊
の防止方法では、電極パッドに外部処理装置の導電性部
材を接触させる際に、上記導電性部材に帯電していた静
電気を完全に放電した後に、該導電性部材をパターン配
線に接触させることができ、半導体装置内部の回路に静
電気が流れ込むことを防止することができる。
【００２１】本発明の第２の半導体装置は、電極パッド
を構成するパッド部に外部処理装置の導電性部材を接触
させた後に、切断可能な導電体を切断することで、上記
導電性部材に帯電していた静電気を完全に放電し、半導
体装置内部の回路に静電気が流れ込むことを防止するこ
とができる。
【００２２】本発明の上記第２の半導体装置の静電破壊
の防止方法では、電極パッドに外部処理装置の導電性部
材を接触させる際に、上記導電性部材に帯電していた静
電気を完全に放電し、半導体装置内部の回路に静電気が
流れ込むことを防止することができる。
【図面の簡単な説明】
【図１】 実施の形態１にかかる半導体装置の機能ブロ
ック図である。
【図２】 実施の形態１にかかる電極パッドの構成を示
す図である。
【図３】 実施の形態１にかかる半導体装置をテスト装
置によりテストする場合の実施状態を示す図である。
【図４】 実施の形態１にかかる半導体装置のテスト実
施状態を示す断面図である。
【図５】 実施の形態１にかかる半導体装置にワイヤボ
ンディングを施す際の状態を示す図である。
【図６】 実施の形態１にかかる半導体装置へのワイヤ
ボンディング実行時における断面図である。
【図７】 実施の形態２にかかる半導体装置にワイヤボ
ンディングを施す際の状態を示す図である。
【図８】 従来の高周波回路用の半導体装置の構成を示
す図である。
【図９】 従来の半導体装置の備えるパッドを用いたテ
スト装置によるテスト実行時の様子を示す図である。
【符号の説明】
１，４５，１００ 半導体装置、２，１０１ ＲＦ入力
パッド、３，１０２ ＲＦ回路、４，１０３ ＤＣパッ
ド、５，１０４ ＤＣ回路、６，１０５ トランジスタ
回路、７，１０６ ＲＦ回路、８，１０７ ＲＦ出力パ
ッド、２１ パターン配線、２２，５１ パッド部、２
３ エアーブリッジ部、３０，３２，１３０ プロー
ブ、３１，１３１ テスト装置、４０ キャピラリ、４
１ Ａｕボール、５３ アース端子

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 １以上の電極パッドを供える半導体装置
    において、 上記電極パッドは、平面のパッド部と、該パッド部に接
    続され、所定の間隙をもって内部回路のパターン配線と
    交差するエアーブリッジ部とで構成されることを特徴と
    する半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置の静電破壊
    の防止方法であって、 他端の接地されたプローブをパッド部に接触させるステ
    ップと、 外部処理装置の導電性部材をエアーブリッジ部に接触さ
    せるステップと、 外部処理装置の導電性部材を押し下げ、エアーブリッジ
    部をパターン配線に接触させるステップと、 パッド部に接触させている上記他端の接地されたプロー
    ブを引き離すステップとからなることを特徴とする半導
    体装置の静電破壊の防止方法。
  3. 【請求項３】 １以上の電極パッドを供える半導体装置
    において、 上記電極パッドは、該半導体装置の内部回路のパターン
    配線に接続される平面のパッド部と、アース端子と、上
    記パッド部とアース端子を電気的に接続する切断可能な
    導電体とで構成されることを特徴とする半導体装置。
  4. 【請求項４】 請求項３に記載の半導体装置の静電破壊
    の防止方法であって、 外部処理装置の導電性部材をパッド部に接触させるステ
    ップと、 パッド部とアース端子を接続している上記導電体を切断
    するステップとからなることを特徴とする半導体装置の
    静電破壊の防止方法。
JP23869298A 1998-08-25 1998-08-25 半導体装置のパターン配線へのワイヤボンディング方法 Expired - Fee Related JP3769128B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23869298A JP3769128B2 (ja) 1998-08-25 1998-08-25 半導体装置のパターン配線へのワイヤボンディング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23869298A JP3769128B2 (ja) 1998-08-25 1998-08-25 半導体装置のパターン配線へのワイヤボンディング方法

Publications (2)

Publication Number Publication Date
JP2000068320A true JP2000068320A (ja) 2000-03-03
JP3769128B2 JP3769128B2 (ja) 2006-04-19

Family

ID=17033888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23869298A Expired - Fee Related JP3769128B2 (ja) 1998-08-25 1998-08-25 半導体装置のパターン配線へのワイヤボンディング方法

Country Status (1)

Country Link
JP (1) JP3769128B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306158A (ja) * 2007-06-08 2008-12-18 Orient Semiconductor Electronics Ltd 半導体パッケージ及び基板上の電子素子を放電する方法
CN104124555A (zh) * 2013-04-25 2014-10-29 特克特朗尼克公司 低***损耗的静电放电(esd)限制器
JP2018075663A (ja) * 2016-11-09 2018-05-17 株式会社ディスコ 研削装置
JP2018179748A (ja) * 2017-04-13 2018-11-15 日置電機株式会社 検査手順データ生成装置、基板検査装置および基板検査方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306158A (ja) * 2007-06-08 2008-12-18 Orient Semiconductor Electronics Ltd 半導体パッケージ及び基板上の電子素子を放電する方法
CN104124555A (zh) * 2013-04-25 2014-10-29 特克特朗尼克公司 低***损耗的静电放电(esd)限制器
EP2811519A3 (en) * 2013-04-25 2014-12-31 Tektronix, Inc. Low insertion loss electrostatic discharge (ESD) limiter
US9455570B2 (en) 2013-04-25 2016-09-27 Tektronix, Inc. Low insertion loss electrostatic discharge (ESD) limiter
JP2018075663A (ja) * 2016-11-09 2018-05-17 株式会社ディスコ 研削装置
JP2018179748A (ja) * 2017-04-13 2018-11-15 日置電機株式会社 検査手順データ生成装置、基板検査装置および基板検査方法

Also Published As

Publication number Publication date
JP3769128B2 (ja) 2006-04-19

Similar Documents

Publication Publication Date Title
JP4036863B2 (ja) 液晶ディスプレイパネルに接合した電子装置の接触抵抗を測る方法および、この測定方法用の液晶ディスプレイ
JPH0682521A (ja) 電子デバイスの試験方法
JP2001338955A (ja) 半導体装置及びその製造方法
US6159826A (en) Semiconductor wafer and fabrication method of a semiconductor chip
JP2001264391A (ja) 電極端子及び該電極端子を有する回路素子
JP3484705B2 (ja) 半導体ウエハ
JP2000068320A (ja) 半導体装置、及び、該半導体装置の静電破壊の防止方法
US20020020904A1 (en) Semiconductor device
JPH11145216A (ja) ウェハバーンイン装置、検査用基板及びポゴピン
JP2003287553A (ja) プローブカード及びそれを製造するための基板
JP2000349130A (ja) 半導体集積回路基板とその製造方法およびその特性チェック方法
US7294853B2 (en) Substrate for mounting a semiconductor
JP2006278949A (ja) 半導体集積回路の検査装置及びその検査方法
JP5540808B2 (ja) 半導体ウェハ
JP3055193B2 (ja) 回路の接続方法及び液晶装置の製造方法
JP2001249145A (ja) プローブカード及びその製造方法
JP3674052B2 (ja) Ｉｃウェハおよびそれを用いたバーンイン方法
JP5626567B2 (ja) 素子実装基板の組み立て方法
JP2006148001A (ja) 半導体装置
JP2978883B1 (ja) 半導体装置
JPH11345847A (ja) 半導体ウエハ及び半導体装置の製造方法
JP3978142B2 (ja) 検査用基板
JPH02266275A (ja) 半導体装置の検査方法およびそれに用いられるテープペア
JPH11126805A (ja) 半導体集積回路の検査方法及びその検査用基板
JPH05102223A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees