JP4655725B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4655725B2
JP4655725B2 JP2005105904A JP2005105904A JP4655725B2 JP 4655725 B2 JP4655725 B2 JP 4655725B2 JP 2005105904 A JP2005105904 A JP 2005105904A JP 2005105904 A JP2005105904 A JP 2005105904A JP 4655725 B2 JP4655725 B2 JP 4655725B2
Authority
JP
Japan
Prior art keywords
wiring
gas
film
semiconductor device
organic group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005105904A
Other languages
English (en)
Other versions
JP2006287022A (ja
Inventor
満 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005105904A priority Critical patent/JP4655725B2/ja
Publication of JP2006287022A publication Critical patent/JP2006287022A/ja
Application granted granted Critical
Publication of JP4655725B2 publication Critical patent/JP4655725B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は半導体装置およびその製造方法、特に配線遅延を抑制するためCu/低誘電率膜配線を有する配線形成技術に関するものである。
0.25μm以降の加工寸法を用いる半導体装置においては、配線間隔が狭くなってきたため、配線間に生じる電気寄生容量が増大してきている。このRC遅延による遅延時間がトランジスタのオンオフに必要な時間に比べ、無視できなくなってきた。そのため、微細化を進める上で、配線間の電気寄生容量を小さくすることが必要とされている。
配線間の電気寄生容量を低減させるためには、同じ層内の配線間、異なる配線層間の絶縁膜の比誘電率を低減させることが必要である。そこで、配線金属をAlからCuに変更することにより、配線抵抗値の低減が行われている。
しかしCuは、熱拡散、電界拡散により、絶縁膜中を拡散しやすいため、配線間リークを引き起こす場合がある。よって、Cu拡散を防ぐために、バリア膜でCu配線の周りを覆う必要がある。Cu配線では埋め込み型の配線構造であるダマシンプロセスが一般に用いられているため、通常はCu配線の側壁と下部はTaN,Ta等の導電性のバリアメタル、上部は導電性のないSiN絶縁膜がバリア膜として用いられてきた。
しかし、次世代デバイス、例えば0.09μm以降のデバイスでは、電気寄生容量の低下がますます求められる。そこで、比誘電率7.0のSiN膜の誘電率を下げる為、SiN膜の代わりに、比誘電率4.5〜5.0程度のSiC膜や、SiC膜内のリーク電流を防ぐ為SiCにNを添加したSiCN膜等が用いられている。
さらに、45nmデバイス以降では、バリア膜の比誘電率を0にするため、SiCN膜から導電膜への変更が検討されている。例えば、Cu配線の上のみW、CoWP等の導電性をもつバリア膜で覆う技術の導入が検討中である。
ここで、従来の半導体装置の製造方法について、図5を参照しながら説明する。
まず図5(a)に示すように、シリコン基板(図示せず)上に形成された600nm厚の第1の低誘電率膜1中に、リソグラフィー法を用いて溝を形成する。その後、スパッタによりTaNバリアメタル2を形成し、続いてメッキ法を用いて配線溝内にCu3を形成する。その後、配線溝からはみ出したTaNバリアメタル2及びCu3をCMP法により除去することにより、深さ300nmのトレンチ配線を形成する。この配線溝からはみ出したTaNバリアメタル2及びCu3をCMPプロセスにより除去する際に、研磨剤を含んだ液体がCu表面に供給される。その後CMPプロセスが終了し、研磨剤を除去すると、配線溝内に埋め込まれたCuの表面が大気中に暴露され、酸化されることとなる。配線表面上にCu酸化層があると、酸化Cuは酸化されていないCuに比べ密度が低いため、この部分を通ってCuが拡散しやすくなる。そこで、Cuの腐食を防ぐ為、BTA(ベンゾトリアゾール:C)等の高分子の防食剤をCu表面に供給する。
次に、図5(b)に示すように、Cu配線上にバリア膜を堆積する前に、Cu配線表面にNH3を含むガスのプラズマにさらす(特許文献1)。その結果、腐食防止剤だけでは形成を防げなかった、Cu膜表面に形成された酸化銅を除去することが出来る。
その後、図5(c)に示すように、Cu配線上にバリア膜としてSiCN膜5を形成する。上記のような工程を繰り返して低誘電率膜中にCu配線を有する半導体装置を形成する。
特開平11−330246号公報 M. Fayolle et al.,Proceedings of Advanced Metallization Conference, 2001, p.509
しかし、従来方法を用いた配線構造では、エレクトロマイグレーションが発生し、信頼性上の問題が発生する。
そこでCu配線のストレスマイグレーション、エレクトロマイグレーション特性を検討した結果によると、SiCNとCu界面でのCuの移動が問題となるため、配線の信頼性がSiCN/Cu界面のCu膜質で決まってくると考えられる。例えば、SiCN/Cu界面の密着性を上げるとエレクトロマイグレーション耐性が向上することが報告されている(
を参照)。
ここで、本発明者の検討によると、Cu酸化層を除去するために、Cu配線表面をNH3を含むガスのプラズマにさらすと、Cu表面に薄くアモルファス化層が形成される。具体的には、Cu配線表面にNH+等のイオンが入射することにより、数nmのCu,N混合層ができていると考えられる。ここで、CuとNの混合層の結晶格子は隙間が大きく、構成する原子間の距離がランダムな状態になっているため、Cuが移動しやすい状態になっている。
よって、ストレスマイグレーション、エレクトロマイグレーションの劣化がかえって発生しやすい状態となり、配線構造の信頼性が低下する、という課題がある。
上記課題を達成するため、第1の発明として、絶縁膜内に配線溝を形成する工程と、配線溝内に導電膜を埋め込む工程と、配線溝からはみ出した導電膜をCMPにより除去し、配線を形成する工程と、配線表面に還元性ガスを含むプラズマを供給する工程と、還元性ガスを含むプラズマを供給した後、配線表面にシラン構造の一部を有機基で置換したガスを含むガスを導入する工程と、前記シラン構造の一部を有機基で置換したガスを含むガスを導入する工程後、配線表面上にバリア膜を形成する工程とを備え、前記シラン構造の一部を有機基で置換したガスを含むガスを導入する工程は減圧雰囲気下で行うことを特徴とする、半導体装置の製造方法を提供する。その結果、配線表面に形成されたアモルファス層中にSi、Cを導入することができるため、配線層とバリア膜の密着性を向上することが出来る。
特に、前記シラン構造の一部を有機基で置換したガスを含むガスを導入する工程を減圧雰囲気下で行うことにより、例えばCuからなる配線構造において、配線表面にシリサイド化を起こさない程度にバリア膜とCu配線表面との界面にSi,Cが導入される。よって、配線表面でのCuシリサイド成長による凹凸の発生を防ぐことが出来る。
また、第2の発明として、絶縁膜内に形成された配線溝内に埋め込まれた導電膜を有する配線層と、配線表面に形成されたバリア膜と、バリア膜上に形成された上層配線層とを備え、絶縁膜とバリア膜は接しており、導電膜とバリア膜の間にはアモルファス層が形成されていることを特徴とする、半導体装置を提供する。その結果、配線表面にアモルファス層を形成することができるため、配線層とバリア膜の密着性を向上することが出来る。
特に、配線表面に、Si,C,N,CuまたはSi,C,Cuを含むアモルファス層が形成され、Cu,N混合層に更にSi,Cが導入されていることにより、Cuと上部バリア膜の密着性が強化される。よって、バリア膜とCu配線層の界面において、Cuの移動が起こりにくくなるため、配線の信頼性を上げることができる。
本発明によると、配線上にバリア膜を有する半導体装置の製造方法において、配線表面に対して還元性ガスのプラズマ処理後、シラン構造の一部を有機基で置換したガスを含むガスを導入することによって、信頼性の高い半導体装置を提供することが出来る。
具体的には、還元性ガスのプラズマに曝した後、シラン構造の一部を有機基で置換したガスに例えば300〜400℃の減圧雰囲気下で曝す処理を行う。
また、減圧雰囲気下でシラン構造の一部を有機基で置換したガスにより配線表面の処理を行うことにより、配線表面をシリサイド化させることなく、Siを含むアモルファス層を形成することが出来る。その結果、Siを介して配線材料とバリア膜の間で結合が形成され、Siにより導電膜とバリア膜の結合性を高め、アモルファス層中の空孔をSi,Cで埋めるため、密着性が強化される。よって、バリア膜と配線層の界面で例えば配線材料であるCuが移動しにくくなり、配線の信頼性を上げることができる。
特に配線材料としてCuが用いられ、アモルファス層がSi、C、Cu、Nから構成される場合は、Si,CがCu、Nからなる混合層の隙間に入ることにより、Cuが動きにくくなるため、ストレスマイグレーション又はエレクトロマイグレーション特性を向上させることが出来る。
なお、バリア膜としてCoWPやW膜等のメタルキャップを用いる際には、還元性ガスのプラズマとして、H2等を用いる。この場合は、Cu配線の表面はHを少量含むアモルファス層となり、次工程として、シラン構造の一部を有機基で置換したガスに表面をさらすと、Cu,Si,Cを含むアモルファス層が形成される。この場合においても、Siを介することでCuとバリア膜Co又はWとの間に結合が形成されるため、密着性が強化される。よって、バリア膜とCu界面をCuが移動しにくくなり、配線の信頼性を上げることができる。あるいはSi,CがCu混合層の隙間に入ることにより、アモルファス層内でCuの動きが鈍くなるため、ストレスマイグレーション又はエレクトロマイグレーション特性を向上させることが出来る。
(第1の実施の形態)
本発明の第1の実施形態に係る半導体装置とその製造方法とについて、図1を参照しながら説明する。
まず図1(a)に示すように、シリコン基板(図示せず)上に形成された600nm厚の第1の低誘電率膜1中に配線溝(トレンチ溝)を形成する。本実施形態では、低誘電率膜として比誘電率2.7程度のSiOC膜を用いる。その後、配線溝からはみ出し、基板上にも成膜されたTaNバリアメタル2とCu3をCMPにより除去し、配線溝内にTaNバリアメタル2、Cu3からなる深さ300nmの配線(トレンチ)を形成する。
ここで、配線表面が空気中に露出された時点で、Cuからなる配線の表面は酸化され、また、さらなる配線表面の腐食を防ぐ為に、BTA等の有機物が表面に供給される。
次に、図1(b)に示すように、基板をCVD装置内に入れ、装置内の下部電極側に設置し、配線表面にアンモニアプラズマを供給する。例えば、この際の反応室内温度は345℃、圧力4Torr、とし、暴露時間は30秒とする。また、NH3のガス流量は760sccmで13.56MHzにて電力0.40W/cm2を加えて形成したアンモニアプラズマを用いる。このとき、BTA等の有機物からなる防食剤を、プラズマにより高いエネルギーを与えられたNH等のラジカル、NH+等のイオンで叩くことにより、Cu配線表面から除去することが出来る。また、Cu表面にBTA等の有機物が残っている状態で、次のステップを行うと、次のステップで供給するガス中に含まれる有機物とCuとガスが反応する場合があるため、アンモニアプラズマの供給によりこの反応を防止することが出来る。
具体的には、還元性ガスでCu配線表面に対してプラズマ処理を行うことにより、Cu表面に付着した有機物を効果的に除去することが出来る。その結果、次のステップで供給するガス中に含まれる有機物とCuとガスが反応することにより、反応生成物が配線表面に形成されて凹凸が生じ、配線間がショートするのを防止することが出来る。なお本プロセスの特徴として、配線表面にアンモニアプラズマを供給することによって、Cu表面のCu酸化物を還元することが出来るとともに、Cu配線の表面にアンモニアプラズマ由来のNH+が入射することにより、Cu配線表面において厚さ数nmのCuとNを含む混合(アモルファス)層が形成される。そのアンモニアプラズマ供給後、真空ポンプにより反応室内のガスを排気するため、未反応のガスやガス状の反応生成物はこの際に除去することが出来る。具体的には、この工程において、配線表面をプラズマにさらした後、プラズマを発生させるために印加しておいた電力を一度オフにし、その状態でポンプを用いて反応室内を真空状態にする。その結果、反応室からプラズマ供給により発生した、未反応のガスやガス状の反応生成物を効率よく除去することが出来る。
次に、図1(c)に示すように、図1(b)と同じCVD装置の反応室内において、半導体装置のCu配線表面を、シラン構造の一部を有機基で置換したガスに300〜400℃の減圧雰囲気下で曝す。なお、導入するガスとして、シラン構造の一部を有機基で置換したガス(トリメチルシラン)以外にHeガス等を添加しておくことが望ましい。Heガスなどの不活性ガスを導入することで、反応室内の圧力バランスを取ることが出来る。
具体的には、温度345℃、圧力3Torrで、Si(CH33H(トリメチルシラン)ガスを175sccm、Heガスを470sccmの流量とし、配線表面上に例えば15秒間供給する。これにより、Cu,N混合層4の中にSi,Cが導入されCu,N,Si,C混合層6が形成される。ここで、Si(CH33HはSiH4構造でその内3つのSi−H基をSi−CH3基で置換したものであり、CH3基はHと比べて反応性に乏しいため、SiH4に比べ反応性が弱い。よって、Cuと反応してCuSiといった化合物(Cuシリサイド:例えばCu5Si3等)を形成しにくい性質を有している。つまり配線表面に形成されたCu,N,Si,C混合層6は、Cuや雰囲気中のガスに含まれる成分と積極的に反応を進行させず、比較的安定した状態を維持することが出来る。なお、CuシリサイドはCuに比べ抵抗が大きくCu配線の抵抗を上昇させる、または異常成長しやすいため、Cu配線間のショートの原因になりやすい。これを防ぐ為にはシランに比べ反応性の弱い、シラン構造の一部を有機基で置換したガスを用いることが望ましい。
また、Cu膜の表面が僅かながらSiを有していることにより、Cu膜と次に述べるがCu膜の上部に形成されるバリア膜(SiCN膜)の結合が形成され、密着性が強化される。
つまりCuとバリア膜の界面をCuが移動しにくくなるため、配線の信頼性を上げることができる。あるいは、Si、CがCuとNの混合層の隙間に入ることにより、この層内でCuが動きにくくなるため、マイグレーション特性が向上するものと考えられる。
なお、図1(b)の工程において、還元性ガスプラズマとしてH2プラズマやH2とHe混合ガスのプラズマとした場合には、Si,C,N,Cu混合層6の代わりにSi,C,Cuを含む混合層が形成される。プラズマを照射する時間によってCu配線表面に形成される混合層の膜厚は変動するが、例えば1nm〜5nm程度の厚みの層が形成される。
続いて、図1(d)に示すように、図1(c)と同じCVD装置の反応室内を、温度345℃、圧力3Torrとし、Si(CH33Hを流量175sccm、Heガスを流量470sccm、NH3ガスを流量270sccmで配線表面上に供給し、上部電極に電力0.58W/cm2を加える。このCVD反応により、配線表面は、約50nm厚のキャップSiCN膜5でカバーされる。
以上図1(a)〜(d)の工程を繰り返すことで、Cuを用いた配線構造を安定した状態で形成することが出来る。
このようにして、Cu配線上にバリア膜を有する半導体装置において、Cu配線とバリア膜の間にSi,C,N,CuまたはSi,C,Cuを含む薄膜(アモルファス)層を有することを特徴とする半導体装置を形成することにより、バリア膜とCu配線の間の密着性が高く、信頼性の高い半導体装置を得ることが出来る。
次に、本発明の方法によりCu膜とSiCN膜の密着性が向上されていること、またそのメカニズムについて検証を行った。
まず図2は、SiCN/Cu界面の密着性をナノスクラッチ法で評価した結果を示している。ここでナノスクラッチ法とは、原子間力顕微鏡(AFM)の探針に、一定の加重をかけて試料表面をスキャンすることで、界面破壊ないしは変形時の垂直方向の加重(臨界加重)と水平方向の力(水平荷重)をモニターし界面の密着性の強さを定量しようというものである。
図2(a)(b)はいずれも、従来の方法でNH3プラズマ処理を30sec、60sec処理した場合と本発明の方法でNH3プラズマ処理30sec後にSi(CH33Hのフローを15sec行った場合における密着性を示している。具体的には、図2(a)は、密着性のパラメータとして縦軸には臨界荷重(μN)を、横軸に先のそれぞれの条件における3回の測定した結果を示している。また図2(b)は、密着性を示すパラメータとして、縦軸に水平荷重(μN)を、横軸に、先のそれぞれの条件における3回の測定した結果を示している。これらのグラフより、図2(a)では、臨界荷重においては、従来方法と本発明の間で大きな差は見られない。しかし、図2(b)に示すように、水平荷重のパラメータについては、本発明の方法の方が従来方法によって配線構造を形成した場合と比べて高い水平荷重を示していることがわかる。水平荷重というのは、SiCN/Cu界面が破壊または変形する際に界面方向にかかる力であるから、水平荷重が高いということは界面方向により高い力を加えないと界面が破壊または変形しないことになる。すなわち、水平荷重が大きい方が、界面が丈夫であり、密着性が高いということができる。
次に表1は、図2のグラフに示す数値をまとめたものである。表1は、従来方法の2通りの方法でSiCN膜を形成した場合の臨界荷重と水平荷重の値と、本発明の方法によりSiCN膜を形成した場合の臨界荷重と水平荷重の値を示している。表1より、従来方法の1つである、NH3プラズマ30secのみの場合は臨界荷重が2020μN、水平荷重が590μNであり、本発明の方法であるNH3プラズマ+Si(CH33Hフローを用いてSiCN膜を形成した場合は、臨界荷重2100μN、水平荷重647μNである。よって、NH3プラズマ30secのみの場合とNH3プラズマ+Si(CH33Hフローを用いた場合を比較すると、SiCN膜とCu膜の間の密着性は本発明のNH3プラズマ+Si(CH33Hフローを用いた場合の方が向上していることがわかる。一方、NH3プラズマの供給時間を60secと長くしただけでは、臨界荷重が1780μN、水平荷重が494μNという値を示す。よって、プラズマの供給時間が短い30secの場合と比べて、むしろ密着性は低下することが分かる。
先にも述べたように、SiCN膜とCu膜の間の密着性が高いということは、異なる膜の間の界面に存在する隙間が小さくなるということである。よって、SiCN膜とCu膜の界面を通ってCuが拡散することが原因で発生する、ストレスマイグレーションやエレクトロマイグレーションは、CuがSiCN膜とCu膜との界面を移動しにくい状態とすることによって、低減することが出来る。その結果、Cu配線構造のストレスマイグレーション耐性、及びエレクトロマイグレーション耐性を向上させることが出来る。
次に、図3(a)〜(c)は、従来方法と本発明の方法を用いて形成した配線構造について、オージェ電子分光法で分析した際のSiCN膜とCu膜の界面におけるSi,C,N,O,Cuの元素プロファイルを示している。
図3(a)は、Cu配線表面上にSiCN膜を形成する前に、アンモニアプラズマを用いてCu配線表面を処理することなく続けてCu配線表面上にSiCN膜を形成した場合の、SiCN膜とCu膜の界面における元素プロファイルを示している。このプロファイルによると、測定したSi,C,N,O,Cuの元素の内、O原子については、SiCN膜とCu膜の界面にピークがあることがわかる。
次に図3(b)は、従来方法を用いて、Cu配線表面上にSiCN膜を形成する前にCu配線表面にNH3プラズマを供給し表面処理を行い、その後、SiCN膜をCu配線表面に形成した場合の、SiCN膜とCu膜の界面における元素プロファイルを示している。このプロファイルによると、測定したSi,C,N,O,Cuの元素の内、SiCN膜とCu膜の界面に、先の図3(a)に示されていたような酸素のピークがなくなっていることがわかる。つまり、酸化銅等を含む酸化物が十分除去できていることがわかる。また、先の図3(a)とは異なり、SiCN膜とCu膜の界面にNのピークが示されていることが分かる。これはNH3プラズマ処理時のNH+の入射により、界面にCuとNからなる混合層が形成されていることを示している。
さらに、図3(c)は、本発明の第1の実施形態で説明した方法を用いて、Cu配線表面上にSiCN膜を形成する前にCu配線表面にNH3プラズマを供給し、その後Siを含むガス(例えばトリメチルシランガス)にさらすことを用いて2段階の表面処理を行い、その後、SiCN膜をCu配線表面に形成した場合の、SiCN膜とCu膜の界面における元素プロファイルを示している。このプロファイルによると、測定したSi,C,N,O,Cuの元素の内、SiCN膜とCu膜の界面に、先の図3(a)に示されていたような酸素のピークがなくなっていることがわかる。また、Cu,Nのプロファイルについては、図3(b)の状態と比べてもほぼ変化がなく、Si,Cのプロファイルも若干Cu側によっているようにも見えるが、特に大きな変化はみられない。つまり、SiCN膜とCu配線表面の界面において、シラン構造の一部を有機基で置換したガス(例えばトリメチルシランガス)を用いて表面処理を行った場合においても、Cu膜のシリサイド化というようなCuとSi又はCの化合物が形成するような変化はないことがわかる。よって、トリメチルシランが供給されたCu配線表面には、微量のSi,C元素がCu,Nの混合層の中に入り込み、これらがCuとその上に形成されるSiCN膜の間に結合を形成し、密着性が向上していると考えられる。
以上のように、Cu配線膜表面に対してNH3プラズマ、SiH4構造の一部を有機基で置き換えたガスを順に供給した後SiCN膜を形成することにより、本発明の方法を用いて配線構造を形成すると、Cu配線表面上に密着性良くSiCN膜を形成することが出来る。Cu配線表面とSiCN膜の密着性が高い為、配線のエレクトロマイグレーション、ストレスマイグレーション耐性の高い、半導体装置を得ることが出来る。
なお本実施形態では、SiCN膜を成膜する前のCu配線表面への前処理として、シラン構造の一部を有機基で置換したガス、例えばSi(CH33Hを、SiCN膜を成膜する際にも用いることが出来るため、成膜装置に新たなガスラインを付加することなく、本発明の方法を実施することが出来る。また、本実施形態では、SiCN膜の成膜とCu配線表面の前処理時にSi(CH33Hガスを用いたが、Si(CH34を代わりに用いることもできる。つまり、シラン構造の一部を有機基で置換したガスであれば、どのようなガスを用いてもよい。
また、本実施形態では、Cu配線膜表面の酸化膜を除去するために、還元性を有するガスとしてNH3を含むガスを用いたが、酸化性でない他のガスとの混合ガスを用いることも出来る。例えば不活性ガスであるHe等と混合してもよい。
(第2の実施の形態)
本発明の第2の実施形態に係る半導体装置とその製造方法とについて、図4を参照しながら説明する。
まず図4(a)に示すように、シリコン基板(図示せず)上に形成された600nm厚の第1の低誘電率膜1中に配線溝(トレンチ溝)を形成する。本実施形態では、低誘電率膜として比誘電率2.7程度のSiOC膜を用いる。その後、配線溝からはみ出し、基板上にも成膜されたTaNバリアメタル2とCu3をCMPにより除去し、配線溝内にTaNバリアメタル2、Cu3からなる深さ300nmの配線(トレンチ)を形成する。
ここで、配線表面が空気中に露出された時点で、Cuからなる配線の表面は酸化され、また、さらなる配線表面の腐食を防ぐ為に、BTA等の有機物を表面に供給する。
次に、図4(b)に示すように、基板をCVD装置内に入れ、装置内の下部電極側に設置し、配線表面に水素プラズマを供給する。例えば、この際の反応室内温度は345℃、圧力4Torr、とし、暴露時間は30秒とする。また、H2のガス流量は380sccm、Heのガス流量も380sccmとし、13.56MHzにて電力0.40W/cm2を加えて形成したH2とHeの混合プラズマを用いる。このとき、BTA等の有機物からなる防食剤は、プラズマにより高いエネルギーを与えられたH等のラジカル、H+等のイオンで叩くことにより、Cu配線表面から除去し、そのガスは真空ポンプにより反応室内より排気される。また、H+等のイオンにCu表面が暴露されることにより、Cu酸化物を還元することが出来る。なお、Cu配線表面は、H+で叩かれることにより、数nmのCuアモルファス層7が形成される。
次に、図4(c)に示すように、例えば、CVD装置内の別の反応室内に半導体装置を移動して、半導体装置のCu配線表面を、シラン構造の一部を有機基で置換したガスに300〜400℃の減圧雰囲気下で曝す。具体的には、温度345℃、圧力3Torrで、Si(CH33H(トリメチルシラン)ガスを175sccm、Heガスを470sccmの流量とし、配線表面上に例えば15秒間供給する。これにより、Cuアモルファス層7の中にSi,Cが導入され、Cu,Si,C混合層8が形成される。なお、プラズマを照射する時間によってCu配線表面に形成される混合層8の膜厚は変動するが、例えば1nm〜5nm程度の厚みの層が形成される。
ここで、Si(CH33HはSiH4構造でその内3つのSi−H基をSi−CH3基で置換したものであり、CH3基は反応性が低いため、SiH4に比べ反応性が弱い。よって、Cuと反応してCuSiといった化合物(Cuシリサイド:例えばCu5Si3等)を形成しにくい性質を有している。つまり配線表面に形成されたCu,Si,C混合層8は、Cuや雰囲気中のガスに含まれる成分と積極的に反応を進行させず、比較的安定した状態を維持することが出来る。なお、CuシリサイドはCuに比べ抵抗が大きくCu配線の抵抗を上昇させる、または異常成長しやすいため、Cu配線間のショートの原因になりやすい。これを防ぐ為にはシランに比べ反応性の弱い、シラン構造の一部を有機基で置換したガスを用いることが望ましい。
また、Cu配線表面上に形成されるバリア膜としてCoWPやW膜等のメタルキャップをCu配線上に形成する場合について検証する。この場合、Cu配線表面上にNが存在すると、メタルの窒素化合物は抵抗が大きいため、ビアホール部でメタルキャップとCu配線部分の縦方向に電流が流れると、その抵抗が高くなってしまう。また、CoWPは選択メッキ、W膜は選択CVD法を用いて形成するため、Cu配線表面はなるべく不純物の少ない状態であることが望ましい。よって、SiCN膜ではなく金属材料からなるメタルキャップを用いてバリア膜を成膜する際には、還元性ガスのプラズマとして、NH3よりもH2の方が好ましいと考えられる。
この場合、Cu配線の表面はHを少量含むアモルファス層になり、次工程として、シラン構造の一部を有機基で置換したガスに表面をさらすと、Cu,Si,Cを含むアモルファス層となる。この上にCoWPの無電界メッキやWの選択CVD法によりメタルキャップ膜を成長する。この際もSiを介することでCuと上部バリア膜CoまたはWとで結合が形成され、密着性が強化される。よって、バリア膜とCu界面をCuが移動しにくくなり、配線の信頼性を上げることができる。またはSi,CがCu混合層の隙間に入ることにより、この層内でCuが動きにくくなるため、マイグレーション特性を向上させることが出来る。
最後に、図4(d)に示すように、例えばさらに別の反応室内に半導体装置を移動して、温度345℃、圧力3Torrとし、WF6とH2を1:3の比率で流す。このときWF+3H→W+6HFのCVD反応により、Cu配線上に選択的にW膜9を成長させることができる。
本実施形態では、プラズマ処理の後にSi(CHH(トリメチルシラン)を流すことによりCu表面にCu,Si,C混合層8を形成し、CuとWの間にSiを導入しこのSiでCu、Wの間を結合させることで、W/Cuの密着性を向上し、ストレスマイグレーション、エレクトロマイグレーションでのW/Cu界面でのCuの移動を抑制する。これにより、Cu配線のストレス、エレクトロマイグレーション耐性が向上する。
以上のような製造工程(図4(a)〜(d))を繰り返し、W/Cuの密着性が高く、Cu配線上にバリア膜を有する半導体装置において、Cu配線とバリア膜の間にSi,C,Cuを含む薄膜(アモルファス)層を有することを特徴とする半導体装置を形成することが出来る。よって、配線のエレクトロマイグレーション、ストレスマイグレーション耐性が高く、ポイゾニング不良による配線パターン歩留まり低下のない、半導体装置とその製造方法を提供することが出来る。
なお、本実施形態ではCu配線上のバリア膜としてW膜を用いたが、無電界メッキ法により形成できる、CoWP膜等を用いてもよい。また、CVD反応室は別々としたが、一つの反応室内でガスを入れ替えて上記の工程を行ってもよい。
以上より本発明は、特に銅を配線材料に有する配線構造において、ポイゾニングの発生、エレクトロマイグレーションの発生等を防ぐことが出来る半導体装置とその製造方法等に好適である。
本発明の第1の実施形態に係る半導体装置の製造方法の工程断面図 本発明と従来方法によって形成したSiCN膜とCu膜の臨界荷重評価及び水平荷重の値を示す図 本発明のSiCN膜とCu膜の界面における元素プロファイルを示す図 本発明の第2の実施形態に係る半導体装置の製造方法の工程断面図 従来方法の工程断面図
符号の説明
1 第1の低誘電率膜
2 TaNバリアメタル
3 Cu
4 Cu,N混合層
5 SiCN膜
6 Cu,N,Si,C混合層
7 Cuアモルファス層
8 Cu,Si,C混合層
9 W膜

Claims (8)

  1. 絶縁膜内に配線溝を形成する工程と、
    前記配線溝内にCuを埋め込む工程と、
    前記配線溝からはみ出した導電膜をCMPにより除去し、配線を形成する工程と、
    前記配線表面に還元性ガスを含むプラズマを供給することにより、前記配線表面にCuを含むアモルファス層を形成する工程と、
    前記還元性ガスを含むプラズマを供給した後、前記配線表面にシラン構造の一部を有機基で置換したガスを含むガスを導入することにより、前記配線表面にSi、C、Cuを含むアモルファス層を形成する工程と、
    前記シラン構造の一部を有機基で置換したガスを含むガスを導入する工程後、前記配線表面上にSiCN膜を形成する工程と、を備え、
    前記シラン構造の一部を有機基で置換したガスを含むガスを導入する工程は減圧雰囲気下で行うことを特徴とする、半導体装置の製造方法。
  2. 前記還元性ガスは、アンモニアを含むガス又はアンモニアを含むガスと不活性ガスとの混合ガスであることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記シラン構造の一部を有機基で置換したガスは、トリメチルシランガスであることを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 前記シラン構造の一部を有機基で置換したガスを含むガスを導入する工程は、300以上400℃以下の温度で行うことを特徴とする、請求項1記載の半導体装置の製造方法。
  5. 絶縁膜内に配線溝を形成する工程と、
    前記配線溝内にCuを埋め込む工程と、
    前記配線溝からはみ出した導電膜をCMPにより除去し、配線を形成する工程と、
    前記配線表面にNを含まず、還元性ガスを含むプラズマを供給することにより、前記配線表面にCuを含むアモルファス層を形成する工程と、
    前記還元性ガスを含むプラズマを供給した後、前記配線表面にシラン構造の一部を有機基で置換したガスを含むガスを導入することにより、前記配線表面にSi、C、Cuを含むアモルファス層を形成する工程と、
    前記シラン構造の一部を有機基で置換したガスを含むガスを導入する工程後、前記配線表面上にW又はCoを含む導電性バリア膜を形成する工程と、を備え、
    前記シラン構造の一部を有機基で置換したガスを含むガスを導入する工程は減圧雰囲気下で行うことを特徴とする、半導体装置の製造方法。
  6. 前記還元性ガスのプラズマとしてHeを使用することを特徴とする請求項5に記載の半導体装置の製造方法。
  7. 前記シラン構造の一部を有機基で置換したガスは、トリメチルシランガスであることを特徴とする請求項5に記載の半導体装置の製造方法。
  8. 前記シラン構造の一部を有機基で置換したガスを含むガスを導入する工程は、300以上400℃以下の温度で行うことを特徴とする、請求項5に記載の半導体装置の製造方法。
JP2005105904A 2005-04-01 2005-04-01 半導体装置の製造方法 Expired - Fee Related JP4655725B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005105904A JP4655725B2 (ja) 2005-04-01 2005-04-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005105904A JP4655725B2 (ja) 2005-04-01 2005-04-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006287022A JP2006287022A (ja) 2006-10-19
JP4655725B2 true JP4655725B2 (ja) 2011-03-23

Family

ID=37408575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005105904A Expired - Fee Related JP4655725B2 (ja) 2005-04-01 2005-04-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4655725B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5277552B2 (ja) 2007-03-19 2013-08-28 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5217272B2 (ja) * 2007-06-26 2013-06-19 富士通セミコンダクター株式会社 配線の形成方法及び半導体装置の製造方法
US8334204B2 (en) * 2008-07-24 2012-12-18 Tokyo Electron Limited Semiconductor device and manufacturing method therefor
US9711397B1 (en) * 2016-03-18 2017-07-18 Applied Materials, Inc. Cobalt resistance recovery by hydrogen anneal
JP7297516B2 (ja) * 2019-04-25 2023-06-26 キヤノン株式会社 半導体装置および機器
JP2021150395A (ja) 2020-03-17 2021-09-27 キオクシア株式会社 半導体記憶装置およびその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321045A (ja) * 1996-05-30 1997-12-12 Nec Corp 半導体装置およびその製造方法
JP2000058544A (ja) * 1998-08-04 2000-02-25 Matsushita Electron Corp 半導体装置及びその製造方法
JP2001160590A (ja) * 1999-11-30 2001-06-12 Fujitsu Ltd 配線の形成方法及び半導体装置の製造方法
JP2002043315A (ja) * 2000-07-26 2002-02-08 Sony Corp 半導体装置およびその製造方法
JP2003347299A (ja) * 2002-05-24 2003-12-05 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2004096052A (ja) * 2002-03-13 2004-03-25 Nec Electronics Corp 半導体装置およびその製造方法ならびに金属配線
JP2004296515A (ja) * 2003-03-25 2004-10-21 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321045A (ja) * 1996-05-30 1997-12-12 Nec Corp 半導体装置およびその製造方法
JP2000058544A (ja) * 1998-08-04 2000-02-25 Matsushita Electron Corp 半導体装置及びその製造方法
JP2001160590A (ja) * 1999-11-30 2001-06-12 Fujitsu Ltd 配線の形成方法及び半導体装置の製造方法
JP2002043315A (ja) * 2000-07-26 2002-02-08 Sony Corp 半導体装置およびその製造方法
JP2004096052A (ja) * 2002-03-13 2004-03-25 Nec Electronics Corp 半導体装置およびその製造方法ならびに金属配線
JP2003347299A (ja) * 2002-05-24 2003-12-05 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2004296515A (ja) * 2003-03-25 2004-10-21 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2006287022A (ja) 2006-10-19

Similar Documents

Publication Publication Date Title
US6464779B1 (en) Copper atomic layer chemical vapor desposition
US7910476B2 (en) Adhesion and minimizing oxidation on electroless CO alloy films for integration with low K inter-metal dielectric and etch stop
US8124532B2 (en) Semiconductor device comprising a copper alloy as a barrier layer in a copper metallization layer
US7718548B2 (en) Selective copper-silicon-nitride layer formation for an improved dielectric film/copper line interface
US7491638B2 (en) Method of forming an insulating capping layer for a copper metallization layer
US7655556B2 (en) Interconnect structures for semiconductor devices
US7799681B2 (en) Method for forming a ruthenium metal cap layer
US7816789B2 (en) Germanium-containing dielectric barrier for low-k process
EP1898455A1 (en) Interlayer insulating film and wiring structure, and process for producing the same
JP5022900B2 (ja) 半導体集積回路装置の製造方法
JP4655725B2 (ja) 半導体装置の製造方法
US20110081500A1 (en) Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
TW201709418A (zh) 用於鑲嵌互連件中的電遷移電阻改進的界面層
US7977791B2 (en) Selective formation of boron-containing metal cap pre-layer
US20100099251A1 (en) Method for nitridation pretreatment
US20060286800A1 (en) Method for adhesion and deposition of metal films which provide a barrier and permit direct plating
US20110081503A1 (en) Method of depositing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
US20060040490A1 (en) Method of fabricating silicon carbide-capped copper damascene interconnect
Sim et al. A new pulse plasma enhanced atomic layer deposition of tungsten nitride diffusion barrier for copper interconnect
JP2006294679A (ja) 半導体装置とその製造方法
US20080264774A1 (en) Method for electrochemically depositing metal onto a microelectronic workpiece
Hohage et al. A copper-dielectric cap interface with high resistance to electromigration for high performance semiconductor devices
Chang et al. BEOL reliability enhancement by applying new capping materials
KR100452042B1 (ko) 반도체 소자의 구리배선 형성 방법
Elers Copper Diffusion Barrier Deposition on Integrated Circuit Devices by Atomic Layer Deposition Technique

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071228

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees