JP2000058381A

JP2000058381A - コンデンサ内蔵多層基板

Info

Publication number: JP2000058381A
Application number: JP10228835A
Authority: JP
Inventors: Tatsuya Ueda; 達也上田; Kimihide Sugo; 公英須郷
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1998-08-13
Filing date: 1998-08-13
Publication date: 2000-02-25

Abstract

(57)【要約】【課題】多層基板構成成分の相互拡散を抑え、容量が
安定したコンデンサを内蔵したセラミック多層基板を提
供すること。【解決手段】誘電率ε１の誘電体セラミック層２に第１
容量７ａ、誘電率ε２（但し、ε１＞ε２）の低温焼結
セラミック基板３に第２容量７ｂをそれぞれ形成し、第
１容量７ａと第２容量７ｂとを合成してコンデンサ７を
形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高誘電率の誘電体
層と低誘電率の誘電体層とを積層した多層基板内にコン
デンサを形成してなるコンデンサ内蔵多層基板（特に、
コンデンサ内蔵セラミック多層基板）に関するものであ
る。

【０００２】

【従来の技術】近年、エレクトロニクス分野における電
子部品の性能向上は著しく、特に、情報化社会を支える
大型コンピュータ、移動通信端末、パーソナルコンピュ
ータ等に代表される情報処理装置では、情報処理速度の
高速化、装置の小型化、多機能化などが進められてい
る。このような情報処理装置の性能向上は、主として、
ＶＬＳＩ、ＵＬＳＩ等の半導体デバイスの高集積化、高
速化、高機能化によって実現されている。

【０００３】しかしながら、半導体デバイスが高速化、
高性能化しても、デバイスとデバイスとを接続する基板
上での信号遅延やクロストーク、インピーダンスのミス
マッチ、電源変動等によるノイズによって、システムと
しての動作が制限されることがあった。

【０００４】このため、高速かつ高性能な情報処理を行
う電子部品として、高性能の半導体デバイスをセラミッ
ク基板上に複数実装した、いわゆるマルチチップモジュ
ール（ＭＣＭ）が実用化されている。このようなモジュ
ールにおいて、ＬＳＩ等を多数実装し、各ＬＳＩ間を電
気的に接続するためには、線路導体を３次元的に配した
セラミック多層基板が有用であり、従来は、セラミック
多層基板用の材料としてアルミナを用いていた。

【０００５】しかしながら、アルミナ単独では焼結温度
が１５００℃以上と高いため、内層用の線路導体とし
て、高融点金属のタングステン（Ｗ）やモリブデン（Ｍ
ｏ）などを使用する必要があり、また、これらの高融点
金属の酸化防止の点から、焼結を還元性雰囲気下で行う
必要があった。さらに、これらの高融点金属は比抵抗が
大きいため、高密度配線が難しいといった問題も生じて
いた。また、アルミナは誘電率が約１０と大きく、実装
した半導体デバイスを高速で動作させたときの信号遅延
が大きくなったり、シリコンと比べて熱膨張率が大きい
ため、半導体デバイスの実装時には、熱サイクルによる
信頼性の低下等の問題も生じることがあった。

【０００６】そこで、これらの問題を解決するため、ガ
ラスとセラミックの複合材料である低温焼結セラミック
材料の研究が活発に行われており、ＭＣＭ用の多層配線
基板として実用化が進められている。低温焼結セラミッ
ク材料は、セラミック構成成分にガラス成分を混合せし
めた材料であり、焼結温度を低下させ、材料物性や焼結
温度に対する設計の自由度を大幅に広げることが可能と
なった。

【０００７】

【発明が解決しようとする課題】また、近年、表面実装
部品（ＳＭＤ：surface mounted device）の一部構成
素子であるインダクタやキャパシタ等の受動素子をセラ
ミック多層基板内に取り込むことによって、さらにモジ
ュール全体を小型化しようとする試みがなされている。

【０００８】ここで、セラミック多層基板内にこれらの
素子を内蔵する場合、基板表面に搭載されている実装部
品の特性よりも内蔵した素子の特性が劣化したのでは、
素子を内蔵したときのメリットが半減してしまうため、
内蔵した素子が基板上に実装された素子と同等、或いは
それ以上の特性を有していることが求められる。このた
め、ベースとなる基板材料としては、内蔵される各素子
の電気特性が十分に発揮されるような材料を選択するの
が通常である。

【０００９】特に、現状では、実装される部品の特性は
多様であり、１種類の基板材料を用いただけでは、実装
部品の特性を十分に引き出せなくなっているため、多層
基板中に電気特性の互いに異なる複数の層を積層化する
技術が開発されている。これによって、基板内にさらに
多くの素子を内蔵することができるようになり、基板の
さらなる小型化が進められた。

【００１０】ここで、図５を参照に、コンデンサを内蔵
した従来のセラミック多層基板を説明する。

【００１１】このセラミック多層基板３０は、一方主面
に厚膜抵抗体１４、チップ抵抗体やチップコンデンサ等
の実装部品１３を搭載してなり、高誘電率の誘電体セラ
ミック層３３が、低誘電率の低温焼結セラミック層３４
ａ及び３４ｂの間に挟み込まれている。

【００１２】そして、誘電体セラミック層３３には、電
極３１ａ、３１ｂ及び３１ｃからなる１つのコンデンサ
が形成されている。つまり、電極３１ａと電極３１ｃと
はビアホール３２ｃを介して接続されており、電極３１
ａと電極３１ｂとの間、電極３１ｂと電極３１ｃとの間
でそれぞれ所定の容量が形成されて、これらの容量の和
がコンデンサの全体としての容量となっている。そし
て、このコンデンサは、ビアホール３２ａ及び３２bを
介して厚膜抵抗体１４に接続されている。

【００１３】同様に、誘電体セラミック層３３には、電
極３１ｄ、３１ｅ及び３１ｆからなる１つのコンデンサ
が形成されている。つまり、電極３１ｄと電極３１ｆと
はビアホール３２ｆを介して接続されており、電極３１
ｄと電極３１ｅとの間、電極３１ｅと電極３１ｆとの間
でそれぞれ所定の容量が形成されて、これらの容量の和
がコンデンサの全体としての容量となっている。そし
て、このコンデンサは、ビアホール３２ｄ及び３２ｅを
介して実装部品１３に接続されている。

【００１４】次に、図６を参照に、コンデンサを内蔵し
た従来の他のセラミック多層基板を説明する。

【００１５】このセラミック多層基板３５は、一方主面
にチップ抵抗体やチップコンデンサ等の実装部品１３を
搭載してなり、高誘電率の誘電体セラミック層３８ａ及
び３８ｂが、低誘電率の低温焼結セラミック基板３９内
に設けられた電極３６ａと電極３６ｂとの間、及び、電
極３６ｃと電極３６ｄとの間に、印刷法等によってそれ
ぞれ挟み込まれている。

【００１６】そして、電極３６ａ、電極３６ｂ、及び、
これらの電極間に設けられた誘電体セラミック層３８ａ
によって所定の容量が形成されており、同様に、電極３
６ｃ、電極３６ｄ、及び、誘電体セラミック層３８ｂに
よって所定の容量が形成されている。そして、それぞれ
所定の容量を有するコンデンサは、一方で、ビアホール
３７ａ及び線路導体４０を介して、実装部品１３に接続
されており、他方で、ビアホール３７ｂを介してストリ
ップライン２３に、ビアホール３７ｃを介してグランド
電極４１にそれぞれ接続されている。

【００１７】このように、従来のセラミック多層基板３
０及び３５においては、コンデンサが多層基板内に形成
されているので、基板の小型化が達成されており、ま
た、コンデンサを形成する電極間に高誘電率の誘電体セ
ラミック層を挟み込んでいるので、比較的小さな電極パ
ターンでも容量の大きなコンデンサが形成される。

【００１８】しかしながら、これら従来のセラミック多
層基板において、隣接して設けられる誘電体セラミック
層と低温焼結セラミック基板とは成分組成が互いに異な
っており、これを焼成する際には、誘電体セラミック層
及び低温焼結セラミック基板の構成成分（特にガラス成
分）が広い領域で大量に拡散してしまうので、各層（又
は基板）の特性が変化してしまうことがある。特に、高
誘電率の誘電体セラミック層において、誘電率の変化や
Ｑ値の劣化等を引き起こすことがある。

【００１９】ところで、低温焼結セラミック基板と誘電
体セラミック層との間の相互拡散による基板特性の変化
は、拡散そのものを防止することが最も効果的な対策で
あり、その１つの方法として、成分組成の異なる層の間
に電極等の導体を介在させる方法が知られている。つま
り、導体が低温焼結セラミック基板と誘電体セラミック
層との間に存在すれば、構成成分の相互拡散がある程度
抑えられる。

【００２０】しかしながら、多層基板内にコンデンサを
形成する場合、電極同士を接触させるとショートしてし
まうため、低温焼結セラミック基板と誘電体セラミック
層との界面を完全に電極で覆うことはできない。即ち、
電極で各層の界面を完全に分離することができず、各層
が直接に接触している広い領域で構成成分の相互拡散が
大量に生じていた。

【００２１】また、一般に、多層基板内に設ける誘電体
セラミック層はその誘電率を高く設定しているので、電
極面積の僅かな変動、電極の積み重ねずれ、電極材料と
基板材料の収縮率差等によってコンデンサの容量が大き
くばらついてしまうことがある。従って、このような構
成のコンデンサの容量を正確に調整するためには、トリ
ミング等の工程が必要となり、工程が複雑化してしまう
ことになる。

【００２２】本発明は、上述した課題を解決するもので
あり、その目的は、構成成分の相互拡散を抑制して特性
の変動が少なく、また、容量のバラツキを抑えて容量が
安定したコンデンサを内蔵するコンデンサ内蔵多層基板
を提供することにある。

【００２３】

【課題を解決するための手段】即ち、本発明のコンデン
サ内蔵多層基板は、高誘電率の誘電体層と低誘電率の誘
電体層とを積層した多層基板内にコンデンサを形成して
なるコンデンサ内蔵多層基板であって、前記高誘電率の
誘電体層に第１容量、前記低誘電率の誘電体層に第２容
量をそれぞれ形成し、前記第１容量と前記第２容量とを
合成して１つのコンデンサを形成してなることを特徴と
する。

【００２４】また、本発明のコンデンサ内蔵多層基板
は、前記第１容量を形成する電極と前記第２容量を形成
する電極とを隣接して配置したことを特徴とする。

【００２５】また、本発明のコンデンサ内蔵多層基板
は、前記低誘電率の誘電体層を低温焼結セラミック層と
し、前記高誘電率の誘電体層を誘電体セラミック層とし
たことを特徴とする。

【００２６】また、本発明のコンデンサ内蔵多層基板
は、前記低温焼結セラミック層を、ＢａＯ−Ａｌ₂Ｏ₃−
ＳｉＯ₂を主成分とした低温焼結セラミック基板とし、
この低温焼結セラミック基板と前記誘電体セラミック層
とを同時焼結してなることを特徴とする。

【００２７】また、本発明のコンデンサ内蔵多層基板
は、前記誘電体セラミック層の比誘電率を１０以上とす
ることを特徴とする。

【００２８】さらに、本発明のコンデンサ内蔵多層基板
は、前記低温焼結セラミック層と前記誘電体セラミック
層とに、それぞれ同組成のガラス成分を含んだことを特
徴とする。

【００２９】本発明のコンデンサ内蔵多層基板によれ
ば、前記高誘電率の誘電体層に第１容量、前記低誘電率
の誘電体層に第２容量をそれぞれ形成し、前記第１容量
と前記第２容量とを合成して１つのコンデンサを形成す
るので、前記各容量を形成する電極が各誘電体層に設け
られ、各誘電体層間での構成成分の拡散領域が制限され
る。従って、前記構成成分の相互拡散が少なくなり、高
誘電率の誘電体層、低誘電率の誘電体層共に、Ｑ値や誘
電率等の特性の変動が抑えられる。また、高誘電率の誘
電体層にのみ容量を形成する場合に比べて、電極面積の
僅かな変動、電極の積み重ねずれ、電極材料と基板材料
の収縮率差等による容量のバラツキを抑えることがで
き、コンデンサの容量が正確に調整される。

【００３０】本発明のコンデンサ内蔵多層基板におい
て、前記第１容量を形成する電極と前記第２容量を形成
する電極とを隣接して配置すれば、前記の各電極によっ
て各誘電体層の構成成分の拡散領域がさらに制限され
て、各誘電体層のＱ値や誘電率の変化をさらに良好に抑
制することができる。

【００３１】また、前記低誘電率の誘電体層を低温焼結
セラミック層とし、前記高誘電率の誘電体層を誘電体セ
ラミック層とすれば、１０００℃以下で焼成可能な信頼
性の高い多層基板を構成することができる。これによ
り、内層用の配線導体として、例えば、銅、銀、金等の
比抵抗の小さな低融点金属を使用することができるよう
になる。また、ガラス−セラミック複合材料等からなる
低温焼結セラミック層は、一般に、誘電率が低いので、
この低温焼結セラミック層上に搭載される表面実装部品
の高速化、高性能化に十分に対応でき、信号遅延やクロ
ストーク、インピーダンスのミスマッチ等によるノイズ
を抑制することができる。

【００３２】また、前記低温焼結セラミック層を、Ｂａ
Ｏ−Ａｌ₂Ｏ₃−ＳｉＯ₂を主成分とした低温焼結セラミ
ック基板（以下、ＢＡＳ基板と称する。）とし、本発明
のコンデンサ内蔵基板を前記低温焼結セラミック基板と
前記誘電体セラミック層とを同時焼結してなるセラミッ
ク多層基板とすれば、表面に厚膜抵抗等が印刷可能であ
って、強度の大きいセラミック多層基板を形成すること
ができる。

【００３３】また、前記誘電体セラミック層の比誘電率
を１０以上とすることにより、小さな電極面積であって
も容量の大きなコンデンサを形成でき、また、ＢＡＳ基
板の比誘電率が約６であるのに対し、誘電体セラミック
層と低温焼結セラミック層との間に十分な比誘電率差を
設けることができる。

【００３４】さらに、前記低温焼結セラミック層と前記
誘電体セラミック層とに、同組成のガラス成分をそれぞ
れ含ませることにより、低温焼結セラミック層と誘電体
セラミック層との間の接着性が向上し、また、たとえ同
組成のガラス成分が相互拡散しても、基板特性はほとん
ど変動しない。従って、実質的に、低温焼結セラミック
層と誘電体セラミック層との間の相互拡散をさらに抑制
することになる。さらに、ガラス成分の量を適当にコン
トロールすることにより、デラミネーションの発生を抑
えることもできる。

【００３５】

【発明の実施の形態】まず、本発明による第１の実施の
形態を図１を参照に説明する。

【００３６】図１は、本実施の形態によるコンデンサ内
蔵セラミック多層基板の概略断面図である。このセラミ
ック多層基板１は、低誘電率の低温焼結セラミック基板
３上に厚膜抵抗体１４、チップ抵抗体やチップコンデン
サ等の実装部品１３を搭載してなり、高誘電率の誘電体
セラミック層２が、低誘電率の低温焼結セラミック基板
３及び４の間に挟み込まれている。

【００３７】そして、セラミック多層基板１に内蔵され
るコンデンサ７は、誘電体セラミック層２に形成された
コンデンサ（前記第１容量に相当）７ａと低温焼結セラ
ミック基板３に形成されたコンデンサ（前記第２容量に
相当）７ｂとを並列に合成してなり、コンデンサ７の一
方電極がビアホール６ａを介して、他方電極がビアホー
ル６ｂを介して、それぞれ厚膜抵抗体１４に接続されて
いる。

【００３８】同様に、コンデンサ８は、誘電体セラミッ
ク層２に形成されたコンデンサ８ａと低温焼結セラミッ
ク基板３に形成されたコンデンサ８ｂとを並列に合成し
てなり、コンデンサ８の一方電極がビアホール６ｃを介
して、他方電極がビアホール６ｄを介して、それぞれ実
装部品１３に接続されている。

【００３９】ここで、図２を参照に、セラミック多層基
板１のコンデンサ７付近の概略を説明する。

【００４０】このセラミック多層基板は、誘電率ε１を
有する誘電体セラミック層２ａ及び２ｂと、誘電率ε２
（但し、ε１＞ε２）を有する低温焼結セラミック基板
３ａ、３ｂ、３ｃ及び４とを積層してなり、誘電体セラ
ミック層２ａを挟んで電極５ｃ及び電極５ｄ、誘電体セ
ラミック層２ｂを挟んで電極５ｄ及び電極５ｅがそれぞ
れ設けられており、また、低温焼結セラミック基板３ｂ
を挟んで電極５ａ及び電極５ｂ、低温焼結セラミック基
板３ｃを挟んで電極５ｂ及び電極５ｃがそれぞれ設けら
れている。また、電極５ａ、電極５ｃ及び電極５ｅはビ
アホール６ｃ及びビアホール６ｄを介して接続されてお
り、電極５ｂ及び電極５ｄはビアホール６ｅを介して接
続されている。そして、電極５ａに接続したビアホール
６ａ、電極５ｂに接続したビアホール６ｂは図示しない
電子部品等にそれぞれ導通している。

【００４１】従って、電極５ｃと電極５ｄの間で容量Ｃ
１、電極５ｄと電極５ｅの間で容量Ｃ２、電極５ａと電
極５ｂの間で容量Ｃ３、電極５ｂと電極５ｃの間で容量
Ｃ４がそれぞれ形成されており、容量Ｃ１及び容量Ｃ２
はコンデンサ７ａ、容量Ｃ３及び容量Ｃ４はコンデンサ
７ｂを形成している。即ち、各コンデンサは並列に接続
され、それぞれが合成されて全体として容量Ｃ（Ｃ＝Ｃ
１＋Ｃ２＋Ｃ３＋Ｃ４）の１つのコンデンサが形成され
ることになる。

【００４２】このように、図１及び図２に示したコンデ
ンサ内蔵セラミック多層基板１によれば、高誘電率の誘
電体セラミック層２に形成された容量Ｃ１及び容量Ｃ２
と、低誘電率の低温焼結セラミック基板３に形成された
容量Ｃ３及び容量Ｃ４とを合成して１つのコンデンサを
形成しているので、高誘電体層にのみ容量を形成する場
合に比べて、電極面積の僅かな変動、電極の積み重ねず
れ、電極材料と基板材料の収縮率差等による容量のバラ
ツキを抑え、コンデンサの容量を正確に調整できる。

【００４３】また、容量Ｃ１〜Ｃ４を形成する各電極
は、誘電体セラミック層２及び低温焼結セラミック基板
３中で積層方向に隣接して配置されているので、これら
の電極によって各誘電体層の構成成分の拡散領域が制限
され、従って、前記構成成分の相互拡散が抑制されて、
Ｑ値の劣化や誘電率の変化が少なくなり、所望の基板特
性が得られる。

【００４４】ここで、例えば、図５に示した従来のコン
デンサ内蔵セラミック多層基板３０において、電極３１
ａ、電極３１ｂ及び電極３１ｃで形成されるコンデンサ
の容量を２００ｐＦに設定したい場合、誘電体セラミッ
ク層３３の誘電率は、例えば誘電率ε＝１０以上、さら
には９０〜２００００と大きいので、電極面積の僅かな
変動、電極の積み重ねずれ、電極材料と基板材料の収縮
率差、構成成分の相互拡散等によってコンデンサの容量
が大きくばらついてしまう。例えば±２０％の誤差が生
じるものとすると、得られたセラミック多層基板におけ
るコンデンサの容量には、１６０ｐＦ〜２４０ｐＦの範
囲でバラツキが生じることになる。従って、このような
構成のコンデンサ容量の正確な調整を行うためには、ト
リミング等の工程が必要である。

【００４５】これに対して、本実施の形態によるコンデ
ンサ内蔵セラミック多層基板１によれば、例えば、コン
デンサ７ａで１００ｐＦ、コンデンサ７ｂで１００ｐＦ
の容量をそれぞれ形成し、コンデンサ７の容量を全体と
して２００ｐＦに設定したい場合、低温焼結セラミック
層３の誘電率は例えばε＝６程度（ＢＡＳ基板の場合）
と十分小さく、ここに形成される容量にはほとんど誤差
が生じないので、誘電体セラミック層２におけるコンデ
ンサ７ａの容量誤差が±２０％生じるとしても、コンデ
ンサ７ａの容量のバラツキは８０ｐＦ〜１２０ｐＦであ
り、コンデンサ７ｂの容量はほぼ１００ｐＦであって、
コンデンサ７の容量には、１８０ｐＦ〜２２０ｐＦ程度
のバラツキしか生じない。従って、容量の微妙な調整を
行うことが可能であり、トリミング工程を行わずとも、
正確に容量を設定できる。

【００４６】さらに、上述した例では、誘電体セラミッ
ク層２における容量誤差を従来のものと同程度に仮定し
たが、本実施の形態によるコンデンサ内蔵セラミック多
層基板によれば、誘電体セラミック層と低温焼結セラミ
ック基板とにおける構成成分の相互拡散が十分に抑えら
れているので、誘電体セラミック層における誘電率の変
動が少なく、従って、実際にはここに形成されるコンデ
ンサの容量のバラツキも小さい。

【００４７】次に、図３を参照に、本実施の形態による
セラミック多層基板のコンデンサ付近の他の構成例を説
明する。

【００４８】このセラミック多層基板は、低温焼結セラ
ミック基板１１ａと、誘電体セラミック層１２と、低温
焼結セラミック基板１１ｂと、低温焼結セラミック基板
１１ｃとを積層してなり、低温焼結セラミック基板１１
ａを挟んで電極９ａ及び電極９ｂ、誘電体セラミック層
１２を挟んで電極９ｂ及び電極９ｃ、低温焼結セラミッ
ク基板１１ｃを挟んで電極９ｄ及び電極９ｅがそれぞれ
形成されている。また、電極９ｂと電極９ｅとはビアホ
ール１０ｂを介して接続されており、電極９ａ、電極９
ｃ及び電極９ｄはビアホール１０ｄ及びビアホール１０
ｅを介して接続されている。さらに、電極９ｂに接続し
たビアホール１０ａ、電極９ａに接続したビアホール１
０ｃは図示しない電子部品等にそれぞれ導通している。

【００４９】従って、電極９ａと電極９ｂとの間で容量
Ｃ５、電極９ｂと電極９ｃとの間で容量Ｃ６、電極９ｄ
と電極９ｅとの間で容量Ｃ７がそれぞれ形成され、ビア
ホール１０ａとビアホール１０ｃとの間で、容量Ｃ５、
容量Ｃ６及び容量Ｃ７が並列に接続され、それぞれ合成
されて全体として容量Ｃ’（Ｃ’＝Ｃ５＋Ｃ６＋Ｃ７）
の１つのコンデンサが形成される。

【００５０】このように、図３に示したコンデンサ内蔵
セラミック多層基板によれば、低温焼結セラミック基板
１１ａに形成された容量Ｃ５、誘電体セラミック層１２
に形成された容量Ｃ６、及び、低温焼結セラミック基板
１１ｂに形成された容量Ｃ７を合成して１つのコンデン
サを形成しているので、誘電体セラミック層にのみ容量
を形成する場合に比べて、電極面積の僅かな変動、電極
の積み重ねずれ、電極材料と基板材料の収縮率差等によ
る容量のバラツキを抑え、コンデンサの容量の正確な調
整を行うことができる。

【００５１】また、容量Ｃ５を形成する電極９ａ及び９
ｂと、容量Ｃ６を形成する電極９ｂ及び９ｃと、容量Ｃ
７を形成する電極９ｄ及び９ｅとは隣接して配置されて
いるので、これらの各電極によって各層の構成成分の拡
散領域が制限され、従って、前記構成成分の相互拡散が
抑制されてＱ値の劣化や誘電率の変化が少なくなり、所
望の基板特性が得られる。なお、図３に示したように、
誘電体セラミック層１２に隣接した低温焼結セラミック
基板１１ｂには、必ずしもコンデンサが形成されていな
くてもよい。

【００５２】次に、本発明による第２の実施の形態を図
４を参照に説明する。

【００５３】図４は、本実施の形態によるセラミック多
層基板の概略断面図である。このセラミック多層基板２
０は、低誘電率の低温焼結セラミック基板２２の表面に
チップ抵抗体やチップコンデンサ等の実装部品１３を搭
載してなり、高誘電率の誘電体セラミック層２１ａに形
成されたコンデンサ２７ａと低誘電率の低温焼結セラミ
ック基板２２中に形成されたコンデンサ２７ｂとを合成
して１つのコンデンサ２７を形成し、同様に、高誘電率
の誘電体セラミック層２１ｂに形成されたコンデンサ２
８ａと低誘電率の低温焼結セラミック基板２２中に形成
されたコンデンサ２８ｂとを合成して１つのコンデンサ
２８を形成している。

【００５４】そして、コンデンサ２７は、一方ではビア
ホール２５ａを介して実装部品１３に接続されており、
他方ではストリップライン２３に接続されている。ま
た、コンデンサ２８は、一方でビアホールや線路導体を
介して実装部品１３に接続されており、他方ではビアホ
ール２５ｂ等を介してグランド電極２４に接続されてい
る。

【００５５】本実施の形態によるコンデンサ内蔵セラミ
ック多層基板２０によれば、上述した第１の実施の形態
と同様に、１つのコンデンサを高誘電率の誘電体セラミ
ック層と低誘電率の低温焼結セラミック層とで形成して
いるので、容量のバラツキがほとんど発生せず、従っ
て、容量を正確に調整することが可能であり、トリミン
グ工程を行わずとも、正確に容量を設定することができ
る。さらに、誘電体セラミック層と低温焼結セラミック
基板とにおける構成成分の相互拡散が十分に抑えられて
いるので、誘電体セラミック層における誘電率の変動が
少なく、従って、ここに形成されるコンデンサの容量の
バラツキも小さい。

【００５６】このように、本発明の第１の実施の形態、
第２の実施の形態によれば、特に、セラミック多層基板
に内蔵した高誘電率の誘電体セラミック層におけるＱ値
の劣化や誘電率の変化を抑えて、容量の安定化が達成さ
れる。これは、各層間での構成成分の相互拡散（変色）
を抑えることに加えて、コンデンサの容量のバラツキを
小さくできることによるものである。

【００５７】また、高誘電率の誘電体セラミック層とこ
の層に隣接した低誘電率の低温焼結セラミック基板とに
容量をそれぞれ形成し、高誘電率の誘電体層と低誘電率
の誘電体層とで１つのコンデンサを形成することによ
り、容量のバラツキが少なく、その正確な調整を行うこ
とができる。このため、従来、必要であったトリミング
による容量調整は必ずしも必要でなく、工程を簡素化す
ることができる。

【００５８】さらに、これらの実施の形態においては、
セラミック多層基板を用いているので、温度特性等に対
する信頼性が高く、基板強度も十分に高い。また、前記
低温焼結セラミック層を、ＢａＯ−Ａｌ₂Ｏ₃−ＳｉＯ₂
を主成分とした低温焼結セラミック基板とし、低温焼結
セラミック基板と誘電体セラミック層とに、同組成のガ
ラス成分を含んでいると、低温焼結セラミック基板と誘
電体セラミック層との間に生じる構成成分（特にガラス
成分）の相互拡散をさらに抑制することができ、また、
ガラス成分量をコントロールすることによって、デラミ
ネーションの発生を抑えることもできる。

【００５９】次に、本発明によるコンデンサ内蔵セラミ
ック多層基板の作製方法例について説明する。

【００６０】まず、低温焼結セラミック基板用の材料と
して、アルミナを主成分とするセラミック原料粉末と、
ＢａＯ、ＳｉＯ₂を主原料とするガラス成分とを用意
し、アルミナ１００重量部に対してガラス成分２０〜３
０重量部を添加し、これを混合する。なお、低温焼結セ
ラミック基板用の材料は、アルミナとガラスとを組み合
わせた組成だけでなく、例えば、Ｍｇ₂ＳｉＯ₄、ＣａＺ
ｒＯ₃、ＢａＡｌ₂Ｓｉ₂Ｏ₈などにガラス成分を添加した
ものを用いてもよいし、例えば、ＢａＯ、Ａｌ₂Ｏ₃、Ｓ
ｉＯ₂を主成分とした低温焼結セラミック材料を用いて
もよい。また、必要に応じて、前記主原料の粗原料を８
００〜１１００℃程度で仮焼してもよい。

【００６１】次いで、得られた低温焼結セラミック原料
粉末に、バインダー、分散剤、可塑剤、有機溶媒等を適
量添加し、これらを混合することによって、有機スラリ
ーを調製する。これを、ドクターブレード法等によって
シート状に成形すれば、低温焼結セラミック基板用のグ
リーンシートを得ることができる。

【００６２】これとは別に、高誘電率の誘電体セラミッ
ク層用の材料として、例えば、ＢａＴｉＯ₃を用意し、
これを調合、混合した後、空気中で１３００℃、１時間
以上仮焼する。引き続いて、得られた仮焼原料を粉砕し
た後、ＢａＯ、ＳｉＯ₂を主成分とするガラス成分１〜
２０重量部と共に混合した後、有機ビヒクル、分散剤、
可塑剤、有機溶媒等を適量添加し、これらを混合するこ
とにより、有機スラリーを調製する。これをドクターブ
レード法等によってシート状に成形すれば、誘電体セラ
ミック層用のグリーンシートを得ることができる。

【００６３】このようにして得られた低温焼結セラミッ
ク基板用のグリーンシートと、誘電体セラミック層用の
グリーンシートとに、必要ならばビアホールを形成し、
ビアホール中に電極ペーストや電極粉を充填した後、低
温焼結セラミック基板用のグリーンシートと、誘電体セ
ラミック層用のグリーンシートとに、所定パターンのコ
ンデンサが形成されるように電極ペーストを印刷し、誘
電体セラミック層と少なくとも誘電体セラミック層に隣
接する低温焼結セラミック基板にコンデンサがまたがる
ように各グリーンシートを積み重ねる。

【００６４】この後、積み重ねたグリーンシートをプレ
スし、ブロックを形成する。必要に応じて、作製したブ
ロックを適当な大きさに切断したり、溝を形成したりし
てもよい。そして、作製したブロックを１０００℃以下
で焼成することにより、コンデンサを内蔵したセラミッ
ク多層基板を得る。

【００６５】なお、誘電体セラミック層用の材料は、上
述したように、グリーンシートに成形してセラミック多
層基板に内蔵してもよいが（第１の実施の形態参照）、
誘電体セラミック層用の粉体を有機ビヒクル、有機溶
剤、可塑剤等に混合することによってペースト化し、得
られた誘電体ペーストを必要な部分に印刷することによ
り、誘電体セラミック層を形成してもよい（第２の実施
の形態参照）。この場合でも、誘電体セラミック層とこ
れに隣接する低温焼結セラミック基板とにコンデンサを
形成するように、所定パターンの電極を設け、積み重
ね、プレス、カット、焼成等の工程を経て作製できる。

【００６６】以上、本発明を実施の形態について説明し
たが、本発明はこれらの実施の形態に限定されるもので
はない。

【００６７】例えば、本発明のコンデンサ内蔵多層基板
において、前記各誘電体層はセラミックに限定されるも
のではなく、樹脂からなる誘電体層であってもよい。ま
た、各容量を形成する電極の材質、形状なども限定され
ない。さらに、本発明のコンデンサ内蔵多層基板は、電
圧制御発振器（ＶＣＯ）、高周波フィルタ、高周波スイ
ッチなど種々の電子デバイスに応用可能である。

【００６８】

【発明の効果】本発明のコンデンサ内蔵多層基板によれ
ば、前記高誘電率の誘電体層に第１容量、前記低誘電率
の誘電体層に第２容量をそれぞれ形成し、前記第１容量
と前記第２容量とを合成して１つのコンデンサを形成す
るので、各容量を形成するための電極が各誘電体層に設
けられて各誘電体層間での構成成分の拡散領域が制限さ
れ、従って、前記構成成分の相互拡散が少なくなり、高
誘電率の誘電体層、低誘電率の誘電体層共に、Q値の劣
化や誘電率の変化が抑えられる。また、高誘電率の誘電
体層にのみ容量を形成する場合に比べて、電極面積の僅
かな変動、電極の積み重ねずれ、電極材料と基板材料の
収縮率差等による容量のバラツキを抑えることができ、
コンデンサの容量が正確に調整される。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態によるコンデンサ内
蔵セラミック多層基板の概略断面図である。

【図２】本発明の第１の実施の形態によるコンデンサ内
蔵セラミック多層基板の要部拡大断面図である。

【図３】本発明によるコンデンサ内蔵セラミック多層基
板の他の構成例を示す概略断面図である。

【図４】本発明の第２の実施の形態によるコンデンサ内
蔵セラミック多層基板の概略断面図である。

【図５】従来のコンデンサ内蔵セラミック多層基板の概
略断面図である。

【図６】従来の他のコンデンサ内蔵セラミック多層基板
の概略断面図である。

【符号の説明】

１…コンデンサ内蔵セラミック多層基板２…誘電体セラミック層３、４…低温焼結セラミック基板７ａ、８ａ…第１容量７ｂ、８ｂ…第２容量

フロントページの続きＦターム(参考） 4E351 AA07 AA13 BB03 BB24 BB26 BB31 BB35 BB49 CC11 CC22 DD04 DD05 DD06 DD45 EE01 GG09 5E001 AB03 AE00 AE02 AZ01 5E082 AB03 BC32 BC38 DD02 FF13 FG25 FG26 JJ03 JJ21 PP01 5E346 AA12 AA13 AA35 AA36 AA51 BB01 BB11 CC18 CC21 CC32 CC38 CC39 DD13 EE21 FF22 FF28 GG06 GG28 HH01 HH32

Claims

【特許請求の範囲】

【請求項１】高誘電率の誘電体層と低誘電率の誘電体
層とを積層した多層基板内にコンデンサを形成してなる
コンデンサ内蔵多層基板であって、前記高誘電率の誘電体層に第１容量、前記低誘電率の誘
電体層に第２容量をそれぞれ形成し、前記第１容量と前
記第２容量とを合成して１つのコンデンサを形成してな
ることを特徴とする、コンデンサ内蔵多層基板。
【請求項２】前記第１容量を形成する電極と前記第２
容量を形成する電極とを隣接して配置したことを特徴と
する、請求項１に記載のコンデンサ内蔵多層基板。
【請求項３】前記低誘電率の誘電体層を低温焼結セラ
ミック層とし、前記高誘電率の誘電体層を誘電体セラミ
ック層としたことを特徴とする、請求項１に記載のコン
デンサ内蔵多層基板。
【請求項４】前記低温焼結セラミック層を、ＢａＯ−
Ａｌ₂Ｏ₃−ＳｉＯ₂を主成分とした低温焼結セラミック
基板とし、この低温焼結セラミック基板と前記誘電体セ
ラミック層とを同時焼結してなることを特徴とする、請
求項３に記載のコンデンサ内蔵多層基板。
【請求項５】前記誘電体セラミック層の比誘電率を１
０以上としたことを特徴とする、請求項３或いは請求項
４に記載のコンデンサ内蔵多層基板。
【請求項６】前記低温焼結セラミック層と前記誘電体
セラミック層とに、同組成のガラス成分をそれぞれ含ん
だことを特徴とする、請求項３に記載のコンデンサ内蔵
多層基板。