JP2000050621A - Power circuit for semiconductor integrated circuit - Google Patents
Power circuit for semiconductor integrated circuitInfo
- Publication number
- JP2000050621A JP2000050621A JP10230155A JP23015598A JP2000050621A JP 2000050621 A JP2000050621 A JP 2000050621A JP 10230155 A JP10230155 A JP 10230155A JP 23015598 A JP23015598 A JP 23015598A JP 2000050621 A JP2000050621 A JP 2000050621A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- semiconductor integrated
- integrated circuit
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体集積回路用
電源回路に係わり、特に、半導体集積回路上に設けられ
た各回路の動作状態に応じて電力供給能力を変化させる
ようにした半導体集積回路用電源回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply circuit for a semiconductor integrated circuit, and more particularly, to a semiconductor integrated circuit having a power supply capability that changes according to the operation state of each circuit provided on the semiconductor integrated circuit. The present invention relates to a power supply circuit.
【０００２】[0002]
【従来の技術】従来より、半導体集積回路上に設けた種
々の回路の動作状態に応じた電圧供給を行うことができ
るようにするために、半導体集積回路上には電源回路が
設けられている。図６に、従来の半導体集積回路用電源
回路の一例を示すブロック図である。2. Description of the Related Art Conventionally, a power supply circuit is provided on a semiconductor integrated circuit so that a voltage can be supplied in accordance with the operation state of various circuits provided on the semiconductor integrated circuit. . FIG. 6 is a block diagram showing an example of a conventional power supply circuit for a semiconductor integrated circuit.
【０００３】図６に示したように、従来の半導体集積回
路用電源回路においては、第１の電源電圧発生回路６２
及び第２の電源電圧発生回路６３の２つの電源電圧発生
回路が設けられている。そして、上記第１の電源電圧発
生回路６２には、スタンバイ時用周波数発振器６４及び
スタンバイ時用チャージポンプ回路６５が設けられてい
る。As shown in FIG. 6, in a conventional power supply circuit for a semiconductor integrated circuit, a first power supply voltage generation circuit 62 is provided.
And a second power supply voltage generation circuit 63. The first power supply voltage generation circuit 62 includes a standby-time frequency oscillator 64 and a standby-time charge pump circuit 65.
【０００４】また、第２の電源電圧発生回路６３には、
動作時用周波数発振器６６及び動作時用チャージポンプ
回路６７が設けられており、レギュレータ回路６１の出
力信号ＰＭＰＯＮが上記スタンバイ時用周波数発振器６
４及び動作時用周波数発振器６６にそれぞれ供給される
ようになされている。The second power supply voltage generating circuit 63 includes:
An operating frequency oscillator 66 and an operating charge pump circuit 67 are provided, and the output signal PMPON of the regulator circuit 61 is supplied to the standby frequency oscillator 6.
4 and the operating-time frequency oscillator 66.
【０００５】そして、上記出力信号ＰＭＰＯＮが“Ｈ”
の状態では、上記スタンバイ時用周波数発振器６４及び
動作時用周波数発振器６６が自己発振を行い、スタンバ
イ時用周波数発振器６４からスタンバイ時用発振信号Ｓ
ｔｄＯＳＣが出力され、スタンバイ時用チャージポンプ
回路６５に与えられる。また、上記動作時用周波数発振
器６６からは動作時用発振信号ＡｃｔｖＯＳＣが出力さ
れ、動作時用チャージポンプ回路６７に与えられる。When the output signal PMPON is "H"
In the state described above, the standby-time frequency oscillator 64 and the operating-time frequency oscillator 66 perform self-oscillation, and the standby-time oscillation signal S
tdOSC is output and supplied to the standby-time charge pump circuit 65. The operating frequency oscillator 66 outputs an operating oscillation signal ActvOSC, which is supplied to the operating charge pump circuit 67.
【０００６】上記スタンバイ時用チャージポンプ回路６
５及び動作時用チャージポンプ回路６７は、入力された
信号の周波数に応じた能力で所定の電圧を発生するもの
であり、入力されるスタンバイ時用発振信号ＳｔｄＯＳ
Ｃ、動作時用発振信号ＡｃｔｖＯＳＣに応じて昇圧電圧
や基板電圧を作り出している。The above-described standby charge pump circuit 6
5 and the operation-time charge pump circuit 67 generate a predetermined voltage with an ability corresponding to the frequency of the input signal, and the standby oscillation signal StdOS
C, a boosted voltage and a substrate voltage are generated in accordance with the operation oscillation signal ActvOSC.
【０００７】[0007]
【発明が解決しようとする課題】図６に示した従来の半
導体集積回路用電源回路では、半導体集積回路上のデバ
イスが非活性状態（Ｓｔｄ）では、第１の電源電圧発生
回路６２でスタンバイ時用の電源電圧を発生し、活性状
態（Ａｃｔｖ）では第１の電源電圧発生回路６２及び第
２の電源電圧発生回路６３の両方で昇圧電圧や基板電圧
を発生させていた。このとき、発振周波数はＳｔｄＯＳ
Ｃ≪ＡｃｔｖＯＳＣである。In the conventional power supply circuit for a semiconductor integrated circuit shown in FIG. 6, when a device on the semiconductor integrated circuit is in an inactive state (Std), the first power supply voltage generation circuit 62 operates in a standby state. In the active state (Actv), both the first power supply voltage generation circuit 62 and the second power supply voltage generation circuit 63 generate the boosted voltage and the substrate voltage. At this time, the oscillation frequency is StdOS
C≪ActvOSC.
【０００８】これは、デバイスが非活性状態（Ｓｔｄ）
では、図６中の第１の電源電圧発生回路６２のみを動作
させ、第２の電源電圧発生回路６３を動作させないこと
で消費電流を抑えるようにするためである。This is because the device is in an inactive state (Std)
In this case, only the first power supply voltage generation circuit 62 in FIG. 6 is operated, and the second power supply voltage generation circuit 63 is not operated, so that current consumption is suppressed.
【０００９】また、デバイスが活性状態（Ａｃｔｖ）で
は、図６中の第１の電源電圧発生回路６２及び第２の電
源電圧発生回路６３の両方で昇圧電圧や基板電圧を発生
することで、活性状態（Ａｃｔｖ）において昇圧電圧や
基板電圧が消費されたときに、上記昇圧電圧や基板電圧
を所定の電位まで素早く回復させるようにするためであ
る。When the device is in an active state (Actv), both the first power supply voltage generation circuit 62 and the second power supply voltage generation circuit 63 in FIG. This is because when the boosted voltage or the substrate voltage is consumed in the state (Actv), the boosted voltage or the substrate voltage is quickly restored to a predetermined potential.
【００１０】上述した従来技術では、デバイス非活性状
態（Ｓｔｄ）で動作する第１の電源電圧発生回路６２
と、活性状態（Ａｃｔｖ）で動作する第２の電源電圧発
生回路６３のそれぞれにポンピング回路（チャージポン
プ回路６５、６７）を設けていたため、電源回路設置用
として広い面積が必要であり、これがチップ面積の増大
化を招いていた。In the above-described prior art, the first power supply voltage generating circuit 62 operating in the device inactive state (Std) is used.
In addition, since the pumping circuits (charge pump circuits 65 and 67) are provided in each of the second power supply voltage generating circuits 63 operating in the active state (Actv), a large area is required for power supply circuit installation, and this This has led to an increase in area.
【００１１】本発明は上述の問題点にかんがみ、従来通
りの電力供給能力を有する電源回路の構成を小型化でき
るようにすることを目的とする。SUMMARY OF THE INVENTION In view of the above problems, an object of the present invention is to reduce the size of a power supply circuit having a conventional power supply capability.
【００１２】[0012]
【課題を解決するための手段】本発明の半導体集積回路
用電源回路は、半導体集積回路上に設けられた各回路の
動作状態に応じた能力で電源電圧を生成して供給する半
導体集積回路用電源回路において、入力される電圧をモ
ニタして、上記入力される電圧に応じた所定の大きさの
電圧を出力するレギュレータと、上記レギュレータの出
力を受けて自己発振を行い所定周波数の発振信号を出力
するために設けられた複数の発振手段と、上記複数の発
振手段からそれぞれ出力される各発振信号の何れか１つ
を、上記半導体集積回路上に設けられた各回路の活性状
態を示す信号に応じて選択して出力する選択手段と、上
記選択手段によって選択された発振信号によりポンピン
グ動作を行って所定の電源電圧を生成する電源電圧生成
手段とを具備することを特徴としている。また、本発明
の他の特徴とするところは、上記複数の発振手段は、ス
タンバイ時用周波数発振器及び動作時用周波数発振器の
２個であり、上記選択手段は上記スタンバイ時用周波数
発振器の発振出力、または動作時用周波数発振器の発振
出力の何方か一方の出力を選択することを特徴としてい
る。また、本発明のその他の特徴とするところは、上記
複数の発振手段は、スタンバイ時用周波数発振器、動作
時用周波数発振器、及びバッテリーバックアップ用周波
数発振器の３個であり、上記選択手段は上記スタンバイ
時用周波数発振器の発振出力、または動作時用周波数発
振器の発振出力、またはバッテリーバックアップ用周波
数発振器の発振出力の中から１つの出力を選択すること
を特徴としている。また、本発明のその他の特徴とする
ところは、半導体集積回路上に設けられた各回路の動作
状態に応じた能力で電源電圧を生成して供給する半導体
集積回路用電源回路において、入力される電圧をモニタ
して、上記入力される電圧に応じた所定の大きさの電圧
を出力するレギュレータと、上記レギュレータの出力を
受けて自己発振を行い所定周波数の発振信号を出力する
第１及び第２の発振手段と、上記第１及び第２の発振手
段を、上記半導体集積回路上に設けられた各回路の動作
状態に応じて選択的に動作させる動作制御手段と、上記
動作制御手段によって動作制御されることにより出力さ
れる上記第１の発振手段の発振信号、または上記第２の
発振手段の発振信号によりポンピング動作を行って所定
の電源電圧を生成する電源電圧生成手段とを具備するこ
とを特徴としている。SUMMARY OF THE INVENTION A power supply circuit for a semiconductor integrated circuit according to the present invention is a power supply circuit for a semiconductor integrated circuit which generates and supplies a power supply voltage with an ability corresponding to an operation state of each circuit provided on the semiconductor integrated circuit. In the power supply circuit, a regulator that monitors an input voltage and outputs a voltage of a predetermined magnitude according to the input voltage, and receives an output of the regulator to perform self-oscillation and generate an oscillation signal of a predetermined frequency. A plurality of oscillating means provided for outputting, and one of the oscillating signals respectively output from the plurality of oscillating means, a signal indicating an active state of each circuit provided on the semiconductor integrated circuit; And a power supply voltage generating means for performing a pumping operation based on the oscillation signal selected by the selecting means and generating a predetermined power supply voltage. It is characterized by a door. Another feature of the present invention is that the plurality of oscillating means are two of a standby-time frequency oscillator and an operating-time frequency oscillator, and the selecting means is an oscillating output of the standby-time frequency oscillator. , Or one of the oscillation outputs of the operating frequency oscillator. Another feature of the present invention is that the plurality of oscillating means are three frequency oscillators for standby, a frequency oscillator for operation, and a frequency oscillator for battery backup, and the selecting means is the standby frequency oscillator. It is characterized in that one output is selected from the oscillation output of the time frequency oscillator, the oscillation output of the operating frequency oscillator, or the oscillation output of the battery backup frequency oscillator. Another feature of the present invention is that a power supply circuit for a semiconductor integrated circuit generates and supplies a power supply voltage with a capacity corresponding to an operation state of each circuit provided on the semiconductor integrated circuit. A regulator that monitors a voltage and outputs a voltage of a predetermined magnitude corresponding to the input voltage; and a first and a second that receive an output of the regulator, perform self-oscillation, and output an oscillation signal of a predetermined frequency. Oscillating means, operation control means for selectively operating the first and second oscillating means in accordance with the operation state of each circuit provided on the semiconductor integrated circuit, and operation control by the operation control means The power supply voltage generator generates a predetermined power supply voltage by performing a pumping operation based on the oscillation signal of the first oscillating means or the oscillation signal of the second oscillating means. It is characterized by comprising and.
【００１３】[0013]
【作用】本発明は上記技術手段を有するので、複数の発
振手段からそれぞれ出力される各発振信号の何れか１つ
が電源電圧生成手段に入力されてポンピング動作が行わ
れるようになされているので、上記複数の発振手段のそ
れぞれに対応させて複数個の電源電圧生成手段を設けな
くても済むようになり、半導体集積回路用電源回路を設
置するのに必要な面積を大幅に低減化することが可能と
なる。Since the present invention has the above technical means, any one of the oscillation signals output from the plurality of oscillating means is input to the power supply voltage generating means to perform a pumping operation. It is not necessary to provide a plurality of power supply voltage generation means corresponding to each of the plurality of oscillation means, and the area required for installing a power supply circuit for a semiconductor integrated circuit can be greatly reduced. It becomes possible.
【００１４】[0014]
【発明の実施の形態】以下、本発明の半導体集積回路用
電源回路の実施の形態を、図１を参照して説明する。な
お、図１の半導体集積回路用電源回路では、一例として
本発明を基板電圧発生回路に適用した例について示す
が、本発明は基板電圧発生回路に限ったわけではなく、
昇圧電圧にも良好に適用することができる。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a power supply circuit for a semiconductor integrated circuit according to the present invention will be described below with reference to FIG. In the power supply circuit for a semiconductor integrated circuit shown in FIG. 1, an example in which the present invention is applied to a substrate voltage generating circuit is shown as an example. However, the present invention is not limited to the substrate voltage generating circuit.
It can be applied favorably to boosted voltage.
【００１５】図１の回路から明らかなように、本実施の
形態の半導体集積回路用電源回路は、レギュレータ１
１、スタンバイ時用周波数発振器１２、動作時用周波数
発振器１３、駆動周波数を選択する選択回路１４、チャ
ージポンプ回路１５により構成しており、図６で説明し
た従来の半導体集積回路用電源回路と比較して大きく異
なるのは、従来は２個設けられていたチャージポンプ回
路を、１個のチャージポンプ回路１５としていることで
ある。As is apparent from the circuit of FIG. 1, the power supply circuit for a semiconductor integrated circuit of
1, comprising a frequency oscillator 12 for standby, a frequency oscillator 13 for operation, a selection circuit 14 for selecting a drive frequency, and a charge pump circuit 15, which are compared with the conventional power supply circuit for a semiconductor integrated circuit described in FIG. The main difference is that the conventional two charge pump circuits are replaced with one charge pump circuit 15.
【００１６】そして、本実施の形態では、チャージポン
プ回路を１個とした代わりにチャージポンプ回路１５を
駆動する発振信号を選択する選択回路１４を設け、従来
の半導体集積回路用電源回路と同等の電源電圧供給能力
を持たせるようにしている。In this embodiment, a selection circuit 14 for selecting an oscillating signal for driving the charge pump circuit 15 is provided instead of using one charge pump circuit, and is equivalent to a conventional semiconductor integrated circuit power supply circuit. The power supply voltage supply capability is provided.
【００１７】図１に示したように、本実施の形態におい
ては、上記チャージポンプ回路１５に発振信号を供給す
る発振器としてスタンバイ時用周波数発振器１２と、動
作時用周波数発振器１３とを設け、デバイスが活性状態
であるか、或いは非活性状態であるか否かに応じて、上
記２つの発振器１２、１３の発振出力の何方か一方を上
記選択回路１４により選択して上記チャージポンプ回路
１５に出力するようにしている。As shown in FIG. 1, in this embodiment, a standby-time frequency oscillator 12 and an operation-time frequency oscillator 13 are provided as oscillators for supplying an oscillation signal to the charge pump circuit 15. One of the oscillation outputs of the two oscillators 12 and 13 is selected by the selection circuit 14 and output to the charge pump circuit 15 in accordance with whether the signal is in an active state or an inactive state. I am trying to do it.
【００１８】上記選択回路１４の構成例を図２に示す。
図２に示したように、この選択回路１４は、トランジス
タＭＰ１／ＭＮ１よりなる第１のトランスファーゲー
ト、トランジスタＭＰ２／ＭＮ２よりなる第２のトラン
スファーゲート、活性状態信号（Ａｃｔｖ）のレベルを
反転させて上記第１のトランスファーゲートのＭＰ１と
上記第２のトランスファーゲートのＭＮ２との接続点に
供給するインバータ２３、第１及び第２のトランスファ
ーゲートＭＰ１／ＭＮ１、ＭＰ２／ＭＮ２の出力線中に
介設されたインバータ２４、２５によって構成されてい
る。FIG. 2 shows a configuration example of the selection circuit 14.
As shown in FIG. 2, the selection circuit 14 inverts the levels of a first transfer gate including transistors MP1 / MN1, a second transfer gate including transistors MP2 / MN2, and an active state signal (Actv). An inverter 23 that supplies a connection point between MP1 of the first transfer gate and MN2 of the second transfer gate, is provided in the output lines of the first and second transfer gates MP1 / MN1 and MP2 / MN2. And inverters 24 and 25.
【００１９】以下、本実施の形態の半導体集積回路用電
源回路の具体的な動作例について説明する。図１の回路
において、レギュレータ１１は、例えば、基板電圧Ｖｂ
ｂ＞−１／３Ｖｄｄの場合に出力信号ＰＭＰＯＮが
“Ｈ”となり、基板電圧Ｖｂｂ＜−１／３Ｖｄｄの時に
出力信号ＰＭＰＯＮ“Ｌ”となるように構成されてい
る。Hereinafter, a specific operation example of the power supply circuit for a semiconductor integrated circuit according to the present embodiment will be described. In the circuit of FIG. 1, the regulator 11 is, for example, a substrate voltage Vb.
The output signal PMPON is set to “H” when b> − ／ Vdd, and is set to “L” when the substrate voltage Vbb <− ／ Vdd.
【００２０】上記スタンバイ時用周波数発振器１２及び
動作時用周波数発振器１３は、上記出力信号ＰＭＰＯＮ
が“Ｈ”の状態で自己発振をそれぞれ開始する。また、
上記出力電圧が十分に発生されたときに（Ｖｂｂ＜−１
／３Ｖｄｄ）、出力信号ＰＭＰＯＮが“Ｌ”となると、
上記スタンバイ時用周波数発振器１２及び動作時用周波
数発振器１３は自己発振を中止し、過剰な電流の消費を
抑えるようにしている。The standby frequency oscillator 12 and the operating frequency oscillator 13 output the output signal PMPON.
Start self-oscillation in the state of "H". Also,
When the output voltage is sufficiently generated (Vbb <-1
/ 3Vdd), when the output signal PMPON goes to "L",
The standby-time frequency oscillator 12 and the operating-time frequency oscillator 13 stop self-oscillation to suppress excessive current consumption.
【００２１】ここで、スタンバイ時用周波数ＳｔｄＯＳ
Ｃ及び動作時用周波数ＡｃｔｖＯＳＣの周波数は、例え
ばスタンバイ時用周波数ＳｔｄＯＳＣ（２０ＭＨｚ）≪
動作時用周波数ＡｃｔｖＯＳＣ（５０ＭＨｚ）とする。Here, the standby frequency StdOS
C and the frequency of the operating frequency ActvOSC are, for example, the standby frequency StdOSC (20 MHz) ≪
It is assumed that the operating frequency is ActvOSC (50 MHz).
【００２２】次に、上記選択回路１４の動作について記
す。図１中、例えば外部よりのＡｃｔｖ信号（ＲＡＳ
（Ras Address Strove: 行選択信号）など）によりデバ
イスが非活性状態（ＲＡＳ“Ｈ”）と、活性状態（ＲＡ
Ｓ“Ｌ”）とで、上記外部信号に同期した上記チャージ
ポンプ回路１５に供給するポンピング周波数ＯＳＣの切
り換えを行い、チャージポンプ回路１５が所定の電圧を
生成するための発振信号を選択して供給する。なお、こ
の選択制御信号はデバイス内部で作成された信号でも良
い。Next, the operation of the selection circuit 14 will be described. In FIG. 1, for example, an external Actv signal (RAS
(Ras Address Strove: row select signal) causes the device to become inactive (RAS “H”) and active (RA
S “L”), the pumping frequency OSC supplied to the charge pump circuit 15 is switched in synchronization with the external signal, and the charge pump circuit 15 selects and supplies an oscillation signal for generating a predetermined voltage. I do. Note that the selection control signal may be a signal created inside the device.
【００２３】図２において、Ａｃｔｖ信号は“Ｈ”であ
る時、例えばデバイスが非活性状態にあるとする。この
とき、図２中の（ａ）〜（ｂ）間は、第１のトランスフ
ァーゲートＭＰ１／ＭＮ１がＯＮ状態にあるため導通状
態である。一方、図２中の（ｃ）〜（ｄ）間は、第２の
トランスファーゲートＭＰ２／ＭＮ２がＯＦＦ状態にあ
るため非導通状態にある。In FIG. 2, when the Actv signal is "H", for example, it is assumed that the device is in an inactive state. At this time, between (a) and (b) in FIG. 2, the first transfer gate MP1 / MN1 is in the ON state, so that it is in the conductive state. On the other hand, between (c) and (d) in FIG. 2, the second transfer gate MP2 / MN2 is in an OFF state and is in a non-conductive state.
【００２４】上記状態において、レギュレータ１１の出
力信号ＰＭＰＯＮが“Ｈ”の状態のとき、上記スタンバ
イ時用周波数発振器１２及び動作時用周波数発振器１３
が発振信号ＳｔｄＯＳＣ、ＡｃｔｖＯＳＣを上述した周
波数で発振している場合、（ａ）〜（ｂ）間が導通状態
にあるため、スタンバイ時用周波数の発振信号ＳｔｄＯ
ＳＣのみがトランスファーゲートを通過する。In the above state, when the output signal PMPON of the regulator 11 is "H", the frequency oscillator 12 for standby and the frequency oscillator 13 for operation
Is oscillating the oscillation signals StdOSC and ActvOSC at the above-described frequencies, the conduction state is maintained between (a) and (b), so that the oscillation signal StdO at the standby frequency is used.
Only the SC passes through the transfer gate.
【００２５】これにより、図２中の“ＯＵＴ”部分の出
力波形は、図３中の“第１の状態”のようになり、スタ
ンバイ時用の周波数の発振信号ＳｔｄＯＳＣのみがチャ
ージポンプ回路１５に入力され、それによって生成され
た電力で基板電圧を所望の電位まで引き下げる。As a result, the output waveform of the "OUT" portion in FIG. 2 becomes as shown in "first state" in FIG. 3, and only the oscillation signal StdOSC having the standby frequency is supplied to the charge pump circuit 15. The substrate voltage is reduced to a desired potential by the input and generated power.
【００２６】次に、図２において、Ａｃｔｖ信号が
“Ｌ”である時、例えばデバイスは活性状態にあるとす
る。このとき、第１のトランスファーゲートＭＰ１／Ｍ
Ｎ１がＯＦＦ状態にあるため、図２中の（ａ）〜（ｂ）
間は非導通状態である。また、第２のトランスファーゲ
ートＭＰ２／ＭＮ２がＯＮ状態にあるため、図２中の
（ｃ）〜（ｄ）間は導通状態にある。Next, in FIG. 2, when the Actv signal is "L", for example, it is assumed that the device is in an active state. At this time, the first transfer gate MP1 / M
Since N1 is in the OFF state, (a) and (b) in FIG.
The gap is non-conductive. In addition, since the second transfer gate MP2 / MN2 is in the ON state, the state is conductive between (c) and (d) in FIG.
【００２７】上記状態において、レギュレータ１１の出
力信号ＰＭＰＯＮが“Ｈ”の状態のとき、スタンバイ時
用周波数発振器１２及び動作時用周波数発振器１３が上
記周波数で発振されている場合、図２中の（ｃ）〜
（ｄ）のみが導通状態にあるため、ＡｃｔｖＯＳＣの発
振信号のみがトランスファーゲートを通過可能となる。In the above state, when the output frequency PMPON of the regulator 11 is "H" and the standby frequency oscillator 12 and the operating frequency oscillator 13 are oscillating at the above-mentioned frequencies, c) ~
Since only (d) is in a conductive state, only the oscillation signal of ActvOSC can pass through the transfer gate.
【００２８】これにより、図２中の“ＯＵＴ”部分の出
力波形は、図３中の“第２の状態”のようになり、動作
時用周波数発振器で発振されたＡｃｔｖＯＳＣの発振信
号がチャージポンプ回路１５に入力されるので、電力供
給能力が大きくなる。これにより、仮にデバイス活性状
態において基板電圧が大量に消費された場合でも、チャ
ージポンプ回路１５は周波数の高い発振出力でポンピン
グ動作を行っているため、基板電圧を所望の電位まで早
急に引き下げることが可能になる。As a result, the output waveform of the “OUT” portion in FIG. 2 becomes as shown in “second state” in FIG. 3, and the oscillation signal of ActvOSC oscillated by the operating frequency oscillator is supplied to the charge pump. Since the power is input to the circuit 15, the power supply capability is increased. Thereby, even if a large amount of substrate voltage is consumed in the device active state, the charge pump circuit 15 performs a pumping operation with a high-frequency oscillation output, so that the substrate voltage can be quickly reduced to a desired potential. Will be possible.
【００２９】図１で示した本実施の形態の半導体集積回
路用電源回路と、図６に示した従来の半導体集積回路用
電源回路とを比較した場合、上述したように、本実施の
形態の半導体集積回路用電源回路の場合には、チャージ
ポンプ回路が１個減り、その代わりに選択回路１４が図
６の回路よりも１個増加している。したがって、回路ブ
ロックの個数は、本実施の形態の半導体集積回路用電源
回路でも従来の半導体集積回路用電源回路でも同じであ
る。When comparing the power supply circuit for a semiconductor integrated circuit of this embodiment shown in FIG. 1 with the conventional power supply circuit for a semiconductor integrated circuit shown in FIG. 6, as described above, In the case of a power supply circuit for a semiconductor integrated circuit, the number of charge pump circuits is reduced by one, and instead, the number of selection circuits 14 is increased by one compared with the circuit of FIG. Therefore, the number of circuit blocks is the same in the semiconductor integrated circuit power supply circuit of the present embodiment and the conventional semiconductor integrated circuit power supply circuit.
【００３０】しかし、チャージポンプ回路を設置するた
めに必要な面積と選択回路１４を設置するために必要な
面積とでは大幅に異なり、選択回路１４を設置するため
に必要な面積の方が小さくて済む。したがって、本実施
の形態の半導体集積回路用電源回路は、従来の半導体集
積回路用電源回路と比較して、電力供給能力を低下させ
ることなく、必要とする設置面積を大幅に減らすことが
でき、チップの小型化に寄与することができる。However, the area required to install the charge pump circuit and the area required to install the selection circuit 14 are significantly different, and the area required to install the selection circuit 14 is smaller. I'm done. Therefore, the power supply circuit for a semiconductor integrated circuit according to the present embodiment can significantly reduce the required installation area without lowering the power supply capability as compared with the conventional power supply circuit for a semiconductor integrated circuit, This can contribute to miniaturization of the chip.
【００３１】次に、図４を参照しながら本発明の半導体
集積回路用電源回路の第２の実施の形態を説明する。図
４に示した半導体集積回路用電源回路は、図１に示した
第１の実施の形態の半導体集積回路用電源回路に加え
て、バッテリーバックアップ用周波数発振器１７を設け
たことである。また、この例では上述したＡｃｔｖ信号
の他に、バックアップモード用の信号を選択回路１４に
入力するようにして、３つの信号の中から１つの信号を
選択するように構成している。Next, a second embodiment of the power supply circuit for a semiconductor integrated circuit according to the present invention will be described with reference to FIG. The power supply circuit for a semiconductor integrated circuit shown in FIG. 4 is different from the power supply circuit for a semiconductor integrated circuit of the first embodiment shown in FIG. 1 in that a frequency oscillator 17 for battery backup is provided. Further, in this example, in addition to the above-described Actv signal, a signal for the backup mode is input to the selection circuit 14 so that one signal is selected from the three signals.
【００３２】上述のように構成した本実施の形態の半導
体集積回路用電源回路においては、上記バッテリーバッ
クアップ用周波数発振器１７の発振周波数を上記スタン
バイ時用周波数発振器１２よりも低くすることで、非活
性状態における消費電流の低減化を更に達成することが
できる。In the power supply circuit for a semiconductor integrated circuit according to the present embodiment configured as described above, the oscillation frequency of the battery backup frequency oscillator 17 is set lower than that of the standby frequency oscillator 12 so that Further reduction in current consumption in the state can be achieved.
【００３３】次に、図５を参照しながら本発明の第３の
実施の形態を説明する。この例の場合は、上述したＡｃ
ｔｖ信号の状態に応じて上記スタンバイ時用周波数発振
器１２または動作時用周波数発振器１３を選択的に動作
させるようにすることで、図１に示した第１の実施の形
態の半導体集積回路用電源回路の中から選択回路１４を
省略している。Next, a third embodiment of the present invention will be described with reference to FIG. In the case of this example, the above-mentioned Ac
By selectively operating the frequency oscillator for standby 12 or the frequency oscillator for operation 13 according to the state of the tv signal, the power supply for the semiconductor integrated circuit according to the first embodiment shown in FIG. The selection circuit 14 is omitted from the circuit.
【００３４】このように構成することで、図１の半導体
集積回路用電源回路と比較して、設置面積を更に小さく
することが可能となる。なお、図５に示した半導体集積
回路用電源回路の場合には、動作発振器を切り換えると
きに、上述したＡｃｔｖ信号の状態に応じて単純に切り
換えると、瞬間的ではあるが、上記スタンバイ時用周波
数発振器１２及び動作時用周波数発振器１３の両方がＯ
ＦＦの状態になる恐れがある。With this configuration, the installation area can be further reduced as compared with the power supply circuit for a semiconductor integrated circuit of FIG. In the case of the power supply circuit for a semiconductor integrated circuit shown in FIG. 5, if the operation oscillator is switched simply in accordance with the state of the above-mentioned Actv signal, the above-mentioned standby frequency is instantaneous. Both the oscillator 12 and the operating frequency oscillator 13 are O
There is a risk of FF status.
【００３５】そこで、そのようになっては都合が悪い半
導体集積回路に適用する場合には、一方の発振器の動作
が安定してから他方の発振器の動作が停止するようにす
るか、または上述した図１または図４の半導体集積回路
用電源回路を用いるようにするのがよい。Therefore, when the present invention is applied to a semiconductor integrated circuit which is inconvenient, the operation of one oscillator is stabilized and then the operation of the other oscillator is stopped. It is preferable to use the power supply circuit for the semiconductor integrated circuit of FIG. 1 or FIG.
【００３６】[0036]
【発明の効果】本発明は上述したように、本発明によれ
ば、複数の発振手段からそれぞれ出力される各発振信号
の何れか１つを電源電圧生成手段に入力してポンピング
動作を行わせるようにしたので、上記複数の発振手段の
それぞれに対応させて電源電圧生成手段を複数個設ける
ことなく、１個の電源電圧生成手段を設けただけで従来
と同様な電力供給能力を有することができる。これによ
り、半導体集積回路用電源回路を設置するのに必要な面
積を大幅に低減化することが可能となり、チップの小型
化に寄与することができる。As described above, according to the present invention, according to the present invention, one of the oscillation signals output from each of the plurality of oscillation means is input to the power supply voltage generation means to perform the pumping operation. With this configuration, it is possible to provide the same power supply capability as in the related art only by providing one power supply voltage generating unit without providing a plurality of power supply voltage generating units corresponding to each of the plurality of oscillation units. it can. As a result, the area required for installing the power supply circuit for a semiconductor integrated circuit can be significantly reduced, which contributes to the downsizing of the chip.
【図１】本発明の第１の実施の形態を示す半導体集積回
路用電源回路のブロック図である。FIG. 1 is a block diagram of a power supply circuit for a semiconductor integrated circuit according to a first embodiment of the present invention.
【図２】図１の選択回路の一例を示す回路図である。FIG. 2 is a circuit diagram illustrating an example of a selection circuit of FIG. 1;
【図３】図１の各部の動作を説明する動作波形図であ
る。FIG. 3 is an operation waveform diagram illustrating an operation of each unit in FIG. 1;
【図４】本発明の第２の実施の形態を示す半導体集積回
路用電源回路のブロック図である。FIG. 4 is a block diagram of a power supply circuit for a semiconductor integrated circuit according to a second embodiment of the present invention.
【図５】本発明の第３の実施の形態を示す半導体集積回
路用電源回路のブロック図である。FIG. 5 is a block diagram of a power supply circuit for a semiconductor integrated circuit according to a third embodiment of the present invention.
【図６】従来の半導体集積回路用電源回路の一例を示す
ブロック図である。FIG. 6 is a block diagram showing an example of a conventional power supply circuit for a semiconductor integrated circuit.
１１ レギュレータ １２ スタンバイ時用周波数発振器 １３ 動作時用周波数発振器 １４ 選択回路 １５ チャージポンプ回路（電源電圧生成手段） ＰＭＰＯＮ レギュレータ出力信号 ＳｔｄＯＳＣ スタンバイ時用発振信号 ＡｃｔｖＯＳＣ 動作時用発振信号 Reference Signs List 11 Regulator 12 Standby frequency oscillator 13 Operating frequency oscillator 14 Selection circuit 15 Charge pump circuit (power supply voltage generating means) PMPON regulator output signal StdOSC Standby oscillation signal ActvOSC Oscillation signal for operation
Claims (4)
動作状態に応じた能力で電源電圧を生成して供給する半
導体集積回路用電源回路において、 入力される電圧をモニタして、上記入力される電圧に応
じた所定の大きさの電圧を出力するレギュレータと、 上記レギュレータの出力を受けて自己発振を行い所定周
波数の発振信号を出力するために設けられた複数の発振
手段と、 上記複数の発振手段からそれぞれ出力される各発振信号
の何れか１つを、上記半導体集積回路上に設けられた各
回路の活性状態を示す信号に応じて選択して出力する選
択手段と、 上記選択手段によって選択された発振信号によりポンピ
ング動作を行って所定の電源電圧を生成する電源電圧生
成手段とを具備することを特徴とする半導体集積回路用
電源回路。1. A power supply circuit for a semiconductor integrated circuit which generates and supplies a power supply voltage with a capacity corresponding to an operation state of each circuit provided on the semiconductor integrated circuit, wherein the input voltage is monitored and A regulator for outputting a voltage of a predetermined magnitude according to the voltage to be supplied; a plurality of oscillating means provided for receiving the output of the regulator, performing self-oscillation and outputting an oscillation signal of a predetermined frequency; Selecting means for selecting and outputting any one of the oscillation signals respectively output from the oscillating means according to a signal indicating an active state of each circuit provided on the semiconductor integrated circuit; And a power supply voltage generating means for generating a predetermined power supply voltage by performing a pumping operation based on the oscillation signal selected by the power supply circuit.
周波数発振器及び動作時用周波数発振器の２個であり、
上記選択手段は上記スタンバイ時用周波数発振器の発振
出力、または動作時用周波数発振器の発振出力の何方か
一方の出力を選択することを特徴とする請求項１に記載
の半導体集積回路用電源回路。2. The plurality of oscillating means are a standby frequency oscillator and an operating frequency oscillator.
2. The power supply circuit for a semiconductor integrated circuit according to claim 1, wherein said selection means selects one of an oscillation output of said standby frequency oscillator and an oscillation output of an operating frequency oscillator.
周波数発振器、動作時用周波数発振器、及びバッテリー
バックアップ用周波数発振器の３個であり、上記選択手
段は上記スタンバイ時用周波数発振器の発振出力、また
は動作時用周波数発振器の発振出力、またはバッテリー
バックアップ用周波数発振器の発振出力の中から１つの
出力を選択することを特徴とする請求項１に記載の半導
体集積回路用電源回路。3. The plurality of oscillating means are a frequency oscillator for standby, a frequency oscillator for operation, and a frequency oscillator for battery backup, and the selecting means is an oscillation output of the frequency oscillator for standby, 2. The power supply circuit for a semiconductor integrated circuit according to claim 1, wherein one output is selected from an oscillation output of an operating frequency oscillator and an oscillation output of a battery backup frequency oscillator.
動作状態に応じた能力で電源電圧を生成して供給する半
導体集積回路用電源回路において、 入力される電圧をモニタして、上記入力される電圧に応
じた所定の大きさの電圧を出力するレギュレータと、 上記レギュレータの出力を受けて自己発振を行い所定周
波数の発振信号を出力する第１及び第２の発振手段と、 上記半導体集積回路上に設けられた各回路の動作状態に
応じて上記第１及び第２の発振手段を選択的に動作させ
る動作制御手段と、 上記動作制御手段によって動作制御されることにより出
力される上記第１の発振手段の発振信号、または上記第
２の発振手段の発振信号によりポンピング動作を行って
所定の電源電圧を生成する電源電圧生成手段とを具備す
ることを特徴とする半導体集積回路用電源回路。4. A power supply circuit for a semiconductor integrated circuit, which generates and supplies a power supply voltage with a capability according to an operation state of each circuit provided on the semiconductor integrated circuit, wherein the input voltage is monitored and A regulator for outputting a voltage of a predetermined magnitude corresponding to a voltage to be applied, first and second oscillating means for receiving the output of the regulator, oscillating and outputting an oscillation signal of a predetermined frequency, Operation control means for selectively operating the first and second oscillating means in accordance with an operation state of each circuit provided on the circuit; and Power supply voltage generating means for generating a predetermined power supply voltage by performing a pumping operation based on the oscillation signal of the first oscillation means or the oscillation signal of the second oscillation means. The power supply circuit for a semiconductor integrated circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10230155A JP2000050621A (en) | 1998-07-31 | 1998-07-31 | Power circuit for semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10230155A JP2000050621A (en) | 1998-07-31 | 1998-07-31 | Power circuit for semiconductor integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000050621A true JP2000050621A (en) | 2000-02-18 |
Family
ID=16903467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10230155A Withdrawn JP2000050621A (en) | 1998-07-31 | 1998-07-31 | Power circuit for semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000050621A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100436128B1 (en) * | 2002-07-16 | 2004-06-14 | 주식회사 하이닉스반도체 | Device for controlling voltage generator |
| KR100451991B1 (en) * | 2002-07-12 | 2004-10-08 | 주식회사 하이닉스반도체 | Internal power voltage generating circuit |
| KR100465248B1 (en) * | 2000-08-14 | 2005-01-13 | 미쓰비시 덴끼 엔지니어링 가부시키가이샤 | Substrate bias voltage generating circuit |
| KR100613446B1 (en) | 2004-09-22 | 2006-08-21 | 주식회사 하이닉스반도체 | Internal Voltage Generating Circuit |
| KR100840685B1 (en) | 2007-01-26 | 2008-06-24 | 삼성전자주식회사 | Driver, semiconductor having the same, and method of driving at least one load |
-
1998
- 1998-07-31 JP JP10230155A patent/JP2000050621A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100465248B1 (en) * | 2000-08-14 | 2005-01-13 | 미쓰비시 덴끼 엔지니어링 가부시키가이샤 | Substrate bias voltage generating circuit |
| KR100451991B1 (en) * | 2002-07-12 | 2004-10-08 | 주식회사 하이닉스반도체 | Internal power voltage generating circuit |
| KR100436128B1 (en) * | 2002-07-16 | 2004-06-14 | 주식회사 하이닉스반도체 | Device for controlling voltage generator |
| KR100613446B1 (en) | 2004-09-22 | 2006-08-21 | 주식회사 하이닉스반도체 | Internal Voltage Generating Circuit |
| KR100840685B1 (en) | 2007-01-26 | 2008-06-24 | 삼성전자주식회사 | Driver, semiconductor having the same, and method of driving at least one load |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE42293E1 (en) | System and method for optimizing clock speed generation in a computer | |
| JP4884665B2 (en) | DC-AC converter, its controller IC, and DC-AC converter parallel operation system | |
| JP2006314130A (en) | Low power oscillator | |
| KR100631953B1 (en) | Memory device | |
| JP3670738B2 (en) | Feedback latch and method | |
| JP2000050621A (en) | Power circuit for semiconductor integrated circuit | |
| JP2007151231A (en) | Uninterruptible power unit | |
| JP3578043B2 (en) | Power supply voltage detection circuit | |
| JPH10149237A (en) | Semiconductor circuit | |
| JP2004047810A (en) | Semiconductor integrated circuit | |
| JP2005045873A (en) | Power supply | |
| JP3551907B2 (en) | Clock signal supply device and control method therefor | |
| JP2004046752A (en) | Semiconductor device | |
| JP2008234195A (en) | Semiconductor integrated circuit and semiconductor device with semiconductor integrated circuit incorporated therein | |
| US6794949B1 (en) | Frequency generating device and method thereof | |
| KR100319164B1 (en) | Heavy-duty drive system and its method by multi-level detection | |
| JP2000137699A (en) | Microcomputer | |
| JPH09288527A (en) | Power consumption reducing circuit | |
| KR100334826B1 (en) | Booster circuitry | |
| JP2000245140A (en) | Charge pump circuit | |
| JP2000036740A (en) | Pll controller | |
| JPH08185240A (en) | Integrated circuit device and voltage switching circuit | |
| JP5262082B2 (en) | Semiconductor integrated circuit | |
| KR100673035B1 (en) | A Synchronization Circuit For Parallel Operation Of UPS | |
| JP2005137182A (en) | Switching regulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051004 |