JPH08185240A - Integrated circuit device and voltage switching circuit - Google Patents

Integrated circuit device and voltage switching circuit

Info

Publication number
JPH08185240A
JPH08185240A JP6327815A JP32781594A JPH08185240A JP H08185240 A JPH08185240 A JP H08185240A JP 6327815 A JP6327815 A JP 6327815A JP 32781594 A JP32781594 A JP 32781594A JP H08185240 A JPH08185240 A JP H08185240A
Authority
JP
Japan
Prior art keywords
circuit
voltage
output
power supply
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6327815A
Other languages
Japanese (ja)
Inventor
Mitsukiyo Matsui
光清 松井
Kazuhisa Kida
和久 来田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP6327815A priority Critical patent/JPH08185240A/en
Publication of JPH08185240A publication Critical patent/JPH08185240A/en
Pending legal-status Critical Current

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

PURPOSE: To lower the voltages, speed up the operation, and reduce the power consumption including an oscillation circuit by providing the oscillation circuit and a load circuit which are powered with the voltage boosted by a boosting circuit and a start-up circuit which is connected to the output of the boosting circuit. CONSTITUTION: When a reset signal is generated first when the power source is turned ON, a control signal (a) is supplied from the start-up circuit 5 through a signal line in response to the reset signal. The start-up circuit 5 once receiving the control signal (a) holds the output (b) of the boosting circuit 2 at the potential of a ground terminal 6, i.e., the ground potential. Consequently, the oscillation circuit 1 performs oscillating operation at an external source voltage level. Then the boosting circuit 2 receives a clock signal from the oscillation circuit 1 through a load circuit 3 and operates. The boosting circuit 2 outputs a voltage (b) which is higher than the source voltage. The output voltage (b) of the boosting circuit 2 is unstable when the power source is turned ON, but becomes stable a certain time later. At the time when the output becomes stable, the output of the control signal (a) from the load circuit 3 is cased and the operation of the start-up circuit 5 is stopped.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、昇圧回路や定電圧回路
を内蔵した集積回路装置に関するものと、また、このよ
うな集積回路装置等に用いることのできる電位切り換え
回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated circuit device incorporating a booster circuit or a constant voltage circuit, and a potential switching circuit which can be used in such an integrated circuit device.

【０００２】[0002]

【従来の技術】近年、機器の小型化、電池駆動の長寿命
化、また、電池使用本数の削減により、半導体集積回路
装置やマイクロコンピュータは、低電圧化、高速化及び
低消費電力化が要求されている。半導体集積回路装置、
特にマイクロコンピュータにおいては、電源電圧の低電
圧化に伴って昇圧回路や定電圧回路を内蔵し、低電圧
化、高速化及び低消費電力化を実現しようとしている。2. Description of the Related Art In recent years, semiconductor integrated circuit devices and microcomputers are required to have lower voltage, higher speed, and lower power consumption due to downsizing of equipment, longer life of battery drive, and reduction of the number of batteries used. Has been done. Semiconductor integrated circuit device,
In particular, in microcomputers, a booster circuit and a constant voltage circuit are built in as the power supply voltage is lowered, and it is attempted to realize low voltage, high speed, and low power consumption.

【０００３】以下に従来の昇圧回路、定電圧回路を用い
た集積回路装置について説明する。図４は、従来の昇圧
回路を用いて低電圧・高速化を実現させる集積回路装置
の回路構成の一例を示すものである。図４において、１
は外部の電源で動作する発振回路であり、２は外部の電
源を昇圧する昇圧回路である。昇圧回路２で昇圧された
電圧は、中央演算処理装置（以下、「ＣＰＵ」という）
等の負荷回路３の電源電圧として供給される。An integrated circuit device using a conventional booster circuit and constant voltage circuit will be described below. FIG. 4 shows an example of a circuit configuration of an integrated circuit device that realizes low voltage and high speed using a conventional booster circuit. In FIG. 4, 1
Is an oscillation circuit that operates from an external power supply, and 2 is a booster circuit that boosts the external power supply. The voltage boosted by the booster circuit 2 is a central processing unit (hereinafter referred to as “CPU”).
And the like are supplied as the power supply voltage of the load circuit 3.

【０００４】この集積回路装置において、まず、外部の
電源電圧で発振回路１を駆動する。次に、昇圧回路２
は、発振回路１から出力されるクロック信号を負荷回路
３を介して受けて動作し、電源電圧よりも高い電圧を発
生する。そして、昇圧した電圧をＣＰＵ等の負荷回路３
の電源電圧とする。これにより、外部の電源電圧が電池
１本の１.５Ｖ系の低電圧であってもＣＰＵ等の負荷回
路３を高速で動作させることができる。In this integrated circuit device, first, the oscillation circuit 1 is driven by an external power supply voltage. Next, the booster circuit 2
Operates by receiving the clock signal output from the oscillation circuit 1 via the load circuit 3, and generates a voltage higher than the power supply voltage. Then, the boosted voltage is applied to the load circuit 3 such as a CPU.
Power supply voltage. As a result, the load circuit 3 such as the CPU can be operated at high speed even if the external power supply voltage is a low voltage of 1.5 V system for one battery.

【０００５】また、図５も従来の昇圧回路と定電圧回路
とを用いて低電圧・高速化・低消費化を実現した集積回
路装置の回路構成の一例を示すものである。この装置が
図４に示した装置と異なるところは、昇圧回路２で昇圧
した電圧を定電圧回路４にその電源電圧として供給し、
定電圧回路４がＣＰＵ等の負荷回路３に一定電圧を供給
する構成としたことである。FIG. 5 also shows an example of a circuit configuration of an integrated circuit device which realizes low voltage, high speed, and low power consumption by using a conventional booster circuit and a constant voltage circuit. This device is different from the device shown in FIG. 4 in that the voltage boosted by the booster circuit 2 is supplied to the constant voltage circuit 4 as its power supply voltage.
The constant voltage circuit 4 is configured to supply a constant voltage to the load circuit 3 such as a CPU.

【０００６】この装置では、まず、昇圧回路２は発振回
路１の出力クロック信号を負荷回路３を介して受けて電
源電圧より高い電圧を発生し、この昇圧した電圧を定電
圧回路４の電源電圧として供給する。定電圧回路４は外
部の電源電圧に対して一定の電圧を出力し、それをＣＰ
Ｕ等の負荷回路３に供給する。これにより、外部の電源
電圧が低電圧であっても、ＣＰＵ等の負荷回路３をつね
に一定の電圧で動作させることができる。そのため、負
荷回路３は、高速動作が可能であるだけでなく、外部の
電源電圧値に関係なく消費電流をつねに一定に抑えるこ
とができ、低消費電力化を実現できる。In this device, first, the booster circuit 2 receives the output clock signal of the oscillator circuit 1 via the load circuit 3 to generate a voltage higher than the power supply voltage, and the boosted voltage is supplied to the constant voltage circuit 4. Supply as. The constant voltage circuit 4 outputs a constant voltage with respect to the external power supply voltage, and outputs it as CP.
It is supplied to the load circuit 3 such as U. As a result, even if the external power supply voltage is a low voltage, the load circuit 3 such as the CPU can always be operated at a constant voltage. Therefore, not only the load circuit 3 can operate at high speed, but also the consumption current can be constantly suppressed regardless of the external power supply voltage value, and low power consumption can be realized.

【０００７】[0007]

【発明が解決しようとする課題】しかしながら上記の従
来の構成では、発振回路が、つねに外部の電源電圧で動
作するため、電源電圧として低電圧電源を用いる場合に
は高速の発振動作ができない。また、昇圧後の電圧で動
作させているＣＰＵ等の負荷回路についても、本来であ
れば、高速動作が可能ではあるものの、発振回路の動作
が低速であるので、その動作が低速になってしまう。す
なわち、発振回路の動作速度が遅いため、発振回路が集
積回路装置全体の速度を律則することになる。However, in the above-mentioned conventional configuration, the oscillation circuit always operates with the external power supply voltage, and therefore, when a low voltage power supply is used as the power supply voltage, high speed oscillation operation cannot be performed. In addition, a load circuit such as a CPU that is operated at a boosted voltage should be able to operate at high speed, but the operation of the oscillation circuit is slow, so the operation becomes slow. . That is, since the operating speed of the oscillator circuit is slow, the oscillator circuit regulates the speed of the entire integrated circuit device.

【０００８】また、単に接続関係を変えて昇圧回路の出
力を発振回路の電源電圧とすることで発振動作の高速化
を図ろうとしても、もとになる昇圧回路が、本来、発振
回路の出力を受けて安定に動作するものであるので、初
期状態では発振回路の出力を受けない昇圧回路の出力が
不安定になり、この不安定な出力を受けた発振回路も不
安定な動作をすることになってしまう。Further, even if an attempt is made to speed up the oscillation operation by simply changing the connection relationship and using the output of the booster circuit as the power supply voltage of the oscillator circuit, the original booster circuit is originally the output of the oscillator circuit. The output of the booster circuit that does not receive the output of the oscillation circuit becomes unstable in the initial state, and the oscillation circuit that receives this unstable output also performs unstable operation. Become.

【０００９】さらに、発振回路は、外部の電源から電力
を受けるため、その電圧変動等により消費電流が大きく
変動し、低消費電力化を図ることができない。Further, since the oscillator circuit receives electric power from an external power source, its current consumption greatly changes due to its voltage fluctuation and the like, and it is not possible to achieve low power consumption.

【００１０】本発明は上記従来の課題を解決するもの
で、発振回路も含めた低電圧化・高速化・低消費化を実
現できる集積回路装置を提供することを目的とする。The present invention solves the above-mentioned conventional problems, and an object of the present invention is to provide an integrated circuit device capable of realizing low voltage, high speed, and low power consumption including an oscillation circuit.

【００１１】また、昇圧回路と発振回路とを組み合わせ
た回路でのリーク電流の抑制・集積回路装置の低電圧化
の実現に特に効果のある電位切り換え回路を提供するこ
とを目的とする。It is another object of the present invention to provide a potential switching circuit which is particularly effective in suppressing leakage current and realizing a low voltage of an integrated circuit device in a circuit in which a booster circuit and an oscillator circuit are combined.

【００１２】[0012]

【課題を解決するための手段】この目的を達成するため
に請求項１記載の集積回路装置は、電源電圧を昇圧する
昇圧回路と、昇圧回路によって昇圧された電圧を電源と
する発振回路および負荷回路と、昇圧回路の出力に接続
したスタートアップ回路とを備え、このスタートアップ
回路は発振回路の発振開始時に発振回路に一定電位を供
給するものである。In order to achieve this object, an integrated circuit device according to a first aspect of the present invention comprises a booster circuit for boosting a power supply voltage, an oscillation circuit and a load for which the voltage boosted by the booster circuit is used as a power supply. The circuit includes a circuit and a startup circuit connected to the output of the booster circuit. The startup circuit supplies a constant potential to the oscillation circuit when the oscillation circuit starts oscillation.

【００１３】また、請求項２記載の集積回路装置は、電
源電圧を昇圧する昇圧回路と、昇圧回路によって昇圧さ
れた電圧を電源とする発振回路および負荷回路と、昇圧
回路の出力に接続したスタートアップ回路とを備え、こ
のスタートアップ回路は負荷回路あるいは外部から供給
されるリセット信号にもとづいて出力する制御信号を受
けて動作し、制御信号を受けたスタートアップ回路が発
振回路に一定電位を供給するものである。According to another aspect of the integrated circuit device of the present invention, a booster circuit for boosting the power supply voltage, an oscillation circuit and a load circuit for using the voltage boosted by the booster circuit as a power supply, and a start-up connected to the output of the booster circuit. This startup circuit operates by receiving a control signal output based on a load circuit or a reset signal supplied from the outside, and the startup circuit receiving the control signal supplies a constant potential to the oscillation circuit. is there.

【００１４】また、請求項３記載の集積回路装置は、電
源電圧を昇圧する昇圧回路と、昇圧回路によって昇圧さ
れた電圧を電源として一定電圧を出力する定電圧回路
と、定電圧回路の出力を電源とする発振回路および負荷
回路と、定電圧回路の出力に接続したスタートアップ回
路とを備え、このスタートアップ回路は発振回路の発振
開始時に発振回路に一定電位を供給するものである。According to another aspect of the integrated circuit device of the present invention, a booster circuit for boosting the power supply voltage, a constant voltage circuit for outputting a constant voltage using the voltage boosted by the booster circuit as a power supply, and an output of the constant voltage circuit. The power supply includes an oscillation circuit and a load circuit, and a startup circuit connected to the output of the constant voltage circuit. The startup circuit supplies a constant potential to the oscillation circuit when the oscillation circuit starts oscillation.

【００１５】また、請求項４記載の集積回路装置は、電
源電圧を昇圧する昇圧回路と、昇圧回路によって昇圧さ
れた電圧を電源として一定電圧を出力する定電圧回路
と、定電圧回路の出力を電源とする発振回路および負荷
回路と、定電圧回路の出力に接続したスタートアップ回
路とを備え、このスタートアップ回路は負荷回路あるい
は外部から供給されるリセット信号にもとづいて出力す
る制御信号を受けて動作し、制御信号を受けたスタート
アップ回路が発振回路に一定電位を供給するものであ
る。According to another aspect of the integrated circuit device of the present invention, a booster circuit for boosting the power supply voltage, a constant voltage circuit for outputting a constant voltage using the voltage boosted by the booster circuit as a power source, and an output of the constant voltage circuit. It has an oscillating circuit and load circuit to be used as a power supply, and a start-up circuit connected to the output of the constant voltage circuit.The start-up circuit operates by receiving a control signal output based on a reset signal supplied from the load circuit or the outside. The start-up circuit that receives the control signal supplies a constant potential to the oscillation circuit.

【００１６】また、請求項５記載の集積回路装置は、請
求項１〜４のいずれかにおいて、スタートアップ回路
を、少なくとも直列に接続した二つのＮチャンネルＭＯ
Ｓトランジスタから構成し、これら二つのＮチャンネル
ＭＯＳトランジスタのうち第１のＮチャンネルＭＯＳト
ランジスタは基板とソースを同電位にして出力とし、第
２のＮチャンネルＭＯＳトランジスタは基板とソースを
同電位にして所定の電位に接続し、第１のＮチャンネル
ＭＯＳトランジスタのドレインと第２のＮチャンネルＭ
ＯＳトランジスタのドレインを接続し、第１，第２のＮ
チャンネルＭＯＳトランジスタのゲート電位を変えるこ
とにより動作を制御するものである。An integrated circuit device according to a fifth aspect is the integrated circuit device according to any one of the first to fourth aspects, wherein two startup N-channel MO channels are connected at least in series.
Of these two N-channel MOS transistors, the first N-channel MOS transistor has the substrate and the source at the same potential for output, and the second N-channel MOS transistor has the substrate and the source for the same potential. Connected to a predetermined potential, the drain of the first N-channel MOS transistor and the second N-channel M
Connect the drain of the OS transistor to the first and second N
The operation is controlled by changing the gate potential of the channel MOS transistor.

【００１７】また、請求項６記載の電位切り換え回路
は、少なくとも直列に接続した二つのＮチャンネルＭＯ
Ｓトランジスタからなり、二つのＮチャンネルＭＯＳト
ランジスタのうち第１のＮチャンネルＭＯＳトランジス
タは基板とソースを同電位にして出力とし、第２のＮチ
ャンネルＭＯＳトランジスタは基板とソースを同電位に
して所定の電位に接続し、第１のＮチャンネルＭＯＳト
ランジスタのドレインと第２のＮチャンネルＭＯＳトラ
ンジスタのドレインを接続し、第１，第２のＮチャンネ
ルＭＯＳトランジスタのゲート電位を変えることにより
動作を制御するものである。According to a sixth aspect of the potential switching circuit, at least two N-channel MOs connected in series are used.
Of the two N-channel MOS transistors, the first N-channel MOS transistor has the substrate and the source at the same potential for output, and the second N-channel MOS transistor has the substrate and the source at the same potential for a predetermined output. Connected to a potential, connecting the drains of the first N-channel MOS transistor and the drain of a second N-channel MOS transistor, and controlling the operation by changing the gate potentials of the first and second N-channel MOS transistors Is.

【００１８】[0018]

【作用】請求項１、２、５記載の発明によれば、発振回
路の電源電圧として昇圧後の電圧を用いているので、低
電圧電源を使用した場合でも発振動作を高速にすること
ができる。また、スタートアップ回路を用いているので
発振開始時の昇圧回路の出力が不安定な時においても、
出力電圧を固定することができるため、発振回路やＣＰ
Ｕ等の負荷回路を誤動作なく駆動させることできる。According to the present invention, the boosted voltage is used as the power supply voltage of the oscillation circuit, so that the oscillation operation can be performed at high speed even when a low voltage power supply is used. . Also, since the startup circuit is used, even when the output of the booster circuit at the start of oscillation is unstable,
Since the output voltage can be fixed, the oscillation circuit and CP
A load circuit such as U can be driven without malfunction.

【００１９】また、請求項３、４、５記載の発明によれ
ば、定電圧回路の出力を発振回路や負荷回路の電源とし
て入力しているので、上記の作用に加えて、発振回路や
負荷回路を外部の電源電圧に関係なく、一定の電圧で動
作させることができ、集積回路装置の動作の安定を図る
ことができ、また、低消費電力化を実現できる。Further, according to the inventions of claims 3, 4, and 5, the output of the constant voltage circuit is inputted as the power source of the oscillation circuit or the load circuit. The circuit can be operated at a constant voltage regardless of the external power supply voltage, the operation of the integrated circuit device can be stabilized, and low power consumption can be realized.

【００２０】また、請求項６記載の発明によれば、この
電位切り換え回路を集積回路装置に接続することによ
り、集積回路装置側の電位が正の場合、負の場合のいず
れにおいても、リーク電流を発生させることなく、集積
回路装置に切り換えた電位を供給することができる。According to the sixth aspect of the invention, the potential switching circuit is connected to the integrated circuit device so that the leakage current can be obtained when the potential on the integrated circuit device side is positive or negative. It is possible to supply the switched potential to the integrated circuit device without generating

【００２１】[0021]

【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。An embodiment of the present invention will be described below with reference to the drawings.

【００２２】図１は、本発明の第１の実施例における集
積回路装置の回路図を示すものである。同図において、
１は発振回路、２は昇圧回路、３はＣＰＵ等の負荷回
路、これらは図４に示した従来例と同じ構成要素であ
る。ただし、図４に示した装置とは構成要素間の接続関
係が違っており、本実施例では発振回路１が外部電源で
動作するのではなく、昇圧回路２の出力を電源として受
けて動作する構成になっている。また、５は本実施例で
新たに設けているスタートアップ回路である。FIG. 1 is a circuit diagram of an integrated circuit device according to the first embodiment of the present invention. In the figure,
Reference numeral 1 is an oscillation circuit, 2 is a booster circuit, 3 is a load circuit such as a CPU, and these are the same constituent elements as in the conventional example shown in FIG. However, the connection relationship between the constituent elements is different from that of the device shown in FIG. 4, and in this embodiment, the oscillation circuit 1 does not operate from an external power supply but operates by receiving the output of the booster circuit 2 as a power supply. It is configured. Reference numeral 5 is a startup circuit newly provided in this embodiment.

【００２３】構成要素の接続関係を具体的に説明する
と、昇圧回路２の出力ｂは発振回路１およびＣＰＵ等の
負荷回路３の電源として供給される。発振回路１の出力
（クロック信号ｃ）は負荷回路３を介して昇圧回路２に
供給される。また、負荷回路３からは信号線を介してス
タートアップ回路５に制御信号ａが供給される構成にな
っている。また、昇圧回路２の出力と接地端子６との間
にはスタートアップ回路５が接続されている。なお、本
実施例では、これらの発振回路１や昇圧回路２はＶDD基
準の回路構成にしており、昇圧回路２によってＶSS側を
変化させる構成としている。Explaining the connection relationship of the components concretely, the output b of the booster circuit 2 is supplied as the power source of the oscillator circuit 1 and the load circuit 3 such as the CPU. The output (clock signal c) of the oscillator circuit 1 is supplied to the booster circuit 2 via the load circuit 3. Further, the control signal a is supplied from the load circuit 3 to the start-up circuit 5 via the signal line. A startup circuit 5 is connected between the output of the booster circuit 2 and the ground terminal 6. In this embodiment, the oscillator circuit 1 and the booster circuit 2 have a circuit configuration based on V DD , and the booster circuit 2 changes the V SS side.

【００２４】このように構成された本実施例の集積回路
装置において、まず、電源投入時にリセット信号が発生
する。このリセット信号はＣＰＵ等の負荷回路３から発
生する場合もあるし、また、外部から供給される場合も
ある。このリセット信号にもとづいて負荷回路３の内部
から制御信号ａが信号線を通ってスタートアップ回路５
に供給される。制御信号は、たとえばフリップフロップ
回路等で構成したカウンタ回路を負荷回路３の内部に設
け（図示せず）、このカウンタ回路によって一定時間
（昇圧回路２が電源投入後、動作が安定するまでの時
間）の制御信号を出力する。スタートアップ回路５は制
御信号を受けて、昇圧回路２の出力ｂを接地端子６の電
位すなわち接地電位に保つ。これにより発振回路１は外
部の電源電圧レベルで発振動作をする。次に、昇圧回路
２が、発振回路１からのクロック信号ｃを、負荷回路３
を介して受けて、動作する。昇圧回路２は電源電圧より
高い電圧ｂを出力する。具体的には、昇圧回路２が電源
電圧の下位側の電位（ＶSS電位）を負電位（＜接地電位
＝０Ｖ）側にシフトさせることで、電位ＶDDとの電位差
を大きくして昇圧を実行する。この昇圧回路２の出力電
圧ｂは電源投入時には不安定であるが、一定時間経過す
ると安定する。出力が安定する時間になると、負荷回路
３からの制御信号ａの出力が止まり、スタートアップ回
路５の動作を停止させる。以後は、昇圧回路２の出力を
電源として発振回路１および負荷回路３が動作する。In the integrated circuit device of this embodiment having such a configuration, first, a reset signal is generated when the power is turned on. This reset signal may be generated from the load circuit 3 such as a CPU, or may be supplied from the outside. Based on this reset signal, the control signal a passes from the inside of the load circuit 3 through the signal line to the start-up circuit 5
Is supplied to. For the control signal, a counter circuit formed of, for example, a flip-flop circuit is provided inside the load circuit 3 (not shown), and this counter circuit keeps the operation for a certain period of time (the time until the operation of the booster circuit 2 is stabilized after the power is turned on). ) Control signal is output. The startup circuit 5 receives the control signal and maintains the output b of the booster circuit 2 at the potential of the ground terminal 6, that is, the ground potential. As a result, the oscillator circuit 1 oscillates at the external power supply voltage level. Next, the booster circuit 2 supplies the clock signal c from the oscillator circuit 1 to the load circuit 3
Receive through and work. The booster circuit 2 outputs a voltage b higher than the power supply voltage. Specifically, the booster circuit 2 shifts the potential on the lower side of the power supply voltage (V SS potential) to the negative potential (<ground potential = 0 V) side to increase the potential difference from the potential V DD for boosting. Run. The output voltage b of the booster circuit 2 is unstable when the power is turned on, but it is stable after a certain period of time. At the time when the output stabilizes, the output of the control signal a from the load circuit 3 stops, and the operation of the start-up circuit 5 is stopped. After that, the oscillation circuit 1 and the load circuit 3 operate using the output of the booster circuit 2 as a power source.

【００２５】以上のように本実施例によれば、昇圧後の
電圧を発振回路１の電源電圧として供給するので、発振
回路１の動作も他の負荷回路３等と同様に高速で動作す
る。また、昇圧回路２の動作が不安定な電源投入直後に
は、スタートアップ回路５によって発振回路１に電源電
圧を供給するので、動作が安定した集積回路装置を提供
することができる。As described above, according to this embodiment, the boosted voltage is supplied as the power supply voltage of the oscillation circuit 1, so that the operation of the oscillation circuit 1 operates at high speed similarly to the other load circuits 3 and the like. In addition, since the startup circuit 5 supplies the power supply voltage to the oscillation circuit 1 immediately after the power supply in which the operation of the booster circuit 2 is unstable, the integrated circuit device with stable operation can be provided.

【００２６】図２は、本発明の第２の実施例における集
積回路装置の回路図である。本実施例の装置が第１の実
施例の装置と異なるところは、発振回路１が外部電源で
動作するのではなく、定電圧回路４の出力を電源として
受けて動作する構成になっていることである。FIG. 2 is a circuit diagram of an integrated circuit device according to the second embodiment of the present invention. The device of this embodiment is different from the device of the first embodiment in that the oscillation circuit 1 does not operate from an external power supply but operates by receiving the output of the constant voltage circuit 4 as a power supply. Is.

【００２７】すなわち、昇圧回路２の出力ｂが定電圧回
路４の電源として供給され、さらに定電圧回路４の出力
ｄが発振回路１およびＣＰＵ等の負荷回路３の電源とし
て供給される。発振回路１の出力（クロック信号ｃ）は
負荷回路３を介して昇圧回路２に供給される。負荷回路
３からは信号線を通してスタートアップ回路５に制御信
号ａが供給される。That is, the output b of the booster circuit 2 is supplied as the power source of the constant voltage circuit 4, and the output d of the constant voltage circuit 4 is supplied as the power source of the oscillator circuit 1 and the load circuit 3 such as the CPU. The output (clock signal c) of the oscillator circuit 1 is supplied to the booster circuit 2 via the load circuit 3. The control signal a is supplied from the load circuit 3 to the start-up circuit 5 through the signal line.

【００２８】本実施例の装置において、まず、電源投入
時にリセット信号が第１の実施例の場合と同様にして発
生し、また、第１の実施例の場合と同様に、このリセッ
ト信号にもとづいてＣＰＵ等の負荷回路３の発生した制
御信号ａが、信号線を通してスタートアップ回路５に供
給される。スタートアップ回路５は制御信号を受けて、
定電圧回路４の出力ｄを接地端子６の電位に固定する。
これにより発振回路１は外部の電源電圧レベルで発振動
作をする。次に、昇圧回路２が、発振回路１からのクロ
ック信号ｃを負荷回路３を介して受けて動作し、電源電
圧より高い電圧の出力ｂを発生する。この昇圧回路２の
出力ｂが安定する時間になると、制御信号ａの出力が止
まり、スタートアップ回路５の動作を停止させる。以後
は、定電圧回路４の出力を電源として発振回路１および
負荷回路３が動作する。In the device of the present embodiment, first, a reset signal is generated when the power is turned on in the same manner as in the case of the first embodiment, and based on this reset signal as in the case of the first embodiment. The control signal a generated by the load circuit 3 such as a CPU is supplied to the start-up circuit 5 through a signal line. The start-up circuit 5 receives the control signal,
The output d of the constant voltage circuit 4 is fixed to the potential of the ground terminal 6.
As a result, the oscillator circuit 1 oscillates at the external power supply voltage level. Next, the booster circuit 2 operates by receiving the clock signal c from the oscillator circuit 1 via the load circuit 3, and generates the output b having a voltage higher than the power supply voltage. When the output b of the booster circuit 2 becomes stable, the output of the control signal a stops, and the operation of the start-up circuit 5 is stopped. After that, the oscillation circuit 1 and the load circuit 3 operate using the output of the constant voltage circuit 4 as a power source.

【００２９】以上のように本実施例によれば、昇圧回路
の出力を電源とする定電圧回路を設け、この定電圧回路
の出力を電源として発振回路や負荷回路を駆動している
ので、第１の実施例で得られる効果に加えて、外部の電
源電圧の変動にかかわらず発振回路やＣＰＵ等の負荷回
路をつねに一定の電圧で動作させることができる。この
ため、発振回路や負荷回路は、高速動作が可能であるだ
けでなく、外部の電源電圧値に関係なくつねに一定の消
費電流に抑えることができ、低消費電力化を実現でき
る。なお、第１および第２の実施例では、電源に対して
ＶDD基準の回路構成として昇圧回路によってＶSS側を変
化させる構成で説明したが、これに限るものではなく、
昇圧回路や定電圧回路をＶSS基準の回路構成にしてもよ
い。As described above, according to this embodiment, the constant voltage circuit using the output of the booster circuit as the power source is provided, and the output of this constant voltage circuit is used as the power source to drive the oscillation circuit and the load circuit. In addition to the effect obtained in the first embodiment, the oscillation circuit and the load circuit such as the CPU can always be operated at a constant voltage regardless of the fluctuation of the external power supply voltage. Therefore, the oscillation circuit and the load circuit can not only operate at high speed, but also can always suppress the current consumption to a constant value regardless of the external power supply voltage value, and realize low power consumption. In the first and second embodiments, the configuration in which the V SS side is changed by the booster circuit is described as the circuit configuration based on V DD with respect to the power supply, but the present invention is not limited to this.
The booster circuit or the constant voltage circuit may have a circuit configuration based on V SS .

【００３０】次に、スタートアップ回路の詳細な構成に
ついて図面を参照しながら説明する。Next, the detailed structure of the startup circuit will be described with reference to the drawings.

【００３１】図３はスタートアップ回路の構成を示す図
である。同図おいて、７，８はいずれもＮチャンネルＭ
ＯＳトランジスタであり、ノードｅと接地端子６との間
に直列に接続されている。第１のＮチャンネルＭＯＳト
ランジスタ７は、それが作り込まれた半導体基板の電位
がソース電極電位と等しくなるようノードｅに接続され
ている。また、第２のＮチャンネルＭＯＳトランジスタ
８は同じく半導体基板電位がソース電極電位と等しくな
るよう接地端子６に接続している。また、これらのＮチ
ャンネルＭＯＳトランジスタ７，８のゲート電極には制
御信号ａが印加される。FIG. 3 is a diagram showing the structure of the startup circuit. In the figure, 7 and 8 are both N channels M
The OS transistor is connected in series between the node e and the ground terminal 6. The first N-channel MOS transistor 7 is connected to the node e so that the potential of the semiconductor substrate in which it is formed becomes equal to the source electrode potential. The second N-channel MOS transistor 8 is also connected to the ground terminal 6 so that the semiconductor substrate potential becomes equal to the source electrode potential. A control signal a is applied to the gate electrodes of these N channel MOS transistors 7 and 8.

【００３２】このように構成されたスタートアップ回路
について、以下その動作を説明する。制御信号ａが二つ
のＮチャンネルＭＯＳトランジスタ７，８のゲート電極
に入力すると、トランジスタ７，８がアクティブ（オ
ン）状態になる。このとき、スタートアップ回路５の出
力端子（ノードｅ）にＶSS電位（接地電位ＧＮＤ）に等
しい電位の出力が発生する。したがって、制御信号ａが
スタートアップ回路５に印加されている期間、図１ある
いは図２における発振回路１の電源電圧の下位を０Ｖに
固定することができ、昇圧回路２の出力が不安定であっ
ても安定した発振動作を得ることができる。The operation of the start-up circuit thus constructed will be described below. When the control signal a is input to the gate electrodes of the two N-channel MOS transistors 7 and 8, the transistors 7 and 8 are activated (turned on). At this time, an output having a potential equal to the V SS potential (ground potential GND) is generated at the output terminal (node e) of the startup circuit 5. Therefore, while the control signal a is being applied to the start-up circuit 5, the lower level of the power supply voltage of the oscillation circuit 1 in FIG. 1 or 2 can be fixed to 0 V, and the output of the booster circuit 2 is unstable. Also, stable oscillation operation can be obtained.

【００３３】また、制御信号ａが停止すると、Ｎチャン
ネルＭＯＳトランジスタ７，８はノンアクティブ（オ
フ）状態になる。本実施例のスタートアップ回路５は、
このオフ状態の場合にリーク電流が発生しないことが特
徴である。When the control signal a is stopped, the N-channel MOS transistors 7 and 8 are inactive (OFF). The start-up circuit 5 of this embodiment is
The feature is that no leak current is generated in this off state.

【００３４】このリーク電流防止機能について説明す
る。ＮチャンネルＭＯＳトランジスタ７，８がオフ状態
のとき、ノードｅの電位が負になる場合がある。特に外
部の電源電圧が低電圧の場合、昇圧回路２や定電圧回路
４の働きにより、電源電圧の下位側（ＶSS電位）を負方
向にシフトさせることで昇圧するので、昇圧回路２（図
１）あるいは定電圧回路４（図２）の出力電位であるノ
ードｅの電位が負電位になる。The leak current prevention function will be described. When the N-channel MOS transistors 7 and 8 are off, the potential of the node e may become negative. In particular, when the external power supply voltage is a low voltage, the booster circuit 2 and the constant voltage circuit 4 work to boost the voltage by shifting the lower side (V SS potential) of the power supply voltage in the negative direction. 1) or the potential of the node e which is the output potential of the constant voltage circuit 4 (FIG. 2) becomes a negative potential.

【００３５】このようにノードｅの電位が負になった場
合、もし一つのＮチャンネルＭＯＳトランジスタから構
成されるスタートアップ回路であれば（たとえば、図３
におけるＮチャンネルＭＯＳトランジスタ８のみで構成
される場合）、ソース電位よりもドレイン電位の方が低
くなって、リーク電流発生のおそれがある。しかしなが
ら、本実施例のスタートアップ回路では、Ｎチャンネル
ＭＯＳトランジスタ７のソース電位（基板電位）をノー
ドｅに接続しているので、ノードｅが負電位になるとＮ
チャンネルＭＯＳトランジスタ７のソース電位も負にな
り、リーク電流が発生しない。When the potential of the node e becomes negative in this way, if it is a start-up circuit composed of one N-channel MOS transistor (for example, FIG. 3).
In the case of being constituted only by the N-channel MOS transistor 8), the drain potential becomes lower than the source potential, and there is a risk of leak current generation. However, in the start-up circuit of this embodiment, the source potential (substrate potential) of the N-channel MOS transistor 7 is connected to the node e.
The source potential of the channel MOS transistor 7 also becomes negative, and leak current does not occur.

【００３６】また、ノードｅが正の電位になった場合、
もし図３におけるＮチャンネルＭＯＳトランジスタ７の
みであれば、リークの発生するおそれもあるが、Ｎチャ
ンネルＭＯＳトランジスタ８のソース電位（基板電位）
が接地電位と等しくなっているので、リーク電流を抑え
ることができる。When the node e has a positive potential,
If there is only the N-channel MOS transistor 7 in FIG. 3, leakage may occur, but the source potential (substrate potential) of the N-channel MOS transistor 8 may occur.
Is equal to the ground potential, the leak current can be suppressed.

【００３７】ただし、リーク電流を抑えるためには、ノ
ードｅへの出力レベルがＮチャンネルＭＯＳトランジス
タ７のしきい値電圧より大きくならないように、昇圧回
路や定電圧回路の出力を設定するのが好ましい。However, in order to suppress the leak current, it is preferable to set the output of the booster circuit or the constant voltage circuit so that the output level to the node e does not exceed the threshold voltage of the N-channel MOS transistor 7. .

【００３８】以上のようにスタートアップ回路は、それ
ぞれ基板電位が異なっている２個のＮチャンネルＭＯＳ
トランジスタより、トランジスタがアクティブ（オン）
状態では、スタートアップ回路出力はＶSS電位（接地電
位）に等しくなり、発振回路１および負荷回路３を外部
電源電圧レベルで動作できる。As described above, the start-up circuit is composed of two N-channel MOS transistors each having a different substrate potential.
Transistors are more active (on) than transistors
In the state, the start-up circuit output becomes equal to the V SS potential (ground potential), and the oscillation circuit 1 and the load circuit 3 can operate at the external power supply voltage level.

【００３９】また、トランジスタがノンアクティブ（オ
フ）状態では、出力先の電位の正負に関係なく、リーク
電流を抑えることができる。Further, in the non-active (off) state of the transistor, the leak current can be suppressed regardless of whether the potential of the output destination is positive or negative.

【００４０】また、トランジスタの素子数が最低で２個
あれば構成できるため、容易にスタートアップ回路を実
現できる。Further, since the transistor can be constructed by using at least two elements, a start-up circuit can be easily realized.

【００４１】なお、上記の説明では図３の構成を図１ま
たは図２の装置におけるスタートアップ回路に適用した
場合について説明したが、この図３の構成を一般の集積
回路装置に対する電位切り換え回路としても用いること
もできる。In the above description, the case where the configuration of FIG. 3 is applied to the start-up circuit in the device of FIG. 1 or 2 has been described, but the configuration of FIG. 3 can also be used as a potential switching circuit for a general integrated circuit device. It can also be used.

【００４２】特に、従来、通常の電位切り換え回路とし
て用いている素子と比較すると本実施例の電位切り換え
回路（スタートアップ回路）が優れていることがわか
る。In particular, it can be seen that the potential switching circuit (start-up circuit) of this embodiment is superior to the element conventionally used as a normal potential switching circuit.

【００４３】たとえば、トランスファゲートあるいは１
個のトランジスタを用いた場合と比較すると、これらの
素子では出力側の電位変動に対してリーク電流を防ぐこ
とができない。また、リーク電流の問題ないダイオード
を用いた場合と比較しても、ダイオードであれば、出力
電圧はダイオードのしきい値電圧（約０.７Ｖ）がプラ
スされた電圧が出力される。このため、たとえば上記の
スタートアップ回路として用いると、外部の電源電圧
（ＶDD）が１Ｖの場合には、電源投入時、発振回路等を
０.３Ｖで駆動する必要があり、現実的には駆動が困難
になる。したがって、電池１本の１.５Ｖ系のような低
電圧駆動の集積回路装置においては利用することができ
ない。For example, a transfer gate or 1
Compared with the case of using individual transistors, these elements cannot prevent the leak current against the potential fluctuation on the output side. Further, even when compared with the case where a diode having no problem of leak current is used, if the diode is used, the output voltage is a voltage to which the threshold voltage of the diode (about 0.7 V) is added. For this reason, when used as the above-mentioned start-up circuit, for example, when the external power supply voltage (V DD ) is 1 V, it is necessary to drive the oscillation circuit and the like at 0.3 V when the power is turned on. Becomes difficult. Therefore, it cannot be used in an integrated circuit device driven by a low voltage such as a 1.5 V system with one battery.

【００４４】本実施例の電位切り換え回路ではこのよう
な問題がなく、低電圧系の集積回路装置に接続する場合
に特に適している。The potential switching circuit of this embodiment does not have such a problem and is particularly suitable for connecting to a low-voltage integrated circuit device.

【００４５】なお、以上の実施例ではスタートアップ回
路を接地電位６に接続する構成としたが、必ずしも接地
電位である必要はなく、発振回路を駆動するための一定
電位であればよい。Although the start-up circuit is connected to the ground potential 6 in the above embodiments, it does not necessarily have to be the ground potential and may be a constant potential for driving the oscillation circuit.

【００４６】また、図３の構成では、ＮチャンネルＭＯ
Ｓトランジスタを２個用いることとしたが、最低２個あ
ればよく、さらに複数のＮチャンネルＭＯＳトランジス
タを直列接続する構成としてもよい。Also, in the configuration of FIG.
Although two S-transistors are used, at least two S-transistors may be used, and a plurality of N-channel MOS transistors may be connected in series.

【００４７】[0047]

【発明の効果】請求項１，２記載の発明によれば、昇圧
後の電圧を発振回路の電源電圧として用いることができ
るので、発振回路を高速に動作することができ、これに
より集積回路装置全体の動作も高速にすることができ
る。したがって、低電圧系のシステムに用いる集積回路
装置として優れたものである。According to the first and second aspects of the present invention, the boosted voltage can be used as the power supply voltage of the oscillation circuit, so that the oscillation circuit can be operated at high speed. The whole operation can be speeded up. Therefore, it is an excellent integrated circuit device used in a low-voltage system.

【００４８】また、請求項３，４記載の発明によれば、
上記の効果に加えて、昇圧後の定電圧を発振回路の電源
電圧として用いることができるので、外部の電源電圧の
変動に対しても、発振回路は影響を受けず、従来に比べ
て安定した回路動作が得られる。また、定電圧回路を用
いて発振回路を駆動しているので、外部の電源電圧の増
加による消費電流の増加を抑えることもできる。According to the third and fourth aspects of the invention,
In addition to the above effects, the constant voltage after boosting can be used as the power supply voltage of the oscillation circuit, so the oscillation circuit is not affected by fluctuations in the external power supply voltage and is more stable than before. Circuit operation is obtained. Further, since the oscillation circuit is driven by using the constant voltage circuit, it is possible to suppress an increase in current consumption due to an increase in external power supply voltage.

【００４９】また、請求項５記載の発明によれば、請求
項１〜４記載の発明の効果に加えて、スタートアップ回
路でのリーク電流を抑えることができるので、消費電力
の低減を図ることができる。特に１Ｖ系等の低電圧系に
用いた場合でもスタートアップ回路でのリーク電流を抑
えることができる。また、最低２個のＮチャンネルＭＯ
Ｓトランジスタを組み合わせることによりスタートアッ
プ回路を構成できるので、容易に実現できる。According to the invention described in claim 5, in addition to the effects of the invention described in claims 1 to 4, it is possible to suppress the leak current in the startup circuit, so that the power consumption can be reduced. it can. In particular, even when used in a low voltage system such as a 1V system, the leak current in the startup circuit can be suppressed. Also, at least 2 N-channel MO
Since the startup circuit can be configured by combining the S transistors, it can be easily realized.

【００５０】また、請求項６記載の発明によれば、リー
ク電流を抑えることのできる電位切り換え回路を提供す
ることができ、集積回路装置に接続した場合には回路全
体の消費電力の低減を図ることができる。特に出力端子
の電位が負電位になった場合でもリーク電流を抑えるこ
とができる。また、最低２個のＮチャンネルＭＯＳトラ
ンジスタを組み合わせることにより回路を構成できるの
で、容易に実現できる。Further, according to the invention of claim 6, it is possible to provide a potential switching circuit capable of suppressing a leak current, and when connected to an integrated circuit device, the power consumption of the entire circuit is reduced. be able to. In particular, even if the potential of the output terminal becomes negative, the leak current can be suppressed. Further, since the circuit can be configured by combining at least two N-channel MOS transistors, it can be easily realized.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１の実施例における集積回路装置の
ブロック図FIG. 1 is a block diagram of an integrated circuit device according to a first embodiment of the present invention.

【図２】本発明の第２の実施例における集積回路装置の
ブロック図FIG. 2 is a block diagram of an integrated circuit device according to a second embodiment of the present invention.

【図３】本発明の実施例におけるスタートアップ回路の
回路図FIG. 3 is a circuit diagram of a start-up circuit according to an embodiment of the present invention.

【図４】従来の昇圧回路を用いた集積回路装置のブロッ
ク図FIG. 4 is a block diagram of an integrated circuit device using a conventional booster circuit.

【図５】従来の昇圧回路を用いた集積回路装置のブロッ
ク図FIG. 5 is a block diagram of an integrated circuit device using a conventional booster circuit.

【符号の説明】[Explanation of symbols]

１ 発振回路 ２ 昇圧回路 ３ ＣＰＵ等の負荷回路 ４ 定電圧回路 ５ スタートアップ回路 ６ 接地電位 ７ 第１のＮチャンネルＭＯＳトランジスタ ８ 第２のＮチャンネルＭＯＳトランジスタ ａ 制御信号 ｂ 昇圧回路の出力 ｃ クロック信号 ｄ 定電圧回路の出力 ｅ ノード 1 Oscillation circuit 2 Booster circuit 3 Load circuit such as CPU 4 Constant voltage circuit 5 Startup circuit 6 Ground potential 7 First N-channel MOS transistor 8 Second N-channel MOS transistor a Control signal b Output of booster circuit c Clock signal d Output of constant voltage circuit e node

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】 電源電圧を昇圧する昇圧回路と、前記昇
圧回路によって昇圧された電圧を電源とする発振回路お
よび負荷回路と、前記発振回路の発振開始時の所定期
間、一定の電位を前記発振回路の電源端子に供給するス
タートアップ回路とを備えた集積回路装置。1. A booster circuit for boosting a power supply voltage, an oscillating circuit and a load circuit which use the voltage boosted by the booster circuit as a power source, and a constant potential for a predetermined period at the start of oscillation of the oscillating circuit. An integrated circuit device having a start-up circuit supplying the power supply terminal of the circuit. 【請求項２】 電源電圧を昇圧する昇圧回路と、前記昇
圧回路によって昇圧された電圧を電源とする発振回路お
よび負荷回路と、前記昇圧回路の出力に接続したスター
トアップ回路とを備え、前記スタートアップ回路は前記
負荷回路あるいは外部から供給されるリセット信号にも
とづいて出力する制御信号を受けて動作し、前記制御信
号を受けたスタートアップ回路が前記発振回路に一定電
位を供給することを特徴とする集積回路装置。2. A start-up circuit comprising: a booster circuit for boosting a power supply voltage; an oscillator circuit and a load circuit, which use the voltage boosted by the booster circuit as a power supply; and a start-up circuit connected to the output of the booster circuit. Is an integrated circuit which operates by receiving a control signal output based on the load circuit or a reset signal supplied from the outside, and a startup circuit which receives the control signal supplies a constant potential to the oscillation circuit. apparatus. 【請求項３】 電源電圧を昇圧する昇圧回路と、前記昇
圧回路によって昇圧された電圧を電源として一定電圧を
出力する定電圧回路と、前記定電圧回路の出力を電源と
する発振回路および負荷回路と、前記定電圧回路の出力
に接続したスタートアップ回路とを備え、前記スタート
アップ回路は前記発振回路の発振開始時に前記発振回路
に一定電位を供給することを特徴とする集積回路装置。3. A booster circuit that boosts a power supply voltage, a constant voltage circuit that outputs a constant voltage using the voltage boosted by the booster circuit as a power supply, and an oscillator circuit and a load circuit that use the output of the constant voltage circuit as a power supply. And a startup circuit connected to the output of the constant voltage circuit, wherein the startup circuit supplies a constant potential to the oscillation circuit when the oscillation circuit starts oscillation. 【請求項４】 電源電圧を昇圧する昇圧回路と、前記昇
圧回路により昇圧された電圧を電源として一定電圧を出
力する定電圧回路と、前記定電圧回路の出力を電源とす
る発振回路および負荷回路と、前記定電圧回路の出力に
接続したスタートアップ回路とを備え、前記スタートア
ップ回路は前記負荷回路あるいは外部から供給されるリ
セット信号にもとづいて出力する制御信号を受けて動作
し、前記制御信号を受けたスタートアップ回路が前記発
振回路に一定電位を供給することを特徴とする集積回路
装置。4. A booster circuit that boosts a power supply voltage, a constant voltage circuit that outputs a constant voltage using the voltage boosted by the booster circuit as a power supply, and an oscillator circuit and a load circuit that use the output of the constant voltage circuit as a power supply. And a startup circuit connected to the output of the constant voltage circuit, wherein the startup circuit operates by receiving a control signal output based on the load circuit or a reset signal supplied from the outside, and receives the control signal. An integrated circuit device characterized in that a startup circuit supplies a constant potential to the oscillation circuit. 【請求項５】 スタートアップ回路は、少なくとも直列
に接続した二つのＮチャンネルＭＯＳトランジスタから
なり、前記二つのＮチャンネルＭＯＳトランジスタのう
ち第１のＮチャンネルＭＯＳトランジスタは基板とソー
スを同電位にして出力とし、第２のＮチャンネルＭＯＳ
トランジスタは基板とソースを同電位にして所定の電位
に接続し、前記第１のＮチャンネルＭＯＳトランジスタ
のドレインと前記第２のＮチャンネルＭＯＳトランジス
タのドレインを接続し、前記第１および第２のＮチャン
ネルＭＯＳトランジスタのゲートに制御信号を入力する
ことを特徴とする請求項１〜４のいずれかに記載の集積
回路装置。5. The start-up circuit comprises at least two N-channel MOS transistors connected in series, and the first N-channel MOS transistor of the two N-channel MOS transistors sets the substrate and the source to the same potential and outputs the same. , Second N-channel MOS
In the transistor, the substrate and the source are set to the same potential and connected to a predetermined potential, the drain of the first N-channel MOS transistor and the drain of the second N-channel MOS transistor are connected, and the first and second N-channel transistors are connected. 5. The integrated circuit device according to claim 1, wherein a control signal is input to the gate of the channel MOS transistor. 【請求項６】 少なくとも直列に接続した二つのＮチャ
ンネルＭＯＳトランジスタからなり、前記二つのＮチャ
ンネルＭＯＳトランジスタのうち第１のＮチャンネルＭ
ＯＳトランジスタは基板とソースを同電位にして出力と
し、第２のＮチャンネルＭＯＳトランジスタは基板とソ
ースを同電位にして所定の電位に接続し、前記第１のＮ
チャンネルＭＯＳトランジスタのドレインと前記第２の
ＮチャンネルＭＯＳトランジスタのドレインを接続し、
前記第１および第２のＮチャンネルＭＯＳトランジスタ
のゲート電位を変えることにより動作を制御すること特
徴とする電位切り換え回路。6. At least two N-channel MOS transistors connected in series, the first N-channel M of the two N-channel MOS transistors.
The OS transistor has the substrate and the source at the same potential for output, and the second N-channel MOS transistor has the substrate and the source at the same potential and connected to a predetermined potential.
Connecting the drain of the channel MOS transistor and the drain of the second N-channel MOS transistor,
A potential switching circuit for controlling operation by changing gate potentials of the first and second N-channel MOS transistors.
JP6327815A 1994-12-28 1994-12-28 Integrated circuit device and voltage switching circuit Pending JPH08185240A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6327815A JPH08185240A (en) 1994-12-28 1994-12-28 Integrated circuit device and voltage switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6327815A JPH08185240A (en) 1994-12-28 1994-12-28 Integrated circuit device and voltage switching circuit

Publications (1)

Publication Number Publication Date
JPH08185240A true JPH08185240A (en) 1996-07-16

Family

ID=18203295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6327815A Pending JPH08185240A (en) 1994-12-28 1994-12-28 Integrated circuit device and voltage switching circuit

Country Status (1)

Country Link
JP (1) JPH08185240A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008099257A (en) * 2006-09-13 2008-04-24 Citizen Holdings Co Ltd Oscillation circuit
CN104953799A (en) * 2014-03-28 2015-09-30 拉碧斯半导体株式会社 Voltage booster circuit, semiconductor device, and voltage booster circuit control method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008099257A (en) * 2006-09-13 2008-04-24 Citizen Holdings Co Ltd Oscillation circuit
CN104953799A (en) * 2014-03-28 2015-09-30 拉碧斯半导体株式会社 Voltage booster circuit, semiconductor device, and voltage booster circuit control method
US9703304B2 (en) 2014-03-28 2017-07-11 Lapis Semiconductor Co., Ltd. Voltage booster circuit, semiconductor device, and voltage booster circuit control method
CN104953799B (en) * 2014-03-28 2019-05-03 拉碧斯半导体株式会社 The control method of booster circuit, semiconductor device and booster circuit

Similar Documents

Publication Publication Date Title
US5193198A (en) Method and apparatus for reduced power integrated circuit operation
JP2001211640A (en) Electronic device, semiconductor integrated circuit, and information processing system
JPS646618B2 (en)
US6661260B2 (en) Output circuit of semiconductor circuit with power consumption reduced
US20050213380A1 (en) Multiple power source-semiconductor integrated circuit
JP2573266B2 (en) Oscillation circuit
JP3148070B2 (en) Voltage conversion circuit
US20050162214A1 (en) Semiconductor device
JP3543509B2 (en) Voltage stabilization circuit
JP2004047810A (en) Semiconductor integrated circuit
JPH08185240A (en) Integrated circuit device and voltage switching circuit
JP3944226B2 (en) Backup circuit
US6249151B1 (en) Inverter for outputting high voltage
JPH11299227A (en) Charge pump circuit
JP4707485B2 (en) Charge pump circuit
US20090002061A1 (en) Bias supply, start-up circuit, and start-up method for bias circuit
JP2005092401A (en) Power circuit
JP4422287B2 (en) Potential control circuit
JP2859898B2 (en) Chopper type comparator
JP3179419B2 (en) Boost circuit device
JPH06204406A (en) Semiconductor integrated circuit
JPH11145413A (en) Semiconductor integrated circuit
KR20090017193A (en) Unit charge pump
JP3607044B2 (en) Voltage switching circuit
JP2005191625A (en) Oscillation circuit