JP2000049349A - Manufacture for field-effect device in integrated circuit - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a field-effect device, taking the problem of the thickness of a gate dielectric into consideration. SOLUTION: These methods are for the formation of a field-effect semiconductor device constituted by a zirconium oxynitride (or hafnium) silicon gate dielectric of a high permittivity and a method for forming the same. The device has a silicon substrate 20 formed with a semiconductor channel region 24 therein. A zirconium oxynitride silicon gate dielectric layer 36 is formed on this substrate, and thereafter a conductive gate 38 is provided. The zirconium oxynitride silicon gate dielectric layer 36 has a considerably higher relative permittivity than that of silicon dioxide. However, the zirconium oxynitride silicon gate dielectric may be designed so as to have advantages in the silicon dioxide, such as high insulation breakdown characteristics, a low interface state density and high stability.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】この発明は全般的に半導体デ
バイスの構造とそれを形成する方法、更に特定して言え
ば、集積回路に形成される電界効果デバイスに対するゲ
ート誘電体の構造と方法に関する。FIELD OF THE INVENTION This invention relates generally to semiconductor device structures and methods of forming the same, and more particularly, to gate dielectric structures and methods for field effect devices formed in integrated circuits.

【０００２】[0002]

【従来の技術及びその課題】電界効果トランジスタのよ
うな半導体デバイスは電子産業で普通のものである。こ
ういうデバイスは、極めて小さい寸法で形成することが
でき、その為単結晶シリコン基板又は「チップ」の上に
こういうデバイスを何千個又は何百万個も形成し、それ
らを相互接続して、マイクロプロセッサのような集積回
路で役に立つ作用を行わせることが出来る。BACKGROUND OF THE INVENTION Semiconductor devices such as field effect transistors are commonplace in the electronics industry. Such devices can be formed with extremely small dimensions, so that thousands or millions of such devices can be formed on a single crystal silicon substrate or "chip", interconnected, and A useful function can be performed in an integrated circuit such as a processor.

【０００３】トランジスタの設計と製造はかなり複雑な
仕事であるが、トランジスタの全般的な構造と動作は割
合単純である。図１には、単純化した電界効果トランジ
スタの断面図が示されている。電界効果トランジスタで
は、基板（又はエピ層）１００の表面近くの一部分が、
処理の間、チャンネル１２０と選定される。チャンネル
１２０がソース１４０及びドレイン１６０に電気接続さ
れ、ソース１４０及びドレイン１６０の間に電圧の差が
存在するとき、電流がチャンネル１２０に流れる傾向を
持つ。チャンネル１２０の半導電特性が変化して、チャ
ンネル１２０に重なる導電層であるゲート１９０に印加
された電圧により、その比抵抗を制御することが出来
る。即ち、ゲート１９０の電圧を変えることにより、チ
ャンネル１２０に流れる電流を増やしたり少なくしたり
することが出来る。ゲート１９０及びチャンネル１２０
はゲート誘電体１８０によって隔てられている。ゲート
誘電体は絶縁性であって、動作中、ゲート１９０とチャ
ンネル１２０の間には殆ど或いは全く電流が流れない
（但し薄い誘電体に「トンネル」電流が観測される）。
しかし、ゲート誘電体はゲート電圧がチャンネル１２０
に電界を誘起することが出来るようにし、それが「電界
効果トランジスタ」という名前の由来である。[0003] Although the design and manufacture of transistors is a rather complex task, the overall structure and operation of transistors is relatively simple. FIG. 1 shows a cross-sectional view of a simplified field-effect transistor. In a field effect transistor, a portion near the surface of the substrate (or epilayer) 100
During processing, channel 120 is selected. When the channel 120 is electrically connected to the source 140 and the drain 160 and a voltage difference exists between the source 140 and the drain 160, current tends to flow through the channel 120. The semiconducting characteristics of the channel 120 change, and the specific resistance can be controlled by a voltage applied to the gate 190 which is a conductive layer overlapping the channel 120. That is, by changing the voltage of the gate 190, the current flowing through the channel 120 can be increased or decreased. Gate 190 and channel 120
Are separated by a gate dielectric 180. The gate dielectric is insulating so that during operation, little or no current flows between the gate 190 and the channel 120 (although a "tunnel" current is observed in the thin dielectric).
However, the gate dielectric has a gate voltage of channel 120.
To induce an electric field, which is why the name "field effect transistor" is derived.

【０００４】一般的に、集積回路の性能及び密度は「ス
ケーリング」、即ちチップ上にある個別の半導体デバイ
スの寸法を縮小することにより、高めることが出来る。
都合の悪いことに、電界効果半導体デバイスが発生する
出力信号は、チャンネルの長さに比例し、スケーリング
によってその出力が小さくなる。一般的にこの影響は、
ゲート誘電体１８０の厚さを減らし、こうしてゲートを
チャンネルに一層接近させると共に電界効果を強めるこ
とによって、補償されてきた。In general, the performance and density of integrated circuits can be increased by "scaling", that is, reducing the size of individual semiconductor devices on a chip.
Unfortunately, the output signal generated by a field effect semiconductor device is proportional to the length of the channel, and its output is reduced by scaling. Generally this effect is
It has been compensated by reducing the thickness of the gate dielectric 180, thus bringing the gate closer to the channel and enhancing the field effect.

【０００５】デバイスのスケーリングによって寸法が段
々小さくなると、ゲート誘電体の厚さが縮み続ける。デ
バイスのそれ以上のスケーリングも依然として可能であ
るが、ゲート誘電体の厚さのスケーリングは、普通のゲ
ート誘電体材料である二酸化シリコンでは、その実用的
な限界に殆ど達している。二酸化シリコン・ゲート誘電
体の厚さのこれ以上のスケーリングは、一連の問題を招
く。極めて薄い層は、酸化物の中での直接的なトンネル
作用による大きな漏れ電流を生ずる。こういう層は文字
通りほんの幾つかの原子層で形成されているので、この
ような層を再現性を持って製造するには、厳しいプロセ
ス制御が必要である。覆う範囲の一様性も、デバイスの
パラメータが誘電体材料の単独の単一層が有るか無いか
によっても大幅に変り得るので、重要なことである。最
後に、このような薄い層は、不純物に対する拡散障壁が
不良である。二酸化シリコンの制約が判って、研究者
は、二酸化シリコンよりも一層厚手の層に形成しても、
同じ電界効果の性能が生ずることが出来るような別の誘
電体材料を探している。この性能は「等価酸化物厚さ」
と言われる場合が多い。別の材料の層が厚手であって
も、それが二酸化シリコン（普通は単に「酸化物」と呼
ばれる）のずっと薄い層と等価の効果を持つ。低い等価
酸化物厚さを達成する見込みの有る多くの材料は、その
大部分でなくても、五酸化タンタル、二酸化チタン及び
チタン酸バリウム・ストロンチウムのような金属酸化物
である。As device dimensions continue to shrink, gate dielectric thickness continues to shrink. Although further scaling of the device is still possible, scaling the thickness of the gate dielectric has almost reached its practical limit with the common gate dielectric material silicon dioxide. Further scaling of the thickness of the silicon dioxide gate dielectric presents a series of problems. Very thin layers cause large leakage currents due to direct tunneling in the oxide. Since such layers are literally made up of only a few atomic layers, stringent process control is required to produce such layers reproducibly. Coverage uniformity is also important, as device parameters can also vary significantly with or without a single single layer of dielectric material. Finally, such thin layers have poor diffusion barriers for impurities. Knowing the limitations of silicon dioxide, researchers have found that even if they are formed in thicker layers than silicon dioxide,
We are looking for alternative dielectric materials that can produce the same field effect performance. This performance is "equivalent oxide thickness"
It is often said. Even if a layer of another material is thick, it has the equivalent effect of a much thinner layer of silicon dioxide (commonly referred to simply as "oxide"). Many materials that are likely to achieve low equivalent oxide thickness are, if not most, metal oxides such as tantalum pentoxide, titanium dioxide and barium strontium titanate.

【０００６】このような金属酸化物をゲート誘電体に形
成するのには問題があることが研究者に判った。典型的
な金属酸化物のデポジッション温度では、それらを形成
するのに必要な酸素雰囲気又は酸素含有前駆体が、シリ
コン基板を酸化する傾向を持ち、基板とゲート誘電体と
の間の界面に酸化物層を作る。この面間の酸化物層が存
在すると、実効的な酸化物の厚さが増加し、ゲート誘電
体の代案としての有効性が減ずる。面間の酸化物層が存
在することは、代案の誘電体の電界効果デバイスの性能
に最終的な制約を加えるものとなる。Researchers have found that forming such a metal oxide in a gate dielectric is problematic. At typical metal oxide deposition temperatures, the oxygen atmosphere or oxygen-containing precursor required to form them has a tendency to oxidize the silicon substrate and oxidize the interface between the substrate and the gate dielectric. Make layers. The presence of this interfacial oxide layer increases the effective oxide thickness and reduces the alternative effectiveness of the gate dielectric. The presence of an inter-plane oxide layer places ultimate constraints on the performance of alternative dielectric field effect devices.

【０００７】[0007]

【課題を達成するための手段及び作用】この発明はオキ
シ窒化金属シリコン・ゲート誘電体層を利用した半導体
デバイス構造とその製法を提供する。この方法では、金
属はハフニウム、ジルコニウム及びその混合物から成る
群から選ばれる。この発明では、オキシ窒化ジルコニウ
ム（又はハフニウム）シリコン・ゲート誘電体は、普通
の熱的なプロセスによる二酸化シリコン又は窒化シリコ
ン誘電体の何れの比誘電率（dielectric constant）よ
りもずっと大きい比誘電率を持つように形成することが
出来る。この為、このオキシ窒化金属シリコン誘電体層
は、従来のゲート誘電体よりも実質的に厚手にしても、
等価の電界効果を持つことが出来る。更に、ゲート誘電
体の厚さの少なくとも一部分に、窒素が存在すること
が、硼素でドープされたポリシリコン・ゲート電極から
というような硼素がチャンネル領域へ拡散するのを防止
する助けになる。しかし、この発明は、従来考えられて
いた代案の誘電体で見られる面間の二酸化シリコンの形
成とか高い界面状態密度とかの欠点を大部分避けている
と考えられる。SUMMARY OF THE INVENTION The present invention provides a semiconductor device structure utilizing a metal silicon oxynitride gate dielectric layer and a method of manufacturing the same. In this method, the metal is selected from the group consisting of hafnium, zirconium and mixtures thereof. In the present invention, the zirconium oxynitride (or hafnium) silicon gate dielectric has a dielectric constant that is much greater than the dielectric constant of either silicon dioxide or silicon nitride dielectrics by conventional thermal processes. It can be formed to have. For this reason, this metal silicon oxynitride dielectric layer may be substantially thicker than a conventional gate dielectric,
It can have an equivalent electric field effect. Further, the presence of nitrogen in at least a portion of the thickness of the gate dielectric helps to prevent boron from diffusing into the channel region, such as from a boron doped polysilicon gate electrode. However, it is believed that the present invention largely avoids the disadvantages of the previously considered alternative dielectrics, such as inter-plane silicon dioxide formation and high interface state density.

【０００８】この発明は、特にシリコン／誘電体界面
に、有意量のシリコンで構成された酸化された誘電体材
料を用いることにより、他の代案の誘電体の問題を一般
的に避けている。１実施例では、傾斜形（graded）オキ
シ窒化ジルコニウム・シリコン層が形成され、シリコン
界面の近くでは、誘電体層はＳｉＯ₂成分が大きく、こ
れに対して誘電体層の上側部分ではオキシ窒化ジルコニ
ウム成分が大きい。このような構造は、シリコン界面に
主にＳｉ／ＳｉＯ₂結合を用い、その結果、界面の状態
密度が低い。しかし、誘電体層の中に含まれるジルコニ
ウム並びに／又はハフニウムは、被膜の比誘電率をかな
り増加させることが出来る。この発明は、非晶質ゲート
誘電体をも提供するが、これは稠密な微細構造を持ち、
多結晶誘電体の中の結晶粒境界に伴う多くの問題を避け
ている。The present invention generally avoids the problems of other alternative dielectrics by using an oxidized dielectric material composed of a significant amount of silicon, especially at the silicon / dielectric interface. In one embodiment, graded (graded) oxy zirconium nitride silicon layer is formed, in the vicinity of the silicon surface, the dielectric layer is SiO ₂ component is large, oxy zirconium nitride in the upper portion of the dielectric layer with respect to this The component is large. Such a structure mainly uses Si / SiO ₂ bonds at the silicon interface, resulting in a low state density at the interface. However, zirconium and / or hafnium contained in the dielectric layer can significantly increase the dielectric constant of the coating. The present invention also provides an amorphous gate dielectric, which has a dense microstructure,
Many problems associated with grain boundaries in polycrystalline dielectrics are avoided.

【０００９】この発明では、従来の研究者の考えが、ゲ
ート誘電体には窒素を基本とする化合物を避けようとす
るものであったにも拘わらず、この方式を採用した。更
に、集積回路の製造の研究者は、大量生産される集積回
路に、新しい材料、特に種類として新しい材料の種類を
追加することは、研究もしない内から躊躇う傾向があ
る。それにも拘わらず、発明者の研究では、オキシ窒化
ジルコニウム・シリコン及びオキシ窒化ハフニウム・シ
リコン（比較的小さいＮレベルを持つ）は、Ｓｉに次い
で安定であり、その為、ＳｉＯ₂を形成する反応はない
（誘電体の性質が実質的に悪化しない程度に、酸化シリ
コン反応が少なくとも最小限に抑えられている）という
示唆が得られた。ＳｉＯ₂状の界面の可能性並びに高い
誘電率（permittivity）が達成出来るというこのこと
と、シリコン／オキシ窒化物界面を理解しようとする我
々の研究との組合せにより、オキシ窒化ジルコニウム・
シリコン及びオキシ窒化ハフニウム・シリコン・ゲート
誘電体が利用出来ることを認識することが出来た。In the present invention, this method was adopted, although the conventional idea of the researcher was to avoid a compound based on nitrogen in the gate dielectric. In addition, researchers in the manufacture of integrated circuits tend to hesitate, without research, to add new materials, especially new types of materials, to mass-produced integrated circuits. Nevertheless, in our research, zirconium silicon oxynitride and hafnium silicon oxynitride (with relatively small N levels) are the second most stable after Si, so the reaction to form SiO ₂ is (The silicon oxide reaction is at least minimized to the extent that the properties of the dielectric are not substantially degraded). This combination of the potential of SiO ₂ -like interfaces and the high permittivity that can be achieved, combined with our work to understand the silicon / oxynitride interface, has led to the development of zirconium oxynitride.
It has been recognized that silicon and hafnium oxynitride silicon gate dielectrics are available.

【００１０】この発明の一面では、通常は、チャンネル
領域のような構造を含む単結晶シリコン基板を用意し、
この基板の上にオキシ窒化金属シリコン・ゲート誘電体
層を形成し、このゲート誘電体層に重なる導電ゲートを
形成することを含む半導体デバイスを製造する方法を開
示する。この金属はジルコニウム、ハフニウム又はその
両者の混合物であってよい。According to one aspect of the present invention, a single crystal silicon substrate including a structure such as a channel region is usually prepared,
A method of manufacturing a semiconductor device is disclosed that includes forming a metal silicon oxynitride gate dielectric layer on the substrate and forming a conductive gate overlying the gate dielectric layer. The metal may be zirconium, hafnium or a mixture of both.

【００１１】ジルコニウムに基づく１つの方式では、オ
キシ窒化ジルコニウム・シリコン誘電体層の工程は、基
板の上に珪化ジルコニウムを形成し、酸素及び窒素を含
む雰囲気内で形成された金属珪化物をアニールし、こう
して基板の上にオキシ窒化金属シリコン層を形成するこ
とによって達成される。雰囲気がＮＯを含むことが好ま
しいが、遠隔の窒素／酸素プラズマであってもよい。あ
る実施例では、アニール時間が制限され、オキシ窒化金
属シリコン層の窒素とシリコンの比が、シリコン基板と
の界面の近くでは、導電ゲートとの界面の近くに於ける
よりも、一層低くなるようにする。In one zirconium-based approach, the step of forming a zirconium oxynitride-silicon dielectric layer comprises forming zirconium silicide on a substrate and annealing the metal silicide formed in an atmosphere containing oxygen and nitrogen. This is achieved by forming a metal silicon oxynitride layer on the substrate. The atmosphere preferably contains NO, but may be a remote nitrogen / oxygen plasma. In one embodiment, the anneal time is limited such that the ratio of nitrogen to silicon in the metal silicon oxynitride layer is lower near the interface with the silicon substrate than at the interface with the conductive gate. To

【００１２】ある実施例では、珪化ジルコニウム工程
は、不活性雰囲気内で基板の上にジルコニウム層をデポ
ジットし、不活性雰囲気内でＺｒ層をアニールして、珪
化ジルコニウム層を形成することによって達成される。In one embodiment, the zirconium silicide process is accomplished by depositing a zirconium layer on a substrate in an inert atmosphere and annealing the Zr layer in an inert atmosphere to form a zirconium silicide layer. You.

【００１３】ジルコニウムを基本とした別の方式では、
オキシ窒化ジルコニウム・シリコン誘電体層が、基板の
上に珪化ジルコニウムを形成し、原始状態の窒素又はＮ
Ｈ₃のような窒素を含む非酸化雰囲気内で形成された金
属珪化物をアニールし、酸化雰囲気内で窒化金属シリコ
ン層をアニールし、こうして基板の上にオキシ窒化金属
シリコン層を形成することによって作られる。In another zirconium-based system,
A zirconium oxynitride-silicon dielectric layer forms zirconium silicide on the substrate, with the original nitrogen or N
By annealing a metal silicide formed in a non-oxidizing atmosphere containing nitrogen, such as H ₃ , and annealing a metal silicon nitride layer in an oxidizing atmosphere, thus forming a metal silicon oxynitride layer on the substrate Made.

【００１４】オキシ窒化ハフニウム・シリコン誘電体層
を形成する別の方法では、この方法は、酸素及び窒素を
含む雰囲気内で基板の上に珪化ハフニウムをデポジット
し、こうして基板の上にオキシ窒化ハフニウム・シリコ
ン層を形成することを含む。この発明の特長及び利点
は、以下図面について説明するところから最もよく理解
されよう。In another method of forming a hafnium oxynitride silicon dielectric layer, the method comprises depositing hafnium silicide on a substrate in an atmosphere containing oxygen and nitrogen, and thus depositing hafnium oxynitride on the substrate. Forming a silicon layer. The features and advantages of the present invention will be best understood from the following description of the drawings.

【００１５】[0015]

【実施例】この出願では、オキシ窒化ジルコニウム・シ
リコン誘電体の場合について実施例を説明する。しか
し、化学的な類似性の為、こういう実施例の大部分に於
て、ジルコニウムの代りにハフニウムを使うことが出来
る。更に、何れかの代りに、ハフニウム−ジルコニウム
混合物を使うことが出来る。ある実施例では、こういう
混合物は、実質的に純粋なＺｒ又はＨｆであり、少量の
Ｈｆ又はＺｒだけが含まれている。全般的に、オキシ窒
化ジルコニウム・シリコンもオキシ窒化ハフニウム・シ
リコンも、高い比誘電率を持ち、良好な化学的な安定性
を持つ。ある実施例では、Ｚｒが、その手に入り易さ並
びに安いコストの為に、好ましいと考えられる。しか
し、オキシ窒化ハフニウム・シリコンは幾分かそれより
高い比誘電率を持ち、オキシ窒化ジルコニウム・シリコ
ンよりも更に安定であることがある。この僅かな性能の
差が、ある用途では、オキシ窒化ハフニウム・シリコン
の方が好ましい結果になることがある。DESCRIPTION OF THE PREFERRED EMBODIMENTS In this application, an embodiment will be described in the case of a zirconium oxynitride-silicon dielectric. However, due to chemical similarities, hafnium can be used instead of zirconium in most of these embodiments. Further, a hafnium-zirconium mixture can be used instead. In some embodiments, such a mixture is substantially pure Zr or Hf and contains only small amounts of Hf or Zr. Overall, both zirconium silicon oxynitride and hafnium silicon oxynitride have a high dielectric constant and good chemical stability. In certain embodiments, Zr may be preferred due to its availability and low cost. However, hafnium silicon oxynitride has a somewhat higher dielectric constant and may be more stable than zirconium silicon oxynitride. This slight difference in performance may be more favorable for hafnium silicon oxynitride in some applications.

【００１６】この発明の好ましい実施例は、ここで説明
するように、シリコン基板の上に製造することが出来
る。この発明を実施するのに必要ではないが、Ｓｉ（１
００）基板を使うのが普通である。これらの実施例の説
明は、図２に示すように、基板２０の上に随意選択のエ
ピタキシャルＳｉ層２２を形成し、エピタキシャル層２
２（又はエピ層を使わない場合は基板２０）内に能動チ
ャンネル領域２４を打込んだ後から始まる。この説明で
は、関心のある領域内で、保護又は自然の酸化シリコン
領域２６（好ましくは１ｎｍ未満の酸化物で構成される
ことが好ましい）がチャンネル２４に重なっていると仮
定する。このような酸化シリコン層は、〜１０^-3トルの
酸素雰囲気内で、きれいな基板を６００−７００℃に約
３０秒間加熱することによって形成することが出来る。
製造中にこの工程に達するプロセスは、従来周知であ
り、この発明を用いることが出来る種々の同等な場合も
周知である。The preferred embodiment of the present invention can be fabricated on a silicon substrate, as described herein. Although not required to practice the present invention, Si (1
00) It is common to use a substrate. The description of these embodiments is based on the formation of an optional epitaxial Si layer 22 on a substrate 20 as shown in FIG.
2 after the active channel region 24 has been implanted into the substrate 2 (or the substrate 20 if no epi layer is used). In this description, it is assumed that a protective or native silicon oxide region 26 (preferably comprised of less than 1 nm of oxide) overlaps the channel 24 within the region of interest. Such a silicon oxide layer can be formed by heating a clean substrate to 600-700 ° C. for about 30 seconds in an oxygen atmosphere of 10 ⁻³ Torr.
The process of reaching this step during manufacturing is well known in the art, and the various equivalent cases in which the invention can be used.

【００１７】オキシ窒化ジルコニウム・シリコン・ゲー
ト誘電体を形成する為に用いられる特定の実施例が、酸
化シリコン領域２６がその場所に残されて、オキシ窒化
ジルコニウム・シリコン層を形成するのに使われるか、
取除かれて、その下にあるシリコンを誘電体層を形成す
るのに使うことが出来るようにするか、或いは取除い
て、オキシ窒化ジルコニウム・シリコン・デポジッショ
ン・プロセスでの基板の相互作用を抑制するように設計
された不活性化層と置換えるかを決める。The particular embodiment used to form the zirconium oxynitride silicon gate dielectric is used to form a zirconium oxynitride silicon layer, leaving the silicon oxide region 26 in place. Or
Removed, allowing the underlying silicon to be used to form the dielectric layer, or removing the substrate interaction in the zirconium oxynitride silicon deposition process. Decide whether to replace it with a passivation layer designed to suppress it.

【００１８】この後に直ぐ続く説明は、オキシ窒化シリ
コンを形成する材料をデポジットする為の基板の準備に
関係することであり、これはこの後述べる特定の実施例
に用いることが出来る。酸化シリコン領域２６を取除く
場合、この発明には２つの好ましい出発面がある。図３
に示すように、領域２６を取去って、きれいな裸かの上
面２８を残すか、或いは図４に示すように、水素で終端
する面２８を残す。酸化物領域２６を取除く場合、特定
のプロセス中で、酸素に対する露出を許容し得る点にく
るまで、例えば超高真空（〜１０^-8トル未満）で処理す
ることにより、反応性の強い裸かのＳｉ面の化学反応を
防止することが出来れば、裸かの面の方が水素で終端す
る面よりも好ましい。そうでない場合、裸かのＳｉ面は
再酸化を抑制する水素のような適当な不活性化剤を用い
て終端すべきであり、それでもプロセス中の適当な点で
容易に取除くことが出来る。The description that immediately follows relates to the preparation of the substrate for depositing the material forming the silicon oxynitride, which can be used in certain embodiments described hereinafter. When removing the silicon oxide region 26, the present invention has two preferred starting surfaces. FIG.
The area 26 is removed to leave a clean bare top surface 28, as shown in FIG. 4, or a hydrogen-terminated surface 28, as shown in FIG. If the oxide region 26 is to be removed, then in a particular process, for example by treatment in an ultra-high vacuum (less than -10 ^-8 Torr) until exposure to oxygen is acceptable, a highly reactive bare If the chemical reaction on the Si surface can be prevented, a bare surface is preferable to a surface terminated with hydrogen. If not, the bare Si surface should be terminated with a suitable deactivator, such as hydrogen, to inhibit re-oxidation and still be easily removed at the appropriate point in the process.

【００１９】酸化物を除去する方法は、それに重なるデ
ポジッションが実施されるまで、きれいな酸化物のない
面２８を保つことが出来る限り、この発明を実施するの
にどれでなくてはならないものではないと考えられる。
酸化物２６の除去を実施する好ましい１つの方法は、湿
ったＨＦに対する露出によるものであり、例えば、基板
を希釈ＨＦの中に３０秒間浸漬し、脱イオン水で洗浄す
ることである。これによって、自然酸化物が除去される
と共に、表面が水素で終端される。別の好ましい方法
は、ＨＦ蒸気に対する露出によるものである。これによ
っても同様な結果が得られるが、表面の再酸化又は汚染
を更に防止する為に、例えばクラスタ・ツールに用いる
ことが出来る。この何れかの方式は、この他の適当なス
トリッピング薬品を用いてもよいが、ＨＦ又はＮＨ₄Ｆ
溶液が終端する為の最後の工程として好ましい。The method of oxide removal is not critical to practicing the present invention, as long as a clean oxide-free surface 28 can be maintained until an overlying deposition is performed. It is thought that there is no.
One preferred method of performing oxide 26 removal is by exposure to wet HF, for example, immersing the substrate in dilute HF for 30 seconds and rinsing with deionized water. This removes the native oxide and terminates the surface with hydrogen. Another preferred method is by exposure to HF vapor. This gives similar results, but can be used, for example, in a cluster tool to further prevent re-oxidation or contamination of the surface. Either of these approaches may use other suitable stripping chemicals, but may be HF or NH ₄ F
This is preferable as the last step for terminating the solution.

【００２０】この他の幾つかの方法により、図３に示す
ように、終端していない面２８が得られる。クラスタ・
ツール方式に特に用いられるこのような１つの方法は、
Ｓｉ融剤による脱着である。１０^-8トルより低く、７８
０℃では、好ましくは１．５Å／秒のＳｉ融剤を約６０
０秒間用いると、自然酸化物が取除かれるだけでなく、
超薄のゲート誘電体として利点を持ち得る原子として滑
らかな階段面が出来ることが判った。代案は、真空中又
はＨ₂雰囲気内で基板を高い温度に加熱することによる
単純な脱着である。しかし、Ｓｉ−融剤方法により優れ
た表面構造が得られると考えられる。この何れの方法で
も、それに重なるデポジッションが完了するまで、基板
を超高真空に保たないと、例えばプラズマ又はＨ₂雰囲
気内の高温フィラメントによって発生された原子状態の
水素に対する露出により、面２８が水素終端になること
がある。Several other methods result in an unterminated surface 28, as shown in FIG. cluster·
One such method specifically used for tooling is
Desorption by Si flux. Lower than 10 ^-8 Torr, 78
At 0 ° C., preferably 1.5 ° / sec.
When used for 0 seconds, not only will native oxide be removed,
It has been found that smooth steps can be created as atoms that may have advantages as an ultra-thin gate dielectric. Alternative is a simple desorption by heating the substrate to a high temperature in a vacuum or H ₂ atmosphere. However, it is believed that the Si-flux method provides an excellent surface structure. In this any way, until the deposition overlapping therewith completed, and does not keep the substrate in ultra-high vacuum, for example by exposure to hydrogen of the generated atomic state by the hot filament plasma or H ₂ in the atmosphere, the surface 28 May be terminated with hydrogen.

【００２１】面２８は、窒化シリコン又は厳密に言えば
シリコンの酸化物ではないオキシ窒化シリコン層のよう
な超薄層を用いて不活性化することも出来る。このよう
な層は拡散障壁として作用し、重なる層を形成する間、
基板に酸化抵抗を持たせる。オキシ窒化物層を使う場
合、オキシ窒化の好ましい方法は、ＮＯに対する露出で
ある。他の方法によって作られたオキシ窒化物は、必要
とされる厚さで、ここで説明するゲート誘電体構造のあ
るものを完成するのに十分な酸化抵抗を持たないと考え
られ、並びに／又は更に高いプロセス温度を必要とし、
その為、好ましくない。例えば、Ｎ₂Ｏプロセスでは、
ＮＯプロセスよりも、取込むＮがずっと少なくなる。Ｎ
Ｈ₃プロセスは予め存在しているＳｉＯ₂被膜を必要と
し、その為、ＮＨ₃を用いては、一様なナノメータ未満
のオキシ窒化物被膜を達成するのは困難であると思われ
る。更に、ＮＨ₃アニールは、被膜構造に望ましくない
水素を取込むと思われる。窒化シリコンは、遠隔窒素プ
ラズマを使って形成することが出来る。Surface 28 can also be passivated using an ultra-thin layer, such as silicon nitride or a silicon oxynitride layer that is not strictly an oxide of silicon. Such a layer acts as a diffusion barrier and during the formation of overlapping layers,
The substrate has oxidation resistance. When using an oxynitride layer, the preferred method of oxynitridation is exposure to NO. Oxynitrides made by other methods are not considered to have sufficient oxidation resistance to complete some of the gate dielectric structures described herein at the required thickness, and / or Requires higher process temperatures,
Therefore, it is not preferable. For example, in the N ₂ O process,
N takes much less than the NO process. N
H ₃ process requires the SiO ₂ film already exist, Therefore, by using NH _3, and is believed to be difficult to achieve uniform than nanometer oxynitride film. Further, the NH ₃ anneal appears to incorporate undesirable hydrogen into the coating structure. Silicon nitride can be formed using a remote nitrogen plasma.

【００２２】この発明に用いることが出来る典型的なＮ
Ｏプロセスは次の通りである。基板をきれいにして、パ
ッド酸化物を取除く。この清浄化の最後の工程として、
基板を希釈ＨＦに３０秒間沈漬し、脱イオン水で洗浄す
る。その後、基板を反応室に入れ、この反応室を３×１
０^-8トルまで真空に引き、その後基板を５００℃に加熱
して、基盤の表面から水素の不活性化の部分を取除く。
基板を７００℃に加熱し、４トルのＮＯを１０秒間室に
導入して、オキシ窒化物不活性化層を形成する。図５
は、不活性化層３０、例えば、典型的にはオキシ窒化物
を示しているが、場合によっては窒化物不活性化層であ
る可能性もある。A typical N which can be used in the present invention
The O process is as follows. Clean the substrate and remove the pad oxide. As the last step of this cleaning,
The substrate is immersed in diluted HF for 30 seconds and washed with deionized water. Thereafter, the substrate was placed in a reaction chamber, and this reaction chamber was 3 × 1
A vacuum is drawn to ^0-8 Torr and the substrate is then heated to 500 ° C. to remove the hydrogen passivation from the surface of the substrate.
The substrate is heated to 700 ° C. and 4 Torr of NO is introduced into the chamber for 10 seconds to form an oxynitride passivation layer. FIG.
Indicates a passivation layer 30, for example, typically an oxynitride, but may also be a nitride passivation layer.

【００２３】一旦基板がきれいなＳｉ面、酸化物層又は
上に述べたような保護障壁層の何れかを持つように調製
されたら、幾つかの方法の内の１つの方法により、基板
の上にオキシ窒化ジルコニウム（又はハフニウム）・シ
リコン・ゲート誘電体を形成する。この幾つかの方法を
次に説明する。Once the substrate has been prepared to have either a clean Si surface, an oxide layer or a protective barrier layer as described above, one of several methods may be used to deposit the substrate on the substrate. Form a zirconium oxynitride (or hafnium) silicon gate dielectric. Some of these methods will now be described.

【００２４】この発明では、シリコンに次ぐその安定性
と高い誘電率とにより、オキシ窒化ジルコニウム・シリ
コン及びオキシ窒化ハフニウム・シリコンを選ぶ。珪酸
塩及び酸化物のデータに基づいて、これらのオキシ窒化
シリコンの形成熱が、二酸化シリコンの形成熱よりも負
であって、その誘電率はＳｉＯ₂又は窒化シリコンより
高いと考えられる。これは更に安定なゲート構造を形成
して、面間二酸化シリコンの選択的な形成を避けるはず
である。表１は、幾つかの材料の形成熱、誘電率及びバ
ンドギャップのリストであり、比較の為に二酸化シリコ
ンも含めてある。In the present invention, zirconium silicon oxynitride and hafnium silicon oxynitride are selected for their stability and high dielectric constant next to silicon. Based on the data of the silicate and oxide, heat of formation of these oxy-silicon nitride, a negative than Thermoforming silicon dioxide, the dielectric constant is considered higher than SiO ₂ or silicon nitride. This should form a more stable gate structure and avoid the selective formation of interplane silicon dioxide. Table 1 lists the heats of formation, dielectric constants, and band gaps for some materials, including silicon dioxide for comparison.

【００２５】[0025]

【表１】 表１ 材料 バルクの誘電率 バンドギャップ 形成熱（ｋｃａｌ （ｅＶ） ／ｇ／Ｏ原子） Ｙ₂Ｏ₃ １２ −１５２ ＣａＯ ７ −１５２ ＭｇＯ ９．６ ７．８ −１４４ Ｌａ₂Ｏ₃ ３０ −１４３ ＳｒＯ ５．８ −１４２ Ｃａ₃ＳｉＯ₅ −１３８ Ｓｃ₂Ｏ₃ −１３７ Ｃａ₂ＳｉＯ₄ −１３５ ＨｆＯ₂ ４０ −１３４ ＺｒＯ₂ ２５ ７．８ −１３１ ＣｅＯ₂ ２６ −１２９ Ａｌ₂Ｏ₃ １０ ８．７ −１２５ Ｂａ₂ＳｉＯ₄ −１２４ ＣａＳｉＯ₃ −１２３ ＳｒＳｉＯ₃ 〜−１２３ Ｍｇ₂ＳｉＯ₄ −１２２ Ｎａ₂ＳｉＯ₃ −１２１ ＢａＳｉＯ₃ −１２０ ＭｇＳｉＯ₃ −１１９ ＺｒＳｉＯ₄ −１１５ ＣｅＳｉＯ₄ 〜−１１５ Ｂｉ₄Ｓｉ₂Ｏ₁₂ ３５−７５ ＴｉＯ₂ ３０ ３−３．５ −１１０ ＳｉＯ₂ ３．９ ８．９−９．３ −１０３ Ｔａ₂Ｏ₅ ２６ ４．５ −１００ ＺｎＯ ４．６ ３．３ −８４ ＷＯ₃ ４２ −６６．９ ＣｕＯ −３７．６ ＰｄＯ −２１Table 1 Material Dielectric constant of bulk Material Band gap heat of formation (kcal (eV) / g / O atom) Y ₂ O ₃ 12 -152 CaO 7 -152 MgO 9.6 7.8 -144 La ₂ O ₃ 30-143 SrO 5.8-142 Ca ₃ SiO ₅ -138 Sc ₂ O ₃ -137 Ca ₂ SiO ₄ -135 HfO ₂ 40 -134 ZrO ₂ 257.8 -131 CeO ₂ 26 -129 Al ₂ O ₃ 10 _{8.7 -125 Ba 2 SiO 4 -124 CaSiO} 3 -123 SrSiO 3 ~-123 Mg 2 SiO 4 -122 Na 2 SiO 3 -121 BaSiO 3 -120 MgSiO 3 -119 ZrSiO 4 -115 CeSiO 4 ~-115 Bi _{4 Si 2 O 12 35-75 TiO 2} 30 3-3.5 -110 SiO 2 3.9 8.9-9.3 -103 Ta 2 O _{5 26 4.5 -100 ZnO 4.6 3.3 -84} WO 3 42 -66.9 CuO -37.6 PdO -21

【００２６】オキシ窒化ジルコニウム・シリコンは多結
晶又は非晶質被膜の何れかとして形成することが出来
る。一般的に、多結晶被膜の方が比誘電率が高い。しか
し、一般的に非晶質被膜は、絶縁降伏性能が一層高く、
拡散障壁が一層よく、面間の状態密度が一層少ない。更
に、この発明によるオキシ窒化ジルコニウム・シリコン
誘電体を形成する多くの実施例では、多結晶被膜に要求
される化学量論的な一様性の為に、非晶質被膜を形成す
る方が、多結晶被膜を形成するよりも一層容易であるこ
とがある。Zirconium silicon oxynitride can be formed as either a polycrystalline or amorphous coating. Generally, a polycrystalline film has a higher relative dielectric constant. However, in general, amorphous coatings have higher insulation breakdown performance,
Better diffusion barrier and lower density of states between planes. Further, in many embodiments of forming zirconium oxynitride-silicon dielectrics according to the present invention, forming an amorphous coating is preferred due to the stoichiometric uniformity required of the polycrystalline coating. It may be easier than forming a polycrystalline coating.

【００２７】この発明は、傾斜形誘電体組成を考えてい
る。１つの実施例では、Ｚｒに対するシリコンの比が被
膜中の深さの関数として変化する様な、オキシ窒化ジル
コニウム・シリコン被膜を形成することが出来る。例え
ば、基板界面で主にＳｉＯ₂である（例えば２−１０モ
ル％Ｚｒ）傾斜形オキシ窒化ジルコニウム・シリコン被
膜を形成することが出来、この為、純粋なＳｉＯ₂で得
られるのと同様な品質を持つ界面が得られる。シリコン
対金属の比は、好ましくはゲート誘電体被膜の頂部近く
でオキシ窒化金属の百分率が一層大きくなる傾斜形の輪
郭で減少する。この方式は、ゲート誘電体の上に金属ゲ
ート電極を形成するときに好ましいことがある。The present invention contemplates a graded dielectric composition. In one embodiment, a zirconium oxynitride-silicon coating can be formed such that the ratio of silicon to Zr varies as a function of depth in the coating. For example, it is possible to form a graded zirconium oxynitride-silicon coating that is primarily SiO ₂ (eg, 2-10 mol% Zr) at the substrate interface, and thus has a quality similar to that obtained with pure SiO _2. Is obtained. The silicon to metal ratio is preferably reduced near the top of the gate dielectric coating with a beveled profile having a higher percentage of metal oxynitride. This approach may be preferred when forming a metal gate electrode over the gate dielectric.

【００２８】[0028]

【実施例１】この発明による１つの実施例では、きれい
なＳｉ面の上にＺｒ又はＨｆをデポジットし、この構造
をアニールして金属珪化物を形成し、珪化物層をオキシ
窒化し、この構造をアニールすることにより、オキシ窒
化ジルコニウム又はハフニウム・シリコン・ゲート誘電
体が形成される。この実施例では、図３又は図４に示す
ような基板を使う。面２８を図４に示すように不活性化
する場合、基板を真空中又は不活性な雰囲気中で５００
℃より高い温度まで短時間加熱して、不活性化部分を取
除くことが出来る。Embodiment 1 In one embodiment of the present invention, Zr or Hf is deposited on a clean Si surface, the structure is annealed to form a metal silicide, and the silicide layer is oxynitrided. To form a zirconium oxynitride or hafnium silicon gate dielectric. In this embodiment, a substrate as shown in FIG. 3 or FIG. 4 is used. When the surface 28 is passivated as shown in FIG. 4, the substrate is placed in a vacuum or in an inert atmosphere for 500
Short-time heating to a temperature above ℃ can remove inactivated parts.

【００２９】図６について説明すると、例えば、スパッ
タリング、蒸着、化学反応気相成長（ＣＶＤ）又はプラ
ズマＣＶＤにより、基板２８の上に直接的に金属層３２
（例えばジルコニウム）をデポジットする。図面は、面
２８がチャンネル領域２４の表面であることを示してい
る。しかし、エピタキシャル層２２又は基板２０の表面
の上にオキシ窒化金属シリコン層を形成することも、同
じ方法に従う。以下の説明では、文章の前後関係から区
別している場合を別として、層２０及び２４は互換性を
持って使われる。Referring to FIG. 6, a metal layer 32 is deposited directly on a substrate 28 by, for example, sputtering, evaporation, chemical vapor deposition (CVD) or plasma CVD.
(For example, zirconium). The figure shows that surface 28 is the surface of channel region 24. However, forming the metal silicon oxynitride layer on the surface of the epitaxial layer 22 or the substrate 20 follows the same method. In the following description, layers 20 and 24 are used interchangeably, except for the case where they are distinguished from the context of the text.

【００３０】スパッタリングによるデポジッションは、
コリメート式スパッタリング又はロング・スロー・スパ
ッタリングのような、低エネルギのプラズマ装置を用い
て行うことが好ましい。デポジットする合計の厚さが薄
く、一様性が望まれているから、低いデポジッション速
度（例えば毎秒数オングストローム程度）が有益である
ことがある。８’’のウエーハでは、基本圧力が〜１０
^-8トル、動作圧力が〜１０^-4トル及びスパッタリング・
ガン及びウエーハの間の隔たりが１６吋である装置でデ
ポジションを完了することが出来、一様性を改善する為
に、ウエーハを回転させることが出来る。Ａｒが受容れ
ることの出来るスパッタリング・ガスであり、デポジッ
ションの間、ウエーハは４００℃の温度に保つことが出
来る。The deposition by sputtering is as follows:
It is preferable to use a low energy plasma apparatus such as collimated sputtering or long throw sputtering. Low deposition rates (e.g., on the order of a few Angstroms per second) can be beneficial because the total thickness of the deposits is low and uniformity is desired. For an 8 ″ wafer, the base pressure is -10
^-8 Torr, operating pressure is ^{-10 -4} Torr and sputtering
Deposition can be completed on equipment where the separation between the gun and the wafer is 16 inches, and the wafer can be rotated to improve uniformity. Ar is an acceptable sputtering gas and the wafer can be kept at a temperature of 400 ° C. during deposition.

【００３１】スパッタリングの代りとして、５００℃に
ある基板の上に、電子ビーム源からの蒸着により、金属
層３２を蒸着によってデポジットすることが出来、正味
のデポジッション速度は毎秒１／１０乃至数オングスト
ローム程度にする。一様性を改善する為に、基板を回転
させることが好ましい。As an alternative to sputtering, a metal layer 32 can be deposited by evaporation from an electron beam source on a substrate at 500 ° C., with a net deposition rate of 1/10 to several Angstroms per second. About. Preferably, the substrate is rotated to improve uniformity.

【００３２】この他の代りの方法は、四塩化ジルコニウ
ム（又は四塩化ハフニウム）及び水素ガスのような適当
な前駆体を用いたＣＶＤ又はプラズマＣＶＤがある。硝
酸Ｚｒ（又はＨｆ）のような窒素を担持するジルコニウ
ム（又はハフニウム）前駆体も受容れることが出来る。
この場合も、こういう方法では、低いデポジッション速
度及び温度（６００℃並びにそれ以下）が役立つことが
あり、プラズマを基板で発生する反応器よりも下流プラ
ズマ形反応器の方が好ましい。Another alternative is CVD or plasma CVD using suitable precursors such as zirconium tetrachloride (or hafnium tetrachloride) and hydrogen gas. Zirconium (or hafnium) precursors that carry nitrogen, such as Zr nitrate (or Hf), may also be acceptable.
Again, low deposition rates and temperatures (600 ° C. and below) may be useful in such methods, with downstream plasma reactors being preferred over reactors that generate plasma at the substrate.

【００３３】図７について説明すると、金属層３２を持
つ基板２０を不活性雰囲気、還元性雰囲気又は真空中で
アニールすることにより、金属珪化物層３４が形成され
る。具体的な数値は、選ばれた金属並びに希望する珪化
物の厚さによって変わるが、真空中で７００℃で２０秒
のアニールにより、一般的には十分である。大抵の珪化
物プロセスの間、基板２０からのシリコンが金属層３２
の中に拡散して、金属珪化物層３４を形成する。この方
式では、過度に厚手の金属層３２がデポジットされて、
アニールの際、層３２全体が珪化物に変換されないこと
があることに注意されたい。この場合、珪化物の厚さが
アニール時間によって制御され、過剰の金属は珪化物ア
ニール工程の後に、エッチングによって除かれる。Referring to FIG. 7, the metal silicide layer 34 is formed by annealing the substrate 20 having the metal layer 32 in an inert atmosphere, a reducing atmosphere, or a vacuum. The specific values will depend on the metal selected and the desired silicide thickness, but annealing at 700 ° C. in vacuum for 20 seconds is generally sufficient. During most silicide processes, silicon from substrate 20 is
To form a metal silicide layer 34. In this manner, an overly thick metal layer 32 is deposited,
Note that upon annealing, the entire layer 32 may not be converted to silicide. In this case, the silicide thickness is controlled by the anneal time, and the excess metal is etched away after the silicide anneal step.

【００３４】図８について説明すると、珪化物層３４が
オキシ窒化によってオキシ窒化ジルコニウム（又はハフ
ニウム）シリコン層３６に変換される。この工程の間、
オキシ窒化が不足すると、比抵抗及び拡散抵抗が減少
し、オキシ窒化が過剰であると、（その下にあるシリコ
ンの酸化の為に）層３６に対する静電容量が減少するの
で、プロセス制御が微妙である。この工程には幾つかの
プロセスを利用することが出来る。珪化物は、ＮＯ又は
Ｎ₂Ｏのような酸素／窒素雰囲気に対する直接的な露出
により、オキシ窒化ジルコニウム（又はハフニウム）シ
リコンに変換することが出来る。この代りに、低温遠隔
Ｎ₂／Ｏ₂プラズマを使うことが出来る。Referring to FIG. 8, the silicide layer 34 is converted to a zirconium oxynitride (or hafnium) silicon layer 36 by oxynitridation. During this process,
Insufficient oxynitriding reduces the resistivity and diffusion resistance, while excessive oxynitriding reduces the capacitance on layer 36 (due to the oxidation of the underlying silicon), thus making process control subtle. It is. Several processes can be used for this step. Silicide, by direct exposure to an oxygen / nitrogen atmosphere, such as NO or N ₂ O, oxy zirconium nitride (or hafnium) can be converted to silicon. Alternatively, a cold remote N ₂ / O ₂ plasma can be used.

【００３５】オキシ窒化雰囲気内での直接的な変換に対
する１つの代案は、遠隔窒素プラズマ又はＮＨ₃のよう
な窒素雰囲気内での窒化とその後に続く酸化である。紫
外線露出を伴う又は伴わない低温Ｏ₂アニール、Ｏ₃のよ
うな活性化酸素アニール、紫外線露出を伴うＯ₃、下流
側Ｏ₂プラズマ、Ｎ₂Ｏ、又は直流バイアスされた基板に
対する低温Ｏ₂プラズマのような多数の酸素アニール・
プロセスがこの工程に利用出来る。この最後のプロセス
の一例として、基板に対してＨｅ裏側冷却を８０℃で加
えながら、〜６０Ｖ ＤＣ及び１３．５６ ＭＨｚ又は
３００ ｋＨｚＲＦを基板に印加して、１ミリトルで動
作する下流側１５００Ｗ ＥＣＲ源を使うことが出来
る。比抵抗及び比誘電率の両方が受容れることの出来る
範囲内になるように、処理時間を実験的に決定する。One alternative to direct conversion in an oxynitriding atmosphere is nitridation and subsequent oxidation in a remote nitrogen plasma or nitrogen atmosphere such as NH ₃ . Low O ₂ anneal with or without UV exposure, activated oxygen anneal such as O _3, O ₃ with ultraviolet exposure, downstream O ₂ plasma, N ₂ O, or a direct current biased low temperature O ₂ plasma to the substrate Numerous oxygen anneals such as
A process is available for this step. As an example of this last process, a １60 V DC and 13.56 MHz or 300 kHz RF is applied to the substrate while applying He backside cooling to the substrate at 80 ° C., and a downstream 1500 W ECR source operating at 1 mTorr is applied. Can be used. The processing time is determined experimentally so that both the specific resistance and the specific permittivity are within acceptable ranges.

【００３６】一般的に、オキシ窒化ジルコニウム（又は
ハフニウム）シリコン層３６の高温アニールは、低温オ
キシ窒化の後、被膜を稠密化又は被膜を結晶化させるよ
うに選ばれる。例えば、Ａｒ中で７５０℃で２０秒間ア
ニールすることにより、基板を稠密にすることが出来
る。このアニールは不活性又は還元性雰囲気内で行うこ
とが出来、金属層３２がハロゲンを用いたＣＶＤによっ
てデポジットされた場合、還元性雰囲気が特に役立つ。
還元性雰囲気を用いる場合、酸素中の別の低温後アニー
ルを使って、オキシ窒化金属シリコン層３６の誘電体特
性を改善することが出来る。In general, the high temperature anneal of the zirconium (or hafnium) silicon oxynitride silicon layer 36 is selected to densify or crystallize the coating after low temperature oxynitridation. For example, the substrate can be made dense by annealing in Ar at 750 ° C. for 20 seconds. This anneal can be performed in an inert or reducing atmosphere, where a reducing atmosphere is particularly useful if the metal layer 32 is deposited by CVD using halogen.
If a reducing atmosphere is used, another low temperature anneal in oxygen can be used to improve the dielectric properties of the metal silicon oxynitride layer 36.

【００３７】最後に、図９について説明すると、オキシ
窒化ジルコニウム・シリコン・ゲート誘電体３６の上に
導電ゲート３８をデポジットする。ゲート３８をデポジ
ットするプロセスは周知である。ゲート３８は、例え
ば、ドープされたポリシリコン、金属又は導電性金属酸
化物によって形成することが出来る。Finally, referring to FIG. 9, a conductive gate 38 is deposited over the zirconium oxynitride silicon gate dielectric 36. The process of depositing gate 38 is well known. Gate 38 can be formed, for example, of doped polysilicon, metal, or conductive metal oxide.

【００３８】他の方式では、ポリシリコン・ゲートは、
誘電体３６の還元並びに界面に於けるゲート３８の酸化
を防止する為に、誘電体３６とゲート３８の間に追加の
不活性化層を必要とする場合が多い。不活性化層は許容
し得るが、このオキシ窒化ジルコニウム（又はハフニウ
ム）・シリコン誘電体方式は、この問題が大幅に少なく
なる。誘電体３６とゲート３８の界面のＳｉ含有量が誘
電体３６と基板２０の界面に於ける含有量と大体同じで
あれは、下側の界面で得られる両立性の多くの利点は、
上側の界面でも利用出来る。更に、誘電体３６中の窒素
が、ポリシリコン・ゲートがドープされるとき、誘電体
３６の中を通って基板２０に至る硼素の移動を大幅に少
なくする。In another scheme, the polysilicon gate is:
An additional passivation layer is often required between the dielectric 36 and the gate 38 to prevent reduction of the dielectric 36 and oxidation of the gate 38 at the interface. Although a passivation layer is acceptable, this zirconium oxynitride (or hafnium) silicon dielectric approach greatly reduces this problem. If the Si content at the interface between the dielectric 36 and the gate 38 is approximately the same as the content at the interface between the dielectric 36 and the substrate 20, many of the advantages of compatibility at the lower interface are:
It can also be used at the upper interface. Further, the nitrogen in the dielectric 36 significantly reduces the migration of boron through the dielectric 36 to the substrate 20 when the polysilicon gate is doped.

【００３９】この実施例の変形として、珪化物が完全に
形成される前に、酸素／窒素雰囲気を導入するか、又は
２つの工程を完全に重ねることの何れかにより、珪化物
及びオキシ窒化の工程を組合わせることが出来る。後の
方の変形では、図２に示すような基板が受容れられる。
これは、酸化シリコン層２６がオキシ窒化金属シリコン
層３６を形成する為の酸素及びシリコンの両方を供給す
ることが出来るからである。As a variation on this embodiment, before the silicide is completely formed, either by introducing an oxygen / nitrogen atmosphere or by completely overlapping the two steps, the silicide and oxynitride Processes can be combined. In a later variant, a substrate as shown in FIG. 2 is received.
This is because the silicon oxide layer 26 can supply both oxygen and silicon for forming the metal silicon oxynitride layer 36.

【００４０】この発明では、珪化物を完全に還元しない
場合、オキシ窒化プロセスが簡単になることが判った。
即ち、場合によっては、この発明は、金属層３２に対す
る金属源を酸化ジルコニウムのような金属酸化物の源に
置換えることが好ましい。その場合、アニールすると、
層３４が酸素の不足する珪酸塩になる。この還元された
珪酸塩が、金属珪化物方式と全体的に同じ方式を用いて
この後処理される。In the present invention, it has been found that the oxynitridation process is simplified if the silicide is not completely reduced.
That is, in some cases, the present invention preferably replaces the metal source for metal layer 32 with a metal oxide source such as zirconium oxide. In that case, when annealing,
Layer 34 becomes an oxygen deficient silicate. This reduced silicate is post-treated using a system generally the same as the metal silicide system.

【００４１】[0041]

【実施例２】この発明の別の実施例では、きれいなＳｉ
面の上に珪化ジルコニウム又は珪化ハフニウムをデポジ
ットし、珪化物層をオキシ窒化し、この構造をアニール
することにより、オキシ窒化ジルコニウム又はハフニウ
ム・シリコン・ゲート誘電体が形成される。この実施例
では、図３又は図４の何れかに示すような基板を使う。
図４に示すように、面２８が不活性化されている場合、
基板を真空中又は不活性雰囲気内で５００℃より高い温
度まで短時間加熱して、不活性化部分を取除くことが出
来る。Embodiment 2 In another embodiment of the present invention, clean Si
Depositing zirconium or hafnium silicide on the surface, oxynitriding the silicide layer, and annealing the structure forms a zirconium oxynitride or hafnium silicon gate dielectric. In this embodiment, a substrate as shown in either FIG. 3 or FIG. 4 is used.
As shown in FIG. 4, when surface 28 is inactive,
The substrate can be heated to a temperature above 500 ° C. for a short time in a vacuum or in an inert atmosphere to remove the inactivated portions.

【００４２】図７について説明すると、金属珪化物層３
４（例えば珪化ジルコニウム）が、例えばスパッタリン
グ、蒸着、化学反応気相成長（ＣＶＤ）又はプラズマＣ
ＶＤにより、面２８の上に直接的にデポジットされる。Referring to FIG. 7, the metal silicide layer 3
4 (e.g., zirconium silicide), e.g., by sputtering, evaporation, chemical vapor deposition (CVD) or plasma C
VD deposits directly on surface 28.

【００４３】スパッタリングによるデポジッションは、
コリメート式スパッタリング又はロング・スロー・スパ
ッタリングのような低エネルギ・プラズマ装置を用いて
行うことが好ましい。デポジットする合計の厚さが薄
く、一様性が望まれているから、低いデポジッション速
度（例えば、毎秒数オングストローム程度）が役立つこ
とがある。８’’のウエーハでは、〜１０^-8トルの基本
圧力、〜１０^-3トルの動作圧力及びスパッタリング・ガ
ンとウエーハの間の隔たりが１６吋の装置で、デポジッ
ションを完了することが出来、一様性を改善する為にウ
エーハを回転させることが出来る。Ａｒが受容れ可能な
スパッタリング・ガスであり、デポジッションの間、ウ
エーハは４００−６００℃の温度に保つことが出来る。The deposition by sputtering is as follows:
It is preferable to use a low energy plasma apparatus such as collimated sputtering or long throw sputtering. Low deposition rates (eg, on the order of a few Angstroms per second) may be useful because of the low total thickness of the deposit and the desire for uniformity. For an 8 ″ wafer, a base pressure of -10 ^-8 Torr, an operating pressure of -10 ^-3 Torr, and a 16 inch separation between the sputtering gun and the wafer can complete the deposition, The wafer can be rotated to improve uniformity. Ar is an acceptable sputtering gas and the wafer can be kept at a temperature of 400-600 ° C during deposition.

【００４４】スパッタリングの代りに、珪化物層３２
は、毎秒数十分の１乃至数オングストローム程度の正味
のデポジッション速度で、５００−６００℃で基板の上
に電子ビーム源から蒸着によってデポジットすることが
出来る。一様性を改善する為に、基板を回転させること
が好ましい。この蒸着方法は、単一の珪化ジルコニウム
蒸着源を使ってもよいし、或いは別々のＺｒ及びＳｉ源
を使うことが出来る。別々の源を使うとき、デポジッシ
ョンの間、Ｚｒ／Ｓｉ比を変えて、傾斜形の層を作ると
共に、Ｚｒの含有量を更に制御することが出来る。Instead of sputtering, the silicide layer 32
Can be deposited by evaporation from an electron beam source on a substrate at 500-600 ° C. at a net deposition rate of the order of tens to several Angstroms per second. Preferably, the substrate is rotated to improve uniformity. This deposition method may use a single zirconium silicide deposition source or may use separate Zr and Si sources. When using separate sources, the Zr / Si ratio can be varied during deposition to create a graded layer and further control the Zr content.

【００４５】金属（非ポリシリコン）ゲート導体と共に
使うとき、この傾斜形方式は、オキシ窒化ジルコニウム
・シリコンが最適の界面を形成することが出来るように
する。例えば、誘電体層は基板の近くではシリコン分が
富んでいて、シリコンとの整合が一層よくなるようにす
ることが出来る。逆に、オキシ窒化ジルコニウム・シリ
コンは、ゲート導体の近くではＺｒ分に富んでいて、一
層大きな比誘電率を持つ。このシリコン分の多い界面の
勾配を窒素が不足する勾配と組合わせれば、シリコン／
誘電体界面は、シリコン／二酸化シリコン界面を近似す
ることが出来、従って（Ｈ₂又はＤ₂中の焼結のような）
普通の方式によって取扱うことが出来る。When used with a metal (non-polysilicon) gate conductor, this angled approach allows zirconium silicon oxynitride to form an optimal interface. For example, the dielectric layer may be rich in silicon near the substrate, for better matching with silicon. Conversely, zirconium silicon oxynitride is rich in Zr near the gate conductor and has a higher relative dielectric constant. Combining this silicon-rich interface gradient with a nitrogen-deficient gradient,
Dielectric interface is able to approximate the silicon / silicon dioxide interface, thus (like sintered in H ₂ or D ₂₎
It can be handled in the usual way.

【００４６】この他の代案の方法は、シラン、ジシラン
又はジクロロシラン及び水素ガスと共にデポジットする
四塩化ジルコニウム（又は四塩化ハフニウム）のような
適当な前駆体を使ったＣＶＤ又はプラズマＣＶＤがあ
る。こういう場合も、この方法では、低いデポジッショ
ン速度及び温度（６００℃以下）が役立つことがあり、
基板でプラズマが発生される反応器よりも下流プラズマ
形反応器が好ましい。Another alternative is CVD or plasma CVD using silane, disilane or dichlorosilane and a suitable precursor such as zirconium tetrachloride (or hafnium tetrachloride) deposited with hydrogen gas. In such cases, the method may also benefit from low deposition rates and temperatures (less than 600 ° C.)
Downstream plasma reactors are preferred over reactors in which plasma is generated at the substrate.

【００４７】図８について説明すると、珪化物層３４が
オキシ窒化により、オキシ窒化ジルコニウム（又はハフ
ニウム）シリコン層３６に変換される。このオキシ窒化
過程は全般的に最初の実施例で述べたのと同じ方式に従
う。Referring to FIG. 8, the silicide layer 34 is converted to a zirconium oxynitride (or hafnium) silicon layer 36 by oxynitridation. This oxynitridation process generally follows the same scheme as described in the first example.

【００４８】前に述べたように、この発明では、珪化物
が完全に還元されない場合、オキシ窒化過程が簡単にな
ることが判った。この為、この発明では、珪化物層３４
に対する源を酸素が不足する珪酸ジルコニウムのような
酸素が不足する金属珪酸塩源に置換えることが好ましい
ことがある。As mentioned previously, it has been found that the present invention simplifies the oxynitridation process if the silicide is not completely reduced. Therefore, in the present invention, the silicide layer 34
It may be preferable to replace the source for oxygen with an oxygen deficient metal silicate source, such as oxygen deficient zirconium silicate.

【００４９】別個のＺｒ（又はＨｆ）及びＳｉ源を使う
とき、ＺｒをＺｒＯ₂に置換えることが出来る。別の蒸
着プロセスでは、（この段階では）酸素含有量を幾分少
なくして、ＳｉをＳｉＯ₂に置換えることが出来る。こ
のＳｉＯ₂がＳｉＯとして蒸発し、こうして少量の酸素
を供給する。When using separate Zr (or Hf) and Si sources, Zr can be replaced by ZrO ₂ . In another deposition process, Si can be replaced by SiO ₂ with somewhat lower oxygen content (at this stage). This SiO ₂ evaporates as SiO, thus supplying a small amount of oxygen.

【００５０】[0050]

【実施例３】この発明の第３の実施例では、酸素／窒素
雰囲気内で、基板の上にジルコニウム（又はハフニウ
ム）をデポジットした後、アニールを行うことにより、
オキシ窒化ジルコニウム（又はハフニウム）シリコン・
ゲート誘電体が形成される。この実施例は、図２、３又
は４に対応する方法の内の１つによって調製された基板
を利用することが好ましく、金属は実施例１で説明した
方法の１つによってデポジットすることが出来るが、次
に述べるような違いがある。Embodiment 3 In a third embodiment of the present invention, zirconium (or hafnium) is deposited on a substrate in an oxygen / nitrogen atmosphere, and annealing is performed.
Zirconium oxynitride (or hafnium) silicon
A gate dielectric is formed. This embodiment preferably utilizes a substrate prepared by one of the methods corresponding to FIGS. 2, 3 or 4, and the metal can be deposited by one of the methods described in Example 1. However, there are differences as described below.

【００５１】図１０について説明すると、前に述べたよ
うに金属をスパッタリングすることにより、きれいなＳ
ｉ面の上にオキシ窒化ジルコニウム層４０をデポジット
することが出来る。しかし、若干量の制御された酸素及
び窒素活動を使って、ジルコニウムが基板に供給される
ときに、層４０を少なくとも部分的に酸化−窒化する。
例えば、Ａｒを用いたスパッタリングの際、ＮＯ又はＮ
₂Ｏを基板の近くに導入し、ＮＯの流量をＡｒの流量の
１／１０にすることが出来る。毎秒０．１ナノメータの
金属デポジッション速度では、デポジッション・プロセ
スを開始してから０乃至５秒後に、オキシ窒化ガスを導
入することが好ましい。この遅延時間は、面間ＳｉＯ₂
層の形成を妨げる助けになる。Referring to FIG. 10, by sputtering metal as described above, clean S
A zirconium oxynitride layer 40 can be deposited on the i-plane. However, using some amount of controlled oxygen and nitrogen activity, layer 40 is at least partially oxidized-nitrided when zirconium is provided to the substrate.
For example, when sputtering using Ar, NO or N
_By introducing ₂ O near the substrate, the flow rate of NO can be reduced to 1/10 of the flow rate of Ar. At a metal deposition rate of 0.1 nanometers per second, it is preferred to introduce the oxynitriding gas 0 to 5 seconds after starting the deposition process. This delay time is caused by the inter-surface SiO ₂
Helps prevent layer formation.

【００５２】蒸着方法によってジルコニウムをもたらす
場合、オキシ窒化ガスは基板の近くに添加することが好
ましい。デポジットされた金属の完全に近いオキシ窒化
を達成するには、０．１ｎｍ／秒の金属デポジッション
速度に対し、〜５−１０トルのＮＯを使うことが出来
る。ＣＶＤ方法を使う場合、適当な前駆体によって必要
な酸素（例えば、四塩化ジルコニウムと水）を供給すべ
きであり、窒素を供給することが出来る。窒素を担持し
ない前駆体では、遠隔の窒素プラズマ、ＮＯ、Ｎ ₂Ｏ、
又はＮＨ₃のような窒素源を用いたデポジッション後の
窒化によって窒素を供給することが出来る。Producing zirconium by vapor deposition method
In this case, the oxynitriding gas is preferably added near the substrate.
Good. Near-perfect oxynitridation of deposited metal
To achieve 0.1% / sec metal deposition
Can use ~ 5-10 torr NO for speed
You. When using CVD method, required by appropriate precursor
Oxygen (eg, zirconium tetrachloride and water)
And nitrogen can be supplied. Carry nitrogen
With no precursor, remote nitrogen plasma, NO, N _TwoO,
Or NH_ThreeAfter deposition using a nitrogen source such as
Nitrogen can be supplied by nitriding.

【００５３】図１１について説明すると、層４０を基板
と反応させて、オキシ窒化ジルコニウム（又はハフニウ
ム）シリコン層３６を形成する。これは、前の実施例で
述べたような、高温アニールを伴う低温酸素アニールを
用いて達成することが好ましい。好ましい酸素アニール
の２つの例は、６０秒間の間、Ｏ₃内での４００℃のア
ニールと、１０秒間又はそれ未満の間の７００℃での急
速熱酸化である。Referring to FIG. 11, layer 40 is reacted with a substrate to form a zirconium oxynitride (or hafnium) silicon layer 36. This is preferably achieved using a low temperature oxygen anneal with a high temperature anneal as described in the previous example. Two examples of preferred oxygen anneals are a 400 ° C. anneal in O _{3 for} 60 seconds and a rapid thermal oxidation at 700 ° C. for 10 seconds or less.

【００５４】この実施例は、傾斜形の層を作るように容
易に調整することが出来ることに注意されたい。この方
法の１つの変形が図１２に示されており、ここでは、層
４０がオキシ窒化シリコン層３０の上にデポジットされ
ている。この実施例では、アニールの間の酸素／窒素活
動を減らすことが出来、層３０から酸素、窒素及びシリ
コンを「盗む」ことによって、オキシ窒化ジルコニウム
・シリコン層３６を形成することが出来る。構造の傾斜
は、層３０及び４０の相対的な初期の厚さを調節するこ
とによって調節することが出来る。浸透深さを調節する
為に、基板に直流バイアスを用いて、遠隔のプラズマか
らのエネルギを持つイオンの打込みにより、Ｓｉを層４
０に供給するのが適切であることがある。例えば、シラ
ンを使ってＳｉを層４０に打込むことが出来る。It should be noted that this embodiment can be easily tuned to create a graded layer. One variation of this method is shown in FIG. 12, where a layer 40 is deposited over the silicon oxynitride layer 30. In this embodiment, the oxygen / nitrogen activity during the anneal can be reduced, and zirconium silicon oxynitride silicon layer 36 can be formed by "stealing" oxygen, nitrogen and silicon from layer 30. The slope of the structure can be adjusted by adjusting the relative initial thickness of layers 30 and 40. To control the depth of penetration, a direct current bias is applied to the substrate to implant Si with a layer 4 by implanting ions with energy from a remote plasma.
Supplying zero may be appropriate. For example, Si can be implanted into layer 40 using silane.

【００５５】[0055]

【実施例４】この発明の第４の実施例では、酸素／窒素
雰囲気内で基板の上に金属及びシリコンの両方をデポジ
ットし、典型的にはその後でアニールを行うことによ
り、オキシ窒化ジルコニウム（又はハフニウム）シリコ
ン・ゲート誘電体が形成される。この実施例では、基板
の調製は、図２乃至５に示す内のどれを選んでもよい。
この方法は一般的に被膜の一成分として、基板からのシ
リコンに頼らないので、図５の拡散障壁面３０のよう
な、基板の酸化を制限する面を使うことが出来る。オキ
シ窒化物及び窒化物の両方の拡散障壁は、オキシ窒化ジ
ルコニウム・シリコン誘電体層と両立し得ると思われ
る。金属及びシリコンは実施例２で述べた方法の１つに
よってデポジットすることが出来るが、次に述べるよう
な違いがある。Embodiment 4 In a fourth embodiment of the present invention, both metal and silicon are deposited on a substrate in an oxygen / nitrogen atmosphere, typically followed by annealing to provide zirconium oxynitride ( (Or hafnium) silicon gate dielectric is formed. In this embodiment, the preparation of the substrate may be any of those shown in FIGS.
Since this method generally does not rely on silicon from the substrate as a component of the coating, a surface that limits oxidation of the substrate, such as the diffusion barrier surface 30 of FIG. 5, can be used. It is believed that both oxynitride and nitride diffusion barriers are compatible with the zirconium oxynitride-silicon dielectric layer. Metal and silicon can be deposited by one of the methods described in Embodiment 2, with the following differences.

【００５６】図１３について説明すると、オキシ窒化金
属層４０のデポジッションについて実施例３で述べたよ
うなスパッタリングにより、きれいなＳｉ面の上にオキ
シ窒化Ｚｒ及びシリコン層４２をデポジットすることが
出来る。ジルコニウム（又はハフニウム）金属とシリコ
ンのデポジッションは、金属ターゲットを適当な珪化物
ターゲットに置換えることによって行われる。この方法
の欠点は、１種類の組成のターゲットからの傾斜形の層
のデポジッションが困難であることである。Referring to FIG. 13, it is possible to deposit the Zr oxynitride and the silicon layer 42 on a clean Si surface by sputtering as described in the third embodiment regarding the deposition of the metal oxynitride layer 40. Deposition of zirconium (or hafnium) metal and silicon is performed by replacing the metal target with a suitable silicide target. A disadvantage of this method is that it is difficult to deposit a graded layer from a single composition target.

【００５７】オキシ窒化金属及びシリコン層４２が蒸着
方法によって作られる場合、実施例２と同様な方法を選
ぶことが出来る。この場合、別々の金属及びシリコンの
電子ビーム源を使って、金属に対するシリコンの比をデ
ポジッションの間、変えることが出来るようにすること
が好ましい。When the metal oxynitride and the silicon layer 42 are formed by a vapor deposition method, the same method as in the second embodiment can be selected. In this case, it is preferable to use separate metal and silicon electron beam sources so that the ratio of silicon to metal can be varied during the deposition.

【００５８】ＣＶＤ方法を使う場合、適当な前駆体によ
って必要な酸素を供給すべきである。シラン、四塩化ジ
ルコニウム、酸素及びＮＯ、Ｎ₂Ｏ又はＮＨ₃の組合せの
ような前駆体のある組合せを使って、化学量論的な一様
性を持つ層を作ることが出来るが、傾斜形の組成の層に
は使うのが困難であることがある。傾斜形の層では、四
塩化シリコン、四塩化ジルコニウム、水及びＮＯ又はＮ
₂Ｏの組合せのようなＣＶＤ前駆体が好ましい。When using the CVD method, the necessary oxygen should be supplied by a suitable precursor. Certain combinations of precursors, such as combinations of silane, zirconium tetrachloride, oxygen and NO, N ₂ O or NH ₃ can be used to create stoichiometrically uniform layers, but with graded Layer may be difficult to use. For graded layers, silicon tetrachloride, zirconium tetrachloride, water and NO or N
CVD precursors, such as a combination of ₂ O, are preferred.

【００５９】このプロセスを用いて高性能のオキシ窒化
ジルコニウム・シリコン層を形成するには、一般的には
これまでの実施例で述べたような低温酸素アニール及び
高温アニールの両方が必要である。図１４及び１５は、
酸化シリコン層２６の上並びに不活性化層３０（例えば
オキシ窒化シリコン層）の上にデポジットされた層４２
を夫々示している。The formation of a high performance zirconium silicon oxynitride layer using this process generally requires both low temperature oxygen anneal and high temperature anneal as described in the previous embodiments. Figures 14 and 15
A layer 42 deposited on the silicon oxide layer 26 and on the passivation layer 30 (eg a silicon oxynitride layer)
Are shown respectively.

【００６０】[0060]

【実施例５】これまでの実施例の代案として、これまで
述べたあるデポジッション工程を繰返して、オキシ窒化
ハフニウム・シリコン層の構造の組成を調整することが
出来る。例えば、図１７及び図１８について説明する
と、層４６は中間層だけを形成することが出来る。例え
ば、実施例４で説明した電子ビーム蒸着方法を使って、
シリコン、ジルコニウム又はその組合せの１つ又は更に
多くの単一層をデポジットし、その後酸素／窒素雰囲気
内での短いアニールを行って、中間層４６を作ることが
出来る。この後に続けて、同様なプロセスにより、第２
の中間層４８を、同じ又は異なる組成でデポジットする
ことが出来る。この方法を使うと、最終的なアニールの
前に、オキシ窒化シリコン及びオキシ窒化金属層を交互
にインターリーブにすることが出来る。或いは傾斜形の
組成を直接的にデポジットすることが出来る。Embodiment 5 As an alternative to the previous embodiment, the composition of the structure of the hafnium silicon oxynitride silicon layer can be adjusted by repeating a certain deposition step described above. For example, referring to FIGS. 17 and 18, the layer 46 can form only an intermediate layer. For example, using the electron beam evaporation method described in Embodiment 4,
One or more single layers of silicon, zirconium, or a combination thereof can be deposited, followed by a short anneal in an oxygen / nitrogen atmosphere to create the intermediate layer 46. This is followed by a similar process,
Can be deposited with the same or different compositions. Using this method, the silicon oxynitride and metal oxynitride layers can be alternately interleaved before the final anneal. Alternatively, a gradient composition can be directly deposited.

【００６１】[0061]

【実施例６】この発明の第６の実施例では、幾分異なる
方式により、オキシ窒化ジルコニウム又はハフニウム・
シリコン・ゲート誘電体が形成される。この方式では、
基板の上の二酸化シリコン層が、Ｚｒ並びにＮ₂、Ｎ
Ｏ、Ｎ₂Ｏ形のようなＮを担持する種目の遠隔のプラズ
マを使うことにより、オキシ窒化ジルコニウム（又はハ
フニウム）シリコン層に変換される。Embodiment 6 In a sixth embodiment of the present invention, zirconium oxynitride or hafnium.
A silicon gate dielectric is formed. In this scheme,
The silicon dioxide layer on the substrate is composed of Zr and N ₂ , N
By using a remote plasma of an N-bearing species, such as the O, N ₂ O form, it is converted to a zirconium oxynitride (or hafnium) silicon layer.

【００６２】この実施例の説明は図１６に示すように、
基板２０の上に随意選択のエピタキシャルＳｉ層２２を
形成し、エピタキシャル層２２（又はエピ層を使わない
場合は基板２０）に能動チャンネル領域２０を打込んだ
ところから始まり、関心のある領域に熱による又はそれ
程好ましくないが、自然酸化シリコン領域４４がチャン
ネル２４に重なっていることを前提とする。製造のこの
段階に達するまでのプロセスは、周知であり、この発明
を用いることが出来る種々の均等物も周知である。The description of this embodiment is as shown in FIG.
Beginning with an optional epitaxial Si layer 22 formed on the substrate 20 and implanting the active channel region 20 in the epitaxial layer 22 (or the substrate 20 if no epi layer is used), heat is applied to the region of interest. , Or less preferably, it is assumed that the native silicon oxide region 44 overlaps the channel 24. The process of reaching this stage of manufacture is well known, and the various equivalents with which the present invention can be used.

【００６３】図１７について説明すると、酸化物の面を
ジルコニウム（又はハフニウム）及び窒素のプラズマに
露出することにより、酸化物層４４がオキシ窒化ジルコ
ニウム（又はハフニウム）シリコン層４６に変換され
る。Referring to FIG. 17, the oxide layer 44 is converted to a zirconium oxynitride (or hafnium) silicon layer 46 by exposing the oxide surface to a plasma of zirconium (or hafnium) and nitrogen.

【００６４】例えば、直流バイアスされた基板と共に、
下流側のＮ₂プラズマ並びに下流側のＺｒプラズマを使
うことが出来る。比抵抗及び比誘電率の両方が許容し得
る範囲内になるように、処理時間を実験的に決定する。For example, with a DC-biased substrate,
Downstream of the N ₂ plasma and can use Zr plasma downstream. The processing time is determined experimentally so that both the specific resistance and the relative permittivity are within acceptable ranges.

【００６５】一般的に、オキシ窒化ジルコニウム・シリ
コン層４６の高温アニールは、オキシ窒化の低温酸化の
後に、被膜を稠密にするように選ばれる。例えば、７５
０℃で２０秒間、Ａｒ中でアニールすることにより、基
板を稠密にすることが出来る。このアニールは不活性雰
囲気又は還元雰囲気内で行うことが出来る。還元雰囲気
を使う場合、酸素中での別の低温後アニールを使って、
オキシ窒化金属シリコン層４６の誘電体特性を改善する
ことが出来る。Generally, the high temperature anneal of the zirconium silicon oxynitride silicon layer 46 is chosen to densify the coating after the low temperature oxidation of the oxynitride. For example, 75
The substrate can be made dense by annealing in Ar at 0 ° C. for 20 seconds. This annealing can be performed in an inert atmosphere or a reducing atmosphere. When using a reducing atmosphere, use another low temperature post-anneal in oxygen,
The dielectric properties of the metal silicon oxynitride layer 46 can be improved.

【００６６】以上の開示はゲート誘電体に集中してき
た。しかし、漏れ電流が適当に小さければ、大抵のゲー
ト誘電体はメモリ・セルの記憶誘電体として使うことが
出来る。一般的に、メモリの誘電体はゲート誘電体とし
て使うには適していないことに注意されたい。このよう
に適していないのは、ゲート誘電体が普通必要とする界
面特性にもっと多くの要求があるためである。オキシ窒
化ジルコニウム（又はハフニウム）誘電体では、酸化時
間（即ち、金属オキシ窒化物の酸素含有量）を増加する
ことにより、漏れ電流を許容し得るレベルまで減らすこ
とが出来る。このように酸素含有量を増加すると、全体
的な構造の誘電率が若干低下するが、それでも全体的と
しての比誘電率は依然として現在の技術よりかなり高
い。上に述べた物理的な蒸気デポジッション（ＰＶＤ）
方法（スパッタリング及び蒸着）が、典型的には高度に
同形の層が得られない。その為、記憶誘電体としての用
途に上に述べたこういうＰＶＤ方法の内の１つを使うと
き、ざらざらしたポリシリコンのような表面積が増えた
形状に、これを使うことは、実際的ではないことがあ
る。しかし、オキシ窒化ジルコニウム（又はハフニウ
ム）シリコンの高い誘電率は、表面積を増やす複雑な方
式なしでも、役に立つエネルギ蓄積量の大きいキャパシ
タを当業者が製造することが出来るようにする。The above disclosure has concentrated on gate dielectrics. However, if the leakage current is appropriately small, most gate dielectrics can be used as storage dielectrics in memory cells. Note that in general, the memory dielectric is not suitable for use as a gate dielectric. This lack of suitability is due to the more demanding interface properties that gate dielectrics typically require. For zirconium oxynitride (or hafnium) dielectrics, increasing the oxidation time (ie, the oxygen content of the metal oxynitride) can reduce leakage current to acceptable levels. Such an increase in oxygen content slightly reduces the dielectric constant of the overall structure, but still the overall dielectric constant is still significantly higher than current technology. Physical vapor deposition (PVD) as described above
Methods (sputtering and vapor deposition) typically do not yield highly conformal layers. Therefore, when using one of the above mentioned PVD methods for use as a storage dielectric, it is impractical to use this in shapes with increased surface area, such as rough polysilicon. Sometimes. However, the high dielectric constant of zirconium (or hafnium) silicon oxynitride allows those skilled in the art to produce useful high energy storage capacitors without the complexities of increasing surface area.

【００６７】以上の説明に関し、さらに以下の項目を開
示する。 （１） 集積回路に電界効果デバイスを製造する方法に
於て、単結晶シリコン基板を用意し、前記基板の上にオ
キシ窒化金属シリコン・ゲート誘電体層を形成し、前記
金属はハフニウム、ジルコニウム及びその混合物から成
る群から選ばれており、前記ゲート誘電体層に重なる導
電ゲートを形成する工程を含む方法。 （２） 第１項に記載の方法に於て、オキシ窒化金属シ
リコン誘電体層を形成する工程が、前記基板の上に金属
珪化物を形成し、前記金属珪化物は、珪化ハフニウム、
珪化ジルコニウム及びその混合物から成る群から選ばれ
ており、酸素及び窒素を含む雰囲気内でこうして形成さ
れた金属珪化物をアニールし、こうして前記基板の上に
オキシ窒化金属シリコン層を形成することを含む方法。 （３） 第２項に記載の方法に於て、前記雰囲気が窒素
／酸素プラズマを含み、前記プラズマが前記基板から遠
隔の場所で発生される方法。 （４） 第２項に記載の方法に於て、金属珪化物を形成
する工程が、不活性雰囲気内で基板の上に金属層をデポ
ジットし、前記金属はハフニウム、ジルコニウム及びそ
の混合物から成る群から選ばれており、不活性雰囲気内
で前記基板及び金属層をアニールして、金属珪化物層を
形成することを含む方法。With respect to the above description, the following items are further disclosed. (1) In a method of manufacturing a field effect device for an integrated circuit, a single crystal silicon substrate is provided, and a metal silicon oxynitride gate dielectric layer is formed on the substrate, wherein the metal is hafnium, zirconium and Forming a conductive gate selected from the group consisting of the mixture and overlying the gate dielectric layer. 2. The method of claim 1, wherein the step of forming a metal silicon oxynitride dielectric layer comprises forming a metal silicide on the substrate, wherein the metal silicide is hafnium silicide,
Selected from the group consisting of zirconium silicide and mixtures thereof, including annealing the metal silicide thus formed in an atmosphere containing oxygen and nitrogen, thus forming a metal silicon oxynitride layer on the substrate. Method. 3. The method according to claim 2, wherein said atmosphere comprises a nitrogen / oxygen plasma, said plasma being generated at a location remote from said substrate. (4) The method according to (2), wherein the step of forming a metal silicide comprises depositing a metal layer on the substrate in an inert atmosphere, wherein the metal comprises hafnium, zirconium and mixtures thereof. And annealing the substrate and the metal layer in an inert atmosphere to form a metal silicide layer.

【００６８】（５） 第１項に記載の方法に於て、オキ
シ窒化金属シリコン誘電体層を形成する工程が、前記基
板の上に部分的に還元された金属珪酸塩を形成し、前記
金属珪酸塩は珪酸ハフニウム、珪酸ジルコニウム及びそ
の混合物から成る群から選ばれており、窒素を含む非酸
化雰囲気内でこうして形成された金属珪酸塩をアニール
して、前記基板の上に還元されたオキシ窒化金属シリコ
ン層を形成し、酸化雰囲気内で前記還元されたオキシ窒
化金属シリコン層をアニールして、前記基板の上にオキ
シ窒化金属シリコン層を形成することを含む方法。 （６） 第５項に記載の方法に於て、前記非酸化雰囲気
が遠隔の窒素プラズマである方法。 （７） 第５項に記載の方法に於て、部分的に還元され
た金属珪酸塩を形成する工程が、不活性雰囲気内で基板
の上に金属酸化物層をデポジットし、前記金属酸化物は
酸化ハフニウム、酸化ジルコニウム及びその混合物から
成る群から選ばれており、不活性雰囲気内で前記基板及
び金属酸化物層をアニールして、部分的に還元された金
属珪酸塩層を形成することを含む方法。(5) The method of claim 1, wherein the step of forming a metal silicon oxynitride dielectric layer comprises forming a partially reduced metal silicate on the substrate, The silicate is selected from the group consisting of hafnium silicate, zirconium silicate and mixtures thereof, wherein the metal silicate thus formed is annealed in a non-oxidizing atmosphere containing nitrogen to reduce the reduced oxynitride on the substrate. A method comprising forming a metal silicon layer and annealing the reduced metal silicon oxynitride layer in an oxidizing atmosphere to form a metal silicon oxynitride layer on the substrate. (6) The method according to paragraph 5, wherein the non-oxidizing atmosphere is a remote nitrogen plasma. (7) The method of paragraph 5, wherein the step of forming a partially reduced metal silicate comprises depositing a metal oxide layer on a substrate in an inert atmosphere, wherein the metal oxide Is selected from the group consisting of hafnium oxide, zirconium oxide and mixtures thereof, wherein annealing the substrate and the metal oxide layer in an inert atmosphere to form a partially reduced metal silicate layer. Including methods.

【００６９】（８） 第１項に記載の方法に於て、オキ
シ窒化金属シリコン誘電体層を形成する工程が、前記基
板の上に金属珪化物を形成し、前記金属珪化物は珪化ハ
フニウム、珪化ジルコニウム及びその混合物から成る群
から選ばれており、窒素を含む非酸化雰囲気内でこうし
て形成された金属珪化物をアニールして、前記基板の上
に窒化金属シリコン層を形成し、酸化雰囲気内で前記窒
化金属シリコン層をアニールして、前記基板の上にオキ
シ窒化金属シリコン層を形成することを含む方法。 （９） 第８項に記載の方法に於て、金属珪化物を形成
する工程が、不活性雰囲気内で基板の上に金属層をデポ
ジットし、前記金属はハフニウム、ジルコニウム及びそ
の混合物から成る群から選ばれており、不活性雰囲気内
で前記基板及び金属層をアニールして、金属珪化物層を
形成することを含む方法。 （１０） 第１項に記載の方法に於て、オキシ窒化金属
シリコン誘電体層を形成する工程が、酸素及び窒素を含
む雰囲気内で基板の上に金属珪化物をデポジットし、こ
うして前記基板の上にオキシ窒化金属シリコン層を形成
し、前記金属珪化物は珪化ハフニウム、珪化ジルコニウ
ム及びその混合物から成る群から選ばれる方法。 （１１） 第２項又は第１０項に記載の方法に於て、前
記雰囲気がＮＯを含む方法。(8) The method according to item 1, wherein the step of forming a metal silicon oxynitride dielectric layer comprises forming a metal silicide on the substrate, wherein the metal silicide is hafnium silicide; Selected from the group consisting of zirconium silicide and mixtures thereof, annealing the metal silicide thus formed in a non-oxidizing atmosphere containing nitrogen to form a metal silicon nitride layer on the substrate, Annealing the metal silicon nitride layer to form a metal silicon oxynitride layer on the substrate. 9. The method of claim 8, wherein the step of forming the metal silicide comprises depositing a metal layer on the substrate in an inert atmosphere, wherein the metal comprises hafnium, zirconium, and mixtures thereof. And annealing the substrate and the metal layer in an inert atmosphere to form a metal silicide layer. (10) In the method of (1), the step of forming a metal silicon oxynitride dielectric layer comprises depositing a metal silicide on the substrate in an atmosphere containing oxygen and nitrogen, and thus depositing the metal silicide on the substrate. Forming a metal silicon oxynitride layer thereon, wherein the metal silicide is selected from the group consisting of hafnium silicide, zirconium silicide and mixtures thereof. (11) The method according to (2) or (10), wherein the atmosphere contains NO.

【００７０】（１２） 第１０項に記載の方法に於て、
金属珪化物をデポジットすることが、別々の源から第１
の金属及びシリコンを蒸着することを含む方法。 （１３） 第１２項に記載の方法に於て、前記別々の源
の蒸着速度が、デポジットする工程の間に独立に変えら
れ、こうして第１の金属とシリコンとの比が深さによっ
て変化するオキシ窒化金属シリコン誘電体層を形成する
方法。 （１４） 第１３項に記載の方法に於て、前記金属とシ
リコンの比が、シリコン基板との界面の近くでは、前記
オキシ窒化金属シリコン層の中心近くよりも一層低い方
法。 （１５） 第１項に記載の方法に於て、オキシ窒化金属
シリコン誘電体層を形成する工程が、基板の上に二酸化
シリコン層を形成し、前記二酸化シリコン層を同時に窒
素プラズマ及び金属プラズマに露出することを含み、前
記金属はハフニウム、ジルコニウム及びその混合物から
成る群から選ばれており、前記プラズマは前記基板から
遠隔の場所で発生される方法。(12) In the method described in the item (10),
Depositing metal silicide can be a primary source from a separate source.
A method comprising depositing a metal and silicon. 13. The method of claim 12, wherein the deposition rates of the separate sources are independently varied during the depositing step, such that the ratio of the first metal to silicon varies with depth. A method for forming a metal silicon oxynitride dielectric layer. (14) The method according to (13), wherein the ratio of metal to silicon is lower near the interface with the silicon substrate than near the center of the metal silicon oxynitride layer. 15. The method of claim 1, wherein the step of forming a metal silicon oxynitride dielectric layer comprises forming a silicon dioxide layer on a substrate, wherein the silicon dioxide layer is simultaneously exposed to a nitrogen plasma and a metal plasma. Exposing, wherein said metal is selected from the group consisting of hafnium, zirconium and mixtures thereof, and wherein said plasma is generated at a location remote from said substrate.

【００７１】（１６） 電界効果デバイスが製造されて
いる集積回路に於て、前記電界効果デバイスが、単結晶
シリコン半導電チャンネル領域と、前記チャンネル領域
に重なるオキシ窒化金属シリコン・ゲート誘電体と、前
記ゲート誘電体に重なる導電ゲートとを有し、前記金属
がハフニウム、ジルコニウム及びその混合物から成る群
から選ばれている集積回路。 （１７） 第１、２、４、５、８、９、１０、１５又は
１６項に記載した方法に於て、前記金属が略純粋なジル
コニウムである方法。 （１８） 第１６項に記載の集積回路に於て、ゲート誘
電体が多結晶である集積回路。 （１９） 第１６項に記載の集積回路に於て、ゲート誘
電体が非晶質である集積回路。(16) In an integrated circuit in which a field effect device is manufactured, the field effect device comprises a single crystal silicon semiconductive channel region, a metal oxynitride silicon gate dielectric overlapping the channel region, An integrated circuit having a conductive gate overlying said gate dielectric, wherein said metal is selected from the group consisting of hafnium, zirconium and mixtures thereof. (17) The method according to items 1, 2, 4, 5, 8, 9, 10, 15, or 16, wherein the metal is substantially pure zirconium. (18) The integrated circuit according to item 16, wherein the gate dielectric is polycrystalline. (19) The integrated circuit according to item 16, wherein the gate dielectric is amorphous.

【００７２】（２０） 誘電率の高いオキシ窒化ジルコ
ニウム（又はハフニウム）シリコン・ゲート誘電体で構
成される電界効果半導体デバイス並びにそれを形成する
方法を開示した。デバイスは、その中に半導体チャンネ
ル領域２４が形成されているシリコン基板２０を有す
る。この基板の上にオキシ窒化ジルコニウム・シリコン
・ゲート誘電体層３６が形成され、その後導電ゲート３
８が設けられる。オキシ窒化ジルコニウム・シリコン・
ゲート誘電体層３６は、二酸化シリコンの比誘電率より
もかなり高い比誘電率を有する。しかし、オキシ窒化ジ
ルコニウム・シリコン・ゲート誘電体は、二酸化シリコ
ンの利点、例えば高い絶縁降伏特性、低い界面状態密度
及び高い安定性を持つように設計することも出来る。(20) A field effect semiconductor device comprising a high dielectric constant zirconium oxynitride (or hafnium) silicon gate dielectric and a method of forming the same have been disclosed. The device has a silicon substrate 20 in which a semiconductor channel region 24 is formed. A zirconium oxynitride silicon gate dielectric layer 36 is formed on the substrate, and then the conductive gate 3
8 are provided. Zirconium oxynitride silicon
Gate dielectric layer 36 has a dielectric constant that is significantly higher than that of silicon dioxide. However, zirconium oxynitride silicon gate dielectrics can also be designed to have the advantages of silicon dioxide, such as high dielectric breakdown characteristics, low interface state density, and high stability.

【図面の簡単な説明】[Brief description of the drawings]

【図１】従来の典型的な集積回路電界効果トランジスタ
の断面図。FIG. 1 is a cross-sectional view of a conventional typical integrated circuit field effect transistor.

【図２】半導体デバイスの断面図で、この発明によるオ
キシ窒化ジルコニウム・シリコン・ゲート誘電体をデポ
ジットするのに適切な１つの面を示す。FIG. 2 is a cross-sectional view of a semiconductor device illustrating one surface suitable for depositing a zirconium oxynitride silicon gate dielectric according to the present invention.

【図３】半導体デバイスの断面図で、この発明によるオ
キシ窒化ジルコニウム・シリコン・ゲート誘電体をデポ
ジットするのに適切な別の面を示す。FIG. 3 is a cross-sectional view of a semiconductor device illustrating another surface suitable for depositing a zirconium oxynitride silicon gate dielectric according to the present invention.

【図４】半導体デバイスの断面図で、この発明によるオ
キシ窒化ジルコニウム・シリコン・ゲート誘電体をデポ
ジットするのに適切な別の面を示す。FIG. 4 is a cross-sectional view of a semiconductor device illustrating another surface suitable for depositing a zirconium oxynitride silicon gate dielectric according to the present invention.

【図５】半導体デバイスの断面図で、この発明によるオ
キシ窒化ジルコニウム・シリコン・ゲート誘電体をデポ
ジットするのに適切な別の面を示す。FIG. 5 is a cross-sectional view of a semiconductor device illustrating another surface suitable for depositing a zirconium oxynitride silicon gate dielectric according to the present invention.

【図６】この発明の１つの実施例による製造中の半導体
デバイスの断面図。FIG. 6 is a cross-sectional view of a semiconductor device during manufacture according to one embodiment of the present invention.

【図７】この発明の別の実施例による製造中の半導体デ
バイスの断面図。FIG. 7 is a cross-sectional view of a semiconductor device during manufacture according to another embodiment of the present invention.

【図８】この発明の別の実施例による製造中の半導体デ
バイスの断面図。FIG. 8 is a cross-sectional view of a semiconductor device during manufacture according to another embodiment of the present invention.

【図９】この発明の別の実施例による製造中の半導体デ
バイスの断面図。FIG. 9 is a cross-sectional view of a semiconductor device during manufacture according to another embodiment of the present invention.

【図１０】この発明の別の実施例による製造中の半導体
デバイスの断面図。FIG. 10 is a cross-sectional view of a semiconductor device during manufacture according to another embodiment of the present invention.

【図１１】この発明の別の実施例による製造中の半導体
デバイスの断面図。FIG. 11 is a cross-sectional view of a semiconductor device during manufacture according to another embodiment of the present invention.

【図１２】この発明の別の実施例による製造中の半導体
デバイスの断面図。FIG. 12 is a cross-sectional view of a semiconductor device during manufacture according to another embodiment of the present invention.

【図１３】この発明の別の実施例による製造中の半導体
デバイスの断面図。FIG. 13 is a cross-sectional view of a semiconductor device during manufacture according to another embodiment of the present invention.

【図１４】この発明の別の実施例による製造中の半導体
デバイスの断面図。FIG. 14 is a cross-sectional view of a semiconductor device during manufacture according to another embodiment of the present invention.

【図１５】この発明の別の実施例による製造中の半導体
デバイスの断面図。FIG. 15 is a cross-sectional view of a semiconductor device during manufacture according to another embodiment of the present invention.

【図１６】この発明の別の実施例による製造中の半導体
デバイスの断面図。FIG. 16 is a cross-sectional view of a semiconductor device during manufacture according to another embodiment of the present invention.

【図１７】この発明の別の実施例による製造中の半導体
デバイスの断面図。FIG. 17 is a cross-sectional view of a semiconductor device during manufacture according to another embodiment of the present invention.

【図１８】この発明の別の実施例による製造中の半導体
デバイスの断面図。FIG. 18 is a cross-sectional view of a semiconductor device during manufacture according to another embodiment of the present invention.

【図１９】この発明の別の実施例による製造中の半導体
デバイスの断面図。FIG. 19 is a cross-sectional view of a semiconductor device during manufacture according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

２０ 基板 ２４ チャンネル ３６ オキシ窒化ジルコニウム・シリコン・ゲート誘電
体層 ３８ 導電ゲートReference Signs List 20 substrate 24 channel 36 zirconium oxynitride silicon gate dielectric layer 38 conductive gate

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/792 (72)発明者 グレン ディ．ウィルク アメリカ合衆国 テキサス，ダラス，マー クビル ドライブ 9050，ナンバー821──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. ⁷ Identification symbol FI Theme coat ゛ (Reference) H01L 29/792 (72) Inventor Glendi. Wilk United States Texas, Dallas, Markville Drive 9050, number 821

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 集積回路に電界効果デバイスを製造する
方法に於て、 単結晶シリコン基板を用意し、 前記基板の上にオキシ窒化金属シリコン・ゲート誘電体
層を形成し、 前記金属はハフニウム、ジルコニウム及びその混合物か
ら成る群から選ばれており、 前記ゲート誘電体層に重なる導電ゲートを形成する工程
を含む方法。1. A method of manufacturing a field effect device on an integrated circuit, comprising: providing a single crystal silicon substrate; forming a metal oxynitride silicon gate dielectric layer on the substrate; wherein the metal is hafnium; Forming a conductive gate overlying the gate dielectric layer, wherein the conductive gate is selected from the group consisting of zirconium and mixtures thereof. 【請求項２】 電界効果デバイスが製造されている集積
回路に於て、前記電界効果デバイスが、 単結晶シリコン半導電チャンネル領域と、 前記チャンネル領域に重なるオキシ窒化金属シリコン・
ゲート誘電体と、 前記ゲート誘電体に重なる導電ゲートとを有し、 前記金属がハフニウム、ジルコニウム及びその混合物か
ら成る群から選ばれている集積回路。2. An integrated circuit in which a field effect device is manufactured, said field effect device comprising: a single crystal silicon semiconductive channel region; and a metal silicon oxynitride layer overlapping said channel region.
An integrated circuit having a gate dielectric and a conductive gate overlying the gate dielectric, wherein the metal is selected from the group consisting of hafnium, zirconium and mixtures thereof.