JP2000047974A - バス制御コントローラのバス調停方法、バス制御コントローラ及び電子機器のシステム - Google Patents

Abstract

(57)【要約】 【課題】 共有メモリにアクセスして待機状態になった
マイクロコントローラの処理効率を上げるバス制御コン
トローラを提供することにある。 【解決手段】 バス制御コントローラ１２は、調停回路
部２５にてＳＤＲＡＭ１１にメイン及び外部コントロー
ラがアクセスするに際してその各コントローラのアクセ
ス要求を調停する。第１レジスタ２１は、アクセスでき
ずに待機状態となるメインコントローラに対して待機状
態を無効化する非待機モードデータＳＥＬを保持してい
る。第２レジスタ２２は、アクセスできずに待機状態と
なるメインコントローラに対してデータバス２０の動作
状況を示す動作状況データＦＬＧを保持している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、共有するメモリに
複数のマイクロコントローラがアクセスするに際してそ
の各マイクロコントローラのアクセス要求を調停するバ
ス制御コントローラのバス調停方法、バス制御コントロ
ーラ及び電子機器のシステムに関するものである。

【０００２】この種のバス制御コントローラは共有する
メモリに対して複数のマイクロコントローラからアクセ
ス要求があった場合、優先権の高いマイクロコントロー
ラに主導権を与えている。しかしながら、優先権の低い
マイクロコントローラは、優先権の高いマイクロコント
ローラのアクセスが終了するまで待機することになり処
理効率の低下を招いていた。その為、アクセスを要求し
ても待機状態にあるマイクロコントローラについての効
率を上げる必要がある。

【０００３】

【従来の技術】近年、複数のマイクロコントローラに対
して共有のメモリを設け、各マイクロコントローラとメ
モリとの間及びメモリを介して各マイクロコントローラ
間の大量のデータ転送を効率よく行っている。そして、
複数のマイクロコントローラとメモリとの間にはバス制
御コントローラが設けられている。このバス制御コント
ローラは、共有するメモリに対して複数のマイクロコン
トローラがアクセスするに際してその各マイクロコント
ローラのアクセス要求を調停する。つまり、各マイクロ
コントローラに対して予め優先順位を決める。バス制御
コントローラは、共有するメモリに対して複数のマイク
ロコントローラからアクセス要求があった場合、優先権
の高いマイクロコントローラに主導権を与えてメモりと
のアクセスを可能にしている。バス制御コントローラは
優先権の低いマイクロコントローラに対してはバスウェ
イト信号を出力して優先権の高いマイクロコントローラ
の処理動作が終了するまで待機させるようにしている。

【０００４】図５は、従来のバス制御コントローラを説
明するためのブロック回路を示す。バス制御コントロー
ラとしてのメモリコントローラ５０は、外部コントロー
ラとしての第１及び第２マイクロコントローラ５１，５
２とそれぞれＣＰＵバス５３，５４を介して接続されて
いる。各マイクロコントローラ５１，５２は、メモリコ
ントローラ５０に対してリード命令又はライト命令等の
アクセス内容の信号を出力する。今、第１マイクロコン
トローラ５１が第２マイクロコントローラ５２より優先
権が高いとする。メモリコントローラ５０に両マイクロ
コントローラ５１，５２からアクセス要求があった場
合、メモリコントローラは、優先権の高い第１マイクロ
コントローラ５１のアクセス要求に基づいて共有のメモ
リ５５を制御する。つまり、リード命令によるアクセス
要求であるならば、メモリコントローラ５０はメモリ５
５からデータを読み出し、同コントローラ５０内のデー
タバッファ５０ａに一時記憶させた後、ＣＰＵバス５３
を介して第１マイクロコントローラ５１に出力する。

【０００５】一方、メモリコントローラ５０は、優先権
の高い第１マイクロコントローラ５１のアクセス要求を
選択すると、第２マイクロコントローラ５２に出力して
いたＨレベル（高電位であって、このときの論理値を
「１」とする）のバスウェイト信号ＲＤＹをＬレベル
（低電位であって、このときの論理値を「０」とする）
に立ち下げる。第２マイクロコントローラ５２はこのＬ
レベルのバスウェイト信号ＲＤＹに応答して待機状態と
なる。

【０００６】図６は、メモリコントローラ５０と第２マ
イクロコントローラ５２との間の動作を説明するタイム
チャートである。ＣＰＵバス５４を介してリード動作の
ためのＬレベルのリード信号ＲＤが第２マイクロコント
ローラ５２から出力されると、メモりコントローラ５０
は、優先権の高い第１マイクロコントローラ５１のアク
セス要求を選択したということで、第２マイクロコント
ローラ５２に出力されているＨレベルのバスウェイト信
号ＲＤＹをＬレベルに立ち下げる。これにより第２マイ
クロコントローラ５２は、リード命令（図６に［１］で
示すメモリ５５へのリード命令の処理）を出力したまま
待機状態となる。

【０００７】やがて、第１マイクロコントローラ５１の
リード命令に基づいてデータがメモリ５５からデータバ
ッファ５０ａに記憶され、そして、そのデータバッファ
５０ａから第１マイクロコントローラ５１へのデータ転
送が終了すると、メモリコントローラ５０は待機状態に
ある第２マイクロコントローラ５２のリード命令に基づ
くアクセス要求を選択し第２マイクロコントローラ５２
のアクセス要求に基づいて共有のメモリ５５を制御す
る。この時、メモリコントローラ５０は、バスウェイト
信号ＲＤＹをＬレベルからＨレベルに立ち上げる。この
Ｈレベルのバスウェイト信号ＲＤＹに応答して、第２マ
イクロコントローラ５２は、メモリコントローラ５０に
アクセスができたとして待機状態が解除され次の処理
（この場合には図６に［２］で示すデータバッファ５０
ａへのリード命令の処理）を実行する。つまり、第２マ
イクロコントローラ５２は、メモリコントローラ５０に
対してデータバッファ５０ａへのリード命令の処理を実
行する。

【０００８】

【発明が解決しようとする課題】従って、優先権の低い
第２マイクロコントローラ５２は、待機しているまでの
間、次の処理（図６に［２］で示すデータバッファ５０
ａへのリード命令処理）することができない。即ち、シ
ステム的に停止してしまう。その結果、第２マイクロコ
ントローラ５２の効率は低下する。特に、待機中に、別
の新たなマイクロコントローラのアクセス要求があり、
そのマイクロコントローラが待機しているマイクロコン
トローラより優先権が高い場合には、さらに待機してい
る時間が長くなりいわゆるバスロック状態に陥ってしま
うという問題を有していた。

【０００９】本発明の目的は、待機状態になったマイク
ロコントローラに対して他の処理を実行させマイクロコ
ントローラの処理効率を上げることのできるバス制御コ
ントローラのバス調停方法、バス制御コントローラ及び
電子機器のシステムを提供することにある。

【００１０】

【課題を解決するための手段】請求項１に記載の発明は
共有メモリに複数の外部コントローラがアクセスするに
際してバス制御コントローラにてその各外部コントロー
ラのアクセス要求を調停するバス制御コントローラのバ
ス調停方法において、アクセス要求に対してアクセスで
きずに待機状態となる外部コントローラに対して待機状
態を無効化する第１の情報と、バス制御コントローラの
動作状況を示す第２の情報を与え、両情報に基づいてア
クセス要求に対してアクセスできない外部コントローラ
が他の処理を実行できるようにした。

【００１１】請求項２に記載の発明は、共有メモリに複
数の外部コントローラがアクセスするに際してその各外
部コントローラのアクセス要求を調停するバス制御コン
トローラにおいて、アクセスできずに待機状態となる外
部コントローラに対して待機状態を無効化するモードデ
ータを保持する無効化データ保持回路部と、前記アクセ
スできずに待機状態となる外部コントローラに対してバ
ス制御コントローラの動作状況を示す動作状況データを
保持する動作状況データ保持回路部とを備えた。

【００１２】請求項３に記載の発明は、共有メモリに複
数の外部コントローラがアクセスするに際してその各外
部コントローラのアクセス要求を調停するバス制御コン
トローラにおいて、前記各コントローラからのアクセス
要求に対して優先権の最も高い外部コントローラに許可
信号を、他の外部コントローラには待機状態を指示する
ための不許可信号を生成する調停回路部と、不許可信号
に基づいてアクセスできずに待機状態となる外部コント
ローラに対して出力される待機状態を指示する信号を無
効化するバス制御回路部と、前記アクセスできずに待機
状態となる外部コントローラに対して前記バス制御回路
部が出力する待機状態を指示する信号を無効化するため
のモードデータを保持する無効化データ保持回路部と、
前記アクセスできず待機状態となる外部コントローラに
対してその外部コントローラと共有メモリとの間に設け
られデータ転送のために設けられたデータバッファの動
作状況を示す動作状況データを保持する動作状況データ
保持回路部とを備えた。

【００１３】請求項４に記載の発明は、請求項３に記載
のバス制御コントローラにおいて、前記無効化データ保
持回路部は、前記待機状態を指示する信号を無効化する
モードデータと、無効化しないでそのまま待機状態を指
示するモードデータとを選択的に保持する第１レジスタ
である。

【００１４】請求項５に記載の発明は、請求項４に記載
のバス制御コントローラにおいて、前記第１レジスタ
は、アクセス要求に対してアクセスできずに待機状態と
なる外部コントローラから前記両モードデータが設定さ
れるものである。

【００１５】請求項６に記載の発明は、請求項３に記載
のバス制御コントローラにおいて、前記動作状況データ
保持回路部は、データバッファの動作状況を示す動作状
況データを保持する第２レジスタである。

【００１６】請求項７に記載の発明は、請求項１に記載
のバス制御コントローラのバス調停方法にて各外部コン
トローラが制御されるようにした電子機器のシステム。 （作用）請求項１に記載の発明によれば、共有メモリに
対して複数の外部コントローラがアクセスするに際して
バス制御コントローラは、優先権の高い外部コントロー
ラに主導権を与え他の外部コントローラを待機状態にす
る。この時、バス制御コントローラは、アクセスできず
に待機状態となる外部コントローラに対して待機状態を
無効化する第１の情報と、バス制御コントローラの動作
状況を示す第２の情報を与える。アクセスできずに待機
状態となる外部コントローラは、第１の情報に基づいて
非待機状態となり、第２の情報に基づいて共有メモリに
アクセスできない状態にあるかどうか判断することが可
能となる。その結果、アクセスできずに待機状態となる
外部コントローラは、アクセスできるようになるまでの
間、他の処理を実行することができるようになり、該外
部コントローラの処理効率の向上を図ることができる。

【００１７】請求項２に記載の発明によれば、共有メモ
リに対して複数の外部コントローラがアクセスするに際
してバス制御コントローラは、優先権の高い外部コント
ローラに主導権を与え他の外部コントローラを待機状態
にする。この時、バス制御コントローラは、無効化デー
タ保持回路部が保持している待機状態を無効化するモー
ドデータに基づいてアクセスできずに待機状態となる外
部コントローラを非待機状態にすることができる。又、
バス制御コントローラは、動作状況データ保持回路部が
保持する動作状況データに基づいて待機状態となる外部
コントローラが共有メモリにアクセスできない状態にあ
るかどうか判断させることができるようにする。

【００１８】その結果、アクセスできずに待機状態とな
る外部コントローラは、アクセスできるようになるまで
の間、他の処理を実行することができるようになり、該
外部コントローラの処理効率の向上を図ることができ
る。

【００１９】請求項３に記載の発明によれば、調停回路
部は、各コントローラからのアクセス要求に対して優先
権の最も高い外部コントローラに許可信号を、他の外部
コントローラには待機状態を指示するための不許可信号
を生成する。許可信号を受け主導権が与えられた外部コ
ントローラは、共有メモリとの間でデータの転送を行
う。

【００２０】不許可信号に基づいて待機状態となる外部
コントローラに対して待機状態を指示する信号を出力す
るバス制御回路部は、無効化データ保持回路部が保持し
ている待機状態を無効化するモードデータに基づいて該
待機状態を指示する信号を無効化する。つまり、アクセ
スできずに待機状態となる外部コントローラを非待機状
態にすることができる。又、動作状況データ保持回路部
は、その保持している動作状況データに基づいて前記待
機状態が無効化されて非待機状態となる外部コントロー
ラが共有メモリにアクセスできない状態にあるかどうか
判断させることができるようにする。

【００２１】その結果、アクセスできずに待機状態とな
る外部コントローラは、アクセスできるようになるまで
の間、他の処理を実行することができるようになり、該
外部コントローラの処理効率の向上を図ることができ
る。

【００２２】請求項４に記載の発明によれば、前記無効
化データ保持回路部をレジスタで構成したので、前記待
機状態を指示する信号を無効化するモードデータと、無
効化しないでそのまま待機状態を指示するモードデータ
とを選択的に保持するすることができる。

【００２３】請求項５に記載の発明によれば、前記第１
レジスタはアクセス要求に対してアクセスできずに待機
状態となる外部コントローラから前記両モードデータが
設定されるようにしたので、その外部コントローラの自
由度はひろがる。

【００２４】請求項６に記載の発明によれば、非待機状
態となる外部コントローラは動作状況データ保持回路部
の保持している動作状況データに基づいてアクセスが可
能かどうか判断することができる。

【００２５】請求項７に記載の発明によれば、外部コン
トローラは共有メモリにアクセスできなくても他の処理
ができ効率の高い処理動作を行うことができることか
ら、システム全体の処理効率を向上させることができ
る。

【００２６】

【発明の実施の形態】以下、本発明をデジタルスチルカ
メラに具体化した一実施形態を図面に従って説明する。

【００２７】図１は、デジタルスチルカメラのシステム
構成を説明するための電気ブロック回路を示す。デジタ
ルスチルカメラは、共有メモリとしてのシンクロナスダ
イナミックランダムアクセスメモリ（以下、ＳＤＲＡＭ
という）１１を備えている。又、デジタルスチルカメラ
はバス制御コントローラとしてのＳＤＲＡＭコントロー
ラ１２を備えている。ＳＤＲＡＭコントローラ１２は同
じくデジタルスチルカメラに備えた外部コントローラと
してのメインコントローラ１３及び外部コントローラ１
４とそれぞれＣＰＵバス１５，１６を介して接続されて
いる。そして、ＳＤＲＡＭコントローラ１２はメインコ
ントローラ１３及び外部コントローラ１４からのＳＤＲ
ＡＭ１１に対するアクセス要求を調停する。つまり、Ｓ
ＤＲＡＭコントローラ１２は、メインコントローラ１３
及び外部コントローラ１４からのＳＤＲＡＭ１１に対す
るアクセス要求が競合したとき、優先権の高いほうに主
導権を与えアクセスを許可する。そして、本実施形態で
は、メインコントローラ１３は、外部コントローラ１４
より優先権が低く設定されている。

【００２８】図２は、ＳＤＲＡＭコントローラ１１の電
気的ブロック回路を示す。ＳＤＲＡＭコントローラ１２
は本実施形態では１チップの半導体集積回路装置で構成
されている。

【００２９】ＳＤＲＡＭコントローラ１１は、データバ
ッファ２０、無効化データ保持回路部としての第１レジ
スタ２１、動作状況データ保持回路としての第２レジス
タ２２、第１バス制御回路部２３、第２バス制御回路部
２４、調停回路部２５及びメモリ制御回路部２６を備え
ている。

【００３０】データバッファ２０は、ＣＰＵバス１５，
１６を介してそれぞれメイン及び外部コントローラ１
３，１４に接続されている。又、データバッファ２０
は、ＳＤＲＡＭ１１に接続されている。データバッファ
２０は、メイン及び外部コントローラ１３，１４からＳ
ＤＲＡＭ１１に格納するデータ（ライトデータ）を一次
保持する。又、データバッファ２０は、メイン及び外部
コントローラ１３，１４がＳＤＲＡＭ１１に記憶された
データを読み出す場合、該ＳＤＲＡＭ１１から読み出さ
れたデータ（リードデータ）を一次記憶する。そして、
一次保持されたリードデータは、ＣＰＵバス１５，１６
を介してメイン又は外部コントローラ１３，１４に読み
出される。

【００３１】尚、本実施形態では、説明の便宜上、デー
タバッファ２０は、ＣＰＵバス１５，１６を介してそれ
ぞれメイン及び外部コントローラ１３，１４に接続して
両コントローラ１３，１４が共用するようにしている。
しかし、データバッファ２０は、ＣＰＵバス１５を介し
てメインコントローラ１３のみに接続し，メインコント
ローラ１３だけの専用のデータバッファとして使用する
タイプでもよい。この場合には、外部コントローラ１４
は、ＳＤＲＡＭ１１に対して直接データ転送が行われ
る。又、外部コントローラ１４のための専用のデータバ
ッファを設けて実施してもよい。

【００３２】第１レジスタ２１は、前記優先権の低いメ
インコントローラ１３のＣＰＵバス１５に接続されてい
る。第１レジスタ２１はモード設定用レジスタであっ
て、メインコントローラ１３からモードデータＳＥＬが
書き込まれるようになっている。モードデータは、論理
値が「０」の待機モードデータと、論理値が「１」の第
１情報を構成する非待機モードデータとからなる。

【００３３】待機モードデータは、メイン及び外部コン
トローラ１３，１４からＳＤＲＡＭ１３に対してアクセ
ス要求（リード信号ＲＤ又はライト信号ＷＲ）があっ
て、優先権の高い外部コントローラ１４のアクセス要求
を選択したとき、優先権の低いメインコントローラ１３
を待機状態にするためのモードデータＳＥＬである。

【００３４】又、非待機モードデータは、前記メインコ
ントローラ１３を待機状態にしないで他の処理を実行可
能にするためのモードデータＳＥＬである。この第１レ
ジスタ２１に書き込まれる論理値「０」の待機モードデ
ータＳＥＬ又は論理値「１」の非待機モードデータＳＥ
Ｌは、優先権の低いメインコントローラ１３によって書
き込まれる。

【００３５】第２レジスタ２２は、メインコントローラ
１３のＣＰＵバス１６に接続されている。第２レジスタ
２２は、フラグとして使用され、第２の情報としての動
作状況データが書き込まれる。第２レジスタ２２に書き
込まれる動作状況データＦＬＧは論理値「０」又は論理
値「１」である。本実施形態では、動作状況データＦＬ
Ｇが論理値「０」の時（フラグが「０」の時）、ＳＤＲ
ＡＭ１１とデータバッファ２０との間及び外部装置（こ
の場合、外部コントローラ１４）とデータバッファ２０
との間でデータ転送が行われている状態を示すようにし
ている。動作状況データＦＬＧが論理値「１」の時（フ
ラグが「１」の時）、ＳＤＲＡＭ１１とデータバッファ
２０との間及び外部装置（この場合、外部コントローラ
１４）とデータバッファ２０との間でデータ転送が行わ
れていない状態を示すようにしている。

【００３６】このフラグの書き込み、即ち、動作状況デ
ータＦＬＧの第２レジスタ２２への書き込みは、本実施
形態では、データバッファ２０が行うようにしている。
つまり、データバッファ２０は、メイン又は外部コント
ローラ１３，１４から同バッファ２０にライトデータが
転送されその保持されたライトデータのＳＤＲＡＭ１１
への転送が完了するまでの間、又、ＳＤＲＡＭ１１から
リードデータが同バッファ２０に転送されその保持され
たリードデータのメイン又は外部コントローラ１３，１
４への転送が完了するまでの間、第２レジスタ２２に論
理値「０」を書き込む。

【００３７】反対に、データバッファ２０は、メイン又
は外部コントローラ１３，１４から同バッファ２０にラ
イトデータが転送されその保持されたライトデータのＳ
ＤＲＡＭ１１への転送が完了した時、又、ＳＤＲＡＭ１
１からリードデータが同バッファ２０に転送されその保
持されたリードデータのメイン又は外部コントローラ１
３，１４への転送が完了した時、第２レジスタ２２に論
理値「１」の動作状況データＦＬＧを書き込む。

【００３８】そして、第２レジスタ２２の内容はメイン
コントローラ１３にて読み出される。従って、メインコ
ントローラ１３は、第２レジスタ２２の内容（フラグの
内容）ＦＬＧからデータバッファ２０の動作状況を判断
することができることになる。つまり、メインコントロ
ーラ１３は、第２レジスタ２２の論理値の内容に基づい
て優先権の高い外部コントローラ１４のアクセス要求が
終了してＳＤＲＡＭ１１のアクセスが可能になったかど
うか判断することができる。

【００３９】第１バス制御回路部２３は前記メインコン
トローラ１３のＣＰＵバス１５に接続されている。第１
バス制御回路部２３はメインコントローラ１３からライ
ト信号ＲＤ、ライト信号ＷＲ、アドレスデータ等を入力
する。又、第１バス制御回路部２３は前記第１レジスタ
２１に書き込まれたモードデータＳＥＬを入力する。そ
して、第１バス制御回路部２３は、第１レジスタ２１に
論理値「０」の待機モードデータＳＥＬが書き込まれて
いるとき、待機モードとなる。反対に、第１バス制御回
路部２３は、その論理値が「１」のとき、非待機モード
となる。

【００４０】第１バス制御回路部２３は、リード信号Ｒ
Ｄ及びアドレスデータ、又は、ライト信号ＷＲ及びアド
レスデータ（以下、アクセス内容という）を入力した
時、一時そのアクセス内容を保持するとともに、次段の
調停回路部２５にアクセス要求信号を出力する。

【００４１】この時、第１バス制御回路部２３は、待機
モードの時、直ちにメインコントローラ１３に出力して
いるバスウェイト信号ＲＤＹをＨレベルからＬレベルに
立ち下げる。そして、第１バス制御回路部２３は、前記
保持しているアクセス内容を調停回路部２５からアクセ
スを許可する許可信号が出力されるまで（即ち、不許可
信号が出力されている間）保持し、許可信号が出力され
た時に調停回路部２５に出力する。

【００４２】又、許可信号を入力した時、第１バス制御
回路部２３は、バスウェイト信号ＲＤＹをＬレベルから
Ｈレベルに立ち上げる。即ち、第１バス制御回路部２３
はメインコントローラ１３に対して待機状態を解除し次
の命令処理動作を可能にする。

【００４３】一方、第１バス制御回路部２３が非待機モ
ードの時、第１バス制御回路部２３は、調停回路部２５
からの許可信号の有無に関係なく、バスウェイト信号Ｒ
ＤＹをＬレベルに立ち下げることなく第１の情報を構成
するＨレベルに保持したままにする。従って、メインコ
ントローラ１３は、待機状態にならないことになる。
尚、この非待機モードにおいて、前記待機モードと同様
に第１バス制御回路部２３は前記保持しているアクセス
内容を調停回路部２５からアクセスを許可する許可信号
が出力されるまで保持し、許可信号が出力された時に調
停回路部２５に出力する。

【００４４】第２バス制御回路部２４は前記外部コント
ローラ１４のＣＰＵバス１６に接続されている。第２バ
ス制御回路部２４は外部コントローラ１４からリード信
号ＲＤ及びアドレスデータ、又は、ライト信号ＷＲ及び
アドレスデータ（同様に以下、アクセス内容という）を
入力する。そして、アクセス内容を入力した時、第２バ
ス制御回路部２４は一時そのアクセス内容を保持すると
ともに、次段の調停回路部２５にアクセス要求信号を出
力する。

【００４５】第２バス制御回路部２４は、前記保持して
いるアクセス内容を調停回路部２５からアクセスを許可
する許可信号が出力されるまで保持し、許可信号が出力
された時に調停回路部２５に出力する。又、許可信号を
入力した時、第２バス制御回路部２４は、バスウェイト
信号ＲＤＹをＬレベルからＨレベルに立ち上げる。即
ち、第２バス制御回路部２４は外部コントローラ１４に
対して待機状態を解除し次の命令処理動作を可能にす
る。

【００４６】調停回路部２５は、第１及び第２バス制御
回路部２１，２２からのアクセス要求信号を入力する。
調停回路部２５は、第１及び第２バス制御回路部２１，
２２からのアクセス要求信号が競合しない時には、直ち
にアクセスを許可する許可信号を出力する。又、競合す
る時には、優先権の高いほうに許可信号を出力し、優先
権の低いほうには許可しない不許可信号を出力する。本
実施形態では、メインコントローラ１３は、外部コント
ローラ１４より優先権を低く設定していて、予め調停回
路部２５にその内容が設定されている。調停回路部２５
は、許可信号を入力した第１又は第２バス制御回路部２
３，２４から出力されたアクセス内容を次段のメモリ制
御回路部２６に出力する。

【００４７】メモリ制御回路部２６は、前記アクセス内
容に基づいてＳＤＲＡＭ１３に対してデータの読み出し
及び書き込みのための各種の制御を実行する。つまり、
メモリ制御回路部２６は、ＳＤＲＡＭ１３からデータバ
ッファ２０へのリードデータの転送やデータバッファ２
０からＳＤＲＡＭ１３へのライトデータの転送を制御す
る。

【００４８】メインコントローラ１３は、デジタルスチ
ルカメラ全体のシステムを制御するコントローラであっ
て、画像処理やその他の演算処理の為の制御プログラム
を実行処理するＣＰＵ１３ａ、前記制御プログラムを記
憶するＲＯＭ１３ｂ及び前記ＣＰＵ１３ａの演算結果等
を一時記憶するＲＡＭ１３ｃを備えている。メインコン
トローラ１３はシャッタスイッチ３１と電気的に接続さ
れている。メインコントローラ１３は、シャッタスイッ
チ３１のオン信号に応答して外部コントローラ１４を介
してＣＣＤ（charge coupled device ）３２を駆動制御
する。

【００４９】又、メインコントローラ１３はシャッタス
イッチ３１のオン信号に応答して前記第１レジスタ２１
に非待機モードデータ（論理値「１」）を書き込む。そ
して、本実施形態では、メインコントローラ１３は前記
オン信号に応答して前記外部コントローラ１４がＣＣＤ
３２からの画素信号を信号処理し符号化処理して前記Ｓ
ＤＲＡＭ１１に転送する一連の処理が完了した時に外部
コントローラ１４から出力される完了信号に応答して前
記第１レジスタ２１の内容を非待機モードデータ（論理
値「１」）から待機モード（論理値「１」に書き替える
ようになっている。

【００５０】又、メインコントローラ１３はモード設定
スイッチ３３と電気的に接続されている。モード設定ス
イッチ３３は、前記第１レジスタ２１に非待機モードデ
ータを書き込むかを設定するスイッチである。モード設
定スイッチ３３を非待機モードに設定すると、メインコ
ントローラ１３は前記シャッタスイッチ３１の操作に関
係なく前記第１レジスタ２１に論理値「１」のモードデ
ータを書き込む。モード設定スイッチ３３を非待機モー
ドから待機モードに設定変更すると、メインコントロー
ラ１３は、前記したシャッタスイッチ３１の操作に関係
して前記第１レジスタ２１に対して最初に論理値「１」
を書き込み後に論理値「１」のモードデータを書き込
む。

【００５１】メインコントローラ１３は、ＳＤＲＡＭ１
１を使用して画像データを信号処理したたり、その他の
演算処理を行う。メインコントローラ１３は、制御プロ
グラムにおいてライト命令処理を実行するとき、即ちＳ
ＤＲＡＭ１１にデータを転送する処理を実行するとき、
ＣＰＵバス１５を介してライト信号ＷＲを前記ＳＤＲＡ
Ｍコントローラ１２の第１バス制御回路部２３に出力す
る。又、メインコントローラ１３は、制御プログラムに
おいてリード命令処理を実行するとき、即ちＳＤＲＡＭ
１１からデータを読み出す処理を実行するとき、ＣＰＵ
バス１５を介してリード信号ＲＤを出力する。

【００５２】メインコントローラ１３は、前記第１バス
制御回路部２３が非待機モードで常時バスウェイト信号
がＨレベルの状態において、上記ＳＤＲＡＭコントロー
ラ１２に対してアクセス要求（ライト信号ＷＲ又はリー
ド信号ＲＤを出力）をしたとき、第２レジスタ２２の内
容を読み取るようになっている。

【００５３】そして、メインコントローラ１３は、バス
ウェイト信号ＲＤＹがＨレベルであって第２レジスタ２
２の内容が論理値「１」であるとき、前記制御プログラ
ムにおけるライト命令処理又はリード命令処理の後に続
く命令処理を実行する。

【００５４】反対に、メインコントローラ１３は、バス
ウェイト信号ＲＤＹがＨレベルであって第２レジスタ２
２の内容が論理値「０」であるとき、前記制御プログラ
ムにおけるライト命令処理又はリード命令処理の後に続
く一連の命令処理とは相違する他の処理にジャンプす
る。そして、メインコントローラ１３は、そのジャンプ
先の他の処理を実行する。

【００５５】例えば、先のアクセス要求がＳＤＲＡＭ１
１からリードデータをデータバッファ２０に転送するリ
ード命令処理であって、それに続く命令処理がそのデー
タバッファ２０に転送されたリードデータをメインコン
トローラ１３に転送するリード命令処理である場合に
は、そのリードデータをメインコントローラ１３に転送
するリード命令処理を停止してメインコントローラ１３
は他の処理にジャンプしジャンプ先の命令処理を実行す
るようになっている。

【００５６】そして、本実施形態では、ジャンプ先の複
数の他の処理を実行した後、メインコントローラ１１は
予め定めた数の他の処理を実行し完了する毎に第２レジ
スタ２２の内容をポーリングする。そして、ポーリング
した時に、第２レジスタ２２の内容が論理値「０」であ
るならば、再び次の他の処理を実行する。

【００５７】反対に、第２レジスタ２２の内容ＦＬＧが
論理値「０」から論理値「１」に書き替えられていると
き、メインコントローラ１１は、前記停止していた次の
命令処理を実行する。つまり、メインコントローラ１３
は、前記したＳＤＲＡＭ１１からリードデータをデータ
バッファ２０に転送するリード命令処理の後に続くリー
ドデータをメインコントローラ１３に転送するリード命
令処理を実行するようになっている。

【００５８】詳述すると、この場合、メインコントロー
ラ１３の制御プログラムは、待機状態、即ちバスウェイ
ト信号ＲＤＹがＨレベルであって第２レジスタ２２の内
容ＦＬＧが論理値「０」になっている時には、ＳＤＲＡ
Ｍ１１を使用しない別の処理が実行されるとともにその
時々で前記ポーリングがなされるようにプログラム設計
されている。

【００５９】従って、メインコントローラ１３は、ＳＤ
ＲＡＭコントローラ１２に対してアクセス要求した時、
外部コントローラ１４に主導権が与えられていて待機状
態となっていても他の処理を実行できるため、バスロッ
ク状態に陥ることなく効率のよい処理を実行することが
できる。

【００６０】一方、メインコントローラ１３は、前記第
１バス制御回路部２３が待機モードの状態において、上
記ＳＤＲＡＭコントローラ１２に対してアクセス要求
（ライト信号ＷＲ又はリード信号ＲＤを出力）をしたと
き、ＳＤＲＡＭコントローラ１２の第１バス制御回路部
２３からのバスウェイト信号ＲＤＹの状態に基づいて公
知の処理動作を実行する。

【００６１】つまり、メインコントローラ１３は、バス
ウェイト信号ＲＤＹがＨレベルであるとき、前記制御プ
ログラムにおけるライト命令処理又はリード命令処理の
後に続く命令処理を実行する。反対に、メインコントロ
ーラ１３は、バスウェイト信号ＲＤＹがＬレベルである
とき、前記制御プログラムにおけるライト命令処理又は
リード命令処理を停止する。つまり、バスウェイト信号
ＲＤＹがＨレベルになるまで、メインコントローラ１３
は、他の処理にジャンプすることなく待機状態となる。

【００６２】外部コントローラ１４は、データ格納処理
やその他の演算処理の為の制御プログラムを実行処理す
るＣＰＵ１４ａ、前記制御プログラムを記憶するＲＯＭ
１４ｂ及び前記ＣＰＵ１４ａの演算結果等を一時記憶す
るＲＡＭ１４ｃを備えている。外部コントローラ１４
は、メインコントローラ１３を介して入力される前記シ
ャッタスイッチ３１のオン信号に応答して、ＣＣＤ３２
からの大量の画像データを入力しＳＤＲＡＭ１１に格納
するための格納処理動作を行う。

【００６３】そして、外部コントローラ１４は、制御プ
ログラムにおいてライト命令処理（バーストライト命令
処理を含む）を実行するとき、即ちＳＤＲＡＭ１１にデ
ータを転送する処理を実行するとき、ＣＰＵバス１６を
介してライト信号ＷＲを前記ＳＤＲＡＭコントローラ１
２の第２バス制御回路部２４に出力する。又、外部コン
トローラ１４は、制御プログラムにおいてリード命令処
理（バーストリード命令処理を含む）を実行するとき、
即ちＳＤＲＡＭ１１からデータを読み出す処理を実行す
るとき、ＣＰＵバス１６を介してリード信号ＲＤを出力
する。

【００６４】このとき、外部コントローラ１４は、メイ
ンコントローラ１３より優先権が高く設定されているた
め、アクセス要求が競合した場合には優先権にＳＤＲＡ
Ｍ１１にアクセスできデータの書き込み又は読み出し処
理を行うことができる。

【００６５】次に上記のように構成したデジタルスチル
カメラに設けたＳＤＲＡＭコントローラ１２の作用につ
いて説明する。今、第１バス制御回路部２３が非待機モ
ードの場合であって、メインコントローラ１３と外部コ
ントローラ１４からのアクセス要求が競合している場合
について説明する。そして、メインコントローラ１３
は、リード信号ＲＤ及びアドレスデータよりなるアクセ
ス内容が第１バス制御回路部２３に出力され、外部コン
トローラ１４はライト信号ＷＲ及びアドレスデータ等よ
りなるアクセス内容が第２バス制御回路部２４に出力さ
れるものとする。

【００６６】第１バス制御部２３は、メインコントロー
ラ１３から出力されたアクセス内容を保持し、アクセス
要求信号を調停回路２５に出力する。又、第１バス制御
部２３は、非待機モードであることから、バスウェイト
信号ＲＤＹのＬレベルに立ち下げることなくＨレベルの
まま保持する。

【００６７】一方、第２バス制御回路部２４は、外部コ
ントローラ１４から出力されたアクセス内容を保持し、
アクセス要求信号を調停回路２５に出力する。又、第２
バス制御回路部２４は、バスウェイト信号ＲＤＹのレベ
ルをＨレベルからＬレベルに立ち下げる。

【００６８】調停回路部２５は、第１及び第２バス制御
回路部２３，２４からのアクセス要求信号に基づいて優
先権の高い外部コントローラ１４に主導権を与えるべく
第２バス制御回路部２４に許可信号を出力する。一方、
調停回路部２５は、優先権の低いメインコントローラ１
３を待機状態にすべく第１バス制御回路部２３に許可し
ない不許可信号を出力する。

【００６９】第２バス制御回路部２４は、許可信号に応
答して保持していたアクセス内容を調停回路部２５を介
してメモり制御回路部２６に出力するとともに、バスウ
ェイト信号ＲＤＹのレベルをＬレベルからＨレベルに立
ち上げる。。従って、メモリ制御回路部２６は、外部コ
ントローラ１４のライト信号ＷＲ及びアドレスデータ等
のアクセス内容に基づいてデータバッファ２０からデー
タを読み出しＳＤＲＡＭ１１に転送するライト動作を行
う。

【００７０】この時、データバッファ２０からＳＤＲＡ
Ｍ１１へのデータ転送が開始されて第２レジスタ２２に
論理値「０」を書き込む。つまり、データバッファ２０
は、外部コントローラ１４のアクセス要求のために使用
され動作している状況を書き込む。

【００７１】又、外部コントローラ１４に出力されるバ
スウェイト信号ＲＤＹは、ＬレベルからＨレベルに立ち
上がるため、外部コントローラ１４は次の命令処理、例
えば次のライトデータをデータバッファ２０に書き込む
といった処理動作を開始する。

【００７２】一方、第１バス制御回路部２３は、不許可
信号が出力されたままなので保持していたアクセス内容
を保持し続ける。この時、第１バス制御回路部２３は、
非待機モードであることから、バスウェイト信号ＲＤＹ
のＬレベルに立ち下げることなくＨレベルのまま保持し
続ける。メインコントローラ１３は、第２レジスタ２２
の内容ＦＬＧ（この時、論理値「０」が書き込まれてい
る。）に基づいてアクセスできないことを判断するとと
もに、Ｈレベルのバスウェイト信号ＲＤＹに基づいて非
待機状態である判断する。そして、メインコントローラ
１３は、リードデータをメインコントローラ１３に転送
する次のリード命令処理を停止して他の処理にジャンプ
しそのジャンプ先の他の処理を実行する。

【００７３】そして、メインコントローラ１３は、第２
レジスタ２２の内容ＦＬＧが論理値「１」となるまで、
正確にはポーリング時に第２レジスタ２２の内容ＦＬＧ
が論理値「１」になっている時まで、他の処理を実行す
る。図３に［４］で示すポーリング処理の時、メインコ
ントローラ１３は第２レジスタ２２の内容ＦＬＧが論理
値「１」なので、［５］、［６］、…といった別の処理
を実行する。

【００７４】やがて、外部コントローラ１４のアクセス
内容が終了すると、前記調停回路部２５は、第２バス制
御回路部２４からのアクセス要求信号が消失する。調停
回路部２５は、第１バス制御回路部２３からのアクセス
要求信号に基づいて同第１バス制御回路部２３に許可信
号を出力する。

【００７５】第１バス制御回路部２３は、この許可信号
に応答して保持していたアクセス内容を調停回路部２５
を介してメモり制御回路部２６に出力する。メモリ制御
回路部２６は、メインコントローラ１３のリード信号Ｒ
Ｄ及びアドレスデータよりなるアクセス内容に基づいて
ＳＤＲＡＭ１１からデータを読み出しデータバッファ２
０に転送するリード動作を行う。従って、第２レジスタ
１２の内容ＦＬＧは依然論理値「０」が書き込まれてい
る。

【００７６】メインコントローラ１３のアクセス内容に
基づいくＳＤＲＡＭ１１からデータバッファ２０へのデ
ータ転送が完了すると、第２レジスタ２２は論理値
「１」が書き込まれる。そして、メインコントローラ１
３は、次のポーリング（図３において［９］で行うポー
リング）にて第２レジスタ２２の内容ＦＬＧが論理値
「１」であると確認すると、前記停止していた次の命令
処理を実行する。つまり、メインコントローラ１３は、
前記したＳＤＲＡＭ１１からリードデータをデータバッ
ファ２０に転送するリード命令処理の後に続くリードデ
ータをデータバッファ２０からメインコントローラ１３
に転送するリード命令処理（図３に［１０］で示すリー
ド命令処理）を実行する。

【００７７】つまり、優先権の低いメインコントローラ
１３は、ＳＤＲＡＭ１１にアクセスしても外部コントロ
ーラ１４に主導権が与えられてアクセスできなくても、
他の処理を実行することができる。

【００７８】次に上記した実施形態の特徴を以下に述べ
る。 （１）本実施形態では、ＳＤＲＡＭコントローラ１２に
第１及び第２レジスタ２１，２２を設け、第１レジスタ
２１に待機モードデータＳＥＬ又は非待機モードデータ
ＳＥＬを書き込み、第２レジスタ２２にデータバッファ
２０の動作状態を示す論理値「０」又は「１」なる動作
状況データＦＬＧを書き込むようにした。

【００７９】そして、第１レジスタ２１に非待機モード
データＳＥＬを書き込み第１バス制御回路部２３が非待
機モードになった時、メインコントローラ１３のアクセ
ス要求に対してＳＤＲＡＭ１１にアクセスできない待機
状態であっても、第１バス制御回路部２３にてその待機
状態にすべくバスウェイト信号ＲＤＹをＬレベルに立ち
下げることを無効化してバスウェイト信号ＲＤＹをＨレ
ベルのままにした。

【００８０】つまり、ＳＤＲＡＭコントローラ１２は、
メインコントローラ１３をこのＨレベルのバスウェイト
信号ＲＤＹに基づいてＳＤＲＡＭ１１にアクセスできな
いにもかかわらず非待機状態にする。そして、そのかわ
りに、ＳＤＲＡＭコントローラ１２は、メインコントロ
ーラ１３が第２レジスタ２２（フラグ）の内容ＦＬＧに
基づいてＳＤＲＡＭ１１がアクセスできる状態にあるか
どうか判断できるようにした。

【００８１】そして、アクセスできない時には、メイン
コントローラ１３は、非待機状態にあることから他の処
理にジャンプでき、ジャンプ先の他の処理を実行する。
従って、ＳＤＲＡＭコントローラ１２は、メインコント
ローラ１３がＳＤＲＡＭ１１にアクセスできない状態に
なってもメインコントローラ１３に他の処理を実行させ
ることができる。その結果、メインコントローラ１３は
非常に効率の高い処理動作を行うことができ、システム
全体の高効率化に貢献することができる。

【００８２】（２）本実施形態では、メインコントロー
ラ１３にて第１レジスタ２１にて待機モードＳＥＬ及び
非待機モードＳＥＬのいずれかを設定できるようにし
た。従って、ＳＤＲＡＭコントローラ１２は、メインコ
ントローラ１３に対してＳＤＲＡＭ１１にアクセスでき
ないとき、待機状態のまま命令処理を停止させるモード
と、他の処理を実行できるモードのいずれかを選択させ
ることができ、メインコントローラ１３の処理動作の自
由度を広げることができる。

【００８３】尚、実施の形態は上記実施形態に限定され
るものではなく、以下のように実施してもよい。 ○前記実施形態では、メインコントローラ１３が第１レ
ジスタ２１にモードデータＳＥＬを書き込むようにした
が、図４に示すように調停回路部２５に、その機能を持
たせて実施してもよい。例えば、優先権の高い外部コン
トローラ１４が主導権が与えているときに、調停回路部
２５は、第１レジスタ２１に待機モードデータＳＥＬか
ら非待機モードデータＳＥＬに書き替え、第１バス制御
回路部２３を非待機モードにする。一方、書き替えられ
た第１レジスタ２１のモードデータＳＥＬは、ＣＰＵバ
ス１５を介して優先権の低いメインコントローラ１３に
読み出されるようにする。そして、メインコントローラ
１３が、ＳＤＲＡＭ１１に対してアクセス要求してもア
クセスできない状態になっても、第２レジスタ１２の内
容ＦＬＧに従って他の処理動作を実行させることができ
るようにしてもよい。

【００８４】又、優先権の高い外部コントローラ１４が
第１レジスタ２１にモードデータを書き込むようにして
実施してもよい。 ○前記実施形態では、バス制御コントローラとしてのＳ
ＤＲＡＭコントローラ１２は２のコントローラ（メイン
コントローラ１３と外部コントローラ１４）のアクセス
を調停するものであったが、３つ以上のコントローラの
アクセスを調停するものに具体化してもよい。

【００８５】３以上の場合、最も優先権の高いコントロ
ーラを除いた各コントローラに対して第１レジスタ２１
を設けるとともに、第２レジスタ２２の内容ＦＬＧが読
み出させるようにしてもよい。勿論、最も優先権の低い
コントローラのみ、又は、特定したコントローラに対し
て第１レジスタ２１を設けるとともに、第２レジスタ２
２の内容ＦＬＧが読み出させるようにしてもよい。

【００８６】○前記実施形態では、メモリとしてＳＤＲ
ＡＭ１１に具体化したが、例えば、ダイナミックランダ
ムアクセスメモリ（ＤＲＡＭ）等その他のメモリを使っ
たシステムに具体化してもよい。

【００８７】○前記実施形態では、第１レジスタ２１の
内容ＳＥＬを書き替えることによって待機モードと非待
機モードのいずれか選択できるようにしたが、非待機モ
ードに固定して使用するバス制御コントローラに具体化
してもよい。この場合、例えば上記実施形態においては
第１レジスタ２１は不要となり、第１バス制御回路部２
３は常時Ｈレベルのバスウェイト信号ＲＤＹを出力させ
るように構成することになる。

【００８８】○前記実施形態では、バス制御コントロー
ラとしてのＳＤＲＡＭコントローラ１２はデジタルスチ
ルカメラに具体化したが、デジタルビデオカメラ、ＤＶ
Ｄ、カラーコピー機等その他の電子機器のシステムに具
体化してもよい。

【００８９】○前記実施形態では、データバッファ２０
は、ＣＰＵバス１５，１６を介してそれぞれメイン及び
外部コントローラ１３，１４に接続して両コントローラ
１３，１４が共用するようにしている。しかし、メイン
及び外部コントローラ１３，１４に対してそれぞれ専用
のデータバッファ２０を設けて実施してもよい。又は、
優先権の低いコントローラに対してだけデータバッファ
を設けて実施してもよい。

【００９０】○前記実施形態では、第２レジスタ２２の
内容ＦＬＧ（動作状況データ）は、データバッファ２０
のデータ転送状況に基づいて同データバッファ２０にて
書き込むようにしたが、要はメインコントローラ１９が
アクセスできる状態になることが指示できるものである
ならば、例えば調停回路部２５、メモリ制御回路部２
６、ＳＤＲＡＭ１１にて書き込むようにしてもよい。

【００９１】○前記実施形態では、メインコントローラ
１３はポーリングにて第２レジスタ２２の内容ＦＬＧを
読み取り次の処理を決定していた。これを、第２レジス
タ２１の内容ＦＬＧが「０」から「１」に切り替わった
時、その内容ＦＬＧの論理値「１」を割込信号としてメ
インコントローラ１３に出力してもよい。メインコント
ローラ１３は、この割込信号に応答して直ちに停止して
いた後の処理（前記実施形態ではデータバッファ２０に
転送されたリードデータを読み出す処理）を実行するよ
うにしてもよい。この場合、停止していた処理をより早
く処理することができる。

【００９２】

【発明の効果】請求項１〜３に記載の発明によれば、ア
クセスできずに待機状態となる外部コントローラをアク
セスできるようになるまでの間、他の処理を実行するこ
とができるようにし、該外部コントローラの処理効率の
向上を図ることができる。

【００９３】請求項４に記載の発明の発明によれば、請
求項３に記載の発明の効果に加えて、待機状態を指示す
る信号を無効化するモードデータと、無効化しないでそ
のまま待機状態を指示するモードデータとを選択的に保
持するすることができる。

【００９４】請求項５に記載の発明によれば、請求項４
に記載の発明の効果に加えて、第１レジスタはアクセス
要求に対してアクセスできずに待機状態となる外部コン
トローラから前記両モードデータが設定されるようにし
たので、その外部コントローラの処理動作の自由度をひ
ろげることができる。

【００９５】請求項６に記載の発明によれば、請求項３
に記載の発明の効果に加えて、非待機状態となる外部コ
ントローラに対して動作状況データ保持回路部の保持し
ている動作状況データに基づいてアクセスが可能かどう
か判断させることができる。

【００９６】請求項７に記載の発明によれば、システム
全体の処理効率を向上させることができる。

【図面の簡単な説明】

【図１】デジタルスチルカメラのシステム構成を説明す
るための電気ブロック回路図。

【図２】ＳＤＲＡＭコントローラ１４の電気ブロック回
路図。

【図３】ＳＤＲＡＭコントローラとメインコントローラ
との間の動作を説明するタイムチャート。

【図４】ＳＤＲＡＭコントローラ１４の別例を示す電気
ブロック回路図。

【図５】従来のバス制御コントローラを説明するための
電気ブロック回路図。

【図６】メモリコントローラと第２マイクロコントロー
ラとの間の動作を説明するタイムチャート。

【符号の説明】

１１ シンクロナスダイナミックランダムアクセスメモ
リ（ＳＤＲＡＭ） １２ ＳＤＲＡＭコントローラ １３ メインコントローラ １４ 外部コントローラ １５，１６ ＣＰＵバス ２０ データバッファ ２１ 第１レジスタ ２２ 第２レジスタ ２３ 第１バス制御回路部 ２４ 第２バス制御回路部 ２５ 調停回路部 ２６ メモリ制御回路部 ３１ シャッタスイッチ ３２ ＣＣＤ ＳＥＬ モードデータ（待機モードデータ、非待機モー
ドデータ） ＦＬＧ 動作状況データ

Claims (7)

【特許請求の範囲】
1. 【請求項１】 共有メモリに複数の外部コントローラ
   がアクセスするに際してバス制御コントローラにてその
   各外部コントローラのアクセス要求を調停するバス制御
   コントローラのバス調停方法において、 アクセス要求に対してアクセスできずに待機状態となる
   外部コントローラに対して待機状態を無効化する第１の
   情報と、バス制御コントローラの動作状況を示す第２の
   情報を与え、 両情報に基づいてアクセス要求に対してアクセスできな
   い外部コントローラが他の処理を実行できるようにした
   バス制御コントローラのバス調停方法。
2. 【請求項２】 共有メモリに複数の外部コントローラ
   がアクセスするに際してその各外部コントローラのアク
   セス要求を調停するバス制御コントローラにおいて、 アクセスできずに待機状態となる外部コントローラに対
   して待機状態を無効化するモードデータを保持する無効
   化データ保持回路部と、 前記アクセスできずに待機状態となる外部コントローラ
   に対してバス制御コントローラの動作状況を示す動作状
   況データを保持する動作状況データ保持回路部とを備え
   たバス制御コントローラ。
3. 【請求項３】 共有メモリに複数の外部コントローラ
   がアクセスするに際してその各外部コントローラのアク
   セス要求を調停するバス制御コントローラにおいて、 前記各コントローラからのアクセス要求に対して優先権
   の最も高い外部コントローラに許可信号を、他の外部コ
   ントローラには待機状態を指示するための不許可信号を
   生成する調停回路部と、 前記不許可信号に基づいて前記アクセスできずに待機状
   態となる外部コントローラに対して出力される待機状態
   を指示する信号を無効化するバス制御回路部と、 前記アクセスできずに待機状態となる外部コントローラ
   に対して前記バス制御回路部が出力する待機状態を指示
   する信号を無効化するためのモードデータを保持する無
   効化データ保持回路部と、 前記アクセスできずに待機状態となる外部コントローラ
   に対してその外部コントローラと共有メモリとの間にデ
   ータ転送のために設けられたデータバッファの動作状況
   を示す動作状況データを保持する動作状況データ保持回
   路部とを備えたバス制御コントローラ。
4. 【請求項４】 請求項３に記載のバス制御コントロー
   ラにおいて、 前記無効化データ保持回路部は、前記待機状態を指示す
   る信号を無効化するモードデータと、無効化しないでそ
   のまま待機状態を指示するモードデータとを選択的に保
   持する第１レジスタであるバス制御コントローラ。
5. 【請求項５】 請求項４に記載のバス制御コントロー
   ラにおいて、 前記第１レジスタは、アクセス要求に対してアクセスで
   きずに待機状態となる外部コントローラから前記両モー
   ドデータが設定されるものであるバス制御コントロー
   ラ。
6. 【請求項６】 請求項３に記載のバス制御コントロー
   ラにおいて、 前記動作状況データ保持回路部は、データバッファの動
   作状況を示す動作状況データを保持する第２レジスタで
   あるバス制御コントローラ。
7. 【請求項７】 請求項１に記載のバス制御コントロー
   ラのバス調停方法にて各外部コントローラが制御される
   ようにした電子機器のシステム。