JP2000031309A - チップスタックパッケ―ジ - Google Patents

チップスタックパッケ―ジ

Info

Publication number
JP2000031309A
JP2000031309A JP11130259A JP13025999A JP2000031309A JP 2000031309 A JP2000031309 A JP 2000031309A JP 11130259 A JP11130259 A JP 11130259A JP 13025999 A JP13025999 A JP 13025999A JP 2000031309 A JP2000031309 A JP 2000031309A
Authority
JP
Japan
Prior art keywords
chip stack
stack package
semiconductor chips
lead
package according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11130259A
Other languages
English (en)
Other versions
JP3826253B2 (ja
Inventor
Souku Boku
相 ▲ウク▼ 朴
Seihan Boku
盛 氾 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JP2000031309A publication Critical patent/JP2000031309A/ja
Application granted granted Critical
Publication of JP3826253B2 publication Critical patent/JP3826253B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03602—Mechanical treatment, e.g. polishing, grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/0384—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06183—On contiguous sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体チップと外部ディバイスとの電気的な
接続経路が短く、かつ半導体チップ間の接続長さも短い
チップスタックパッケージを提供することにある。 【構成】 チップスタックパッケージにおいて、両側面
にボンディングパッドを配置し、前記各ボンディングパ
ッドに上下に貫通する溝１１２を形成し、少なくとも２
個以上を上下に配置した複数の半導体チップ１０２、１
０４と、これらの各半導体チップ１０２、１０４の溝１
１２に挿入し、各ボンディングパッドを電気的に接続す
る複数のリードフレーム１０８と、このリードフレーム
１０８の外部接続部分のみが露出するように、全体をモ
ールドする封止剤１１６とを有することを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、チップスタックパ
ッケージに関し、特に複数の半導体チップが積層(stack
ing)されたチップスタックパッケージに関する。
【０００２】
【従来の技術】最近、移動及び携帯用通信機器、並びに
端末装置のサイズの低減に伴い、限定した面積内でより
高いメモリ容量を持つチップスタックパッケージが使わ
れている。
【０００３】かかるチップスタックパッケージの典型的
な一例を図１に示す。図１を参照すれば、チップスタッ
クパッケージは、半導体チップをそれぞれ有するパッケ
ージが２個以上の層で積層されていることが分かる。図
１に示すスタックチップパッケージは、単位パッケージ
１０、２０がこれらの側面部に接着されるガイド１５に
より互いに電気的に接続している構造からなる。単位パ
ッケージ１０、２０間の電気的な接続のため、単位パッ
ケージ１０、２０のアウタリード１１、２１とガイド１
５との間に半田接合部(図示せず)が提供される。
【０００４】
【発明が解決しようとする課題】しかし、図１に示すパ
ッケージでは、単位パッケージ１０、２０を互いに電気
的に接続する半田接合部の接合信頼性に問題がある。
又、電気的信号伝達がチップサイズパッケージ(chip si
ze package)より遅延されるという欠点がある。その
他、パッケージ駆動時発生される熱を放出するため、従
来のパッケージはヒートシンク(heat sink)を含むべき
で、かつチップサイズパッケージの形態で積層すること
が不可能である。
【０００５】前記の問題点を補完するため、図２（ａ）
及び図２（ｂ）に示すようなチップスタックパッケージ
が開発された。図２（ａ）を参照すれば、チップスタッ
クパッケージ３０は、積層されている半導体チップ３
１、３２がＴＡＢ(Tape Automated Bonding)３３により
リードフレーム(lead frame)３５に接続した構造であ
る。一方、図２（ｂ）には、前記半導体チップ３１、３
２がボンディングワイヤ(bonding wire)３７によりリー
ドフレーム３５に電気的に接続したチップスタックパッ
ケージ３０ａを示している。図２（ａ）及び図２（ｂ）
において符号２９は封止剤(epoxy compound)チップスタ
ックパッケージ３０ａである。
【０００６】このように、図２（ａ）及び図２（ｂ）に
示すチップスタックパッケージは、複数の半導体チップ
とリードフレームとの間の電気的な接続のために、ＴＡ
Ｂまたはボンディングワイヤを利用するので、電気信号
の経路が長くて電気的特性が悪いという欠点がある。ま
た、従来のチップスタックパッケージは、放熱メカニズ
ム(mechanism)が非常に複雑であるか、あるいは熱の発
散が充分でないという欠点もある。このような欠点によ
って、図２（ａ）及び図２（ｂ）に示すチップスタック
パッケージは実際への適用が非常に困難である。
【０００７】従って、本発明は、前記問題点に着目して
なされたもので、その目的は、半導体チップと外部ディ
バイスとの電気的な接続経路が短く、かつ半導体チップ
間の接続長さも短いチップスタックパッケージを提供す
ることにある。また、本発明の別の目的は、放熱特性が
優秀なチップスタックパッケージを提供することにあ
る。
【０００８】
【課題を解決するための手段】本発明に係るチップスタ
ックパッケージは、少なくとも２個以上で積層された半
導体チップを含む。各半導体チップの両側面の各々にボ
ンディングパッドを配置する。前記ボンディングパッド
には上下に開口した形状の溝を形成する。各ボンディン
グパッドの溝にリードフレームを挿入し、そのリードフ
レームにより各ボンディングパッドが電気的に接続す
る。各リードフレームの下端のみが露出するように、全
体を封止剤でモールドする。
【０００９】
【発明の実施の形態】以下、発明の実施の形態１を図面
を参照して詳細に説明する。図３は、発明の実施の形態
１に係るチップスタックパッケージを示す断面図であ
る。同図を参照すれば、発明の実施の形態１に係るチッ
プスタックパッケージ１００は、接着剤層１０６により
接着されて上下に積層された第１及び第２半導体チップ
１０２、１０４を有する。
【００１０】接着剤層１０６としては、ＴＡＢ、熱硬化
性樹脂、ＡＣＦ(Anistropic Conductive Film)またはＡ
ＣＡ(Anistropic Conductive Adhesive)が用いられる。
このうちのＴＡＢは、内部に導電回路があり、後述する
半導体チップのボンディングパッドに半田(solder)をリ
フロー(reflow)する際、半田と電気的に接着することに
より、電気的なノイズを減少させる接地面(ground plan
e)の作用を行い、パッケージの電気的な特性向上を図る
ことができるので、より望ましい。
【００１１】かかるＴＡＢは３個以上の層からなる。接
着性物質で形成される最上層及び最下層は各半導体チッ
プ１０２、１０４を接着する役割を果たす。導電物質で
形成される中間層は各半導体チップ１０２、１０４と電
気的に接続することにより、パワーあるいは接地面の作
用を行う。ＴＡＢの最上層及び最下層を形成する接着性
物質としては、エポキシ系の熱可塑性樹脂、接着性ガラ
スまたは接着性テープが用いられ、接着性テープの場合
は１０〜１００μｍの厚さを有し、絶縁性ポリマーから
なるのが望ましい。ＴＡＢの中間層を形成する導電性層
は、平板または網状の平面構造を有しながら単層または
多層構造からなる。
【００１２】また、導電性層は、Ｃｕ/Ｎｉ/Ａｕ、Ｃｕ
/Ｎｉ/Ｃｒ/Ａｕ、Ｃｕ/Ｎｉ/Ｃｏ/Ａｕ、Ｃｕ/Ｎｉ/Ｓ
ｎ/Ａｕ、Ｃｕ/Ｎｉ/Ｃｒ/Ａｕ/ＡｎまたはＣｕ/Ｎｉ/
Ｃｏ/Ａｕ/Ｓｎからなる群で選択される材料のメタルラ
インで形成されるのが望ましい。この様な導電性層のメ
タルラインは１mil〜４milの厚さを有するのが望まし
い。そして、導電性層には周辺回路との接着及び電気的
な導通のために、導電性粒子を含む接着性物質の異方性
導電体が、ステンシル(stencil)、スクリーンプリント
(screen print)、ディスペンス(dispense)、スタンプ(s
tamp)またはラミネーション(lamination)等の方式にて
塗布されるのが望ましい。なお、接着性物質としては、
エポキシ樹脂 (epoxy resin)、ポリエステル(polyeste
r)、アクリル酸エステル(acrylicester)、エステル、シ
リコン樹脂(silicon resin)、フェノキシ樹脂(phenoxy
resin)、ポリウレタン(polyurethane)、ポリスルフィド
(polysulfide)及び、その他熱硬化性重合体が用いられ
る。又、導電性粒子としては、Ａｇ、Ａｕ、Ｎｉ、Ｉ
ｎ、ＳｎまたはＩＴＯ(Indium Tin Oxide)等が用いら
れる。導電性粒子は、３〜２０μｍの粒度を有し、球
形、四角形、三角形、六面体、四角錐、三角錐などの形
状を有する。導電性粒子は、内部のポリマーを導電性金
属が外部で塗布する構造からなる。
【００１３】一方、第１及び第２半導体チップ１０２、
１０４の各両側面には、図４に示すボンディングパッド
１６０を形成する。ボンディングパッド１６０はアルミ
材質からなり、最小１５μｍ×１５μｍ乃至最大５００
μｍ×５００μｍのサイズを持つ。ボンディングパッド
１６０には上下に開口した形状の溝１１２を形成する
が、発明の実施の形態１に係る溝１１２は直方体形状で
形成される。
【００１４】各溝１１２にリードフレーム１０８を挿入
し、前記リードフレーム１０８によって各ボンディング
パッド１６０が電気的に接続する。前記リードフレーム
１０８は、各溝１１２に挿入される垂直リード１０８ａ
と、垂直リード１０８ａの下端に形成されて外部ディバ
イス、例えば印刷回路基板に電気的に接続する水平リー
ド１０８ｂとを含む。前記リードフレーム１０８の垂直
リード１０８ａが、溝１１２の全体内壁に密着されるよ
うに、溝１１２の形状と対応する形状からなる。すなわ
ち、垂直リード１０８ａは幅より高さの方が相対的に非
常に長い直方体形状として、その幅が溝１１２の幅とほ
ぼ同様である。また、溝１１２と垂直リード１０８ａと
の間の接着力強化のために、溝１１２の内壁と、この内
壁に接触される垂直リード１０８ａとの表面に半田１１
８ａ、１１８ｂを塗布する。
【００１５】また、図３から、第１半導体チップ１０２
が露出した表面すなわち下面に、第１及び第２半導体チ
ップ１０２、１０４から発生される熱を外部へ放出する
ためのヒートシンク１１４を取り付ける。第１及び第２
半導体チップ１０２、１０４とリードフレーム１０８を
保護しかつ外部と電気的に絶縁させるために、リードフ
レーム１０８の水平リード１０８ｂの下面とヒートシン
ク１１４の下面だけが露出するように、全体を封止剤１
１６でモールドする。
【００１６】前記構成からなる発明の実施の形態１に係
るチップスタックパッケージは、第１及び第２半導体チ
ップ１０２、１０４の両側に配置されたボンディングパ
ッド１６０が一直線のリードフレーム１０８により電気
的に接続するので、各半導体チップ１０２、１０４と外
部デバイスを電気的に接続する経路と、各半導体チップ
１０２、１０４間の経路とが非常に短くなる。また、第
１半導体チップ１０２が露出した表面にヒートシンク１
１４を取り付けるので、半導体チップから発生される高
熱を外部へ容易に放出させることができる。
【００１７】図５は、発明の実施の形態２に係るチップ
スタックパッケージ２００を示す。同図に示すチップス
タックパッケージ２００は、第２半導体チップ１０４の
上部表面が封止剤１１６から露出する。これにより、パ
ッケージ２００は各半導体チップ１０２、１０４から発
生される熱をより容易に外部へ放出させることができる
利点を有する。ただし、垂直リード１０８ａの上端が、
外部に露出しないように、第２半導体チップ１０４の表
面及び封止剤１１６の表面と同様に位置するようにな
る。
【００１８】図６は、発明の実施の形態３に係るチップ
スタックパッケージ３００を示す。同図に示すチップス
タックパッケージ３００は、図５に示す２個のパッケー
ジが向かい合う状態で積層される。すなわち、上部に配
置した第１単位パッケージ３００ａの第２半導体チップ
１０４が、下部に配置した第２単位パッケージ３００ｂ
の第２半導体チップ１０４ａと対向配置される。よっ
て、第１及び第２単位パッケージ３００ａ、３００ｂの
各垂直リード１０８ｃ、１０８ａも対向配置される。こ
のように配置した各垂直リード１０８ｃ、１０８ａが、
半田ボール(solderball)１１８により電気的に接続する
ことにより、計４個の半導体チップ１０２、１０４、１
０４ａ、１０２ａが電気的に接続した状態で積層され
る。ここで、符号１０８ｄは、第１単位パッケージ３０
０ａの水平リードである。
【００１９】図７は、発明の実施の形態４に係るチップ
スタックパッケージ４００を示す。同図に示すチップス
タックパッケージ４００は、図３に示すチップスタック
パッケージ１００において、水平リードだけを一部変形
したものである。すなわち、水平リード１０８ｂはその
外側端部が封止剤１１６の側面へ延長された構造からな
り、この様な水平リード１０８ｂは、ＰＣＢに接触され
る面積を増加させるので、パッケージの実装性が向上で
きるという利点を有する。
【００２０】図８は、発明の実施の形態５に係るチップ
スタックパッケージ５００を示す。同図に示すチップス
タックパッケージ５００は、ヒートシンクを有しない点
で図３に示すチップスタックパッケージ１００と相違す
る。ヒートシンクを省略すると、ヒートシンクの厚さだ
けパッケージ５００の厚さを軽薄短小化させることがで
きるという利点がある。また、パッケージ５００は、封
止剤１１６から露出した水平リード１０８ｂの下面に、
半田ボール１１８をマウントすることにより、ＰＣＢに
直接実装されるか、あるいはＭＣＭやセラミックパッケ
ージに挿入されるフリップチップの形態を有することに
なる。
【００２１】一方、前述した発明の実施の形態５では、
２個の半導体チップを積層したものを例に挙げたが、３
個以上の半導体チップを積層してパッケージが構成でき
ることは勿論である。
【００２２】発明の実施の形態１に係るパッケージは、
次の様な方法にて製造される。まず、図９（ａ）に示す
ように、ボンディングパッドを配置した第１半導体チッ
プ１０２の一側上部に、ダイアモンド材質の切削ホイー
ル１５０を配置し、切削ホイール１５０を利用して、図
９（ｂ）のように、ボンディングパッド厚さの半分を除
去して半溝を形成する。次に、第１半導体チップ１０２
の下面全体を残存のボンディンパッド厚さだけ研磨し
て、半溝の底面を露出させることにより、ボンディング
パッドに上下に開口した溝１１２を形成する。図示して
はないが、前記のような方式にて、第１半導体チップ１
０２の他側に配置したボンディングパッドにも溝を形成
し、また第２半導体チップの各ボンディングパッドにも
溝を形成する。
【００２３】ボンディングパッドに溝を形成する方法と
しては、前記方法の他に図１０（ａ）〜図１０（ｄ）に
示した方法が用いられる。図１０（ａ）及び図１０
（ｂ）までの工程は、図９（ａ）及び図９（ｂ）と同様
で、図１０（ｃ）のように、半溝のみが露出するよう
に、第１半導体チップ１０２の表面上に食刻マスク１５
２を形成する。続いて、食刻マスク１５２を利用して半
溝を食刻し、図１０（ｄ）のように、ボンディングパッ
ドに溝１１２を形成する。
【００２４】前記二つの方法のいずれか一つにて溝１１
２を形成した後、溝１１２が露出するように、第１半導
体チップ１０２の表面上にスプレーマスク(spray mask)
１５４を形成する。次に、スプレーマスク１５４を利用
して、溝１１２の内壁全体にスプレー、ＰＶＤまたはＣ
ＶＤ方式にて半田を形成する。第２半導体チップにも、
前記のような工程を行う。
【００２５】続いて、図１２のように、接着剤１０６を
利用して、第１及び第２半導体チップ１０２、１０４を
接着させ、２個の半導体チップ１０２、１０４を積層す
る。
【００２６】その後、第２半導体チップ１０４が露出し
た表面上に、エポキシ１５６を利用してヒートシンク１
１４を取り付ける。ここで、ヒートシンク１１４は第１
半導体チップ１０２が露出した面の下方に取り付けるこ
ともある。図３は、ヒートシンク１１４が第１半導体チ
ップ１０２の下面に取り付けられたパッケージを示す。
【００２７】次に、図１４に示すように、前記したよう
な形状を持つリードフレーム１０８の垂直リード１０８
ａを、各溝１１２に挿入することにより、各半導体チッ
プ１０２、１０４のボンディングパッドが電気的に接続
する。垂直リード１０８ａには、溝１１２の内壁との接
着信頼性の向上のために、溝１１２のようにあらかじめ
半田を塗布する。図１５は、左右対称の複数個のリード
フレーム１０８のうち、一側のみを示す斜視図である。
一方、図１４及び図１５において符号１２２は、リード
フレーム１０８の水平リード１０８ｂを固定する接着テ
ープである。
【００２８】続いて、図１４に示す全体構造物をヒータ
ブロック２５０上に安置させ、ヒーターブロック２５０
から全体構造物へ熱を加える。これと同時に、溝１１２
の内壁と垂直リード１０８ａとの間へ、半田ペーストや
ＡＣＡのような導電性物質を注入する。この様な注入方
法としては、真空下で溝の内部に導電性物質を注入した
後、大気圧に露出させ、圧力差によって導電性物質が溝
の内部へ完全に入り込むようにする方法が用いられる。
【００２９】その後、約１７５℃程度の温度下で、リフ
ロー工程を行い、第１及び第２半導体チップ１０２、１
０４のボンディングパッドとリードフレーム１０８とを
電気的かつ機械的に完全に接合させる。
【００３０】最後に、リードフレーム１０８の水平リー
ド１０８ｂの下面とヒートシンク１１４の下面だけが露
出するように、全体を封止剤１１６でモールドした後、
シンギュレーション(singulation)工程を行って個々に
分離することにより、図３に示すチップスタックパッケ
ージを製造する。
【００３１】以上では、図３に示す発明の実施の形態１
に係るパッケージの製造方法を説明した。しかし、当業
者であれば、図４〜図８に示す発明の実施の形態２〜５
に係るパッケージを製造する方法が、上記の説明から容
易に理解して実施できるので、発明の実施の形態２〜５
に係るパッケージを製造する方法に関する説明は省略す
る。
【００３２】
【発明の効果】以上で説明したように、本発明に係るチ
ップスタックパッケージは、半導体チップの両側に配置
した直線のリードフレームにより、半導体チップと外部
デバイスが電気的に接続するので、半導体チップと外部
ディバイスとの間の電気的接続経路と、各半導体チップ
間の電気的接続経路とが非常に短くなる。結果的に、ス
タックパッケージの電気的特性が向上する。
【００３３】また、半導体チップの露出した面にヒート
シンクを取り付けることにより、半導体チップから発生
される熱を外部へ容易に放出させることができる。
【００３４】尚、本発明は、上述した好適な実施の形態
について説明したが、本発明は前記発明の実施の形態に
限らず、当該発明の属する分野における通常の知識を有
する者であれば、特許請求の範囲に記載した本発明の要
旨から逸脱しない範囲で多様に実施・変更ができる。
【図面の簡単な説明】
【図１】従来のチップスタックパッケージの一例を示す
断面図である。
【図２】（２ａ）及び（２ｂ）は、従来のチップスタッ
クパッケージの他の例を示す断面図である。
【図３】発明の実施の形態１に係るチップスタックパッ
ケージを示す断面図である。
【図４】図３に係るパッケージにおけるリードフレーム
の付着を説明するための部分斜視図である。
【図５】発明の実施の形態２に係るチップスタックパッ
ケージを示す断面図である。
【図６】発明の実施の形態３に係るチップスタックパッ
ケージを示す断面図である。
【図７】発明の実施の形態４に係るチップスタックパッ
ケージを示す断面図である。
【図８】発明の実施の形態５に係るチップスタックパッ
ケージを示す断面図である。
【図９】図３に係るパッケージの製造工程を示す図であ
る。
【図１０】図３に係るパッケージの製造工程を示す図で
ある。
【図１１】図３に係るパッケージの製造工程を示す図で
ある。
【図１２】図３に係るパッケージの製造工程を示す図で
ある。
【図１３】図３に係るパッケージの製造工程を示す図で
ある。
【図１４】図３に係るパッケージの製造工程を示す図で
ある。
【図１５】図３に係るパッケージの製造工程を示す図で
ある。
【符号の説明】
１００〜５００ チップスタックパッケージ １０２、１０４ 半導体チップ １０６ 接着剤 １０８ リードフレーム １１２ 溝 １１４ ヒートシンク １１６ 封止剤 １１８ 半田ボール

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 両側面にボンディングパッドを配置し、
    前記各ボンディングパッドに上下に貫通する溝を形成
    し、少なくとも２個以上を上下に配置した複数の半導体
    チップと、前記各半導体チップの溝に挿入し、各ボンデ
    ィングパッドを電気的に接続する複数のリードフレーム
    と、前記リードフレームの外部接続部分のみが露出する
    ように、全体をモールドする封止剤とを含むことを特徴
    とするチップスタックパッケージ。
  2. 【請求項２】 前記複数の半導体チップの表面の最上部
    または最下部面にヒートシンクを取り付け、前記ヒート
    シンクは封止剤から露出したことを特徴とする請求項１
    記載のチップスタックパッケージ。
  3. 【請求項３】 前記複数の半導体チップの表面の最上部
    または最下部面は、前記封止剤から露出したことを特徴
    とする請求項１記載のチップスタックパッケージ。
  4. 【請求項４】 前記リードフレームは、前記各溝に挿入
    した垂直リードと、前記垂直リードの一端に接続した水
    平リードとを含むことを特徴とする請求項１記載のチッ
    プスタックパッケージ。
  5. 【請求項５】 前記垂直リードの他端が封止剤から露出
    し、このような垂直リードを持つ２個の半導体チップの
    積層された２個の単位パッケージが、封止剤から露出し
    た各垂直リードが対向するように配置され、前記対向す
    る垂直リードが、半田ボールにより電気的に接続したこ
    とを特徴とする請求項４記載のチップスタックパッケー
    ジ。
  6. 【請求項６】 前記水平リードは封止剤の外側面まで延
    長されたことを特徴とする請求項４記載のチップスタッ
    クパッケージ。
  7. 【請求項７】 前記水平リードの外部と接続する部分に
    半田ボールをマウントしたことを特徴とする請求項４記
    載のチップスタックパッケージ。
  8. 【請求項８】 前記各半導体チップは、ＴＡＢ、熱硬化
    性樹脂、ＡＣＦ及びＡＣＡからなる群で選択した接着剤
    により取り付けられることを特徴とする請求項１記載の
    チップスタックパッケージ。
  9. 【請求項９】 前記溝の内壁と、前記溝の内壁に接触す
    る前記リードフレーム部分とに、半田ボールを塗布する
    ことを特徴とする請求項１記載のチップスタックパッケ
    ージ。
JP13025999A 1998-05-12 1999-05-11 チップスタックパッケージ Expired - Fee Related JP3826253B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1998/P16880 1998-05-12
KR1019980016880A KR100265566B1 (ko) 1998-05-12 1998-05-12 칩 스택 패키지

Publications (2)

Publication Number Publication Date
JP2000031309A true JP2000031309A (ja) 2000-01-28
JP3826253B2 JP3826253B2 (ja) 2006-09-27

Family

ID=19537226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13025999A Expired - Fee Related JP3826253B2 (ja) 1998-05-12 1999-05-11 チップスタックパッケージ

Country Status (3)

Country Link
US (1) US6137162A (ja)
JP (1) JP3826253B2 (ja)
KR (1) KR100265566B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656030B2 (en) 2006-01-11 2010-02-02 Renesas Technology Corp. Semiconductor device
WO2012049934A1 (ja) 2010-10-13 2012-04-19 日立オートモティブシステムズ株式会社 流量センサおよびその製造方法並びに流量センサモジュールおよびその製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6893896B1 (en) * 1998-03-27 2005-05-17 The Trustees Of Princeton University Method for making multilayer thin-film electronics
US6586836B1 (en) * 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
US6576494B1 (en) 2000-06-28 2003-06-10 Micron Technology, Inc. Recessed encapsulated microelectronic devices and methods for formation
US6561479B1 (en) * 2000-08-23 2003-05-13 Micron Technology, Inc. Small scale actuators and methods for their formation and use
KR100646971B1 (ko) * 2000-12-07 2006-11-17 주식회사 하이닉스반도체 스택 패키지 제조용 스텐실의 구조
TW554191B (en) * 2000-12-16 2003-09-21 Au Optronics Corp Laminating structure and its forming method
US6734538B1 (en) 2001-04-12 2004-05-11 Bae Systems Information & Electronic Systems Integration, Inc. Article comprising a multi-layer electronic package and method therefor
SG111919A1 (en) 2001-08-29 2005-06-29 Micron Technology Inc Packaged microelectronic devices and methods of forming same
KR20030018642A (ko) 2001-08-30 2003-03-06 주식회사 하이닉스반도체 스택 칩 모듈
SG120879A1 (en) * 2002-08-08 2006-04-26 Micron Technology Inc Packaged microelectronic components
SG114585A1 (en) 2002-11-22 2005-09-28 Micron Technology Inc Packaged microelectronic component assemblies
SG143931A1 (en) 2003-03-04 2008-07-29 Micron Technology Inc Microelectronic component assemblies employing lead frames having reduced-thickness inner lengths
US7368810B2 (en) 2003-08-29 2008-05-06 Micron Technology, Inc. Invertible microfeature device packages
SG145547A1 (en) 2004-07-23 2008-09-29 Micron Technology Inc Microelectronic component assemblies with recessed wire bonds and methods of making same
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
KR100886718B1 (ko) * 2007-10-16 2009-03-04 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764846A (en) * 1987-01-05 1988-08-16 Irvine Sensors Corporation High density electronic package comprising stacked sub-modules
US5365113A (en) * 1987-06-30 1994-11-15 Hitachi, Ltd. Semiconductor device
US5376756A (en) * 1991-12-20 1994-12-27 Vlsi Technology, Inc. Wire support and guide
JP3035403B2 (ja) * 1992-03-09 2000-04-24 富士通株式会社 半導体装置
US5343366A (en) * 1992-06-24 1994-08-30 International Business Machines Corporation Packages for stacked integrated circuit chip cubes
US5327327A (en) * 1992-10-30 1994-07-05 Texas Instruments Incorporated Three dimensional assembly of integrated circuit chips
EP0658937A1 (en) * 1993-12-08 1995-06-21 Hughes Aircraft Company Vertical IC chip stack with discrete chip carriers formed from dielectric tape
US5514907A (en) * 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US5612570A (en) * 1995-04-13 1997-03-18 Dense-Pac Microsystems, Inc. Chip stack and method of making same
TW520816U (en) * 1995-04-24 2003-02-11 Matsushita Electric Ind Co Ltd Semiconductor device
US5686762A (en) * 1995-12-21 1997-11-11 Micron Technology, Inc. Semiconductor device with improved bond pads
KR100231086B1 (ko) * 1996-09-06 1999-11-15 윤종용 관통 슬릿이 형성된 다이패드를 포함하는 반도체 칩 패키지
US5781413A (en) * 1996-09-30 1998-07-14 International Business Machines Corporation Method and apparatus for directing the input/output connection of integrated circuit chip cube configurations
US5818107A (en) * 1997-01-17 1998-10-06 International Business Machines Corporation Chip stacking by edge metallization
US5940277A (en) * 1997-12-31 1999-08-17 Micron Technology, Inc. Semiconductor device including combed bond pad opening, assemblies and methods

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656030B2 (en) 2006-01-11 2010-02-02 Renesas Technology Corp. Semiconductor device
WO2012049934A1 (ja) 2010-10-13 2012-04-19 日立オートモティブシステムズ株式会社 流量センサおよびその製造方法並びに流量センサモジュールおよびその製造方法
US8640538B2 (en) 2010-10-13 2014-02-04 Hitachi Automotive Systems, Ltd. Flow sensor and manufacturing method of the same and flow sensor module and manufacturing method of the same
US9222813B2 (en) 2010-10-13 2015-12-29 Hitachi Automotive Systems, Ltd. Flow sensor and manufacturing method of the same and flow sensor module and manufacturing method of the same
US9222814B2 (en) 2010-10-13 2015-12-29 Hitachi Automotive Systems, Ltd. Flow sensor and manufacturing method of the same and flow sensor module and manufacturing method of the same
EP3421949A1 (en) 2010-10-13 2019-01-02 Hitachi Automotive Systems, Ltd. Flow sensor and manufacturing method of the same and flow sensor module and manufacturing method of the same

Also Published As

Publication number Publication date
JP3826253B2 (ja) 2006-09-27
US6137162A (en) 2000-10-24
KR100265566B1 (ko) 2000-09-15
KR19990084838A (ko) 1999-12-06

Similar Documents

Publication Publication Date Title
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
JP3826253B2 (ja) チップスタックパッケージ
KR100401020B1 (ko) 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
KR100559664B1 (ko) 반도체패키지
EP1355352A2 (en) Stacked semiconductor device and method of manufacturing thereof
JP2003078105A (ja) スタックチップモジュール
JP2003163324A (ja) ユニット半導体装置及びその製造方法並びに３次元積層型半導体装置
US20050001301A1 (en) Semiconductor device, electronic device, electronic equipment, and method of manufacturing semiconductor device
US6737590B2 (en) Tape circuit board and semiconductor chip package including the same
KR101123799B1 (ko) 반도체 패키지 및 그 제조방법
JPH09186267A (ja) Ｂｇａ半導体パッケージ
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
KR100533847B1 (ko) 캐리어 테이프를 이용한 적층형 플립 칩 패키지
KR100617071B1 (ko) 적층형 반도체 패키지 및 그 제조방법
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지
JPH10335366A (ja) 半導体装置
KR100401018B1 (ko) 반도체패키지를 위한 웨이퍼의 상호 접착 방법
KR100277185B1 (ko) 스택칩패키지
JP2007150346A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100443516B1 (ko) 적층 패키지 및 그 제조 방법
KR100610916B1 (ko) 반도체패키지
KR101096441B1 (ko) 박형 패키지 및 이를 이용한 멀티 패키지
JP4473668B2 (ja) 半導体装置およびその製造方法
JP4620366B2 (ja) 半導体装置、半導体素子の製造方法、および半導体装置の製造方法
JP2002373966A (ja) 半導体チップの実装構造体及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050927

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060619

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090714

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100714

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110714

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110714

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120714

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130714

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees