CN105097481A - 一种半导体器件的封装方法 - Google Patents
一种半导体器件的封装方法 Download PDFInfo
- Publication number
- CN105097481A CN105097481A CN201410166682.3A CN201410166682A CN105097481A CN 105097481 A CN105097481 A CN 105097481A CN 201410166682 A CN201410166682 A CN 201410166682A CN 105097481 A CN105097481 A CN 105097481A
- Authority
- CN
- China
- Prior art keywords
- wafer
- weld pad
- present
- soldered ball
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明提供一种半导体器件的封装方法,包括:提供晶圆,所述晶圆正面形成有焊垫;在所述晶圆正面覆盖保护膜;进行晶圆背部研磨工艺;去除所述保护膜;提供焊球,将所述焊球放置于所述焊垫之上。根据本发明的封装方法,可改善晶圆背面印刷层的均匀性,同时还可降低生产成本。
Description
技术领域
本发明涉及半导体制造工艺,尤其涉及一种半导体器件的封装方法。
背景技术
晶圆级芯片封装(WaferLevelChipScalePackaging,简称WLCSP),不同于传统的芯片封装方式(先切割再封测,而封装后至少增加原芯片20%的体积),此种最新技术是先在整片晶圆上进行封装和测试,然后才切割成一个个的IC颗粒,因此封装后的体积即等同IC裸晶的原尺寸。WLCSP的封装方式,一方面不仅明显地缩小了封装模块的尺寸,而且符合目前各类装置对于机体空间的高密度需求;另一方面在效能的表现上,更提升了数据传输的速度与稳定性。
图1A-1F示出了现有技术中晶圆进行WLCSP封装包括的步骤:首先,如图1A所示,提供晶圆100,所述晶圆100表面已经形成有凸块下金属化(UBM)结构101,提供焊球102,将焊球102对应设置于UBM层101之上。接着,如图1B所示,执行回流焊工艺步骤,熔融焊球102以使其与UBM结构电连接。接着,如图1C所示,在晶圆正面粘贴紫外(UV)膜103,以保护器件。接着,如图1D所示,进行晶圆背部研磨,将晶圆研磨到工艺要求的尺寸。接着,如图1E所示,采用紫外光照射以去除紫外膜和晶圆之间的粘性,去除紫外膜。接着,如图1F所示进行晶圆背部环氧树脂层104的涂覆和固化。
对于WLCSP产品,由于焊球尺寸的公差往往有±15μm,而终端客户需求的背面印刷层的公差仅为±5μm,焊球的公差影响了背面印刷层的均匀性,从而极大的影响了产品的合格率。同时由于晶圆表面焊球的存在,而球的高度高达300μm,所以在进行晶圆背部研磨时必须采用成本较高的UV膜对晶圆正面的器件进行保护,这给成本也带来了很大的挑战。这些问题的产生均由于晶圆已经完成正面的制程,从而造成了背面制程的不可控性及成本上升。
因此,为了解决上述技术问题,有必要提出一种新的封装方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题,本发明提出了一种半导体器件的封装方法,包括下列步骤:提供晶圆,所述晶圆正面形成有焊垫;在所述晶圆正面覆盖保护膜;进行晶圆背部研磨工艺;去除所述保护膜;提供焊球,将所述焊球放置于所述焊垫之上。
进一步,在将所述焊球放置于所述焊垫上之前还包括在所述晶圆背面覆盖环氧树脂层,并进行固化的步骤。
进一步,在将所述焊球放置于所述焊垫上之后还包括执行回流焊工艺的步骤。
进一步,所述保护膜选自紫外膜或者蓝膜。
进一步,所述焊垫为凸块下金属化结构。
综上所示,根据本发明的封装方法,可改善晶圆背面印刷层的均匀性,同时还可降低生产成本。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1A-图1F为现有技术中晶圆进行WLCSP封装包括的步骤相应结构的示意图;
图2A-图2F为本发明示例性实施例的方法依次实施的步骤所分别获得的结构的示意图;
图3为根据本发明示例性实施例的方法依次实施的步骤的流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明,将在下列的描述中提出详细的步骤,以便阐释本发明提出的本发明的制造工艺。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[示例性实施例]
下面将结合附图对本发明进行更详细的描述,其中标示了本发明的优选实施例,应该理解本领域技术人员可以进行修改在此描述的本发明,而仍然实现本发明的有利效果。
首先,如图2A所示,提供晶圆200,所述晶圆正面形成有焊垫201,在所述晶圆200正面覆盖保护膜202。
所述晶圆200是由半导体衬底和器件组成,半导体衬底的材料是单晶硅,也可以是绝缘体上的硅或者应力硅等其他衬底。所述器件是由若干个金属-氧化物-半导体场效应晶体管(MOSFETs)以及电容、电阻等其他器件通过合金互联形成的集成电路,也可以是其他集成电路领域内常见的半导体器件,例如双极器件或者功率器件等。
所述焊垫201为导电材料,使用PVD、CVD、溅射、电解电镀、无电极电镀工艺、或其它合适的金属沉积工艺在晶圆上形成焊垫201,作为一个实例,焊垫可为凸块下金属化(UBM)结构,可以是一层或多层的Ti、TiW、NiV、Cr、CrCu、Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料。作为一个实例,凸块下金属化(UBM)结构可由粘附层、阻挡层、和种子或润湿层的多层金属堆叠而成。UBM结构有助于防止焊球和多芯片半导体器件的集成电路之间的扩散,同时提供了低阻电连接。
在所述晶圆正面覆盖保护膜202,所述保护膜用于在晶圆背部研磨过程中对晶圆正面电路提供保护。所述保护膜选自紫外(UV)膜或者蓝膜,本实施例,优选蓝膜。因为UV膜的成本相对比较高,而在此采用胶层厚度较薄的蓝膜,即可满足后续制程中晶圆背部研磨工艺要求。蓝膜的贴覆采用现有技术,在此不做赘述。
接着,如图2B所示,进行晶圆背部研磨工艺。
根据封装尺寸要求,减薄晶圆厚度到芯片规定尺寸,本实施例中,采用机械研磨减薄所述晶圆厚度,由于与现有技术相同,在此不作赘述。
接着,如图2C所示,去除晶圆正面保护膜。
UV膜在紫外光照射下,失去粘性很容易剥离。而蓝膜的剥离需要使用去膜机配合滚轮和去膜胶带将蓝膜剥离。上述步骤采用现有技术,在此不做赘述。
接着,如图2D所示,在晶圆背面覆盖环氧树脂层203,并进行固化。
采用印刷工艺,将液态环氧树脂均匀涂覆于整个晶圆背面,之后进行固化步骤,利用紫外线照射或加热处理以硬化上述环氧树脂(epoxy)。
接着,如图2E所示,提供焊球204,将焊球204放置于焊垫201之上。
将选择好与焊垫相匹配的焊球204,对应放置于焊垫201之上,此过程称为植球,植球的方法可以为人工植球或者植球器植球,优选为植球器植球,以上过程为现有技术,在此不作赘述。值得一提的是,本发明仅以焊球为例进行一般性阐释,所以这里所提及的焊球并不局限于严格的球状焊锡,它还可以是其它形状的焊锡或金属凸块。
接着,如图2F所示,执行回流焊工艺步骤。
执行回流焊工艺步骤,熔融焊球204以使其与焊垫201电连接。作为一个实例,回流焊的温度范围为200℃~260℃。
根据本发明实施例把植球工艺后置,环氧树脂层印刷公差受UBM结构的影响,而UBM结构的公差仅±1um,从而避免球高的影响,可有效改善环氧树脂层的均匀性。另外,现有技术采用先植球后进行晶圆背部研磨的方式,所以必须采用胶层厚度较厚的UV膜来保护晶圆的正面。而本发明实施例把植球后置,在进行晶圆背部研磨时可以采用胶层厚度较薄的蓝膜,从而降低了膜的使用成本。
参照图3,其中示出了根据本发明示例性实施例的方法依次实施的步骤的流程图,用于简要示出整个制造工艺的流程。
在步骤301中,提供晶圆,所述晶圆正面形成有焊垫,在晶圆正面覆盖保护膜;
在步骤302中,进行晶圆背部研磨工艺;
在步骤303中,去除晶圆正面保护膜;
在步骤304中,在晶圆背面覆盖环氧树脂层,并进行固化;
在步骤305中,提供焊球,将焊球放置于焊垫之上;
在步骤306中,执行回流焊工艺步骤。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (5)
1.一种半导体器件的封装方法,包括:
提供晶圆,所述晶圆正面形成有焊垫;
在所述晶圆正面覆盖保护膜;
进行晶圆背部研磨工艺;
去除所述保护膜;
提供焊球,将所述焊球放置于所述焊垫之上。
2.如权利要求1所述的方法,其特征在于,在将所述焊球放置于所述焊垫上之前还包括在所述晶圆背面覆盖环氧树脂层,并进行固化的步骤。
3.如权利要求1所述的方法,其特征在于,在将所述焊球放置于所述焊垫上之后还包括执行回流焊工艺的步骤。
4.如权利要求1所述的方法,其特征在于,所述保护膜选自紫外膜或者蓝膜。
5.如权利要求1所述的方法,其特征在于,所述焊垫为凸块下金属化结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410166682.3A CN105097481A (zh) | 2014-04-24 | 2014-04-24 | 一种半导体器件的封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410166682.3A CN105097481A (zh) | 2014-04-24 | 2014-04-24 | 一种半导体器件的封装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105097481A true CN105097481A (zh) | 2015-11-25 |
Family
ID=54577646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410166682.3A Pending CN105097481A (zh) | 2014-04-24 | 2014-04-24 | 一种半导体器件的封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105097481A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110021548A (zh) * | 2019-04-03 | 2019-07-16 | 江苏纳沛斯半导体有限公司 | 一种减少芯片切割边缘崩边的工艺 |
CN111755342A (zh) * | 2020-06-18 | 2020-10-09 | 宁波芯健半导体有限公司 | 一种封装晶圆级芯片的方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59119747A (ja) * | 1982-12-25 | 1984-07-11 | Fujitsu Ltd | 半導体装置の製造方法 |
US6060373A (en) * | 1998-07-10 | 2000-05-09 | Citizen Watch Co., Ltd. | Method for manufacturing a flip chip semiconductor device |
CN1270416A (zh) * | 1999-04-08 | 2000-10-18 | 株式会社日立制作所 | 半导体器件的制造方法 |
JP2011159694A (ja) * | 2010-01-29 | 2011-08-18 | Hitachi Chem Co Ltd | 半導体装置の製造方法、それにより得られる半導体装置及びそれに用いるダイシングフィルム一体型チップ保護フィルム |
CN102194761A (zh) * | 2010-03-17 | 2011-09-21 | 台湾积体电路制造股份有限公司 | 无残留物晶片的制造方法 |
-
2014
- 2014-04-24 CN CN201410166682.3A patent/CN105097481A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59119747A (ja) * | 1982-12-25 | 1984-07-11 | Fujitsu Ltd | 半導体装置の製造方法 |
US6060373A (en) * | 1998-07-10 | 2000-05-09 | Citizen Watch Co., Ltd. | Method for manufacturing a flip chip semiconductor device |
CN1270416A (zh) * | 1999-04-08 | 2000-10-18 | 株式会社日立制作所 | 半导体器件的制造方法 |
JP2011159694A (ja) * | 2010-01-29 | 2011-08-18 | Hitachi Chem Co Ltd | 半導体装置の製造方法、それにより得られる半導体装置及びそれに用いるダイシングフィルム一体型チップ保護フィルム |
CN102194761A (zh) * | 2010-03-17 | 2011-09-21 | 台湾积体电路制造股份有限公司 | 无残留物晶片的制造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110021548A (zh) * | 2019-04-03 | 2019-07-16 | 江苏纳沛斯半导体有限公司 | 一种减少芯片切割边缘崩边的工艺 |
CN110021548B (zh) * | 2019-04-03 | 2020-09-11 | 江苏纳沛斯半导体有限公司 | 一种减少芯片切割边缘崩边的工艺 |
CN111755342A (zh) * | 2020-06-18 | 2020-10-09 | 宁波芯健半导体有限公司 | 一种封装晶圆级芯片的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI666740B (zh) | 晶片封裝方法及封裝結構 | |
CN103515260B (zh) | 封装内封装及其形成方法 | |
CN105206592B (zh) | 扇出型封装的结构和制作方法 | |
TWI689075B (zh) | 半導體裝置和在埋藏晶圓級晶片尺寸封裝中沿半導體晶粒之側邊和表面邊緣沉積囊封劑的方法 | |
US6518097B1 (en) | Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive | |
US7498240B2 (en) | Microfeature workpieces, carriers, and associated methods | |
CN103915353B (zh) | 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法 | |
TWI677034B (zh) | 單次式封裝 | |
CN102543772B (zh) | 结合晶片级不同尺寸半导体管芯的方法和半导体器件 | |
CN104253058B (zh) | 在扇出型wlcsp上堆叠半导体小片的方法及半导体装置 | |
TWI463581B (zh) | 半導體元件以及提供共同電壓匯流排與銲線可接合重新分配的方法 | |
CN107221517B (zh) | 一种包覆型芯片尺寸封装结构及其封装方法 | |
US10283376B2 (en) | Chip encapsulating method and chip encapsulating structure | |
TW201108355A (en) | Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package | |
TWI651783B (zh) | 形成嵌入式晶圓級晶片尺寸封裝的半導體裝置和方法 | |
TW201125073A (en) | Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate | |
CN105810590A (zh) | 声表面波滤波器晶圆键合封装工艺 | |
CN102683279A (zh) | 半导体器件和形成牺牲保护层以在单体化期间保护半导体管芯边缘的方法 | |
TW201203412A (en) | Semiconductor device and method of embedding bumps formed on semiconductor die into penetrable adhesive layer to reduce die shifting during encapsulation | |
TW201123287A (en) | Semiconductor device and method of forming protective material between semiconductor die stacked on semiconductor wafer to reduce defects during singulation | |
WO2019127337A1 (zh) | 一种半导体芯片的封装结构及其封装方法 | |
US20140151866A1 (en) | Packaged Semiconductor Device with Tensile Stress and Method of Making a Packaged Semiconductor Device with Tensile Stress | |
CN107481977A (zh) | 一种晶圆级扇出型封装结构及封装方法 | |
EP2669936B1 (en) | Discrete semiconductor device package and manufacturing method | |
CN105097481A (zh) | 一种半导体器件的封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151125 |
|
RJ01 | Rejection of invention patent application after publication |