JP2000019560A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JP2000019560A JP2000019560A JP19077498A JP19077498A JP2000019560A JP 2000019560 A JP2000019560 A JP 2000019560A JP 19077498 A JP19077498 A JP 19077498A JP 19077498 A JP19077498 A JP 19077498A JP 2000019560 A JP2000019560 A JP 2000019560A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- drain
- signal line
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に交差配置された複数の走査信号線および複数の
映像信号線で囲まれた画素領域毎に薄膜トランジスタを
形成した第１の基板と共通電極を形成した第２の基板で
液晶層を挟持してなる液晶表示素子の前記映像信号線に
駆動信号を供給する駆動ＩＣチップを接続した液晶表示
装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a first substrate having a thin film transistor formed for each pixel region surrounded by a plurality of scanning signal lines and a plurality of video signal lines arranged in an intersecting manner. The present invention relates to a liquid crystal display device in which a driving IC chip for supplying a driving signal to the video signal line of a liquid crystal display element having a liquid crystal layer sandwiched by a second substrate on which a common electrode is formed is connected.
【０００２】[0002]
【従来の技術】ノート型コンピユータやディスプレイモ
ニター用の高精細かつカラー表示が可能な表示装置とし
て液晶表示装置が広く採用されている。2. Description of the Related Art A liquid crystal display device has been widely used as a display device capable of high-definition and color display for a notebook computer or a display monitor.
【０００３】液晶表示装置には、各内面に互いに交差す
る如く形成された平行電極を形成した一対の基板で液晶
層を挟持した液晶パネルを用いた単純マトリクス型と、
一対の基板の一方に画素単位で選択するためのスイッチ
ング素子を有する液晶表示素子（以下、液晶パネルとも
言う）を用いたアクティブマトリクス型液晶表示装置と
が知られている。[0003] The liquid crystal display device includes a simple matrix type using a liquid crystal panel in which a liquid crystal layer is sandwiched between a pair of substrates on which parallel electrodes formed so as to cross each other are formed on each inner surface;
2. Description of the Related Art An active matrix type liquid crystal display device using a liquid crystal display element (hereinafter, also referred to as a liquid crystal panel) having a switching element for selecting a pixel in one of a pair of substrates is known.
【０００４】アクティブマトリクス型液晶表示装置は、
ツイステッドネマチック（ＴＮ）方式に代表されるよう
に、画素選択用の電極群が上下一対の基板のそれぞれに
形成した液晶パネルを用いた、所謂縦電界方式液晶表示
装置（一般に、ＴＮ方式アクティブマトリクス型液晶表
示装置と称する）と、画素選択用の電極群が上下一対の
基板の一方のみに形成されている液晶パネルを用いた、
所謂横電界方式液晶表示装置（一般に、ＩＰＳ方式液晶
表示装置と称する）とがある。An active matrix type liquid crystal display device is
A so-called vertical electric field type liquid crystal display device (generally, a TN type active matrix type) using a liquid crystal panel in which an electrode group for pixel selection is formed on a pair of upper and lower substrates as represented by a twisted nematic (TN) type. A liquid crystal panel in which an electrode group for pixel selection is formed only on one of a pair of upper and lower substrates,
There is a so-called in-plane switching mode liquid crystal display device (generally referred to as an IPS mode liquid crystal display device).
【０００５】前者のＴＮ方式アクティブマトリクス型液
晶表示装置を構成する液晶パネルは、一対（第１の基板
（下基板）と第２の基板（上基板）からなる２枚）の基
板内で液晶が９０°ねじれて配向されており、その液晶
パネルの上下基板の外面に吸収軸方向をクロスニコル配
置し、かつ入射側の吸収軸をラビング方向に平行または
直交させた２枚の偏光板を積層している。A liquid crystal panel constituting the former TN mode active matrix type liquid crystal display device has a structure in which liquid crystal is formed in a pair of substrates (a first substrate (lower substrate) and a second substrate (upper substrate)). The two polarizing plates are arranged so that the absorption axes are arranged in crossed Nicols on the outer surfaces of the upper and lower substrates of the liquid crystal panel and the absorption axes on the incident side are parallel or orthogonal to the rubbing direction. ing.
【０００６】このようなＴＮ方式アクティブマトリクス
型液晶表示装置は、電圧無印加時で入射光は入射側偏光
板で直線偏光となり、この直線偏光は液晶層のねじれに
沿って伝播し、出射側偏光板の透過軸が当該直線偏光の
方位角と一致している場合は直線偏光は全て出射して白
表示となる（所謂、ノーマリオープンモード）。In such a TN type active matrix type liquid crystal display device, when no voltage is applied, the incident light becomes linearly polarized light on the incident side polarizing plate, and this linearly polarized light propagates along the twist of the liquid crystal layer, and the outgoing side polarized light. When the transmission axis of the plate coincides with the azimuthal angle of the linearly polarized light, all the linearly polarized light is emitted and white display is performed (a so-called normally open mode).
【０００７】また、電圧印加時は、液晶層を構成する液
晶分子軸の平均的な配向方向を示す単位ベクトルの向き
（ダイレクター）は基板面と垂直な方向を向き、入射側
直線偏光の方位角は変わらないため出射側偏光板の吸収
軸と一致するため黒表示となる。（１９９１年、工業調
査会発行「液晶の基礎と応用」参照）。When a voltage is applied, the direction (director) of a unit vector indicating the average alignment direction of the liquid crystal molecular axes constituting the liquid crystal layer is oriented in a direction perpendicular to the substrate surface, and the azimuth of the incident side linearly polarized light. Since the angle does not change, it coincides with the absorption axis of the exit-side polarizing plate, so that black display is performed. (See "Basics and Applications of Liquid Crystals" published by the Industrial Research Council in 1991).
【０００８】上記した各種の液晶表示装置のフルカラー
化ではカラーフィルタ方式が主流である。これは、カラ
ー表示の１ドットに相当する画素を３分割し、それぞれ
の単位画素に３原色、例えば赤（Ｒ）、緑（Ｇ）、青
（Ｂ）の各々に相当するカラーフィルタを配置すること
により実現するものである。In the above-mentioned full-color liquid crystal display devices, a color filter system is mainly used. In this method, a pixel corresponding to one dot of color display is divided into three, and a color filter corresponding to each of three primary colors, for example, red (R), green (G), and blue (B) is arranged in each unit pixel. This is achieved by doing so.
【０００９】特に、ＴＮ方式アクティブマトリクス型液
晶表示装置は、層間絶縁膜を介して上層と下層に交差配
置された複数の走査信号線および複数の映像信号線で囲
まれた画素領域毎に薄膜トランジスタを形成した第１の
基板と共通電極を形成した第２の基板で液晶層を挟持し
てなる液晶表示素子と、所定の本数毎の走査信号線と接
続するごとく液晶表示素子の１辺に沿って設置した複数
の走査信号線駆動ＩＣチップと、映像信号線と層間絶縁
膜に形成した開口部を介して接続する如く形成された接
続用電極と、接続用電極を介して所定本数毎の映像信号
線と接続するごとく液晶表示素子の走査信号線駆動ＩＣ
チップの設置辺の隣接辺に沿って設置した複数の映像信
号線駆動ＩＣチップを具備している。In particular, a TN type active matrix type liquid crystal display device has a thin film transistor for each pixel region surrounded by a plurality of scanning signal lines and a plurality of video signal lines intersectingly arranged in an upper layer and a lower layer via an interlayer insulating film. A liquid crystal display element having a liquid crystal layer sandwiched between a formed first substrate and a second substrate on which a common electrode is formed, and along one side of the liquid crystal display element as connected to a predetermined number of scanning signal lines. A plurality of scanning signal line driving IC chips installed, connection electrodes formed so as to be connected to the video signal lines via openings formed in the interlayer insulating film, and a predetermined number of video signals through the connection electrodes Scan signal line drive IC for liquid crystal display element as if connected to line
A plurality of video signal line driving IC chips are provided along the side adjacent to the chip installation side.
【００１０】そして、この走査信号線駆動ＩＣチップや
映像信号線駆動ＩＣチップは、所謂ＴＣＰに搭載して液
晶表示素子に接続する方式と、液晶表示素子の一方の基
板に直接搭載した所謂ＦＣＡ方式とが知られている。本
発明は、上記した各種の液晶表示装置に適用できるもの
である。The scanning signal line driving IC chip and the video signal line driving IC chip are mounted on a so-called TCP and connected to a liquid crystal display element, or a so-called FCA method mounted directly on one substrate of the liquid crystal display element. And is known. The present invention is applicable to the various liquid crystal display devices described above.
【００１１】前記したように、ＴＮ方式アクティブマト
リクス型液晶表示装置（簡単のため、以降では単にアク
ティブマトリクス型液晶表示装置と称する）を構成する
液晶表示素子（液晶パネル）では、液晶層を介して互い
に対向配置したガラス等からなる２枚の透明絶縁基板の
一方の基板の液晶層側の面に、そのｘ方向に延在し、ｙ
方向に並設される走査信号線（以下、ゲート線と言う）
群と、このゲート線群と絶縁されてｙ方向に延在し、ｘ
方向に並設されるドレイン線（以下、映像信号線と言
う）群とが形成されている。As described above, in a liquid crystal display element (liquid crystal panel) constituting a TN type active matrix type liquid crystal display device (hereinafter simply referred to as an active matrix type liquid crystal display device for simplicity), a liquid crystal layer is interposed. One of two transparent insulating substrates made of glass or the like, which are arranged to face each other, extends in the x direction on the surface of the substrate on the liquid crystal layer side;
Scanning signal lines (hereinafter referred to as gate lines) arranged side by side
And a group extending in the y direction while being insulated from the gate line group.
And a group of drain lines (hereinafter, referred to as video signal lines) arranged side by side in the direction.
【００１２】これらのゲート線群とドレイン線群とで囲
まれた各領域がそれぞれ画素領域となり、この画素領域
にアクティブ素子（スイッチング素子）として例えば薄
膜トランジスタ（ＴＦＴ）と透明画素電極とが形成され
ている。Each region surrounded by the group of gate lines and the group of drain lines becomes a pixel region, and in this pixel region, for example, a thin film transistor (TFT) and a transparent pixel electrode are formed as active elements (switching elements). I have.
【００１３】ゲート線に走査信号が供給されることによ
り、薄膜トランジスタがオンされ、このオンされた薄膜
トランジスタを介してドレイン線からの映像信号が画素
電極に供給される。When the scanning signal is supplied to the gate line, the thin film transistor is turned on, and the video signal from the drain line is supplied to the pixel electrode via the turned on thin film transistor.
【００１４】なお、ソレイン線群の各ドレイン線は勿論
のこと、ゲート線群の各ゲート線においても、それぞれ
基板の周辺まで延在されて外部端子を構成し、この外部
端子にそれぞれ接続されて映像駆動回路、ゲート走査駆
動回路、すなわち、これらを構成する複数個の駆動ＩＣ
チップ（半導体集積回路、以下、単に駆動ＩＣまたはＩ
Ｃとも言う）が基板の周辺に外付けされるようになって
いる。つまり、これらの各駆動ＩＣを搭載したテープキ
ャリアパッケージ（ＴＣＰ）を基板の周辺に複数個外付
けする。It is to be noted that, in addition to the drain lines of the group of soleins, the gate lines of the group of gate lines also extend to the periphery of the substrate to form external terminals, and are connected to the external terminals. Video driving circuit, gate scanning driving circuit, that is, a plurality of driving ICs constituting them
Chip (semiconductor integrated circuit, hereinafter simply referred to as drive IC or I
C) is externally mounted around the substrate. In other words, a plurality of tape carrier packages (TCP) on which these drive ICs are mounted are externally provided around the substrate.
【００１５】[0015]
【発明が解決しようとする課題】図４３は従来の液晶表
示装置を構成する液晶表示素子のドレイン駆動ＩＣとド
レイン線の配置構造を模式的に説明する要部模式図であ
る。液晶表示素子のアクティブマトリクス基板ＳＵＢ１
には、複数のゲート配線（走査信号線）Ｇと、このゲー
ト配線Ｇと層間絶縁膜を介して交差する複数のドレイン
配線（映像信号線）Ｄが形成され、その交点に薄膜トラ
ンジスタＴＦＴ等のスィッチング素子（図示せず）が配
置され、薄膜トランジスタＴＦＴのソース電極には画素
電極が接続されている。FIG. 43 is a schematic diagram of a main part schematically illustrating the arrangement of a drain drive IC and a drain line of a liquid crystal display element constituting a conventional liquid crystal display device. Active matrix substrate SUB1 of liquid crystal display element
A plurality of gate wirings (scanning signal lines) G and a plurality of drain wirings (video signal lines) D intersecting the gate wirings G with an interlayer insulating film interposed therebetween. An element (not shown) is arranged, and a pixel electrode is connected to a source electrode of the thin film transistor TFT.
【００１６】ドレイン配線Ｄにはドレイン信号線駆動Ｉ
Ｃチップ（映像信号線駆動ＩＣチップ）ＩＣ（図では、
走査信号線駆動ＩＣチップの設置辺から最も遠い前記映
像信号線駆動ＩＣチップＩＣM のみ示す）がドレインド
ライバ部（ドレイン配線側プリント基板）に搭載され、
その出力端子ＴＭをドレイン線Ｄ（図では、Ｄ2339,Ｄ
2400のみ示す）の引出し配線ＤＴＭに接続して映像信号
を供給するように構成されている。そして、最も外側に
位置するドレイン線Ｄ2400の外側にはダミーのドレイン
線Ｄ2401が設けてあり、一端をカラーフィルタ基板（後
述するＳＵＢ２）に形成した共通電極に接続する共通端
子（コモン端子）Ｃｏｍに接続してある。The drain wiring D has a drain signal line drive I
C chip (video signal line driving IC chip) IC (in the figure,
Only shown farthest the video signal line driving IC chip IC M from the scanning signal line driving IC chip installation side) is mounted on the drain driver unit (drain wiring side printed circuit board),
The output terminal TM is connected to a drain line D (D 2339, D in the figure).
2400 ) (shown only in 2400 ) to supply a video signal. A dummy drain line D 2401 is provided outside the outermost drain line D 2400 , and a common terminal (common terminal) having one end connected to a common electrode formed on a color filter substrate (SUB 2 described later). Com.
【００１７】このダミーのドレイン線Ｄ2401は液晶表示
素子の表示領域端部におけるセルギャップを均一にする
機能を有する。ダミーのドレイン線Ｄ2401は共通端子Ｃ
ｏｍに印加される一定電位に保持されている。The dummy drain line D 2401 has a function of making the cell gap uniform at the end of the display area of the liquid crystal display element. Dummy drain line D 2401 is common terminal C
om is kept at a constant potential.
【００１８】ドレイン線Ｄとゲート線の交点に形成され
る画素は両脇に位置するドレイン線との結合容量の影響
を受ける。ドレイン線は映像信号により常に電位が変動
するが、外側のドレイン線Ｄ2400は図の右側のダミーの
ドレイン線Ｄ2401が一定の電位に固定されているため
に、この外側のドレイン線Ｄ2400につながる画素の上記
結合容量の受け方が他のドレイン線と異なってしまう。The pixel formed at the intersection of the drain line D and the gate line is affected by the coupling capacitance with the drain lines located on both sides. While the drain line is always varies the potential on the image signal, for the outside of the drain line D 2400 is the right dummy drain line D 2401 of Figure is fixed to a constant potential, to the outer drain lines D 2400 The connection pixel receives the coupling capacitance differently from the other drain lines.
【００１９】そのため、ドレイン線Ｄ2400につながる画
素の輝度が他のドレイン線につながる画素と比べて明る
さが異なってしまうという問題があった。Therefore, there is a problem that the brightness of the pixel connected to the drain line D 2400 is different from that of the pixels connected to other drain lines.
【００２０】本発明の目的は、上記従来技術の問題を解
消し、ダミーのドレイン線に隣接するドレイン線につな
がる画素が当該ダミーのドレイン線との間の容量の影響
が他のドレイン線につながる画素への容量の影響と異な
ることに起因する輝度変化を防止して高画質を図った液
晶表示装置を提供することにある。An object of the present invention is to solve the above-mentioned problem of the prior art, and the effect of capacitance between a pixel connected to a drain line adjacent to a dummy drain line and the dummy drain line is connected to another drain line. An object of the present invention is to provide a liquid crystal display device which achieves high image quality by preventing a luminance change caused by a difference from a capacitance effect on a pixel.
【００２１】[0021]
【課題を解決するための手段】上記目的を達成するた
め、本発明は、層間絶縁膜を介して上層と下層に交差配
置された複数の走査信号線および複数の映像信号線で囲
まれた画素領域毎に薄膜トランジスタを形成した第１の
基板（アクティブマトリクス基板）と共通電極を形成し
た第２の基板（カラーフィルタ基板）で液晶層を挟持し
てなる液晶表示素子と、所定の本数毎の走査信号線（ゲ
ート線）と接続するごとく液晶表示素子の１辺に沿って
設置した複数の走査信号線駆動ＩＣチップ（ゲートドラ
イバ）と、映像信号線（ドレイン線）と層間絶縁膜に形
成した開口部を介して接続する如く形成された接続用電
極と、接続用電極を介して所定本数毎の映像信号線と接
続するごとく液晶表示素子の上記走査信号線駆動ＩＣチ
ップの設置辺の隣接辺に沿って設置した複数の映像信号
線駆動ＩＣチップ（ドレインドライバ）を具備した液晶
表示装置における上記走査信号線駆動ＩＣチップの設置
辺から最も遠い映像信号線駆動ＩＣチップの最外側の映
像信号線の外側に設置したダミーの映像信号線（ドレイ
ン線）を走査信号線駆動ＩＣチップの設置辺側の２つ隣
の映像信号線（ドレイン線）に接続した。In order to achieve the above object, the present invention relates to a pixel surrounded by a plurality of scanning signal lines and a plurality of video signal lines intersecting an upper layer and a lower layer via an interlayer insulating film. A liquid crystal display element in which a liquid crystal layer is sandwiched between a first substrate (active matrix substrate) in which a thin film transistor is formed in each region and a second substrate (color filter substrate) in which a common electrode is formed; A plurality of scanning signal line driving IC chips (gate drivers) installed along one side of the liquid crystal display element so as to be connected to signal lines (gate lines), and openings formed in video signal lines (drain lines) and an interlayer insulating film. A connection electrode formed so as to be connected via the unit, and an adjacent side of the installation side of the scanning signal line drive IC chip of the liquid crystal display element as connected to a predetermined number of video signal lines via the connection electrode. The outermost video signal line of the video signal line driving IC chip furthest from the side where the scanning signal line driving IC chip is installed in a liquid crystal display device having a plurality of video signal line driving IC chips (drain drivers) installed along A dummy video signal line (drain line) provided outside of the device was connected to two adjacent video signal lines (drain lines) on the installation side of the scanning signal line driving IC chip.
【００２２】このように構成したことで、走査信号線駆
動ＩＣチップの設置辺から最も遠い映像信号線駆動ＩＣ
チップの外側の映像信号線（ドレイン線）は、走査信号
線駆動ＩＣチップの設置辺側の直ぐ隣りに隣接する映像
信号線とさら走査信号線駆動ＩＣチップの設置辺側の２
つ隣りの電位に接続したダミーの映像信号線との容量で
影響されることになり、映像信号線との容量の影響が他
の映像信号線と同様となる。その結果、前記したような
輝度の変化が生じない。With this configuration, the video signal line driving IC farthest from the side where the scanning signal line driving IC chip is installed is provided.
The video signal lines (drain lines) outside the chip are the video signal lines immediately adjacent to the installation side of the scanning signal line driving IC chip and the video signal lines adjacent to the installation side of the scanning signal line driving IC chip.
This is affected by the capacitance with the dummy video signal line connected to the next potential, and the effect of the capacitance with the video signal line is the same as other video signal lines. As a result, the above-described change in luminance does not occur.
【００２３】なお、本発明は、ＴＣＰを用いた液晶表示
装置に限らずＦＣＡ方式の液晶表示装置にも同様に適用
できる。The present invention is applicable not only to a liquid crystal display device using TCP but also to a liquid crystal display device of FCA system.
【００２４】[0024]
【発明の実施の形態】以下、本発明の実施の形態につ
き、実施例を参照して詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to examples.
【００２５】図１は本発明による液晶表示装置を構成す
る液晶表示素子のドレイン駆動ＩＣとドレイン線の配置
構造を模式的に説明する要部模式図である。前記図４３
で説明したように、液晶表示素子のアクティブマトリク
ス基板ＳＵＢ１には、複数のゲート配線（走査信号線）
Ｇと、このゲート配線Ｇと層間絶縁膜を介して交差する
複数のドレイン配線（映像信号線）Ｄが形成され、その
交点に薄膜トランジスタＴＦＴ等のスィッチング素子
（図示せず）が配置され、薄膜トランジスタＴＦＴのソ
ース電極には画素電極が接続されている。FIG. 1 is a schematic view of a main part for schematically explaining the arrangement of a drain drive IC and a drain line of a liquid crystal display element constituting a liquid crystal display device according to the present invention. FIG. 43
As described above, the active matrix substrate SUB1 of the liquid crystal display element includes a plurality of gate lines (scan signal lines).
G, a plurality of drain wirings (video signal lines) D intersecting the gate wiring G with an interlayer insulating film interposed therebetween, and a switching element (not shown) such as a thin film transistor TFT is disposed at the intersection thereof. Is connected to a pixel electrode.
【００２６】そして、ドレイン配線Ｄにはドレイン信号
線駆動ＩＣチップ（映像信号線駆動ＩＣチップ）ＩＣ
（図では、走査信号線駆動ＩＣチップの設置辺から最も
遠い前記映像信号線駆動ＩＣチップＩＣM のみ示す）が
ドレインドライバ部（ドレイン配線側プリント基板）に
搭載され、その出力端子ＴＭをドレイン線Ｄ（図では、
Ｄ2339, Ｄ2400のみ示す）の引出し配線ＤＴＭに接続し
て映像信号を供給するように構成されている。そして、
最も外側に位置するドレイン線Ｄ2400の外側にはダミー
のドレイン線Ｄ2401が設けてある。A drain signal line driving IC chip (video signal line driving IC chip) IC is provided on the drain wiring D.
(In the figure shows only the farthest the video signal line driving IC chip IC M from the scanning signal line driving IC chip installation side) is mounted on the drain driver unit (drain wiring side printed circuit board), the drain line and the output terminal TM D (in the figure,
(Only D2339 and D2400 are shown) and are connected to an extraction wiring DTM to supply a video signal. And
A dummy drain line D 2401 is provided outside the outermost drain line D 2400 .
【００２７】本実施例では、このダミーのドレイン線Ｄ
2401を共通端子（コモン端子）Ｃｏｍから切り離すと共
に、ドレイン線Ｄ2400に関して反対側に位置するドレイ
ン線Ｄ2339、すなわち走査信号線駆動ＩＣチップの設置
辺側の２つ隣の映像信号線に接続した。したがって、こ
のダミーのドレイン線Ｄ2401はドレイン線Ｄ2339に印加
される映像信号で電位が変化する。In this embodiment, the dummy drain line D
2401 was cut off from the common terminal (Common terminal) Com, and connected to the drain line D 2339 located on the opposite side with respect to the drain line D 2400 , that is, the two adjacent video signal lines on the installation side of the scanning signal line driving IC chip. . Therefore, the potential of the dummy drain line D 2401 changes according to the video signal applied to the drain line D 2339 .
【００２８】この構成により、ドレイン線Ｄ2400も他の
ドレイン線と同様に両隣りに映像信号で電位が変化する
電極（ドレイン線Ｄ2339）で挟まれることになり、他の
ドレインと同様の容量の影響を受けるので、従来技術の
ような輝度変化は生じない。次に、上記実施例を適用し
た液晶表示装置の具体例につき、詳細に説明する。な
お、以下で説明する図面において同一機能を有するもの
は同一符号を付し、その繰り返しの説明は省略する。With this configuration, the drain line D 2400 is sandwiched between the electrodes (drain line D 2339 ) whose potential changes according to the video signal on both sides similarly to the other drain lines, and has the same capacitance as the other drains. , The luminance does not change as in the prior art. Next, a specific example of a liquid crystal display device to which the above embodiment is applied will be described in detail. In the drawings described below, components having the same functions are denoted by the same reference numerals, and the description thereof will not be repeated.
【００２９】図２と図３は本発明による液晶表示装置の
一構成例の全体を説明する展開斜視図であり、図２は液
晶表示装置の筐体を構成する上側ケースで液晶表示素子
を覆う以前の状態を示す展開斜視図、図３は図２に示し
た上側ケースと液晶表示素子の下面に積層する照明光源
（バックライト）および各種の光学フィルムを下側ケー
スに収納して上側ケースと固定する以前の状態を示す展
開斜視図である。FIGS. 2 and 3 are exploded perspective views for explaining an entire configuration example of the liquid crystal display device according to the present invention. FIG. 2 covers the liquid crystal display element with an upper case constituting a housing of the liquid crystal display device. FIG. 3 is an exploded perspective view showing a previous state, and FIG. 3 is a diagram illustrating an upper case and an upper case in which an illumination light source (backlight) and various optical films laminated on the lower surface of the upper case and the liquid crystal display element shown in FIG. FIG. 4 is a developed perspective view showing a state before fixing.
【００３０】図２と図３において、ＳＨＤは上ケース
（シールドケース）、ＰＮＬは液晶表示素子、ＳＰＣ
（ＳＰＣ１〜ＳＰＣ２）は絶縁スペーサ、ＳＣＰ−Ｐは
スペーサＳＰＣの突起（上ケースＳＨＤに開けた開口に
嵌入してある）、ＢＡＴは両面粘着テープ、ＦＰＣ１，
ＦＰＣ２は多層フレキシブル基板（ＦＰＣ１はゲート側
フレキシブルプリント基板：以下単にゲート側基板斗も
言う。ＦＰＣ２はドレイン側フレキシブルプリント基
板：以下単にゲート側基板とも言う）、ＰＣＢはインタ
ーフェイス基板（インターフェース回路基板またはイン
ターフェースプリント基板とも言う）、ＳＰＳは拡散シ
ート、ＰＲＳはプリズムシート、ＧＬＢは導光体、ＲＦ
Ｓは反射板、Ｇはゴムクッション、ＭＣＡは下側ケース
（モールドフレーム）、ＬＰは冷陰極蛍光管（ＣＦ
Ｌ）、ＬＳは光源反射板、ＬＰＣＨは冷陰極蛍光管のケ
ーブルホルダである。In FIGS. 2 and 3, SHD is an upper case (shield case), PNL is a liquid crystal display element, SPC
(SPC1 to SPC2) are insulating spacers, SCP-P is a protrusion of the spacer SPC (fitted into an opening formed in the upper case SHD), BAT is a double-sided adhesive tape, FPC1,
FPC2 is a multilayer flexible substrate (FPC1 is a gate-side flexible printed circuit board; hereinafter, also simply referred to as a gate-side circuit board; FPC2 is a drain-side flexible printed circuit board; hereinafter, also simply referred to as a gate-side board); PCB is an interface board (interface circuit board or interface) SPS is a diffusion sheet, PRS is a prism sheet, GLB is a light guide, RF
S is a reflection plate, G is a rubber cushion, MCA is a lower case (mold frame), LP is a cold cathode fluorescent tube (CF
L) and LS are light source reflectors, and LPCH is a cable holder for a cold cathode fluorescent tube.
【００３１】図２の（ａ）に示したシールドケースＳＨ
Ｄは、１枚の金属板をプレス加工技術で打抜きと折り曲
げ加工により作製される。ＷＤは液晶表示素子ＰＮＬを
視野に露出する開口である。液晶表示素子ＰＮＬは２枚
の基板の間に液晶層を挟持し、その下基板（アクティブ
マトリクス基板）には交叉配置された複数のゲート線と
ドレイン線、およびゲート線とドレイン線の交差点に薄
膜トランジスタＴＦＴが配置され、この薄膜トランジス
タＴＦＴで駆動される画素電極で一画素が構成される。The shield case SH shown in FIG.
D is made by stamping and bending a single metal plate by a press working technique. WD is an opening that exposes the liquid crystal display element PNL to the field of view. The liquid crystal display element PNL has a liquid crystal layer sandwiched between two substrates, and a lower substrate (active matrix substrate) has a plurality of gate lines and drain lines arranged crosswise and a thin film transistor at an intersection of the gate lines and the drain lines. A TFT is arranged, and one pixel is constituted by a pixel electrode driven by the thin film transistor TFT.
【００３２】ゲート駆動用の駆動ＩＣ（ゲートドライバ
ＩＣチップ）は液晶表示素子ＰＮＬのインターフェース
基板ＰＣＢ側の下基板縁に実装され、フレキシブル基板
ＦＣＰ１によりゲート線駆動用の駆動ＩＣ（ゲートドラ
イバＩＣチップ：走査信号線駆動ＩＣチップ）に駆動信
号を供給する。またインターフェース基板を設置した辺
に隣接する辺にの下基板にはドレイン線駆動用の駆動Ｉ
Ｃ（ドレインドライバＩＣチップ：ドレイン線駆動ＩＣ
チップ）が実装され、フレキシブル基板ＦＣＰ２により
ドレイン駆動用の駆動ＩＣ（ドレインドライバＩＣチッ
プ）に駆動信号が供給される。A driving IC (gate driver IC chip) for driving the gate is mounted on the lower substrate edge of the interface substrate PCB of the liquid crystal display element PNL, and a driving IC (gate driver IC chip: A driving signal is supplied to the scanning signal line driving IC chip. A drive substrate for driving a drain line is provided on a lower substrate adjacent to the side where the interface substrate is installed.
C (Drain driver IC chip: Drain line drive IC
Chip) is mounted, and a driving signal is supplied to a driving IC (drain driver IC chip) for drain driving by the flexible substrate FCP2.
【００３３】上記した各駆動ＩＣとフレキシブル基板Ｆ
ＣＰ１とＦＣＰ２およびインターフェース基板ＰＣＢを
実装した液晶表示素子を以下周辺回路実装液晶表示素子
ＡＳＢと称する。Each of the above-described drive ICs and the flexible substrate F
The liquid crystal display device on which the CP1, the FCP2, and the interface substrate PCB are mounted is hereinafter referred to as a peripheral circuit mounted liquid crystal display device ASB.
【００３４】下側ケースＭＣＡの内周にはゴムクッショ
ンＧＣを介して導光体ＧＬＢが設置される。導光体ＧＬ
Ｂの背面には反射板ＲＦＳが積層されている。この導光
体ＧＬＢの上面には２枚のプリズムシートＰＲＳ（ＰＲ
Ｓ１，ＰＲＳ２）と拡散シートＳＰＳが積層され、その
上に図３に示した周辺回路実装液晶表示素子ＡＳＢを載
置し、上側ケースＳＨＤを被せ、上側ケースＳＨＤの周
縁に形成した固定爪ＮＬと下側ケースＭＣＡに形成した
固定用凹部を嵌合させて固定し、液晶表示装置（液晶表
示モジュールとも言う）を組み立てる。A light guide GLB is provided on the inner periphery of the lower case MCA via a rubber cushion GC. Light guide GL
A reflector RFS is laminated on the back surface of B. On the upper surface of the light guide GLB, two prism sheets PRS (PR
S1, PRS2) and the diffusion sheet SPS are laminated, and the peripheral circuit-mounted liquid crystal display element ASB shown in FIG. 3 is mounted thereon, the upper case SHD is covered, and the fixed claws NL formed on the periphery of the upper case SHD are formed. A fixing recess formed in the lower case MCA is fitted and fixed, and a liquid crystal display device (also called a liquid crystal display module) is assembled.
【００３５】次に、図４以下を参照して、本発明による
液晶表示装置の構成例をさらに詳細に説明する。なお、
各図の構成に若干の相違がある場合があるが、これは本
発明が複数のタイプの液晶表示装置に適用可能であるこ
とを意味するものと解されたい。Next, an example of the configuration of the liquid crystal display device according to the present invention will be described in more detail with reference to FIG. In addition,
Although there may be slight differences in the configuration of each drawing, it should be understood that this means that the present invention is applicable to a plurality of types of liquid crystal display devices.
【００３６】図４は液晶表示装置（液晶表示モジュー
ル）の組立て完成図であり、液晶表示素子ＰＮＬの表面
側（すなわち、液晶表示素子ＰＮＬ側）から見た正面図
と各側面図である。図５は図４の液晶表示モジュールを
裏面とその側面に実装されるインターフェイス基板の説
明図である。FIG. 4 is a completed assembly view of the liquid crystal display device (liquid crystal display module), and is a front view and side views of the liquid crystal display element PNL viewed from the front side (ie, the liquid crystal display element PNL side). FIG. 5 is an explanatory diagram of an interface substrate on which the liquid crystal display module of FIG. 4 is mounted on the back surface and the side surface thereof.
【００３７】液晶表示モジュールＭＤＬは下側ケース
（モールドフレーム）ＭＣＡと上側ケース（シールドフ
レームＳＨＤ）の２種類の収納・保持部材を有する。Ｈ
ＬＤは当該モジュールＭＤＬを表示部としてパソコン、
ワープロ等の情報処理装置に実装するために設けた４個
の取り付け穴である。モールドケースＭＣＡの取り付け
穴ＭＨ（図１７に拡大して示す）に一致する位置にシー
ルドフレームＳＨＤの取り付け穴ＨＬＤが形成されてお
り（図４、図８）、両者の取り付け穴にねじ等を通して
情報処理装置に固定し、実装する。当該モジュールＭＤ
Ｌでは、バックライト用のインバータをＭＩ部分（図
８）に配置し、接続コネクタＬＣＴ、ランプケーブルＬ
ＰＣを介してバックライトＢＬに電源を供給する。The liquid crystal display module MDL has two types of storage / holding members, a lower case (mold frame) MCA and an upper case (shield frame SHD). H
LD is a personal computer with the module MDL as a display unit,
These are four mounting holes provided for mounting on an information processing device such as a word processor. A mounting hole HLD of the shield frame SHD is formed at a position corresponding to the mounting hole MH (shown enlarged in FIG. 17) of the mold case MCA (FIGS. 4 and 8). It is fixed to the processing device and mounted. The module MD
In L, the inverter for backlight is arranged in the MI portion (FIG. 8), and the connector LCT and the lamp cable L
Power is supplied to the backlight BL via the PC.
【００３８】本体コンピュータ（ホスト）からの信号お
よび必要な電源は、当該モジュールの裏面に位置するイ
ンターフェイス基板のインターフェイスコネクタＣＴ１
を介して液晶表示モジュールＭＤＬのコントローラ部お
よび電源部に供給する。Signals from the main computer (host) and necessary power are supplied to the interface connector CT1 on the interface board located on the back of the module.
To the controller section and the power supply section of the liquid crystal display module MDL via the.
【００３９】図５の（ｂ）はインターフェイス基板ＰＣ
Ｂの構成例の説明図である。このインターフェイス基板
ＰＣＢには本体コンピュータからの信号および必要な電
源を受けるコネクタＣＴ１、本体コンピュータから受信
したシリアルの低電圧差動信号をもとのパラレルの信号
に変換するための低電圧差動受信回路チップＬＶＤＳ、
コントロール回路チップＴＣＯＮ、各種の直流電圧を生
成するデジタル／デジタル変換回路チップＤＤ、および
後述するゲート側フレキシブル基板ＦＰＣ１とドレイン
側フレキシブル基板ＦＰＣ２との接続用コネクタＣＴ
３，ＣＴ２が搭載されている。FIG. 5B shows an interface board PC.
FIG. 4 is an explanatory diagram of a configuration example of B. The interface board PCB has a connector CT1 for receiving a signal from the main computer and a necessary power supply, and a low-voltage differential receiving circuit for converting a serial low-voltage differential signal received from the main computer into an original parallel signal. Chip LVDS,
A control circuit chip TCON, a digital / digital conversion circuit chip DD for generating various DC voltages, and a connector CT for connecting a gate-side flexible board FPC1 and a drain-side flexible board FPC2, which will be described later.
3 and CT2.
【００４０】図６はゲート側フレキシブル基板ＦＰＣ１
とドレイン側フレキシブル基板ＦＰＣ２の配置を説明す
る要部平面図である。液晶表示素子ＰＮＬのインターフ
ェイス基板側上面にはゲート駆動用の駆動ＩＣが搭載さ
れており、この駆動ＩＣに接続するゲート側フレキシブ
ル基板ＦＰＣ１が配置される。フレキシブル基板ＦＰＣ
１に隣接した液晶表示素子ＰＮＬの下辺にはドレイン駆
動用の駆動ＩＣが搭載され、この駆動ＩＣに接続するフ
レキシブル基板ＦＰＣ２が配置されている。この駆動Ｉ
Ｃ（ドレイン線駆動ＩＣチップ）ＩＣのうち、同図の下
基板ＳＵＢ１下辺で最右側に図１で説明したＩＣM が位
置する。FIG. 6 shows a gate-side flexible substrate FPC1.
FIG. 9 is a plan view of relevant parts for explaining the arrangement of the drain-side flexible substrate FPC2. A driving IC for driving a gate is mounted on the upper surface of the liquid crystal display element PNL on the interface substrate side, and a gate-side flexible substrate FPC1 connected to the driving IC is arranged. Flexible board FPC
A drive IC for driving the drain is mounted on the lower side of the liquid crystal display element PNL adjacent to 1, and a flexible substrate FPC2 connected to the drive IC is arranged. This drive I
Of the C (drain line driving IC chip) ICs, the IC M described in FIG. 1 is located on the lower right side of the lower substrate SUB1 in FIG.
【００４１】フレキシブル基板ＦＰＣ２のゲート側フレ
キシブル基板ＦＰＣ１側の端部には突部ＪＮ４が形成さ
れ、この先端にインターフェイス基板ＰＣＢのコネクタ
ＣＴ２と接続するためのコネクタ（フラットコネクタ）
ＣＴ４が設けられており、フレキシブル基板ＦＰＣ２を
液晶表示素子ＰＮＬの裏面に折り曲げて上記コネクタＣ
Ｔ４をインターフェイス基板のコネクタＣＴ２に接続す
る。A protrusion JN4 is formed at the end of the flexible board FPC2 on the side of the gate-side flexible board FPC1, and a connector (flat connector) for connecting with the connector CT2 of the interface board PCB at this tip.
CT4 is provided, and the flexible substrate FPC2 is bent on the back surface of the liquid crystal display element PNL to connect the connector C
T4 is connected to connector CT2 of the interface board.
【００４２】この実施例により、インターフェイス基板
ＰＣＢとドレイン側のフレキシブル基板ＦＰＣ２の接続
部は当該フレキシブル基板ＦＰＣ２と略同一面となる。
従って、従来技術で説明したようなドレイン側のフレキ
シブル基板ＦＰＣ２の重ね合いが無くなり、液晶表示装
置全体の厚みがこの分低減され、薄型化が促進できる。According to this embodiment, the connection portion between the interface substrate PCB and the flexible substrate FPC2 on the drain side is substantially flush with the flexible substrate FPC2.
Therefore, the overlapping of the drain-side flexible substrate FPC2 as described in the related art is eliminated, and the overall thickness of the liquid crystal display device is reduced by that much, and thinning can be promoted.
【００４３】図７は本発明による液晶表示装置の他例の
全体構成を説明する展開斜視図である。全体としては前
記の液晶表示装置と同様であるが、改めて説明すると、
ＳＨＤは上ケース（シールドケース）、ＷＤは表示窓
（以下、単に窓とも言う）、ＳＰＣ（ＳＰＣ１〜ＳＰＣ
４）は絶縁スペーサ、ＦＰＣ１，ＦＰＣ２は折り曲げら
れた多層フレキシブル回路基板（ＦＰＣ１はゲート側回
路基板、ＦＰＣ２はドレイン側回路基板）、ＰＣＢはイ
ンターフェイス回路基板、ＡＳＢはアセンブルされた駆
動回路基板付き液晶表示素子、ＰＮＬは重ね合わせた２
枚の透明絶縁基板の一方の基板上に駆動用ＩＣを搭載し
た液晶表示素子、ＰＲＳはプリズムシート（２枚）、Ｓ
ＰＳは拡散シート、ＧＬＢは導光体、ＲＦＳは反射シー
ト、ＭＣＡは一体成形により形成された下側ケース（以
下、モールドケースとも言う）、ＬＰは線状光源（冷陰
極蛍光管）、ＬＰＣ１，ＬＰＣ２はランプケーブル、Ｌ
ＣＴはインバータ用の接続コネクタ、ＧＢは冷陰極蛍光
管を指示するゴムブッシュであり、図示した上下配置関
係で積み重ねられて、上ケースＳＨＤと下側ケースＭＣ
Ａにより固定され、液晶表示装置（液晶表示モジュー
ル）ＭＤＬが組立てられる。その他の構成の詳細は下記
で説明する。FIG. 7 is an exploded perspective view for explaining the overall structure of another example of the liquid crystal display device according to the present invention. As a whole, it is the same as the liquid crystal display device described above.
SHD is an upper case (shield case), WD is a display window (hereinafter simply referred to as a window), SPC (SPC1 to SPC).
4) is an insulating spacer, FPC1 and FPC2 are bent multilayer flexible circuit boards (FPC1 is a gate side circuit board, FPC2 is a drain side circuit board), PCB is an interface circuit board, and ASB is an assembled liquid crystal display with a drive circuit board. Element and PNL are superimposed 2
A liquid crystal display element having a driving IC mounted on one of two transparent insulating substrates, PRS is a prism sheet (two sheets), S
PS is a diffusion sheet, GLB is a light guide, RFS is a reflection sheet, MCA is a lower case (hereinafter also referred to as a mold case) formed by integral molding, LP is a linear light source (cold cathode fluorescent tube), LPC1, LPC2 is a lamp cable, L
CT is a connection connector for an inverter, GB is a rubber bush for indicating a cold cathode fluorescent tube, and is stacked in the vertical arrangement shown in the drawing to form an upper case SHD and a lower case MC.
A, and the liquid crystal display device (liquid crystal display module) MDL is assembled. Details of other configurations will be described below.
【００４４】図８は液晶表示モジュールの組立て完成図
であり、液晶表示素子ＰＮＬの表面側（すなわち、上
側、表示側）から見た正面図、前側面図、右側面図、左
側面図である。FIG. 8 is an assembled view of the liquid crystal display module, which is a front view, a front side view, a right side view, and a left side view of the liquid crystal display element PNL viewed from the front side (ie, the upper side, the display side). .
【００４５】図９は液晶表示モジュールの組立て完成図
であり、液晶表示素子ＰＮＬの裏面側（すなわち、下
側）から見た裏面図である。FIG. 9 is an assembled view of the liquid crystal display module, and is a rear view of the liquid crystal display element PNL viewed from the rear side (that is, from below).
【００４６】液晶表示モジュールＭＤＬはモールドケー
スＭＣＡとシールドケースＳＨＤの２種類の収納・保持
部材を有する。ＨＤＬは当該モジュールＭＤＬを表示部
としてパソコン、ワープロ等の情報処理装置に実装する
ために設けた４個の取り付け穴である。モールドケース
ＭＣＡの取り付け穴ＭＨ（後述の図１６、図１７）に一
致する位置にシールドケースＳＨＤの取り付け穴ＨＬＤ
が形成されており（図７参照）、両者の取り付け穴にね
じ等を通して情報処理装置に固定、実装する。当該モジ
ュールＭＤＬでは、バックライト用のインバータをＭＩ
部分に配置し、接続コネクタＬＣＴ、ランプケーブルＬ
ＰＣを介してバックライトＢＬに電源を供給する。The liquid crystal display module MDL has two types of storage / holding members: a mold case MCA and a shield case SHD. The HDL is four mounting holes provided for mounting the module MDL as a display unit on an information processing device such as a personal computer or a word processor. At the position corresponding to the mounting hole MH of the mold case MCA (FIGS. 16 and 17 described later), the mounting hole HLD of the shield case SHD is provided.
Are formed (see FIG. 7), and fixed to and mounted on the information processing apparatus through screws and the like in both mounting holes. In the module MDL, the inverter for backlight is set to MI.
Connector LCT, lamp cable L
Power is supplied to the backlight BL via the PC.
【００４７】本体コンピュータ（ホスト）からの信号お
よび必要な電源は、当該モジュールの裏面に位置するイ
ンターフェイスコネクタＣＴ１を介して液晶表示モジュ
ールＭＤＬのコントローラ部および電源部に供給する。
ここで、図番は飛ぶが、液晶表示装置の外部回路構成に
ついて説明しておく。Signals from the main computer (host) and necessary power are supplied to the controller and power supply of the liquid crystal display module MDL via the interface connector CT1 located on the back of the module.
Here, although the figure numbers are skipped, the external circuit configuration of the liquid crystal display device will be described.
【００４８】図３５は図７に示した液晶表示モジュール
のＴＦＴ液晶表示素子とその外周部に配置された回路を
示すブロック図である。図示していないが、本構成例で
は、ドレインドライバＩＣ1 〜ＩＣM は液晶表示素子の
一方の基板ＳＵＢ１上に形成されたドレイン側引き出し
線ＤＴＭおよびゲート側引き出し線ＧＴＭと異方性導電
膜あるいは紫外線硬化樹脂でＴＣＰを介してあるいはＳ
ＵＢ１上に直接搭載されている。FIG. 35 is a block diagram showing a TFT liquid crystal display element of the liquid crystal display module shown in FIG. 7 and circuits arranged on the outer periphery thereof. Although not shown, in this configuration example, the drain drivers IC 1 to IC M are connected to the drain-side lead line DTM and the gate-side lead line GTM formed on one substrate SUB1 of the liquid crystal display element and the anisotropic conductive film or UV curing resin via TCP or S
Mounted directly on UB1.
【００４９】この構成例では、ＳＶＧＡ仕様である８０
０×３×６００の有効ドットに対応してドレインドライ
バＩＣをＭ個、ゲートドライバＩＣをＮ個実装している
が、これはあくまで例にすぎない。なお、液晶表示素子
の下側にはドレインドライバ部１０３が配置され、左側
面部にはゲートドライバ部１０４、同じ左側面部にはコ
ントローラ部１０１、電源部１０２が配置される。コン
トローラ部１０１および電源部１０２、ドレンドライバ
部１０３、ゲートドライバ部１０４は、それぞれ電気的
接続手段ＪＮ１，ＪＮ２により相互接続させている。ま
た、コントローラ部１０１および電源部１０２はゲート
ドライバ部１０４の裏面に配置されている。In this configuration example, the SVGA 80
Although M drain driver ICs and N gate driver ICs are mounted in correspondence with 0 × 3 × 600 effective dots, this is merely an example. The drain driver section 103 is disposed below the liquid crystal display element, the gate driver section 104 is disposed on the left side, and the controller section 101 and the power supply section 102 are disposed on the same left side. The controller section 101, the power supply section 102, the drain driver section 103, and the gate driver section 104 are interconnected by electrical connection means JN1 and JN2, respectively. Further, the controller unit 101 and the power supply unit 102 are arranged on the back surface of the gate driver unit 104.
【００５０】次に、各構成部品の構成を図３〜図２９を
参照して詳細に説明する。Next, the configuration of each component will be described in detail with reference to FIGS.
【００５１】《金属製シールドケース》図８にシールド
ケースＳＨＤの上面、前側面、右側面、左側面が示さ
れ、シールドケースＳＨＤの斜め上方から見たときの斜
視図が図２である。シールドケース（上側ケース、メタ
ルフレーム）ＳＨＤは１枚の金属板をプレス加工技術で
打抜きと折り曲げ加工により作製される。ＷＤは液晶表
示素子ＰＮＬを視野に露出する開口であり、以下表示窓
と称する。<< Metal Shield Case >> FIG. 8 shows an upper surface, a front side surface, a right side surface, and a left side surface of the shield case SHD. FIG. 2 is a perspective view of the shield case SHD viewed from obliquely above. The shield case (upper case, metal frame) SHD is manufactured by stamping and bending a single metal plate by a press working technique. An opening WD exposes the liquid crystal display element PNL to the field of view, and is hereinafter referred to as a display window.
【００５２】ＮＬはシールドケースＳＨＤとモールドケ
ースＭＣＡとの固定用爪で、例えば１２個備える。ＨＫ
は同じく固定用のフックで例えば６個備え、それぞれシ
ールドケースＳＨＤに一体に設けられている。図２と図
３に示された固定用爪ＮＬは折り曲げ前の状態で駆動回
路付き液晶表示素子ＡＢＳをスペーサＳＰＣを挟んでシ
ールドケースＳＨＤに収納した後、それぞれ内側に折り
曲げられてモールドケースＭＣＡに設けられた四角い固
定用凹部ＮＲ（図１６の各側面図参照）に挿入される
（折り曲げた状態は図９を参照）。NL is a fixing nail for fixing the shield case SHD and the mold case MCA. HK
Also, for example, six fixing hooks are provided, each of which is provided integrally with the shield case SHD. The fixing claws NL shown in FIGS. 2 and 3 store the liquid crystal display element ABS with the drive circuit in the shield case SHD with the spacer SPC interposed therebetween in a state before bending, and are bent inward to form the molded case MCA. It is inserted into the provided square fixing recess NR (see each side view in FIG. 16) (see FIG. 9 for the folded state).
【００５３】固定用フックＨＫは、それぞれモールドケ
ースＭＣＡに設けられた固定用突起ＨＰ（図１６の側面
図参照）に勘合される。これにより、駆動回路付き液晶
表示素子ＡＢＳを保持・収納するシールドケースＳＨＤ
と、導光体ＧＬＢ、冷陰極蛍光管ＬＰ等を保持・収納す
るモールドケースＭＣＡとがしっかりと固定される。ま
た、導光体ＧＬＢの下面（反射シートの背面）の四方の
縁周囲には薄く細長い長方形状のゴムクッションが設け
られている（後述の図３１〜図３４参照）。The fixing hooks HK are respectively fitted to fixing protrusions HP (see the side view in FIG. 16) provided on the mold case MCA. Thereby, the shield case SHD for holding and storing the liquid crystal display element ABS with the drive circuit
And a molded case MCA that holds and stores the light guide GLB, the cold cathode fluorescent lamp LP, and the like. Further, a thin and long rectangular rubber cushion is provided around four edges of the lower surface of the light guide GLB (the rear surface of the reflection sheet) (see FIGS. 31 to 34 described later).
【００５４】また、固定用爪ＮＬと固定用フックＨＫ
は、固定用爪ＮＬの折り曲げを延ばして固定用フックＨ
Ｋを外すだけの作業で取外しが容易なため、修理が容易
でバックライトＢＬの冷陰極蛍光管の交換も容易であ
る。また、この構成例では、図３に示したように一方の
辺を主に固定用フックＨＫで固定し、向かい合う他方の
辺を固定用爪ＮＬで固定しているので、全ての固定用爪
ＮＬを外さなくても、一部の固定用爪ＮＬを外すだけで
分解することができる。したがって、修理やバックライ
トの交換も容易である。Also, the fixing claw NL and the fixing hook HK
Extend the bending of the fixing claws NL and fix the fixing hooks H
Since the removal is easy only by removing the K, the repair is easy and the replacement of the cold cathode fluorescent tube of the backlight BL is also easy. Further, in this configuration example, as shown in FIG. 3, one side is mainly fixed by the fixing hook HK, and the opposite side is fixed by the fixing claw NL. Can be disassembled simply by removing some of the fixing claws NL. Therefore, repair and replacement of the backlight are also easy.
【００５５】ＣＳＰは貫通孔で、製造時、固定して立て
たピンにシールドケースＳＨＤを貫通孔ＣＳＰを挿入し
て実装することにより、シールドケースＳＨＤと他部品
との相対位置を精度よく設定するためのものである。絶
縁スペーサＳＰＣ１〜ＳＰＣ４は絶縁物の両面に粘着材
が塗布されており、シールドケースＳＨＤおよび駆動回
路付き液晶表示素子ＡＢＳを確実に絶縁スペーサの間隔
を保って固定できる。また、当該モジュールＭＤＬをパ
ソコン等の応用製品に実装するとき、この貫通孔ＣＳＰ
を位置決めの基準とすることも可能である。The CSP is a through hole, and the relative position between the shield case SHD and other components is accurately set by inserting the through hole CSP into the pin that is fixed and erected at the time of manufacture. It is for. The insulating spacers SPC1 to SPC4 are coated with an adhesive on both surfaces of the insulating material, so that the shield case SHD and the liquid crystal display element with drive circuit ABS can be reliably fixed with the spacing between the insulating spacers. When the module MDL is mounted on an application product such as a personal computer, the through-hole CSP
Can be used as a reference for positioning.
【００５６】《絶縁スペーサ》図２、図７、図３１〜３
４に示したように、絶縁スペーサＳＰＣ（ＳＰＣ１〜Ｓ
ＰＣ４）はシールドケースＳＨＤと駆動回路付き液晶表
示素子ＡＢＳとの絶縁を確保するだけでなく、シールド
ケースＳＨＤとの位置精度の確保や駆動回路付き液晶表
示素子ＡＢＳとシールドケースＳＨＤとを両面粘着テー
プＢＡＴで固定するものである。<< Insulating Spacer >> FIGS. 2, 7, and 31 to 3
As shown in FIG. 4, the insulating spacers SPC (SPC1-SPC
PC4) not only secures insulation between the shield case SHD and the liquid crystal display element ABS with a drive circuit, but also ensures positional accuracy with the shield case SHD and double-sided adhesive tape between the liquid crystal display element with a drive circuit ABS and the shield case SHD. It is fixed by BAT.
【００５７】《多層フレキシブル基板ＦＰＣ１，ＦＰＣ
２》図１０は液晶表示素子ＰＮＬの外周部にゲート側フ
レキシブル基板ＦＰＣ１と折り曲げる前のドレイン側フ
レキシブル基板ＦＰＣ２を実装した駆動回路基板付き液
晶表示素子の正面図である。<< Multilayer Flexible Board FPC1, FPC
2 >> FIG. 10 is a front view of a liquid crystal display device with a drive circuit board in which a gate-side flexible substrate FPC1 and a drain-side flexible substrate FPC2 before being bent are mounted on the outer periphery of the liquid crystal display device PNL.
【００５８】図１１はインターフェイス回路基板ＰＣＢ
を実装した図１０の駆動回路基板付き液晶表示素子の裏
面図である。FIG. 11 shows an interface circuit board PCB.
11 is a rear view of the liquid crystal display device with a drive circuit board of FIG.
【００５９】図１２はシールドケースＳＨＤを下におい
てフレキシブル基板ＦＰＣ１，ＦＰＣ２，インターフェ
イス回路基板ＰＣＢを実装した後、フレキシブル基板Ｆ
ＰＣ２を折り曲げて液晶表示素子ＰＮＬをシールドケー
スＳＨＤに収納した状態を示す裏面図である。FIG. 12 shows that the flexible boards FPC1, FPC2, and the interface circuit board PCB are mounted under the shield case SHD, and then the flexible board F is mounted.
FIG. 9 is a rear view showing a state in which the liquid crystal display element PNL is housed in the shield case SHD by bending the PC2.
【００６０】図１０の左側ＩＣチップは垂直走査回路側
の駆動ＩＣチップ、下側のＩＣチップは映像信号駆動回
路側の駆動用ＩＣチップで、異方性導電膜（図２９のＡ
ＣＦ２）や紫外線硬化剤等を使用して基板上に実装され
ている。The left IC chip in FIG. 10 is a driving IC chip on the vertical scanning circuit side, the lower IC chip is a driving IC chip on the video signal driving circuit side, and an anisotropic conductive film (A in FIG. 29).
It is mounted on a substrate using CF2) or an ultraviolet curing agent.
【００６１】駆動用ＩＣチップをテープオートメイテッ
ドボンディング法（ＴＡＢ）により実装したたテープキ
ャリアパッケージ（ＴＣＰ）を異方性導電膜を使用して
液晶表示素子ＰＮＬに接続する方法とＳＵＢ１上に直接
搭載する方法があるが、直接搭載する方法はＴＡＢ工程
が不要となり、工程短縮となり、テープキャリアも不要
となるため、原価低減効果もあり、高精細・高密度液晶
表示素子の実装技術として適している。A method in which a tape carrier package (TCP) in which a driving IC chip is mounted by a tape automated bonding method (TAB) is connected to a liquid crystal display element PNL using an anisotropic conductive film, and mounted directly on a SUB1. However, the direct mounting method eliminates the need for a TAB process, shortens the process, and eliminates the need for a tape carrier. This has the effect of reducing costs and is suitable as a mounting technology for high-definition and high-density liquid crystal display elements. .
【００６２】ここでは、液晶表示素子ＰＮＬの片側の長
辺側にドレインドライバ（駆動ＩＣ）を一列に並べ、ド
レイン線を片側の長辺に引き出している。ゲート線も片
側の短辺側に引出しているが、さらに高精細になった場
合は、対向する２つの短辺側にゲート線を引き出すこと
も可能である。Here, drain drivers (drive ICs) are arranged in a line on one long side of the liquid crystal display element PNL, and a drain line is drawn out on one long side. The gate lines are also drawn out to one short side, but when the definition is further improved, the gate lines can be drawn out to two opposing short sides.
【００６３】ドレイン線あるいはゲート線を交互に引き
出す方式では、ドレイン線ＤＴＭあるいはゲート線ＧＴ
Ｍと駆動ＩＣの出力側バンプＢＵＭＰとの接続は容易に
なるが、周辺回路基板を液晶表示素子ＰＮＬの対向する
２長辺の外周部に配置する必要が生じる。このため、外
形寸法が片側引出しの場合よりも大きくなるという問題
がある。特に、表示色数が増えると表示データのデータ
線数が増加して情報処理装置の最外形寸法が大きくなる
ので、本構成例では、多層フレキシブル基板を使用して
ドレイン線を片側のみに引き出すようにしている。In the method of alternately drawing out the drain line or the gate line, the drain line DTM or the gate line GT is used.
The connection between M and the output-side bumps BUMP of the drive IC becomes easy, but it is necessary to arrange the peripheral circuit board on the outer periphery of the two long sides of the liquid crystal display element PNL opposed to each other. For this reason, there is a problem in that the outer dimensions are larger than in the case of one-side drawing. In particular, when the number of display colors increases, the number of data lines of display data increases and the outermost dimension of the information processing apparatus increases. In this configuration example, the drain line is drawn out to only one side using a multilayer flexible substrate. I have to.
【００６４】図２０はドレインドライバを駆動するため
の多層フレキシブル基板ＦＰＣ２の説明図で、（ａ）は
裏面（下面）図、（ｂ）は正面（上面）図である。ま
た、図２２はゲートドライバを駆動するための多層フレ
キシブル基板ＦＰＣ１の説明図で、（ａ）は裏面（下
面）図、（ｂ）は正面（上面）図である。FIGS. 20A and 20B are explanatory diagrams of a multilayer flexible substrate FPC2 for driving a drain driver, wherein FIG. 20A is a back (lower) view, and FIG. 20B is a front (upper) view. FIGS. 22A and 22B are explanatory diagrams of the multilayer flexible substrate FPC1 for driving the gate driver. FIG. 22A is a back surface (lower surface) diagram, and FIG. 22B is a front (upper surface) diagram.
【００６５】そして、図２６は図２０に示した多層フレ
キシブル基板ＦＰＣ２の構造説明図で、（ａ）は図２１
（ａ）のＡ−Ａ’線に沿った断面図、（ｂ）は同Ｂ−
Ｂ’線に沿った断面図、（ｃ）は同Ｃ−Ｃ’線に沿った
断面図である。なお、説明のため、図２６の厚さ方向と
平面方向の寸法の割合は実際の寸法と異なり、誇張して
表してある。FIG. 26 is a structural explanatory view of the multilayer flexible substrate FPC2 shown in FIG. 20, and FIG.
(A) is a sectional view taken along line AA ', (b) is a sectional view taken along line B-
FIG. 3C is a cross-sectional view along the line B ′, and FIG. 3C is a cross-sectional view along the line CC ′. Note that, for the sake of explanation, the ratio of the dimension in the thickness direction to the dimension in the plane direction in FIG. 26 is different from the actual dimension and is exaggerated.
【００６６】図２３は多層フレキシブル基板ＦＰＣ内の
信号配線と基板ＳＵＢ１上の駆動用ＩＣへの入力信号と
の接続関係を示す概略配線図である。多層フレキシブル
基板ＦＰＣ内の信号配線は基板ＳＵＢ１の１辺に平行な
第１の配線群と垂直な第２の配線群とがある。第１の配
線群は駆動用ＩＣ間に共通の信号を供給する共通配線群
で、第２の配線群は各駆動用ＩＣに必要な信号を供給す
る配線群である。このため、最低でも、部分ＦＳＬは１
層の導体層から構成される。また、部分ＦＭＬは、最低
でも、２層の導体層から構成され、貫通穴で第１の配線
群と第２の配線群とを電気接続する必要がある。この構
成例では、折り曲げたときに下偏向板の端に触れない長
さまで、部分ＦＭＬの短辺長さを短くする必要がある。FIG. 23 is a schematic wiring diagram showing the connection relationship between the signal wiring in the multilayer flexible substrate FPC and the input signal to the driving IC on the substrate SUB1. The signal wiring in the multilayer flexible substrate FPC includes a first wiring group parallel to one side of the substrate SUB1 and a second wiring group perpendicular to the one side of the substrate SUB1. The first wiring group is a common wiring group for supplying a common signal between the driving ICs, and the second wiring group is a wiring group for supplying a signal required for each driving IC. Therefore, at least the partial FSL is 1
It is composed of multiple conductor layers. Further, the partial FML is composed of at least two conductor layers, and it is necessary to electrically connect the first wiring group and the second wiring group with through holes. In this configuration example, it is necessary to reduce the short side length of the portion FML to a length that does not touch the end of the lower deflection plate when bent.
【００６７】すなわち、図２６に示したように、３層以
上の導体層、例えば本構成例では８層の導体層Ｌ１〜Ｌ
８の部分ＦＭＬを液晶表示装置ＰＮＬの１辺に平行して
設け、この部分に周辺回路配線や電子部品を搭載するこ
とで、データ線が増加しても基板の外形寸法を保持した
まま層数を増やすことで対応できる。That is, as shown in FIG. 26, three or more conductor layers, for example, eight conductor layers L1 to L in this configuration example.
8 is provided in parallel with one side of the liquid crystal display device PNL, and peripheral circuit wiring and electronic components are mounted on this portion, so that the number of layers can be maintained while maintaining the external dimensions of the substrate even when the number of data lines increases. Can be dealt with by increasing.
【００６８】導体層Ｌ１は部品パッド、グランド用、Ｌ
２は諧調基準電圧Ｖref 、５Ｖ（または、３．３Ｖ）電
源用、Ｌ３はグランド用、Ｌ４はデータ信号とクロック
ＣＬ２，ＣＬ１用、Ｌ５は第２の配線群である引き出し
配線用、Ｌ６は諧調基準電圧Ｖref 用、Ｌ７はデータ信
号用、Ｌ８は５Ｖ（または、３．３Ｖ）電源用である。The conductor layer L1 is for component pad, ground, L
2 is for a gray scale reference voltage Vref , 5V (or 3.3V) power supply, L3 is for ground, L4 is for data signals and clocks CL2 and CL1, L5 is for lead-out wiring which is the second wiring group, and L6 is for gradation reference voltage V ref, L7 is a data signal, L8 is 5V (or, 3.3V) power supply.
【００６９】各導体層間の接続は、貫通孔ＶＩＡ（図２
６（ａ）参照）を通して電気的に接続される。導体層Ｌ
１〜Ｌ８は銅Ｃｕ配線から形成されるが、液晶表示素子
ＰＮＬの駆動ＩＣへの入力端子配線Ｔｄ（図２４、図２
５参照）と接続される導体層Ｌ５の部分には銅Ｃｕ上ニ
ッケルＮｉ下地上にさらに金Ａｕメッキを施してある。
したがって、出力端子ＴＭと入力端子配線Ｔｄとの接続
抵抗が低減できる。The connection between the conductor layers is made by a through hole VIA (FIG. 2).
6 (a)). Conductor layer L
1 to L8 are formed of copper Cu wiring, and input terminal wiring Td to the drive IC of the liquid crystal display element PNL (FIGS. 24 and 2).
5), a portion of the conductor layer L5 is further provided with gold Au plating on a nickel Ni base on copper Cu.
Therefore, the connection resistance between the output terminal TM and the input terminal wiring Td can be reduced.
【００７０】各導体層Ｌ１〜Ｌ８は絶縁層としてポリイ
ミドフィルムＢＦＩからなる中間層を介在させ、粘着剤
層ＢＩＮにより各導体層を固着している。導体層は出力
端子ＴＭ以外は絶縁層で被服されるが、多層配線部分Ｆ
ＭＬでは絶縁を確保するため、ソルダレジストＳＲＳを
最上および最下層に塗布してある。さらに、最表面には
絶縁シルク材ＳＬＫを貼り付けてある。Each of the conductor layers L1 to L8 has an intermediate layer made of a polyimide film BFI as an insulating layer, and the conductor layers are fixed by an adhesive layer BIN. The conductor layer is covered with an insulating layer except for the output terminal TM, but the multilayer wiring portion F
In the ML, a solder resist SRS is applied to the uppermost and lowermost layers to secure insulation. Further, an insulating silk material SLK is attached to the outermost surface.
【００７１】多層フレキシブル基板の利点は、ＣＯＧ実
装する場合に必要な接続端子部分ＴＭを含む導体層Ｌ５
が他の導体層と一体に構成でき、部品点数が減ることで
ある。The advantage of the multilayer flexible substrate is that the conductor layer L5 including the connection terminal portion TM necessary for COG mounting is provided.
Can be integrally formed with other conductor layers, and the number of parts is reduced.
【００７２】また、３層以上の導体層の部分ＦＭＬで構
成することで、変形が少なく硬い部分になるため、この
部分に位置決め用穴ＦＨＬを配置できる。多層フレキシ
ブル基板の折り曲げ時にもこの部分で変形を生じること
なく、信頼性および精度の良い折り曲げができる。さら
に、後述するが、ベタ状あるいは例えば直径が２００Μ
ｍ程度の細かい穴ＥＳＨを多数設けたメッシュ状導体パ
ターンＥＲＨ（図２８（ａ）参照）を表面層Ｌ１に配置
でき、残りの２層以上の導体層で部品実装用や周辺配線
用導体パターンの配線を行うことができる。In addition, by forming a portion FML of three or more conductor layers, the portion becomes hard with less deformation, and the positioning hole FHL can be arranged in this portion. Even when bending the multilayer flexible substrate, reliable and accurate bending can be performed without deformation at this portion. Further, as will be described later, the solid shape or, for example, a diameter of 200 mm
A mesh-shaped conductor pattern ERH (see FIG. 28 (a)) provided with a large number of small holes ESH of about m can be arranged on the surface layer L1, and the remaining two or more conductor layers can be used as conductor patterns for component mounting and peripheral wiring. Wiring can be performed.
【００７３】なお、突出部分ＦＳＬは単層の導体層であ
る必要はなく、突出部分ＦＳＬを２層の導体層で構成す
ることもできる。この構成は、駆動ＩＣへの入力端子配
線Ｔｄのピッチが狭くなった場合に、端子配線Ｔｄおよ
び接続端子部分（引出し線）ＴＭのパターンを千鳥状に
複数列の配線群にパターン形成し、異方性導電膜等で各
々を電気的に接続させ、第１の導体層にある接続端子部
分ＴＭの引き出し時に一方の列の配線群は貫通孔ＶＩＡ
を会して多層の第２の導体層に接続させる場合や、周辺
配線の一部を突出部分ＦＳＬ内の第２の導体層に配置す
る場合に、第２層の導体層の構成は有効である。The protruding portion FSL does not need to be a single conductor layer, and the protruding portion FSL may be composed of two conductor layers. According to this configuration, when the pitch of the input terminal wiring Td to the drive IC becomes narrow, the patterns of the terminal wiring Td and the connection terminal portion (lead line) TM are formed in a staggered pattern in a plurality of rows of wiring groups. Each of them is electrically connected by an anisotropic conductive film or the like, and when the connection terminal portion TM in the first conductor layer is pulled out, the wiring group in one row is connected to the through hole VIA.
The configuration of the second conductive layer is effective when the second conductive layer is connected to the multilayer second conductive layer or when a part of the peripheral wiring is disposed on the second conductive layer in the protruding portion FSL. is there.
【００７４】このように、突出部分ＦＳＬを２層以下の
導体層で構成することで、ヒートシールでの熱圧着時に
熱伝動がよく、圧力を均一に加えることができ、接続端
子部分ＴＭと端子配線Ｔｄの電気接続の信頼性を向上で
きる。また、多層フレキシブル基板の折り曲げ時にも、
接続端子部分ＴＭに曲げ応力を与えることなく、精度の
良い折り曲げができる。さらに、突出部分ＦＳＬが半透
明であるため、導体層のパターンが多層フレキシブル基
板の上面側からも観察できるため、接続状態等のパター
ン検査が上面側からもできるという利点もある。なお、
図２０のＪＴ２はドレイン側フレキシブル基板ＦＰＣ２
とインターフェイス回路基板ＰＣＢとを電気的に接続す
るための凹部、ＣＴ４は凸部ＪＴの先端に設けたフレキ
シブル基板ＦＰＣ２とインターフェイス回路基板ＰＣＢ
とを電気的に接続するためのフラットタイプのコネクタ
である。As described above, by forming the protruding portion FSL with two or less conductor layers, heat transfer is good at the time of thermocompression bonding by heat sealing, pressure can be applied uniformly, and the connection terminal portion TM and the terminal The reliability of the electrical connection of the wiring Td can be improved. Also, when bending a multilayer flexible substrate,
Bending with high accuracy can be performed without applying bending stress to the connection terminal portion TM. Further, since the protruding portion FSL is translucent, the pattern of the conductor layer can be observed from the upper surface side of the multilayer flexible substrate, so that there is an advantage that pattern inspection such as a connection state can be performed from the upper surface side. In addition,
JT2 in FIG. 20 is a drain-side flexible substrate FPC2.
A concave portion for electrically connecting the circuit board and the interface circuit board PCB, CT4 is a flexible substrate FPC2 provided at the tip of the convex portion JT and the interface circuit board PCB
This is a flat type connector for electrically connecting the power supply and the power supply.
【００７５】図２１は多層フレキシブル基板ＦＰＣ２の
要部説明図であって、（ａ）は図２０（ａ）のＪ部の拡
大詳細図、（ｂ）は多層フレキシブルＦＰＣ２の実装お
よび折り返し状態を示す側面図である。FIGS. 21A and 21B are explanatory views of a main part of the multilayer flexible printed circuit FPC2. FIG. 21A is an enlarged detailed view of a portion J in FIG. 20A, and FIG. It is a side view.
【００７６】図２１（ａ）において、ＰX は端部が波状
のポリイミドフィルムＢＦＩの当該波状の波長、ＰY は
その波高（波の振幅×２）、Ｐ1 は波の山どうしを結ぶ
直線（波の山線と称する）、Ｐ2 は波の谷どうしを結ぶ
直線（波の谷線と称する）。ＬＹ２は多層フレキシブル
基板ＦＰＣ２の基板ＳＵＢ１との接続部の長さ（接続長
と称する）、ＬＹ１は多層フレキシブル基板ＦＰＣ２の
基板ＳＵＢ１との接続部と波の山線Ｐ1 との間の長さで
ある。[0076] In FIG. 21 (a), P X is the wave of the wavelength of the polyimide film BFI end wavy, P Y its wave height (amplitude × 2 wave), P 1 is connecting the mountain each other wave linear (Referred to as a wave peak line), and P 2 is a straight line connecting the wave valleys (referred to as a wave valley line). LY2 is (referred to as connection length) length of the connection portion of the substrate SUB1 of the multilayer flexible substrate FPC2, LY1 is the length between the connection portion and mountain line P 1 of the wave with the substrate SUB1 of the multilayer flexible substrate FPC2 is there.
【００７７】ドレイン側フレキシブル基板ＦＰＣ２は、
図２１（ｂ）に示したように、一端が液晶表示素子ＰＮ
ＬのＳＵＢ１の端部のドレイン線の端子（図２４、図２
５の端子Ｔｄ）に異方性導電膜ＡＣＦを介して接続さ
れ、その端辺の外側で波高ＰYの中間部で折り返され、
他端の多層配線部分ＦＭＬがＳＵＢ１の下面に配置さ
れ、両面粘着テープＢＡＴによりＳＵＢ１の下面に貼り
付けられている。なお、図２１（ｂ）の出力端子ＴＭに
付した番号１〜４５は、図２４と図２５の端子Ｔｄに付
した番号１〜４５に対応しており、異方性導電膜ＡＣＦ
１を介して電気接続される。The drain side flexible substrate FPC2 is
As shown in FIG. 21B, one end of the liquid crystal display element PN
The terminal of the drain line at the end of the SUB1 of L (FIGS. 24 and 2
5 is connected to the terminal Td) via an anisotropic conductive film ACF, and is folded at an intermediate portion of the wave height P Y outside the end side thereof,
The multilayer wiring portion FML at the other end is arranged on the lower surface of SUB1, and is attached to the lower surface of SUB1 with a double-sided adhesive tape BAT. The numbers 1 to 45 assigned to the output terminals TM in FIG. 21B correspond to the numbers 1 to 45 assigned to the terminals Td in FIGS. 24 and 25.
1 electrically connected.
【００７８】上記したように、本構成では、一端が液晶
表示素子の基板ＳＵＢ１の端部に接続され、他端が当該
基板ＳＵＢ１の下面（あるいは上面）に折り返される信
号入力用のフレキシブル基板ＦＰＣ２において、突出部
分ＦＳＬのポリイミドフィルムＢＦＩの端部を折り曲げ
線方向に沿って波状（あるいは、鋸歯状等の山部と谷部
を有する形状）に成形したことで、折り曲げ部のポリイ
ミドフィルムＢＦＩの端部における応力集中を分散さ
せ、折り曲げ部で良好な曲げカーブ（アール）を付ける
ことができ、断線の発生を抑制し、信頼性を向上するこ
とができる。As described above, in this configuration, in the flexible board FPC2 for signal input whose one end is connected to the end of the substrate SUB1 of the liquid crystal display element and the other end is folded back on the lower surface (or upper surface) of the substrate SUB1. By forming the end of the polyimide film BFI of the projecting portion FSL into a wavy shape (or a shape having peaks and valleys such as a sawtooth shape) along the bending line direction, the end of the polyimide film BFI at the bent portion is formed. , And a good bending curve (R) can be provided at the bent portion, the occurrence of disconnection can be suppressed, and the reliability can be improved.
【００７９】なお、本構成例では、ゲート側の多層フレ
キシブル基板ＦＰＣ１の導体層は３層で、Ｌ１はＶ
dg（１０Ｖ）、Ｖsg（５Ｖ）、Ｖss（グランド）用、Ｌ
２は引き出し配線、クロックＣＬ３、ＦＬＭ、Ｖdg（１
０Ｖ）用、Ｌ３はＶEG（−１０〜−７Ｖ）、ＶEE（−１
４Ｖ）、ＶSG（５Ｖ）、コモン電圧Ｖcom 用である。In this configuration example, the gate-side multilayer flexible substrate FPC1 has three conductor layers, and L1 is V
dg (10V), V sg (5V), V ss (ground), L
2 is a lead wiring, clock CL3, FLM, V dg (1
0 V), L3 is V EG (-10 to -7 V), V EE (-1
4 V), V SG (5 V), and common voltage V com .
【００８０】次に、多層フレキシブル基板上のアライメ
ントマークＡＬＭＧ（図２２（ａ））とＡＬＭＤ（図２
１（ａ））について説明する。Next, the alignment marks ALMG (FIG. 22A) on the multilayer flexible substrate and ALMD (FIG.
1 (a)) will be described.
【００８１】図２０〜図２２に示した多層フレキシブル
基板ＦＰＣ１，ＦＰＣ２において、出力端子ＴＭの長さ
は、接続信頼性確保のため、通常２ｍｍ程度に設計す
る。しかし、フレキシブル基板ＦＰＣ１，ＦＰＣ２の長
辺が長いため、僅かな長軸方向の回転を含む位置ずれに
より、入力端子配線Ｔｄと出力端子ＴＭとの位置ずれが
生じ、接続不良となる可能性がある。液晶表示素子ＰＮ
Ｌとフレキシブル基板ＦＰＣ１，ＦＰＣ２との位置合わ
せは、各基板の両端に開けた開孔ＦＨＬを固定ピンに差
し込んだ後、入力端子配線Ｔｄと出力端子ＴＭを数個所
で合わせて行う。しかし、さらに精度を向上させるた
め、アライメントマークＡＬＭＧ，ＡＬＭＤを各突出部
分ＦＳＬ毎に２個ずつ設けた。In the multilayer flexible substrates FPC1 and FPC2 shown in FIGS. 20 to 22, the length of the output terminal TM is usually designed to be about 2 mm in order to secure connection reliability. However, since the long sides of the flexible substrates FPC1 and FPC2 are long, a positional shift including slight rotation in the long axis direction may cause a positional shift between the input terminal wiring Td and the output terminal TM, resulting in a connection failure. . Liquid crystal display element PN
Positioning of the L and the flexible substrates FPC1 and FPC2 is performed by inserting holes FHL opened at both ends of each substrate into fixing pins, and then aligning the input terminal wiring Td and the output terminal TM at several places. However, in order to further improve the accuracy, two alignment marks ALMG and ALMD are provided for each protruding portion FSL.
【００８２】本構成例では、接続信頼性を向上させるた
めに、所定本数の入力端子ＴＭと隣接した位置にダミー
線ＮＣを設け、さらに、ロの字形状のアライメントマー
クＡＬＭＧはこのダミー線にパターン接続し、対向する
基板ＳＵＢ１上の四角の塗り潰しパターン（ドレイン側
であるが、図２４、図２５のＡＬＣを参照）が丁度ロの
字内に納まる状態に位置合わせする。In this configuration example, in order to improve the connection reliability, a dummy line NC is provided at a position adjacent to a predetermined number of input terminals TM, and a square-shaped alignment mark ALMG is formed on the dummy line by a pattern. The connection is performed, and the square filling pattern on the opposing substrate SUB1 (on the drain side, see ALC in FIGS. 24 and 25) is positioned so as to be exactly in the square.
【００８３】コモン電圧は基板ＳＵＢ１上の端子配線Ｔ
ｄのパターンＣＯＭを通して、導電性ビーズやペースト
から基板ＳＵＢ２側の共通透明画素電極に供給される。The common voltage is applied to the terminal wiring T on the substrate SUB1.
Through the pattern COM of d, conductive beads or paste is supplied to the common transparent pixel electrode on the substrate SUB2 side.
【００８４】アライメントマークＡＬＭＧは、この共通
透明画素電極ＣＯＭに電気的につながる端子ＣＯＭＴに
パターン接続して設け、基板ＳＵＢ１上の四角の塗り潰
しパターンＡＬＤ（図２０参照）と合わせる。さらに、
本構成例では、図２０（ａ）のドレインドライバのフレ
キシブル基板ＦＰＣ２の下端部でゲートドライバのフレ
キシブル基板ＦＰＣ１との接続を行うためのジョイント
用パターン（図示略）を設けている。The alignment mark ALMG is provided in pattern connection with a terminal COMT that is electrically connected to the common transparent pixel electrode COM, and is aligned with a square filling pattern ALD (see FIG. 20) on the substrate SUB1. further,
In this configuration example, a joint pattern (not shown) for connecting to the flexible substrate FPC1 of the gate driver is provided at the lower end of the flexible substrate FPC2 of the drain driver in FIG.
【００８５】次に、２層以下の導体層部分ＦＳＬの形状
について説明する。Next, the shape of the conductor layer portion FSL of two or less layers will be described.
【００８６】単層あるいは２層の導体配線からなるＦＳ
Ｌの突出形状は、駆動ＩＣ毎に分離した凸状の形状とし
た。したがって、ヒートツールでの熱圧着時に多層フレ
キシブル基板が長軸方向に熱膨張して端子ＴＭのピッチ
ＰG およびＰD が変化し、接続端子Ｔｄとの剥がれや接
続不良が生じる現象を防止できる。すなわち、駆動ＩＣ
毎に分離した凸状の形状とすることで端子ＴＭのピッチ
ＰG およびＰD のずれを最大でも駆動ＩＣ毎の周期の長
さに対応する熱膨張量とすることができる。本構成例で
は、多層フレキシブル基板の長軸方向で１０分割した凸
状の形状とし、熱膨張量を約１／１０に減少させること
ができ、端子ＴＭへの応用緩和にも寄与し、熱に対する
液晶表示モジュールＭＤＬの信頼性を向上できる。FS composed of single-layer or two-layer conductor wiring
The projecting shape of L was a convex shape separated for each driving IC. Thus, the pitch P G and P D terminal TM vary thermal expansion multilayer flexible substrate in the longitudinal direction at the time of thermocompression bonding of a heat tool, it is possible to prevent the phenomenon of peeling or poor connection occurs between the connection terminals Td. That is, the driving IC
It can be a thermal expansion amount corresponding to the length of the pitch P G and P D cycle of each even driver IC shift by up to a terminal TM by a separate convex shape for each. In this configuration example, the multilayer flexible substrate is formed into a convex shape divided into 10 in the major axis direction, the amount of thermal expansion can be reduced to about 1/10, which contributes to relaxation of application to the terminal TM, and The reliability of the liquid crystal display module MDL can be improved.
【００８７】以上のように、アライメントマークＡＬＭ
ＧおよびＡＬＭＤを設け、部分ＦＳＬの突出形状を駆動
ＩＣ毎に分離した凸状とすることで、接続配線数や表示
データのデータ本数が増加しても精度よく、接続信頼性
を確保しながら周辺駆動回路を縮小できる。As described above, the alignment mark ALM
G and ALMD are provided, and the protruding shape of the portion FSL is formed as a convex shape separated for each driving IC, so that even if the number of connection wirings and the number of display data increase, the periphery and the connection reliability can be ensured accurately. The drive circuit can be reduced.
【００８８】次に、３層以上の導体層部分ＦＭＬについ
て説明する。Next, three or more conductor layer portions FML will be described.
【００８９】ＦＰＣ１，ＦＰＣ２の導体層部分ＦＭＬに
は、チップコンデンサＣＨＧ，ＣＨＤが実装される。す
なわち、ゲート側の多層フレキシブル基板ＦＰＣ１で
は、グランド電位ＶSS（０Ｖ）と電源Ｖdg（１０Ｖ）の
間、あるいは電源Ｖsg（５Ｖ）と電源Ｖdgの間にチップ
コンデンサＣＨＧを半田付けする。さらに、ドレイン側
Ｂのフレキシブル基板ＦＣＰ２では、グランド電位ＶSS
と電源Ｖdd（５Ｖまたは３．３Ｖ）の間、あるいはグラ
ンド電位ＶSSと電源Ｖddの間にチップコンデンサＣＨＤ
を半田付けする。これらのコンデンサＣＨＧ，ＣＨＤは
電源ラインに重畳するノイズを低減するためのものであ
る。Chip capacitors CHG and CHD are mounted on the conductor layer portion FML of FPC1 and FPC2. That is, in the gate-side multilayer flexible substrate FPC1, the chip capacitor CHG is soldered between the ground potential V SS (0V) and the power supply V dg (10V) or between the power supply V sg (5V) and the power supply V dg . Further, in the flexible substrate FCP2 on the drain side B, the ground potential V SS
And the power supply V dd (5 V or 3.3 V) or between the ground potential VSS and the power supply V dd
Is soldered. These capacitors CHG and CHD are for reducing noise superimposed on the power supply line.
【００９０】本構成例では、上記のチップコンデンサＣ
ＨＤを片側の表面導体層Ｌ１のみに半田付けし、折り曲
げ後に基板ＳＵＢ１の下側に全て位置するように設計し
た。したがって、液晶表示モジュールＭＤＬの厚みを一
定に保ちながら電源ノイズの平滑化用コンデンサをフレ
キシブル基板ＦＰＣ１，ＦＰＣ２に搭載可能となった。In this configuration example, the above chip capacitor C
The HD was soldered only to one surface conductor layer L1 and was designed to be located entirely below the substrate SUB1 after bending. Therefore, it is possible to mount the power supply noise smoothing capacitor on the flexible substrates FPC1 and FPC2 while keeping the thickness of the liquid crystal display module MDL constant.
【００９１】次に、液晶表示装置を搭載した情報処理装
置から発生する高周波ノイズの低減方法について説明す
る。Next, a method for reducing high-frequency noise generated from an information processing device equipped with a liquid crystal display device will be described.
【００９２】シールドケースＳＨＤ側は液晶表示モジュ
ールＭＤＬの表面側であり、情報処理装置の正面側であ
るため、この面からのＥＭＩ（エレクトロマグネチック
インタフィアレンス）ノイズの発生は外部機器に対する
使用環境に大きな問題を生じる。このため、本構成例で
は、導体部分ＦＭＬの表面層Ｌ１は可能な限り直流電源
のべた状あるいはメッシュ状パターンＥＲＨで被服して
いる。Since the shield case SHD side is the front side of the liquid crystal display module MDL and the front side of the information processing apparatus, the generation of EMI (electromagnetic interference) noise from this side depends on the usage environment for external devices. It creates big problems. For this reason, in this configuration example, the surface layer L1 of the conductor portion FML is covered with a solid or mesh pattern ERH of a DC power supply as much as possible.
【００９３】図２８は多層配線部分の導体パターンの説
明図であって、（ａ）は図２０（ｂ）の一部分にある多
層配線部分ＦＭＬ部分の表面導体層パターン構成を示す
平面図、（ｂ）は図３０の（ｃ）のインターフェイス回
路基板ＰＣＢの一部拡大図を示す。FIGS. 28 (a) and 28 (b) are explanatory views of the conductor pattern of the multilayer wiring portion. FIG. 28 (a) is a plan view showing the configuration of the surface conductor layer pattern of the multilayer wiring portion FML in a part of FIG. 20 (b). ) Shows a partially enlarged view of the interface circuit board PCB of FIG.
【００９４】メッシュＭＥＳＨは表面導体層Ｌ１に開け
た３００μｍ程度の多数の孔からなり、このメッシュ状
パターンＥＲＨは貫通孔ＶＩＡおよびコンデンサＣＨＤ
部品の部分を除いて、ほぼ全面に被覆する。The mesh MESH includes a large number of holes of about 300 μm formed in the surface conductor layer L1, and the mesh pattern ERH includes the through holes VIA and the capacitors CHD.
It covers almost the entire surface except for parts.
【００９５】《インターフェイス回路基板ＰＣＢ》図３
０はコントローラ部および電源部を有するインターフェ
イス回路基板の説明図であり、（ａ）は裏面（下面）
図、（ｂ）は搭載したハイブリッド集積回路ＨＩの部分
前横側面図、（ｃ）は正面（上面）図を示す。<< Interface Circuit Board PCB >> FIG.
0 is an explanatory diagram of an interface circuit board having a controller unit and a power supply unit, and FIG.
(B) is a partial front side view of the mounted hybrid integrated circuit HI, and (c) is a front (top) view.
【００９６】本構成例では、インターフェイス回路基板
ＰＣＢ（以下、単に基板ＰＣＢとも言う）はガラスエポ
キシ材からなる多層プリント基板を採用した。なお、多
層フレキシブル基板も使用可能であるが、この部分は折
り曲げ構造を採用しなかったため、価格が相対的に安い
多層プリント基板とした。In this configuration example, a multilayer printed circuit board made of a glass epoxy material was employed for the interface circuit board PCB (hereinafter simply referred to as the board PCB). It should be noted that a multilayer flexible substrate can be used, but since this portion did not employ a bent structure, a multilayer printed circuit board was used which was relatively inexpensive.
【００９７】電子部品は全て情報処理装置側からみて裏
面側である基板ＰＣＢの下面側に搭載されている。表示
制御装置用として１個の集積回路素子ＴＣＯＮを当該基
板上に配置している。この集積回路素子ＴＣＯＮは、パ
ッケージに収納されておらず、回路基板ＰＣＢ上に直接
ボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）実装してなる。The electronic components are all mounted on the lower surface side of the substrate PCB, which is the back surface side when viewed from the information processing apparatus side. One integrated circuit element TCON is disposed on the substrate for the display control device. The integrated circuit element TCON is not housed in a package, and is directly mounted on a circuit board PCB by using a ball grid array (Ball Grid Array).
y) It is implemented.
【００９８】インターフェイスコネクタＣＴ１は基板Ｐ
ＣＢのほぼ中央に位置し、さらに複数の抵抗、コンデン
サ、高周波ノイズ除去用の回路部品ＥＭＩ等が搭載され
ている。The interface connector CT1 is connected to the substrate P
It is located substantially at the center of the CB, and further includes a plurality of resistors, capacitors, circuit components EMI for removing high-frequency noise, and the like.
【００９９】ハイブリッド集積回路ＨＩは回路の一部を
ハイブリッド集積化し、小さな回路基板の上面および下
面に主に供給電源形成用の複数個の集積回路や電子部品
を実装して構成され、インターフェイス回路基板ＰＣＢ
上に１個実装されている。The hybrid integrated circuit HI is formed by hybridizing a part of the circuit and mounting a plurality of integrated circuits and electronic components mainly for forming a power supply on the upper and lower surfaces of a small circuit board. PCB
One is mounted above.
【０１００】また、ゲートドライバ基板であるフレキシ
ブル基板ＦＰＣ１とインターフェイス回路基板ＰＣＢと
の電気的接続手段ＪＮ１を介する電気接続は、この構成
ではコネクタＣＴ３を用いている。The electrical connection of the flexible board FPC1 as the gate driver board and the interface circuit board PCB via the electrical connection means JN1 uses the connector CT3 in this configuration.
【０１０１】図３１は図４のＡ−Ａ’線における断面
図、図３２は同Ｂ−Ｂ’線における断面図、図３３は同
Ｃ−Ｃ’線における断面図、図３４は同Ｄ−Ｄ’線にお
ける断面図を示す。なお、図８に示した液晶表示装置の
上記に該当する箇所の各断面も若干の形状の相違を除い
て同様の構成となっている。FIG. 31 is a cross-sectional view taken along the line AA 'in FIG. 4, FIG. 32 is a cross-sectional view taken along the line BB', FIG. 33 is a cross-sectional view taken along the line CC ', and FIG. FIG. 4 shows a cross-sectional view taken along line D ′. In addition, each cross section of the corresponding portion of the liquid crystal display device shown in FIG. 8 has the same configuration except for a slight difference in shape.
【０１０２】図３１に示したように、液晶表示素子ＰＮ
Ｌを構成する基板ＳＵＢ１とＳＵＢ２と垂直な方向から
見た場合、インターフェイス回路基板ＰＣＢは液晶表示
素子ＰＮＬと重ね合わせられ、ＳＵＢ１の下面の下側に
配置されている。また、また、ゲートドライバ用のフレ
キシブル基板ＦＰＣ１は、その一端が液晶表示素子ＰＮ
Ｌの基板ＳＵＢ１と直接電気的かつ機械的に接続され、
ドレイン側と異なり折り曲げることなく、ほぼその全幅
がインターフェイス回路基板ＰＣＢの上に重ね合わされ
ている。As shown in FIG. 31, the liquid crystal display element PN
When viewed from a direction perpendicular to the substrates SUB1 and SUB2 constituting L, the interface circuit substrate PCB is overlapped with the liquid crystal display element PNL, and is disposed below the lower surface of SUB1. Further, one end of the flexible substrate FPC1 for the gate driver has a liquid crystal display element PN.
L directly and mechanically connected to the substrate SUB1 of L,
Unlike the drain side, almost the entire width is superimposed on the interface circuit board PCB without bending.
【０１０３】このように、インターフェイス回路基板Ｐ
ＣＢを液晶表示素子ＰＮＬの基板ＳＵＢ１と一部重ね合
わせ、さらにゲートドライバ用の回路基板ＦＰＣ１をイ
ンターフェイス回路基板ＰＣＢ上に重ね合わせて配置す
ることにより、額縁部分の幅、面積を縮小でき、液晶表
示素子およびこの液晶表示素子を表示部として組み込ん
だパソコンやワープロ等の情報処理装置の外形寸法を縮
小できる。As described above, the interface circuit board P
By partially overlapping the CB with the substrate SUB1 of the liquid crystal display element PNL and further arranging the gate driver circuit board FPC1 on the interface circuit board PCB, the width and area of the frame portion can be reduced, and the liquid crystal display can be reduced. The external dimensions of the device and an information processing device such as a personal computer or a word processor incorporating the liquid crystal display device as a display portion can be reduced.
【０１０４】液晶表示素子ＰＮＬとシールドケースＳＨ
Ｄは、液晶表示素子ＰＮＬの下側の基板ＳＵＢ１との間
に樹脂等のスペーサＳＰＣを設け、その上下に両面粘着
テープＢＡＴを介在させて固定してある。Liquid crystal display element PNL and shield case SH
D is provided with a spacer SPC made of resin or the like between the substrate SUB1 below the liquid crystal display element PNL, and is fixed above and below it with a double-sided adhesive tape BAT interposed therebetween.
【０１０５】シールドケースＳＨＤには、その長手方向
に複数の開口ＨＯＬＳが開けられており、上記スペーサ
ＳＰＣに形成した突出部ＳＰＣ２−Ｐを勘合させてスペ
ーサＳＰＣのずれを防止している。A plurality of openings HOLS are formed in the shield case SHD in the longitudinal direction, and the protrusions SPC2-P formed on the spacer SPC are fitted to prevent the spacer SPC from shifting.
【０１０６】《駆動回路基板付き液晶表示素子ＡＢＳ》
図３３に示したように、基板ＳＵＢ１のパターン形成面
とは反対側にドレインドライバ用のフレキシブル基板Ｆ
ＰＣ２を折り曲げて接着している。有効表示領域ＡＲの
僅か（約１ｍｍ）外側に偏光板ＰＯＬ１とＰＯＬ２があ
り、そこから約１〜２ｍｍ離れてＦＰＣ２の端部が位置
する。<< Liquid crystal display element ABS with drive circuit board >>
As shown in FIG. 33, a flexible substrate F for a drain driver is provided on the side opposite to the pattern forming surface of the substrate SUB1.
PC2 is bent and adhered. Polarizing plates POL1 and POL2 are located slightly (about 1 mm) outside the effective display area AR, and the end of the FPC 2 is located about 1 to 2 mm away therefrom.
【０１０７】基板ＳＵＢ１の端からＦＰＣ２の折れ曲が
り部の突出の先端までの距離は僅か約１ｍｍと小さく、
コンパクト実装が可能となる。したがって、本構成例で
は、有効表示領域ＡＲからＦＰＣ２の折れ曲がり部の突
出の先端までの距離は約７．５ｍｍとなった。The distance from the end of the substrate SUB1 to the tip of the bent portion of the FPC2 is as small as about 1 mm.
Compact mounting becomes possible. Therefore, in the present configuration example, the distance from the effective display area AR to the tip of the protrusion of the bent portion of the FPC 2 was about 7.5 mm.
【０１０８】図２７は多層フレキシブル基板の折り曲げ
実装方法を説明する斜視図である。ドレインドライバ用
のフレキシブル基板ＦＰＣ２とゲートドライバ用のフレ
キシブル基板ＦＰＣ１の接続は、ジョイナーとしてＦＰ
Ｃ２と一体のフレキシブル基板からなる凸部ＪＴ２の先
端部に設けたフラットコネクタＣＴ４を使用する。FIG. 27 is a perspective view illustrating a method of bending and mounting a multilayer flexible substrate. The connection between the flexible substrate FPC2 for the drain driver and the flexible substrate FPC1 for the gate driver is performed by using a FP as a joiner.
A flat connector CT4 provided at the tip of a convex portion JT2 made of a flexible substrate integrated with C2 is used.
【０１０９】フラットコネクタＣＴ４は凸部ＪＴ２の表
面側に設けてあり、先ず線ＢＴＬの回りにＢＥＮＴ１方
向に折り畳んだ後、ＢＥＮＴ２方向に折り曲げてインタ
ーフェイス基板ＰＣＢのコネクタＣＴ２に結合する（図
２７参照）。なお、ＦＰＣ２と基板ＳＵＢ１の固定は、
当該ＦＰＣ２と基板ＳＵＢ１の間に両面粘着テープを介
挿して行う。The flat connector CT4 is provided on the surface side of the convex portion JT2. First, the flat connector CT4 is folded around the line BTL in the BENT1 direction, and then folded in the BENT2 direction to be connected to the connector CT2 of the interface board PCB (see FIG. 27). . In addition, fixing of the FPC2 and the substrate SUB1 is as follows.
This is performed by inserting a double-sided adhesive tape between the FPC 2 and the substrate SUB1.
【０１１０】《ゴムクッションＧＣ》ゴムクッションＧ
Ｃは、図３、図３１〜図３４に示したように、導光体Ｇ
ＬＢの下面に設置した反射シートとモールドケースＭＣ
Ａの間に介挿されており、その弾性を利用して導光体Ｇ
ＬＢと液晶表示素子ＰＮＬをシールドケースＳＨＤとモ
ールドケースＭＣＡの間に固定する。なお、このゴムク
ッションＧＣは導光体ＧＬＢの周囲に設置するが、ある
いはシールドケースＳＨＤに形成した爪ＮＬとモールド
ケースＭＣＡの係合部分にのみ介挿してもよい。<< Rubber Cushion GC >> Rubber Cushion G
C is a light guide G as shown in FIGS. 3 and 31 to 34.
Reflective sheet and mold case MC installed on the lower surface of LB
A between the light guides G
The LB and the liquid crystal display element PNL are fixed between the shield case SHD and the mold case MCA. Note that the rubber cushion GC is installed around the light guide GLB, or may be inserted only into the engaging portion between the claws NL formed on the shield case SHD and the mold case MCA.
【０１１１】ゴムクッションＧＣの少なくとも片面には
粘着材または両面粘着テープが付いており、導光体ＧＬ
ＢとモールドケースＭＣＡの一方に添付した状態で他方
を固定する。An adhesive or a double-sided adhesive tape is attached to at least one surface of the rubber cushion GC, and the light guide GL is provided.
B and one of the molded cases MCA are attached to the other and fixed.
【０１１２】《バックライトＢＬ》図３１に示したよう
に、バックライトＢＬは導光体ＧＬＢと、この上面に設
置した拡散シートＳＰＳ、プリズムシートＰＲＳからな
る光学シート部材、導光体ＧＬＢの下面に設置した反射
シートＲＦＳ、導光体ＧＬＢの一端面に沿って設置した
線状光源（冷陰極蛍光管）ＬＰ、および光源反射板ＬＳ
とから構成される。これらの各部材はモールドケースＭ
ＣＡの凹部に収納される。<< Backlight BL >> As shown in FIG. 31, the backlight BL is a light guide GLB, an optical sheet member including a diffusion sheet SPS and a prism sheet PRS provided on the upper surface thereof, and a lower surface of the light guide GLB. Sheet RFS installed in the light source, a linear light source (cold cathode fluorescent tube) LP installed along one end surface of the light guide GLB, and a light source reflector LS
It is composed of Each of these members is a mold case M
It is stored in the recess of CA.
【０１１３】光源反射板ＬＳは線状光源ＬＰの長手方向
に沿った上方に設置され、導光体ＧＬＢの縁（プリズム
シートＰＲＳの上）とモールドケースＭＣＡの縁に両面
粘着テープＢＡＴで固定されている。The light source reflector LS is installed above the linear light source LP along the longitudinal direction, and is fixed to the edge of the light guide GLB (on the prism sheet PRS) and the edge of the mold case MCA with a double-sided adhesive tape BAT. ing.
【０１１４】なお、構成例では、導光体ＧＬＢの下面に
設置される反射シートＲＦＳを線状光源ＬＰの下位置ま
で延長させ、この延長部分ＲＦＳ−Ｅを下側の光源反射
板としている。しかし、この下側の光源反射板は必ずし
も必要でなく、モールドケースＭＣＡの内面が光反射性
（鏡面、または白色）であればよい。また、線状光源Ｌ
Ｐの導光体ＧＬＢとは反対側の内壁側には、線状光源Ｌ
Ｐからの光が反射してもその殆どが線状光源で遮断され
て利用されないので、反射板を設置する必要なないが、
線状光源ＬＰと反射板ＬＳあるいはモールドケースＭＣ
Ａの下面の隙間が大きくなった場合は、モールドケース
ＭＣＡの内壁（底面を含む）を光反射性（鏡面、または
白色）とすれば、光利用率を向上させることができる。In the configuration example, the reflection sheet RFS provided on the lower surface of the light guide GLB is extended to a position below the linear light source LP, and this extension RFS-E is used as a lower light source reflector. However, the lower light source reflector is not always necessary, and it is sufficient that the inner surface of the mold case MCA is light reflective (mirror surface or white). Further, the linear light source L
A linear light source L is provided on the inner wall side opposite to the light guide GLB of P.
Even if the light from P is reflected, most of the light is blocked by the linear light source and is not used, so there is no need to install a reflector,
Linear light source LP and reflector LS or molded case MC
When the gap on the lower surface of A becomes large, the light utilization rate can be improved by making the inner wall (including the bottom surface) of the mold case MCA light-reflective (mirror surface or white).
【０１１５】図１３はバックライトＢＬの正面図（液晶
表示素子ＰＮＬ側）、図１４は図１３のバックライトか
らプリズムシートＰＲＳや拡散シートＳＲＳを取外した
正面図、図１５は他の構成例を示す図１４と同様の正面
図である。FIG. 13 is a front view of the backlight BL (the liquid crystal display element PNL side), FIG. 14 is a front view of the backlight of FIG. 13 with the prism sheet PRS and the diffusion sheet SRS removed, and FIG. FIG. 15 is a front view similar to FIG.
【０１１６】線状光源ＬＰである冷陰極蛍光管のランプ
ケーブルＬＰＣ（ＬＰＣ１、ＬＰＣ２）は液晶表示素子
ＰＮＬの側面に配線されてランプコネクタＬＣＴを介し
て図示しないインバータ電源基板から給電される。な
お、ＧＢはランプケーブルＬＰＣを保持するゴムブッシ
ュである。なお、図２〜図５に示した構成の液晶表示装
置では、バックライトは短辺の一方に設置される。The lamp cables LPC (LPC1, LPC2) of the cold cathode fluorescent tubes, which are linear light sources LP, are wired on the side surfaces of the liquid crystal display element PNL, and are supplied with power from an inverter power supply board (not shown) via a lamp connector LCT. GB is a rubber bush that holds the lamp cable LPC. In the liquid crystal display device having the configuration shown in FIGS. 2 to 5, the backlight is provided on one of the short sides.
【０１１７】《拡散シートＳＰＳ》拡散シートＳＰＳ
は、導光体ＧＬＢの上に載置され、導光体ＧＬＢの上面
から出射する光を拡散して液晶表示素子ＰＮＬを均一に
照明する。<< Diffusion Sheet SPS >> Diffusion Sheet SPS
Is mounted on the light guide GLB and diffuses light emitted from the upper surface of the light guide GLB to uniformly illuminate the liquid crystal display element PNL.
【０１１８】《プリズムシートＰＲＳ》プリズムシート
ＰＲＳは本構成例では２枚からなり、拡散シートＳＰＳ
の上に載置され、下面が平滑面で上面がプリズム面とな
っている各プリズムシートを、それらのプリズム溝が直
行するように重ねて配置される。このプリズムシートＰ
ＲＳは拡散シートＳＰＳからの光を液晶表示素子ＰＮＬ
方向に集光してバックライトＢＬの輝度を向上させる。
その結果、バックライトの消費電力を低減し、液晶表示
モジュールを小型、軽量化することができる。<< Prism Sheet PRS >> In this configuration example, the prism sheet PRS is composed of two sheets, and the diffusion sheet SPS is used.
Are placed on top of each other, and each prism sheet having a smooth lower surface and a prism surface as an upper surface is arranged so that the prism grooves are perpendicular to each other. This prism sheet P
RS transmits light from the diffusion sheet SPS to the liquid crystal display element PNL.
Light is collected in the direction to improve the brightness of the backlight BL.
As a result, the power consumption of the backlight can be reduced, and the size and weight of the liquid crystal display module can be reduced.
【０１１９】拡散シートＳＰＳとプリズムシートＰＲＳ
のそれぞれの各一辺端部にはシートの設置時に位置が一
致する固定用の***ＳＬＶが２個ずつ設けてあり、モー
ルドケースＭＣＡの対応する一辺端部にピン状の凸部Ｍ
ＰＮが形成され、スリーブＳＬＶを介して両者を挿着し
て位置合わせする。スリーブＳＬＶは例えばシリコンゴ
ム等の弾性体からなり、その内径が凸部ＭＰＮの外径よ
り小さくなっており、脱落を防止している。Diffusion sheet SPS and prism sheet PRS
Are provided with two fixing small holes SLV whose positions coincide with each other at the time of installation of the sheet, and a pin-shaped protrusion M is formed at the corresponding one end of the mold case MCA.
A PN is formed, and both are inserted and aligned via the sleeve SLV. The sleeve SLV is made of, for example, an elastic body such as silicon rubber, and has an inner diameter smaller than an outer diameter of the convex portion MPN, thereby preventing the sleeve SLV from falling off.
【０１２０】なお、図１７に示したように、線状光源Ｌ
Ｐとは反対側の辺で、モールドケースＭＣＡの一辺端部
に一体に設けたピン状の凸部ＭＰＮに上記拡散シートＳ
ＰＳとプリズムシートＰＲＳに設けた***を挿着して位
置合わせすることによって、さらに正確な位置合わせを
行うことができる。Note that, as shown in FIG.
On the side opposite to P, the diffusion sheet S is attached to a pin-shaped projection MPN integrally provided at one side end of the mold case MCA.
By inserting and positioning the small holes provided in the PS and the prism sheet PRS, more accurate positioning can be performed.
【０１２１】凸部ＭＰＮはゲート側のフレキシブル基板
ＦＰＣ１の下側で、その回路基板ＰＣＢとは平面的に重
ならない位置にあるので、液晶表示モジュールの厚みを
増やすことはない。Since the convex portion MPN is located below the gate-side flexible substrate FPC1 and at a position not overlapping the circuit board PCB in a plan view, the thickness of the liquid crystal display module is not increased.
【０１２２】《モールドケースＭＣＡ》図１６はモール
ドケースＭＣＡの説明図であり、図１７は図１６のＡ
部，Ｂ部，Ｃ部，Ｄ部の拡大図である。モールド成形で
形成した下側ケースであるモールドケースＭＣＡは、冷
陰極蛍光管ＬＰ、ランプケーブルＬＰＣ、導光体ＧＬＢ
等を保持するバックライト収納ケースであり、合成樹脂
で一個の型で一体成形で作られる。<< Molded Case MCA >> FIG. 16 is an explanatory view of the molded case MCA, and FIG.
It is an enlarged view of a part, a B part, a C part, and a D part. A molded case MCA, which is a lower case formed by molding, includes a cold cathode fluorescent tube LP, a lamp cable LPC, and a light guide GLB.
This is a backlight storage case that holds the etc., and is made by integral molding with one mold of synthetic resin.
【０１２３】このモールドケースＭＣＡは、各固定部材
と弾性体の作用により金属製のシールドケースＳＨＤと
緊密に合体し、液晶表示モジュールＭＤＬの耐振動性、
耐熱衝撃性が向上でき、信頼性を高めている。The mold case MCA is tightly combined with the metal shield case SHD by the action of each fixing member and the elastic body, and the vibration resistance of the liquid crystal display module MDL is improved.
Thermal shock resistance can be improved and reliability is improved.
【０１２４】モールドケースＭＣＡの底面には周囲の枠
状部分を除く中央の部分に、当該底面の半分以上の面積
を占める大きな開口ＭＯが形成されている。これによ
り、モールドケースＮＣＡの組立て後、バックライトＢ
ＬとモールドケースＭＣＡとの間のゴムクッションＧＣ
の作用でモールドケースＭＣＡの底面に上面から下面に
向かって垂直方向に加わる力によってモールドケースＭ
ＣＡの底面が膨らむのを防止でき、最大厚みの増加が抑
制され、液晶表示モジュールＭＤＬの薄型化、軽量化が
可能となる。On the bottom surface of the mold case MCA, a large opening MO occupying at least half the area of the bottom surface is formed at the center except for the surrounding frame portion. Thereby, after assembling the mold case NCA, the backlight B
Rubber cushion GC between L and mold case MCA
Is applied to the bottom surface of the mold case MCA vertically from the upper surface to the lower surface by the action of the mold case MCA.
The bottom surface of the CA can be prevented from swelling, the increase in the maximum thickness is suppressed, and the thickness and weight of the liquid crystal display module MDL can be reduced.
【０１２５】図１７におけるＭＣＬは、インターフェイ
ス回路基板ＰＣＢの発熱部品（図１１、図３０）に示し
た電源回路ＤＣ−ＤＣコンバータＤＤ等）の実装部に対
応する個所のモールドケースＭＣＡに設けた切り欠き
（コネクタＣＴ１接続用の切り欠きを含む）である。The MCL in FIG. 17 is a cutout provided in the mold case MCA at a location corresponding to the mounting portion of the power supply circuit DC-DC converter DD shown in the heat-generating components (FIGS. 11 and 30) of the interface circuit board PCB. Notch (including notch for connecting connector CT1).
【０１２６】このように、回路基板ＰＣＢ上の発熱部を
モールドケースで覆わずに、切り書きを設けておくこと
により、インターフェイス回路基板ＰＣＢの発熱部の放
熱性を向上できる。この他にも、表示制御用の集積回路
ＴＣＯＮも発熱部品と考えられ、この上のモールドケー
スＭＣＡを切り欠いてもよい。As described above, by providing the cutouts without covering the heat generating portion on the circuit board PCB with the mold case, the heat radiation of the heat generating portion of the interface circuit board PCB can be improved. In addition, the integrated circuit TCON for display control is also considered to be a heat-generating component, and the molded case MCA thereon may be cut away.
【０１２７】図１６におけるＭＨは、液晶表示モジュー
ルＭＤＬをパソコン等の応用装置に取り付けるための４
個の取り付け穴である。シールドケースＳＨＤにもモー
ルドケースＭＣＡの取り付け穴ＭＨに一致する取り付け
穴ＨＬＤが形成されており、ねじ等を用いて応用装置に
固定し実装される。[0127] MH in FIG. 16 is 4 for attaching the liquid crystal display module MDL to an application device such as a personal computer.
Mounting holes. The shield case SHD is also provided with a mounting hole HLD corresponding to the mounting hole MH of the mold case MCA, and is fixed and mounted on an application device using screws or the like.
【０１２８】図１６と図１７におけるＭＢは導光体ＧＬ
Ｂの保持部であり、ＰＪは位置決め部である。ＭＣ１〜
４はランプケーブルＬＰＣ１，２の収納部である。MB in FIGS. 16 and 17 is a light guide GL.
B is a holding part, and PJ is a positioning part. MC1
Reference numeral 4 denotes a housing for the lamp cables LPC1 and LPC2.
【０１２９】《導光体ＧＬＢのモールドケースＭＣＡへ
の収納》図１８は導光体ＧＬＢのモールドケースＭＣＡ
への収納部の説明図で、（ａ）は要部平面図、（ｂ）は
（ａ）のコーナー部の従来構造、（ｃ）はコーナー部の
本構成例の構造を示す。<< Storing Light Guide GLB in Mold Case MCA >> FIG. 18 shows the light guide GLB mold case MCA.
5A is a plan view of a main part, FIG. 5B shows a conventional structure of a corner portion of FIG. 5A, and FIG. 5C shows a structure of the present configuration example of a corner portion.
【０１３０】図１８（ａ）に示したように、導光体ＧＬ
Ｂの４個のコーナー部には面取りされた直線状の斜め部
が設けられ、この斜め部に対応してモールドケースＭＣ
Ａにも直線状の斜めの位置決め部ＰＪが形成されてい
る。従来は（ｂ）に示したように、コーナー部は直角で
あるため、導光体ＧＬＢの辺方向（ｙ方向）の力Ｆに対
して弱く、重い部品である導光体ＧＬＢが振動や衝撃に
より位置決め部ＰＪが破損することがあった。As shown in FIG. 18A, the light guide GL
The four corners of B are provided with straight bevels which are chamfered.
A linear oblique positioning portion PJ is also formed at A. Conventionally, as shown in (b), since the corner portion is at a right angle, the light guide GLB, which is a weak component against the force F in the side direction (y direction) of the light guide GLB and is heavy, is subject to vibration and impact. As a result, the positioning portion PJ was sometimes damaged.
【０１３１】本構成例では、図１８（ｃ）に示したよう
に、導光体ＧＬＢと位置決め部ＰＪを斜め形状としたこ
とで、位置決め部ＰＪにかかる力が２方向ｆｘとｆｙに
分散され、位置決め部ＰＪの破損が防止でき、信頼性が
向上する。In the present configuration example, as shown in FIG. 18 (c), by forming the light guide GLB and the positioning portion PJ in an oblique shape, the force applied to the positioning portion PJ is dispersed in two directions fx and fy. In addition, the positioning portion PJ can be prevented from being damaged, and the reliability is improved.
【０１３２】《冷陰極蛍光管ＬＰと光源反射板ＬＳの配
置》図１８（ａ）に示したように、光源反射板ＬＳは線
状光源（冷陰極蛍光管）ＬＰの上部において、導光体Ｇ
ＬＢとモールドケースＭＣＡを橋絡して両面粘着テープ
を用いて固定される。この部分の断面構造は図２８に示
してある。<< Arrangement of Cold Cathode Fluorescent Tube LP and Light Source Reflecting Plate LS >> As shown in FIG. 18A, the light source reflecting plate LS is provided above the linear light source (cold cathode fluorescent tube) LP by a light guide. G
The LB and the mold case MCA are bridged and fixed using a double-sided adhesive tape. The cross-sectional structure of this part is shown in FIG.
【０１３３】図３１に示したように、線状光源である冷
陰極蛍光管ＬＰは導光体ＧＬＢの一端面に近接して設置
され、その上方に光源反射板ＬＳは両面粘着テープＢＡ
Ｔで固定されている。As shown in FIG. 31, the cold-cathode fluorescent lamp LP as a linear light source is installed near one end surface of the light guide GLB, and the light source reflection plate LS is placed above the light guide reflector LB.
Fixed at T.
【０１３４】図１３〜図１５では、バックライトＢＬを
構成する冷陰極蛍光管ＬＰは液晶表示モジュールＭＤＬ
の長辺側かつ表示領域の下方に配置されている。すなわ
ち、図４１と図４２に示したように、パソコンあるいは
ワープロ等の情報処理装置に実装した場合、冷陰極蛍光
管ＬＰが表示部の長辺下方にあるようになる。図１３と
図１４に示した例では、インバータＩＶを表示部内のイ
ンバータ収納部ＭＩに配置した場合で、ランプケーブル
ＬＰＣ１は液晶表示モジュールＭＤＬの左および上の２
辺に沿って配線され、ランプケーブルＬＰＣ２は右の１
辺に沿って配線される。一方、図１５に示した例では、
インバータＩＶをキーボード内に配置した場合を示し、
ランプケーブルＬＰＣ１は液晶表示モジュールＭＤＬの
左、上および右の３辺に沿って配線され、両ランプケー
ブルＬＰＣ１とＬＰＣ２は右下からでている。In FIG. 13 to FIG. 15, the cold cathode fluorescent lamp LP constituting the backlight BL is a liquid crystal display module MDL.
Are arranged on the long side and below the display area. That is, as shown in FIGS. 41 and 42, when mounted on an information processing device such as a personal computer or a word processor, the cold cathode fluorescent lamp LP is located below the long side of the display unit. In the example shown in FIGS. 13 and 14, when the inverter IV is arranged in the inverter storage section MI in the display section, the lamp cable LPC1 is connected to the left and upper 2 of the liquid crystal display module MDL.
The lamp cable LPC2 is wired along the right side.
Wired along the sides. On the other hand, in the example shown in FIG.
The case where the inverter IV is arranged in the keyboard is shown,
The lamp cable LPC1 is wired along three sides of the left, upper and right sides of the liquid crystal display module MDL, and both lamp cables LPC1 and LPC2 are from the lower right.
【０１３５】このように、冷陰極蛍光管ＬＰを液晶表示
モジュールＭＤＬの表示部下方に配置することで図４２
に示すようにキーボード部にインバータＩＶを配置する
場合でも、冷陰極蛍光管ＬＰの高圧側ランプケーブルＬ
ＰＣ２の長さを短くすることができ、ノイズの発生や波
形の変化を引き起こすインピーダンスを低減でき、冷陰
極蛍光管ＬＰの始動性を向上することができる。なお、
インバータＩＶをキーボード側に配置する場合は、表示
部の幅をさらに縮小できる。さらに、冷陰極蛍光管ＬＰ
を表示部の下方に配置することで、当該表示部の開閉に
よる衝撃が緩和され信頼性が向上する。そして、液晶表
示素子ＰＮＬの表示面の中心が上方にシフトするので、
使用者がキーボードを打つ手が表示画面の下方を見難く
するのを防止できるという効果もある。By disposing the cold cathode fluorescent lamp LP below the display section of the liquid crystal display module MDL in this manner, FIG.
When the inverter IV is arranged in the keyboard section as shown in FIG.
The length of the PC 2 can be shortened, the impedance causing noise and a change in waveform can be reduced, and the startability of the cold cathode fluorescent lamp LP can be improved. In addition,
When the inverter IV is arranged on the keyboard side, the width of the display unit can be further reduced. Furthermore, a cold cathode fluorescent tube LP
Is arranged below the display unit, the shock caused by opening and closing the display unit is reduced, and the reliability is improved. Then, since the center of the display surface of the liquid crystal display element PNL shifts upward,
There is also an effect that it is possible to prevent a hand striking the keyboard by the user from being difficult to see below the display screen.
【０１３６】上記の構成では、冷陰極蛍光管ＬＰを液晶
表示素子ＰＮＬの長辺下側に設置したが、長辺上側、あ
るいは短辺側に設置することもできることは言うまでも
ない。In the above configuration, the cold-cathode fluorescent lamp LP is installed below the long side of the liquid crystal display element PNL. However, it goes without saying that the cold cathode fluorescent tube LP can be installed above the long side or the short side.
【０１３７】先に説明したように、図３５は液晶表示素
子ＰＮＬとその外周部に配置される駆動回路等の回路構
成を説明するブロック図である。この構成では、薄膜ト
ランジスタ（ＴＦＴ）型液晶表示素子ＰＮＬ（ＴＦＴ−
ＬＣＤ）の下側にのみドレインドライバ部１０３が配置
され、８００×６００画素から構成されるＸＧＡ仕様の
液晶表示素子の側面部にはゲートドライバ部１０４、コ
ントローラ部１０１、電源部１０２が配置される。As described above, FIG. 35 is a block diagram for explaining a circuit configuration of the liquid crystal display element PNL and a driving circuit and the like arranged on the outer periphery thereof. In this configuration, a thin film transistor (TFT) type liquid crystal display element PNL (TFT-
A drain driver unit 103 is disposed only below the LCD, and a gate driver unit 104, a controller unit 101, and a power supply unit 102 are disposed on the side surface of a liquid crystal display element of XGA specification composed of 800 × 600 pixels. .
【０１３８】ドレインドライバ部１０３は、前記した多
層フレキシブル基板を折り曲げて実装する。コントロー
ラ部１０１、電源部１０２を実装したインターフェイス
基板ＰＣＢは液晶表示素子ＰＮＬの短辺の外周部に配置
されたゲートドライバ部１０４の裏面に配置される。こ
れは、情報処理装置の横幅の制約があり、可能な限り表
示部を構成する液晶表示モジュールＭＤＬの幅も縮小さ
せる必要があるためである。The drain driver unit 103 is mounted by bending the above-mentioned multilayer flexible substrate. The interface board PCB on which the controller unit 101 and the power supply unit 102 are mounted is arranged on the back surface of the gate driver unit 104 arranged on the outer periphery of the short side of the liquid crystal display element PNL. This is because the width of the information processing apparatus is limited, and it is necessary to reduce the width of the liquid crystal display module MDL constituting the display unit as much as possible.
【０１３９】図３６はアクティブマトリクス方式液晶表
示装置の等価回路を示すブロック図である。薄膜トラン
ジスタＴＦＴは、隣接する２本のドレイン信号線ＤＬ
と、隣接する２本のゲート信号線ＧＬとの交差領域に配
置される。薄膜トランジスタＴＦＴのドレイン電極とゲ
ート電極は、それぞれドレイン信号線ＤＬとゲート信号
線ＧＬに接続される。FIG. 36 is a block diagram showing an equivalent circuit of an active matrix type liquid crystal display device. The thin film transistor TFT includes two adjacent drain signal lines DL
And two adjacent gate signal lines GL. A drain electrode and a gate electrode of the thin film transistor TFT are connected to a drain signal line DL and a gate signal line GL, respectively.
【０１４０】薄膜トランジスタＴＦＴのソース電極は画
素電極に接続され、画素電極とコモン電極との間に液晶
層が設けられているので、薄膜トランジスタＴＦＴのソ
ース電極との間には液晶容量（ＣLC）が等価的に接続さ
れる。薄膜トランジスタＴＦＴはゲート電極に正のバイ
アス電圧を印加すると導通し、負のバイアス電圧を印加
すると不導通となる。また、薄膜トランジスタＴＦＴの
ソース電極と前ラインのゲート信号線との間には、保持
容量Ｃadd が接続される。Since the source electrode of the thin film transistor TFT is connected to the pixel electrode and a liquid crystal layer is provided between the pixel electrode and the common electrode, a liquid crystal capacitance (C LC ) is provided between the thin film transistor TFT and the source electrode. Connected equivalently. The thin film transistor TFT becomes conductive when a positive bias voltage is applied to the gate electrode, and becomes non-conductive when a negative bias voltage is applied. A storage capacitor C add is connected between the source electrode of the thin film transistor TFT and the previous gate signal line.
【０１４１】なお、ソース電極、ドレイン電極は本来そ
の間のバイアス極性によって決まるもので、この液晶表
示装置ではその極性は動作中反転するので、ソース電
極、ドレイン電極は動作中入れ替わるものと理解された
い。しかし、以下の説明では、便宜上一方をソース電
極、他方をドレイン電極と固定して説明する。It should be understood that the source electrode and the drain electrode are originally determined by the bias polarity between them, and in this liquid crystal display device, the polarities are inverted during the operation, so it is understood that the source electrode and the drain electrode are switched during the operation. However, in the following description, one is fixed as a source electrode and the other is fixed as a drain electrode for convenience.
【０１４２】図３９は液晶表示素子の各ドライバ（ドレ
インドライバ、ゲートドライバ、コモンドライバ）の概
略構成と信号の流れを示すブロック図である。表示制御
素子２０１、バッファ回路２１０は図３５に示したコン
トローラ部１０１に設けられ、ドレインドライバ２１１
は図３５に示すドレインドライバ部１０３に設けられ、
ゲートドライバ２０６は図３５のゲートドライバ部１０
４に設けられる。FIG. 39 is a block diagram showing a schematic configuration of each driver (drain driver, gate driver, common driver) of the liquid crystal display element and a signal flow. The display control element 201 and the buffer circuit 210 are provided in the controller unit 101 shown in FIG.
Are provided in the drain driver section 103 shown in FIG.
The gate driver 206 is the gate driver unit 10 shown in FIG.
4.
【０１４３】ドレインドライバ２１１は表示データのデ
ータラッチ部と出力電圧発生回路とから構成される。ま
た、諧調基準電圧生成部２０８、マルチプレクサ２０
９、コモン電圧生成部２０２、コモンドライバ２０３、
レベルシフト回路２０７、ゲートオン電圧生成部２０
４、ゲートオフ電圧生成部２０５、およびＤＣ−ＤＣコ
ンバータ２１２は図３１に示した電源部１０２に設けら
れる。The drain driver 211 comprises a data latch section for display data and an output voltage generating circuit. Further, the gradation reference voltage generator 208 and the multiplexer 20
9, common voltage generation unit 202, common driver 203,
Level shift circuit 207, gate-on voltage generator 20
4. The gate-off voltage generation unit 205 and the DC-DC converter 212 are provided in the power supply unit 102 shown in FIG.
【０１４４】図３８はコモン電圧とドレイン電圧および
ゲート電圧のレベルとその波形図であり、ドレイン波形
は黒表示のときの波形を示す。FIG. 38 is a diagram showing the levels of the common voltage, the drain voltage, and the gate voltage and their waveforms. The drain waveform shows a waveform in black display.
【０１４５】図３７はゲートドライバ２０６とドレイン
ドライバ２１１に対する表示データとクロック信号の流
れの説明図である。また、図４０は本体コンピュータ
（ホスト）から表示制御装置２０１に入力される表示デ
ータおよび表示制御装置２０１からドレインドライバと
ゲートドライバに出力される信号を示すタイミング図で
ある。FIG. 37 is an explanatory diagram of the flow of display data and clock signals to the gate driver 206 and the drain driver 211. FIG. 40 is a timing chart showing display data input from the main computer (host) to the display control device 201 and signals output from the display control device 201 to the drain driver and the gate driver.
【０１４６】表示制御装置２０１は、本体コンピュータ
からの制御信号（クロック信号、表示タイミング信号、
同期信号）を受けてドレインドライバ２１１への制御信
号として、クロックＤ１（ＣＬ１）、シフトクロックＤ
２（ＣＬ２）、および表示データを生成し、同時にゲー
トドライバ２０６への制御信号として、フレーム開始指
示信号ＦＬＭ、クロックＧ（ＣＬ３）および表示データ
を生成する。The display control device 201 is provided with control signals (clock signal, display timing signal,
(A synchronization signal), a clock D1 (CL1), a shift clock D
2 (CL2) and display data, and at the same time, a frame start instruction signal FLM, a clock G (CL3) and display data as control signals to the gate driver 206.
【０１４７】また、ドレインドライバ２１１の前段のキ
ャリー出力は、そのまま次段のドレインドライバ２１１
のキャリー入力となる。The carry output at the preceding stage of the drain driver 211 is directly used as the drain driver 211 at the next stage.
Carry input.
【０１４８】図４０から明らかなように、ドレインドラ
イバのシフト用クロック信号Ｄ２（ＣＬ２）は本体コン
ピュータか入力されるクロック信号（ＤＣＬＫ）および
表示データの周波数と同じであり、ＸＧＡ表示素子では
約４０ＭＨｚの高周波となり、ＥＭＩ対策が重要とな
る。As is apparent from FIG. 40, the shift clock signal D2 (CL2) of the drain driver is the same as the frequency of the clock signal (DCLK) and display data input from the main computer, and is about 40 MHz in the XGA display element. And the EMI countermeasures become important.
【０１４９】《液晶表示モジュールＭＤＬを実装した情
報処理装置》図４１および図４２はそれぞれ液晶表示モ
ジュールＭＤＬを実装したノート型パソコン、あるいは
ワープロの斜視図である。前記したように、図４１はイ
ンバータＩＶを表示部すなわち液晶表示モジュールＭＤ
Ｌのインバータ収納部ＭＩ（図１３、図１６参照）に配
置した場合、図４２はキーボード部に配置した場合を示
す。<< Information Processing Device Mounted with Liquid Crystal Display Module MDL >> FIGS. 41 and 42 are perspective views of a notebook personal computer or a word processor mounted with the liquid crystal display module MDL, respectively. As described above, FIG. 41 shows the inverter IV as a display unit, that is, a liquid crystal display module MD.
FIG. 42 shows a case where it is arranged in the keyboard unit, and FIG. 42 shows a case where it is arranged in the L inverter storage unit MI (see FIGS. 13 and 16).
【０１５０】情報処理装置からの信号は、先ず、左側の
インターフェイス基板ＰＣＢのほぼ中央に位置するコネ
クタから表示制御集積回路素子ＴＣＯＮへ行き、ここで
データ変換された表示データがドレインドライバ用周辺
回路へ流れる。このように、ＣＯＧ方式と多層フレキシ
ブル基板とを使用することで、情報処理装置の横幅外形
の制約が解消でき、小型で低消費電力の情報処理装置を
提供できる。The signal from the information processing device first goes from the connector located at the approximate center of the left interface board PCB to the display control integrated circuit element TCON, and the display data converted here is sent to the drain driver peripheral circuit. Flows. As described above, by using the COG method and the multilayer flexible substrate, the restriction on the outer width of the information processing device can be eliminated, and a small-sized information processing device with low power consumption can be provided.
【０１５１】《駆動用ＩＣチップ搭載部近傍の平面およ
び断面構成》図２４は液晶表示素子ＰＮＬの下側基板Ｓ
ＵＢ１上に駆動用ＩＣを搭載した状態を示す要部拡大図
である。図２５は液晶表示素子の下側基板ＳＵＢ１のド
レイン駆動用ＩＣの搭載部周辺と当該基板の切断線ＣＴ
１付近の要部平面図、図２６は図２０のＡ−Ａ’線，Ｂ
−Ｂ’線，Ｃ−Ｃ’線に沿った断面図である。図２４に
おいて、上側基板ＳＵＢ２は一点鎖線で示すが、下側基
板ＳＵＢ１の上方に重なって位置し、シールパターンＳ
Ｌにより有効表示領域ＡＲを含んで液晶ＬＣを封入して
いる。<< Planar and Cross-sectional Structure Near the Driving IC Chip Mounting Portion >> FIG. 24 shows the lower substrate S of the liquid crystal display element PNL.
FIG. 3 is an enlarged view of a main part showing a state where a driving IC is mounted on UB1. FIG. 25 shows the vicinity of the mounting portion of the drain driving IC of the lower substrate SUB1 of the liquid crystal display element and the cutting line CT of the substrate.
26. FIG. 26 is a plan view of a main portion near 1 and FIG.
It is sectional drawing along the -B 'line and CC' line. In FIG. 24, the upper substrate SUB2 is indicated by a dashed line, but is positioned above the lower substrate SUB1 so as to overlap with the seal pattern S.
L encloses the liquid crystal LC including the effective display area AR.
【０１５２】基板ＳＵＢ１上の電極ＣＯＭは導電ビーズ
や銀ペースト等を介して基板あＳＵＢ２側の共通電極パ
ターンに電気的に接続させる配線である。配線ＤＴＭ
（あるいはＧＴＭ）は、駆動用ＩＣからの出力信号を有
効表示部ＡＲ内の配線に供給するものである。入力配線
Ｔｄは、駆動用ＩＣへ入力信号を供給するものである。
異方性導電膜ＡＣＦは、一列に並んだ複数個の駆動用Ｉ
Ｃ部分に共通して細長い形状のＡＣＦ２と、上記複数個
の駆動用ＩＣへの入力配線パターン部分に共通して細長
い形状としたＡＣＦ１を別々に貼り付ける。The electrode COM on the substrate SUB1 is a wiring to be electrically connected to the common electrode pattern on the substrate SUB2 via conductive beads or silver paste. Wiring DTM
(Or GTM) is to supply an output signal from the driving IC to a wiring in the effective display unit AR. The input wiring Td supplies an input signal to the driving IC.
The anisotropic conductive film ACF includes a plurality of driving I
An elongated ACF2 common to the portion C and an elongated ACF1 common to the input wiring pattern portions to the plurality of driving ICs are separately attached.
【０１５３】パッシベーション膜（保護膜）ＰＳＶ１，
ＰＳＶ２は図２９にも示したが、電食防止のため出来る
限り配線部を被覆し、露出部分は異方性導電膜ＡＣＦ１
で覆うようにする。The passivation film (protective film) PSV1,
Although PSV2 is also shown in FIG. 29, the wiring portion is covered as much as possible to prevent electrolytic corrosion, and the exposed portion is anisotropic conductive film ACF1.
To cover.
【０１５４】さらに、駆動用ＩＣの側面周辺には、エポ
キシ樹脂あるいはシリコーン樹脂ＳＩＬが充填され（図
２９参照）、保護が多重化されている。Further, the periphery of the side surface of the driving IC is filled with an epoxy resin or a silicone resin SIL (see FIG. 29), and protection is multiplexed.
【０１５５】なお、図２９は液晶表示素子の下基板にド
レイン駆動ＩＣ（ドレインドライバ）を実装した状態を
示す断面図である。液晶表示素子は下基板ＳＵＢ１と上
基板ＳＵＢ２の間に液晶層ＬＣを挟持し、シールＳＬで
封止してなる。下基板ＳＵＢ１に形成されたドレイン線
からドレイン引出し線（以下、単にドレイン線）ＤＴＭ
が上基板ＳＵＢ２の端縁を越えてドレイン駆動ＩＣの実
装位置まで形成されている。そして、このドレイン線Ｔ
ＤＭの上層には前記した層間絶縁層ＰＳＶが被覆され、
ドレイン駆動ＩＣのバンプＢＵＭＰの位置で開口が形成
されている。FIG. 29 is a sectional view showing a state where a drain drive IC (drain driver) is mounted on a lower substrate of the liquid crystal display element. The liquid crystal display element has a liquid crystal layer LC sandwiched between a lower substrate SUB1 and an upper substrate SUB2 and is sealed with a seal SL. A drain lead line (hereinafter simply referred to as a drain line) DTM from a drain line formed on the lower substrate SUB1.
Are formed over the edge of the upper substrate SUB2 to the mounting position of the drain drive IC. And this drain line T
The above-mentioned interlayer insulating layer PSV is coated on the upper layer of DM,
An opening is formed at the position of the bump BUMP of the drain drive IC.
【０１５６】この開口部分は前記図１で説明したよう
に、ドレイン駆動ＩＣの最外形の範囲内に位置する。そ
して、上記バンプＢＵＭＰとドレイン線ＤＴＭとの接続
部分には透明導電膜ＩＴＯが成膜されている。また、ド
レイン駆動ＩＣのフレキシブル基板ＦＰＣ２側のバンプ
接続部分についても同様である。その他の構成は図１に
示した通りである。This opening is located within the outermost range of the drain drive IC as described with reference to FIG. Then, a transparent conductive film ITO is formed at a connection portion between the bump BUMP and the drain line DTM. The same applies to the bump connection portion of the drain drive IC on the flexible substrate FPC2 side. Other configurations are as shown in FIG.
【０１５７】図３８において、ゲートオンレベル波形
（直流）とゲートオッフレベル波形は、−９Ｖ〜−１４
Ｖの間で変化し、１０Ｖでゲートオンする。ドレイン波
形（黒表示時）とコモン電圧Ｖcom 波形は、約０Ｖ〜３
Ｖの間でレベル変化する。例えば、黒レベルのドレイン
波形を１水平期間（１Ｈ）毎に変化させるため、論理処
理回路で１ビットずつ論理反転を行い、ドレインドライ
バに入力している。ゲートのオフレベル波形はコモン電
圧Ｖcom と略同様の振幅と移送で動作する。In FIG. 38, the gate-on level waveform (DC) and the gate-off level waveform are -9 V to -14
V, and turns on at 10V. The drain waveform (during black display) and the common voltage V com waveform are approximately 0V to 3V.
The level changes between V. For example, in order to change the drain waveform of the black level every horizontal period (1H), the logic processing circuit performs logical inversion on a bit-by-bit basis and inputs the result to the drain driver. The gate off-level waveform operates with substantially the same amplitude and transfer as the common voltage V com .
【０１５８】図３７はゲートドライバ１０４とドレイン
ドライバ１０３に対する表示データとクロック信号の流
れの説明図である。前記したように、表示制御装置１０
１は本体コンピュータからの制御信号（クロック信号、
表示タイミング信号、同期信号）を受けて、ドレインド
ライバ１０３への制御信号としてクロックＤ１（ＣＬ
１）、シフトクロックＤ２（ＣＬ２）および表示データ
を生成し、同時にゲートドライバ１０４への制御信号と
して、フレーム開始指示信号ＦＬＭ、クロックＧ（ＣＬ
３）および表示データを生成する。FIG. 37 is an explanatory diagram of the display data and clock signal flows for the gate driver 104 and the drain driver 103. As described above, the display control device 10
1 is a control signal (clock signal,
Upon receiving the display timing signal and the synchronization signal, the clock D1 (CL) is used as a control signal to the drain driver 103.
1), a shift clock D2 (CL2) and display data are generated, and at the same time, as a control signal to the gate driver 104, a frame start instruction signal FLM and a clock G (CL
3) and generate display data.
【０１５９】また、ドレインドライバ１０３の前段のキ
ャリー出力は、そのまま次段のドレインドアイバ１０３
のキャリー入力に与えられる。The carry output of the preceding stage of the drain driver 103 is directly used as the drain driver 103 of the next stage.
Is given to the carry input.
【０１６０】以上、本発明を実施例に基づいて具体的の
説明したが、本発明は、上記の実施例に限定されるもの
ではなく、その要旨を逸脱しない範囲で種々の変更が可
能であることは言うまでもない。例えば、上記の実施例
はアクティブマトリクス方式の液晶表示装置に本発明を
適用したものとして説明したが、単純マトリクス方式、
その他の方式の液晶表示装置にも同様に適用できる。As described above, the present invention has been specifically described based on the embodiments. However, the present invention is not limited to the above embodiments, and various changes can be made without departing from the gist of the present invention. Needless to say. For example, in the above embodiment, the present invention is applied to an active matrix type liquid crystal display device.
The present invention can be similarly applied to other types of liquid crystal display devices.
【０１６１】[0161]
【発明の効果】以上説明したように、本発明によれば、
映像信号線と接続用電極とを接続するための層間絶縁膜
の開口部が駆動ＩＣの最外形を越えない範囲に位置する
ことで、上記接続用電極が上記開口部を完全に覆わずに
映像信号線の極く一部が剥き出しになっても外部からの
水分等の侵入が抑制され、断線の発生が防止される。As described above, according to the present invention,
Since the opening of the interlayer insulating film for connecting the video signal line and the connection electrode is located in a range that does not exceed the outermost shape of the driving IC, the connection electrode does not completely cover the opening and the image is formed. Even if a very small portion of the signal line is exposed, intrusion of moisture or the like from the outside is suppressed, and occurrence of disconnection is prevented.
【図１】本発明による液晶表示装置を構成する液晶表示
素子のドレイン駆動ＩＣとドレイン線の配置構造を模式
的に説明する要部模式図である。FIG. 1 is a schematic diagram of a main part schematically illustrating an arrangement structure of a drain drive IC and a drain line of a liquid crystal display element constituting a liquid crystal display device according to the present invention.
【図２】液晶表示装置の筐体を構成する上側ケースで液
晶表示素子を覆う以前の状態を示す展開斜視図である。FIG. 2 is an exploded perspective view showing a state before a liquid crystal display element is covered by an upper case constituting a housing of the liquid crystal display device.
【図３】図２に示した上側ケースと液晶表示素子の下面
に積層する照明光源（バックライト）および各種の光学
フィルムを下側ケースに収納して上側ケースと固定する
以前の状態を示す展開斜視図である。FIG. 3 is a development showing a state before an illumination light source (backlight) and various optical films stacked on the upper case and the lower surface of the liquid crystal display element shown in FIG. 2 are housed in the lower case and fixed to the upper case. It is a perspective view.
【図４】液晶表示装置（液晶表示モジュール）の組立て
完成図であり、液晶表示素子ＰＮＬの表面側（すなわ
ち、液晶表示素子ＰＮＬ側）から見た正面図と各側面図
である。FIG. 4 is a completed assembly view of a liquid crystal display device (liquid crystal display module), which is a front view and side views of the liquid crystal display element PNL viewed from the front side (that is, the liquid crystal display element PNL side).
【図５】図４の液晶表示モジュールを裏面とその側面に
実装されるインターフェイス基板の説明図である。FIG. 5 is an explanatory diagram of an interface board on which the liquid crystal display module of FIG. 4 is mounted on a back surface and side surfaces thereof.
【図６】ゲート側フレキシブル基板ＦＰＣ１とドレイン
側フレキシブル基板ＦＰＣ２の配置を説明する要部平面
図である。FIG. 6 is a main part plan view for explaining the arrangement of a gate-side flexible substrate FPC1 and a drain-side flexible substrate FPC2.
【図７】本発明による液晶表示装置の全体構成を説明す
る展開斜視図である。FIG. 7 is an exploded perspective view illustrating the overall configuration of the liquid crystal display device according to the present invention.
【図８】液晶表示モジュールの組立て完成図であり、液
晶表示素子の表面側から見た正面図、前側面図、右側面
図、左側面図である。FIG. 8 is an assembled view of the liquid crystal display module, which is a front view, a front side view, a right side view, and a left side view as viewed from the front side of the liquid crystal display element.
【図９】液晶表示モジュールの組立て完成図であり、液
晶表示素子の裏面側から見た裏面図である。FIG. 9 is an assembled view of the liquid crystal display module, and is a rear view as viewed from the rear side of the liquid crystal display element.
【図１０】液晶表示素子の外周部にゲート側フレキシブ
ル基板と折り曲げる前のドレイン側フレキシブル基板を
実装した駆動回路基板付き液晶表示素子の正面図であ
る。FIG. 10 is a front view of a liquid crystal display device with a drive circuit board in which a gate-side flexible substrate and a drain-side flexible substrate before being bent are mounted on an outer peripheral portion of the liquid crystal display device.
【図１１】インターフェイス回路基板を実装した図５の
駆動回路基板付き液晶表示素子の裏面図である。11 is a rear view of the liquid crystal display device with a drive circuit board of FIG. 5 on which an interface circuit board is mounted.
【図１２】シールドケースＳＨＤを下においてフレキシ
ブル基板とインターフェイス回路基板を実装した後、フ
レキシブル基板を折り曲げて液晶表示素子をシールドケ
ースに収納した状態を示す裏面図である。FIG. 12 is a rear view showing a state in which a flexible board and an interface circuit board are mounted under a shield case SHD, and then the flexible board is bent to accommodate a liquid crystal display element in the shield case.
【図１３】バックライトの正面と前側面の説明図であ
る。FIG. 13 is an explanatory diagram of a front side and a front side of a backlight.
【図１４】図１３のバックライトからプリズムシートと
拡散シートを取り外した正面と前側面の説明図である。FIG. 14 is an explanatory view of a front surface and a front surface of the backlight of FIG. 13 from which a prism sheet and a diffusion sheet are removed.
【図１５】バックライトの他の構成例を示す図９と同様
の正面と前側面の説明図である。FIG. 15 is an explanatory view of the front and front sides similar to FIG. 9, showing another example of the configuration of the backlight.
【図１６】下側ケース（モールドケース）の説明図であ
る。FIG. 16 is an explanatory diagram of a lower case (mold case).
【図１７】図１２におけるモールドケースのコーナー部
の拡大説明図である。17 is an enlarged explanatory view of a corner portion of the mold case in FIG.
【図１８】導光体ＧＬＢのモールドケースＭＣＡへの収
納部における光源反射板の取り付け説明図である。FIG. 18 is an explanatory diagram of attachment of a light source reflector in a storage portion of the light guide GLB in a molded case MCA.
【図１９】線状光源の反射板の設置状態の説明図であ
る。FIG. 19 is an explanatory diagram of a state where a reflecting plate of a linear light source is installed.
【図２０】ドレインドライバを駆動する多層フレキシブ
ル基板ＦＰＣ２の説明図である。FIG. 20 is an explanatory diagram of a multilayer flexible substrate FPC2 that drives a drain driver.
【図２１】多層フレキシブル基板ＰＣ２の実装部分の説
明図である。FIG. 21 is an explanatory diagram of a mounting portion of a multilayer flexible substrate PC2.
【図２２】ゲートドライバを駆動する多層フレキシブル
基板の説明図である。FIG. 22 is an explanatory diagram of a multilayer flexible substrate that drives a gate driver.
【図２３】多層フレキシブル基板内の信号配線と下側基
板上の駆動用ＩＣへの入力信号との接続関係を示す配線
図である。FIG. 23 is a wiring diagram showing a connection relationship between signal wiring in a multilayer flexible substrate and input signals to a driving IC on a lower substrate.
【図２４】液晶表示素子の下側基板上に駆動用ＩＣを搭
載した状態の説明図である。FIG. 24 is an explanatory diagram of a state where a driving IC is mounted on a lower substrate of a liquid crystal display element.
【図２５】液晶表示素子の下側基板のドレイン駆動用Ｉ
Ｃの搭載部周辺と当該基板の切断線ＣＴ１付近の要部平
面図である。FIG. 25 shows a drain driving I on the lower substrate of the liquid crystal display element.
FIG. 4 is a plan view of a main part around a mounting portion of C and near a cutting line CT1 of the substrate.
【図２６】図２０のＡ−Ａ’，Ｂ−Ｂ’，Ｃ−Ｃ’線で
の断面図である。FIG. 26 is a sectional view taken along lines AA ′, BB ′, and CC ′ in FIG. 20;
【図２７】多層フレキシブル基板の折り曲げ実装方法と
他の多層フレキシブル基板との接続部を示す斜視図であ
る。FIG. 27 is a perspective view illustrating a method of bending and mounting a multilayer flexible substrate and a connection portion with another multilayer flexible substrate.
【図２８】多層フレキシブル基板ＦＰＣの表面導体層と
図２６に示したインターフェイス回路基板の一部拡大図
である。FIG. 28 is a partially enlarged view of the surface conductor layer of the multilayer flexible board FPC and the interface circuit board shown in FIG. 26;
【図２９】図２４のＡ−Ａ’線における断面図である。FIG. 29 is a sectional view taken along line A-A ′ of FIG.
【図３０】インターフェイス回路基板ＰＣＢの説明図で
ある。FIG. 30 is an explanatory diagram of an interface circuit board PCB.
【図３１】図４のＡ−Ａ’線における断面図である。FIG. 31 is a sectional view taken along line A-A ′ of FIG. 4;
【図３２】図４のＢ−Ｂ’線における断面図である。FIG. 32 is a sectional view taken along line B-B ′ of FIG. 4;
【図３３】図４のＣ−Ｃ’線における断面図である。FIG. 33 is a sectional view taken along line C-C ′ in FIG. 4;
【図３４】図４のＤ−Ｄ’線における断面図である。FIG. 34 is a sectional view taken along line D-D 'of FIG.
【図３５】液晶表示素子ＰＮＬとその外周部に配置され
る駆動回路等の回路構成を説明するブロック図である。FIG. 35 is a block diagram illustrating a circuit configuration of a liquid crystal display element PNL and a driving circuit and the like arranged on an outer peripheral portion thereof.
【図３６】液晶表示モジュールの等価回路を示すブロッ
ク図である。FIG. 36 is a block diagram showing an equivalent circuit of the liquid crystal display module.
【図３７】ゲートドライバとドレインドライバに対する
表示データとクロック信号の流れの説明図である。FIG. 37 is a diagram illustrating the flow of display data and a clock signal for a gate driver and a drain driver.
【図３８】コモン電圧とドレイン電圧およびゲート電圧
のレベルとその波形図である。FIG. 38 is a diagram showing levels of common voltage, drain voltage, and gate voltage and waveforms thereof.
【図３９】液晶表示素子の各ドライバ（ドレインドライ
バ、ゲートドライバ、コモンドライバ）の概略構成と信
号の流れを示すブロック図である。FIG. 39 is a block diagram illustrating a schematic configuration of each driver (a drain driver, a gate driver, and a common driver) and a signal flow of the liquid crystal display element.
【図４０】本体コンピュータ（ホスト）から表示制御装
置に入力される表示データおよび表示制御装置からドレ
インドライバとゲートドライバに出力される信号を示す
タイミング図である。FIG. 40 is a timing chart showing display data input from the main computer (host) to the display control device and signals output from the display control device to the drain driver and the gate driver.
【図４１】液晶表示モジュールを実装したノート型パソ
コンあるいはワープロの斜視図である。FIG. 41 is a perspective view of a notebook computer or a word processor on which a liquid crystal display module is mounted.
【図４２】液晶表示モジュールを実装した他のノート型
パソコンあるいはワープロの斜視図である。FIG. 42 is a perspective view of another notebook computer or word processor on which a liquid crystal display module is mounted.
【図４３】従来の液晶表示装置を構成する液晶表示素子
のドレイン駆動ＩＣとドレイン線の配置構造を模式的に
説明する要部模式図である。FIG. 43 is a schematic diagram of a main part schematically illustrating an arrangement structure of a drain drive IC and a drain line of a liquid crystal display element included in a conventional liquid crystal display device.
ＳＵＢ１ 下基板（アクティブマトリクス基板） ＳＵＢ２ 上基板（カラーフィルタ基板） ＤＴＭ ドレイン引出し線（ドレイン線） ＧＴＭ ゲート引き出し線（ゲート線） ＴＭ 接続端子 Ｔｄ 端子配線（接続配線） Ｃｏｍ 共通電極（共通電極接続端子） Ｄ（Ｄ2399, Ｄ2400, Ｄ2401） ドレイン線（映像信号
線） Ｇ ゲート線（走査信号線） ＰＳＶ 層間絶縁膜 ＰＳＶ−Ｗ 開口部 ＩＣ（ＩＣ1 , ・・・ＩＣM ） ドレイン線駆動ＩＣ
（チップ） ＩＣ（ＩＣ1 , ・・・ＩＣN ） ゲート線駆動ＩＣ（チ
ップ） ＡＲ 表示領域 １０１ コントローラ部 １０２ 電源部 １０３ ドレインドライバ部 １０４ ゲートドライバ部。SUB1 Lower substrate (active matrix substrate) SUB2 Upper substrate (color filter substrate) DTM Drain lead line (drain line) GTM Gate lead line (gate line) TM Connection terminal Td Terminal wiring (connection wiring) Com Common electrode (common electrode connection terminal) ) D (D 2399, D 2400 , D 2401) the drain lines (video signal lines) G gate lines (scanning signal lines) PSV interlayer insulating film PSV-W openings IC (IC 1, ··· IC M ) drain line driver IC
(Chip) IC (IC 1, ... IC N ) Gate line driving IC (chip) AR display area 101 controller 102 power supply 103 drain driver 104 gate driver.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松永 邦之 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 今城 由博 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 Ｆターム(参考） 2H092 GA48 GA49 GA50 GA51 GA55 GA57 HA26 KB04 NA15 NA17 NA18 NA25 NA27 NA28 NA29 PA05 PA06 5C094 AA03 AA07 AA32 BA03 BA43 CA19 CA24 DA09 DA15 EA01 EA07 ED03 ──────────────────────────────────────────────────の Continuing on the front page (72) Kuniyuki Matsunaga 3300 Hayano, Mobara-shi, Chiba Prefecture Electronic Device Division, Hitachi, Ltd. (72) Inventor Yoshihiro Imajo 3300 Hayano, Mobara-shi, Chiba Hitachi, Ltd. F term in the device division (reference) 2H092 GA48 GA49 GA50 GA51 GA55 GA57 HA26 KB04 NA15 NA17 NA18 NA25 NA27 NA28 NA29 PA05 PA06 5C094 AA03 AA07 AA32 BA03 BA43 CA19 CA24 DA09 DA15 EA01 EA07 ED03
Claims (1)
された複数の走査信号線および複数の映像信号線で囲ま
れた画素領域毎に薄膜トランジスタを形成した第１の基
板と共通電極を形成した第２の基板で液晶層を挟持して
なる液晶表示素子と、所定の本数毎の前記走査信号線と
接続するごとく前記液晶表示素子の１辺に沿って設置し
た複数の走査信号線駆動ＩＣチップと、前記映像信号線
と層間絶縁膜に形成した開口部を介して接続する如く形
成された接続用電極と、前記接続用電極を介して所定本
数毎の前記映像信号線と接続するごとく前記液晶表示素
子の前記走査信号線駆動ＩＣチップの設置辺の隣接辺に
沿って設置した複数の映像信号線駆動ＩＣチップを具備
した液晶表示装置において、 前記走査信号線駆動ＩＣチップの設置辺から最も遠い前
記映像信号線駆動ＩＣチップの最外側の映像信号線の外
側にダミーの映像信号線を有し、このダミーの映像信号
線を前記走査信号線駆動ＩＣチップの設置辺側の２つ隣
の映像信号線に接続してなることを特徴とする液晶表示
装置。A first substrate formed with a thin film transistor and a common electrode for each pixel region surrounded by a plurality of scanning signal lines and a plurality of video signal lines intersecting an upper layer and a lower layer via an interlayer insulating film; A liquid crystal display element having a liquid crystal layer sandwiched between the formed second substrates, and a plurality of scanning signal line drives arranged along one side of the liquid crystal display element so as to be connected to the predetermined number of the scanning signal lines. An IC chip, a connection electrode formed so as to be connected to the video signal line via an opening formed in the interlayer insulating film, and a predetermined number of the video signal lines connected via the connection electrode. In a liquid crystal display device comprising a plurality of video signal line drive IC chips installed along sides adjacent to the scan signal line drive IC chips of the liquid crystal display element, A dummy video signal line is provided outside the outermost video signal line of the farthest video signal line driving IC chip, and the dummy video signal line is adjacent to two adjacent to the installation side of the scanning signal line driving IC chip. A liquid crystal display device characterized by being connected to a video signal line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19077498A JP2000019560A (en) | 1998-07-06 | 1998-07-06 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19077498A JP2000019560A (en) | 1998-07-06 | 1998-07-06 | Liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000019560A true JP2000019560A (en) | 2000-01-21 |
Family
ID=16263514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19077498A Pending JP2000019560A (en) | 1998-07-06 | 1998-07-06 | Liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000019560A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001337341A (en) * | 2000-05-25 | 2001-12-07 | Citizen Watch Co Ltd | Liquid crystal display panel |
| JP2006267796A (en) * | 2005-03-25 | 2006-10-05 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| US7612750B2 (en) | 2001-11-28 | 2009-11-03 | Sharp Kabushiki Kaisha | Liquid crystal display device |
-
1998
- 1998-07-06 JP JP19077498A patent/JP2000019560A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001337341A (en) * | 2000-05-25 | 2001-12-07 | Citizen Watch Co Ltd | Liquid crystal display panel |
| JP4658287B2 (en) * | 2000-05-25 | 2011-03-23 | シチズンホールディングス株式会社 | LCD panel |
| US7612750B2 (en) | 2001-11-28 | 2009-11-03 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US8421724B2 (en) | 2001-11-28 | 2013-04-16 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| JP2006267796A (en) * | 2005-03-25 | 2006-10-05 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100304745B1 (en) | Liquid crystal display device | |
| JPH11305254A (en) | Liquid crystal display device | |
| KR100266356B1 (en) | Lcd device assembled by flip technology comprising a folded multi-layered flexible driving circute substrate | |
| KR100255144B1 (en) | Lcd device with reduced frame portion surrounding display area | |
| JP3576294B2 (en) | Liquid crystal display | |
| US6456344B1 (en) | LCD having a pattern for preventing a wavy brightness irregularity at the edges of the screen due to drive elements or tape carrier packages | |
| JPH09138389A (en) | Liquid crystal display device | |
| JPH10333149A (en) | Liquid crystal display device | |
| JP3639602B2 (en) | Liquid crystal display | |
| JP3611449B2 (en) | Liquid crystal display | |
| JP2000047209A (en) | Liquid crystal display device | |
| JPH11305227A (en) | Liquid crystal display device | |
| JPH1138431A (en) | Liquid crystal display device | |
| JPH1184355A (en) | Liquid crystal display device | |
| JPH11305226A (en) | Liquid crystal display device | |
| JP2000019560A (en) | Liquid crystal display device | |
| JPH09138388A (en) | Liquid crystal display device | |
| JPH09138405A (en) | Liquid crystal display device | |
| JPH09189919A (en) | Liquid crystal display device | |
| JPH11305251A (en) | Liquid crystal display device | |
| JP3958341B2 (en) | Liquid crystal display module and liquid crystal display device | |
| JP3429614B2 (en) | Liquid crystal display | |
| JP3288870B2 (en) | Liquid crystal display | |
| JP3786992B2 (en) | Liquid crystal display | |
| JP3517458B2 (en) | Liquid crystal display |