JP2000012605A - Method for producing electrode part of semiconductor chip - Google Patents

Method for producing electrode part of semiconductor chip

Info

Publication number
JP2000012605A
JP2000012605A JP17096998A JP17096998A JP2000012605A JP 2000012605 A JP2000012605 A JP 2000012605A JP 17096998 A JP17096998 A JP 17096998A JP 17096998 A JP17096998 A JP 17096998A JP 2000012605 A JP2000012605 A JP 2000012605A
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor chip
electrode portion
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17096998A
Other languages
Japanese (ja)
Inventor
Hidenori Hayashida
英徳 林田
Shigeaki Ueda
重昭 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WORLD METAL KK
Original Assignee
WORLD METAL KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WORLD METAL KK filed Critical WORLD METAL KK
Priority to JP17096998A priority Critical patent/JP2000012605A/en
Publication of JP2000012605A publication Critical patent/JP2000012605A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor

Abstract

PROBLEM TO BE SOLVED: To prevent variations of thickness of aluminum electrode formed on a semiconductor chip and variations of height of the electrode when a bump, etc., are formed on the aluminum electrode. SOLUTION: In this method, an aluminum layer 4 and an electrode part 100a comprising a metallic layer 20 which is nobler than aluminum, laminated on the aluminum layer 4 are formed on a semiconductor substrate 2 comprising a semiconductor chip 1. In this case, the aluminum layer 4 is formed on the whole surface of the semiconductor substrate 2. A metallic layer which is nobler than aluminum is laminated on the part to be at least electrode part on the aluminum layer 4 without previously patterning the aluminum layer 4 on an electrode pattern. As a result, an electrode pattern 30 having laminated structure of the aluminum layer 4 and the metallic layer 20 which is noble than aluminum is formed. Subsequently, a protective film 7 is formed in such a way as to open the electrode pattern 30. Furthermore, if necessary, a bump is formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、フリップチップ実
装、ＴＡＢ実装等に適した半導体チップの電極部の構造
及びその形成法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of an electrode portion of a semiconductor chip suitable for flip chip mounting, TAB mounting, and the like, and a method of forming the same.

【０００２】[0002]

【従来の技術】図７に示すように、従来、半導体チップ
１の電極部の形成方法としては、まず、表面に厚さ２μ
ｍ以下程度の絶縁層３を有するＳｉ基板等の半導体基板
２の全面に真空中でＡｌを蒸着させることによりＡｌ層
４を被着させ（同図（ａ））、次いでそのＡｌ層４をフ
ォトリソ法でパターニングすることによってＡｌ電極４
Ａや回路部４Ｘを形成し（同図（ｂ））、その後シンタ
リングすることによってＳｉ／Ａｌ間の密着を確保し、
さらに、半導体チップ１の表面に保護膜（パッシベーシ
ョン膜）７を、Ａｌ電極４Ａが開口するように形成する
ことが行われている（同図（ｃ））。2. Description of the Related Art As shown in FIG. 7, a conventional method for forming an electrode portion of a semiconductor chip 1 is to first form a 2 μm thick layer on the surface.
An Al layer 4 is deposited on the entire surface of a semiconductor substrate 2 such as a Si substrate having an insulating layer 3 of about m or less by vacuum evaporation of Al (FIG. 1A). Electrode 4 by patterning
A and the circuit portion 4X are formed (FIG. 2B), and then sintering is performed to secure the adhesion between Si / Al.
Further, a protection film (passivation film) 7 is formed on the surface of the semiconductor chip 1 so that the Al electrode 4A is opened (FIG. 3C).

【０００３】また、こうして形成された電極部を有する
半導体チップ１の実装方法としては、半導体チップ１の
電極部と基板の電極部とをＡｌ線やＡｕ線を用いて接続
する、所謂ワイヤーボンディング実装や、半導体チップ
１のＡｌ電極４Ａ上にバンプを形成し、そのバンプを用
いて半導体チップ１を基板に直接実装するフリップチッ
プ実装やＴＡＢ実装が行われている。A method of mounting the semiconductor chip 1 having the electrode portion formed in this manner is a so-called wire bonding mounting method in which the electrode portion of the semiconductor chip 1 is connected to the electrode portion of the substrate using an Al wire or an Au wire. Alternatively, flip chip mounting or TAB mounting in which a bump is formed on an Al electrode 4A of the semiconductor chip 1 and the semiconductor chip 1 is directly mounted on a substrate using the bump is performed.

【０００４】この場合、バンプの形成方法としては、図
８に示すように、Ａｌ電極４Ａと保護膜７とを有する半
導体チップ１（同図（ａ））に対し、その全面に、Ｃ
ｒ、Ｗ、Ｔｉ、Ｃｕ等からなる密着改良膜８及びＣｕ、
Ｎｉ等からなる拡散防止膜９を順次積層し（同図
（ｂ））、さらにレジスト１０を塗布し（同図
（ｃ））、それをＡｌ電極４Ａが開口するようフォトリ
ソ法でパターニングし（同図（ｄ））、その上にバンプ
となるＣｕ、Ｎｉ、ハンダ、Ａｇ、Ａｕ等のバンプ金属
１１を電気メッキ法や真空法で形成する（同図
（ｅ））。次いで、レジスト１０を剥離し（同図
（ｆ））、拡散防止膜９をエッチングで除去し（同図
（ｇ））、さらに密着改良膜８をエッチングで除去する
ことが行われている（同図（ｈ））。In this case, as shown in FIG. 8, a bump is formed on a semiconductor chip 1 (FIG. 1A) having an Al electrode 4A and a protective film 7 by applying a C
adhesion improving film 8 made of r, W, Ti, Cu, etc. and Cu,
A diffusion prevention film 9 made of Ni or the like is sequentially laminated (FIG. 2B), a resist 10 is applied (FIG. 2C), and the resist 10 is patterned by a photolithography method so that an Al electrode 4A is opened (FIG. 2B). (D), a bump metal 11 such as Cu, Ni, solder, Ag, Au, etc. to be a bump is formed thereon by an electroplating method or a vacuum method ((e) in the same figure). Next, the resist 10 is peeled off (FIG. 6F), the diffusion prevention film 9 is removed by etching (FIG. 6G), and the adhesion improving film 8 is further removed by etching (FIG. 5G). Figure (h).

【０００５】[0005]

【発明が解決しようとする課題】しかしながら、上述の
バンプ形成方法は、工程数が多く、設備費が高く、高コ
ストとなる。However, the above-described bump forming method requires a large number of steps, requires high equipment cost, and is expensive.

【０００６】また、形成されるバンプの高さにもばらつ
きが生じやすく、例えば、高さ３０μｍのハンダバンプ
の形成を意図した場合に、形成されるバンプの高さは、
通常２５〜３５μｍの範囲でばらつく。Also, the height of the formed bump tends to vary. For example, when a solder bump having a height of 30 μm is intended, the height of the formed bump is as follows.
Usually, it varies in the range of 25 to 35 μm.

【０００７】これらのことは、現在、フリップチップ実
装が爆発的に普及しない理由の一つとなっている。[0007] These facts are one of the reasons why flip chip mounting has not exploded at present.

【０００８】また、近年、図７に示した方法で形成した
半導体チップ１のＡｌ電極４Ａに対して、無電解メッキ
法で直接Ｎｉ、Ａｕメッキ等を行うことによりフリップ
チップ実装に適したバンプを形成する方法も提案されて
いる（特開平８−１３０２２７号公報）。この方法によ
れば、フリップチップ実装に使用できる半導体チップの
バンプを、少ない工程数で、低コストに製造することが
できる。In recent years, bumps suitable for flip-chip mounting are formed by directly plating Ni or Au by electroless plating on the Al electrodes 4A of the semiconductor chip 1 formed by the method shown in FIG. A forming method has also been proposed (JP-A-8-130227). According to this method, bumps of a semiconductor chip that can be used for flip chip mounting can be manufactured with a small number of steps and at low cost.

【０００９】しかし、無電解メッキ法を利用するこの方
法によっても、半導体チップ１において電源、アース、
グランド、信号端子等の種々の用途の電極として形成さ
れる複数のＡｌ電極４Ａの全てを同一厚みに形成するこ
とは難しい。そのため、かかるＡｌ電極４Ａにバンプを
形成した場合には、バンプを有する各電極部は同一高さ
にならず、それ故、そのような電極部を有する半導体チ
ップ１を実際に基板に実装した場合には、電源、アー
ス、グランド、信号端子等として使用される各電極部の
バンプと基板との接合強度にばらつきが発生する。よっ
て、各電極部を同一信頼性で確実に接合することができ
ないという問題が生じていた。However, even with this method using the electroless plating method, the power supply, the ground,
It is difficult to form all of the plurality of Al electrodes 4A formed as electrodes for various uses such as a ground and a signal terminal with the same thickness. Therefore, when bumps are formed on the Al electrodes 4A, the electrode portions having the bumps do not have the same height, and therefore, when the semiconductor chip 1 having such electrode portions is actually mounted on a substrate. Causes variations in the bonding strength between the bumps of the electrode portions used as a power source, ground, ground, signal terminals, and the like, and the substrate. Therefore, there has been a problem that the electrode portions cannot be reliably joined with the same reliability.

【００１０】これは、図７（ｂ）に示したＡｌ層４のパ
ターニング工程で、電源、アース、グランド、信号端子
等の種々のＡｌ電極４Ａを複数同時に形成するにあた
り、Ａｌが本来的に両性金属であるためにプラスにもマ
イナスにも分極しやすいので、エッチングの前処理とし
て一般に行われる基板の脱脂や酸洗時、あるいはエッチ
ング時に、何らかのきっかけで、各Ａｌ電極４Ａがそれ
ぞれプラス又はマイナスに分極する。そして、プラスに
分極したＡｌ電極４Ａは極めて短時間にＡｌ層４が薄く
なり、ときには消失する。反対にマイナスに分極したＡ
ｌ電極４ＡにはＡｌが析出し、こうして同時に形成する
複数のＡｌ電極４ＡのＡｌ層４の厚さにばらつきが生じ
るためである。さらにマイナスに分極したＡｌ電極４Ａ
では、Ａｌイオン以外にもプラスに帯電した金属イオン
や有機酸イオンが析出あるいは置換するので、Ａｌ電極
４Ａ上に形成するメッキの密着を低下させる。[0010] In the patterning step of the Al layer 4 shown in FIG. 7B, when a plurality of various Al electrodes 4A such as a power supply, a ground, a ground, and a signal terminal are simultaneously formed, Al is inherently amphoteric. Since it is a metal, it is easy to be polarized both positively and negatively. Therefore, when degreasing or pickling the substrate, which is generally performed as a pretreatment for etching, or at the time of etching, each of the Al electrodes 4A becomes positively or negatively. Polarize. Then, in the positively polarized Al electrode 4A, the Al layer 4 becomes thin in a very short time and sometimes disappears. Conversely, A polarized negatively
This is because Al is deposited on the 1-electrode 4A, and the thickness of the Al layer 4 of the plurality of Al electrodes 4A thus formed at the same time varies. Further negatively polarized Al electrode 4A
In this case, in addition to Al ions, positively charged metal ions and organic acid ions are precipitated or replaced, so that the adhesion of plating formed on the Al electrode 4A is reduced.

【００１１】また、このＡｌ層４のパターニング工程に
おいて、Ａｌ層４が過度に薄く形成された場合には、そ
の後の工程でＡｌ電極４Ａ上に形成したバンプ（密着改
良膜８，拡散防止膜９、バンプ金属１１（図８参照））
とＡｌ電極４Ａとの密着性が低下するので、バンプを高
く形成すると容易にバンプとＡｌ電極４Ａとの界面が剥
離してバンプが倒れる。このため、事実上、高さ５μｍ
以上にバンプを形成することは困難であるという問題も
あった。In the patterning step of the Al layer 4, if the Al layer 4 is formed too thin, the bumps (adhesion improving film 8, diffusion preventing film 9) formed on the Al electrode 4A in the subsequent steps. , Bump metal 11 (see FIG. 8))
When the bump is formed high, the interface between the bump and the Al electrode 4A is easily peeled off and the bump falls down. Therefore, the height is practically 5 μm.
As described above, there is a problem that it is difficult to form a bump.

【００１２】本発明は以上のような従来技術の問題点を
解決しようとするものであり、半導体チップにおいて種
々の用途の電極として形成される各Ａｌ電極を同一厚み
に形成し、これらＡｌ電極上にバンプ等を形成すること
により得られる電極部を同一高さに形成できるように
し、基板と半導体チップの各電極部とが同一密着強度で
確実に高い信頼性で接合されるようにすることを目的と
する。また、必要に応じて高さ５μｍ以上のバンプも形
成できるようにすることを目的とする。An object of the present invention is to solve the above-mentioned problems of the prior art. In the semiconductor chip, Al electrodes formed as electrodes for various uses in a semiconductor chip are formed to have the same thickness and these Al electrodes are formed. The electrode parts obtained by forming bumps etc. can be formed at the same height so that the substrate and each electrode part of the semiconductor chip can be joined with the same adhesion strength and with high reliability. Aim. It is another object of the present invention to form bumps having a height of 5 μm or more as needed.

【００１３】[0013]

【課題を解決するための手段】本発明は、上記の目的を
達成するため、半導体基板に、Ａｌ層とそのＡｌ層上に
積層されたＡｌよりも貴な金属層とからなる電極部を形
成する方法であって、半導体基板にＡｌ層を形成し、こ
のＡｌ層を予め電極パターンにパターニングすることな
くＡｌ層上の少なくとも電極部となる部分にＡｌよりも
貴な金属層を積層し、次いでパターニングすることによ
りＡｌ層とＡｌよりも貴な金属層との積層構造を有する
電極パターンを形成することを特徴とする半導体チップ
の電極部の形成方法を提供する。According to the present invention, in order to achieve the above object, an electrode portion comprising an Al layer and a metal layer nobler than Al laminated on the Al layer is formed on a semiconductor substrate. A method of forming an Al layer on a semiconductor substrate, laminating a metal layer more noble than Al on at least a portion to be an electrode portion on the Al layer without previously patterning the Al layer into an electrode pattern, Provided is a method for forming an electrode portion of a semiconductor chip, characterized by forming an electrode pattern having a laminated structure of an Al layer and a metal layer more noble than Al by patterning.

【００１４】特に、Ａｌ層上の全面にＡｌよりも貴な金
属層を積層し、次いでパターニングすることによりＡｌ
層とＡｌよりも貴な金属層との積層構造を有する電極パ
ターンを形成する方法や、Ａｌ層上の電極部となる部分
に選択的にＡｌよりも貴な金属層を積層し、次いでパタ
ーニングすることによりＡｌ層とＡｌよりも貴な金属層
との積層構造を有する電極パターンを形成する方法を提
供する。In particular, a metal layer nobler than Al is laminated on the entire surface of the Al layer, and then patterned to form an Al layer.
Method of forming an electrode pattern having a laminated structure of a layer and a metal layer nobler than Al, or selectively laminating a metal layer nobler than Al on a portion to be an electrode portion on the Al layer, and then patterning This provides a method for forming an electrode pattern having a laminated structure of an Al layer and a metal layer more noble than Al.

【００１５】また、電極パターンの形成後、その電極パ
ターンが開口するように半導体チップ表面に保護膜を形
成する方法、特に、その保護膜を電極パターンの開口面
積が狭まるように形成し、その開口している電極パター
ン上に電極上部パターンを積層する方法を提供する。Further, after the formation of the electrode pattern, a method of forming a protective film on the surface of the semiconductor chip so that the electrode pattern is opened, particularly, forming the protective film so that the opening area of the electrode pattern is reduced, The present invention provides a method of laminating an electrode upper pattern on an electrode pattern.

【００１６】さらに、電極パターンを形成した後、又は
保護膜を形成した後、シンタリングによりＡｌ層とＡｌ
よりも貴な金属層との間に金属拡散層を形成する方法を
提供する。Further, after forming the electrode pattern or the protective film, the Al layer and the Al layer are formed by sintering.
A method for forming a metal diffusion layer between a metal layer and a noble metal layer is provided.

【００１７】また、本発明は、こうして形成した電極部
を有する半導体チップを提供し、さらに、このように形
成した電極部を有する半導体チップの基板への実装方法
として、(1)半導体チップの電極部と、この半導体チッ
プを搭載すべき基板の電極パッドとを位置合わせして加
熱加圧する方法、(2)半導体チップの電極パターン上に
ハンダボールをのせてバンプを形成し、これを基板の電
極部と位置合わせして加熱加圧する方法、(3)半導体チ
ップの電極部、又は基板の電極部上に、異方性導電剤を
塗布もしくは印刷し、又は異方性導電膜を貼付し、双方
の電極部を位置合わせてして加熱加圧する方法、(4)半
導体チップの電極部、又は基板の電極部上に、導電性ペ
ーストを塗布もしくは印刷し、又は導電性膜を貼付し、
又は樹脂製バンプを載せ、双方の電極部を位置合わせし
て加熱加圧する方法、(5)半導体チップの電極部と基板
の電極部とをワイヤーボンディング法で接続する方法を
提供する。Further, the present invention provides a semiconductor chip having the electrode portion formed as described above. Further, the present invention provides a method for mounting the semiconductor chip having the electrode portion formed as described above on a substrate. (2) Place a solder ball on the electrode pattern of the semiconductor chip to form a bump, and place it on the substrate electrode pad on which the semiconductor chip is to be mounted. (3) coating or printing an anisotropic conductive agent, or applying an anisotropic conductive film on the electrode part of the semiconductor chip, or the electrode part of the substrate, A method of heating and pressing by aligning the electrode parts, (4) on the electrode part of the semiconductor chip, or on the electrode part of the substrate, apply or print a conductive paste, or paste a conductive film,
Alternatively, the present invention provides a method in which a resin bump is placed and both electrode portions are positioned and heated and pressed, and (5) a method in which an electrode portion of a semiconductor chip and an electrode portion of a substrate are connected by a wire bonding method.

【００１８】本発明の半導体チップの電極部の形成方
法、半導体チップ、又は半導体チップの実装方法におい
て、半導体基板とは、Ｓｉ基板、Ｇａ−Ａｓ基板、サフ
ァイヤ基板、これらの基板表面に薄膜が形成されている
ものなど種々の材料から形成されている基板を含む。In the method for forming an electrode portion of a semiconductor chip, the semiconductor chip, or the method for mounting a semiconductor chip according to the present invention, the semiconductor substrate is a Si substrate, a Ga-As substrate, a sapphire substrate, and a thin film is formed on the surface of these substrates. And substrates formed from various materials such as those described above.

【００１９】また、Ａｌ層とは、Ａｌ単独層の他、Ｓｉ
を含有するＡｌ−Ｓｉ層、Ｓｉ及びＣｕを含有するＡｌ
−Ｓｉ−Ｃｕ層、Ｃｕを含有するＡｌ−Ｃｕ層、Ｓｉ及
びＴｉを含有するＡｌ−Ｓｉ−Ｔｉ層等のＡｌ合金層、
又はＡｌを主成分とするＡｌ系金属層を含む。The Al layer means not only the Al layer but also the Si layer.
Al-Si layer containing Si, Al containing Si and Cu
-Al-Cu layers, Al-Cu layers containing Cu, Al alloy layers such as Al-Si-Ti layers containing Si and Ti,
Alternatively, an Al-based metal layer containing Al as a main component is included.

【００２０】半導体チップとは、ＬＳＩの他、種々のト
ランジスタ、サイリスタ等を含む。The semiconductor chip includes various transistors, thyristors and the like in addition to the LSI.

【００２１】本発明の電極部の形成方法によれば、半導
体基板に電極部を形成するにあたり、まず半導体基板に
Ａｌ層を形成し、次いで、Ａｌ層を予めエッチング等に
より電極パターンにパターニングすることなく、Ａｌ層
上にＡｌよりも貴な金属層を積層する。この場合、Ａｌ
よりも貴な金属層は、Ａｌ層上の少なくとも電極部とな
る部分に形成される限り、Ａｌ層上の全面に形成しても
よく、あるいはＡｌ層上の電極部となる部分に選択的に
形成してもよい。前者の場合には、その後、Ａｌよりも
貴な金属層とＡｌ層との積層物をパターニングして電極
パターンを形成し、後者の場合には、Ａｌ層上の電極部
となる部分に選択的に形成されている貴な金属層を残す
ようにパターニングして電極パターンを形成する。いず
れの場合でも電極パターンを形成するためのパターニン
グ時、即ちエッチング時には、基板の最外層がＡｌ層で
はなく、Ａｌよりも貴な金属層となっているので、従来
例のような電極部のＡｌ層が正に分極することによる過
度の溶出、ひいてはパターンとして残すべき部分の消失
を防止でき、また、電極部のＡｌ層が負に分極すること
を防止できる。このため、Ａｌ電極を構成するＡｌ層の
厚みにばらつきが生じることを防止できる。また、Ａｌ
電極上にバンプ等を形成する場合にも各電極部を同一高
さに形成することが可能となる。よって、かかる電極部
を有する半導体チップを基板に実装した場合には、各電
極部を均一な密着性で、信頼性高く確実に接合すること
が可能となる。According to the method of forming an electrode portion of the present invention, when forming an electrode portion on a semiconductor substrate, first, an Al layer is formed on the semiconductor substrate, and then the Al layer is previously patterned into an electrode pattern by etching or the like. Instead, a metal layer more noble than Al is laminated on the Al layer. In this case, Al
The more noble metal layer may be formed on the entire surface of the Al layer as long as it is formed at least on the portion of the Al layer that will become the electrode portion, or selectively formed on the portion of the Al layer that becomes the electrode portion. It may be formed. In the former case, an electrode pattern is formed by patterning a laminate of a metal layer and an Al layer that are nobler than Al, and in the latter case, selective electrode portions on the Al layer are selectively formed. An electrode pattern is formed by patterning so as to leave the noble metal layer formed on the substrate. In any case, at the time of patterning for forming an electrode pattern, that is, at the time of etching, the outermost layer of the substrate is not an Al layer, but a metal layer which is more noble than Al. Excessive elution due to the positive polarization of the layer, and the loss of the portion to be left as a pattern can be prevented, and the Al layer of the electrode portion can be prevented from being negatively polarized. For this reason, it is possible to prevent the thickness of the Al layer constituting the Al electrode from being varied. Also, Al
Even when bumps and the like are formed on the electrodes, each electrode portion can be formed at the same height. Therefore, when a semiconductor chip having such electrode portions is mounted on a substrate, each electrode portion can be reliably and reliably joined with uniform adhesion.

【００２２】本発明の電極部の形成方法によれば、Ａｌ
電極を構成するＡｌ層の厚みとして、所定の厚みが確保
できるので、このＡｌ電極上に形成するバンプとその下
地となるＡｌ層との密着性を向上させることができる。
よって、必要により高さ５μｍ以上のバンプを形成する
ことも可能となる。According to the method for forming an electrode portion of the present invention, Al
Since a predetermined thickness can be ensured as the thickness of the Al layer constituting the electrode, it is possible to improve the adhesion between the bump formed on the Al electrode and the underlying Al layer.
Therefore, it is possible to form a bump having a height of 5 μm or more if necessary.

【００２３】本発明において、Ａｌよりも貴な金属層
は、従来のＡｌ電極上に形成されている密着改良膜ある
いは拡散防止膜の機能も担う。In the present invention, the metal layer which is more noble than Al also has the function of the adhesion improving film or the diffusion preventing film formed on the conventional Al electrode.

【００２４】[0024]

【発明の実施の形態】以下、本発明の半導体チップの電
極部の形成方法を図面を参照しつつ詳細に説明する。な
お、各図中、同一符号は同一又は同等の構成要素を表し
ている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method for forming an electrode portion of a semiconductor chip according to the present invention will be described in detail with reference to the drawings. In each of the drawings, the same reference numerals represent the same or equivalent components.

【００２５】図１及び図２はそれぞれ、本発明の電極部
１００ａ、１００ｂの形成方法の基本的な態様の形成工
程図である。FIG. 1 and FIG. 2 are process charts showing the basic aspects of the method for forming the electrode portions 100a and 100b of the present invention.

【００２６】これらの電極部の形成方法においては、ま
ず、半導体チップ１のＳｉ基板２にＡｌ層４を形成する
（図１（ａ）、図２（ａ））。Ａｌ層４の厚さは、当該
半導体チップ１の用途等に応じて適宜定めることができ
るが、通常、１〜１０μｍ程度とすることが好ましい。
Ａｌ層４の形成方法は、従来例と同様に、真空法でＳｉ
基板２の全面にＡｌ層４を被着させればよい。また、Ａ
ｌ層４を被着させるＳｉ基板２としては、表面に、厚さ
２μｍ以下程度のシリコン酸化物からなる絶縁層（図
７、図８の絶縁層３参照）が形成されているＳｉウエハ
あるいはそのような絶縁層が形成されていないＳｉウエ
ハのいずれも使用することができる。In the method of forming these electrode portions, first, an Al layer 4 is formed on the Si substrate 2 of the semiconductor chip 1 (FIGS. 1A and 2A). The thickness of the Al layer 4 can be appropriately determined according to the use of the semiconductor chip 1 and the like, but is preferably about 1 to 10 μm.
The formation method of the Al layer 4 is the same as that of the conventional example.
The Al layer 4 may be deposited on the entire surface of the substrate 2. Also, A
As the Si substrate 2 on which the l layer 4 is to be adhered, a Si wafer having an insulating layer made of silicon oxide having a thickness of about 2 μm or less (see the insulating layer 3 in FIGS. Any Si wafer on which such an insulating layer is not formed can be used.

【００２７】次に、Ａｌ層４上にＡｌよりも貴な金属層
２０を積層する（図１（ｃ））。このＡｌよりも貴な金
属層２０としては、Ｓｉ、Ｚｎ、Ｔａ、Ｓｎ、Ｐｂ、Ａ
ｇ、Ａｕ、Ｐｔ、Ａｓ、Ｂｉ、Ｓｂ、Ｓｅ、Ｃｄ、Ｃ
ｕ、Ｎｉ、Ｃｒ、Ｉｎ、Ｆｅ、Ｍｏ、Ｗ、Ｃｏ、Ｒｈ、
Ｔｉ及びＰｄから選ばれる金属の単独層を形成すること
ができる。あるいは、図２（ｃ）に示したように、Ａｌ
よりも貴な金属層２０として、第１の金属層２１と第２
の金属層２２とを形成してもよく、さらに多くの金属層
を積層してもよく、また、これらの金属の合金層を形成
してもよい。Next, a metal layer 20 which is nobler than Al is laminated on the Al layer 4 (FIG. 1C). As the metal layer 20 which is nobler than Al, Si, Zn, Ta, Sn, Pb, A
g, Au, Pt, As, Bi, Sb, Se, Cd, C
u, Ni, Cr, In, Fe, Mo, W, Co, Rh,
A single layer of a metal selected from Ti and Pd can be formed. Alternatively, as shown in FIG.
The first metal layer 21 and the second metal layer 20
Of the metal layer 22 may be formed, more metal layers may be stacked, or an alloy layer of these metals may be formed.

【００２８】Ａｌよりも貴な金属層２０の厚さは、形成
する当該金属の種類及びその層構成にもよるが、例え
ば、Ａｌよりも貴な金属層２０としてＣｕをＡｌ層４上
に積層する場合、その厚さは０．０１〜１０μｍ程度と
することが好ましい。The thickness of the metal layer 20, which is more noble than Al, depends on the type of the metal to be formed and its layer structure. For example, as the metal layer 20, which is nobler than Al, Cu is laminated on the Al layer 4. In this case, the thickness is preferably about 0.01 to 10 μm.

【００２９】Ａｌよりも貴な金属層２０の形成方法は、
Ａｌよりも貴な金属として積層する当該金属層２０の種
類にもよるが、電気メッキ法、無電解メッキ法、熔射法
又は気相法等を使用することができる。The method of forming the metal layer 20 which is nobler than Al is as follows.
An electroplating method, an electroless plating method, a spraying method, a gas phase method, or the like can be used depending on the type of the metal layer 20 to be laminated as a metal nobler than Al.

【００３０】ここで、電気メッキ法による場合、Ｃｕ、
Ｎｉ、Ｃｏ、Ｓｎ、Ａｇ、Ａｕ、Ｐｄ、Ｎｉ等の金属層
を好ましく形成することができる。これらは、いずれも
ｐＨ３〜１０、浴温２０〜７０℃、陰極電流密度０．０
１〜５Ａ／ｄｍ2で好ましく行うことができる。Here, in the case of electroplating, Cu,
A metal layer of Ni, Co, Sn, Ag, Au, Pd, Ni or the like can be preferably formed. All of these have a pH of 3 to 10, a bath temperature of 20 to 70 ° C, and a cathode current density of 0.0
It can be carried out preferably at 1 to 5 A / dm 2 .

【００３１】無電解メッキ法による場合、Ｎｉ−Ｐ、Ｎ
ｉ−Ｂ、Ｎｉ−Ｗ−Ｂ、Ｎｉ、Ｎｉ−Ｐ−Ｗ、Ｃｏ、Ｃ
ｏ−Ｎｉ、Ｃｕ、Ｃｕ−Ｎｉ−Ｐ、Ｐｄ、Ａｕ等の金属
層を好ましく形成することができる。無電解メッキ法で
使用する還元剤としては、ヒドラジン、ホルマリン、Ｄ
ＭＡＢ（dimethyl amino borane）、ＮａＢＨ4、ＫＢＨ
4、ＴＭＡＢ（trimethyl amino borane）、ギ酸等が好
ましい。また、無電解メッキ液は、通常ｐＨ３〜９、浴
温２０〜９５℃程度とすることが好ましい。なお、無電
解メッキ法には、置換メッキ法も含まれる。In the case of electroless plating, Ni-P, N
i-B, Ni-WB, Ni, Ni-P-W, Co, C
A metal layer such as o-Ni, Cu, Cu-Ni-P, Pd, or Au can be preferably formed. The reducing agents used in the electroless plating method include hydrazine, formalin, D
MAB (dimethyl amino borane), NaBH 4 , KBH
4 , TMAB (trimethyl amino borane), formic acid and the like are preferable. In addition, it is preferable that the electroless plating solution is usually adjusted to pH 3 to 9 and bath temperature to about 20 to 95 ° C. Note that the electroless plating method also includes a displacement plating method.

【００３２】熔射法による場合、Ｗ、Ｍｏ、Ｔｉ、Ｃ
ｒ、Ｃｕ等の金属層を好ましく形成することができる。
熔射法としては、低温熔射法も使用することができ、こ
の場合、被メッキ物の表面温度を３００℃以下とするこ
とができる。In the case of the spraying method, W, Mo, Ti, C
A metal layer such as r or Cu can be preferably formed.
As the thermal spraying method, a low-temperature thermal spraying method can also be used. In this case, the surface temperature of the object to be plated can be 300 ° C. or less.

【００３３】気相法としては、真空蒸着、スパッタリン
グ、イオンプレーティング等の物理的方法や、有機金属
化合物の蒸気に被メッキ物を曝す等の化学的方法を使用
することができる。As the vapor phase method, a physical method such as vacuum deposition, sputtering, or ion plating, or a chemical method such as exposing an object to be plated to a vapor of an organometallic compound can be used.

【００３４】Ａｌよりも貴な金属層２０の形成方法とし
ては、上述の方法のなかでも、生産性、品質の点から気
相法が好ましい。As a method for forming the metal layer 20 which is nobler than Al, the vapor phase method is preferable among the above-mentioned methods from the viewpoint of productivity and quality.

【００３５】なお、Ａｌ層４上にＡｌよりも貴な金属層
２０を積層するのに先立ち、必要に応じて、Ａｌ層４の
表面に前処理を施してもよい。例えば、Ａｌ層４上に電
気メッキ法でＮｉ層を積層する場合、予めＡｌ層４表面
にＺｎ置換膜１９を形成してもよい（図１（ｂ）、図２
（ｂ））。Prior to laminating the metal layer 20 which is more noble than Al on the Al layer 4, the surface of the Al layer 4 may be subjected to a pretreatment, if necessary. For example, when a Ni layer is laminated on the Al layer 4 by electroplating, a Zn substitution film 19 may be formed on the surface of the Al layer 4 in advance (FIGS. 1B and 2).
(B)).

【００３６】Ａｌ層４上にＡｌよりも貴な金属層２０を
積層した後は、これらの積層域をパターニングし、Ａｌ
電極４Ａ上にＡｌよりも貴な金属電極２０Ａが積層され
ている電極パターン３０を形成する（図１（ｄ）、図２
（ｄ））。なお、図２の態様の場合、Ａｌ電極４Ａ上の
Ａｌよりも貴な金属電極２０Ａは、第１の金属電極２１
Ａと第２の金属電極２２Ａの積層構造からなる。After laminating the metal layer 20 which is nobler than Al on the Al layer 4, these lamination areas are patterned to
An electrode pattern 30 in which a metal electrode 20A which is nobler than Al is laminated on the electrode 4A (FIG. 1 (d), FIG. 2)
(D)). In the case of the embodiment of FIG. 2, the metal electrode 20A which is more noble than Al on the Al electrode 4A is the first metal electrode 21A.
A and a laminated structure of the second metal electrode 22A.

【００３７】また、電極パターン３０の形成工程におい
ては、図７（ｂ）に示した従来例のパターニング工程と
同様に、電極パターン３０の他に回路部４Ｘもパターニ
ングすることができる。In the step of forming the electrode pattern 30, the circuit section 4X can be patterned in addition to the electrode pattern 30, as in the conventional patterning step shown in FIG. 7B.

【００３８】電極パターン３０の形成方法としては、従
来例のようにフォトリソ法等を用いてマスクを形成し、
Ａｌ層４とＡｌよりも貴な金属層２０とをエッチングす
ればよいが、このエッチング工程においては、エッチン
グする基板の最外層が従来例のようにＡｌ層４ではなく
（図７参照）、Ａｌよりも貴な金属層２０である。この
ため、電極パターン３０の最外層がエッチングの間に過
度に溶出することを防止できる。したがって、電源、ア
ース、グランド、信号端子等の種々の用途のために形成
される複数の電極パターン３０の各Ａｌ層４を全て所定
の高さに均一に形成することが可能となる。また、必要
に応じて電極パターン３０上にバンプを形成した場合に
は、バンプを含めた電極部の高さのばらつきを防止する
ことができる。したがって、この半導体チップ１を基板
に実装する場合には、半導体チップ１の各電極部と基板
の電極部とを均一な密着強度で確実に高い信頼性で接合
することが可能となる。As a method of forming the electrode pattern 30, a mask is formed by using a photolithography method or the like as in a conventional example,
It is sufficient to etch the Al layer 4 and the metal layer 20 which is more noble than Al. In this etching step, the outermost layer of the substrate to be etched is not the Al layer 4 as in the conventional example (see FIG. 7). The metal layer 20 is more precious. For this reason, it is possible to prevent the outermost layer of the electrode pattern 30 from being excessively eluted during the etching. Therefore, it is possible to uniformly form all the Al layers 4 of the plurality of electrode patterns 30 formed for various uses such as a power supply, a ground, a ground, and a signal terminal at a predetermined height. Further, when bumps are formed on the electrode patterns 30 as necessary, it is possible to prevent variations in the height of the electrode portions including the bumps. Therefore, when this semiconductor chip 1 is mounted on a substrate, it is possible to reliably and reliably join the electrode portions of the semiconductor chip 1 to the electrode portions of the substrate with uniform adhesion strength.

【００３９】なお、上述のようにして形成した半導体チ
ップ１の電極パターン３０に対しては、その電極パター
ン３０が開口するように半導体チップ１の表面に保護膜
７を形成し、汎用性のある半導体チップ１の電極部１０
０ａ、１００ｂの形態とすることができる（図１
（ｅ）、図２（ｅ））。ここで保護膜７の形成材料や形
成方法には特に制限はなく、例えば、従来のパッシベー
ション膜と同様に形成することができる。For the electrode pattern 30 of the semiconductor chip 1 formed as described above, a protective film 7 is formed on the surface of the semiconductor chip 1 so that the electrode pattern 30 has an opening, so that it has versatility. Electrode section 10 of semiconductor chip 1
0a, 100b (FIG. 1)
(E), FIG. 2 (e)). Here, the material and method for forming the protective film 7 are not particularly limited. For example, the protective film 7 can be formed in the same manner as a conventional passivation film.

【００４０】以上、本発明の基本的な態様を、図１及び
図２を参照しつつ説明したが、この他、本発明は種々の
態様をとることができる。Although the basic embodiment of the present invention has been described with reference to FIGS. 1 and 2, the present invention can take various other forms.

【００４１】例えば、図１あるいは図２に示した例で
は、Ａｌよりも貴な金属層２０はＡｌ層４の全面に形成
されている（図１（ｃ）、図２（ｃ））が、Ａｌよりも
貴な金属層２０は、かならずしもＡｌ層４上の全面に形
成する必要はない。例えば、後述する図６に示すよう
に、電極部のパターニングのためにＡｌ層４をエッチン
グするときに、電極部となる部分の最外層がＡｌよりも
貴な金属層２０となっていればよい。For example, in the example shown in FIG. 1 or FIG. 2, the metal layer 20 which is more noble than Al is formed on the entire surface of the Al layer 4 (FIGS. 1 (c) and 2 (c)). The metal layer 20 which is nobler than Al does not always need to be formed on the entire surface of the Al layer 4. For example, as shown in FIG. 6 to be described later, when the Al layer 4 is etched for patterning the electrode portion, the outermost layer of the portion to be the electrode portion may be a metal layer 20 which is more noble than Al. .

【００４２】また、図３、図４に示した電極部１００
ｃ、１００ｄのように、電極パターン３０上にバンプ４
０を形成することができる。この場合、バンプ４０は、
ハンダ、Ａｕ、Ｃｕ等の単層から形成してもよいが複数
の金属層を積層したものとしてもよい。例えば、図３の
ように第１のバンプ金属層４１と第２のバンプ金属層４
２から形成してもよく、図４のように、さらに第３のバ
ンプ金属層４３を積層してもよい。これらバンプ４０の
層構成は、ハンダ付け性、ワイヤーボンディング性、耐
食性、樹脂フィルムとの密着性等の必要に応じて適宜定
めることができる。The electrode section 100 shown in FIGS.
c, 100d, bump 4 on electrode pattern 30
0 can be formed. In this case, the bump 40
It may be formed from a single layer of solder, Au, Cu, or the like, or may be formed by laminating a plurality of metal layers. For example, as shown in FIG. 3, the first bump metal layer 41 and the second bump metal layer 4
2, or a third bump metal layer 43 may be further laminated as shown in FIG. The layer configuration of these bumps 40 can be appropriately determined according to the requirements such as solderability, wire bonding property, corrosion resistance, and adhesion to a resin film.

【００４３】また、本発明においては、図１（ｄ）又は
図２（ｄ）に示すように電極パターン３０を形成した
後、あるいは図１（ｅ）又は図２（ｅ）に示すように保
護膜７を形成した後、シンタリング、ベーキング等の熱
処理によりＡｌ電極４ＡとＡｌよりも貴な金属電極２０
Ａとの間に金属拡散層を形成することが好ましく、特に
シンタリングすることが好ましい。これによりＡｌ電極
４ＡとＡｌよりも貴な金属電極２０Ａとの密着性を向上
させることができ、必要に応じてＡｌよりも貴な金属電
極２０Ａ上に高さ５μを超えるバンプ、例えば、高さ２
０〜６０μｍあるいはそれ以上のバンプを形成すること
も可能となる。In the present invention, after the electrode pattern 30 is formed as shown in FIG. 1D or FIG. 2D, or after the electrode pattern 30 is formed as shown in FIG. 1E or FIG. After the film 7 is formed, the Al electrode 4A and the metal electrode 20 nobler than Al are formed by heat treatment such as sintering and baking.
It is preferable to form a metal diffusion layer with A, and it is particularly preferable to perform sintering. As a result, the adhesion between the Al electrode 4A and the metal electrode 20A which is more noble than Al can be improved, and if necessary, a bump having a height of more than 5 μm on the metal electrode 20A which is noble than Al, for example, the height 2
It is also possible to form bumps of 0 to 60 μm or more.

【００４４】シンタリングの条件としては、Ａｌよりも
貴な金属電極２０Ａを構成する金属の種類にもよるが、
通常、大気、不活性ガス、還元性ガス等の雰囲気で、圧
力１気圧〜１０-4Ｔｏｒｒ、温度３００〜７００℃とす
ることができる。The condition of sintering depends on the kind of metal constituting the metal electrode 20A which is more noble than Al.
Usually, the pressure can be 1 atmosphere to 10 −4 Torr and the temperature can be 300 to 700 ° C. in an atmosphere such as the atmosphere, an inert gas, or a reducing gas.

【００４５】本発明の形成方法により得られた電極部を
有する半導体チップは、当該電極部におけるバンプの有
無、当該電極部を構成する最外層の金属の種類等に応じ
て、常法にしたがい、種々の方法で基板に実装すること
ができる。The semiconductor chip having the electrode portion obtained by the forming method of the present invention can be prepared according to a conventional method according to the presence or absence of bumps in the electrode portion, the type of metal of the outermost layer constituting the electrode portion, and the like. It can be mounted on a substrate in various ways.

【００４６】例えば、即ち、本発明の方法により形成し
た電極部と、その電極部を形成した半導体チップを搭載
すべき基板の電極パッドとを位置合わせして加熱加圧し
てもよく、また、本発明の方法により形成した電極パタ
ーン上にハンダボールをのせてバンプを有する電極部を
形成し、この電極部と、半導体チップを搭載すべき基板
の電極部とを位置合わせして加熱加圧してもよい。ま
た、本発明の方法により形成した電極部、もしくはその
半導体チップを搭載すべき基板の電極部上に、異方性導
電剤を塗布もしくは印刷し、又は異方性導電膜を貼付
し、双方の電極部を位置合わせてして加熱加圧してもよ
い。また、本発明の方法により形成した電極部、もしく
はその半導体チップを搭載すべき基板の電極部上に、導
電性ペーストを塗布もしくは印刷し、又は金属箔、カー
ボン箔等の導電性膜を貼付け、又は樹脂製バンプを載
せ、半導体チップと基板の双方の電極部を位置合わせし
て加熱加圧してもよい。さらには、本発明の方法により
形成した電極部と、その半導体チップを搭載すべき基板
の電極部とをワイヤーボンディング法で接続してもよ
い。For example, the electrode portion formed by the method of the present invention and the electrode pad of the substrate on which the semiconductor chip having the electrode portion is to be mounted may be positioned and heated and pressed. A solder ball is placed on the electrode pattern formed by the method of the present invention to form an electrode portion having a bump, and the electrode portion and the electrode portion of the substrate on which the semiconductor chip is to be mounted are positioned and heated and pressed. Good. Further, on the electrode portion formed by the method of the present invention, or on the electrode portion of the substrate on which the semiconductor chip is to be mounted, an anisotropic conductive agent is applied or printed, or an anisotropic conductive film is attached, The electrodes may be positioned and heated and pressed. Further, on the electrode portion formed by the method of the present invention, or on the electrode portion of the substrate on which the semiconductor chip is to be mounted, a conductive paste is applied or printed, or a metal foil, a conductive film such as a carbon foil is attached, Alternatively, a resin bump may be placed, and the electrodes of both the semiconductor chip and the substrate may be positioned and heated and pressed. Further, the electrode portion formed by the method of the present invention may be connected to the electrode portion of the substrate on which the semiconductor chip is to be mounted by a wire bonding method.

【００４７】[0047]

【実施例】以下、本発明を実施例に基づいて具体的に説
明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be specifically described below based on embodiments.

【００４８】実施例１ 図１に示した形成工程にしたがい、次のように半導体チ
ップに電極部を形成した。Example 1 According to the formation process shown in FIG. 1, an electrode portion was formed on a semiconductor chip as follows.

【００４９】まず、半導体チップ１を形成する半導体基
板２として、Ｃ−ＭＯＳ用５インチウエハを使用し、そ
の全面にＡｌ層４を真空蒸着法により厚さ３μｍ形成し
た（同図（ａ））。First, as a semiconductor substrate 2 on which a semiconductor chip 1 is formed, a 5-inch wafer for C-MOS was used, and an Al layer 4 was formed to a thickness of 3 μm on the entire surface by a vacuum deposition method (FIG. 7A). .

【００５０】次に、Ａｌ層４面に次のようにして電気メ
ッキ法を行うことにより、Ａｌよりも貴な金属層２０と
してＮｉメッキ層を厚さ２μｍ形成した（同図
（ｃ））。即ち、Ａｌ層４を非イオン界面活性剤からな
るクリーニング液を用いて５０±２℃で２〜３分間洗浄
し、引き続き純水で洗浄し、さらに６２％ＨＮＯ3１０
ｍｌ／Ｌからなるエッチング液を用いて２５±３℃で３
０秒間洗浄した。その後、ＫＯＨ５０ｇ／Ｌ、ＺｎＯ１
０ｇ／Ｌ、グルコン酸カリウム５０ｇ／Ｌからなる所謂
ジンケート浴を調製し、これに３０±２℃で３０秒間浸
漬し、Ａｌ層４表面にＺｎ置換膜１９を形成した（同図
（ｂ））。洗浄後、硫酸ニッケル１０ｇ／Ｌ、ホウ酸１
０ｇ／Ｌ、塩化ニッケル１０ｇ／Ｌからなり、ｐＨ４．
５のメッキ液を用いて、５５±３℃で電流密度０．１Ａ
／ｄｍ2でメッキし、Ｎｉメッキ層（２０）を形成した
（同図（ｃ））。Next, an Ni plating layer having a thickness of 2 μm was formed on the surface of the Al layer 4 as a metal layer 20 which is nobler than Al by performing an electroplating method as follows (FIG. 3C). That is, the Al layer 4 is washed with a cleaning liquid containing a nonionic surfactant at 50 ± 2 ° C. for 2 to 3 minutes, followed by washing with pure water, and further with 62% HNO 3 10
3 ± 25 ° C. using an etching solution consisting of
Washed for 0 seconds. Then, KOH50g / L, ZnO1
A so-called zincate bath composed of 0 g / L and 50 g / L of potassium gluconate was prepared and immersed in the bath at 30 ± 2 ° C. for 30 seconds to form a Zn-substituted film 19 on the surface of the Al layer 4 (FIG. 2B). . After washing, nickel sulfate 10g / L, boric acid 1
0 g / L, nickel chloride 10 g / L, pH4.
5, a current density of 0.1 A at 55 ± 3 ° C.
/ Dm 2 to form a Ni plating layer (20) (FIG. 3 (c)).

【００５１】Ｎｉメッキ層（２０）の形成後、純水洗浄
し、乾燥後、フォトリソ法で電極パターン３０及び回路
部４Ｘが残るようにエッチングした（同図（ｄ））。After the formation of the Ni plating layer (20), the substrate was washed with pure water, dried, and then etched by photolithography so that the electrode pattern 30 and the circuit portion 4X remained (FIG. 4D).

【００５２】次に、Ｓｉ／Ａｌ／Ｎｉ間の密着を良くす
るために、５００℃、１０-3Ｔｏｒｒで２０分間シンタ
リングした。Then, in order to improve the adhesion between Si / Al / Ni, sintering was performed at 500 ° C. and 10 −3 Torr for 20 minutes.

【００５３】その後、１００×１００μｍの電極部のみ
を残して（即ち、電極パターン３０が開口するように）
半導体チップ１に窒化硅素の保護膜（パッシベーション
フィルム）７を形成し、実施例の電極部１００ａを得た
（同図（ｅ））。Thereafter, only the electrode portion of 100 × 100 μm is left (that is, the electrode pattern 30 is opened).
A protective film (passivation film) 7 made of silicon nitride was formed on the semiconductor chip 1 to obtain an electrode portion 100a of the embodiment (FIG. 3E).

【００５４】得られた電極部１００ａを５％ＨＣｌ溶液
に３０秒間浸漬し、純水洗浄し、乾燥した後、１００μ
ｍφの６：４共晶ハンダボール（Ｓｎ６０％、Ｐｂ４０
％）をその電極部１００ａに載せ、２４０℃で融着する
ことによりバンプを形成した。The obtained electrode portion 100a was immersed in a 5% HCl solution for 30 seconds, washed with pure water, dried, and dried.
6: 4 eutectic solder balls of mφ (Sn 60%, Pb40
%) Was placed on the electrode portion 100a and fused at 240 ° C. to form a bump.

【００５５】なお、以上のＡｌ層４の形成からバンプ形
成までに要した時間は約１５時間であった。The time required from the formation of the Al layer 4 to the formation of the bump was about 15 hours.

【００５６】ハンダボールを融着した後、冷却し、ハン
ダシェヤー強度を常法により測定した。その結果、電
源、アース、グランド、信号端子という電極部のいずれ
においても１２０ｇ以上あった。一般に、ハンダシェヤ
ー強度は２５ｇ以上あれば実用上問題ないことから、こ
の実施例の電極部は十分な密着強度を有していることが
わかる。After the solder balls were fused, they were cooled and the solder shear strength was measured by a conventional method. As a result, the weight was 120 g or more in any of the electrode portions such as the power source, the ground, the ground, and the signal terminal. Generally, if the solder shear strength is 25 g or more, there is no practical problem, and it is understood that the electrode portion of this embodiment has a sufficient adhesion strength.

【００５７】また、得られたバンプの高さは２７〜３０
μｍであった。従来、電気メッキ法でハンダバンプを形
成する場合、得られるバンプの高さは２５〜３５μｍの
範囲でばらつくことから、それに比べると、この実施例
のバンプは、高さの均一性が非常によいことがわかる。The height of the obtained bump is 27-30.
μm. Conventionally, when a solder bump is formed by an electroplating method, the height of the obtained bump varies in the range of 25 to 35 μm, so that the bump of this embodiment has a very high height uniformity. I understand.

【００５８】さらに、この実施例によれば、Ｓｉ基板へ
のバンプ形成に要した時間が約１５時間であるのに対
し、図７及び図８に示した従来法でＡｌ電極を形成し、
その上にハンダバンプを形成する場合、その作成には５
日程度は必要である。したがって、この実施例によれ
ば、短時間にバンプを有する電極部を形成できることが
わかる。Further, according to this embodiment, while the time required for forming the bump on the Si substrate is about 15 hours, the Al electrode is formed by the conventional method shown in FIGS. 7 and 8.
If solder bumps are to be formed on top, 5
About a day is needed. Therefore, according to this example, it can be seen that an electrode portion having a bump can be formed in a short time.

【００５９】この実施例でバンプを形成した半導体チッ
プを、セラミックスＩＣパッケージに次のようにして実
装した。即ち、最外層がＮｉ層とＡｕ層との積層構造
（Ｎｉ／Ａｕ）で形成されている当該セラミックスＩＣ
パッケージのパッドに、実施例でバンプを形成した半導
体チップの当該バンプを位置合わせして固定し、２３０
℃で融着した。The semiconductor chip on which the bumps were formed in this example was mounted on a ceramic IC package as follows. That is, the ceramic IC in which the outermost layer is formed of a laminated structure (Ni / Au) of a Ni layer and an Au layer
The bumps of the semiconductor chip on which the bumps are formed in the embodiment are aligned and fixed to the pads of the package, and 230
Fused at ℃.

【００６０】その結果、簡単に接合することが出来た。
さらにこの半導体チップを取り外し、再度接合し、所謂
リペイヤーを行った。その結果、リペイヤーも簡単に出
来た。この実施例で形成したバンプを有する電極部にお
いては、Ｓｉ（基板）／Ａｌ／Ｎｉ／ハンダの各層間に
完全に拡散密着層が形成されているため、リペイヤー時
にＡｌ／Ｎｉ間が剥がれることはなく、また、Ｎｉ／ハ
ンダ間でのハンダ濡れ不良現象が生じることはなかっ
た。As a result, it was possible to easily join.
Further, the semiconductor chip was removed and joined again, so-called "repayer" was performed. As a result, the repayer was easy. In the electrode portion having the bumps formed in this embodiment, since the diffusion adhesion layer is completely formed between each layer of Si (substrate) / Al / Ni / solder, it is possible that the Al / Ni is peeled off at the time of the repeater. There was no occurrence of solder wetting failure between Ni / solder.

【００６１】実施例２ 実施例１と同様にして、Ｓｉ基板２として、Ｃ−ＭＯＳ
用５インチウエハを使用し、その全面にＡｌ層４を真空
蒸着法により厚さ３μｍ形成し（図１（ａ））、そのＡ
ｌ層４表面にＺｎ置換膜１９を形成した（同図
（ｂ））。Embodiment 2 In the same manner as in Embodiment 1, a C-MOS
A 5-inch wafer was used, and an Al layer 4 was formed to a thickness of 3 μm on the entire surface by vacuum evaporation (FIG. 1A).
A Zn-substituted film 19 was formed on the surface of the l-layer 4 (FIG. 2B).

【００６２】次に、以下のようにして無電解メッキ法を
行うことにより、Ａｌよりも貴な金属層２０としてＮｉ
−Ｐ無電解メッキ層（２０）を厚さ２μｍ形成した（同
図（ｃ））。即ち、Ｚｎ置換膜１９を表面に形成したＡ
ｌ層４に対し、硫酸ニッケル１０ｇ／Ｌ、クエン酸１０
ｇ／Ｌ、酢酸カリウム１０ｇ／Ｌ、次亜リン酸カリウム
２０ｇ／Ｌからなり、ｐＨ４．５のメッキ液を調製し、
９０℃でメッキした。Next, by performing an electroless plating method as described below, Ni is used as the metal layer 20 which is nobler than Al.
A -P electroless plating layer (20) was formed with a thickness of 2 μm (FIG. 3C). That is, A having a Zn-substituted film 19 formed on its surface
Nickel sulfate 10 g / L, citric acid 10
g / L, potassium acetate 10 g / L, potassium hypophosphite 20 g / L, and a plating solution having a pH of 4.5 was prepared.
Plated at 90 ° C.

【００６３】Ｎｉ−Ｐ無電解メッキ層（２０）の形成
後、実施例１と同様にして電極パターン３０及び回路部
４Ｘのみが残るようにフォトリソ法でパターンを形成し
た（同図（ｄ））。After the formation of the Ni-P electroless plating layer (20), a pattern was formed by a photolithographic method in the same manner as in Example 1 so that only the electrode pattern 30 and the circuit portion 4X remained (FIG. 4D). .

【００６４】次に、Ｓｉ／Ａｌ／Ｎｉ−Ｐ間の密着を良
くするために、５００℃、１０-3Ｔｏｒｒで２０分間シ
ンタリングした。Next, in order to improve the adhesion between Si / Al / Ni-P, sintering was performed at 500 ° C. and 10 −3 Torr for 20 minutes.

【００６５】その後、１００μｍφの電極パターン３０
が開口するように、半導体チップ１にポリイミドの保護
膜７を形成し、実施例の電極部１００ａを得た（同図
（ｅ））。Thereafter, the electrode pattern 30 of 100 μmφ is formed.
A protective film 7 of polyimide was formed on the semiconductor chip 1 so that the opening was formed, and an electrode portion 100a of the example was obtained (FIG. 3E).

【００６６】得られた電極部１００ａを５％ＨＣｌ溶液
に３０秒間浸漬し、純水洗浄し、乾燥後、電極部１００
ａ上に、１００μｍφの９：１ハンダボールを載せ、フ
ラックスを用いて３００℃で融着することによりハンダ
バンプを形成した。The obtained electrode portion 100a was immersed in a 5% HCl solution for 30 seconds, washed with pure water, dried, and then dried.
A 9: 1 solder ball having a diameter of 100 μm was placed on “a”, and was fused at 300 ° C. using a flux to form a solder bump.

【００６７】こうして得られたハンダバンプを有する電
極部１００ａのハンダシェヤー強度を実施例１と同様に
測定したところ、電源、アース、グランド、信号端子と
いう各電極部のいずれにおいても１２０ｇ以上であっ
た。The solder shear strength of the thus obtained electrode portion 100a having solder bumps was measured in the same manner as in Example 1. As a result, the power, ground, ground and signal terminals were all 120 g or more.

【００６８】また、バンプの高さも実施例１と同様に、
３８〜４０μｍであり、どの電極もほぼ同一であること
がわかった。Also, the height of the bumps is the same as in the first embodiment.
38 to 40 μm, and it was found that all the electrodes were almost the same.

【００６９】この実施例で形成した半導体チップの電極
部のバンプを、ガラスセラミックス基板のＣｕ層上にＮ
ｉ／Ａｕメッキされているパッドと位置合わせし、３０
０℃で融着することによりフリップチップ実装を行った
ところ、容易に各電極部を接合することができた。さら
にこの半導体チップをガラスセラミックス基板から取り
外し、Ａｌ／Ｎｉ−Ｐ／ハンダの境界面を観察したが、
接合不良は見られなかった。The bumps of the electrode portions of the semiconductor chip formed in this embodiment are formed on the Cu layer of the glass ceramic substrate by N
Align with i / Au plated pads, 30
Flip chip mounting was performed by fusing at 0 ° C., and each electrode portion could be easily joined. Further, the semiconductor chip was removed from the glass ceramic substrate, and the interface of Al / Ni-P / solder was observed.
No bonding failure was observed.

【００７０】実施例３ 実施例１と同様にして、Ｓｉ基板２として、Ｃ−ＭＯＳ
用５インチウエハを使用し、その全面にＡｌ層４を真空
蒸着法により厚さ３μｍ形成し（図１（ａ））、そのＡ
ｌ層４表面にＺｎ置換膜１９を形成した（同図
（ｂ））。Embodiment 3 In the same manner as in Embodiment 1, a C-MOS
A 5-inch wafer was used, and an Al layer 4 was formed to a thickness of 3 μm on the entire surface by vacuum evaporation (FIG. 1A).
A Zn-substituted film 19 was formed on the surface of the l-layer 4 (FIG. 2B).

【００７１】次に、以下のようにして電気メッキ法を行
うことにより、Ａｌよりも貴な金属層２０としてＣｕ層
（２０）を厚さ２μｍ形成した（同図（ｃ））。即ち、
ピロリン酸カリウム１００ｇ／Ｌ、ピロリン酸銅１０ｇ
／Ｌ、アンモニア水１ｍｌ／Ｌ、イオウ化合物を主成分
とする添加剤（ＣＰ６０、株式会社ワールドメタル製）
３ｍｌ／Ｌからなるメッキ液をｐＨ８．５に調製し、６
０℃、電流密度０．５Ａ／ｄｍ2でメッキした。Next, a Cu layer (20) having a thickness of 2 μm was formed as a metal layer 20 which is nobler than Al by performing an electroplating method as follows (FIG. 9C). That is,
Potassium pyrophosphate 100g / L, Copper pyrophosphate 10g
/ L, ammonia water 1ml / L, additive mainly composed of sulfur compound (CP60, manufactured by World Metal Co., Ltd.)
A plating solution consisting of 3 ml / L was adjusted to pH 8.5,
Plating was performed at 0 ° C. and a current density of 0.5 A / dm 2 .

【００７２】Ｃｕ層（２０）の形成後、実施例１と同様
にして電極パターン３０及び回路部４Ｘが残るようにフ
ォトリソ法でパターンを形成した（同図（ｄ））。After the formation of the Cu layer (20), a pattern was formed by a photolithography method so as to leave the electrode pattern 30 and the circuit portion 4X in the same manner as in Example 1 (FIG. 4D).

【００７３】次に、Ｓｉ／Ａｌ／Ｃｕ間の密着を良くす
るために、４００℃、１０-2Ｔｏｒｒで２０分間シンタ
リングした。Next, in order to improve the adhesion between Si / Al / Cu, sintering was performed at 400 ° C. and 10 −2 Torr for 20 minutes.

【００７４】その後、１００μｍ×１００μｍの電極パ
ターン３０が開口するように、半導体チップ１にＰＳＧ
の保護膜７を形成し、実施例の電極部１００ａを得た
（同図（ｅ））。Then, PSG is applied to the semiconductor chip 1 so that the electrode pattern 30 of 100 μm × 100 μm is opened.
Was formed, and an electrode portion 100a of the example was obtained (FIG. 3E).

【００７５】得られた電極部１００ａを２％Ｈ2ＳＯ4溶
液に３０秒間浸漬してエッチングし、純水洗浄し、乾燥
後、電極部１００ａ上に１００μｍφのナマリレスハン
ダ（Ａｇ２％、Ｓｎ９７％、Ｓｂ１％）ボールを、フラ
ックスを用いて２７０℃で融着することによりハンダバ
ンプを形成した。The obtained electrode portion 100a was immersed in a 2% H 2 SO 4 solution for 30 seconds, etched, washed with pure water, dried, and then placed on the electrode portion 100a with a 100 μmφ no-male-less solder (Ag 2%, Sn 97% , Sb1%) balls were fused at 270 ° C. using a flux to form solder bumps.

【００７６】こうして得られたハンダバンプを有する電
極部１００ａのハンダシェヤー強度を実施例１と同様に
して測定したところ、電源、アース、グランド、信号端
子といういずれの電極部においても１２０ｇ以上であっ
た。The solder shear strength of the thus obtained electrode portion 100a having solder bumps was measured in the same manner as in Example 1. As a result, it was 120 g or more in any of the power supply, ground, ground, and signal terminals.

【００７７】この実施例で形成した半導体チップのバン
プを、Ａｇ−Ｐｄペーストから形成されているパッドを
有するＣＳＰ（Chip size package）の当該パッドと位
置合わせし、２７０℃で融着したところ、容易に各電極
部を接合することができた。さらにこの半導体チップを
取り外し、Ｓｉ／Ａｌ／Ｃｕ／ハンダ／Ａｇ−Ｐｄの各
境界面を観察したが、接合不良は見られなかった。ま
た、この電極部はＡｌ層４とバンプ金属との間の層がＣ
ｕとなっているので、応答速度が従来のハンダバンプの
１／３に短縮されていた。The bumps of the semiconductor chip formed in this embodiment were aligned with the pads of a CSP (Chip size package) having pads made of Ag-Pd paste, and were fused at 270 ° C. Each electrode part was able to be joined. Further, the semiconductor chip was removed, and each interface of Si / Al / Cu / Solder / Ag-Pd was observed, but no bonding failure was found. In this electrode part, the layer between the Al layer 4 and the bump metal is C
Because of u, the response speed was reduced to 1/3 of the conventional solder bump.

【００７８】また、Ｃｕ層（２０）が半導体チップ１と
基板２との応力緩衝膜として作用している。The Cu layer (20) functions as a stress buffer film between the semiconductor chip 1 and the substrate 2.

【００７９】実施例４ 実施例１と同様にして、Ｓｉ基板２として、Ｃ−ＭＯＳ
用５インチウエハを使用し、予めＺｎ置換膜１９を形成
することなく、その全面にＡｌ層４を真空蒸着法により
厚さ５μｍ形成した（図１（ａ））。Embodiment 4 In the same manner as in Embodiment 1, a C-MOS
A 5-inch wafer was used, and an Al layer 4 was formed to a thickness of 5 μm on the entire surface thereof by a vacuum evaporation method without forming a Zn substitution film 19 in advance (FIG. 1A).

【００８０】次に、以下のようにして置換メッキを行う
ことにより、Ａｌよりも貴な金属層２０として、９：１
ハンダ（Ｓｎ約９０％、Ｐｂ約１０％）層を厚さ１μｍ
形成した（同図（ｃ））。即ち、Ａｌ層４を、非イオン
界面活性剤からなるクリーニング液を用いて５０±２℃
で２分間洗浄し、引き続き純水で洗浄し、さらに６２％
ＨＮＯ3１０ｍｌ／Ｌに１０秒間浸漬し、水洗した。そ
の後、スズ酸カリウム２０ｇ／Ｌ、鉛酸カリウム２ｇ／
Ｌ、グルコン酸カリウム３０ｇ／Ｌ、ＥＤＴＡ４Ｋ１０
ｇ／Ｌ、からなるメッキ液をＫＯＨでｐＨ８．５に調製
した。このメッキ液に常温で３０秒間浸漬し、水洗し、
乾燥した。こうして形成したメッキ被膜を分析したとこ
ろ、Ｓｎ８７％、Ｐｂ１３％であった。Next, by performing displacement plating as follows, the metal layer 20 which is nobler than Al is formed as 9: 1.
Solder (Sn: about 90%, Pb: about 10%) layer is 1 μm thick
It was formed (FIG. 3 (c)). That is, the Al layer 4 is heated to 50 ± 2 ° C. using a cleaning liquid comprising a nonionic surfactant.
For 2 minutes, followed by pure water and a further 62%
It was immersed in HNO 3 10 ml / L for 10 seconds and washed with water. After that, potassium stannate 20g / L, potassium leadate 2g / L
L, potassium gluconate 30 g / L, EDTA4K10
g / L of the plating solution was adjusted to pH 8.5 with KOH. Immerse in this plating solution at room temperature for 30 seconds, wash with water,
Dried. When the plating film thus formed was analyzed, it was found to be Sn 87% and Pb 13%.

【００８１】９：１ハンダ層（２０）の形成後、実施例
１と同様にして電極パターン３０及び回路部４Ｘが残る
ようにフォトリソ法でパターンを形成した（同図
（ｄ））。その後Ｓｉ／Ａｌ／Ｓｎ＋Ｐｂ間の密着を良
くするために、２３０℃で３０分間ベーキングした。After the formation of the 9: 1 solder layer (20), a pattern was formed by photolithography so that the electrode pattern 30 and the circuit portion 4X remained in the same manner as in Example 1 (FIG. 4D). Thereafter, in order to improve the adhesion between Si / Al / Sn + Pb, baking was performed at 230 ° C. for 30 minutes.

【００８２】次に、１００μｍφの電極パターン３０が
開口するように、窒化硅素の保護膜７を形成し、実施例
の電極部１００ａを得た。Next, a silicon nitride protective film 7 was formed so that the electrode pattern 30 of 100 μmφ was opened, and an electrode portion 100a of the example was obtained.

【００８３】得られた電極部１００ａを５％ホウフッ化
水素酸溶液で３０秒間洗浄し、水洗し、乾燥後、電極部
１００ａ上に、１００μｍφの６：４共晶ハンダボール
を融着することによりハンダバンプを形成した。この場
合、フラックスなしでハンダバンプを形成することがで
きた。The obtained electrode portion 100a was washed with a 5% borofluoric acid solution for 30 seconds, washed with water, dried, and then fused with a 6: 4 eutectic solder ball of 100 μmφ on the electrode portion 100a. Solder bumps were formed. In this case, a solder bump could be formed without flux.

【００８４】このハンダバンプを有する電極部１００ａ
のハンダシェヤー強度を実施例１と同様に測定したとこ
ろ、電源、アース、グランド、信号端子という電極部の
いずれにおいても１００ｇ以上であった。Electrode portion 100a having this solder bump
Was measured in the same manner as in Example 1, and found to be 100 g or more in any of the electrode portions such as the power supply, the ground, the ground, and the signal terminal.

【００８５】実施例５ 図２に示した形成工程にしたがい、次のように半導体チ
ップに電極部を形成した。Example 5 According to the formation process shown in FIG. 2, an electrode portion was formed on a semiconductor chip as follows.

【００８６】まず、実施例１と同様にして、Ｓｉ基板２
として、Ｃ−ＭＯＳ用５インチウエハを使用し、その全
面にＡｌ層４を真空蒸着法により厚さ３μｍ形成し（図
２（ａ））、そのＡｌ層４表面にＺｎ置換膜１９を形成
し（同図（ｂ））、その上にＡｌよりも貴な金属層２０
を構成する第１の金属層２１としてＮｉメッキ層を厚さ
２μｍ形成した（同図（ｃ））。さらに、Ｎｉメッキ層
（２１）上に第２の金属層２２としてＡｕメッキ層を、
以下の電気メッキ条件で厚さ０．５μｍ形成した（同図
（ｃ））。即ち、ＫＡｕ（ＣＮ）2２ｇ／Ｌ、クエン酸
カリウム２０ｇ／Ｌ、クエン酸５ｇ／Ｌからなる、ｐＨ
４．５の電解Ａｕメッキ液を用いて４５±３℃で、電流
密度０．１Ａ／ｄｍ2でメッキした。First, in the same manner as in the first embodiment, the Si substrate 2
A 5-inch wafer for C-MOS is used, an Al layer 4 is formed to a thickness of 3 μm on the entire surface by vacuum evaporation (FIG. 2A), and a Zn-substituted film 19 is formed on the surface of the Al layer 4. (FIG. 2B), and a metal layer 20 which is nobler than Al
A Ni plating layer having a thickness of 2 μm was formed as the first metal layer 21 (FIG. 3C). Further, an Au plating layer is formed on the Ni plating layer (21) as the second metal layer 22,
A 0.5 μm-thick film was formed under the following electroplating conditions (FIG. 3C). That is, a pH of 2 g / L of KAu (CN) 2 , 20 g / L of potassium citrate, and 5 g / L of citric acid,
Using an electrolytic Au plating solution of 4.5, plating was performed at 45 ± 3 ° C. at a current density of 0.1 A / dm 2 .

【００８７】Ｎｉメッキ層（２１）及びＡｕメッキ層
（２２）の形成後、電極パターン３０及び回路部４Ｘが
残るようにフォトリソ法でパターンを形成した（同図
（ｄ））。After the formation of the Ni plating layer (21) and the Au plating layer (22), a pattern was formed by a photolithography method so that the electrode pattern 30 and the circuit portion 4X remained (FIG. 4D).

【００８８】次に、Ｓｉ／Ａｌ／Ｎｉ／Ａｕ間の密着を
良くするために、４００℃、１０-2Ｔｏｒｒで１０分間
シンタリングした。Next, in order to improve the adhesion between Si / Al / Ni / Au, sintering was performed at 400 ° C. and 10 −2 Torr for 10 minutes.

【００８９】その後、１００μｍ×１００μｍの電極パ
ターン３０が開口するように、窒化硅素の保護膜７を形
成し、実施例の電極部１００ｂを得た（同図（ｅ））。Thereafter, a silicon nitride protective film 7 was formed so that the electrode pattern 30 of 100 μm × 100 μm was opened, and an electrode portion 100b of the embodiment was obtained (FIG. 9E).

【００９０】得られたこの電極部１００ｂに対して、２
０μｍのＡｕ線を用いて従来のワイヤーボンディング法
で基板に実装した。その結果、半導体チップの電極部１
００ｂと基板の電極部とを良好に接合することができ
た。また、半導体チップ１の電極部１００ｂに１００μ
ｍφの６：４ハンダメッキＣｕボールを載せ、融着する
ことによりバンプを形成した。With respect to the obtained electrode portion 100b, 2
It was mounted on a substrate by a conventional wire bonding method using a 0 μm Au wire. As a result, the electrode portion 1 of the semiconductor chip
00b and the electrode portion of the substrate were successfully bonded. Also, 100 μm is applied to the electrode portion 100 b of the semiconductor chip 1.
A bump was formed by mounting and fusing a 6: 4 m-sized solder-plated Cu ball.

【００９１】こうして得られたバンプを有する電極部１
００ｂのハンダシェヤー強度を実施例１と同様に測定し
たところ、電源、アース、グランド、信号端子という電
極部のいずれにおいても１２０ｇ以上であり、しかもど
の電極部のハンダシェヤー強度も略同一であった。The electrode portion 1 having the bumps thus obtained
When the solder shear strength of 00b was measured in the same manner as in Example 1, it was 120 g or more in any of the electrode portions such as the power supply, the ground, the ground, and the signal terminal, and the solder shear strength of each of the electrode portions was substantially the same.

【００９２】実施例６ 図２に示した形成工程にしたがい、Ｓｉ基板として、Ｃ
−ＭＯＳ用５インチウエハを使用し、その全面にＡｌ層
４を真空蒸着法により厚さ３μｍ形成し（図２
（ａ））、そのＡｌ層表面に、実施例１と同様にして、
Ｚｎ置換膜１９を形成し（同図（ｂ））、その上にＡｌ
よりも貴な金属層を構成する第１の金属層２１としてＮ
ｉメッキ層を厚さ２μｍ形成した。さらに、Ｎｉメッキ
層上に第２の金属層２２としてＰｄ／Ａｕメッキ層を以
下の電気メッキ条件で行った。即ち、ＰｄＣｌ2５ｇ／
Ｌ、ＥＤＴＡ４Ｋ２０ｇ／Ｌ、トリエタノールアミン２
０ｇ／Ｌ、ｐＨ５．０からなる電解Ｐｄメッキ液を用い
て５０℃、電流密度０．５Ａ／ｄｍ2で電気メッキする
ことによりＰｄメッキ層を厚さ０．３μｍ形成し、水洗
後、ＫＡｕ（ＣＮ）2２ｇ／Ｌ、クエン酸カリウム２０
ｇ／Ｌ、リン酸カリウム１０ｇ／ＬからなるｐＨ４．５
の電解Ａｕメッキ液を用いて５０℃、電流密度０．５Ａ
／ｄｍ2で電気メッキすることによりＡｕメッキ層を厚
さ０．１μｍ形成した。Example 6 In accordance with the formation process shown in FIG.
Using a 5 inch wafer for MOS, an Al layer 4 is formed to a thickness of 3 μm on the entire surface by vacuum evaporation (FIG. 2)
(A)) On the surface of the Al layer, in the same manner as in Example 1,
A Zn-substituted film 19 is formed (FIG. 4B), and Al
N as the first metal layer 21 constituting the noble metal layer
An i-plated layer was formed with a thickness of 2 μm. Further, a Pd / Au plating layer was formed as a second metal layer 22 on the Ni plating layer under the following electroplating conditions. That is, PdCl 2 5 g /
L, EDTA4K20g / L, triethanolamine 2
A Pd plating layer was formed to a thickness of 0.3 μm by electroplating at 50 ° C. and a current density of 0.5 A / dm 2 using an electrolytic Pd plating solution consisting of 0 g / L and a pH of 5.0. CN) 2 2 g / L, potassium citrate 20
g / L, pH 4.5 consisting of 10 g / L of potassium phosphate
50 ° C., current density 0.5 A using electrolytic Au plating solution
An Au plating layer having a thickness of 0.1 μm was formed by electroplating at / dm 2 .

【００９３】Ｎｉメッキ層、Ｐｄメッキ層及びＡｕメッ
キ層の形成後、電極パターン３０及び回路部４Ｘのみが
残るようにフォトリソ法でパターンを形成した（同図
（ｄ））。After the formation of the Ni plating layer, the Pd plating layer, and the Au plating layer, patterns were formed by a photolithography method so that only the electrode pattern 30 and the circuit portion 4X remained (FIG. 4D).

【００９４】次に、Ｓｉ／Ａｌ／Ｎｉ／Ｐｄ／Ａｕ間の
密着を良くするために、５００℃、１０-2Ｔｏｒｒで２
０分間シンタリングした。Next, in order to improve the adhesion between Si / Al / Ni / Pd / Au, 2 ° C. at 500 ° C. and 10 −2 Torr was used.
Sintered for 0 minutes.

【００９５】その後、１００μｍφの電極パターン３０
が開口するように、窒化硅素の保護膜７を形成し、実施
例の電極部１００ｂを得た。Thereafter, the electrode pattern 30 of 100 μmφ is formed.
A protective film 7 of silicon nitride was formed so that the opening was formed, and an electrode portion 100b of the example was obtained.

【００９６】得られたこの電極部１００ｂと、ビイルド
アップ法で形成されたプラスチック製ＩＣパッケージの
電極パッドとの間に異方性導電フィルムを挟み、２Ｋｇ
／ｃｍ2、２００℃で熱圧着することにより実装した。
その結果、半導体チップ１の電極部１００ｂとＩＣパッ
ケージの電極パッドとの間に短時間で密着性の良い接合
を形成することができた。An anisotropic conductive film is sandwiched between the obtained electrode portion 100b and an electrode pad of a plastic IC package formed by a build-up method, and 2 kg
/ Cm 2 at 200 ° C. by thermocompression bonding.
As a result, a good adhesive bond could be formed between the electrode portion 100b of the semiconductor chip 1 and the electrode pad of the IC package in a short time.

【００９７】さらに、プレシャークッカーテストを常法
により行った。この場合、対照としてＮｉ／Ｐｄ／Ａｕ
メッキ層を形成しない以外は、この実施例６の電極部と
同様に電極部を形成し、この電極部を有する半導体チッ
プをＩＣパッケージの電極パッドと接合し、プレシャー
クッカーテストに供した。その結果、Ｎｉ／Ｐｄ／Ａｕ
メッキ層を形成した実施例６の電極部は、Ｎｉ／Ｐｄ／
Ａｕメッキ層をもたないＡｌ電極に比して、約６倍（７
０００時間）であり、良好な耐食性を示した。Further, a pre-shear cooker test was conducted by a conventional method. In this case, Ni / Pd / Au was used as a control.
An electrode portion was formed in the same manner as the electrode portion of Example 6 except that the plating layer was not formed, and a semiconductor chip having this electrode portion was bonded to an electrode pad of an IC package, and subjected to a preshear cooker test. As a result, Ni / Pd / Au
The electrode part of Example 6 in which the plating layer was formed was Ni / Pd /
Approximately 6 times (7 times as large as an Al electrode without an Au plating layer)
000 hours), indicating good corrosion resistance.

【００９８】実施例７ 実施例１と同様にして、Ｓｉ基板２として、Ｃ−ＭＯＳ
用５インチウエハを使用し、その全面にＡｌ層４を真空
蒸着法により厚さ３μｍ形成した（図１（ａ））。Embodiment 7 In the same manner as in Embodiment 1, a C-MOS
A 5-inch wafer was used, and an Al layer 4 was formed to a thickness of 3 μm on the entire surface by a vacuum evaporation method (FIG. 1A).

【００９９】次に、以下のようにして無電解メッキ法を
行うことにより、Ａｌよりも貴な金属層２０として、無
電解Ｎｉ−Ｂメッキ層を形成した（同図（ｃ））。即
ち、中性洗剤を用いてＡｌ層４を３０℃で３０秒間洗浄
し、純水で洗浄後、さらにＡｌ酸化物を除去するために
１％ＨＮＯ3と１％ＨＦとの混合溶液を用いて常温で２
０秒間処理し、水洗した。その後、まず、ＰｄＣｌ2
０．１ｇ／Ｌ、３６％ＨＣｌ １０ｍｌ／ＬからなるＰ
ｄ液に常温で２０秒間浸漬する活性化処理を行い、水洗
後、硫酸ニッケル１０ｇ／Ｌ、クエン酸１０ｇ／Ｌ、塩
化アンモニウム１０ｇ／Ｌ、ＤＭＡＢ（dimethyl amino
borane） ２ｇ／Ｌからなる無電解メッキ液をｐＨ６．
５に調製し、このメッキ液を６０℃で用いて無電解Ｎｉ
−Ｂメッキ層を厚さ２μｍ形成した。Next, an electroless Ni—B plating layer was formed as a metal layer 20 which is nobler than Al by performing an electroless plating method as follows (FIG. 9C). That is, the Al layer 4 is washed at 30 ° C. for 30 seconds using a neutral detergent, washed with pure water, and further used with a mixed solution of 1% HNO 3 and 1% HF to remove Al oxide. 2 at room temperature
Treated for 0 seconds and washed with water. Then, first, PdCl 2
P consisting of 0.1 g / L, 10 ml / L of 36% HCl
Activated by immersing in d solution at room temperature for 20 seconds, washing with water, nickel sulfate 10 g / L, citric acid 10 g / L, ammonium chloride 10 g / L, DMAB (dimethyl amino)
borane) The pH of the electroless plating solution of 2 g / L was adjusted to pH6.
5 and using this plating solution at 60 ° C.
A -B plating layer was formed to a thickness of 2 μm.

【０１００】無電解Ｎｉ−Ｂメッキ層の形成後、洗浄、
乾燥し、フォトリソ法で電極パターン３０と回路部４Ｘ
のみが残るようにパターンを形成した（同図（ｄ））。After forming the electroless Ni-B plating layer, washing,
After drying, the electrode pattern 30 and the circuit portion 4X are formed by photolithography.
Only the pattern was formed so that only the pattern remained (FIG. 4D).

【０１０１】次に、Ｓｉ／Ａｌ／Ｎｉ−Ｂ間の密着を良
くするために、５００℃、１０-3Ｔｏｒｒで２０分間シ
ンタリングした。Next, in order to improve the adhesion between Si / Al / Ni-B, sintering was performed at 500 ° C. and 10 −3 Torr for 20 minutes.

【０１０２】その後、１００μｍ×１００μｍの電極パ
ターン３０が開口するように、半導体チップ１に窒化硅
素の保護膜７を形成し、実施例の電極部１００ａ（同図
（ｅ））を得た。Thereafter, a protective film 7 made of silicon nitride was formed on the semiconductor chip 1 so that the electrode pattern 30 of 100 μm × 100 μm was opened, and an electrode portion 100a (FIG. 9E) of the embodiment was obtained.

【０１０３】得られた電極部１００ａ上に、１００μｍ
φの６：４共晶ハンダボールを載せ、融着することによ
りハンダバンプを形成した。On the obtained electrode portion 100a, 100 μm
A 6: 4 eutectic solder ball of φ was placed and fused to form a solder bump.

【０１０４】冷却後、こうして得られたハンダバンプを
有する電極部１００ａのハンダシェヤー強度を実施例１
と同様に測定したところ、電源、アース、グランド、信
号端子といういずれの電極部においても１２０ｇ以上で
あった。またバンプの高さはどの電極も略同一であっ
た。After cooling, the solder shear strength of the electrode portion 100a having the solder bumps obtained in this manner was measured in Example 1.
As a result, it was found that the weight was 120 g or more in any of the electrode portions such as the power supply, the ground, the ground, and the signal terminal. The height of the bumps was substantially the same for all electrodes.

【０１０５】実施例８ 実施例１と同様にして、Ｓｉ基板として、Ｃ−ＭＯＳ用
５インチウエハを使用し、その全面にＡｌ層を真空蒸着
法により厚さ３μｍ形成した。次に、スパッター法でＴ
ｉ １０００Å（０．１μｍ）、続いてＣｕ ４０００Å
（０．４μｍ）を積層した。Example 8 In the same manner as in Example 1, a 5-inch wafer for C-MOS was used as a Si substrate, and an Al layer was formed to a thickness of 3 μm on the entire surface by vacuum evaporation. Next, T
i 1000Å (0.1 μm) followed by Cu 4000Å
(0.4 μm).

【０１０６】さらに、以下の条件で電気銅メッキ層を全
面に厚さ１０μｍ形成した。即ち、硫酸銅２００ｇ／
Ｌ、９８％Ｈ2ＳＯ4１００ｇ／Ｌ、添加剤（ＡＢＣ−９
０、株式会社ワールドメタル製）２０ｍｌ／Ｌからなる
メッキ液を用いて、２０℃、陰極電流密度１Ａ／ｄｍ2
でＣｕメッキ層を形成した。Further, an electrolytic copper plating layer was formed to a thickness of 10 μm on the entire surface under the following conditions. That is, copper sulfate 200 g /
L, 98% H 2 SO 4 100 g / L, additive (ABC-9
0, manufactured by World Metal Co., Ltd.) using a plating solution consisting of 20 ml / L at 20 ° C. and a cathode current density of 1 A / dm 2
To form a Cu plating layer.

【０１０７】Ｃｕメッキ層形成後、水洗、乾燥し、電極
部及び回路部が残るようにフォトリソ法でパターンを形
成した。次いで、Ｓｉ／Ａｌ／Ｔｉ／Ｃｕ／Ｃｕ間の密
着を良くするために、４００℃、２０分間シンタリング
した。After the formation of the Cu plating layer, the film was washed with water and dried, and a pattern was formed by a photolithography method so that the electrode portion and the circuit portion remained. Next, sintering was performed at 400 ° C. for 20 minutes in order to improve the adhesion between Si / Al / Ti / Cu / Cu.

【０１０８】その後、１００μｍφの電極パターンが開
口するように、ポリイミドの保護膜を形成した。Thereafter, a protective film of polyimide was formed so that the electrode pattern of 100 μmφ was opened.

【０１０９】得られた電極部を、５％Ｈ2ＳＯ4溶液で洗
浄し、水洗後、この電極部上に１００μｍφの６：４ハ
ンダボールを載せ、融着することによりハンダバンプを
形成した。The obtained electrode portion was washed with a 5% H 2 SO 4 solution, washed with water, and then a 6: 4 solder ball having a diameter of 100 μm was placed on the electrode portion and fused to form a solder bump.

【０１１０】冷却後、このハンダバンプを有する電極部
のハンダシェヤー強度を実施例１と同様に測定したとこ
ろ、電源、アース、グランド、信号端子という電極部の
いずれにおいても１００ｇ以上であった。After cooling, the solder shear strength of the electrode portion having the solder bumps was measured in the same manner as in Example 1. As a result, the power, ground, ground, and signal terminals were all 100 g or more.

【０１１１】実施例９ 実施例１と同様にして、Ｓｉ基板として、Ｃ−ＭＯＳ用
５インチウエハを使用し、その全面にＡｌ層を真空蒸着
法により厚さ３μｍ形成した。次に、スパッター法でＴ
ｉ １０００Å（０．１μｍ）、続いてＣｕ ４０００Å
（０．４μｍ）を積層した。Example 9 In the same manner as in Example 1, a 5-inch wafer for C-MOS was used as a Si substrate, and an Al layer was formed to a thickness of 3 μm on the entire surface by vacuum evaporation. Next, T
i 1000Å (0.1 μm) followed by Cu 4000Å
(0.4 μm).

【０１１２】次いで、電極部及び回路部が残るようにフ
ォトリソ法でパターンを形成した。Next, a pattern was formed by a photolithography method so that the electrode portion and the circuit portion remained.

【０１１３】その後、１００μｍφの電極部のみを残し
（即ち、電極パターンが開口するように）、ポリイミド
の保護膜を形成した。Thereafter, a polyimide protective film was formed while leaving only the electrode portion of 100 μmφ (that is, so that the electrode pattern was opened).

【０１１４】さらに、ポリイミドの保護膜を形成した電
極部上に、以下の条件で無電解メッキ法を行い、電極部
のパターニングしたＣｕ層上に、Ｎｉ−Ｐ層５μｍ、Ａ
ｕ層０．１μｍを形成した。即ち、まず、ポリイミドの
保護膜を形成した電極パターンを５％Ｈ2ＳＯ4水溶液に
常温で３０秒間浸漬し、水洗後、ＰｄＣｌ2 ０．１ｇ／
Ｌ、３６％ＨＣｌ １０ｍｌ／ＬからなるＰｄ活性液に
２５℃で３０秒間浸漬し、水洗した。次に、硫酸ニッケ
ル１０ｇ／Ｌ、乳酸２０ｇ／Ｌ、コハク酸２０ｇ／Ｌ、
次亜リン酸ソーダ２０ｇ／Ｌ、ＮａＯＨの無電解メッキ
液をｐＨを５．０に調整し、９０℃で無電解メッキする
ことにより厚さ５μｍのＮｉ−Ｐ層を形成し、水洗後、
さらに亜硫酸Ａｕ １０ｇ／Ｌ、亜硫酸３０ｇ／Ｌ、エ
チレンジアミン２０ｇ／Ｌからなる亜硫酸Ａｕメッキ液
を調製し、これを８０℃で用いて無電解メッキすること
により厚さ０．１μｍのＡｕ層を形成した。なお、この
Ｎｉ−Ｐ層及びＡｕ層の形成工程において、その下地と
なっている電極パターンの最外層はＣｕ層であり、この
Ｃｕ層が、Ｎｉ−Ｐ層及びＡｕ層の形成工程中に消失す
ることはなかった。Further, an electroless plating method was performed on the electrode portion on which the protective film of polyimide was formed under the following conditions, and a Ni-P layer having a thickness of 5 μm was formed on the patterned Cu layer of the electrode portion.
A 0.1 μm u layer was formed. That is, first, the electrode pattern on which the polyimide protective film was formed was immersed in a 5% H 2 SO 4 aqueous solution at normal temperature for 30 seconds, washed with water, and then 0.1 g of PdCl 2 /
L, 36% HCl was immersed in a Pd active solution consisting of 10 ml / L at 25 ° C. for 30 seconds and washed with water. Next, nickel sulfate 10 g / L, lactic acid 20 g / L, succinic acid 20 g / L,
The pH of an electroless plating solution of sodium hypophosphite 20 g / L and NaOH was adjusted to 5.0, and a 5 μm-thick Ni—P layer was formed by electroless plating at 90 ° C., and after washing with water,
Further, a plating solution of Au sulfite consisting of 10 g / L of sulfur sulfite, 30 g / L of sulfur dioxide, and 20 g / L of ethylenediamine was prepared, and electroless plating was performed at 80 ° C. to form a 0.1 μm thick Au layer. . In the process of forming the Ni-P layer and the Au layer, the outermost layer of the underlying electrode pattern is a Cu layer, and the Cu layer disappears during the process of forming the Ni-P layer and the Au layer. I never did.

【０１１５】Ｎｉ−Ｐ層及びＡｕ層の形成後、水洗、乾
燥し、１５０℃、１０-2Ｔｏｒｒで２０分間ベーキング
することにより各層間の密着性を向上させた。After the formation of the Ni-P layer and the Au layer, the layers were washed with water, dried, and baked at 150 ° C. and 10 −2 Torr for 20 minutes to improve the adhesion between the respective layers.

【０１１６】こうして図３に示す層構成の電極部１００
ｃを形成した。図中、４ＡはＡｌ電極、２１ＡはＴｉ電
極、２２ＡはＣｕ電極、３０は、これらＡｌ電極４Ａ、
Ｔｉ電極２１Ａ及びＣｕ電極２２Ａからなる電極パター
ンを表している。また、７はポリイミドからなる保護
膜、４１は無電解メッキにより形成したＮｉ−Ｐ層、４
２は無電解メッキにより形成したＡｕ層、４０は、これ
らＮｉ−Ｐ層４１とＡｕ層４２から形成されているバン
プ金属を表している。The electrode section 100 having the layer structure shown in FIG.
c was formed. In the figure, 4A is an Al electrode, 21A is a Ti electrode, 22A is a Cu electrode, 30 is these Al electrodes 4A,
3 shows an electrode pattern including a Ti electrode 21A and a Cu electrode 22A. Reference numeral 7 denotes a protective film made of polyimide; 41, a Ni-P layer formed by electroless plating;
Reference numeral 2 denotes an Au layer formed by electroless plating, and reference numeral 40 denotes a bump metal formed from the Ni-P layer 41 and the Au layer 42.

【０１１７】得られた電極部１００ｃ上に、１００μｍ
φの６：４ハンダボールを載せ、融着することによりバ
ンプを形成した。冷却後、このバンプを有する電極部１
００ｃのハンダシェヤー強度を実施例１と同様に測定し
た。その結果、電極、アース、グランド、信号端子とい
う電極部のいずれにおいても１３０ｇ以上であった。ま
た、いずれの電極部においてもバンプの高さは３９〜４
２μｍであった。On the obtained electrode portion 100c, 100 μm
A bump was formed by placing and fusing 6: 4 solder balls of φ. After cooling, the electrode portion 1 having the bumps
The solder shear strength of 00c was measured as in Example 1. As a result, the weight was 130 g or more in any of the electrode portions such as the electrode, the ground, the ground, and the signal terminal. The height of the bump is 39 to 4 in any of the electrode portions.
It was 2 μm.

【０１１８】比較のため、従来の方法、すなわち図７
（ｃ）のＡｌ電極４Ａ上に直接、上述の実施例９と全く
同様の方法で及びＡｕメッキ層を形成し、ハンダボール
を融着することによりバンプを形成した。この比較のた
めの電極部のハンダシェヤー強度は、最高で６０ｇであ
り、最低は０ｇであった。このハンダシェヤー強度０ｇ
の電極部は、Ａｌ電極４Ａ上にＮｉ−Ｐメッキ層を形成
する工程でＡｌ電極が陽極に分極することにより溶出
し、Ａｌ電極が消滅し、Ｓｉ基板上に直接Ｎｉ−Ｐメッ
キ層が積層されていた。For comparison, the conventional method, that is, FIG.
(C) An Au plating layer was formed directly on the Al electrode 4A in exactly the same manner as in Example 9 above, and solder balls were fused to form bumps. The solder shear strength of the electrode part for this comparison was 60 g at the maximum and 0 g at the minimum. This solder shear strength 0g
In the step of forming the Ni-P plating layer on the Al electrode 4A, the electrode part is eluted by polarization of the Al electrode to the anode, the Al electrode disappears, and the Ni-P plating layer is directly laminated on the Si substrate. It had been.

【０１１９】実施例１０ 実施例１と同様にして、Ｓｉ基板として、Ｃ−ＭＯＳ用
５インチウエハを使用し、その全面にＡｌ層を真空蒸着
法により厚さ３μｍ形成した。次に、蒸着法によって、
Ｃｒ １０００Å（０．１μｍ）、続いてＣｕ ５０００
Å（０．５μｍ）を積層した。次いで、電極部（１００
μｍφ）及び回路部が残るようにフォトリソ法でパター
ンを形成した。次に、Ａｌ／Ｃｒ／Ｃｕ間の密着を良く
するために、３００℃、２０分間シンタリングした。そ
の後、１００μｍφの電極パターンが開口するようにＰ
ＳＧの保護膜を形成した。Example 10 In the same manner as in Example 1, a 5-inch wafer for C-MOS was used as a Si substrate, and an Al layer was formed to a thickness of 3 μm on the entire surface by vacuum evaporation. Next, by the evaporation method,
Cr 1000Å (0.1 μm) followed by Cu 5000
Å (0.5 μm) was laminated. Next, the electrode portion (100
μmφ) and a pattern was formed by a photolithography method so that the circuit portion was left. Next, sintering was performed at 300 ° C. for 20 minutes in order to improve the adhesion between Al / Cr / Cu. After that, the electrode pattern of 100 μmφ is opened so that P is opened.
An SG protective film was formed.

【０１２０】さらに、以下の方法で無電解Ｎｉ−Ｂメッ
キ、無電解Ｐｄ−Ｐメッキ、無電解Ａｕメッキを順次行
い、ＰＳＧの保護膜を形成した電極パターン上にＮｉ−
Ｂメッキ層４μｍ、Ｐｄ−Ｐメッキ層０．２μｍ、Ａｕ
メッキ層０．０５μｍを順次積層した。即ち、５％Ｈ2
ＳＯ4水溶液に常温で３０秒間浸漬後、水洗し、ＰｄＣ
ｌ2 ０．１ｇ／Ｌ、３６％ＨＣｌ ２０ｍｌ／Ｌからな
るＰｄ活性液に５０℃で、３０秒間浸漬した。水洗後、
硫酸ニッケル２０ｇ／Ｌ、クエン酸２０ｇ／Ｌ、ＮＨ4
Ｃｌ ２０ｇ／Ｌ、ＤＭＡＢ（dimethyl amino borane）
３ｇ／Ｌからなるメッキ液をアンモニア水でｐＨ６．２
に調整し、これを用いて６０℃で３０分間メッキするこ
とによりＮｉ−Ｂ ４μｍを得た。水洗後、ＰｄＣｌ2
２ｇ／Ｌ、ＥＤＴＡ４Ｋ ２０ｇ／Ｌ、トリエタノール
アミン２０ｇ／Ｌ、次亜リン酸ソーダ２０ｇ／Ｌからな
るメッキ液をｐＨ８．２に調整し、これを用いて８０
℃、１０分間メッキし、Ｐｄ−Ｐを０．２μｍ得た。水
洗後、 ＫＡｕ（ＣＮ）2２ｇ／Ｌ、クエン酸２０ｇ／
Ｌ、ＮＨ4Ｃｌ２０ｇ／Ｌからなる無電解Ａｕメッキ液
をｐＨ４．５に調整し、これを用いて９０℃、５分間で
Ｐｄの上にＡｕを０．０５μｍ形成した。Further, electroless Ni-B plating, electroless Pd-P plating, and electroless Au plating were sequentially performed by the following method, and Ni-based plating was performed on the electrode pattern on which the protective film of PSG was formed.
B plating layer 4 μm, Pd-P plating layer 0.2 μm, Au
A plating layer of 0.05 μm was sequentially laminated. That is, 5% H 2
After immersing in SO 4 aqueous solution at room temperature for 30 seconds, washing with water, PdC
It was immersed in a Pd active solution consisting of 0.1 g / L of l 2 and 20 ml / L of 36% HCl at 50 ° C. for 30 seconds. After washing with water
Nickel sulfate 20 g / L, citric acid 20 g / L, NH 4
Cl 20g / L, DMAB (dimethyl amino borane)
A plating solution consisting of 3 g / L was adjusted to pH 6.2 with aqueous ammonia.
The resultant was plated at 60 ° C. for 30 minutes to obtain 4 μm of Ni—B. After washing with water, PdCl 2
A plating solution composed of 2 g / L, 20 g / L of EDTA4K, 20 g / L of triethanolamine, and 20 g / L of sodium hypophosphite was adjusted to pH 8.2, and the pH was adjusted to 80 using this.
Pd was plated for 10 minutes to obtain 0.2 μm of Pd-P. After washing with water, KAu (CN) 2 2 g / L, citric acid 20 g /
The pH of an electroless Au plating solution consisting of 20 g / L of L and NH 4 Cl was adjusted to 4.5, and 0.05 μm of Au was formed on Pd at 90 ° C. for 5 minutes using this solution.

【０１２１】水洗、乾燥後、２００℃、２０分間シンタ
リングし、各層間の密着性を向上させた。こうして、図
４に示す層構成の電極部１００ｄを形成した。図中、４
ＡはＡｌ電極、２１ＡはＣｒ電極、２２ＡはＣｕ電極、
３０は、これらＡｌ電極４Ａ、Ｃｒ電極２１Ａ及びＣｕ
電極２２Ａからなる電極パターンを表している。また、
７はＰＳＧからなる保護膜、４１は無電解メッキにより
形成したＮｉ−Ｂ層、４２は無電解メッキにより形成し
たＰｄ−Ｐ層、４３は無電解メッキにより形成したＡｕ
層、４０は、これらＮｉ−Ｂ層４１とＰｄ−Ｐ層４２と
Ａｕ層４３から形成されているバンプを表している。After washing with water and drying, sintering was performed at 200 ° C. for 20 minutes to improve the adhesion between the layers. Thus, the electrode portion 100d having the layer configuration shown in FIG. 4 was formed. In the figure, 4
A is an Al electrode, 21A is a Cr electrode, 22A is a Cu electrode,
Reference numeral 30 denotes the Al electrode 4A, the Cr electrode 21A and the Cu electrode 21A.
This shows an electrode pattern composed of the electrodes 22A. Also,
7 is a protective film made of PSG, 41 is a Ni-B layer formed by electroless plating, 42 is a Pd-P layer formed by electroless plating, and 43 is Au formed by electroless plating.
A layer 40 represents a bump formed of the Ni-B layer 41, the Pd-P layer 42, and the Au layer 43.

【０１２２】こうして得られた電極部１００ｄ上に導電
性ペーストを用いて、スクリーン印刷法で樹脂製バンプ
を形成した。樹脂製バンプのハンダシェヤー強度を実施
例１と同様に測定したところ、７０〜９０ｇであった。Using the conductive paste, resin bumps were formed on the thus obtained electrode portion 100d by screen printing. When the solder shear strength of the resin bump was measured in the same manner as in Example 1, the result was 70 to 90 g.

【０１２３】さらに、ベアーチップ実装用の基板に予め
導電性ペーストを印刷することにより形成した電極部上
に、上述の半導体チップの樹脂製バンプを位置合わせ
し、加熱硬化させて実装した。その結果、短時間に、密
着性が良く、応力に強い、導電信頼性の高い接合を形成
することが出来た。Further, the resin bumps of the above-mentioned semiconductor chip were positioned and mounted on an electrode portion formed by previously printing a conductive paste on a bare chip mounting substrate, followed by heat curing. As a result, it was possible to form a bond having good adhesion, strong stress, and high conductivity in a short time.

【０１２４】実施例１１ 実施例１と同様にして、Ｓｉ基板として、Ｃ−ＭＯＳ用
５インチウエハを使用し、その全面にＡｌ層を真空蒸着
法により厚さ５μｍ形成した。Example 11 In the same manner as in Example 1, a 5-inch wafer for C-MOS was used as an Si substrate, and an Al layer was formed to a thickness of 5 μm on the entire surface by vacuum evaporation.

【０１２５】次に、実施例４と略同様に、置換メッキ以
下のように行うことにより、Ａｌよりも貴な金属層とし
て置換スズメッキ層を厚さ０．７μｍ形成した。即ち、
非イオン界面活性剤からなるクリーニング液を用いて５
０±２℃で２分間洗浄し、純水で洗浄後、６２％ＨＮＯ
3１０ｍｌ／Ｌで１０秒間浸漬し、水洗後、スズ酸カリ
ウム３０ｇ／Ｌ、グルコン酸カリウム５０ｇ／Ｌ、ＥＤ
ＴＡ４Ｋ １０ｇ／Ｌ、からなるメッキ液をＫＯＨでｐ
Ｈ９．０に調整した。このメッキ液に、３０℃で３０秒
間浸漬することにより、Ａｌ層の表面が厚さ０．７μｍ
にわたりＳｎで均一に置換された。Next, a displacement tin plating layer having a thickness of 0.7 μm was formed as a metal layer more noble than Al by performing the displacement plating in the same manner as in Example 4. That is,
5 using a cleaning liquid consisting of a nonionic surfactant
After washing at 0 ± 2 ° C. for 2 minutes and washing with pure water, 62% HNO
3 Immerse in 10 ml / L for 10 seconds, wash with water, then 30 g / L potassium stannate, 50 g / L potassium gluconate, ED
Plating solution consisting of TA4K 10g / L, with KOH
H was adjusted to 9.0. By immersing in this plating solution at 30 ° C. for 30 seconds, the surface of the Al layer has a thickness of 0.7 μm.
Was uniformly substituted with Sn over a period of time.

【０１２６】水洗、乾燥後、電極部及び回路部が残るよ
うにフォトリソ法でパターンを形成した。なお、電極部
の各パターンは、引き続き行う工程で電解メッキするた
め、互いに通電できるように形成した。After washing with water and drying, a pattern was formed by photolithography so that the electrode portion and the circuit portion remained. The respective patterns of the electrode portions were formed so as to be able to conduct with each other in order to perform electrolytic plating in a subsequent step.

【０１２７】次に、１００μｍφの電極部のみが開口す
るように、レジストでマスキングした。そして、以下の
組成条件で電極部のみに電解Ｓｎメッキ、電解Ａｇメッ
キ、電解Ｓｂメッキを順次行い、Ｓｎメッキ層２０μ
ｍ、Ａｇメッキ層１μｍ、Ｓｂメッキ層１μｍを順次積
層した。即ち、メタンスルホン酸スズ２０ｇ／Ｌ、メタ
ンスルホン酸２０ｇ／Ｌ、添加剤（Ｂ−１０、株式会社
ワールドメタル製）２０ｇ／Ｌ、２０℃、電流密度１Ａ
／ｄｍ2でＳｎを２０μｍメッキした。水洗後、メタン
スルホン酸Ａｇ１０ｇ／Ｌ、メタンスルホン酸２０ｇ／
Ｌ、添加剤（ＡＧ−１１、株式会社ワールドメタル製）
２０ｇ／Ｌ、２０℃、電流密度１Ａ／ｄｍ2でＡｇを１
μｍメッキした。水洗後、メタンスルホン酸Ｓｂ１０ｇ
／Ｌ、メタンスルホン酸２０ｇ／Ｌ、添加剤（ＳＢ−
８、株式会社ワールドメタル製）２０ｇ／Ｌ、２０℃、
電流密度１Ａ／ｄｍ2でＳｂを１μｍメッキした。Next, masking was performed with a resist so that only the electrode portion having a diameter of 100 μm was opened. Then, electrolytic Sn plating, electrolytic Ag plating, and electrolytic Sb plating were sequentially performed only on the electrode portion under the following composition conditions, and a Sn plating layer of 20 μm was formed.
m, an Ag plating layer 1 μm, and an Sb plating layer 1 μm were sequentially laminated. That is, tin methanesulfonate 20 g / L, methanesulfonic acid 20 g / L, additive (B-10, manufactured by World Metal Co., Ltd.) 20 g / L, 20 ° C., current density 1 A
20 μm of Sn was plated at / dm 2 . After washing with water, methanesulfonic acid Ag 10 g / L, methanesulfonic acid 20 g / L
L, additive (AG-11, manufactured by World Metal Co., Ltd.)
Ag at 1 g at 20 g / L, 20 ° C., current density 1 A / dm 2
It was plated by μm. After washing with water, methanesulfonic acid Sb10g
/ L, methanesulfonic acid 20g / L, additive (SB-
8, World Metal Co., Ltd.) 20g / L, 20 ° C,
Sb was plated at 1 μm at a current density of 1 A / dm 2 .

【０１２８】水洗、乾燥後、レジストを剥離し、各電極
の導通部を切断し、３００℃で１０分間シンタリングし
た。その後、電極部が開口するようにＳｉＮからなる保
護膜を形成した。こうして、図５に示すように、Ａｌ電
極４Ａと置換Ｓｎメッキ電極（Ａｌよりも貴な金属電極
層置換２０Ａ）からなる電極パターン３０上に、Ｓｎメ
ッキ層（第１のバンプ金属層４１）、Ａｇメッキ層（第
２のバンプ金属層４２）、Ｓｂメッキ層（第３のバンプ
金属層４３）が順次積層されたナマリレスＳｎ／Ａｇ／
Ｓｂバンプ４０を形成した。After washing with water and drying, the resist was peeled off, the conducting portions of each electrode were cut, and sintering was performed at 300 ° C. for 10 minutes. Thereafter, a protective film made of SiN was formed so that the electrode portion was opened. Thus, as shown in FIG. 5, the Sn plating layer (the first bump metal layer 41), the Sn plating layer (the first bump metal layer 41) on the electrode pattern 30 including the Al electrode 4A and the substitution Sn plating electrode (metal electrode layer substitution 20A which is more noble than Al) An Ag / Sn / Ag / layer in which an Ag plating layer (second bump metal layer 42) and an Sb plating layer (third bump metal layer 43) are sequentially laminated.
The Sb bump 40 was formed.

【０１２９】このバンプのハンダシェヤー強度を実施例
１と同様に測定したところ、１００ｇ以上であった。When the solder shear strength of the bump was measured in the same manner as in Example 1, it was 100 g or more.

【０１３０】さらに、Ａｇ−Ｐｄ上のＮｉ／Ａｕからな
るＩＣパッケージ電極を有するガラスセラミックス基板
の当該ＩＣパッケージ電極に、上述の半導体チップのバ
ンプを位置合わせし、熱圧着することにより接合し、実
装した。この実装は、オールナマリレス法による実装で
ある。Furthermore, the bumps of the above-mentioned semiconductor chip are aligned with the IC package electrodes of the glass ceramic substrate having the IC package electrodes made of Ni / Au on Ag-Pd, and are bonded by thermocompression bonding and mounted. did. This implementation is an implementation based on the All-Marmariless method.

【０１３１】実施例１２ 実施例１と同様にして、Ｓｉ基板として、Ｃ−ＭＯＳ用
５インチウエハを使用し、その全面にＡｌ層を真空蒸着
法により厚さ３μｍ形成した。次にこの基板のＡｌ面全
面に、低温溶射法によりＴｉ０．１μｍ、Ｃｕ１μｍを
順次積層した。さらにこの上に、電解Ｃｕメッキ層を厚
さ１０μｍ形成した。Example 12 In the same manner as in Example 1, a 5-inch wafer for C-MOS was used as a Si substrate, and an Al layer was formed to a thickness of 3 μm on the entire surface by vacuum evaporation. Next, 0.1 μm of Ti and 1 μm of Cu were sequentially laminated on the entire Al surface of the substrate by a low-temperature spraying method. Further, an electrolytic Cu plating layer having a thickness of 10 μm was formed thereon.

【０１３２】次に、電極部及び回路部が残るようにフォ
トリソ法でパターンを形成した。その後、１００μｍφ
の電極パターンが開口するように窒化硅素の保護膜を形
成し、電極部を形成した。次に、この電極部を５％Ｈ2
ＳＯ4溶液に浸漬し、洗浄、乾燥後、電極部上に、１０
０μｍφの中空状のＡＢＳ樹脂にＮｉハンダメッキをし
たボールをのせて融着することによりバンプを形成し
た。Next, a pattern was formed by photolithography so that the electrode portion and the circuit portion remained. Then, 100μmφ
A protective film of silicon nitride was formed so that the electrode pattern of (1) was opened, and an electrode portion was formed. Next, this electrode part was replaced with 5% H 2.
After immersion in SO 4 solution, washing and drying, 10
A bump was formed by placing a Ni solder-plated ball on a hollow ABS resin having a diameter of 0 μm and fusing the ball.

【０１３３】こうして得られたバンプのハンダシェヤー
強度を実施例１と同様に測定したところ、８０〜９０ｇ
であった。また、その高さは、各バンプが９５〜１０５
μｍの範囲にあり、略同一であった。The solder shear strength of the thus obtained bump was measured in the same manner as in Example 1.
Met. The height of each bump is 95 to 105.
It was in the range of μm and almost the same.

【０１３４】実施例１３ 実施例１と同様にして、Ｓｉ基板として、Ｃ−ＭＯＳ用
５インチウエハを使用し、その全面にＡｌ層を真空蒸着
法により厚さ３μｍ形成した。Example 13 In the same manner as in Example 1, a 5-inch wafer for C-MOS was used as a Si substrate, and an Al layer was formed to a thickness of 3 μm on the entire surface by vacuum evaporation.

【０１３５】次に、この半導体チップを、ベンゾトリア
ゾール−Ｃｕ、ステアリン酸Ｃｕ各々０．１モル／ｍ3
が存在する２００℃、１０-3Ｔｏｒｒの真空炉中に入
れ、これら有機金属（Ｃｕ）化合物の蒸気に半導体チッ
プをさらした。これにより、半導体チップのＡｌ層の全
面に密着の良いＣｕを厚さ０．３μｍ沈着させることが
できた。Next, this semiconductor chip was treated with 0.1 mol / m 3 each of benzotriazole-Cu and Cu stearate.
Was placed in a vacuum furnace at 200 ° C. and 10 −3 Torr, and the semiconductor chip was exposed to vapors of these organometallic (Cu) compounds. As a result, Cu with good adhesion could be deposited on the entire surface of the Al layer of the semiconductor chip in a thickness of 0.3 μm.

【０１３６】次に、電極部及び回路部が残るようにフォ
トリソ法でパターンを形成した。そして、１００μｍφ
の電極パターンが開口するようにＰＳＧの保護膜を形成
し、電極部を形成した。さらにこの電極部上に無電解Ｎ
ｉ−Ａｕメッキ層を形成し、その上に１００μｍφのハ
ンダボールを載せて融着し、ハンダバンプを形成した。Next, a pattern was formed by photolithography so that the electrode portion and the circuit portion remained. And 100μmφ
A protective film of PSG was formed so that the electrode pattern of (1) was opened, and an electrode portion was formed. Further, an electroless N
An i-Au plating layer was formed, and a solder ball of 100 μmφ was placed thereon and fused to form a solder bump.

【０１３７】こうして得られたバンプのハンダシェヤー
強度を実施例１と同様に測定したところ、１００〜１１
０ｇであった。また、その高さは、各バンプが９３〜１
０５μｍの範囲にあり、略同一であった。The solder shear strength of the thus obtained bumps was measured in the same manner as in Example 1.
It was 0 g. The height of each bump is 93-1.
It was in the range of 05 μm and was almost the same.

【０１３８】実施例１４ Ｓｉ基板としてＣ−ＭＯＳ用８インチウエハを使用し、
この上にスパッタ法によりＡｌ−Ｓｉ−Ｃｕ膜を５μｍ
積層した。Example 14 An 8-inch wafer for C-MOS was used as a Si substrate.
An Al-Si-Cu film was formed thereon by sputtering to a thickness of 5 μm.
Laminated.

【０１３９】次に、電極部及び回路部が残るようにスク
リーン印刷でレジストを塗布した。そして、メタンスル
ホン酸スズ１０ｇ／Ｌ、メタンスルホン酸２０ｇ／Ｌ、
グルコン酸１０ｇ／Ｌからなるスズメッキ液に３０℃で
５分間浸漬した。これにより、置換スズメッキ層を厚さ
１．５μｍ形成できた。これを２７０℃でフュージング
し、融解させた。Next, a resist was applied by screen printing so that the electrode portion and the circuit portion remained. And tin methanesulfonate 10 g / L, methanesulfonic acid 20 g / L,
It was immersed in a tin plating solution consisting of gluconic acid 10 g / L at 30 ° C. for 5 minutes. As a result, a substituted tin plating layer having a thickness of 1.5 μm was formed. This was fused at 270 ° C. and melted.

【０１４０】次にレジストを除去し、置換スズメッキ層
をエッチングレジストとして、それ以外の部分をエッチ
ングによりパターニングし、電極部と回路部を形成し
た。そして、１００μｍφの電極パターンが開口するよ
うに、窒化硅素の保護膜を形成した。Next, the resist was removed, the remaining tin plating layer was used as an etching resist, and the other portions were patterned by etching to form electrode portions and circuit portions. Then, a protective film of silicon nitride was formed so that the electrode pattern of 100 μmφ was opened.

【０１４１】得られた電極部上に、１００μｍφのハン
ダボールを融着し、ハンダバンプを形成した。このバン
プのハンダシェヤー強度を実施例１と同様に測定したと
ころ、全ての電極部で１２０ｇ以上であった。A solder ball of 100 μmφ was fused on the obtained electrode portion to form a solder bump. When the solder shear strength of this bump was measured in the same manner as in Example 1, it was 120 g or more in all the electrode portions.

【０１４２】実施例１５ 実施例８と同様にして、Ｓｉ基板上のＡｌ層上の全面
に、真空蒸着によりＴｉ層０．１μｍとＣｕ層０．３μ
ｍを順次積層した。これに、電極部のみが開口するよう
にレジストを塗布し、その開口部に電気銅メッキ層を厚
さ５μｍ形成した。さらに電気メッキ法で６：４ハンダ
層を５μｍ積層した。次に、レジストを剥離し、各電極
の導通を切断した。そして、１００μｍφの電極パター
ンが開口するように窒化硅素の保護膜を形成し、電極部
を得た。Example 15 In the same manner as in Example 8, a Ti layer of 0.1 μm and a Cu layer of 0.3 μm were formed on the entire surface of the Al layer on the Si substrate by vacuum evaporation.
m were sequentially laminated. Then, a resist was applied so that only the electrode portions were opened, and an electrolytic copper plating layer was formed to a thickness of 5 μm in the openings. Further, a 6: 4 solder layer of 5 μm was laminated by electroplating. Next, the resist was peeled off, and the conduction of each electrode was cut off. Then, a protective film of silicon nitride was formed so that an electrode pattern of 100 μmφ was opened, and an electrode portion was obtained.

【０１４３】この電極部上に１００μｍφの６：４ハン
ダボールを載せ、２１０℃で融解させてバンプを形成し
た。A 6: 4 solder ball having a diameter of 100 μm was placed on the electrode portion and melted at 210 ° C. to form a bump.

【０１４４】こうして得られたバンプのハンダシェヤー
強度を実施例１と同様に測定したところ、１１０〜１２
０ｇであった。また、その高さは、各バンプが４３〜４
５μｍの範囲にあり、略同一であった。The solder shear strength of the thus obtained bump was measured in the same manner as in Example 1.
It was 0 g. The height of each bump is 43-4.
In the range of 5 μm, they were almost the same.

【０１４５】なお、この半導体チップの回路部のＡｌ層
上には、Ｔｉ層０．１μｍとＣｕ層０．３μｍの薄膜が
存在するだけである。It should be noted that there is only a thin film of 0.1 μm of Ti layer and 0.3 μm of Cu layer on the Al layer in the circuit section of this semiconductor chip.

【０１４６】実施例１６ 図６に示すように、Ｓｉ基板２としてＣ−ＭＯＳ用８イ
ンチウエハを使用し、その全面にスパッタ法によりＡｌ
−Ｓｉ−Ｃｕ層４を３μｍ形成し、次に、その電極４Ａ
とする部分が１２０μｍφ開口するようにレジスト１３
を塗布した（図６（ａ））。なお、このレジストの塗布
に代えてマスクをしてもよい。次いでスパッタリングに
より、Ａｌ−Ｓｉ−Ｃｕ層４上の電極部とする部分のみ
に、Ｔｉ０．１μｍ、Ｃｒ０．１μｍ、Ｃｕ０．３μｍ
を順次積層した（同図（ｂ））。次に、このＴｉ０．１
μｍ、Ｃｒ０．１μｍ、Ｃｕ０．３μｍの１２０μｍφ
の積層部が残るようにパターニングして電極パターン３
０ａ及び回路部４Ｘを形成した（同図（ｃ））。次に、
電極パターン３０ａが１００μｍφ開口するようにポリ
イミドからなる保護膜７を形成し（同図（ｄ））、実施
例９と同様の無電解メッキ法を行うことにより、電極部
のＣｕ層上にさらにＮｉ層５μｍ及びＡｕ層０．１μｍ
からなる電極上部パターン３０ｂを形成した。Embodiment 16 As shown in FIG. 6, an 8-inch wafer for C-MOS was used as the Si substrate 2, and the entire surface thereof was
-Si-Cu layer 4 is formed to 3 μm, and then the electrode 4A
Resist 13 such that the portion to be
Was applied (FIG. 6A). Note that a mask may be used instead of applying the resist. Then, only 0.1 μm of Ti, 0.1 μm of Cr, 0.3 μm of Cu
Were sequentially laminated (FIG. 2B). Next, the Ti0.1
120 μm φ of μm, Cr 0.1 μm, Cu 0.3 μm
Pattern so that the laminated portion of
0a and the circuit portion 4X were formed (FIG. 3 (c)). next,
A protective film 7 made of polyimide is formed so that the electrode pattern 30a has an opening of 100 μmφ (FIG. 9D), and the same electroless plating method as in Example 9 is performed to further form Ni on the Cu layer of the electrode portion. Layer 5 μm and Au layer 0.1 μm
The electrode upper pattern 30b made of was formed.

【０１４７】こうして、図６（同図（ｅ））に示すよう
に、Ａｌ−Ｓｉ−Ｃｕ層の電極４Ａとその上のＴｉ層、
Ｃｒ層及びＣｕ層からなる１２０μｍφの電極パターン
３０ａの上に、Ｎｉ層及びＡｕ層からなる１００μｍφ
の電極上部パターン３０ｂを有する電極部を形成し、Ａ
ｌ−Ｓｉ−Ｃｕ層からなる回路部４Ｘを形成した。な
お、このように、Ｎｉ層及びＡｕ層からなる電極上部パ
ターン３０ｂの開口径を、電極パターン３０ａの開口径
に比して狭めることにより、Ａｌ−Ｓｉ−Ｃｕ層からな
る電極４Ａの端部Ａの腐食を良好に防止することができ
る。Thus, as shown in FIG. 6 (e), the electrode 4A of the Al—Si—Cu layer and the Ti layer
On the electrode pattern 30a of 120 μmφ composed of a Cr layer and a Cu layer, 100 μmφ composed of a Ni layer and an Au layer
Forming an electrode portion having an electrode upper pattern 30b of
A circuit section 4X made of an l-Si-Cu layer was formed. In this way, by reducing the opening diameter of the electrode upper pattern 30b composed of the Ni layer and the Au layer in comparison with the opening diameter of the electrode pattern 30a, the end A of the electrode 4A composed of the Al—Si—Cu layer is reduced. Corrosion can be favorably prevented.

【０１４８】電極上部パターン３０ｂ上に１００μｍφ
の６：４ハンダボールを載せて融解し、バンプを形成し
た。このバンプのハンダシェヤー強度を実施例１と同様
に測定したところ、全ての電極部で１３０ｇ以上であっ
た。また、いずれの電極部においても、バンプの高さは
３９〜４２μｍであった。100 μmφ on electrode upper pattern 30 b
6: 4 solder balls were placed and melted to form bumps. When the solder shear strength of the bump was measured in the same manner as in Example 1, it was 130 g or more in all the electrode portions. In each of the electrode portions, the height of the bump was 39 to 42 μm.

【０１４９】[0149]

【発明の効果】本発明によれば、半導体チップにおいて
種々の用途の電極として形成される各Ａｌ電極の厚みが
ばらつくことを防止でき、さらにこれらＡｌ電極上にバ
ンプ等を形成した場合の電極部の厚みのばらつきも防止
できる。したがって、基板と半導体チップの各電極部と
を、均一な密着強度で確実に信頼性高く接合することが
可能となる。According to the present invention, it is possible to prevent the thickness of each Al electrode formed as an electrode for various uses in a semiconductor chip from being varied, and to further form an electrode portion in the case where bumps or the like are formed on these Al electrodes. Can also be prevented from varying in thickness. Therefore, it is possible to reliably and reliably join the substrate and each electrode portion of the semiconductor chip with uniform adhesion strength.

【０１５０】また、本発明によれば、バンプの下地とな
る金属の厚さが過度に薄くなることがなく、所期の厚さ
が確保できるので、Ａｌ電極とバンプ金属との密着性を
高めることができる。したがって、必要に応じて高さ５
μｍ以上のバンプを形成することも可能となる。Further, according to the present invention, the desired thickness can be secured without excessively reducing the thickness of the metal serving as the base of the bump, so that the adhesion between the Al electrode and the bump metal is improved. be able to. Therefore, if necessary, height 5
It is also possible to form bumps of μm or more.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の電極部の形成方法の基本的な態様の形
成工程図である。FIG. 1 is a process chart of a basic mode of a method for forming an electrode section according to the present invention.

【図２】本発明の電極部の形成方法の基本的な態様の形
成工程図である。FIG. 2 is a process chart of a basic mode of a method for forming an electrode portion according to the present invention.

【図３】本発明の電極部の層構成図である。FIG. 3 is a diagram illustrating a layer configuration of an electrode unit according to the present invention.

【図４】本発明の電極部の層構成図である。FIG. 4 is a layer configuration diagram of an electrode unit of the present invention.

【図５】本発明の電極部の層構成図である。FIG. 5 is a diagram illustrating a layer configuration of an electrode unit according to the present invention.

【図６】実施例の電極部の形成工程図である。FIG. 6 is a process chart of forming an electrode portion of the embodiment.

【図７】従来のＡｌ電極の形成方法の説明図である。FIG. 7 is an explanatory view of a conventional method for forming an Al electrode.

【図８】従来のバンプの形成方法の説明図である。FIG. 8 is an explanatory view of a conventional bump forming method.

【符号の説明】 １ 半導体チップ ２ 半導体基板 ３ 絶縁層 ４ Ａｌ層 ４Ａ Ａｌ電極 ４Ｘ 回路部 ７ 保護膜（パッシベーション膜） ８ 密着改良膜 ９ 拡散防止膜 １０ レジスト １１ バンプ金属 １９ Ｚｎ置換膜 ２０ Ａｌよりも貴な金属層 ２０Ａ Ａｌよりも貴な金属電極 ２１ 第１の金属層 ２２ 第２の金属層 ３０、３０ａ 電極パターン ３０ｂ 電極上部パターン ４０ バンプ ４１ 第１のバンプ金属層 ４２ 第２のバンプ金属層 ４３ 第３のバンプ金属層 １００ａ、１００ｂ、１００ｃ、１００ｄ 電極部[Description of Signs] 1 semiconductor chip 2 semiconductor substrate 3 insulating layer 4 Al layer 4A Al electrode 4X circuit section 7 protective film (passivation film) 8 adhesion improving film 9 diffusion prevention film 10 resist 11 bump metal 19 Zn substitution film 20 from Al Noble metal layer 20A Metal electrode nobler than Al 21 First metal layer 22 Second metal layer 30, 30a Electrode pattern 30b Electrode upper pattern 40 Bump 41 First bump metal layer 42 Second bump metal layer 43 Third bump metal layer 100a, 100b, 100c, 100d Electrode section

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA01 BB02 DD22 DD34 DD52 DD53 DD79 EE06 EE15 EE17 EE18 FF06 FF13 HH08 4M105 AA05 AA13 AA16 FF05 FF06 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4M104 AA01 BB02 DD22 DD34 DD52 DD53 DD79 EE06 EE15 EE17 EE18 FF06 FF13 HH08 4M105 AA05 AA13 AA16 FF05 FF06

Claims (15)

【特許請求の範囲】[Claims] 【請求項１】 半導体基板に、Ａｌ層とそのＡｌ層上に
積層されたＡｌよりも貴な金属層とからなる電極部を形
成する方法であって、半導体基板にＡｌ層を形成し、こ
のＡｌ層を予め電極パターンにパターニングすることな
くＡｌ層上の少なくとも電極部となる部分にＡｌよりも
貴な金属層を積層し、次いでパターニングすることによ
りＡｌ層とＡｌよりも貴な金属層との積層構造を有する
電極パターンを形成することを特徴とする半導体チップ
の電極部の形成方法。1. A method for forming an electrode portion comprising an Al layer and a metal layer which is more noble than Al laminated on the Al layer on a semiconductor substrate, comprising: forming an Al layer on the semiconductor substrate; Without preliminarily patterning the Al layer into an electrode pattern, a metal layer nobler than Al is laminated on at least a portion to be an electrode portion on the Al layer, and then patterned to form an Al layer and a metal layer nobler than Al. A method for forming an electrode portion of a semiconductor chip, comprising forming an electrode pattern having a laminated structure. 【請求項２】 Ａｌよりも貴な金属層として、Ｓｉ、Ｚ
ｎ、Ｔａ、Ｓｎ、Ｐｂ、Ａｇ、Ａｕ、Ｐｔ、Ａｓ、Ｂ
ｉ、Ｓｂ、Ｓｅ、Ｃｄ、Ｃｕ、Ｎｉ、Ｃｒ、Ｉｎ、Ｆ
ｅ、Ｍｏ、Ｗ、Ｃｏ、Ｒｈ、Ｔｉ及びＰｄから選ばれる
金属の単独層、２種以上の積層層又は合金層を形成する
請求項１記載の半導体チップの電極部の形成方法。2. A metal layer which is nobler than Al, such as Si, Z
n, Ta, Sn, Pb, Ag, Au, Pt, As, B
i, Sb, Se, Cd, Cu, Ni, Cr, In, F
2. The method for forming an electrode portion of a semiconductor chip according to claim 1, wherein a single layer of a metal selected from e, Mo, W, Co, Rh, Ti and Pd, two or more stacked layers or alloy layers are formed. 【請求項３】 Ａｌ層上に、Ａｌよりも貴な金属層を、
電気メッキ法、無電解メッキ法、熔射法又は気相法で形
成する請求項２記載の半導体チップの電極部の形成方
法。3. A metal layer which is more noble than Al on the Al layer,
3. The method according to claim 2, wherein the electrode is formed by an electroplating method, an electroless plating method, a spraying method, or a vapor phase method. 【請求項４】 Ａｌ層上の全面にＡｌよりも貴な金属層
を積層し、次いでパターニングすることによりＡｌ層と
Ａｌよりも貴な金属層との積層構造を有する電極パター
ンを形成する請求項１記載の半導体チップの電極部の形
成方法。4. An electrode pattern having a laminated structure of an Al layer and a metal layer noble than Al is formed by laminating a metal layer nobleer than Al on the entire surface of the Al layer and then patterning the layer. 2. The method for forming an electrode portion of a semiconductor chip according to claim 1. 【請求項５】 Ａｌ層上の電極部となる部分に選択的に
Ａｌよりも貴な金属層を積層し、次いでパターニングす
ることによりＡｌ層とＡｌよりも貴な金属層との積層構
造を有する電極パターンを形成する請求項１記載の半導
体チップの電極部の形成方法。5. A layered structure of an Al layer and a metal layer nobler than Al by selectively laminating a metal layer nobler than Al on a portion to be an electrode portion on the Al layer and then patterning the layer. 2. The method according to claim 1, wherein the electrode pattern is formed. 【請求項６】 電極パターンの形成後、その電極パター
ンが開口するように半導体チップ表面に保護膜を形成す
る請求項１記載の半導体チップの電極部の形成方法。6. The method according to claim 1, wherein after forming the electrode pattern, a protective film is formed on the surface of the semiconductor chip so that the electrode pattern is opened. 【請求項７】 保護膜を、電極パターンの開口面積が狭
まるように形成し、その開口している電極パターン上に
電極上部パターンを積層する請求項６記載の半導体チッ
プの電極部の形成方法。7. The method for forming an electrode portion of a semiconductor chip according to claim 6, wherein the protective film is formed so that the opening area of the electrode pattern is reduced, and the electrode upper pattern is laminated on the opened electrode pattern. 【請求項８】 電極パターンを形成した後、又は保護膜
を形成した後、シンタリングによりＡｌ層とＡｌよりも
貴な金属層との間に金属拡散層を形成する請求項１〜７
のいずれかに記載の半導体チップの電極部の形成方法。8. A metal diffusion layer is formed between an Al layer and a metal layer which is nobler than Al by sintering after forming an electrode pattern or forming a protective film.
The method for forming an electrode portion of a semiconductor chip according to any one of the above. 【請求項９】 保護膜を形成した後、Ａｌよりも貴な金
属層上に、バンプ金属層をさらに積層する請求項６記載
の半導体チップの電極部の形成方法。9. The method for forming an electrode portion of a semiconductor chip according to claim 6, wherein after forming the protective film, a bump metal layer is further laminated on a metal layer nobler than Al. 【請求項１０】 請求項１〜９のいずれかに記載の方法
で形成された電極部を有する半導体チップ。10. A semiconductor chip having an electrode portion formed by the method according to claim 1. 【請求項１１】 請求項１〜９のいずれかに記載の方法
で形成された半導体チップの電極部と、該半導体チップ
を搭載すべき基板の電極パッドとを位置合わせして加熱
加圧する半導体チップの実装方法。11. A semiconductor chip which is heated and pressed by aligning an electrode portion of a semiconductor chip formed by the method according to claim 1 with an electrode pad of a substrate on which the semiconductor chip is to be mounted. How to implement. 【請求項１２】 請求項１〜８のいずれかに記載の方法
で形成された半導体チップの電極パターン上にハンダボ
ールをのせてバンプを有する電極部を形成し、そのバン
プを、該半導体チップを搭載すべき基板の電極部と位置
合わせして加熱加圧する半導体チップの実装方法。12. A solder ball is placed on an electrode pattern of a semiconductor chip formed by the method according to claim 1 to form an electrode portion having a bump. A method of mounting a semiconductor chip which is heated and pressurized in alignment with an electrode portion of a substrate to be mounted. 【請求項１３】 請求項１〜９のいずれかに記載の方法
で形成された半導体チップの電極部、又は該半導体チッ
プを搭載すべき基板の電極部上に、異方性導電剤を塗布
もしくは印刷し、又は異方性導電膜を貼付し、双方の電
極部を位置合わせてして加熱加圧する半導体チップの実
装方法。13. An anisotropic conductive agent applied or coated on an electrode portion of a semiconductor chip formed by the method according to claim 1 or an electrode portion of a substrate on which the semiconductor chip is to be mounted. A method of mounting a semiconductor chip by printing or attaching an anisotropic conductive film, aligning both electrode portions, and heating and pressing. 【請求項１４】 請求項１〜９のいずれかに記載の方法
で形成された半導体チップの電極部、又は該半導体チッ
プを搭載すべき基板の電極部上に、導電性ペーストを塗
布もしくは印刷し、又は導電性膜を貼付し、又は樹脂製
バンプを載せ、双方の電極部を位置合わせして加熱加圧
する半導体チップの実装方法。14. A conductive paste is applied or printed on an electrode portion of a semiconductor chip formed by the method according to claim 1 or on an electrode portion of a substrate on which the semiconductor chip is to be mounted. Or a method of mounting a semiconductor chip in which a conductive film is attached or a resin bump is placed, and both electrode portions are positioned and heated and pressed. 【請求項１５】 請求項１〜９のいずれかに記載の方法
で形成された半導体チップの電極部と該半導体チップを
搭載すべき基板の電極部とをワイヤーボンディング法で
接続する半導体チップの実装方法。15. A semiconductor chip mounting method for connecting an electrode portion of a semiconductor chip formed by the method according to claim 1 and an electrode portion of a substrate on which the semiconductor chip is to be mounted by a wire bonding method. Method.
JP17096998A 1998-06-18 1998-06-18 Method for producing electrode part of semiconductor chip Pending JP2000012605A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17096998A JP2000012605A (en) 1998-06-18 1998-06-18 Method for producing electrode part of semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17096998A JP2000012605A (en) 1998-06-18 1998-06-18 Method for producing electrode part of semiconductor chip

Publications (1)

Publication Number Publication Date
JP2000012605A true JP2000012605A (en) 2000-01-14

Family

ID=15914729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17096998A Pending JP2000012605A (en) 1998-06-18 1998-06-18 Method for producing electrode part of semiconductor chip

Country Status (1)

Country Link
JP (1) JP2000012605A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326227A (en) * 2000-02-18 2001-11-22 Applied Materials Inc Method and apparatus for annealing copper films
JP2005314739A (en) * 2004-04-28 2005-11-10 Cataler Corp Noble metal solution, and noble metal catalyst manufacturing method
JP2006279034A (en) * 2005-03-02 2006-10-12 Nec Electronics Corp Method of manufacturing semiconductor device, and apparatus for plating semiconductor substrate
US8151190B2 (en) 2005-08-05 2012-04-03 Hitachi High-Technologies Corporation Analysis device
JP2015220409A (en) * 2014-05-20 2015-12-07 三菱電機株式会社 Semiconductor device manufacturing method and semiconductor device
US9230823B1 (en) 2014-08-05 2016-01-05 Chipbond Technology Corporation Method of photoresist strip
US11532581B2 (en) 2020-04-29 2022-12-20 Samsung Electronics Co., Ltd. Semiconductor devices having bonding structures with bonding pads and metal patterns
WO2024029286A1 (en) * 2022-08-03 2024-02-08 ローム株式会社 Semiconductor device and method for manufacturing semiconductor device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326227A (en) * 2000-02-18 2001-11-22 Applied Materials Inc Method and apparatus for annealing copper films
JP2005314739A (en) * 2004-04-28 2005-11-10 Cataler Corp Noble metal solution, and noble metal catalyst manufacturing method
JP4651303B2 (en) * 2004-04-28 2011-03-16 株式会社キャタラー Method for producing noble metal solution and noble metal catalyst
JP2006279034A (en) * 2005-03-02 2006-10-12 Nec Electronics Corp Method of manufacturing semiconductor device, and apparatus for plating semiconductor substrate
US8151190B2 (en) 2005-08-05 2012-04-03 Hitachi High-Technologies Corporation Analysis device
JP2015220409A (en) * 2014-05-20 2015-12-07 三菱電機株式会社 Semiconductor device manufacturing method and semiconductor device
US9230823B1 (en) 2014-08-05 2016-01-05 Chipbond Technology Corporation Method of photoresist strip
CN105321807A (en) * 2014-08-05 2016-02-10 颀邦科技股份有限公司 Photoresist Stripping Method
JP2016039358A (en) * 2014-08-05 2016-03-22 ▲き▼邦科技股▲分▼有限公司 Photoresist peeling method
US11532581B2 (en) 2020-04-29 2022-12-20 Samsung Electronics Co., Ltd. Semiconductor devices having bonding structures with bonding pads and metal patterns
WO2024029286A1 (en) * 2022-08-03 2024-02-08 ローム株式会社 Semiconductor device and method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
KR100375460B1 (en) Method for preparing a conductive pad for electrical connection and conductive pad formed
JP3859403B2 (en) Semiconductor device and manufacturing method thereof
US5208186A (en) Process for reflow bonding of bumps in IC devices
EP0382080A2 (en) Bump structure for reflow bonding of IC devices
US20030155408A1 (en) Sacrificial seed layer process for forming c4 solder bumps
JP2000260801A (en) Semiconductor device and method of producing the same
WO1997018584A1 (en) Method for forming bump of semiconductor device
JPH10287994A (en) Plating structure of bonding part
JP2000012605A (en) Method for producing electrode part of semiconductor chip
JPH06232136A (en) Electrode forming method of semiconductor element
JP3297177B2 (en) Method for manufacturing semiconductor device
JP3475558B2 (en) Ball for bonding semiconductor chip and method for bonding semiconductor chip
WO2004056162A1 (en) Flip-chip mounting electronic component and method for producing the same, circuit board and method for producing the same, method for producing package
JPH05235102A (en) Semiconductor device
JPH02276249A (en) Manufacture of semiconductor circuit bump
JPH07263493A (en) Chip mounting method
JP3916850B2 (en) Semiconductor device
TW418470B (en) Method for forming solder bumps on flip chips and devices formed
JP3297717B2 (en) Method for forming electrode of semiconductor device
JP2002334897A (en) Bump structure of semiconductor device and forming method therefor
JPH11135533A (en) Electrode structure, silicon semiconductor element provided with the electrode, its manufacture, circuit board mounting the element and its manufacture
JPH02296336A (en) Manufacture of semiconductor circuit bump
JPH0745664A (en) Mounting method for semiconductor device
JP3311376B2 (en) Bump forming method
JPH07321114A (en) Method of formation and structure of solder bump for semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060209