JP2000004455A - ディスプレイコントロ―ラ及び３次元ディスプレイ並びにクロスト―ク低減方法 - Google Patents

ディスプレイコントロ―ラ及び３次元ディスプレイ並びにクロスト―ク低減方法

Info

Publication number
JP2000004455A
JP2000004455A JP11125216A JP12521699A JP2000004455A JP 2000004455 A JP2000004455 A JP 2000004455A JP 11125216 A JP11125216 A JP 11125216A JP 12521699 A JP12521699 A JP 12521699A JP 2000004455 A JP2000004455 A JP 2000004455A
Authority
JP
Japan
Prior art keywords
memory
display controller
pixels
pixel
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11125216A
Other languages
English (en)
Inventor
Graham R Jones
アール． ジョーンズ グラハム
Nicolas Steven Holliman
スティーブン ホリマン ニコラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2000004455A publication Critical patent/JP2000004455A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B30/00—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images
    • G02B30/20—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes
    • G02B30/26—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes of the autostereoscopic type
    • G02B30/27—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes of the autostereoscopic type involving lenticular arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/10—Processing, recording or transmission of stereoscopic or multi-view image signals
    • H04N13/106—Processing image signals
    • H04N13/122—Improving the 3D impression of stereoscopic images by modifying image signal contents, e.g. by filtering or adding monoscopic depth cues
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/10—Processing, recording or transmission of stereoscopic or multi-view image signals
    • H04N13/106—Processing image signals
    • H04N13/15—Processing image signals for colour aspects of image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/10—Processing, recording or transmission of stereoscopic or multi-view image signals
    • H04N13/106—Processing image signals
    • H04N13/161—Encoding, multiplexing or demultiplexing different image signal components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/10—Processing, recording or transmission of stereoscopic or multi-view image signals
    • H04N13/106—Processing image signals
    • H04N13/167—Synchronising or controlling image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/10—Processing, recording or transmission of stereoscopic or multi-view image signals
    • H04N13/189—Recording image signals; Reproducing recorded image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/10—Processing, recording or transmission of stereoscopic or multi-view image signals
    • H04N13/194—Transmission of image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/302—Image reproducers for viewing without the aid of special glasses, i.e. using autostereoscopic displays
    • H04N13/31—Image reproducers for viewing without the aid of special glasses, i.e. using autostereoscopic displays using parallax barriers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/324—Colour aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/327—Calibration thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/349—Multi-view displays for displaying three or more geometrical viewpoints without viewer tracking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/356—Image reproducers having separate monoscopic and stereoscopic modes
    • H04N13/359—Switching between monoscopic and stereoscopic modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/361—Reproducing mixed stereoscopic images; Reproducing mixed monoscopic and stereoscopic images, e.g. a stereoscopic image overlay window on a monoscopic image background
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/398—Synchronisation thereof; Control thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/20—Image signal generators
    • H04N13/286—Image signal generators having separate monoscopic and stereoscopic modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/597—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding specially adapted for multi-view video sequence encoding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)

Abstract

(57)【要約】 【課題】 ３Ｄ立体ディスプレイで要求される画像イン
ターレースを効率的に実現することができて、３Ｄ立体
ディスプレイの駆動を簡略化することができる立体ディ
スプレイコントローラを提供する。 【解決手段】 立体ディスプレイコントローラが、複数
の画素を備える走査立体ディスプレイに、シリアル画素
データを供給する。該画素の各々は、Ｍ色のコンポーネ
ントのためのイメージデータを有しており、Ｍは１より
も大きい。この立体ディスプレイコントローラは、Ｎ個
のメモリ（Ｎは１よりも大きい整数）と、３次元イメー
ジのＮ個の異なるビューに対する該画素データを該それ
ぞれのメモリに書き込み、且つ、次に該メモリの読み出
しを制御して、該ディスプレイの連続的に走査される画
素のイメージデータが該メモリのうちの異なるものから
読み出されるように構成された、メモリコントローラ
と、該メモリの出力に結合され、該色コンポーネントの
少なくとも一つに対して該イメージデータを再配置する
ように構成された、データ再配置回路と、を備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ディスプレイコン
トローラ及びこのようなコントローラを含む３次元（３
Ｄ）ディスプレイに関する。本発明はまた、例えば３次
元ディスプレイにおける異なるビュー間の、クロストー
クを低減する方法に関する。
【０００２】
【従来の技術】添付の図１は、標準的なタイプの液晶デ
バイス（ＬＣＤ）の画素（ピクセル）のレイアウトを示
す。ＬＣＤは、カラーディスプレイに使用され、Ｒ、
Ｇ、及びＢによって示される赤、緑、及び青のピクセル
から構成される。ピクセルは、赤、緑、及び青のピクセ
ルが垂直に並ぶ列Ｃｏｌ０からＣｏｌ５として、配置さ
れる。そこで、ピクセルの最も左の列Ｃｏｌ０は、表示
されるイメージの最も左のストリップを表示し、右隣の
列Ｃｏｌ１は、イメージの次の列を表示することにな
り、以下も同様である。
【０００３】添付の図２ａに示されるように、このよう
なＬＣＤは、３Ｄ自動立体ディスプレイを形成するため
に使用され得る。３Ｄディスプレイは、バックライト２
からの光を調節するための空間光変調器（ＳＬＭ）とし
て作用するＬＣＤ１を備える。視差光学系は、ビューイ
ングウインドウを形成するためにＬＣＤ１と協調して動
作する。図２ａは、視差光学系が視差バリア３を備える
前面視差バリアタイプの３Ｄ自動立体ディスプレイを描
いている。視差バリア３は、参照番号４として示される
ような、垂直に伸び且つ横方向には等間隔で平行に並ぶ
複数のスリットを備えており、各スリットは、個々の色
のピクセル列の一対の中心に位置される。例えば、図２
ａの４で示されるスリットは、青ピクセルの列５及び緑
ピクセルの列６に位置合わせされる。
【０００４】図２ｂは、図２ａに示されたタイプの２ビ
ュー自動立体３Ｄディスプレイのためのビューイングウ
インドウ構造を示す。ＬＣＤ１を横切って立体対を形成
する２つのビューを空間的に多重化することによって、
左及び右のビューは、左目が左のビューイングウインド
ウＬにあり且つ右目が右のビューイングウインドウＲに
あるように観察者が位置する場合に３Ｄイメージが知覚
されるように、ビューイングウインドウ７において可視
となる。このような位置は、整像位置と称され、図２ｂ
の８、９、及び１０に示される。
【０００５】図２ｂはまた、偽像ビューイング位置１１
〜１４を示す。観察者がこれらの位置のひとつにいる場
合、左目が右目像を見る一方で右目が左目像を見る。こ
のようなビューイング位置は、避けなければいけない。
【０００６】左及び右ビューイングウインドウが正しい
配置に確実にあるようにするために、左及び右のイメー
ジデータは、図３に示される方法で、図１に示されるタ
イプのＬＣＤに供給される。左イメージの最も左のスト
リップの色イメージデータは、Ｃｏｌ０左で示される
赤、緑、及び青ピクセル列によって表示される。同様
に、右目ビューの最も左のストリップの色データは、Ｃ
ｏｌ０右で示されるピクセルの列によって表示される。
この配置によって、左及び右のビューのイメージデータ
が、適切な左及び右ビューイングウインドウへ確実に送
られる。この配置はまた、３つのピクセル色Ｒ、Ｇ、及
びＢがすべて、各ビューストリップを表示するために使
用されることを確実にする。このように、図１に示され
るレイアウトと比べて、最も左の列の赤及び青ピクセル
は、左のビューのイメージデータを表示する一方、最も
左の列の緑ピクセルは、右のビューのイメージデータを
表示する。次の列において、赤及び青ピクセルは、右の
ビューのイメージデータを表示する一方、緑ピクセル
は、左のビューのイメージデータを表示する。このよう
に、図１から３に示されたタイプの標準的なＬＣＤを使
用する場合には、ＲＧＢピクセルの列間で緑コンポーネ
ントを「交換」しながら、左及び右のビューのイメージ
データをインターレースすることが必要である。当然な
がら、ディスプレイの設定によっては、緑コンポーネン
ト以外に、赤或いは青コンポーネントが交換されてもよ
い。
【０００７】
【発明が解決しようとする課題】標準的なＰＣ（コンピ
ュータ）は、標準的なビデオフレーム速度でこのような
インターレースを行い且つ緑（或いは赤或いは青）コン
ポーネントの交換を行うことが、できない。なぜなら、
図１に示される標準的なレイアウトに２次元（２Ｄ）の
イメージを表示する場合に比べて、各ピクセルの「書き
込み」動作も変更しなければならないからである。
【０００８】フラットパネルＬＣＤを使用する自動立体
３Ｄディスプレイは、英国特許出願第９６１９０９７．
０号及び第９７０２２５９．４号、欧州特許出願公開公
報第７２４１７５号、第６９６１４４号、第６４５９２
６号、及び第３８９８４２号、並びに米国特許第５，５
５３，２０３号及び第５，２６４，９４６号に開示され
る。
【０００９】添付の図４ａは、コンピュータに使用され
る公知のタイプのビデオボードの一部を示す。このよう
なビデオボードの例は、ＡＲＭ ＶＩＤＣ２０ Ｄａｔ
ａｓｈｅｅｔ、Ａｄｖａｎｃｅｄ Ｒｉｓｃ Ｍａｃｈ
ｉｎｅｓ Ｌｉｍｉｔｅｄ、Ｆｅｂｒｕａｒｙ １９９
５、並びにＦｕｃｈｓら、「Ｐｉｘｅｌ Ｐｌａｎｅ
ｓ：ａ ＶＬＳＩ−ｏｒｉｅｎｔｅｄ ｄｅｓｉｇｎ
ｆｏｒ ａ ｒａｓｔｅｒ ｇｒａｐｈｉｃ ｅｎｇｉ
ｎｅ」、ＶＬＳＩ Ｄｅｓｉｇｎ、ｔｈｉｒｄｑｕａｒ
ｔｅｒ １９８１、ｐｐ．２０−２８、及びＨａｒｒｅ
ｌら、「Ｇｒａｐｈｉｃ ｒｅｎｄｅｒｉｎｇ ａｒｃ
ｈｉｔｅｃｔｕｒｅ ｆｏｒ ａ ｈｉｇｈ ｐｅｒｆ
ｏｒｍａｎｃｅ ｄｅｓｋｔｏｐ ｗｏｒｋ ｓｔａｔ
ｉｏｎ」、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＡＣＭ Ｓ
ｉｇｇｒａｐｈ ｃｏｎｆｅｒｅｎｃｅ、１９９３、ｐ
ｐ．９３−１００に、開示されている。このような配置
の一般的なレイアウトは、添付の図４ａに示される。表
示されるデータは、データバス２０上にシリアル形態で
供給され、ピクセルのスクリーンにおける配置を定義す
るアドレスは、アドレスバス２１上に供給される。デー
タバス２０は、ＶＲＡＭ２２及び２３のようなランダム
アクセスメモリ（図面に２つ示される）の数個のバンク
の入力に接続される。アドレスバス２１は、メモリ管理
システム２４に接続される。このメモリ管理システム２
４は、スクリーンアドレスを、メモリ２２及び２３のア
ドレス入力へ供給されるメモリアドレスに変換する。
【００１０】メモリ２２及び２３の出力ポートは、ラッ
チ回路３０を介して、ビデオコントローラ２６のファー
ストインファーストアウト（ＦＩＦＯ）レジスタ２５へ
接続される。ビデオコントローラ２６は更に、赤
（Ｒ）、緑（Ｇ）、青（Ｂ）、水平同期（Ｈ）、及び垂
直同期（Ｖ）信号をディスプレイデバイスへ供給する回
路２７を備える。メモリ２２及び２３、並びにレジスタ
２５は、個々のピクセルデータがメモリ２２及び２３か
ら交互に読み出されて正しい順序で回路２７へ供給され
るように、制御される。例えば、回路２７は、データを
シリアル化し、且つ、色パレットルックアップテーブル
（ＬＵＴ）及びデジタル−アナログ変換器（ＤＡＣ）を
含む。ビデオボードのタイミング信号は、タイミング生
成器２８によって生成される。
【００１１】図４ｂは、更に詳細にラッチ回路３０を示
す。ラッチ回路３０は、メモリ２２及び２３の出力ポー
トにそれぞれ接続されるラッチ４０及び４１を備える。
ラッチ４０及び４１の各々は、それぞれのメモリからの
Ｒ、Ｇ、Ｂ、及びＡデータをラッチする、８個で１グル
ープとして配置される３２個の１ビットラッチを備え
る。８ビットＡは、後で説明される。ラッチ４０及び４
１は、ラッチイネイブル（ｌａｔｃｈ ｅｎａｂｌｅ）
入力をまとめて接続して、ラッチイネイブル信号Ｌを供
給するタイミング生成器２８の出力へ接続させる。
【００１２】ラッチ回路３０は更に、３つのスイッチン
グ回路４２、４３、及び４４を備え、そのスイッチング
回路はそれぞれ、制御入力がまとめて接続された８個の
個別のスイッチングエレメントを備える。スイッチング
回路４２、４３、及び４４の制御入力は、まとめて接続
されて、スイッチング信号ＳＷを供給するタイミング生
成器２８の出力へ接続される。タイミング生成器２８
は、書き込みイネイブル信号Ｆをレジスタ２５へ供給す
る、更なる出力を有する。
【００１３】図４ｃは、信号Ｌ、ＳＷ、及びＦを示すタ
イミング図である。これらの信号は、タイミング生成器
２８によって、ビデオボードの残りの部分に同期化され
る。
【００１４】新しい表示データがメモリ２２及び２３の
出力ポートで使用可能な場合、ラッチイネイブル信号Ｌ
は、例えば時刻ｔ１に示されるようにｈｉｇｈになる。
このようにして、ラッチ４０及び４１は、表示データを
ラッチする。ラッチイネイブル信号Ｌが０に戻ったすぐ
後に、スイッチング信号ＳＷは、ｈｉｇｈレベルに上昇
する。時刻ｔ２で、スイッチング回路４２、４３、及び
４４が図４ｂに示される状態へ切り換えられ、ラッチ４
０のＲＧＢ出力がレジスタ２５へ接続されるようにな
る。時刻ｔ３で、書き込みイネイブル信号ｆがレジスタ
２５へ供給され、ラッチ４０からのＲＧＢデータがレジ
スタ２５へ書き込まれる。時刻ｔ４で、書き込みイネイ
ブル信号Ｆは、次の書き込みイネイブル信号まで更なる
データがレジスタ２５へ書き込まれることを防ぐため
に、使用不可にされる。
【００１５】時刻ｔ５に、スイッチング信号ＳＷがｌｏ
ｗレベルになり、スイッチング回路４２、４３、及び４
４がラッチ４１の出力をレジスタ２５へ接続する。更な
る書き込みイネイブル信号Ｆが時刻ｔ６及びｔ７の間に
発生して、ラッチ４１からのデータがレジスタ２５へ書
き込まれる。
【００１６】次のラッチイネイブル信号が時刻ｔ８に発
生して、処理が繰り返される。このように、データは、
メモリ２２及び２３から、交互にレジスタ２５へ書き込
まれる。
【００１７】ディスプレイデバイスは、概念的に或いは
物理的にピクセルに分割され、そして走査されるタイプ
である。隣接するピクセルのイメージデータは、ディス
プレイデバイスに連続して供給され、同様にイメージデ
ータのラインは、連続して供給される。従って、ディス
プレイデバイスによって必要とされるデータ速度は、フ
レーム或いはフィールド速度、フレーム或いはフィール
ド当たりの表示ライン数、及びライン当たりのピクセル
数に依存する。標準的なビデオ速度は、通常１秒当たり
５０のインターレースされたフィールドであるが、これ
を超えることができて、例えば１秒当たり７０或いは１
００のインターレースされたフィールド、或いはインタ
ーレースされていないフレームというオーダであり得
る。各フレームは、通常６００ラインから構成され、通
常１ライン当たり８００ピクセルある。各々の色コンポ
ーネントは、通常８ビットで符号化される。従って、デ
ィスプレイデバイスに必要とされる入力シリアルデータ
速度は、利用可能なメモリデバイスの最大出力速度を超
え得る。
【００１８】図４ａに示される配置は、複数のメモリを
使用することによってデータ速度の増大を達成可能にす
る。示された２つのメモリ２２及び２３を用いると、イ
メージデータをディスプレイデバイスへ供給する最大デ
ータ速度は、各メモリ２２及び２３が読み出され得る速
度の２倍に、ほとんど等しい。２つのメモリ、或いはメ
モリの２つのバンクが提供され、且つピクセルデータが
メモリ或いはメモリバンクから交互に読まれる場合、添
付の図５に示されるように、イメージデータはメモリ２
２或いは２３に格納される。詳細には、偶数ピクセル列
のイメージデータはメモリ２２に格納され、奇数ピクセ
ル列のイメージデータはメモリ２３に格納される。
【００１９】ディスプレイデバイスの容量或いは有効デ
ータ速度を増大させるために、同時に読み出されるビデ
オメモリを複数提供することはまた、公知である。これ
らの技術の例は、Ｐｉｎｋｈａｍら、「Ｖｉｄｅｏ Ｒ
ＡＭ Ｅｘｃｅｌｓ ａｔＦａｓｔ Ｇｒａｐｈｉｃ
ｓ」、Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｓｉｇｎ、Ａｕｇｕ
ｓｔ １８、１９８３、ｐｐ．１６０−１７２、及びＷ
ｈｉｔｔｏｎ、「Ｍｅｍｏｒｙ ｄｅｓｉｇｎｅｄ ｆ
ｏｒ ｒａｓｔｅｒ ｇｒａｐｈｉｃｓ ｄｉｓｐｌａ
ｙｓ ｃｏｍ”、ＩＥＥＥ Ｃｏｍｐｕｔｅｒ Ｇｒａ
ｐｈｉｃｓ ａｎｄ Ａｐｐｌｉｃａｔｉｏｎｓ Ｍａ
ｒｃｈ、１９８４、ｐｐ．４８−６５に、開示される。
【００２０】立体ディスプレイのための公知のビデオボ
ードメモリは、Ｓｉｌｉｃｏｎ Ｇｒａｐｈｉｃ社、
「Ｒｅａｌｉｔｙ ｅｎｇｉｎｅ ｉｎ ｖｉｓｕａｌ
ｓｉｍｕｌａｔｉｏｎ：ｔｅｃｈｎｉｃａｌ ｏｖｅ
ｒｖｉｅｗ」、１９９２に開示される。この配置におい
て、メモリは、並列のグラフィックスプロセッサの間で
インタリーブされ、そしてプロセッサは、常に隣接のピ
クセルを処理するように配置される。立体イメージは、
左及び右目ビューが各ビデオフレームの交互のフィール
ドを占有するように、時間的に連続してディスプレイに
供給される。
【００２１】米国特許第５，５５３，２０３号は、５つ
のメモリアレイを使用して空間的に多重化されたイメー
ジを作成する技術を開示する。メモリアレイの２つは、
左及び右目のイメージデータのために使用される。アレ
イの別の２つは、空間変調機能によって処理された初期
イメージをコピーするために使用される。５番目のメモ
リアレイは、空間的に多重化されたイメージを保持す
る。このような配置は、標準的な「フレームバッファ」
配置と比べて、余分なメモリを必要とし、このため更に
もっと高価となり、そして必要となる電力が増大する。
【００２２】特開平８−１４６４５４号公報は、左及び
右目のイメージが別々に保存され、いつでも書き換えら
れることを可能にするメモリ配置を有する３Ｄディスプ
レイを開示する。別々のメモリバンクが、各イメージの
ために使用される。
【００２３】更に、立体ディスプレイに悪影響を与える
問題は、クロストークである。クロストークは、２つの
「ビューイングチャンネル」の間で漏れる迷光によって
生成される。これは、ディスプレイデバイスの光学要素
による散乱及び回折を含む、幾つかのファクターの結果
として発生する。その結果、観察者にとっては、右目で
左イメージの幾らかが見え、左目で右イメージの幾らか
が見えることになる。これは、バックグラウンドの中で
は低強度のイメージとして観察され、また、しばしば、
ゴーストイメージと呼ばれる。クロストークが望ましく
ないのは、それが自然現象ではなく、観察者を混乱さ
せ、視覚的なストレスを生じさせるからである。この問
題は、「Ｒｅｄｕｃｉｎｇ Ｃｒｏｓｓｔａｌｋ Ｂｅ
ｔｗｅｅｎＳｔｅｒｅｏｓｃｏｐｉｃ Ｄｉｓｐｌａｙ
ｓ」、ＳＰＩＥ、Ｖｏｌ．２１７７，ｐｐ．９２−９５
という論文で、論じられている。
【００２４】以上のように、従来技術では、３Ｄ立体デ
ィスプレイで要求される画像インターレースを効率的に
実現することができず、３Ｄ立体ディスプレイのために
必要とされる駆動回路が複雑である。また、２つの画像
チャンネル間でのクロストークの影響を十分に抑制する
ことも、困難である。
【００２５】本発明は、上記の課題を考慮して行われた
ものであって、その目的は、（１）３Ｄ立体ディスプレ
イの駆動を簡略化することができる立体ディスプレイコ
ントローラを提供すること、（２）上記のような立体デ
ィスプレイコントローラによって駆動され得る３次元デ
ィスプレイデバイスを提供すること、並びに、（３）２
つの画像チャンネル間でのクロストークの影響を十分に
抑制することができるクロストーク低減方法を提供する
こと、である。
【００２６】
【課題を解決するための手段】本発明の第１の局面によ
れば、複数の画素を備える走査立体ディスプレイにシリ
アル画素データを供給する立体ディスプレイコントロー
ラが提供される。ここで、該画素の各々は、Ｍ色のコン
ポーネントのためのイメージデータを有しており、Ｍは
１よりも大きい。該立体ディスプレイコントローラは、
Ｎ個のメモリ（Ｎは１よりも大きい整数）と、３次元イ
メージのＮ個の異なるビューに対する該画素データを該
それぞれのメモリに書き込み、且つ、次に該メモリの読
み出しを制御して、該ディスプレイの連続的に走査され
る画素のイメージデータが該メモリのうちの異なるもの
から読み出されるように構成された、メモリコントロー
ラと、該メモリの出力に結合され、該色コンポーネント
の少なくとも一つに対して該イメージデータを再配置す
るように構成された、データ再配置回路と、を備える。
【００２７】Ｎが２に等しくてもよい。イメージデータ
の各画素は、Ｍ色のコンポーネントのためのイメージデ
ータを有していてもよく、Ｍは１よりも大きい。ディス
プレイコントローラは、ディスプレイの連続的に走査さ
れる画素に対して、少なくとも一つの第１の色コンポー
ネントのイメージデータと、第１の色コンポーネントと
は異なる少なくとも一つの第２の色コンポーネントのイ
メージデータとを、同時に供給するデータ再構成回路を
備えていてもよい。Ｍが３に等しくてもよい。前記少な
くとも一つの第１の色コンポーネントが赤、青、及び緑
の各コンポーネントであって、前記少なくとも一つの第
２の色コンポーネントが該緑コンポーネントであっても
よい。
【００２８】ディスプレイコントローラは、前記メモリ
に書き込まれる前記画素の各々が、前記色コンポーネン
トの一部を備える多ビットワードであるように構成され
ても良い。或いは、前記メモリに書き込まれる前記画素
の各々がコードワードであり、ディスプレイコントロー
ラが、前記データ再配置回路と前記メモリの出力との間
に結合されて、該コードワードを、各々が前記色コンポ
ーネントの一部を備えるそれぞれの多ビットワードに変
換するコードワード変換器を更に備えていてもよい。
【００２９】ディスプレイコントローラの前記データ再
配置回路が、前記少なくとも一つの色コンポーネントに
対して前記異なるメモリから読み出された前記画素を交
換するように構成されていてもよい。或いは、前記デー
タ再配置回路が、前記少なくとも一つの色コンポーネン
トに対して前記メモリの各々から読み出された前記画素
を、１ビットだけ遅延させるように構成されていてもよ
い。
【００３０】前記メモリコントローラが、２次元イメー
ジに対する画素データを前記メモリの対応するメモリ位
置に複製するように構成されていてもよい。
【００３１】前記メモリの各々は少なくとも１つのメモ
リデバイスを備えていてもよい。
【００３２】ディスプレイコントローラが、前記メモリ
からの出力データを受け取るラッチを更に備えていても
よい。
【００３３】ディスプレイコントローラが、前記メモリ
からの出力データを受け取るファースト・イン・ファー
スト・アウト回路を更に備えていてもよい。
【００３４】本発明の第２の局面によれば、本発明の第
１の局面によるディスプレイコントローラと、複数の画
素列を有する走査立体ディスプレイと、該画素列のうち
のＮ個の隣接する列にそれぞれ対応している複数の視差
エレメントを有する視差光学系と、を備える３次元ディ
スプレイが提供される。
【００３５】本発明の第３の局面によれば、複数の画素
を備える走査立体ディスプレイに、３次元イメージのＮ
個の異なるビューに対応するシリアル画素データを供給
する方法であって、第１の色コンポーネントに関連する
画素を、該第１の色コンポーネント以外の他の色コンポ
ーネントの画素に対して、１画素だけ遅延させる遅延ス
テップを包含している方法が、提供される。
【００３６】好ましくは、前記遅延ステップに先立っ
て、前記Ｎ個のビューに対する前記画素データを、Ｎ個
の異なるメモリにそれぞれ書き込むステップと、該メモ
リの各々から走査された画素を連続的に読み出すステッ
プと、が更に含まれ、該遅延ステップがその後に実施さ
れて、該読み出された画素ストリームの各々に対して、
前記第１の色コンポーネントに関連する該画素を遅延さ
せる。
【００３７】本発明の第４の局面によれば、走査立体デ
ィスプレイに、３次元イメージのＮ個の異なるビューに
対応するシリアル画素データを供給する立体ディスプレ
イコントローラであって、第１の色コンポーネントに関
連する画素を、該第１の色コンポーネント以外の他の色
コンポーネントの画素に対して、１画素だけ遅延させる
ように構成されている立体ディスプレイコントローラ
が、提供される。
【００３８】本発明の第５の局面によれば、上記の本発
明の第４の局面によるディスプレイコントローラと、複
数の画素列を有する走査立体ディスプレイと、該画素列
のうちのＮ個の隣接する列にそれぞれ対応している複数
の視差エレメントを有する視差光学系と、を備える３次
元ディスプレイが、提供される。
【００３９】本発明の第６の局面によれば、各々が画素
のセットによって規定される第１及び第２のイメージの
間のクロストークを低減して、クロストーク補正画素を
生成する方法が提供される。この方法は、該第１のイメ
ージにグレイレベルを加算して第１の合計を形成するス
テップと、該第２のイメージに該グレイレベルを加算し
て第２の合計を形成するステップと、該第１の合計か
ら、該第２のイメージの所与の部分に等しい量を引くス
テップと、該第２の合計から、該第１のイメージの所与
の部分に等しい量を引くステップと、を包含しており、
更に、該第１及び第２のイメージの両方に対する該クロ
ストーク補正画素を決定するために使用される部分結果
を計算するステップを包含する。
【００４０】好ましくは、前記画素の各々は強度値を有
するＭ色コンポーネントを備えており、前記方法は、前
記第１のイメージの前記画素の各々の強度値Ｉｘに対し
て、クロストークが補正された強度レベルＩｏｘを、 Ｉｏｘ＝Ｉｘ＋［Ｋ（Ｉｍ−Ｉｘ−Ｉｙ−１）／（Ｉｍ
＋１）］ 或いは上記関係式の等価な形態によって決定するステッ
プと、前記第２のイメージの前記画素の各々の強度値Ｉ
ｙに対して、クロストークが補正された強度レベルＩｏ
ｙを、 Ｉｏｙ＝Ｉｙ＋［Ｋ（Ｉｍ−Ｉｘ−Ｉｙ−１）／（Ｉｍ
＋１）］ 或いは上記関係式の等価な形態によって決定するステッ
プと、を、更に含む。ここで、Ｋがスカラークロストー
ク補正であり、Ｉｍが該色コンポーネント中のスカラー
最大値である。
【００４１】より好ましくは、上記の関係式の除算処理
は、ビットシフト処理を使用して実行される。Ｋを２の
べき乗に限定することによって、Ｉｏｙは、ハードウエ
ア要素を使用して容易に計算され得る。
【００４２】好ましくは、クロストーク補正画素を決定
するために使用される前記部分結果は、Ｋ（Ｉｍ−Ｉｘ
−Ｉｙ−１）と表現される。
【００４３】列或いは左右のカラー立体イメージピクセ
ルデータの垂直のストリップのインターレーシングを可
能にするために、インターリーブされたメモリーバンク
を使用することによって標準ビデオディスプレイシステ
ムを改変して、ディスプレイコントローラを提供するこ
とも可能である。インターレーシングは、個別のピクセ
ルに対するイメージデータがメモリに書き込まれる際に
実行される。メモリからのデータ出力は、例えばフラッ
トパネルディスプレイのために左右のイメージの正確な
インターレーシングを達成するためなど、色コンポーネ
ントの交換を実行するために必要な場合に、処理されて
も良い。
【００４４】ステレオイメージのインターレーシング
は、広く使用されている多バンクビデオメモリアーキテ
クチュアに単純に付加するだけで、ハードウェアにて実
行され得る。これは、自動立体ディスプレイを駆動する
ために、現存するビデオ回路の設計に僅かな変更しか必
要としないという点で、顕著な商業的な効果を有する。
更に、例えばイメージ生成コンピュータのような余分な
メモリを提供する必要がない。これは、３Ｄイメージを
生成し表示する既知の構成に比べて、集積回路の数がよ
り少なく、ボードサイズがより小さく、且つ消費電力が
より少ないという結果をもたらす。
【００４５】ステレオイメージのインターレーシング
は、ソフトウエアでは、最小限の処理時間の増加のみで
実行できる。これより、処理時間及びメモリ容量の実質
的な増加は、必要とされない。
【００４６】２Ｄイメージ、３Ｄイメージ、或いは２つ
の混合を同時にディスプレイ上に表示することが可能で
ある。
【００４７】付加的な処理時間を殆ど必要とせずに、ア
ルゴリズムによってイメージ間のクロストークを低減す
る技術を提供することも、可能である。これより、より
高い画質のイメージが、観察者に与えられる視覚的スト
レスが低減された状態で、及び集積回路数及び消費電力
の実質的な増加を必要とせず、生成されることができ
る。
【００４８】本発明の第７の局面によれば、複数の画素
を備える走査立体ディスプレイにＮ個の異なるビューに
対する画素データを供給する立体ディスプレイコントロ
ーラであって、該立体ディスプレイのピクセルに対して
マップされたメモリエレメントの２次元アレイを備える
メモリと、各イメージに対する該画素データを該メモリ
エレメントの隣接するブロックに書き込み、且つ、該メ
モリから該画素データを行毎に読み出すように構成され
た、メモリコントローラと、該メモリから読み出された
各行の少なくとも一部を受け取る、少なくとも一つのバ
ッファと、該バッファに含まれる該画素データと、該メ
モリから読み出されたが該バッファに含まれていない他
のデータを再配置して、Ｎビューがインターレースされ
た画素データのストリームを提供する、第１のデータ再
配置回路と、該画素データのストリームを受け取り、少
なくとも一つの色コンポーネントに対して該画素を再配
置する、第２のデータ再配置回路と、を備える、立体デ
ィスプレイコントローラが提供される。
【００４９】好ましくは、前記メモリコントローラが、
各イメージに対する前記画素データを、該データが前記
メモリエレメントの隣接する列のセットを占有するよう
に書き込むように構成されている。
【００５０】好ましくは、前記メモリが単一のメモリデ
バイスを備えている。或いは、しかし、メモリは複数の
メモリデバイスを備えていても良い。
【００５１】本発明のある実施形態では、前記バッファ
は、前記メモリから読み出された前記画素の行の前半を
記憶するように構成され、前記第１のデータ再配置回路
は、該バッファされた画素データを、該同じ行の後半の
画素データで、該後半の画素データが該メモリから読み
出されている間にインターリーブするように構成されて
いる。
【００５２】本発明の他の実施形態では、前記バッファ
は、各々が前記メモリエレメントの行をフルに記憶する
ように構成されている第１及び第２のバッファを備えて
おり、前記メモリコントローラは、前記画素データの行
を、該第１及び第２のバッファに交互に書き込むように
構成されており、前記第１のデータ再配置回路は、該第
１及び第２のバッファの一つの該画素データを、該デー
タが該第１及び第２のバッファの他方に読み込まれてい
る間にインターリーブするように構成されている。より
好ましくは、前記第１及び第２のバッファの各々は、１
対の半行バッファを備えている。
【００５３】
【発明の実施の形態】全図面を通して、同じ参照符号は
同じ構成要素を示す。
【００５４】図６ａに示されるディスプレイコントロー
ラは、任意のタイプ、例えば図３に示されるＬＣＤタイ
プの走査式ディスプレイで使用される。ディスプレイコ
ントローラは、図４ａに示されるものと同様のタイプで
あり、公知の行アドレス選択（ＲＡＳ）及び列アドレス
選択（ＣＡＳ）信号をメモリ２２及び２３のアドレス入
力へ提供するように、示されている。コントローラは、
ＲＧＢ色コンポーネント信号及び表示されるイメージが
２Ｄにおけるものか或いは３Ｄにおけるものかを示す
「ステレオ」信号の形態で、データを受け取る。
【００５５】ビデオコントローラ２６は、図４ａに示さ
れたものと、ラッチ回路３０の出力が、図６ｂにより詳
細に示されるように緑色交換回路２９を含むという点で
相違する。回路２９は、ラッチ４０及び４１からステレ
オ指示ビットＳを受け取るように接続された第１及び２
の入力を有するＯＲゲート４５を備える。ゲート４５の
出力は、排他ＯＲゲート４６の第１の入力へ接続され
る。排他ＯＲゲート４６の第２の入力は、タイミング生
成器２８からスイッチング信号ＳＷを受け取るように接
続される。
【００５６】スイッチング回路４２及び４４の制御入力
は、まとめて接続され、そして図４ｂに示されたのと同
じ方法で、スイッチング信号ＳＷを受け取るためにタイ
ミング生成器２８の出力へ接続される。しかし、スイッ
チング回路４３のスイッチング制御入力は、緑スイッチ
ング信号ＳＷＧを受け取るためにゲート４６の出力へ接
続される。
【００５７】バス２１を通ってメモリ管理システム２４
へ供給されるアドレス信号は、メモリ２２及び２３にア
クセスするために必要な行アドレス選択、列アドレス選
択、及び行アドレス信号へ変換される。立体イメージデ
ータが存在する場合、ステレオ指示信号は、図７に示さ
れるように、メモリ２２が左目イメージデータを格納
し、メモリ２３が右目イメージデータを格納するよう
に、設定される。視差光学系が使用不可とされ得ない３
Ｄ自動立体ディスプレイの場合、観察者の両目に対して
表示されなければならない２Ｄ或いはモノスコープのデ
ータを書き込むことも、また可能である。この場合、ス
テレオ指示ビットが設定されないとき、モノスコープの
ピクセルデータは、メモリ２２及び２３における対応す
るメモリ位置に複製される。３Ｄモードにおいて、左及
び右目のイメージの各々は、ディスプレイデバイスの水
平空間解像度の半分の解像度を有する。２Ｄ或いはモノ
スコープモードで動作する場合、２Ｄイメージは同様
に、ディスプレイデバイスの横方向解像度の半分の解像
度を有する。
【００５８】ステレオ指示ビットＳが設定されない（す
なわち、論理レベル０の）場合、ゲート４５の出力は、
ゲート４６が単にスイッチング信号ＳＷを転送するよう
に論理レベル０である。従って、スイッチング回路４２
は同期化され、動作は、前述及び図４ｃに示される通り
である。
【００５９】ステレオ指示ビットＳが論理レベル１に設
定される場合、ゲート４５の出力は、論理レベル１であ
る。従って、ゲート４６は、図６ｃに示されるように、
論理インバータとして機能して、スイッチング信号ＳＷ
が緑スイッチング信号ＳＷＧを形成するために反転され
る。このように、スイッチング回路４２及び４４がレジ
スタ２５の赤及び青入力をラッチ４０の赤及び青出力へ
接続するときは必ず、スイッチング回路４３は、レジス
タ２５の緑入力をラッチ４１の緑入力へ接続する。この
逆も同じである。このように、左且つ緑のコンポーネン
トは、隣接する対のピクセル列の間で交換され、自動立
体ビューが、図３を参照して前述されるように正しく表
示される。
【００６０】別の配置（不図示）において、視差光学系
は、２Ｄイメージが表示される領域において、完全に或
いは選択的に、使用不可にされ得る。この場合、メモリ
２２及び２３において、ピクセルイメージデータを複製
する必要はない。その代わりに、ディスプレイデバイス
或いはデバイスの関連部分の最大空間解像度は、２Ｄイ
メージを表示するために使用され得る。
【００６１】メモリ管理システム２４は、左及び右目の
イメージが正しい時刻にラッチ回路３０へ供給されるよ
うに、メモリ２２及び２３の読み出しを制御する。
【００６２】図７に示されるメモリ２２及び２３におけ
るピクセルデータの記憶配置は、ディスプレイ全体を占
有する３Ｄ自動立体イメージに対して適切である。しか
し、図８に示されたピクセルデータの記憶配置に示され
るように、２Ｄ及び３Ｄイメージを混合することもまた
可能である。この場合、各目に対して半分の幅のイメー
ジを描画しなければいけない、しかし、フルスクリーン
の水平イメージ原点はまた、イメージが半分の幅のスク
リーン上に正確に配置されるために、２で割らなければ
いけない。イメージが最大幅スクリーンに描画される場
合、すべての水平ピクセル座標は、単純に２で割られ得
る。イメージが必要な大きさで描画される場合、ステレ
オ領域の原点がわからなければならず、立体領域を正確
に位置付けるために２で割られる。イメージ内の水平座
標は、イメージが同じ大きさを維持しなければならばい
ことから、影響されてはならない。
【００６３】このことを示すために、コントローラが、
スクリーンの大きさが８００×６００ピクセルであるデ
ィスプレイとともに使用される場合における具体的な例
を説明する。このような配置は、３つのモードの動作、
すなわち２Ｄ或いはモノスコープモード、フルスクリー
ン立体モード、及び部分スクリーン立体モードを有し得
る。
【００６４】モノスコープモードにおいては、フルスク
リーンの大きさが従来より使用されて、イメージが８０
０×６００ピクセルのフル領域までの任意の領域に描画
され得る。
【００６５】フルスクリーン立体モードにおいて、コン
トローラは、イメージ表示のためにメモリ２２及び２３
のひとつ（使用可能なスクリーンメモリの半分）を使用
可能にするように設定される。左のイメージは、一方の
半分（スクリーンの幅の半分）を占有し、これに対し右
のイメージは、他方の半分を占有する。立体イメージを
描画する場合、２つの構成イメージは、それぞれフルイ
メージの幅の半分であり、すなわち左及び右目のイメー
ジは、それぞれ４００×６００ピクセルを占有するの
で、イメージがインターレースされる場合に最大８００
×６００ピクセルのスクリーン容量が占有される。
【００６６】部分スクリーン立体モードにおいて、図９
に示されるように、１つ以上のインターレースされた立
体イメージがスクリーン上に表示され、そしてモノスコ
ープのイメージによって囲まれる。スクリーンは、スク
リーンの原点（０、０）がスクリーンの左下の隅にある
ようなカーテシアン座標に対応づけられる。図９では、
スクリーンの一部の上の単一のインターレースされた立
体イメージを、参照番号５０にて示す。立体イメージの
水平及び垂直の大きさはＳｘ及びＳｙで与えられ、立体
イメージの原点（左下の隅）は、スクリーンに対して座
標Ｏｘ及びＯｙを有する。
【００６７】左及び右のイメージは、インターレースさ
れた立体イメージの最終の幅の半分の幅で描画される。
また、イメージの原点の水平座標は、図１０に示される
各イメージのために使用可能な「より小さいスクリーン
空間」へ適合するように、２で割られなければならな
い。
【００６８】バス２０が３２ビット並列バスから構成さ
れる場合、各ピクセルビデオデータは、図１１に示され
る形態となり得る。赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）
コンポーネントはそれぞれ８ビットを占有して、スペア
の８ビットＡが残される。この「スペア」の８ビット
は、通常は使用されないが、例えば、アルファ情報或い
は他の制御データを保持することがある。しかし、これ
らのビットの１つは、ステレオ指示ビットとなるよう割
り当てられる。
【００６９】図１２は、バス２０上のピクセルデータか
らステレオ指示ビットをディスプレイへ供給するよう変
更された以外は、図６ａに示されるタイプと同様である
ディスプレイを示す。このような配置は、ディスプレイ
がピクセルごとに制御されるような、スイッチング可能
な２Ｄ／３Ｄディスプレイに使用される。
【００７０】上述の配置の結果、例えば、観察者は、図
１３に模式的に示される平面にイメージの赤、緑、及び
青コンポーネントを知覚する。特に、赤及び青コンポー
ネントが、ディスプレイ平面の後にある平面に観察さ
れ、緑コンポーネントは、ディスプレイ平面の前にある
平面に観察される。ディスプレイ平面の間のこの不一致
は、表示されるイメージにわずかながら劣化を起こし得
る。
【００７１】この問題は、単に両方のイメージの緑色コ
ンポーネントを赤及び青色コンポーネントに対して１ピ
クセル遅延させることによって、左及び右のイメージの
赤、緑、及び青色コンポーネントが観察者の目に対して
正しい空間位置に表示されることを同時に確実にするこ
とで、解決可能である。当然ながら、他のディスプレイ
構成においては、赤或いは青コンポーネントを遅延させ
得る。
【００７２】左及び右のイメージの緑コンポーネントに
おいて１ピクセルの遅延を生成するハードウェア構成
が、図１４のブロック図に示される。図６ａのディスプ
レイコントローラと共通の構成要素は、同じ参照符号で
示される。図１４のビデオコントローラは、緑色交換回
路２９を有さないという点で、図６ａのビデオコントロ
ーラと相違する。ラッチ回路３０の出力は、ＦＩＦＯレ
ジスタ２５へ直接に提供される。ＦＩＦＯからの出力を
受け取る回路４７及び４８は、デジタル・アナログ・コ
ンバータ（ＤＡＣ）機能（図６ａの実施形態においては
オプション）が存在しない点を除けば、図６ａの回路２
７に対応する。回路４８からのデジタル形態の出力は、
例えばＦＩＦＯバッファであり得る緑シフト回路４９へ
提供される。回路４９は、赤及び青コンポーネントに対
する必要な１ピクセル遅延を、左及び右のイメージ両方
の緑コンポーネントへ導入する。ディスプレイへの入力
がデジタルである必要があると仮定すると、回路４９か
らの出力は、デジタル・アナログ・コンバータ５０へ渡
される。緑シフト回路４９は、より詳細に、図１５に示
される。最終の表示は、各々の新しい行の始めにて、適
当な色レベル（例えば、黒）で、ディスプレイバッファ
を初期化することによって、改善され得る。これは、一
つ前の行から最後の緑コンポーネントを使用することよ
り好ましい。
【００７３】図１４のコントローラは、図６ａのコント
ローラより、複雑なラッチ及び交換回路を必要としない
ので、より簡略化されていると考えられる。緑色コンポ
ーネントへの遅延は、また、コントローラにおいて、任
意の適切な時点で導入され得ると考えられる（すなわ
ち、必ずしもデジタル・アナログ・コンバータ５０の直
前である必要はない）。この技術は、別々の各イメージ
に対応するメモリを有するビデオコントローラにおける
使用に、限定されない。
【００７４】図１６は、１つの具体例について、図１４
の表示の結果として得られる色コンポーネント奥行き平
面を示す。すべての色コンポーネント、すなわち赤、
緑、及び青が、ディスプレイ平面の直後の同じ平面に表
示されることがわかる。この改善された結果は、一般
に、表示されるすべての立体イメージについてあてはま
る。
【００７５】ここで、図１７を参照して、本発明の更な
る実施形態を説明する。図１７に示されるディスプレイ
コントローラは、クロストーク補正部３１が３Ｄ立体デ
ィスプレイの左目及び右目のイメージの間のクロストー
クを低減するために提供される点で、図６ａに示される
コントローラと相違する。クロストーク補正部３１は、
メモリ２２及び２３とビデオコントローラ２６との間に
配置される。
【００７６】クロストークの低減は、あらゆるタイプの
ディスプレイにとって望ましいが、有効なクロストーク
低減は、一方のビューからのクロストークが他方のビュ
ーのピクセルに十分に記録されるフラットパネルディス
プレイにおいては、容易に提供され得る。
【００７７】クロストークを低減する方法は、バックグ
ラウンドのグレイレベルを上げるための、左右両方のイ
メージの全ピクセルへのグレイベースレベルの付加に基
づいて行われる。グレイ量は、必要なクロストーク補正
の量と同じか、それ以上が好ましい。次に、補正される
べきクロストーク量に対応するある割合の左イメージ
が、右のイメージから引かれる。この逆も同じである。
これにより、バックグラウンドグレイレベル中に、低強
度のネガティブイメージが生じる。補正されたイメージ
が表示される場合、クロストークがネガティブイメージ
を埋めて、均一のバックグラウンドグレイレベルが復元
される。このように、イメージコントラストを犠牲にし
て、クロストークを改善し、これによって知覚される３
Ｄイメージ品質を改善する。
【００７８】必要なクロストーク補正量は、ディスプレ
イの実験的測定によって決定され得る。次に、クロスト
ーク補正ファクターは、システムの中央演算部に接続さ
れた電子バスによって、或いはコントロールノブに接続
されたデータケーブルによって、或いはデータを３２ビ
ットピクセルデータのスペアビットＡの使用可能なビッ
トへデータを入れることによってなど、種々の方法で設
定され得る。
【００７９】上記の方法は、左イメージの１ピクセル及
びこれに対応する右イメージのピクセルについて、より
詳細に以下に説明される。
【００８０】ここで、 Ｉｌ：左ピクセルについての入力ＲＧＢ色ベクトル Ｉｒ：右ピクセルについての入力ＲＧＢ色ベクトル Ｉｂ：増加したバックグラウンドグレイレベルを有する
色ベクトル Ｉｏ：クロストーク補正された出力色ベクトル Ｃ ：範囲［０，２５５］のスカラークロストーク補正 Ｉｍ：各ＲＧＢコンポーネントのスカラー最大値とす
る。
【００８１】すべての個々の値は、各２４ビットのフル
色ピクセルにおいて１色当たり８ビットと仮定すると、
［０，２５５］の範囲の整数である。
【００８２】まず、バックグラウンドグレイレベルを左
イメージピクセルに加えると、 Ｉｂ＝Ｉｌ×［（Ｉｍ−Ｃ）／Ｉｍ］＋Ｃ （１） となる。
【００８３】対応する右イメージピクセルクロストーク
補正を、左イメージピクセルの新しい値から引くと、 Ｉｏ＝Ｉｂ−Ｉｒ×Ｃ／Ｉｍ （２） となる。値Ｉｏが、新しい左イメージピクセル色値とし
て出力される。
【００８４】この方法は、右イメージクロストークにつ
いて補正するために左イメージの全ピクセルに対して適
用され、且つ、左イメージクロストークについて補正す
るために、右イメージの全ピクセルに対して適用されな
ければいけない。この方法は、ソフトウェアで実施され
てもよく、フラットパネルディスプレイの画質の良好な
改善を提供する。
【００８５】前述のイメージインターレースに関連する
ハードウェアを実現するにあたって、上記の方法は、整
数の計算のみを使用して行われ得る。これは、浮動小数
点計算部の必要性を排除することによって、ハードウェ
ア構成の複雑さを著しく低減する。
【００８６】バイナリ計算デバイスに対し、２のべき乗
の数を使用することは、著しい利点がある。このため、
入力ピクセル色値は、範囲［０，２５５］から範囲
［１，２５６］へ１だけ増加される。このとき、上記の
方法は、以下のように書き換えられる。ここで、Ｋは、
範囲［１，２５６］のスカラークロストーク補正であ
る。
【００８７】式（１）及び（２）から、 （Ｉｏ＋１）＝（Ｉｌ＋１）×［｛（Ｉｍ＋１）−Ｋ｝／（Ｉｍ＋１）］ ＋Ｋ−（Ｉｒ＋１）×［Ｋ／（Ｉｍ＋１）］ （３） となり、上記を展開すると、 （Ｉｏ＋１）×（Ｉｍ＋１）＝ （Ｉｌ＋１）×（Ｉｍ＋１）＋Ｋ×（Ｉｍ＋１） −Ｋ×（Ｉｌ＋１）−Ｋ×（Ｉｒ＋１） （４） が得られる。
【００８８】これを整理すると、 Ｉｏ＝Ｉｌ＋Ｋ×（Ｉｍ−Ｉｌ−Ｉｒ−１）／（Ｉｍ＋１） （５） が得られる。
【００８９】これは、値（Ｉm＋１）＝２５６であるか
ら割算の代わりにビットシフト演算を使用して効率的に
計算され、８ビット分のビットごとの右シフトで計算さ
れる。
【００９０】これより、 Ｉｏ＝Ｉｌ＋Ｋ×（Ｉｍ−Ｉｌ−Ｉｒ−１）＞＞８ （６） となる。右ピクセルについての出力クロストーク補正値
は、同様に、 Ｉｏ＝Ｉｒ＋Ｋ×（Ｉｍ−Ｉｌ−Ｉｒ−１）＞＞８ （７） と計算される。
【００９１】この計算は、図１８に示されている。すな
わち、部分的な結果Ｋ（Ｉｍ−Ｉｌ−Ｉｒ−１）＞＞８
は、参照番号３２の箇所で計算され、左及び右ピクセル
値Ｉｌ及びＩｒに、それぞれ参照番号３３及び３４の箇
所で加算される。
【００９２】Ｋの値が２のべき数に限定される場合（す
なわち、Ｋ＝２n）、Ｋによる掛算が右シフトに組み込
まれ得るので、計算はより簡単に実施される。この結
果、計算は、加算、引算、及び右シフト演算だけを必要
とする。すなわち： Ｉｏ＝Ｉｌ＋（Ｉｍ−Ｉｌ−Ｉｒ−１）＞＞（８−ｎ） （８） となる。
【００９３】式（６）或いは（８）の使用は、整数によ
ってすべての計算が行われ、得られる最大の数がほんの
１８ビットの符号付きの値であるという利点を有してお
り、このため、ハードウェアの実現時の複雑さが低減さ
れる。
【００９４】上記で説明されたクロストーク補正は、使
用されるディスプレイが入力値に対し知覚的に線形応答
を有すると仮定しているが、通常は、この仮定が成立す
るとは限らない。従って、例えば、Ｇｌａｓｓｎｅｒ、
「Ｐｒｉｎｃｉｐｌｅｓ ｏｆ Ｄｉｇｉｔａｌ Ｉｍ
ａｇｅ Ｓｙｎｔｈｅｓｅｓ」、Ｍｏｒｇａｎ Ｋａｕ
ｆｍａｎ、１９９５、３章、ｐｐ．９７−１００に開示
されるように、通常、ビデオディスプレイ駆動回路にお
いて、ガンマ補正を使用することによって補正される。
上述の方法を使用すると、ガンマ補正は、クロストーク
の補正後に全ピクセルについて適用され得る。或いは、
クロストークの補正前に、補正ファクターＫのみに適用
されてもよい。
【００９５】また、上記の方法は、２４ビット或いは同
様のフル色ピクセル値を仮定しているが、常にこの仮定
が成立するとは限らず、あるシステムにおいては、色イ
ンデックスがメモリを節約するために使用される。これ
は、色値の範囲が限定され、且つ、ビデオメモリに記憶
された実際の値が、フル２４ビットＲＧＢ値を保持する
ルックアップテーブルへのインデックスである場合であ
る。このアプローチを用いて、ピクセル毎に８ビットの
み記憶して、任意のある時刻に、ディスプレイ上に２５
６の可能な色を得ることが、よくある。色インデックス
システムに対しては、色交換及びクロストーク補正は、
色インデックスが２４ビットＲＧＢディスプレイ駆動値
に復号された後で、行われるべきである。
【００９６】図１９は、ＬＣＤディスプレイのそれぞれ
のピクセルに対応付けられた２Ｄ配列のメモリエレメン
トを備える単一のメモリデバイスを有するディスプレイ
コントローラを示す図である。メモリ管理システムは、
左イメージの４００×６００画素をメモリデバイスの４
００列からなる第１のブロックに書き込み、右イメージ
の４００×６００画素をメモリデバイスの４００列から
なる第２のブロックに書き込むように、構成される。メ
モリのこの割り当ては、メモリへのデータ書き込み効率
の観点から望ましいと考えられる。
【００９７】メモリ管理システムは、画素データが、メ
モリデバイスから行毎に読み出されるようにする。各行
の最初の半分（すなわち、左イメージの画素）は、半行
バッファに読み出される。行の後の半分（すなわち右イ
メージの画素）がその後にメモリから読み出され、その
画素は、バッファされている画素とインタリーブされ
て、必要とされる左右交互化されたものが得られる。次
に、インタリーブされたデータストリームは、図１４の
実施形態のビデオコントローラに対応するビデオコント
ローラへ提供される（或いは、図６ａのコントローラが
使用され得る）。
【００９８】図２０は、図１９に記載されるものとは別
のバッファ配置を示す。このバッファ配置は、メモリデ
バイスから読み出される画素の行を交互に受け取る２対
の半行バッファ５２及び５３を備える。従って、最初の
行は、第１バッファ対５２に読み出され、その後に次の
行は、第２バッファ対５３へ読み出される。第１バッフ
ァ対５２の内部において、左イメージの画素は、第１の
半行バッファ５２ａへ読み出され、右イメージの画素
は、第２の半行バッファ５２ｂへ読み出される。半行バ
ッファ５２ａ及び５２ｂに含まれる画素がインタリーブ
されてビデオコントローラへ出力されている間に、次の
行の画素が、半行バッファ５３ａ及び５３ｂへ読み出さ
れる。その後、半行バッファ５３ａ及び５３ｂに含まれ
る画素がインタリーブされてビデオコントローラへ出力
されているときに、次の行の画素が半行バッファ５２ａ
及び５２ｂへ読み出される。
【００９９】
【発明の効果】以上のように本発明によれば、３Ｄ立体
ディスプレイで要求される画像インターレースを効率的
に実現することができて、３Ｄ立体ディスプレイの駆動
を簡略化することができる立体ディスプレイコントロー
ラが提供される。また、上記のような立体ディスプレイ
コントローラによって駆動され得る３次元ディスプレイ
デバイスも、あわせて提供される。更に、本発明によれ
ば、２つの画像チャンネル間でのクロストークの影響を
十分に抑制することができるクロストーク低減方法が、
提供される。
【図面の簡単な説明】
【図１】公知のタイプのＬＣＤのピクセルレイアウトを
示す図である。
【図２ａ】公知のタイプの３Ｄ自動立体ディスプレイの
横断面図である。
【図２ｂ】図２ａに示されるタイプのディスプレイによ
るビューウインドウの形成を示す平面図である。
【図３】立体イメージの表示を示す、図１と同様の図で
ある。
【図４ａ】公知のタイプのディスプレイメモリコントロ
ーラのブロック模式図である。
【図４ｂ】図４ａのコントローラの一部のより詳細な模
式図である。
【図４ｃ】図４ａのコントローラにおいて起こる波形を
示す波形図である。
【図５】図４ａのディスプレイコントローラのメモリに
おけるデータの構成を示す図である。
【図６ａ】本発明のある実施形態を構成するディスプレ
イコントローラのブロック模式図である。
【図６ｂ】図６ａのコントローラの一部のより詳細な模
式図である。
【図６ｃ】図６ａのコントローラにおいて起こる波形を
示す波形図である。
【図７】図６ａのディスプレイコントローラのメモリに
おけるデータの構成を示す、図５と同様の図である。
【図８】図６ａのディスプレイコントローラのメモリに
おけるデータの構成を示す、図５と同様の図である。
【図９】２Ｄイメージ内に３Ｄイメージを表示する通常
のディスプレイスクリーンを示す図である。
【図１０】図９のスクリーンイメージがどのように処理
されるかを示す図である。
【図１１】図６ａのディスプレイコントローラへ供給さ
れるビデオピクセルデータの可能な配置を示す図であ
る。
【図１２】本発明の別の実施形態を構成するディスプレ
イのブロック模式図である。
【図１３】図６ａ及び図１２の実施形態を用いて作成さ
れる種々の色コンポーネント奥行き平面の模式図であ
る。
【図１４】本発明の更に別の実施形態を構成するディス
プレイコントローラのブロック模式図である。
【図１５】図１４のコントローラの遅延バッファを示す
図である。
【図１６】図１４の実施形態を用いて作成される種々の
色コンポーネント奥行き平面の模式図である。
【図１７】本発明の別の実施形態を構成するディスプレ
イコントローラのブロック模式図である。
【図１８】本発明の実施形態を構成するイメージ間のク
ロストークを低減する方法を示す図である。
【図１９】本発明の別の実施形態を構成するディスプレ
イコントローラのブロック模式図である。
【図２０】本発明の別の実施形態を構成するディスプレ
イコントローラのブロック模式図である。
【符号の説明】
１ ＬＣＤ ２ バックライト ３ 視差バリア ４ 視差バリア ５ 列 ６ 列 ７ ビューイングウインドウ ８ 正像位置 ９ 正像位置 １０ 正像位置 １１ 偽像位置 １２ 偽像位置 １３ 偽像位置 １４ 偽像位置 ２０ データバス ２１ アドレスバス ２２ ＶＲＡＭ ２３ ＶＲＡＭ ２４ メモリ管理システム ２５ レジスタ ２６ ビデオコントローラ ２７ 回路 ２８ タイミング生成器 ２９ 回路 ３０ ラッチ回路 ３１ クロストーク補正部 ４０ ラッチ ４１ ラッチ ４２ スイッチング回路 ４３ スイッチング回路 ４４ スイッチング回路 ４５ ＯＲゲート ４６ 排他ＯＲゲート ４７ 回路 ４８ 回路 ４９ 回路 ５０ デジタル・アナログ・コンバータ

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】 複数の画素を備える走査立体ディスプレ
    イにシリアル画素データを供給する立体ディスプレイコ
    ントローラであって、該画素の各々は、Ｍ色のコンポー
    ネントのためのイメージデータを有しており、Ｍは１よ
    りも大きく、該立体ディスプレイコントローラは、 Ｎ個のメモリ（Ｎは１よりも大きい整数）と、 ３次元イメージのＮ個の異なるビューに対する該画素デ
    ータを該それぞれのメモリに書き込み、且つ、次に該メ
    モリの読み出しを制御して、該ディスプレイの連続的に
    走査される画素のイメージデータが該メモリのうちの異
    なるものから読み出されるように構成された、メモリコ
    ントローラと、 該メモリの出力に結合され、該色コンポーネントの少な
    くとも一つに対して該イメージデータを再配置するよう
    に構成された、データ再配置回路と、を備える、立体デ
    ィスプレイコントローラ。
  2. 【請求項２】 Ｎが２に等しい、請求項１に記載の立体
    ディスプレイコントローラ。
  3. 【請求項３】 Ｍが３に等しい、請求項１に記載の立体
    ディスプレイコントローラ。
  4. 【請求項４】 前記色コンポーネントが赤、青、及び緑
    の各コンポーネントであって、前記少なくとも一つの色
    コンポーネントが該緑コンポーネントである、請求項３
    に記載の立体ディスプレイコントローラ。
  5. 【請求項５】 前記メモリに書き込まれる前記画素の各
    々が、前記色コンポーネントの一部を備える多ビットワ
    ードである、請求項１に記載の立体ディスプレイコント
    ローラ。
  6. 【請求項６】 前記メモリに書き込まれる前記画素の各
    々がコードワードであり、 前記データ再配置回路と前記メモリの出力との間に結合
    されて、該コードワードを、各々が前記色コンポーネン
    トの一部を備えるそれぞれの多ビットワードに変換する
    コードワード変換器を更に備える、請求項１に記載の立
    体ディスプレイコントローラ。
  7. 【請求項７】 前記データ再配置回路が、前記少なくと
    も一つの色コンポーネントに対して前記異なるメモリか
    ら読み出された前記画素を交換するように構成されてい
    る、請求項１に記載の立体ディスプレイコントローラ。
  8. 【請求項８】 前記データ再配置回路が、前記少なくと
    も一つの色コンポーネントに対して前記メモリの各々か
    ら読み出された前記画素を、１ビットだけ遅延させるよ
    うに構成されている、請求項１に記載の立体ディスプレ
    イコントローラ。
  9. 【請求項９】 前記メモリコントローラが、２次元イメ
    ージに対する画素データを前記メモリの対応するメモリ
    位置に複製するように構成されている、請求項１に記載
    の立体ディスプレイコントローラ。
  10. 【請求項１０】 前記メモリの各々は少なくとも１つの
    メモリデバイスを備える、請求項１に記載の立体ディス
    プレイコントローラ。
  11. 【請求項１１】 前記メモリからの出力データを受け取
    るラッチを更に備える、請求項１に記載の立体ディスプ
    レイコントローラ。
  12. 【請求項１２】 前記メモリからの出力データを受け取
    るファースト・イン・ファースト・アウト回路を更に備
    える、請求項１に記載の立体ディスプレイコントロー
    ラ。
  13. 【請求項１３】 ディスプレイコントローラと、 複数の画素列を有する走査立体ディスプレイと、 該画素列のうちのＮ個の隣接する列にそれぞれ対応して
    いる複数の視差エレメントを有する視差光学系と、を備
    え、該ディスプレイコントローラが、請求項１に記載の
    立体ディスプレイコントローラである、３次元ディスプ
    レイ。
  14. 【請求項１４】 複数の画素を備える走査立体ディスプ
    レイに、３次元イメージのＮ個の異なるビューに対応す
    るシリアル画素データを供給する方法であって、 該方法は、第１の色コンポーネントに関連する画素を、
    該第１の色コンポーネント以外の他の色コンポーネント
    の画素に対して、１画素だけ遅延させる遅延ステップを
    包含している、方法。
  15. 【請求項１５】 前記遅延ステップに先立って、 前記Ｎ個のビューに対する前記画素データを、Ｎ個の異
    なるメモリにそれぞれ書き込むステップと、 該メモリの各々から走査された画素を連続的に読み出す
    ステップと、を更に含み、 該遅延ステップがその後に実施されて、該読み出された
    画素ストリームの各々に対して、前記第１の色コンポー
    ネントに関連する該画素を遅延させる、請求項１４に記
    載の方法。
  16. 【請求項１６】 走査立体ディスプレイに、３次元イメ
    ージのＮ個の異なるビューに対応するシリアル画素デー
    タを供給する立体ディスプレイコントローラであって、 該立体ディスプレイコントローラは、第１の色コンポー
    ネントに関連する画素を、該第１の色コンポーネント以
    外の他の色コンポーネントの画素に対して、１画素だけ
    遅延させるように構成されている、立体ディスプレイコ
    ントローラ。
  17. 【請求項１７】 ディスプレイコントローラと、 複数の画素列を有する走査立体ディスプレイと、 該画素列のうちのＮ個の隣接する列にそれぞれ対応して
    いる複数の視差エレメントを有する視差光学系と、を備
    え、該ディスプレイコントローラが、請求項１６に記載
    の立体ディスプレイコントローラである、３次元ディス
    プレイ。
  18. 【請求項１８】 各々が画素のセットによって規定され
    る第１及び第２のイメージの間のクロストークを低減し
    て、クロストーク補正画素を生成する方法であって、該
    方法は、 該第１のイメージにグレイレベルを加算して第１の合計
    を形成するステップと、 該第２のイメージに該グレイレベルを加算して第２の合
    計を形成するステップと、 該第１の合計から、該第２のイメージの所与の部分に等
    しい量を引くステップと、 該第２の合計から、該第１のイメージの所与の部分に等
    しい量を引くステップと、 を包含しており、 更に、該第１及び第２のイメージの両方に対する該クロ
    ストーク補正画素を決定するために使用される部分結果
    を計算するステップを包含する、方法。
  19. 【請求項１９】 前記画素の各々は強度値を有するＭ色
    コンポーネントを備えており、前記方法は、 前記第１のイメージの前記画素の各々の強度値Ｉｘに対
    して、クロストークが補正された強度レベルＩｏｘを、 Ｉｏｘ＝Ｉｘ＋［Ｋ（Ｉｍ−Ｉｘ−Ｉｙ−１）／（Ｉｍ
    ＋１）］ 或いは上記関係式の等価な形態によって決定するステッ
    プと、 前記第２のイメージの前記画素の各々の強度値Ｉｙに対
    して、クロストークが補正された強度レベルＩｏｙを、 Ｉｏｙ＝Ｉｙ＋［Ｋ（Ｉｍ−Ｉｘ−Ｉｙ−１）／（Ｉｍ
    ＋１）］ 或いは上記関係式の等価な形態によって決定するステッ
    プと、を、更に含み、Ｋがスカラークロストーク補正で
    あり、Ｉｍが該色コンポーネント中のスカラー最大値で
    ある、請求項１８に記載の方法。
  20. 【請求項２０】 前記部分結果は、Ｋ（Ｉｍ−Ｉｘ−Ｉ
    ｙ−１）と表現される、請求項１８に記載の方法。
  21. 【請求項２１】 前記クロストークが補正された強度レ
    ベルＩｏｘ及びＩｏｙを計算するための除算処理が、前
    記部分結果に対するビットシフト処理を使用して実行さ
    れる、請求項２０に記載の方法。
  22. 【請求項２２】 複数の画素を備える走査立体ディスプ
    レイにＮ個の異なるビューに対する画素データを供給す
    る立体ディスプレイコントローラであって、 該立体ディスプレイのピクセルに対してマップされたメ
    モリエレメントの２次元アレイを備えるメモリと、 各イメージに対する該画素データを該メモリエレメント
    の隣接するブロックに書き込み、且つ、該メモリから該
    画素データを行毎に読み出すように構成された、メモリ
    コントローラと、 該メモリから読み出された各行の少なくとも一部を受け
    取る、少なくとも一つのバッファと、 該バッファに含まれる該画素データと、該メモリから読
    み出されたが該バッファに含まれていない他のデータを
    再配置して、Ｎビューがインターレースされた画素デー
    タのストリームを提供する、第１のデータ再配置回路
    と、 該画素データのストリームを受け取り、少なくとも一つ
    の色コンポーネントに対して該画素を再配置する、第２
    のデータ再配置回路と、を備える、立体ディスプレイコ
    ントローラ。
  23. 【請求項２３】 前記メモリコントローラが、各イメー
    ジに対する前記画素データを、該データが前記メモリエ
    レメントの隣接する列のセットを占有するように書き込
    むように構成されている、請求項２２に記載の立体ディ
    スプレイコントローラ。
  24. 【請求項２４】 前記メモリが単一のメモリデバイスを
    備えている、請求項２２に記載の立体ディスプレイコン
    トローラ。
  25. 【請求項２５】 前記バッファは、前記メモリから読み
    出された前記画素の行の前半を記憶するように構成さ
    れ、 前記第１のデータ再配置回路は、該バッファされた画素
    データを、該同じ行の後半の画素データで、該後半の画
    素データが該メモリから読み出されている間にインター
    リーブするように構成されている、請求項２２に記載の
    立体ディスプレイコントローラ。
  26. 【請求項２６】 前記バッファは、各々が前記メモリエ
    レメントの行をフルに記憶するように構成されている第
    １及び第２のバッファを備えており、 前記メモリコントローラは、前記画素データの行を、該
    第１及び第２のバッファに交互に書き込むように構成さ
    れており、 前記第１のデータ再配置回路は、該第１及び第２のバッ
    ファの一つの該画素データを、該データが該第１及び第
    ２のバッファの他方に読み込まれている間にインターリ
    ーブするように構成されている、請求項２２に記載の立
    体ディスプレイコントローラ。
  27. 【請求項２７】 前記第１及び第２のバッファの各々
    は、１対の半行バッファを備えている、請求項２６に記
    載の立体ディスプレイコントローラ。
JP11125216A 1998-05-02 1999-04-30 ディスプレイコントロ―ラ及び３次元ディスプレイ並びにクロスト―ク低減方法 Pending JP2000004455A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9809422.0 1998-05-02
GB9809422A GB2336963A (en) 1998-05-02 1998-05-02 Controller for three dimensional display and method of reducing crosstalk

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004203991A Division JP2004312780A (ja) 1998-05-02 2004-07-09 クロストーク補正画像生成方法

Publications (1)

Publication Number Publication Date
JP2000004455A true JP2000004455A (ja) 2000-01-07

Family

ID=10831365

Family Applications (2)

Application Number Title Priority Date Filing Date
JP11125216A Pending JP2000004455A (ja) 1998-05-02 1999-04-30 ディスプレイコントロ―ラ及び３次元ディスプレイ並びにクロスト―ク低減方法
JP2004203991A Pending JP2004312780A (ja) 1998-05-02 2004-07-09 クロストーク補正画像生成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2004203991A Pending JP2004312780A (ja) 1998-05-02 2004-07-09 クロストーク補正画像生成方法

Country Status (4)

Country Link
US (2) US6573928B1 (ja)
EP (1) EP0953962A3 (ja)
JP (2) JP2000004455A (ja)
GB (1) GB2336963A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002077940A (ja) * 2000-08-25 2002-03-15 Namco Ltd 立体視画像生成装置およびゲーム装置
JP2005107532A (ja) * 2003-09-30 2005-04-21 Sharp Corp ディザーパターンアレイの形成方法およびシステム
JP2006243597A (ja) * 2005-03-07 2006-09-14 Alpine Electronics Inc 表示制御装置
JP2006293350A (ja) * 2004-11-02 2006-10-26 Fujitsu Ten Ltd 表示装置及び表示方法
JP2007292915A (ja) * 2006-04-24 2007-11-08 Alpine Electronics Inc 表示制御装置
JP2009251098A (ja) * 2008-04-02 2009-10-29 Mitsubishi Electric Corp 画像表示装置
JP2010158051A (ja) * 2004-06-02 2010-07-15 Sharp Corp 画像形成装置、画像コンプレッサ、および画像デコンプレッサ
US7868879B2 (en) 2006-05-12 2011-01-11 Doremi Labs, Inc. Method and apparatus for serving audiovisual content
JP2011100125A (ja) * 2005-01-26 2011-05-19 Sharp Corp ディスプレイ制御装置
WO2012111422A1 (ja) * 2011-02-15 2012-08-23 三菱電機株式会社 画像処理装置、画像表示装置、画像処理方法、および画像処理プログラム
WO2012115161A1 (ja) * 2011-02-25 2012-08-30 シャープ株式会社 表示装置
WO2013089068A1 (ja) * 2011-12-15 2013-06-20 シャープ株式会社 表示装置
US8681148B2 (en) 2010-01-12 2014-03-25 Mitsubishi Electric Corporation Method for correcting stereoscopic image, stereoscopic display device, and stereoscopic image generating device
WO2022091800A1 (ja) * 2020-10-27 2022-05-05 ソニーグループ株式会社 情報処理装置、情報処理方法およびプログラム

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2782438B1 (fr) * 1998-08-13 2002-01-04 Pierre Allio Procede d'affichage autostereoscopique et image autostereoscopique
GB0003311D0 (en) 2000-02-15 2000-04-05 Koninkl Philips Electronics Nv Autostereoscopic display driver
US6532008B1 (en) * 2000-03-13 2003-03-11 Recherches Point Lab Inc. Method and apparatus for eliminating steroscopic cross images
JP3770459B2 (ja) * 2000-05-23 2006-04-26 シャープ株式会社 画像表示装置、画像表示方法および記録媒体
US7671889B2 (en) * 2000-06-07 2010-03-02 Real D Autostereoscopic pixel arrangement techniques
WO2001097531A2 (en) * 2000-06-12 2001-12-20 Vrex, Inc. Electronic stereoscopic media delivery system
JP3724339B2 (ja) * 2000-06-15 2005-12-07 セイコーエプソン株式会社 画像表示装置及びこれに用いられる色信号調整装置
JP2002040983A (ja) * 2000-07-27 2002-02-08 Sony Corp 表示制御装置および表示制御方法
US6870539B1 (en) * 2000-11-17 2005-03-22 Hewlett-Packard Development Company, L.P. Systems for compositing graphical data
ES2332708T3 (es) * 2001-07-23 2010-02-11 Koninklijke Philips Electronics N.V. Aparato y procedimiento de procesamiento de imagenes estereoscopicas.
US7006125B2 (en) * 2001-09-05 2006-02-28 Vrex, Inc. Stereoscopic image demultiplexer for VGA computer adapter signals
US7064740B2 (en) * 2001-11-09 2006-06-20 Sharp Laboratories Of America, Inc. Backlit display with improved dynamic range
US6766410B1 (en) * 2002-01-08 2004-07-20 3Dlabs, Inc., Ltd. System and method for reordering fragment data based upon rasterization direction
US7362316B2 (en) * 2002-02-22 2008-04-22 Intel Corporation Light modulator having pixel memory decoupled from pixel display
US7956857B2 (en) 2002-02-27 2011-06-07 Intel Corporation Light modulator having pixel memory decoupled from pixel display
JP3973525B2 (ja) * 2002-09-24 2007-09-12 シャープ株式会社 ２ｄ（２次元）及び３ｄ（３次元）表示機能を備える電子機器
CN1708995A (zh) * 2002-11-07 2005-12-14 三洋电机株式会社 立体图像处理方法和立体图像显示设备
JP4677175B2 (ja) 2003-03-24 2011-04-27 シャープ株式会社 画像処理装置、画像撮像システム、画像表示システム、画像撮像表示システム、画像処理プログラム、及び画像処理プログラムを記録したコンピュータ読み取り可能な記録媒体
GB2404106A (en) * 2003-07-16 2005-01-19 Sharp Kk Generating a test image for use in assessing display crosstalk.
JP4184334B2 (ja) 2003-12-17 2008-11-19 シャープ株式会社 表示装置の駆動方法、表示装置、およびプログラム
WO2005059842A1 (es) * 2003-12-19 2005-06-30 Tdvision Corporation S.A. De C.V. Sistema de videojuegos 3d
WO2005079376A2 (en) * 2004-02-19 2005-09-01 New York University Method and apparatus for an autostereoscopic display having a lenticular lenslet array
US7602369B2 (en) 2004-05-04 2009-10-13 Sharp Laboratories Of America, Inc. Liquid crystal display with colored backlight
US7777714B2 (en) 2004-05-04 2010-08-17 Sharp Laboratories Of America, Inc. Liquid crystal display with adaptive width
US7872631B2 (en) 2004-05-04 2011-01-18 Sharp Laboratories Of America, Inc. Liquid crystal display with temporal black point
US8395577B2 (en) 2004-05-04 2013-03-12 Sharp Laboratories Of America, Inc. Liquid crystal display with illumination control
JP3792246B2 (ja) * 2004-05-13 2006-07-05 シャープ株式会社 クロストーク解消回路、液晶表示装置、及び表示制御方法
US7023451B2 (en) * 2004-06-14 2006-04-04 Sharp Laboratories Of America, Inc. System for reducing crosstalk
US7898519B2 (en) 2005-02-17 2011-03-01 Sharp Laboratories Of America, Inc. Method for overdriving a backlit display
JP2006154756A (ja) * 2004-11-02 2006-06-15 Fujitsu Ten Ltd 映像信号処理方法、映像信号処理装置、及び、表示装置
US8050511B2 (en) 2004-11-16 2011-11-01 Sharp Laboratories Of America, Inc. High dynamic range images from low dynamic range images
US8050512B2 (en) * 2004-11-16 2011-11-01 Sharp Laboratories Of America, Inc. High dynamic range images from low dynamic range images
WO2006110646A2 (en) * 2005-04-08 2006-10-19 Real D Autostereoscopic display with planar pass-through
JP5363101B2 (ja) * 2005-05-26 2013-12-11 リアルディー インコーポレイテッド 立体視投影を向上させるゴースト補償
WO2007032132A1 (ja) * 2005-09-16 2007-03-22 Sharp Kabushiki Kaisha 表示装置
EP1932368B1 (en) * 2005-09-28 2009-06-17 Koninklijke Philips Electronics N.V. 2d/3d switchable display device
WO2007052216A1 (en) * 2005-11-04 2007-05-10 Koninklijke Philips Electronics N.V. Rendering of image data for multi-view display
CN101322418B (zh) 2005-12-02 2010-09-01 皇家飞利浦电子股份有限公司 图像信号的深度相关的滤波
US9143657B2 (en) 2006-01-24 2015-09-22 Sharp Laboratories Of America, Inc. Color enhancement technique using skin color detection
US8121401B2 (en) 2006-01-24 2012-02-21 Sharp Labortories of America, Inc. Method for reducing enhancement of artifacts and noise in image color enhancement
JPWO2007097353A1 (ja) * 2006-02-22 2009-07-16 富士通テン株式会社 表示装置及び表示方法
KR101137347B1 (ko) * 2006-05-11 2012-04-19 엘지전자 주식회사 이동통신 단말기 및 그 단말기를 이용한 이미지 표출 방법
JP2007316460A (ja) * 2006-05-29 2007-12-06 Epson Imaging Devices Corp 電気光学装置及び電子機器
JP2008009039A (ja) * 2006-06-28 2008-01-17 Epson Imaging Devices Corp 電気光学装置及び電子機器
US8085217B2 (en) * 2006-08-08 2011-12-27 Nvidia Corporation System, method, and computer program product for compensating for crosstalk during the display of stereo content
US20100328355A1 (en) * 2006-09-20 2010-12-30 Hiroshi Fukushima Display device
US8941580B2 (en) 2006-11-30 2015-01-27 Sharp Laboratories Of America, Inc. Liquid crystal display with area adaptive backlight
US8520060B2 (en) * 2007-02-25 2013-08-27 Humaneyes Technologies Ltd. Method and a system for calibrating and/or visualizing a multi image display and for reducing ghosting artifacts
US20080231547A1 (en) * 2007-03-20 2008-09-25 Epson Imaging Devices Corporation Dual image display device
GB2449682A (en) 2007-06-01 2008-12-03 Sharp Kk Optical system for converting a flat image to a non-flat image
RU2419889C1 (ru) * 2007-07-18 2011-05-27 Шарп Кабусики Кайся Устройство отображения и способ его возбуждения
US9035968B2 (en) 2007-07-23 2015-05-19 Humaneyes Technologies Ltd. Multi view displays and methods for producing the same
TWI368758B (en) * 2007-12-31 2012-07-21 Ind Tech Res Inst Stereo-image displaying apparatus and method for reducing stereo-image cross-talk
US8339333B2 (en) * 2008-01-02 2012-12-25 3M Innovative Properties Company Methods of reducing perceived image crosstalk in a multiview display
TWI397885B (zh) * 2008-05-07 2013-06-01 Novatek Microelectronics Corp 用於一平面顯示器之一時序控制器存取資料的方法與平面顯示器
CN101291415B (zh) 2008-05-30 2010-07-21 华为终端有限公司 一种三维视频通信的方法、装置及***
GB2465786A (en) 2008-11-28 2010-06-02 Sharp Kk An optical system for varying the perceived shape of a display surface
KR20100063300A (ko) * 2008-12-03 2010-06-11 삼성전자주식회사 3차원 디스플레이에서 뷰간 누화를 보상하는 장치 및 방법
US9055278B2 (en) * 2009-01-07 2015-06-09 Dolby Laboratories Licensing Corporation Conversion, correction, and other operations related to multiplexed data sets
TWI419124B (zh) 2009-03-06 2013-12-11 Au Optronics Corp 二維／三維影像顯示裝置
US8797231B2 (en) 2009-04-15 2014-08-05 Nlt Technologies, Ltd. Display controller, display device, image processing method, and image processing program for a multiple viewpoint display
WO2010150519A1 (ja) 2009-06-24 2010-12-29 パナソニック株式会社 映像信号処理装置、映像表示装置及び、映像信号処理方法
CN102473382B (zh) * 2009-07-23 2015-08-12 杜比实验室特许公司 降低功率的显示器
ES2808526T3 (es) 2009-07-27 2021-03-01 Koninklijke Philips Nv Cambio entre video 3D y video 2D
US8564648B2 (en) * 2009-09-07 2013-10-22 Panasonic Corporation Image signal processing apparatus, image signal processing method, recording medium, and integrated circuit
JP2011064894A (ja) 2009-09-16 2011-03-31 Fujifilm Corp 立体画像表示装置
JP4875127B2 (ja) * 2009-09-28 2012-02-15 パナソニック株式会社 三次元画像処理装置
JP5375489B2 (ja) 2009-09-29 2013-12-25 ソニー株式会社 画像信号処理装置、画像信号処理方法、プログラム、および画像信号処理システム
KR20110041753A (ko) * 2009-10-16 2011-04-22 삼성전자주식회사 시점간 크로스톡 저감 장치 및 방법
JP5526929B2 (ja) * 2010-03-30 2014-06-18 ソニー株式会社 画像処理装置、および画像処理方法、並びにプログラム
JP2011217180A (ja) * 2010-03-31 2011-10-27 Toshiba Corp 画像処理回路
RU2010123652A (ru) * 2010-06-10 2011-12-20 Корпорация "САМСУНГ ЭЛЕКТРОНИКС Ко., Лтд." (KR) Система и способ визуализации стереоизображений и многовидовых изображений для управления восприятием глубины стереоскопического изображения, создаваемого телевизионным приемником
CN101895778B (zh) * 2010-07-15 2011-12-07 华映视讯（吴江）有限公司 减轻立体影像鬼影的方法及***
JP5628611B2 (ja) 2010-09-16 2014-11-19 三菱電機株式会社 液晶表示装置
KR20120053548A (ko) * 2010-11-17 2012-05-29 삼성전자주식회사 디스플레이 구동 회로, 그것의 동작 방법, 및 그것을 포함하는 사용자 장치
GB2487722A (en) 2011-01-25 2012-08-08 Cambridge Display Tech Ltd Stereoscopic Organic Light Emitting Diode Displays
US9148645B2 (en) 2011-05-14 2015-09-29 Dolby Laboratories Licensing Corporation Crosstalk cancellation in 3D displays
JP2013064996A (ja) * 2011-08-26 2013-04-11 Nikon Corp 三次元画像表示装置
JP2015038532A (ja) 2011-12-15 2015-02-26 シャープ株式会社 表示装置
JP2015038530A (ja) 2011-12-15 2015-02-26 シャープ株式会社 表示装置
DE112011105951T5 (de) * 2011-12-16 2014-09-11 Intel Corporation Auflösungsverlustminderung für 3D-Anzeigen
JP6239820B2 (ja) * 2011-12-19 2017-11-29 キヤノン株式会社 撮像装置及びその制御方法
TWI499279B (zh) * 2012-01-11 2015-09-01 Chunghwa Picture Tubes Ltd 影像處理裝置及其方法
KR20130106217A (ko) * 2012-03-19 2013-09-27 삼성디스플레이 주식회사 3차원 영상 표시 방법 및 이를 수행하기 위한 표시 장치
JP6099892B2 (ja) * 2012-07-09 2017-03-22 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 映像表示装置
US20140085432A1 (en) * 2012-09-27 2014-03-27 3M Innovative Properties Company Method to store and retrieve crosstalk profiles of 3d stereoscopic displays
CN103974005A (zh) * 2013-01-25 2014-08-06 冠捷投资有限公司 3d显示装置及其控制方法
TWI654592B (zh) 2017-07-31 2019-03-21 明基電通股份有限公司 顯示影像的方法及顯示系統
JP2020112730A (ja) * 2019-01-15 2020-07-27 キヤノン株式会社 表示装置及びその制御方法、プログラム、記憶媒体
US10984697B2 (en) * 2019-01-31 2021-04-20 Novatek Microelectronics Corp. Driving apparatus of display panel and operation method thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036385A (en) * 1986-03-07 1991-07-30 Dimension Technologies, Inc. Autostereoscopic display with multiple sets of blinking illuminating lines and light valve
US5165013A (en) * 1990-09-26 1992-11-17 Faris Sadeg M 3-D stereo pen plotter
CA2075441A1 (en) * 1991-12-10 1993-06-11 David D. Lee Am tft lcd universal controller
US5264964A (en) * 1991-12-18 1993-11-23 Sades Faris Multi-mode stereoscopic imaging system
US5473338A (en) * 1993-06-16 1995-12-05 In Focus Systems, Inc. Addressing method and system having minimal crosstalk effects
EP0622772B1 (en) * 1993-04-30 1998-06-24 International Business Machines Corporation Method and apparatus for eliminating crosstalk in active matrix liquid crystal displays
FR2705008B1 (fr) * 1993-05-05 1995-07-21 Le Particulier Editions Sa Dispositif et systeme video autostereoscopique
JP3260920B2 (ja) * 1993-08-17 2002-02-25 富士通株式会社 立体表示装置
JP2883265B2 (ja) * 1993-09-24 1999-04-19 キヤノン株式会社 画像処理装置
US6236748B1 (en) * 1994-08-02 2001-05-22 Canon Kabushiki Kaisha Compound eye image pickup device utilizing plural image sensors and plural lenses
TW269094B (en) * 1994-11-11 1996-01-21 Nitendo Kk Three dimensional visual image display device and electric game apparatus, memory device thereof
DE69529400T2 (de) * 1994-11-24 2003-10-30 Koninklijke Philips Electronics N.V., Eindhoven Flüssigkristallanzeigegerät mit aktiver matrix und steurungsverfahren dafür zur kompensation von übersprechen
US5724071A (en) * 1995-01-25 1998-03-03 Eastman Kodak Company Depth image display on a CRT
GB9506954D0 (en) 1995-04-04 1995-05-24 Street Graham S B Method and apparatus for image enhancement
US5818402A (en) * 1996-01-19 1998-10-06 Lg Electronics Inc. Display driver for reducing crosstalk by detecting current at the common electrode and applying a compensation voltage to the common electrode
WO1997032437A1 (en) * 1996-02-28 1997-09-04 Matsushita Electric Industrial Co., Ltd. High-resolution optical disk for recording stereoscopic video, optical disk reproducing device, and optical disk recording device
JPH09247713A (ja) * 1996-03-07 1997-09-19 Fujitsu General Ltd 立体映像表示装置
CN1279757C (zh) * 1997-07-18 2006-10-11 索尼公司 图像信号复用装置和方法、分解装置和方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4629838B2 (ja) * 2000-08-25 2011-02-09 株式会社バンダイナムコゲームス 立体視画像生成装置および立体視画像生成方法
JP2002077940A (ja) * 2000-08-25 2002-03-15 Namco Ltd 立体視画像生成装置およびゲーム装置
JP2005107532A (ja) * 2003-09-30 2005-04-21 Sharp Corp ディザーパターンアレイの形成方法およびシステム
JP4703152B2 (ja) * 2003-09-30 2011-06-15 シャープ株式会社 ディザーパターンの生成方法およびシステム
JP2010158051A (ja) * 2004-06-02 2010-07-15 Sharp Corp 画像形成装置、画像コンプレッサ、および画像デコンプレッサ
JP2006293350A (ja) * 2004-11-02 2006-10-26 Fujitsu Ten Ltd 表示装置及び表示方法
JP2011100125A (ja) * 2005-01-26 2011-05-19 Sharp Corp ディスプレイ制御装置
JP2006243597A (ja) * 2005-03-07 2006-09-14 Alpine Electronics Inc 表示制御装置
JP2007292915A (ja) * 2006-04-24 2007-11-08 Alpine Electronics Inc 表示制御装置
US7868879B2 (en) 2006-05-12 2011-01-11 Doremi Labs, Inc. Method and apparatus for serving audiovisual content
JP2009251098A (ja) * 2008-04-02 2009-10-29 Mitsubishi Electric Corp 画像表示装置
US8681148B2 (en) 2010-01-12 2014-03-25 Mitsubishi Electric Corporation Method for correcting stereoscopic image, stereoscopic display device, and stereoscopic image generating device
WO2012111422A1 (ja) * 2011-02-15 2012-08-23 三菱電機株式会社 画像処理装置、画像表示装置、画像処理方法、および画像処理プログラム
JP5312698B2 (ja) * 2011-02-15 2013-10-09 三菱電機株式会社 画像処理装置、画像表示装置、画像処理方法、および画像処理プログラム
US9491446B2 (en) 2011-02-15 2016-11-08 Mitsubishi Electric Corporation Image processing device, image display device, image processing method, and image processing program
WO2012115161A1 (ja) * 2011-02-25 2012-08-30 シャープ株式会社 表示装置
WO2013089068A1 (ja) * 2011-12-15 2013-06-20 シャープ株式会社 表示装置
US9330439B2 (en) 2011-12-15 2016-05-03 Sharp Kabushiki Kaisha Display device with crosstalk level correction
WO2022091800A1 (ja) * 2020-10-27 2022-05-05 ソニーグループ株式会社 情報処理装置、情報処理方法およびプログラム

Also Published As

Publication number Publication date
GB2336963A (en) 1999-11-03
EP0953962A2 (en) 1999-11-03
JP2004312780A (ja) 2004-11-04
EP0953962A3 (en) 2000-05-31
US20030117489A1 (en) 2003-06-26
US7233347B2 (en) 2007-06-19
GB9809422D0 (en) 1998-07-01
US6573928B1 (en) 2003-06-03

Similar Documents

Publication Publication Date Title
JP2000004455A (ja) ディスプレイコントロ―ラ及び３次元ディスプレイ並びにクロスト―ク低減方法
EP0681281B1 (en) Vertical filtering method for raster scanner display
CN1871851B (zh) 显示多输入源格式的图像数据的改善的多模显示***
EP0608053B1 (en) Colour display system
JP2008500563A (ja) 非ストライプディスプレイシステムにおける画像データのサブピクセルレンダリングを改良するためのシステムおよび方法
CN116453455B (zh) 像素复用方法、数据传输***以及显示屏控制***和方法
EP1262942A1 (en) Method and apparatus for processing video data for a display device
CN116486738B (zh) 像素复用方法、数据传输***以及显示屏控制***和方法
JP2008541599A (ja) ３ｄディスプレイ用廉価レンダリング
JPH0627919A (ja) カーソル生成装置及び同方法
CN116504179B (zh) 像素复用方法、数据传输***以及显示屏控制***和方法
US6768485B2 (en) Color image display device
JPH06314085A (ja) イメージ処理システム
EP1262947A1 (en) Method and apparatus for processing video picture data for a display device
JP2012108197A (ja) 映像表示方法およびそれを用いた液晶表示装置
JP3816673B2 (ja) 立体画像の階調表示制御方法および装置
JP3863445B2 (ja) 画像表示装置及び情報処理装置
US8913077B2 (en) Image processing apparatus and image processing method
CN116959333B (zh) 一种显示像素排布结构、虚拟像素复用方式及其控制方法
JP2001228818A (ja) 表示装置
JPH11313343A (ja) 立体表示用画像作成回路およびそれを用いた立体画像表示装置
JP2024527209A (ja) 表示パネルの表示方法及びその表示制御装置、表示装置
AU673556B2 (en) Colour display system
JP5177611B2 (ja) データプロセッサ
CN117809591A (zh) 一种显示屏的驱动方法、驱动***和显示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040521

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040709

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040809

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040827