FR2986633A1 - Dispositif de detection d'une attaque par laser dans une puce de circuit integre - Google Patents

Dispositif de detection d'une attaque par laser dans une puce de circuit integre Download PDF

Info

Publication number
FR2986633A1
FR2986633A1 FR1251151A FR1251151A FR2986633A1 FR 2986633 A1 FR2986633 A1 FR 2986633A1 FR 1251151 A FR1251151 A FR 1251151A FR 1251151 A FR1251151 A FR 1251151A FR 2986633 A1 FR2986633 A1 FR 2986633A1
Authority
FR
France
Prior art keywords
channel mos
mos transistor
transistor
integrated circuit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1251151A
Other languages
English (en)
Other versions
FR2986633B1 (fr
Inventor
Fabrice Marinet
Jimmy Fort
Alexandre Sarafianos
Julien Mercier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Priority to FR1251151A priority Critical patent/FR2986633B1/fr
Priority to US13/751,549 priority patent/US8907452B2/en
Publication of FR2986633A1 publication Critical patent/FR2986633A1/fr
Application granted granted Critical
Publication of FR2986633B1 publication Critical patent/FR2986633B1/fr
Priority to US14/531,025 priority patent/US9070697B2/en
Priority to US14/686,908 priority patent/US9379066B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/004—Countermeasures against attacks on cryptographic mechanisms for fault attacks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Security & Cryptography (AREA)
  • Ceramic Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

L'invention concerne un dispositif de détection d'une attaque par laser dans une puce de circuit intégré formé dans la partie supérieure de type P d'un substrat semiconducteur (1) incorporant un transistor bipolaire NPN à couche enterrée de type N (3), comprenant un détecteur des variations du courant circulant entre la base (7, 11) dudit transistor bipolaire NPN et le substrat.

Description

B11482 - 11-R0-0804FR01 1 DISPOSITIF DE DÉTECTION D'UNE ATTAQUE PAR LASER DANS UNE PUCE DE CIRCUIT INTÉGRÉ Domaine de l'invention La présente invention concerne la protection d'une puce de circuit intégré contre des attaques par laser. Exposé de l'art antérieur Dans certains dispositifs sécurisés tels que des cartes de paiement, des puces de circuits intégrés sont susceptibles de traiter et/ou de stocker des données sensibles, par exemple des clés de chiffrement. Ces puces peuvent faire l'objet de manipulations frauduleuses visant à obtenir des informations confidentielles protégées. Pour provoquer volontairement des perturbations dans les circuits d'une puce, un mode d'attaque consiste à bombarder des zones de la puce par un faisceau laser alors que la puce est en fonctionnement. En raison de la présence de pistes métal- ligues d'interconnexion du côté de la face avant de la puce, les attaques par laser sont souvent réalisées par la face arrière. Pour se prémunir contre les fraudes, on a proposé des puces comprenant des dispositifs de détection d'attaque par laser. Le dispositif de détection d'attaque est couplé à un circuit de protection de la puce. Lorsqu'une attaque est détectée, le circuit de protection met en oeuvre des mesures de B11482 - 11-R0-0804FR01 2 protection, de modification, ou de destruction des données sensibles. Par exemple, on peut prévoir, lorsqu'une attaque est détectée, d'interrompre l'alimentation de la puce ou de provoquer sa réinitialisation, de façon à minimiser le temps pendant lequel l'attaquant peut étudier la réponse de la puce à une perturbation. Les dispositifs de détection existants présentent divers inconvénients. Ils nécessitent par exemple de créer de nouvelles structures dans les puces pour permettre la détection d'une attaque par laser. De plus, ils peuvent entraîner une augmentation de l'encombrement et/ou de la complexité des dispositifs sécurisés. Résumé Ainsi, un objet d'un mode de réalisation de la présente invention est de prévoir un dispositif de détection d'une attaque par laser dans une puce de circuit intégré palliant au moins en partie certains des inconvénients des dispositifs décrits ci-dessus. Ainsi, un mode de réalisation de la présente invention prévoit un dispositif de détection d'une attaque par laser dans une puce de circuit intégré formé dans la partie supérieure de type P d'un substrat semiconducteur incorporant un transistor bipolaire NPN à couche enterrée de type N, comprenant un détecteur des variations du courant circulant entre la base dudit transistor bipolaire NPN et le substrat. Selon un mode de réalisation de la présente invention, le substrat comprend un contact substrat prévu pour être relié à la masse, et le contact de base du transistor bipolaire NPN est relié à un comparateur et à une borne d'application d'un potentiel de polarisation par une résistance. Selon un mode de réalisation de la présente invention, le collecteur et la base du transistor bipolaire NPN sont reliés.
B11482 - 11-R0-0804FR01 3 Selon un mode de réalisation de la présente invention, la résistance est mise en oeuvre par un transistor MOS à canal P. Selon un mode de réalisation de la présente invention, 5 le comparateur comprend un inverseur. Selon un mode de réalisation de la présente invention, l'inverseur comprend un transistor MOS à canal N et un transistor MOS à canal P, la largeur de grille du transistor MOS à canal N étant au moins deux fois inférieure à celle du 10 transistor MOS à canal P. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif 15 en relation avec les figures jointes parmi lesquelles : la figure 1 est une vue en coupe représentant de façon schématique une portion d'une puce de circuit intégré ; la figure 2A est un schéma électrique illustrant un dispositif de détection d'une attaque par laser ; et 20 la figure 2B illustre une variante de la figure 2A. Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, comme cela est habituel dans la représentation des circuits intégrés, la figure 1 n'est pas tracée à l'échelle. 25 Description détaillée La figure 1 est une vue en coupe représentant de façon schématique une portion d'une puce de circuit intégré comportant un transistor bipolaire NPN à couche enterrée de type N. Un tel transistor est un composant couramment prévu dans des structures 30 existantes de circuits intégrés. Le transistor NPN est réalisé dans la partie supérieure dopée de type P d'un substrat semiconducteur 1. Une couche enterrée 3 dopée de type N et un mur annulaire 5 également dopé de type N, qui s'étend à partir de la surface B11482 - 11-R0-0804FR01 4 supérieure du substrat jusqu'à la couche enterrée 3, délimitent un caisson 7 dopé de type P. Une région 9 fortement dopée de type N s'étend à la surface et au centre du caisson 7 de type P. Des régions 11 plus fortement dopées de type P que le caisson 7 s'étendent à la surface du caisson 7 et entourent la région 9. Des régions de contact 13 plus fortement dopées de type N que les régions 5 s'étendent à la surface des régions 5. On obtient ainsi un transistor bipolaire NPN vertical à couche enterrée de type N dont l'émetteur est constitué par la région 9, la base par le caisson 7 solidaire de la région de contact de base 11, et le collecteur par la couche enterrée 3 reliée par le mur 5 à la région de contact de collecteur 13. Des régions de contact substrat 15 plus fortement dopées de type P que le substrat 1 s'étendent à la surface du substrat 1 et entourent les régions 5. Les régions de contact substrat 15 sont par exemple destinées à être reliées à la masse. Pour détecter une attaque par laser dans une puce de circuit intégré du type de celle illustrée en figure 1, incorporant un transistor bipolaire NPN à couche enterrée de type N, les inventeurs proposent un dispositif de détection adapté à détecter des variations du courant circulant entre la base du transistor bipolaire NPN et le substrat.
La figure 2A est un schéma électrique illustrant un exemple de dispositif de détection d'une attaque par laser. Le dispositif de détection est basé sur l'utilisation d'un transistor bipolaire PNP parasite 21 présent dans une puce de circuit intégré incorporant un transistor bipolaire NPN à 30 couche enterrée de type N du type de celui illustré en figure 1. L'émetteur du transistor PNP 21 correspond au caisson 7 de type P, c'est-à-dire à la base du transistor NPN. La base du transistor PNP 21 correspond à la couche enterrée 3 de type N, c'est-à-dire au collecteur du transistor NPN. Le collecteur du 35 transistor PNP 21 correspond au substrat 1. Ainsi, les contacts B11482 - 11-R0-0804FR01 d'émetteur, de base et de collecteur du transistor PNP 21 correspondent respectivement aux régions 11, 13 et 15. Le contact de collecteur 15 du transistor PNP 21 est relié à la masse. La base 13 du transistor PNP 21 est flottante.
5 Un noeud 22 correspondant au contact d'émetteur 11 du transistor PNP 21 est relié à un potentiel de polarisation Vdd par une résistance 23. La résistance 23 peut être mise en oeuvre, comme cela est représenté, par un transistor MOS, par exemple à canal P, monté en résistance ou par une source de courant. Le noeud 22 10 est également relié à une entrée d'un comparateur 24. Dans l'exemple représenté, le comparateur 24 est constitué d'un simple inverseur 27. Lorsqu'un faisceau laser atteint la face arrière de la puce, des paires électrons/trous sont photogénérées dans le 15 substrat 1. Les électrons passent dans la couche enterrée 3 de type N et sont attirés par les régions 11 reliées, par l'intermédiaire de la résistance 23, au potentiel positif Vdd- Ceci rend passant le transistor PNP 21 et un courant IpNp circule alors entre le contact d'émetteur 11 et le contact de 20 collecteur 15 du transistor PNP 21. La tension au noeud 22 passe de Vdd à Vdd-RIpNp, R étant la valeur de la résistance 23. La sortie du comparateur 24 passe alors d'un niveau bas à un niveau haut, ce qui correspond à un signal de détection d'attaque par laser. Diverses mesures de protection, de modification ou de 25 destruction des données confidentielles de la puce peuvent alors être mises en oeuvre. La figure 2B illustre une variante du dispositif de détection d'une attaque par laser illustré en figure 2A. La base 13 du transistor PNP 21 est reliée à l'émetteur 11 du transistor 30 PNP 21. Ceci permet de réduire la sensibilité du dispositif de détection par rapport au dispositif de détection illustré en figure 2A. A titre d'exemple d'ordre de grandeur, dans le cas où la résistance 23 est mise en oeuvre par un transistor MOS à 35 canal P, la longueur et la largeur de grille du transistor MOS B11482 - 11-R0-0804FR01 6 sont par exemple comprises respectivement entre 3 et 5 fun et entre 2 et 4 pin, par exemple respectivement de l'ordre de 4 fun et 3 pin. Ceci correspond à un courant IpNp d'environ 10 pA. Dans le cas où le comparateur 24 est mis en oeuvre par 5 un simple inverseur 27, la largeur de grille du transistor MOS à canal N de l'inverseur 27 est choisie petite devant la largeur de grille du transistor MOS à canal P de cet inverseur pour éviter qu'une attaque par laser n'affecte directement ces transistors. Par exemple, la largeur de grille du transistor MOS 10 à canal N de l'inverseur est au moins deux fois inférieure à la largeur de grille du transistor MOS à canal P. La surface d'un transistor NPN du type de celui illustré en figure 1 est par exemple comprise entre 2 et 25 gm2, par exemple de l'ordre de 4 gm2.
15 Des essais ont montré que, dans le cas où une attaque par laser est réalisée par un faisceau de diamètre d'environ 5 gm, un dispositif de détection utilisant de tels transistors NPN à couche enterrée de type N permet de détecter cette attaque sur un rayon compris par exemple entre 300 et 500 fun autour du 20 point d'impact du faisceau sur la face arrière de la puce, par exemple sur un rayon de l'ordre de 400 fun autour du point d'impact du faisceau. Une puce de circuit intégré utilisée pour le traitement ou le stockage de données sensibles a par exemple une 25 surface comprise entre 2 et 3 mm2. Pour pouvoir détecter une attaque par laser quel que soit son point d'impact sur la puce, les inventeurs prévoient d'intégrer dans la puce plusieurs transistors NPN à couche enterrée de type N du type de celui décrit ci-dessus. On réalise par exemple dans la puce une 30 matrice de 20 transistors NPN à couche enterrée de type N répartis en lignes et en colonnes et espacés d'une distance comprise entre 150 et 250 gm, par exemple de l'ordre de 200 gm. Un avantage d'un dispositif de détection d'une attaque par laser du type de celui décrit en relation avec les 35 figures 1, 2A et 2B réside dans le fait qu'il peut être fabriqué B11482 - 11-R0-0804FR01 7 en utilisant seulement des composants couramment prévus dans des puces de circuits intégrés utilisées pour le traitement ou le stockage de données sensibles. Un autre avantage d'un tel dispositif de détection 5 réside dans le fait qu'il permet de détecter une attaque par laser de façon locale. Un autre avantage d'un tel dispositif de détection réside dans le fait que la surface de la puce de circuit intégré est pratiquement inchangée par rapport à celle d'une puce de 10 circuit intégré similaire n'incorporant pas de dispositif de détection d'une attaque par laser. Un autre avantage réside dans le fait que la consommation statique d'un tel dispositif de détection d'une attaque par laser est quasiment nulle.
15 Des modes de réalisation particuliers de la présente invention ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, plutôt que d'associer un comparateur à chaque transistor NPN à couche enterrée de type N, on pourra utiliser un comparateur unique 20 pour un ensemble de transistors NPN, si on ne souhaite pas localiser avec précision l'attaque par laser.

Claims (6)

  1. REVENDICATIONS1. Dispositif de détection d'une attaque par laser dans une puce de circuit intégré formé dans la partie supérieure de type P d'un substrat semiconducteur (1) incorporant un transistor bipolaire NPN à couche enterrée de type N (3), comprenant un détecteur des variations du courant circulant entre la base (7, 11) dudit transistor bipolaire NPN et le substrat.
  2. 2. Dispositif selon la revendication 1, dans lequel le substrat (1) comprend un contact substrat (15) prévu pour être relié à la masse, et dans lequel le contact de base (11) du transistor bipolaire NPN est relié à un comparateur (24) et à une borne d'application d'un potentiel de polarisation (Vdd) par une résistance (23).
  3. 3. Dispositif selon la revendication 1 ou 2, dans lequel le collecteur (3, 5, 13) et la base (7, 11) du transistor bipolaire NPN sont reliés.
  4. 4. Dispositif selon la revendication 2 ou 3, dans lequel la résistance (23) est mise en oeuvre par un transistor MOS à canal P.
  5. 5. Dispositif selon l'une quelconque des revendi- cations 2 à 4, dans lequel le comparateur (24) comprend un inverseur (27).
  6. 6. Dispositif selon la revendication 5, dans lequel l'inverseur (27) comprend un transistor MOS à canal N et un transistor MOS à canal P, la largeur de grille du transistor MOS à canal N étant au moins deux fois inférieure à celle du transistor MOS à canal P.
FR1251151A 2012-02-08 2012-02-08 Dispositif de detection d'une attaque par laser dans une puce de circuit integre Expired - Fee Related FR2986633B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1251151A FR2986633B1 (fr) 2012-02-08 2012-02-08 Dispositif de detection d'une attaque par laser dans une puce de circuit integre
US13/751,549 US8907452B2 (en) 2012-02-08 2013-01-28 Device for detecting a laser attack in an integrated circuit chip
US14/531,025 US9070697B2 (en) 2012-02-08 2014-11-03 Device for detecting a laser attack in an integrated circuit chip
US14/686,908 US9379066B2 (en) 2012-02-08 2015-04-15 Device for detecting a laser attack in an integrated circuit chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1251151A FR2986633B1 (fr) 2012-02-08 2012-02-08 Dispositif de detection d'une attaque par laser dans une puce de circuit integre

Publications (2)

Publication Number Publication Date
FR2986633A1 true FR2986633A1 (fr) 2013-08-09
FR2986633B1 FR2986633B1 (fr) 2014-09-05

Family

ID=46456650

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1251151A Expired - Fee Related FR2986633B1 (fr) 2012-02-08 2012-02-08 Dispositif de detection d'une attaque par laser dans une puce de circuit integre

Country Status (2)

Country Link
US (3) US8907452B2 (fr)
FR (1) FR2986633B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3159872A1 (fr) * 2015-10-22 2017-04-26 Stmicroelectronics (Rousset) Sas Puce électronique sécurisée au moyen de de multiple caissons

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2981783B1 (fr) * 2011-10-19 2014-05-09 St Microelectronics Rousset Systeme de detection d'une attaque par laser d'une puce de circuit integre
FR2986633B1 (fr) * 2012-02-08 2014-09-05 St Microelectronics Rousset Dispositif de detection d'une attaque par laser dans une puce de circuit integre
FR2991083A1 (fr) * 2012-05-24 2013-11-29 St Microelectronics Grenoble 2 Procede et dispositif de protection d'un circuit integre contre des attaques par sa face arriere
DE102013112552B4 (de) * 2013-11-14 2017-05-24 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Sichern einer Schaltungsanordnung gegen wiederholte Lichtangriffe
KR102341264B1 (ko) 2015-02-02 2021-12-20 삼성전자주식회사 래치를 이용한 레이저 검출기 및 이를 포함하는 반도체 장치
GB201607589D0 (en) * 2016-04-29 2016-06-15 Nagravision Sa Integrated circuit device
US10298682B2 (en) 2016-08-05 2019-05-21 Bank Of America Corporation Controlling device data collectors using omni-collection techniques
US10250258B2 (en) * 2016-09-28 2019-04-02 Nxp B.V. Device and method for detecting semiconductor substrate thickness
FR3057087B1 (fr) * 2016-09-30 2018-11-16 Stmicroelectronics (Rousset) Sas Puce electronique protegee
US9754901B1 (en) 2016-11-21 2017-09-05 Cisco Technology, Inc. Bulk thinning detector
US10548216B2 (en) 2017-03-21 2020-01-28 International Business Machines Corporation Employing conductive track writing in a tamper-respondent system
CN111430447B (zh) * 2019-02-25 2023-02-28 合肥晶合集成电路股份有限公司 电流源及其形成方法
DE102019105249B4 (de) * 2019-03-01 2020-11-05 Infineon Technologies Ag Integrierte schaltung
DE102019116468B3 (de) 2019-06-18 2020-10-29 Infineon Technologies Ag Integrierte Schaltung mit Detektionsschaltung und zugehörige Chipkarte
KR20210089281A (ko) 2020-01-07 2021-07-16 삼성전자주식회사 반도체 장치의 방어 회로 및 이를 포함하는 반도체 장치
CZ308895B6 (cs) * 2020-03-19 2021-08-11 České vysoké učení technické v Praze Zapojení standardní buňky CMOS se sníženou datovou závislostí statické spotřeby
US11031349B1 (en) 2020-04-24 2021-06-08 Semiconductor Components Industries, Llc Method of forming a semiconductor device and current sensing circuit therefor
WO2022027587A1 (fr) 2020-08-07 2022-02-10 深圳市汇顶科技股份有限公司 Circuit de détection d'attaque par injection de défaut laser pour puce, et puce de sécurité
WO2023057795A1 (fr) 2021-10-07 2023-04-13 Ceske Vysoke Uceni Technicke V Praze Structure de cellule standard cmos avec une dépendance de données inférieure de la consommation d'énergie statique
US12027474B2 (en) 2022-07-12 2024-07-02 Globalfoundries Singapore Pte. Ltd. Laser-detection devices including a voltage-controlled magnetic-tunneling-junction layer stack

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404038B1 (en) * 2000-03-02 2002-06-11 The United States Of America As Represented By The Secretary Of The Navy Complementary vertical bipolar junction transistors fabricated of silicon-on-sapphire utilizing wide base PNP transistors
EP2109139A2 (fr) * 2008-04-03 2009-10-14 STMicroelectronics (Rousset) SAS Dispositif de protection d'un circuit intégré contre une attaque par laser

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01274470A (ja) * 1988-04-26 1989-11-02 Nec Corp バイポーラ・トランジスタ装置及びその製造方法
FR2756100B1 (fr) * 1996-11-19 1999-02-12 Sgs Thomson Microelectronics Transistor bipolaire a emetteur inhomogene dans un circuit integre bicmos
US20010013610A1 (en) * 1999-08-02 2001-08-16 Min-Hwa Chi Vertical bipolar transistor based on gate induced drain leakage current
US6815801B2 (en) * 2003-02-28 2004-11-09 Texas Instrument Incorporated Vertical bipolar transistor and a method of manufacture therefor including two epitaxial layers and a buried layer
US20050275027A1 (en) * 2003-09-09 2005-12-15 Micrel, Incorporated ESD protection for integrated circuits
US8450827B2 (en) * 2011-01-25 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. MOS varactor structure and methods
FR2986633B1 (fr) * 2012-02-08 2014-09-05 St Microelectronics Rousset Dispositif de detection d'une attaque par laser dans une puce de circuit integre

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404038B1 (en) * 2000-03-02 2002-06-11 The United States Of America As Represented By The Secretary Of The Navy Complementary vertical bipolar junction transistors fabricated of silicon-on-sapphire utilizing wide base PNP transistors
EP2109139A2 (fr) * 2008-04-03 2009-10-14 STMicroelectronics (Rousset) SAS Dispositif de protection d'un circuit intégré contre une attaque par laser

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3159872A1 (fr) * 2015-10-22 2017-04-26 Stmicroelectronics (Rousset) Sas Puce électronique sécurisée au moyen de de multiple caissons
FR3042891A1 (fr) * 2015-10-22 2017-04-28 Stmicroelectronics Rousset Puce electronique securisee

Also Published As

Publication number Publication date
FR2986633B1 (fr) 2014-09-05
US20160133582A1 (en) 2016-05-12
US9379066B2 (en) 2016-06-28
US9070697B2 (en) 2015-06-30
US20130200371A1 (en) 2013-08-08
US20150048459A1 (en) 2015-02-19
US8907452B2 (en) 2014-12-09

Similar Documents

Publication Publication Date Title
FR2986633A1 (fr) Dispositif de detection d'une attaque par laser dans une puce de circuit integre
EP2369622B1 (fr) Procédé et dispositif de contremesure contre une attaque par injection d'erreur dans un microcircuit électronique
EP2535932B1 (fr) Puce de circuit intégré comprenant un dispositif de protection contre des attaques
FR2981783A1 (fr) Systeme de detection d'une attaque par laser d'une puce de circuit integre
US9117833B2 (en) Method and device for protecting an integrated circuit against backside attacks
CN205621041U (zh) 安全电子芯片
FR2986356A1 (fr) Dispositif de protection d'un circuit integre contre des attaques en face arriere
FR2812972A1 (fr) Dispositif a semiconducteur consistant en un thyristor pour la protection contre les decharges electrostatiques
EP2685500A1 (fr) Circuit integré sur soi comprenant un thyristor (scr) de protection contre des décharges électrostatiques
FR2998419A1 (fr) Protection d'un circuit integre contre des attaques
FR3005203A1 (fr) Circuit integre sur soi comprenant un transistor de protection contre des decharges electrostatiques
US20220149086A1 (en) Geiger-mode focal plane array having increased tolerance to optical overstress
FR2977982A1 (fr) Matrice de photodiodes ingaas
FR2993403A1 (fr) Circuit integre sur soi comprenant un triac de protection contre des decharges electrostatiques
EP3301605B1 (fr) Puce électronique protégée
EP3151277B1 (fr) Circuit intégré sécurisé
EP3155662B1 (fr) Structure de circuit de lecture à injection de charge
FR2955699A1 (fr) Structure de protection d'un circuit integre contre des decharges electrostatiques
FR2984610A1 (fr) Montage de photodiode a avalanche pour la detection de photons uniques
EP1811568B1 (fr) Dispositif de protection d'un circuit intégré contre les phénomènes de déclenchement parasite
FR3123501A1 (fr) Capteur passif de décharges éléctrostatiques et procédé de détection de décharges électrostatiques.
EP3373330B1 (fr) Architecture de puce électronique
FR3057088A1 (fr) Detecteur laser picosecondes
EP3594999A1 (fr) Puce électronique protégée
FR2968399A1 (fr) Dispositif de détection comportant un circuit de test robuste

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

ST Notification of lapse

Effective date: 20221005