FR2982116A1 - Microwave frequency circuit, has microwave frequency chip comprising metallized back face and front face, and interconnection wire utilized for connecting set of electric drivers of upper face with electric drivers on front face - Google Patents

Microwave frequency circuit, has microwave frequency chip comprising metallized back face and front face, and interconnection wire utilized for connecting set of electric drivers of upper face with electric drivers on front face Download PDF

Info

Publication number
FR2982116A1
FR2982116A1 FR1103291A FR1103291A FR2982116A1 FR 2982116 A1 FR2982116 A1 FR 2982116A1 FR 1103291 A FR1103291 A FR 1103291A FR 1103291 A FR1103291 A FR 1103291A FR 2982116 A1 FR2982116 A1 FR 2982116A1
Authority
FR
France
Prior art keywords
microwave
chip
circuit
face
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1103291A
Other languages
French (fr)
Other versions
FR2982116B1 (en
Inventor
Eric Predon
Pierre Belec
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thales SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales SA filed Critical Thales SA
Priority to FR1103291A priority Critical patent/FR2982116B1/en
Publication of FR2982116A1 publication Critical patent/FR2982116A1/en
Application granted granted Critical
Publication of FR2982116B1 publication Critical patent/FR2982116B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

The circuit has a microwave frequency chip comprising a metallized back face and a front face comprising electric drivers. A printed multi-circuit layer has a set of coatings (C1-C4) that is arranged between a lower face (20) and an upper face of the multi-circuit layer. An interconnection wire is utilized for connecting another set of electric drivers of the upper face with the electric drivers on the front face. An independent claim is also included for a method for manufacturing a microwave frequency circuit.

Description

9 8 2 1 1 6 1 CIRCUIT HYPERFREQUENCES MULTICOUCHES ET PROCEDE DE FABRICATION D'UN TEL CIRCUIT L'invention concerne les circuits hyperfréquences comportant un circuit imprimé d'interconnexions multicouches et des composants hyperfréquences câblés en surface du circuit imprimé. Les circuits électroniques assurant des fonctions hyperfréquences sont habituellement réalisés à partir d'un circuit imprimé multicouches sur lequel sont câblés ou reportés différents types de composants électroniques tels que diodes, résistances, capacités et des composants électroniques hyperfréquences actifs sous forme de puces (ou chips). Le domaine des circuits hyperfréquences dans lequel se situe l'invention est celui désigné par le sigle PCB pour Printed Circuit Board en technologie désignée par l'acronyme COB pour Chip On Board, en langue anglaise. La figure 1 a montre un vue partielle en coupe transversale d'un circuit hyperfréquences de l'état de l'art comportant au moins une puce hyperfréquence câblée sur un circuit imprimé multicouches. La figure 1 b montre la puce hyperfréquence du circuit de la figure 1 a. La vue en coupe transversale de la figure 1 a est dans un plan Oxz d'un trièdre de référence Oxyz. Le circuit hyperfréquences 10, dans cet exemple de la figure la comporte un circuit imprimé multicouches 12 réalisé à partir de quatre couches empilées, une première couche métallique C1, sur laquelle sont empilées successivement des couches diélectriques métallisées, une deuxième couche C2, une troisième couche C3 et une dernière couche C4. Le circuit imprimé multicouches 12 comporte, une face inférieure 20 du côté de la couche métallique Cl et une face supérieure 22 du côté de la dernière couche C4 comportant un conducteur électrique 24 de la face supérieure 22 du circuit multicouches 12 sur lequel est reportée une puce hyperfréquences 30. Entre la dernière couche C4 et la troisième couche C3 se trouve un plan de masse hyperfréquences 34. La puce 30 représentée seule sur la figure 1 b comporte une face arrière 40 métallisée pour son report sur le conducteur électrique 24 de la face supérieure 22 du circuit multicouches et une face avant 44 comportant des conducteurs électriques 46 destinés à être reliés par des fils 48 de connexion électrique à des conducteurs électriques 50 de la face supérieure 22 du circuit multicouches 10 tel que représenté à la figure 1 a. Le conducteur électrique 24 de la face supérieure 22 du circuit multicouches 12 est relié par des trous métallisés 60 au plan hyperfréquences 34 du circuit multicouches et à la première couche métallique Cl pour évacuer les calories dégagées par la puce hyperfréquences 30. Une telle solution de câblage des puces hyperfréquences de l'état de l'art sur la surface supérieure du circuit multicouche 12, telle que représentée en exemple à la figure 1 a, comporte des inconvénients. Un premier inconvénient est que la longueur des fils 48 de connexions électriques entre la puce 30 et le circuit imprimé multicouches 12 est trop importante du fait de l'épaisseur de la puce 30. L'inductance parasite due à la longueur des fils 48 de connexion électrique produit une limitation des fréquences de fonctionnement du circuit hyperfréquences ainsi que des pertes RF. Un autre inconvénient est lié à la nécessité d'utiliser une liaison électrique (de trous métallisés) pour relier la face arrière 40 métallisée de la puce 30 avec le plan de masse hyperfréquences 34. La continuité des masses entre la puce 30 et le plan de masse hyperfréquence 34 est donc difficile à maîtriser avec la structure du circuit multicouches de la figure I a. Pour éviter les inconvénients des circuits hyperfréquences de l'état de l'art, l'invention propose un procédé de fabrication d'un circuit hyperfréquences comportant au moins une puce hyperfréquences câblée sur un circuit imprimé multicouches, la puce hyperfréquences ayant une face arrière métallisée et une face avant comportant des conducteurs électriques de la face avant de la puce, le circuit imprimé multicouches ayant, entre une face inférieure et une face supérieure dudit circuit multicouches, n couches ayant chacune deux faces principales opposées, une première couche métallique et n-1 couches diélectriques empilées sur la première couche métallique, la dernière couche de l'empilement comportant la face supérieure du circuit imprimé multicouches ayant des conducteurs électriques d'interconnexion avec la puce et une face opposée comportant une métallisation formant un plan de masse hyperfréquences, la dernière couche de l'empilement comportant une cavité ouverte débouchant par un côté sur la face supérieure de l'empilement et fermée, par un autre côté, par le plan de masse hyperfréquences, la cavité ouverte délimitant, sur ledit plan de masse hyperfréquences, une zone métallique de report de la puce par sa face arrière métallisée sur le circuit imprimé multicouches, des fils d'interconnexion reliant les conducteurs électriques d'interconnexion de la face supérieure du circuit multicouches aux conducteurs électriques de la face avant de la puce, caractérisé en ce qu'il comprend au moins les étapes suivantes : - réalisation des n couches, la dernière couche comportant sur la face principale opposée à sa face supérieure du circuit multicouches, la métallisation formant le plan de masse hyperfréquence, - renforcement de l'épaisseur du plan de masse hyperfréquence de la dernière couche au niveau de la zone métallique de report de la puce, - réalisation du circuit multicouches par empilage et collage des couches, - réalisation par lamage de la cavité ouverte débouchant par la face supérieure du circuit multicouches jusqu'à apparition de la zone métallique de report de la puce, - report de la puce hyperfréquences par sa face arrière métallisée au fond de la cavité ouverte sur la zone métallique de report de la puce sur le plan de masse hyperfréquences, - réalisation des liaisons électriques entre le circuit multicouches et la puce par câblage des fils d'interconnexion électrique entre les conducteurs de la face avant de la puce et les conducteurs électriques d'interconnexion de la face supérieure du circuit multicouches. Dans une réalisation du procédé de fabrication du circuit hyperfréquences, le collage des n couches de l'empilement est réalisé par un film de colle inséré entre deux couches adjacentes. Dans une autre réalisation du procédé de fabrication du circuit hyperfréquences, le renforcement de l'épaisseur du plan de masse hyperfréquence au niveau de la zone métallique de report de la puce hyperfréquences est de 35 micromètres. Dans une autre réalisation du procédé de fabrication du circuit hyperfréquences, la cavité ouverte est adaptée à la forme de la puce, la forme de la cavité ouverte pouvant être choisie parmi les formes de section, circulaire, carrée, rectangulaire. Dans une autre réalisation du procédé de fabrication du circuit hyperfréquences, la cavité ouverte est réalisée à l'aide d'un outil de lamage. Dans une autre réalisation du procédé de fabrication du circuit hyperfréquences, l'outil de lamage comporte un dispositif de détection de contact électrique entre l'outil de lamage et le plan de masse hyperfréquence au niveau de la zone métallique de report de la puce pour contrôler la profondeur de lamage de la cavité ouverte. L'invention concerne aussi un circuit hyperfréquence issu du procédé de fabrication selon l'invention, le circuit hyperfréquences comportant au moins une puce hyperfréquences câblée sur un circuit imprimé multicouches, la puce hyperfréquences ayant une face arrière métallisée et une face avant comportant des conducteurs électriques de la face avant de la puce, le circuit imprimé multicouches ayant, entre une face inférieure et une face supérieure dudit circuit multicouches, n couches ayant chacune deux faces principales opposées, une première couche métallique et n-1 couches diélectriques empilées sur la première couche métallique, la dernière couche de l'empilement comportant la face supérieure du circuit imprimé multicouches ayant des conducteurs électriques d'interconnexion avec la puce et une face opposée comportant une métallisation formant un plan de masse hyperfréquences. La dernière couche de l'empilement comporte une cavité ouverte débouchant par un côté sur la face supérieure du circuit imprimé multicouches et fermée, par un autre côté, par le plan de masse hyperfréquences, la cavité ouverte délimitant, sur ledit plan de masse hyperfréquences, une zone métallique de report de la puce par sa face arrière métallisée sur le circuit multicouches, des fils d'interconnexion reliant les conducteurs électriques d'interconnexion de la face supérieure du circuit multicouches aux conducteurs électriques de la face avant de la puce. Dans une réalisation du circuit hyperfréquences les n-1 couches diélectriques du circuit multicouches comportent dans leur épaisseur, dans la zone métallique de report de la puce sur le circuit imprimé multicouches, des trous métallisés pour la liaison électrique et thermique entre la zone métallique de report de la puce, le plan de masse hyperfréquences et la première couche métallique. Dans une autre réalisation du circuit hyperfréquences, la dernière couche de l'empilement comporte sur sa face principale opposée à la face supérieure du circuit imprimé multicouches une métallisation d'épaisseur el pour former le plan de masse hyperfréquences et, sur une portion de la métallisation dudit plan de masse hyperfréquences, en vis-à-vis de la zone métallique de report de la puce sur le circuit imprimé multicouches, un renfort de métallisation d'épaisseur e2. Dans une autre réalisation du circuit hyperfréquences, la dernière couche comporte sur sa surface libre formant la face supérieure du circuit multicouches une métallisation comportant des conducteurs électriques d'interconnexion avec la puce hyperfréquences. Dans une autre réalisation du circuit hyperfréquences les matériaux diélectriques des couches diélectriques spécifiques au fonctionnement en hyperfréquences sont, par exemple, choisis parmi les matériaux de référence RO 4003 ou RO 4350 de la société de nom commerciale ROGERS. Un principal but de l'invention est d'améliorer, par la mise en oeuvre du procédé de fabrication selon l'invention, les performances électriques des circuits hyperfréquences en réduisant la longueur des fils de câblage des puces hyperfréquences avec le circuit imprimé multicouches. The invention relates to microwave circuits comprising a multilayer interconnection printed circuit and microwave components wired to the surface of the printed circuit. BACKGROUND OF THE INVENTION The invention relates to microwave circuits comprising a multilayer interconnection printed circuit and microwave components wired to the surface of the printed circuit. The electronic circuits providing microwave functions are usually made from a multilayer printed circuit on which are wired or reported various types of electronic components such as diodes, resistors, capacitors and active electronic microwave components in the form of chips (or chips) . The field of microwave circuits in which the invention is located is that designated by the acronym PCB for Printed Circuit Board technology designated by the acronym COB for Chip On Board, in English. FIG. 1a shows a partial cross-sectional view of a microwave circuit of the state of the art comprising at least one microwave chip wired on a multilayer printed circuit. Figure 1b shows the microwave chip of the circuit of Figure 1a. The cross-sectional view of FIG. 1a is in an Oxz plane of a reference trihedron Oxyz. The microwave circuit 10, in this example of Figure la comprises a multilayer printed circuit 12 made from four stacked layers, a first metal layer C1, on which are successively stacked metallized dielectric layers, a second layer C2, a third layer C3 and a last layer C4. The multilayer printed circuit 12 comprises a lower face 20 on the side of the metal layer C1 and an upper face 22 on the side of the last layer C4 comprising an electrical conductor 24 of the upper face 22 of the multilayer circuit 12 on which a chip is carried. Microwave frequencies 30. Between the last layer C4 and the third layer C3 is a microwave ground plane 34. The chip 30 shown alone in Figure 1b has a metallized rear face 40 for its transfer to the electrical conductor 24 of the upper face. 22 of the multilayer circuit and a front face 44 comprising electrical conductors 46 intended to be connected by son 48 of electrical connection to electrical conductors 50 of the upper face 22 of the multilayer circuit 10 as shown in Figure 1a. The electrical conductor 24 of the upper face 22 of the multilayer circuit 12 is connected by metallized holes 60 to the microwave plane 34 of the multilayer circuit and to the first metal layer C1 to evacuate the heat generated by the microwave chip 30. Such a wiring solution microwave chips of the state of the art on the upper surface of the multilayer circuit 12, as shown in example in Figure 1a, has drawbacks. A first drawback is that the length of the wires 48 of electrical connections between the chip 30 and the multilayer printed circuit 12 is too great because of the thickness of the chip 30. The parasitic inductance due to the length of the connection wires 48 Electrical produces a limitation of the operating frequencies of the microwave circuit as well as RF losses. Another disadvantage is related to the need to use an electrical connection (metallized holes) to connect the metallized rear face 40 of the chip 30 with the microwave ground plane 34. The continuity of the masses between the chip 30 and the ground plane Microwave mass 34 is therefore difficult to control with the structure of the multilayer circuit of FIG. To avoid the disadvantages of microwave circuits of the state of the art, the invention proposes a method of manufacturing a microwave circuit comprising at least one microwave chip wired to a multilayer printed circuit, the microwave chip having a metallized rear face. and a front face having electrical conductors of the front face of the chip, the multilayer printed circuit having, between a lower face and an upper face of said multilayer circuit, n layers each having two opposite major faces, a first metal layer and n 1 dielectric layers stacked on the first metal layer, the last layer of the stack comprising the upper face of the multilayer printed circuit having electrical conductors interconnecting with the chip and an opposite face having a metallization forming a microwave ground plane, the last layer of the stack having a open cavity opening on one side on the upper face of the stack and closed, on the other hand, by the microwave ground plane, the open cavity delimiting, on said microwave ground plane, a metal zone of the transfer of the chip by its metallized rear face on the multilayer printed circuit, interconnect son connecting the electrical interconnection conductors of the upper face of the multilayer circuit to the electrical conductors of the front face of the chip, characterized in that it comprises at least the following steps: - realization of the n layers, the last layer comprising on the main face opposite to its upper face of the multilayer circuit, the metallization forming the microwave ground plane, - reinforcing the thickness of the hyperfrequency ground plane of the last layer at the level of the metal zone of the transfer of the chip, - realization of the multilayer circuit by stacking and gluing layers, - realization by counterbore of the open cavity opening through the upper face of the multilayer circuit until appearance of the metal zone of the transfer of the chip, - transfer of the microwave chip by its metallized rear face at the bottom of the open cavity on the metal zone of the transfer of the chip on the microwave ground plane, - realization of the electrical connections between the multilayer circuit and the chip by wiring the electrical interconnection wires between the conductors of the front face of the chip and the electrical conductors interconnection of the upper face of the multilayer circuit. In one embodiment of the manufacturing process of the microwave circuit, the n layers of the stack are bonded by a glue film inserted between two adjacent layers. In another embodiment of the manufacturing process of the microwave circuit, the thickness of the microwave ground plane is increased to 35 microns at the microwave transfer zone. In another embodiment of the manufacturing process of the microwave circuit, the open cavity is adapted to the shape of the chip, the shape of the open cavity being selectable from circular, square, rectangular section shapes. In another embodiment of the manufacturing process of the microwave circuit, the open cavity is made using a counterbore tool. In another embodiment of the method of manufacturing the microwave circuit, the counterbore tool comprises a device for detecting electrical contact between the counterbore tool and the microwave ground plane at the metal zone of the transfer of the chip to control the countersink depth of the open cavity. The invention also relates to a microwave circuit derived from the manufacturing method according to the invention, the microwave circuit comprising at least one microwave chip wired on a multilayer printed circuit, the microwave chip having a metallized rear face and a front face comprising electrical conductors. the front face of the chip, the multilayer printed circuit having, between a lower face and an upper face of said multilayer circuit, n layers each having two opposite major faces, a first metal layer and n-1 dielectric layers stacked on the first layer; metal, the last layer of the stack comprising the upper face of the multilayer printed circuit having electrical conductors interconnecting with the chip and an opposite face having a metallization forming a microwave ground plane. The last layer of the stack comprises an open cavity opening on one side on the upper face of the multilayer printed circuit and closed, on the other hand, by the microwave ground plane, the open cavity delimiting, on said microwave ground plane, a metal zone of the transfer of the chip by its metallized rear face on the multilayer circuit, interconnection son connecting the electrical conductors interconnecting the upper face of the multilayer circuit to the electrical conductors of the front face of the chip. In one embodiment of the microwave circuit the n-1 dielectric layers of the multilayer circuit have, in their thickness, in the metal zone of the transfer of the chip on the multilayer printed circuit, metallized holes for the electrical and thermal connection between the metal zone of transfer. of the chip, the microwave ground plane and the first metal layer. In another embodiment of the microwave circuit, the last layer of the stack comprises on its main face opposite to the upper face of the multilayer printed circuit a metallization of thickness el to form the microwave ground plane and, on a portion of the metallization of said microwave ground plane, vis-à-vis the metal zone of the transfer of the chip on the multilayer printed circuit, a metallization reinforcement of thickness e2. In another embodiment of the microwave circuit, the last layer comprises on its free surface forming the upper face of the multilayer circuit a metallization comprising electrical conductors interconnecting with the microwave chip. In another embodiment of the microwave circuit, the dielectric materials of the dielectric layers specific to microwave operation are, for example, chosen from the reference materials RO 4003 or RO 4350 of the ROGERS trade name company. A main object of the invention is to improve, by the implementation of the manufacturing method according to the invention, the electrical performance of the microwave circuits by reducing the length of the wiring cables microwave chips with the multilayer printed circuit.

Un autre but de l'invention est de mieux maîtriser la continuité des masses hyperfréquences entre la puce et le circuit imprimé multicouches. L'invention sera mieux comprise à l'aide d'un exemple de procédé de fabrication d'un circuit hyperfréquences multicouches selon l'invention et du circuit hyperfréquences multicouches résultant dudit procédé de fabrication à l'aide des dessins indexés dans lesquels : - la figure I a, déjà décrite, montre un vue partielle en coupe transversale d'un circuit hyperfréquences de l'état de l'art comportant au moins une puce hyperfréquence câblée sur un circuit imprimé multicouches ; - la figure 1 b montre la puce hyperfréquence du circuit de la figure 1a ; - les figures 2a, 2b, 2c et 2d montrent différentes étapes de fabrication d'un exemple de circuit hyperfréquences selon l'invention ; - la figure 2e, montre le circuit hyperfréquences selon l'invention issu du procédé de fabrication des figures 2a, 2b, 2c et 2d. Les figures 2a, 2b, 2c et 2d montrent différentes étapes de fabrication d'un exemple de circuit hyperfréquences selon l'invention. Le circuit hyperfréquences réalisé par le procédé de fabrication selon l'invention comporte, comme dans le cas du circuit de la figure I a, un circuit imprimé multicouches à quatre couches, une première couche métallique C1, une deuxième couche C2, une troisième couche C3 et une dernière couche C4 en matériau diélectrique. Le procédé de fabrication du circuit hyperfréquences comporte au moins les étapes suivantes : Première étape : Réalisation des quatre couches C1, C2, C3, C4 de l'empilement du circuit imprimé multicouches (voir figure 2a), - la première couche Cl est une couche métallique d'épaisseur suffisante pour dégager les calories des puces câblées sur le circuit imprimé multicouches, - la deuxième couche C2 comporte, sur une des faces destinées à être en contact avec la troisième couche C3, des conducteurs électriques 61 pour les commandes et alimentations électriques du circuit hyperfréquences, - la troisième couche C3 destinée à être empilée sur la deuxième couche C2 (avant dernière couche de l'empilement), - la dernière couche C4 comporte, sur sa face en vis-à-vis de la troisième couche C3 une métallisation d'épaisseur el pour former le plan de masse hyperfréquences 34 et, sur une portion de surface de ladite métallisation 34 formant le plan de masse hyperfréquences, en vis-à-vis de la zone de report de la puce sur le circuit imprimé multicouches, un renfort de métallisation 68 d'épaisseur e2. La dernière couche C4 comporte, en outre, sur sa surface libre formant la face supérieure 22 du circuit multicouches une métallisation comportant les conducteurs électriques d'interconnexion 50 avec la puce hyperfréquences 30. L'épaisseur e2 du renforcement de métallisation du plan de masse hyperfréquences au niveau de la zone métallique de report 69 de la puce 30 hyperfréquences est, dans cet exemple de réalisation, de 35 micromètres. Deuxième étape (voir figure 2b) : réalisation de l'empilement. Dans cette deuxième étape, un sandwich est réalisé comportant les quatre couches C1, C2, C3 et C4 du circuit multicouches, deux couches adjacentes étant séparées par un film de colle 70 (voir aussi figure 2a), puis collage de l'empilement par compression à chaud du sandwich des quatre couches C1, C2, C3, C4 avec les films de colle 70. Troisième étape (voir figure 2c) : perçage de trous dans l'épaisseur du sandwich traversant la zone de renfort de métallisation 68, puis métallisation desdits trous pour former des trous métallisés 62 réalisant une liaison électrique et thermique entre la masse hyperfréquences 34 et la première couche métallique Cl Quatrième étape (voir figure 2d): Création d'une cavité ouverte 80 par lamage dans l'épaisseur du matériau diélectrique de la dernière couche C4 laissant apparaître le plan de masse hyperfréquences 34 au niveau du renfort de métallisation 68 sur une surface correspondant à la zone métallique de report 69 de la puce 30 sur le circuit imprimé multicouches. La zone diélectrique de la dernière couche C4 à retirer pour créer la cavité ouverte 80 est représentée sur la figure 2c en trait pointillé. La figure 2d montre, dans cette quatrième étape, un outil 82 de lamage piloté par une machine de lamage (non représentée sur la figure). Un dispositif de lamage contrôlé en profondeur de lamage est équipe d'une fonction assurant la détection d'un contact électrique entre l'outil 82 de lamage et la métallisation du plan de masse hyperfréquence 34. L'ajout du renfort de métallisation 68 du plan de masse hyperfréquence 34 au niveau de la zone métallique de report 69 de la puce permet de sécuriser l'opération de lamage en profondeur (selon l'axe Oz) et d'en garantir la maîtrise. Les précisions de lamage de ces dispositifs sont inférieures à 10 micromètres. Une découpe au laser de la cavité ouverte 80 peut être aussi réalisée mais comporte l'inconvénient de brûler le matériau diélectrique ou métallique et, en outre, les bords de la découpe sont en forme de timbre poste. Cinquième étape : Report de la puce 30 par sa face arrière 40 sur la métallisation de masse hyperfréquence 34 mise à nu lors de l'étape de lamage et câblage de la puce 30 par des fils 90 soudés entre les conducteurs électriques 46 de la face avant 44 de la puce et les conducteurs électriques d'interconnexion 50 de la face supérieure 22 du circuit imprimé multicouches. La figure 2e montre une vue partielle en coupe transversale du circuit hyperfréquences 100 multicouches selon l'invention résultant du procédé de fabrication des figures 2a à 2e. Les matériaux diélectriques des couches diélectriques C2, C3, C4 spécifiques au fonctionnement en hyperfréquences sont, par exemple, choisis parmi les matériaux de référence RO 4003 ou RO 4350 de la société de nom commerciale ROGERS. Another object of the invention is to better control the continuity of the microwave masses between the chip and the multilayer printed circuit. The invention will be better understood with the aid of an exemplary method of manufacturing a multilayer microwave circuit according to the invention and the multilayer microwave circuit resulting from said manufacturing process using indexed drawings in which: FIG. 1a, already described, shows a partial cross-sectional view of a microwave circuit of the state of the art comprising at least one microwave chip wired on a multilayer printed circuit; FIG. 1b shows the microwave chip of the circuit of FIG. 1a; FIGS. 2a, 2b, 2c and 2d show different manufacturing steps of an exemplary microwave circuit according to the invention; - Figure 2e shows the microwave circuit according to the invention from the manufacturing process of Figures 2a, 2b, 2c and 2d. FIGS. 2a, 2b, 2c and 2d show different manufacturing steps of an exemplary microwave circuit according to the invention. The microwave circuit produced by the manufacturing method according to the invention comprises, as in the case of the circuit of FIG. 1a, a multilayer printed circuit with four layers, a first metal layer C1, a second layer C2, a third layer C3 and a last layer C4 of dielectric material. The manufacturing method of the microwave circuit comprises at least the following steps: First step: Realization of the four layers C1, C2, C3, C4 of the stack of the multilayer printed circuit (see FIG. 2a), the first layer C1 is a layer metal of sufficient thickness to release the calories of the chips wired on the multilayer printed circuit, the second layer C2 comprises, on one of the faces intended to be in contact with the third layer C3, electrical conductors 61 for the controls and power supplies. of the microwave circuit, the third layer C3 intended to be stacked on the second layer C2 (the second layer of the stack), the last layer C4 having on its face opposite the third layer C3 a metallization of thickness el to form the microwave ground plane 34 and, on a surface portion of said metallization 34 forming the hyper ground plane frequencies, vis-à-vis the region of the chip on the multilayer printed circuit, a metallization reinforcement 68 of thickness e2. The last layer C4 further comprises, on its free surface forming the upper face 22 of the multilayer circuit, a metallization comprising the interconnection electrical conductors 50 with the microwave chip 30. The thickness e2 of the metallization reinforcement of the microwave ground plane at the level of the metal transfer zone 69 of the microwave chip 30 is, in this embodiment example, 35 micrometers. Second step (see Figure 2b): making the stack. In this second step, a sandwich is made comprising the four layers C1, C2, C3 and C4 of the multilayer circuit, two adjacent layers being separated by a film of adhesive 70 (see also FIG. 2a), then bonding the stack by compression. while heating the sandwich of the four layers C1, C2, C3, C4 with the adhesive films 70. Third step (see FIG. 2c): drilling of holes in the thickness of the sandwich crossing the metallization reinforcing zone 68, then metallization of said holes for forming metallized holes 62 providing an electrical and thermal connection between the microwave mass 34 and the first metal layer C1 Fourth step (see FIG. 2d): Creation of an open cavity 80 by means of a counterbore in the thickness of the dielectric material of the last layer C4 showing the microwave ground plane 34 at the level of the metallization reinforcement 68 on a surface corresponding to the metal transfer zone 69 of the chip 30 on the multilayer printed circuit board. The dielectric zone of the last layer C4 to be removed to create the open cavity 80 is shown in Figure 2c in dashed line. Figure 2d shows, in this fourth step, a tool 82 counterbore driven by a lapping machine (not shown in the figure). A countersink controlled at depth of the counterbore is equipped with a function ensuring the detection of an electrical contact between the tool 82 of the counterbore and the metallization of the microwave ground plane 34. The addition of the metallization reinforcement 68 of the plane microwave mass 34 at the region of metal transfer 69 of the chip makes it possible to secure the counterbore operation in depth (along the Oz axis) and to guarantee its control. The counterbore accuracies of these devices are less than 10 micrometers. Laser cutting of the open cavity 80 can also be performed but has the disadvantage of burning the dielectric or metal material and, in addition, the edges of the cut are in the form of postage stamp. Fifth step: Carrying of the chip 30 by its rear face 40 on the metallization of hyperfrequency mass 34 exposed during the step of countersinking and wiring of the chip 30 by son 90 welded between the electrical conductors 46 of the front face 44 of the chip and the interconnection electrical conductors 50 of the upper face 22 of the multilayer printed circuit. FIG. 2e shows a partial cross-sectional view of the multilayer microwave circuit 100 according to the invention resulting from the fabrication process of FIGS. 2a to 2e. The dielectric materials of the microwave-specific dielectric layers C2, C3, C4 are, for example, selected from the reference materials RO 4003 or RO 4350 of the trade name company ROGERS.

L'invention n'est pas limitative à un circuit imprimé à quatre couches tel que représenté à la figure 2e, un nombre différent de couches peut être utilisé pour réaliser le circuit hyperfréquences multicouches avec des métallisations adaptées au circuit hyperfréquences à réaliser. L'épaisseur de la dernière couche comportant la cavité ouverte peut être choisie en fonction de l'épaisseur de la puce à câbler de façon à minimiser la longueur des fils de câblage entre la puce et le circuit imprimé multicouches. The invention is not limited to a printed circuit with four layers as shown in Figure 2e, a different number of layers can be used to achieve the multilayer microwave circuit with metallizations adapted to the microwave circuit to achieve. The thickness of the last layer having the open cavity can be chosen according to the thickness of the chip to be wired so as to minimize the length of the wiring son between the chip and the multilayer printed circuit.

Claims (11)

REVENDICATIONS1. Circuit hyperfréquences (10, 100) comportant au moins une puce (30) hyperfréquences câblée sur un circuit imprimé multicouches (12), la puce hyperfréquences ayant une face arrière (40) métallisée et une face avant (44) comportant des conducteurs électriques (46) de la face avant de la puce, le circuit imprimé multicouches (12) ayant, entre une face inférieure (20) et une face supérieure (22) dudit circuit multicouches, n couches (C1, C2, C3, C4) ayant chacune deux faces principales opposées, une première couche métallique (C1) et n-1 couches diélectriques (C2, C3, C4) empilées sur la première couche métallique, la dernière couche (C4) de l'empilement comportant la face supérieure (22) du circuit imprimé multicouches (12) ayant des conducteurs électriques d'interconnexion (50) avec la puce et une face opposée comportant une métallisation formant un plan de masse hyperfréquences (34), caractérisé en ce que la dernière couche (C4) de l'empilement comporte une cavité ouverte (80) débouchant par un côté sur la face supérieure (22) du circuit imprimé multicouches et fermée, par un autre côté, par le plan de masse hyperfréquences (34), la cavité ouverte délimitant, sur ledit plan de masse hyperfréquences, une zone métallique de report (69) de la puce (30) par sa face arrière (40) métallisée sur le circuit multicouches, des fils (90) d'interconnexion reliant les conducteurs électriques (50) d'interconnexion de la face supérieure (22) du circuit multicouches aux conducteurs électriques (46) de la face avant (44) de la puce. REVENDICATIONS1. Microwave circuit (10, 100) having at least one microwave chip (30) wired to a multilayer printed circuit board (12), the microwave chip having a metallized rear face (40) and a front face (44) having electrical conductors (46). ) of the front face of the chip, the multilayer printed circuit (12) having, between a lower face (20) and an upper face (22) of said multilayer circuit, n layers (C1, C2, C3, C4) each having two opposite main faces, a first metal layer (C1) and n-1 dielectric layers (C2, C3, C4) stacked on the first metal layer, the last layer (C4) of the stack comprising the upper face (22) of the circuit multilayer printed circuit (12) having interconnection electrical conductors (50) with the chip and an opposite face having a metallization forming a microwave ground plane (34), characterized in that the last layer (C4) of the stack comprises a open cavity (80) opening on one side on the upper face (22) of the multilayer printed circuit and closed, on the other hand, by the microwave ground plane (34), the open cavity delimiting, on said microwave ground plane, a metallic zone (69) for transferring the chip (30) by its metallised rear face (40) on the multilayer circuit, interconnecting wires (90) connecting the electrical conductors (50) interconnecting the upper face ( 22) of the multilayer circuit to the electrical conductors (46) of the front face (44) of the chip. 2. Circuit hyperfréquences selon la revendication 1, caractérisé en ce que les n-1 couches diélectriques (C2, C3, C4) du circuit multicouches comportent dans leur épaisseur, dans la zone métallique de report (69) de la puce (30) sur le circuit imprimé multicouches, des trous métallisés (62) pour la liaison électrique et thermique entre la zone métallique de report de la puce, le plan de masse hyperfréquences (34) et la première couche métallique (C1). 2. Microwave circuit according to claim 1, characterized in that the n-1 dielectric layers (C2, C3, C4) of the multilayer circuit comprise, in their thickness, in the transfer metal region (69) of the chip (30) on the multilayer printed circuit, metallized holes (62) for the electrical and thermal connection between the metal transfer zone of the chip, the microwave ground plane (34) and the first metal layer (C1). 3. Circuit hyperfréquences selon l'une des revendications 1 ou 2, caractérisé en ce que, la dernière couche (C4) de l'empilement comporte sur sa face principale opposée à la face supérieure (22) du circuit imprimé multicouches une métallisation d'épaisseur el pour former le plan de masse hyperfréquences et, sur une portion de la métallisation dudit plan de masse hyperfréquences, en vis-à-vis de la zone métallique de report de la puce sur le circuit imprimé multicouches, un renfort de métallisation (68) d'épaisseur e2. 3. Microwave circuit according to one of claims 1 or 2, characterized in that the last layer (C4) of the stack comprises on its main face opposite to the upper face (22) of the multilayer printed circuit metallization d ' thickness e1 to form the microwave ground plane and, on a portion of the metallization of said microwave ground plane, vis-à-vis the metal zone of the transfer of the chip on the multilayer printed circuit, a metallization reinforcement (68 ) of thickness e2. 4. Circuit hyperfréquences selon l'une des revendications 1 à 3, caractérisé en ce que la dernière couche (C4) comporte sur sa surface libre formant la face supérieure (22) du circuit multicouches une métallisation comportant des conducteurs électriques (50) d'interconnexion avec la puce hyperfréquences(30). 4. Microwave circuit according to one of claims 1 to 3, characterized in that the last layer (C4) comprises on its free surface forming the upper face (22) of the multilayer circuit a metallization comprising electrical conductors (50) of interconnection with the microwave chip (30). 5. Circuit hyperfréquences selon l'une des revendications 1 à 4, caractérisé en ce que les matériaux diélectriques des couches diélectriques (C2, C3, C4) spécifiques au fonctionnement en hyperfréquences sont, par exemple, choisis parmi les matériaux de référence RO 4003 ou RO 4350 de la société de nom commerciale ROGERS. 5. Microwave circuit according to one of claims 1 to 4, characterized in that the dielectric materials of the dielectric layers (C2, C3, C4) specific to microwave operation are, for example, selected from the reference materials RO 4003 or RO 4350 of the trade name company ROGERS. 6. Procédé de fabrication d'un circuit hyperfréquences (100) comportant au moins une puce (30) hyperfréquences câblée sur un circuit imprimé multicouches, la puce hyperfréquences ayant une face arrière (40) métallisée et une face avant (44) comportant des conducteurs électriques (46) de la face avant de la puce, le circuit imprimé multicouches ayant, entre une face inférieure (20) et une face supérieure (22) dudit circuit multicouches, n couches (CI , C2, C3, C4) ayant chacune deux faces principales opposées, une première couche métallique (C1) et n-1 (C2, C3, C4) couches diélectriques empilées sur la première couche métallique, la dernière couche (C4) de l'empilement comportant la face supérieure (22) du circuit imprimé multicouches ayant des conducteurs électriques d'interconnexion (50) avec la puce et une face opposée comportant une métallisation formant un plan de masse hyperfréquences (34), la dernière couche (C4) de l'empilement comportant une cavité ouverte (80)débouchant par un côté sur la face supérieure (22) de l'empilement et fermée, par un autre côté, par le plan de masse hyperfréquences (34), la cavité ouverte délimitant, sur ledit plan de masse hyperfréquences, une zone métallique de report (69) de la puce (30) par sa face arrière (40) métallisée sur le circuit imprimé multicouches, des fils (90) d'interconnexion reliant les conducteurs électriques (50) d'interconnexion de la face supérieure (22) du circuit multicouches aux conducteurs électriques (46) de la face avant de la puce (30), caractérisé en ce qu'il comprend au moins les étapes suivantes : - réalisation des n couches (Cl , C2, C3, C4), la dernière couche (C4) comportant sur la face principale opposée à la face supérieure (22) du circuit multicouches, la métallisation formant le plan de masse hyperfréquence (34), - renforcement de l'épaisseur du plan de masse hyperfréquence (34) 15 de la dernière couche (C4) au niveau de la zone métallique de report (69) de la puce, - réalisation du circuit multicouches par empilage et collage des n couches, - réalisation par lamage de la cavité ouverte (80) débouchant par la 20 face supérieure (22) du circuit multicouches jusqu'à apparition de la zone métallique de report de la puce, - report de la puce hyperfréquences (30) par sa face arrière (40) métallisée au fond de la cavité ouverte (80) sur la zone métallique de report (69) de la puce (30) sur le plan de masse hyperfréquences (34), 25 - réalisation des liaisons électriques entre le circuit multicouches et la puce par câblage des fils (90) d'interconnexion électrique entre les conducteurs (46) de la face avant de la puce et les conducteurs électriques d'interconnexion (50) de la face supérieure (22) du circuit multicouches. 30 6. A method of manufacturing a microwave circuit (100) comprising at least one microwave chip (30) wired on a multilayer printed circuit, the microwave chip having a metallized rear face (40) and a front face (44) comprising conductors. electrodes (46) of the front face of the chip, the multilayer printed circuit having, between a lower face (20) and an upper face (22) of said multilayer circuit, n layers (C1, C2, C3, C4) each having two opposite main faces, a first metal layer (C1) and n-1 (C2, C3, C4) dielectric layers stacked on the first metal layer, the last layer (C4) of the stack comprising the upper face (22) of the circuit multilayer printed material having interconnecting electrical conductors (50) with the chip and an opposing face having a metallization forming a microwave ground plane (34), the last layer (C4) of the stack comprising a cavity opening (80) opening on one side on the upper face (22) of the stack and closed, on the other hand, by the microwave ground plane (34), the open cavity delimiting, on said microwave ground plane, a metal region of transfer (69) of the chip (30) by its metallized rear face (40) on the multilayer printed circuit, interconnection wires (90) connecting the electrical conductors (50) interconnecting the upper face ( 22) of the multilayer circuit to the electrical conductors (46) of the front face of the chip (30), characterized in that it comprises at least the following steps: - production of the n layers (C1, C2, C3, C4), the last layer (C4) comprising on the main face opposite to the upper face (22) of the multilayer circuit, the metallization forming the microwave ground plane (34), - reinforcing the thickness of the microwave ground plane (34) 15 the last layer (C4) at the level of the zone m report of the chip (69), - realization of the multilayer circuit by stacking and gluing of the n layers, - realization by countersinking of the open cavity (80) opening through the upper face (22) of the multilayer circuit until appearance of the metal zone of the transfer of the chip, - transfer of the microwave chip (30) by its metallized rear face (40) at the bottom of the open cavity (80) on the transfer metal zone (69) of the chip (30). ) on the microwave ground plane (34), 25 - making the electrical connections between the multilayer circuit and the chip by wiring the electrical interconnection wires (90) between the conductors (46) of the front face of the chip and the electrical interconnection conductors (50) of the upper face (22) of the multilayer circuit. 30 7. Procédé de fabrication d'un circuit hyperfréquences selon la revendication 6, caractérisé en ce que le collage des n couches de l'empilement est réalisé par un film de colle (70) inséré entre deux couches adjacentes. 7. A method of manufacturing a microwave circuit according to claim 6, characterized in that the bonding n n layers of the stack is formed by a glue film (70) inserted between two adjacent layers. 8. Procédé de fabrication d'un circuit hyperfréquences selon l'une des revendications 6 ou 7, caractérisé en ce que le renforcement de l'épaisseur du plan de masse hyperfréquence (34) au niveau de la zone métallique de report (69) de la puce hyperfréquences est de 35 micromètres. 8. A method of manufacturing a microwave circuit according to one of claims 6 or 7, characterized in that the strengthening of the thickness of the microwave ground plane (34) at the metal transfer region (69) of the microwave chip is 35 micrometers. 9. Procédé de fabrication d'un circuit hyperfréquences selon l'une des revendications 6 à 8, caractérisé en ce que la forme de la cavité ouverte (80) est adaptée à la forme de la puce, la forme de la cavité ouverte pouvant être choisie parmi les formes de section, circulaire, carrée, rectangulaire. 9. A method of manufacturing a microwave circuit according to one of claims 6 to 8, characterized in that the shape of the open cavity (80) is adapted to the shape of the chip, the shape of the open cavity can be selected from the forms of section, circular, square, rectangular. 10. Procédé de fabrication d'un circuit hyperfréquences selon l'une des revendications 6 à 9, caractérisé en ce que la cavité ouverte (80) est réalisée à l'aide d'un outil de lamage (82). 15 10. A method of manufacturing a microwave circuit according to one of claims 6 to 9, characterized in that the open cavity (80) is formed by means of a counterbore tool (82). 15 11. Procédé de fabrication d'un circuit hyperfréquences selon la revendication 10, caractérisé en ce que l'outil de lamage (82) comporte un dispositif de détection de contact électrique entre l'outil de lamage et le plan de masse hyperfréquence (34) au niveau de la zone métallique de report de la puce pour contrôler la profondeur de lamage de la cavité ouverte. 20 10 11. A method of manufacturing a microwave circuit according to claim 10, characterized in that the counterbore tool (82) comprises a device for detecting electrical contact between the counterbore tool and the microwave ground plane (34). at the metal zone of the transfer of the chip to control the depth of countersink of the open cavity. 20 10
FR1103291A 2011-10-28 2011-10-28 MULTILAYER HYPERFREQUENCY CIRCUIT AND METHOD FOR MANUFACTURING SUCH CIRCUIT. Active FR2982116B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1103291A FR2982116B1 (en) 2011-10-28 2011-10-28 MULTILAYER HYPERFREQUENCY CIRCUIT AND METHOD FOR MANUFACTURING SUCH CIRCUIT.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1103291A FR2982116B1 (en) 2011-10-28 2011-10-28 MULTILAYER HYPERFREQUENCY CIRCUIT AND METHOD FOR MANUFACTURING SUCH CIRCUIT.

Publications (2)

Publication Number Publication Date
FR2982116A1 true FR2982116A1 (en) 2013-05-03
FR2982116B1 FR2982116B1 (en) 2014-09-26

Family

ID=45888263

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1103291A Active FR2982116B1 (en) 2011-10-28 2011-10-28 MULTILAYER HYPERFREQUENCY CIRCUIT AND METHOD FOR MANUFACTURING SUCH CIRCUIT.

Country Status (1)

Country Link
FR (1) FR2982116B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870438B1 (en) * 1999-11-10 2005-03-22 Kyocera Corporation Multi-layered wiring board for slot coupling a transmission line to a waveguide
US20100226110A1 (en) * 2009-03-09 2010-09-09 Denso Corporation Printed wiring board, printed IC board having the printed wiring board, and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870438B1 (en) * 1999-11-10 2005-03-22 Kyocera Corporation Multi-layered wiring board for slot coupling a transmission line to a waveguide
US20100226110A1 (en) * 2009-03-09 2010-09-09 Denso Corporation Printed wiring board, printed IC board having the printed wiring board, and method of manufacturing the same

Also Published As

Publication number Publication date
FR2982116B1 (en) 2014-09-26

Similar Documents

Publication Publication Date Title
US10535581B2 (en) Module for heat generating electronic component
TWI322495B (en) Carrier structure embedded with a chip and method for manufacturing the same
US20080117608A1 (en) Printed circuit board and fabricating method thereof
US7786573B2 (en) Packaging chip having interconnection electrodes directly connected to plural wafers
KR20010006980A (en) Semiconductor device and manufacturing method therefor
JPWO2012023332A1 (en) Electronic component and manufacturing method thereof
CN111739885B (en) Electromagnetic shielding structure, electromagnetic shielding structure manufacturing method and electronic product
SE513352C2 (en) Circuit board and process for making the circuit board
US10129982B2 (en) Embedded board and method of manufacturing the same
US20200066644A1 (en) Embedded substrate and method for manufacturing embedded substrate
JP2007095927A (en) Wiring board and its production method
JP4535834B2 (en) Light emitting device and manufacturing method thereof
TWI772158B (en) A connector for realizing multi-sided interconnection and its manufacturing method
CN103219317B (en) Integrated antenna package and the method being used for manufacturing integrated antenna package
EP3008979B1 (en) Cooled multilayer printed circuit board with low dielectric loss
FR2982116A1 (en) Microwave frequency circuit, has microwave frequency chip comprising metallized back face and front face, and interconnection wire utilized for connecting set of electric drivers of upper face with electric drivers on front face
CN110505758A (en) Board structure of circuit and its manufacturing method
EP1114456B1 (en) Collective method for conditioning a plurality of components initially formed in a common substrate
CN105453270B (en) The backlight image sensor chip of chip drives performance improvement
EP3417481B1 (en) Interconnection method in a 3d electronic module
CN114171490A (en) Packaging structure and manufacturing method thereof
US8685860B2 (en) Semiconductor structure and manufacturing method thereof
EP0795907A1 (en) Multilayer high-frequency circuit with integrated active elements
CN116721993B (en) Packaging substrate, forming method thereof and packaging structure
TW201343035A (en) Manufacturing method of circuit board structure

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13