FR2980036A1 - Procede de realisation d'une structure integree tridimensionnelle et structure correspondante - Google Patents

Procede de realisation d'une structure integree tridimensionnelle et structure correspondante Download PDF

Info

Publication number
FR2980036A1
FR2980036A1 FR1158081A FR1158081A FR2980036A1 FR 2980036 A1 FR2980036 A1 FR 2980036A1 FR 1158081 A FR1158081 A FR 1158081A FR 1158081 A FR1158081 A FR 1158081A FR 2980036 A1 FR2980036 A1 FR 2980036A1
Authority
FR
France
Prior art keywords
integrated circuit
front face
integrated
electrically conductive
metal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1158081A
Other languages
English (en)
Inventor
Laurent-Luc Chapelon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR1158081A priority Critical patent/FR2980036A1/fr
Publication of FR2980036A1 publication Critical patent/FR2980036A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/065—Material
    • H01L2224/06505—Bonding areas having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564—Only on the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Procédé de réalisation d'une structure intégrée tridimensionnelle, et structure correspondante, ledit procédé comprenant un collage direct de la face avant d'un premier circuit intégré (CI1) et de la face avant d'un deuxième circuit intégré (CI2), et une réalisation d'au moins une liaison traversante électriquement conductrice s'étendant entre une face non assemblée (BF11) du premier circuit intégré, opposée à sa face avant, et une ligne métallique (LM1) de la partie d'interconnexion d'un des deux circuits intégrés.

Description

B11-2303FR 1 Procédé de réalisation d'une structure intégrée tridimensionnelle et structure correspondante L'invention concerne les circuits intégrés et plus particulièrement les structures intégrées tridimensionnelles comprenant un assemblage d'au moins deux circuits intégrés, par exemple assemblés face avant contre face avant. La face avant d'un circuit intégré est généralement la face supérieure d'un réseau d'interconnexion bien connu de l'homme du métier sous l'acronyme anglo-saxon de « BEOL : Back End Of Line », lui-même disposé au dessus d'un substrat généralement en silicium. Afin d'assembler ces faces de circuits intégrés, on forme des piliers de cuivre sur ces faces, reliés à des lignes métalliques des réseaux d'interconnexion. Ces piliers de cuivre sont généralement désignés par l'homme du métier sous les vocables anglo-saxons de « copper pillars » ou de « copper post ». Les piliers de type « copper pillars » comprennent à leur extrémité libre un alliage à basse température de fusion destiné à former un contact électrique avec l'extrémité libre des piliers de type « copper post ». Par ailleurs, afin de combler l'espace entre les circuits intégrés, une résine, généralement désignée sous le vocable anglo-saxon de « pre-applied underfill » est utilisée. Des liaisons traversantes électriquement conductrices (« TSV : Through Silicon Via » en langue anglaise) sont ensuite réalisées afin de former un contact électrique sur une face non assemblée de la structure tridimensionnelle, par exemple pour permettre un assemblage dit « flip chip », selon un vocable bien connu de l'homme du métier. De manière classique, le substrat du circuit intégré dans lequel les liaisons traversantes électriquement conductrices sont réalisées est aminci, notamment pour réduire la longueur des liaisons et pour faciliter leur réalisation. De ce fait, un support doit être fixé à l'assemblage pour former une poignée de maintien et permettre à l'assemblage de rester suffisamment rigide lors de la mise en oeuvre de l'opération d'amincissement du substrat et de la réalisation des liaisons traversantes électriquement conductrices. Ce support est retiré après cette réalisation.
Le grand nombre d'étapes de fabrication nécessaires pour réaliser ces assemblages, et la nécessité d'utiliser une poignée de maintien temporaire sont les inconvénients de cette solution. Selon un mode de mise en oeuvre et de réalisation, il est proposé de simplifier l'assemblage de deux circuits intégrés.
Selon un aspect, il est proposé un procédé de réalisation d'une structure intégrée tridimensionnelle, comprenant un collage direct de la face avant d'un premier circuit intégré et de la face avant d'un deuxième circuit intégré, et une réalisation d'au moins une liaison traversante électriquement conductrice s'étendant entre une face non assemblée du premier circuit intégré, opposée à sa face avant, et une ligne métallique de la partie d'interconnexion d'un des deux circuits intégrés. Les circuits intégrés comprennent généralement un substrat et, au dessus du substrat, une partie d'interconnexion de type « BEOL » comportant une pluralité de niveaux de métallisation encapsulés dans un matériau isolant, par exemple du dioxyde de silicium (SiO2). Ces niveaux de métallisation comprennent des lignes métalliques, généralement en cuivre. Dans la présente demande, par face avant, on entend la face supérieure du plus haut niveau de métallisation d'un circuit intégré, comprenant du matériau isolant du réseau d'interconnexion, et la face supérieure des lignes métalliques de ce plus haut niveau de métallisation. Par ailleurs, la face non assemblée, opposée à la face avant, est la face obtenue après d'éventuelles étapes d'amincissement du substrat du premier circuit intégré sur laquelle débouche la liaison traversante électriquement conductrice. Le collage direct, ou collage moléculaire, est un collage sans apport de matière adhésive. L'interface entre les deux circuits intégrés ne comprend donc pas de piliers de cuivre du type « copper post » ou « copper pillar », les contacts électriques étant obtenus par chevauchement des lignes métalliques des plus hauts niveaux de métallisation des deux circuits intégrés. Ledit deuxième circuit intégré peut être situé au sein d'une plaque de circuits intégrés (« wafer » en langue anglaise). Le premier circuit intégré peut ainsi être un circuit intégré indépendant, par exemple provenant d'une plaque de circuits intégrés ayant été découpée. Le premier circuit intégré peut en outre être disposé au sein d'une plaque n'ayant pas été découpée.
Avantageusement, lesdites faces avant desdits premier et deuxième circuits intégrés comportent un matériau isolant, par exemple du dioxyde de silicium, et du cuivre, et ledit collage direct comprend un collage direct du cuivre de ladite face avant du premier circuit intégré et du cuivre de ladite face avant du deuxième circuit intégré et un collage direct du matériau isolant de ladite face avant du premier circuit intégré et du matériau isolant de ladite face avant du deuxième circuit intégré. Ainsi, l'interface entre les deux circuits intégrés comprend des interfaces cuivre/cuivre et des interfaces matériau isolant/matériau isolant. Le collage est donc de bonne qualité. Le procédé peut comprendre en outre une encapsulation au moins partielle dudit premier circuit intégré collé au deuxième circuit intégré dans une résine. On pourra notamment encapsuler le premier circuit intégré dans le cas où il est un circuit intégré indépendant.
La réalisation de ladite liaison traversante électriquement conductrice peut comprendre : - une formation d'un pilier électriquement conducteur s'étendant dans le premier circuit intégré et débouchant sur au moins une ligne métallique du premier circuit intégré. - un amincissement du premier circuit intégré postérieurement à ladite étape de collage direct, ledit pilier électriquement conducteur débouchant alors sur ladite face non assemblée du premier circuit intégré.
Une telle liaison traversante électriquement conductrice est couramment désignée par l'homme du métier sous le vocable anglo-saxon de « TSV middle ». On notera qu'il n'est pas nécessaire de fixer un support formant une poignée de maintien pour amincir le premier circuit intégré. En effet, l'épaisseur du deuxième circuit intégré et l'utilisation d'un collage direct permet d'obtenir un assemblage suffisamment robuste pour supporter une étape d'amincissement. En variante, la réalisation de ladite liaison traversante électriquement conductrice est mise en oeuvre après l'étape de collage.
Une telle liaison est désignée sous le vocable anglo-saxon de « TSV last », et permet de former une liaison avec une ligne métallique du premier circuit intégré ou avec une ligne métallique du deuxième circuit intégré. Selon un autre aspect, il est proposé une structure intégrée tridimensionnelle comprenant un premier circuit intégré et un deuxième circuit intégré collés directement par leur face avant et au moins une liaison traversante électriquement conductrice s'étendant entre une face non assemblée du premier circuit intégré, opposée à sa face avant, et une ligne métallique de la partie d'interconnexion d'un des deux circuits intégrés. Ledit deuxième circuit intégré peut être situé au sein d'une plaque de circuits intégrés. Ledit premier circuit intégré collé au deuxième circuit intégré peut être encapsulé au moins partiellement dans une résine.
D'autres avantages et caractéristiques de l'invention apparaîtront à l'étude de la description détaillée de modes de mise en oeuvre et de réalisation, pris à titre d'exemples non limitatifs et illustrés par les dessins annexés sur lesquels : - les figures 1 à 8 illustrent schématiquement différentes étapes de modes de mise en oeuvre d'un procédé de réalisation d'une structure intégrée tridimensionnelle selon l'invention. Sur la figure 1, on a représenté un premier circuit intégré CIl et un deuxième circuit intégré Cl2 dont les faces avant FF1 et FF2 ont été collées directement selon l'interface IF. Les circuits intégrés CIl et Cl2 comportent respectivement un réseau d'interconnexion ITX1 et ITX2. Les réseaux d'interconnexion ITX1 et ITX2 comprennent de manière classique une pluralité de niveaux d'interconnexion, par exemple sept ou huit, qui n'ont pas tous été représentés ici, et qui sont encapsulés dans des matériaux isolants ISO1 et IS02. Des transistors TR ont également été réalisés au sein des deux circuits intégrés dans une partie bien connue de l'homme du métier sous l'acronyme anglo-saxon « FEOL : Front End Of Line ». Le plus haut niveau de métallisation du premier circuit intégré CIl, par exemple le niveau 7 ou 8, comporte ici des lignes LH. La face supérieure des lignes LH peut avoir par exemple des dimensions de l'ordre de cinq micromètres par trois micromètres. Les lignes LH sont collées directement à des lignes métalliques LI2 du plus haut niveau de métallisation ayant des dimensions similaires. De ce fait, l'interface IF comporte des interfaces entre du cuivre des lignes LH et du cuivre des lignes LI2, et du matériau isolant ISO1 contre du matériau isolant IS02. On notera que le circuit intégré Cl2 peut être disposé au sein d'une plaque de circuits intégrés, et le circuit intégré Cil peut être un circuit intégré indépendant.
Les circuits intégrés Cil et Cl2 comportent respectivement un substrat SUBI et un substrat SUB2, par exemple en silicium. Les circuits intégrés Cil et Cl2 peuvent avoir une épaisseur de l'ordre de 780 micromètres. En outre, un pilier conducteur PC a été réalisé au sein du circuit intégré CIl. Le pilier conducteur PC débouche sur une ligne métallique LM1 disposée au sein du niveau de métallisation le plus bas du premier circuit intégré CIl. Le pilier conducteur PC a été réalisé postérieurement à la réalisation de la partie dite « FEOL » et préalablement à ou lors des premières opérations de la réalisation du réseau d'interconnexion ITX1. Le pilier PC comporte du cuivre, et est encapsulé dans une couche d'accroche ACCP et une couche isolante ISOP. La couche d'accroche ACCP peut comporter du tantale, du nitrure de tantale (TaN), et également du cuivre, ces couches ont été formées lors d'étapes de dépôt chimique en phase vapeur (« PVD : Physical Vapour Deposition » en langue anglaise). Le cuivre du pilier PC peut ainsi être déposé au moyen d'une étape de dépôt électrochimique. Par ailleurs, afin de faciliter sa réalisation, sa hauteur HP peut être de l'ordre 15 micromètres et sa largeur LP peut être de l'ordre de 3 micromètres. Le pilier PC s'étend ainsi dans le substrat SUBI. Afin de former un contact électrique sur une face non assemblée du circuit intégré CIl, le substrat SUBI du circuit intégré CIl est aminci (figure 2). Cette étape correspond à un polissage mécanique grossier du substrat SUBI. L'amincissement s'arrête ici de manière à laisser subsister du silicium du substrat SUBI entre le pilier PC et la face non assemblée opposée à la face avant FF1 du circuit intégré CIl. On pourra arrêter cet amincissement à une distance l'ordre de 5 à 10 micromètres. Il n'est pas nécessaire de fixer une poignée de maintien contre le circuit intégré Cl2 afin de rigidifier l'assemblage des circuits intégrés CIl et Cl2, l'interface IF et l'épaisseur du circuit intégré CIl et notamment de son substrat SUB2 permettant d'obtenir un assemblage robuste. Une gravure chimique sélective est ensuite mise en oeuvre pour amincir le substrat SUBI du circuit intégré CIl (figure 3). Cette gravure sélective, par exemple une gravure utilisant un plasma d'hexafluorure de soufre (SF6), va graver uniquement le substrat SUBI et laisser subsister le pilier PC, la couche d'accroche ACCP et la couche isolante ISOP. Le pilier PC débouche alors sur une face BF1, non assemblée, et opposée à la face avant FF1 du premier circuit intégré CIl. Le pilier PC traversant alors le substrat SUBI, il forme une liaison traversante électriquement conductrice. Comme illustré sur la figure 4, on peut encapsuler le circuit intégré CIl dans une résine RES, par exemple une résine vendue par la société japonaise « Shin-Etsu » sous la dénomination commerciale « SINR ». La surface de la résine RES est ensuite aplanie (figure 5), afin de former une face BF11 sur laquelle débouche le pilier PC. La couche ISOP située à l'extrémité du pilier PC est retirée lors de cette étape d'aplanissement. Une ligne métallique LRDL est réalisée sur la face BF11, par exemple une ligne métallique du type « RDL : Redistribution Line » selon un vocable anglo-saxon bien connu de l'homme du métier. La ligne RDL est en contact électrique avec le pilier PC, et donc en contact électrique avec la ligne métallique LM1.
Une couche de passivation PAS, comportant par exemple un matériau isolant, a également été formée au dessus de la face BF11, et un orifice OR a été formé dans la couche PAS au niveau de la ligne métallique LRDL. Comme illustré sur la figure 6, on peut former un pilier CPI de type « copper pillar » depuis l'orifice OR, au moyen d'étapes classiques telles que la formation d'une couche d'accroche ACCPI, une formation d'une couche de résine, une formation d'une cavité dans la résine, une croissance dans cette cavité du pilier CPI par dépôt électrochimique, et enfin un retrait de la résine et de la couche d'accroche ACCPI qui n'est pas disposée sous le pilier CPI. Le pilier CPI comprend une portion de cuivre CU et une couche d'un alliage à basse température de fusion SAC, par exemple un alliage étain-argentcuivre. Le pilier CPI permet par exemple de connecter la structure intégrée tridimensionnelle formée par les circuits intégrés CIl et Cl2 lors d'assemblages de types « flip-chip ». Si le circuit intégré Cl2 est situé au sein d'une plaque de circuits intégrés, alors on peut découper les circuits intégrés pour obtenir des structures intégrées tridimensionnelles indépendantes. On obtient alors une structure intégrée tridimensionnelle comprenant un premier circuit intégré CIl, et un deuxième circuit intégré Cl2 collés directement par leur face avant et au moins une liaison traversante électriquement conductrice s'étendant entre une face non assemblée BF11 du premier circuit intégré, opposée à sa face avant, et une ligne métallique LM1 de la partie d'interconnexion ITX1 du premier circuit intégré Cil. On va maintenant décrire, en se référant aux figures 7 et 8, une variante de l'invention dans laquelle la liaison traversante électriquement conductrice est une liaison de type « TSV last ».
Ainsi, comme illustré sur la figure 7, après un assemblage par collage direct selon l'interface IF, il est possible de former après amincissement du substrat SUBI, une liaison traversante TSVL1 débouchant par exemple sur une ligne LM2 du circuit intégré Cl2. La formation de la liaison TSVL1 comprend notamment un amincissement du substrat SUBI, une formation d'une cavité depuis la face BF12 obtenue après amincissement jusqu'à la ligne LM2 et un remplissage de cette cavité par un matériau conducteur. Comme illustré sur la figure 8, on peut également former une liaison de type « TSV last » débouchant sur une ligne métallique du premier circuit intégré Cil. Sur la figure, la liaison TSVL2 débouche sur la ligne LM1. Les dimensions de la liaison sont alors sensiblement les même que celle d'une liaison de type « TSV middle », et le remplissage de la liaison est donc facilité.
Selon un aspect de l'invention, on obtient un procédé de réalisation d'une structure intégrée tridimensionnelle ne nécessitant pas de piliers de cuivre entre les circuits intégrés, et ne nécessitant pas non plus de fixation d'un support formant une poignée de maintien.

Claims (9)

  1. REVENDICATIONS1. Procédé de réalisation d'une structure intégrée tridimensionnelle, comprenant un collage direct de la face avant (FF1) d'un premier circuit intégré (CIl) et de la face avant (FF2) d'un deuxième circuit intégré (Cl2), et une réalisation d'au moins une liaison traversante électriquement conductrice (PC, TSVL1, TSVL2) s'étendant entre une face non assemblée (BF11, BF12) du premier circuit intégré, opposée à sa face avant, et une ligne métallique (LM1, LM2) de la partie d'interconnexion d'un des deux circuits intégrés.
  2. 2. Procédé selon la revendication 1, dans lequel ledit deuxième circuit intégré (Cl2) est situé au sein d'une plaque de circuits intégrés.
  3. 3. Procédé selon la revendication 1 ou 2, dans lequel lesdites faces avant desdits premier et deuxième circuits intégrés comportent un matériau isolant (ISO1, IS02) et du cuivre (LI1, LI2), et ledit collage direct comprend un collage direct du cuivre de ladite face avant du premier circuit intégré et du cuivre de ladite face avant du deuxième circuit intégré et un collage direct du matériau isolant de ladite face avant du premier circuit intégré et du matériau isolant de ladite face avant du deuxième circuit intégré.
  4. 4. Procédé selon l'une quelconque des revendications précédentes, comprenant en outre une encapsulation au moins partielle dudit premier circuit intégré collé au deuxième circuit intégré dans une résine (RES).
  5. 5. Procédé selon l'une quelconque des revendications précédentes, dans lequel la réalisation de ladite liaison traversante électriquement conductrice comprend : - une formation d'un pilier électriquement conducteur (PC) s'étendant dans le premier circuit intégré (CIl) et débouchant sur au moins une ligne métallique (LM1) du premier circuit intégré, - un amincissement du premier circuit intégré postérieurement à ladite étape de collage direct, ledit pilier électriquement conducteurdébouchant alors sur ladite face non assemblée (BF11) du premier circuit intégré.
  6. 6. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel la réalisation de ladite liaison traversante électriquement conductrice (TSVL1, TSVL2) est mise en oeuvre après l'étape de collage.
  7. 7. Structure intégrée tridimensionnelle comprenant un premier circuit intégré (CIl) et un deuxième circuit intégré (Cl2) collés directement par leur face avant et au moins une liaison traversante électriquement conductrice (PC, TSVL1, TSVL2) s'étendant entre une face non assemblée (BF11, BF12) du premier circuit intégré, opposée à sa face avant, et une ligne métallique (LM1, LM2) de la partie d'interconnexion d'un des deux circuits intégrés.
  8. 8. Structure intégrée selon la revendication 7, dans laquelle ledit deuxième circuit intégré (Cl2) est situé au sein d'une plaque de circuits intégrés.
  9. 9. Structure intégrée selon la revendication 7 ou 8, dans laquelle ledit premier circuit intégré collé au deuxième circuit intégré est encapsulé au moins partiellement dans une résine (RES).
FR1158081A 2011-09-12 2011-09-12 Procede de realisation d'une structure integree tridimensionnelle et structure correspondante Withdrawn FR2980036A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1158081A FR2980036A1 (fr) 2011-09-12 2011-09-12 Procede de realisation d'une structure integree tridimensionnelle et structure correspondante

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1158081A FR2980036A1 (fr) 2011-09-12 2011-09-12 Procede de realisation d'une structure integree tridimensionnelle et structure correspondante

Publications (1)

Publication Number Publication Date
FR2980036A1 true FR2980036A1 (fr) 2013-03-15

Family

ID=45093996

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1158081A Withdrawn FR2980036A1 (fr) 2011-09-12 2011-09-12 Procede de realisation d'une structure integree tridimensionnelle et structure correspondante

Country Status (1)

Country Link
FR (1) FR2980036A1 (fr)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130334638A1 (en) * 2012-06-15 2013-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and Method for Backside Illuminated Image Sensors
FR3016474A1 (fr) * 2014-01-14 2015-07-17 Commissariat Energie Atomique Procede de placement et de collage de puces sur un substrat recepteur
WO2016137892A1 (fr) * 2015-02-23 2016-09-01 Invensas Corporation Ensembles microélectroniques formés à l'aide de siliciure métallique, et procédés de fabrication
EP3096350A1 (fr) * 2015-05-21 2016-11-23 MediaTek Inc. Structure d'emballage de semi-conducteur et procédé de formation de celle-ci
CN107680958A (zh) * 2016-08-02 2018-02-09 上海珏芯光电科技有限公司 射频微***封装模块及其制造方法
CN111211058A (zh) * 2018-11-21 2020-05-29 台湾积体电路制造股份有限公司 形成封装的方法以及集成电路器件的封装

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080268614A1 (en) * 2007-04-25 2008-10-30 Ku-Feng Yang Wafer Bonding
US20100193964A1 (en) * 2009-02-03 2010-08-05 International Business Machines Corporation method of making 3d integrated circuits and structures formed thereby
FR2953065A1 (fr) * 2009-11-20 2011-05-27 Commissariat Energie Atomique Procede de realisation d'empilements sur plusieurs niveaux d'ensembles de puces electroniques
US20110168434A1 (en) * 2010-01-12 2011-07-14 International Business Machines Corporation Bonded structure employing metal semiconductor alloy bonding

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080268614A1 (en) * 2007-04-25 2008-10-30 Ku-Feng Yang Wafer Bonding
US20100193964A1 (en) * 2009-02-03 2010-08-05 International Business Machines Corporation method of making 3d integrated circuits and structures formed thereby
FR2953065A1 (fr) * 2009-11-20 2011-05-27 Commissariat Energie Atomique Procede de realisation d'empilements sur plusieurs niveaux d'ensembles de puces electroniques
US20110168434A1 (en) * 2010-01-12 2011-07-14 International Business Machines Corporation Bonded structure employing metal semiconductor alloy bonding

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CHEN K N ET AL: "Integration schemes and enabling technologies for three-dimensional integrated circuits", IET COMPUTERS AND DIGITAL TECHNIQUES,, vol. 5, no. 3, 9 May 2011 (2011-05-09), pages 160 - 168, XP006037871, ISSN: 1751-861X, DOI: 10.1049/IET-CDT:20090127 *
DEPTUCH G W ET AL: "Vertically Integrated Circuits at Fermilab", IEEE TRANSACTIONS ON NUCLEAR SCIENCE, IEEE SERVICE CENTER, NEW YORK, NY, US, vol. 57, no. 4, 1 August 2010 (2010-08-01), pages 2178 - 2186, XP011312353, ISSN: 0018-9499 *
MATTHIAS T ET AL: "3D process integration. Wafer-to-wafer and chip-to-wafer bonding", ENABLING TECHNOLOGIES FOR 3-D INTEGRATION SYMPOSIUM - 27-29 NOVEMBER 2006,, 27 November 2006 (2006-11-27), pages 231 - 237, XP009104011 *

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130334638A1 (en) * 2012-06-15 2013-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and Method for Backside Illuminated Image Sensors
US9406711B2 (en) * 2012-06-15 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for backside illuminated image sensors
FR3016474A1 (fr) * 2014-01-14 2015-07-17 Commissariat Energie Atomique Procede de placement et de collage de puces sur un substrat recepteur
WO2015107290A2 (fr) 2014-01-14 2015-07-23 Commissariat à l'énergie atomique et aux énergies alternatives Procédé de placement et de collage de puces sur un substrat récepteur
WO2015107290A3 (fr) * 2014-01-14 2015-09-11 Commissariat à l'énergie atomique et aux énergies alternatives Procédé de placement et de collage de puces sur un substrat récepteur en utilisant un plot a l'aide d'une force d'attraction magnétique, électrostatique ou électromagnétique.
US9502347B2 (en) 2015-02-23 2016-11-22 Invensas Corporation Microelectronic assemblies formed using metal silicide, and methods of fabrication
WO2016137892A1 (fr) * 2015-02-23 2016-09-01 Invensas Corporation Ensembles microélectroniques formés à l'aide de siliciure métallique, et procédés de fabrication
US9905523B2 (en) 2015-02-23 2018-02-27 Invensas Corporation Microelectronic assemblies formed using metal silicide, and methods of fabrication
EP3096350A1 (fr) * 2015-05-21 2016-11-23 MediaTek Inc. Structure d'emballage de semi-conducteur et procédé de formation de celle-ci
US10032756B2 (en) 2015-05-21 2018-07-24 Mediatek Inc. Semiconductor package assembly with facing active surfaces of first and second semiconductor die and method for forming the same
CN107680958A (zh) * 2016-08-02 2018-02-09 上海珏芯光电科技有限公司 射频微***封装模块及其制造方法
CN107680958B (zh) * 2016-08-02 2020-01-24 上海珏芯光电科技有限公司 射频微***封装模块及其制造方法
CN111211058A (zh) * 2018-11-21 2020-05-29 台湾积体电路制造股份有限公司 形成封装的方法以及集成电路器件的封装
CN111211058B (zh) * 2018-11-21 2022-12-13 台湾积体电路制造股份有限公司 形成封装的方法以及集成电路器件的封装
US11908817B2 (en) 2018-11-21 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd Bonding structure of dies with dangling bonds

Similar Documents

Publication Publication Date Title
EP2816624B1 (fr) Procédé de réalisation d'une liaison électrique traversante et d'un condensateur traversant dans un substrat
EP2192612B1 (fr) Procédé pour empiler et interconnecter des circuits intégrés
FR2980036A1 (fr) Procede de realisation d'une structure integree tridimensionnelle et structure correspondante
FR2966283A1 (fr) Procede pour realiser une structure de collage
FR2992467A1 (fr) Procede de realisation d'un composant a contact electrique traversant et composant obtenu
FR2936359A1 (fr) Connexion par emboitement de deux inserts soudes.
EP2816597A2 (fr) Procédé de réalisation d'un dispositif microélectronique mécaniquement autonome
EP2829509A1 (fr) Dispositif comportant un canal fluidique muni d'au moins un système micro ou nanoélectronique et procédé de réalisation d'un tel dispositif
FR2983638A1 (fr) Procede de formation d'un circuit integre
EP3109900B1 (fr) Procede de fabrication d'une pluralite de dipoles en forme d'ilots ayant des electrodes auto-alignees
FR2990297A1 (fr) Empilement de structures semi-conductrices et procede de fabrication correspondant
WO2018033689A1 (fr) Procédé de connection intercomposants à densité optimisée
EP0892442B1 (fr) Procédé de fabrication d'une capacité métal-métal au sein d'un circuit intégré, et circuit intégré correspondant
EP2138453B1 (fr) Procédé de fabrication d'une structure électromécanique comportant au moins un pilier de renfort mécanique
EP4222783A1 (fr) Dispositif optoelectronique
FR2964246A1 (fr) Procede d'assemblage de deux parties d'un circuit
EP3913657A2 (fr) Procédé de traitement d'un circuit électronique pour un collage moléculaire hybride
FR3025051A1 (fr) Procede de realisation d'un circuit integre par collage direct de substrats comprenant en surface des portions de cuivre et de materiau dielectrique
FR2980917A1 (fr) Procede de realisation d'une liaison traversante electriquement conductrice
FR2968834A1 (fr) Procede de realisation de structures integrees tridimensionnelles
FR2978869A1 (fr) Procede d'assemblage de circuits integres et structure integree tridimensionnelle correspondante
FR2980037A1 (fr) Procede d'assemblage de circuits integres et structure integree tridimensionnelle correspondante
FR2978610A1 (fr) Procede de realisation d'une liaison electriquement conductrice traversante et dispositif integre correspondant
EP3537489B1 (fr) Procédé de fabrication d'un dispositif traversant
FR2978609A1 (fr) Procede de fabrication d'une liaison electrique, en particulier une liaison electrique d'une structure integree tridimensionnelle, et dispositif correspondant

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20140530