FR2978869A1 - Procede d'assemblage de circuits integres et structure integree tridimensionnelle correspondante - Google Patents

Procede d'assemblage de circuits integres et structure integree tridimensionnelle correspondante Download PDF

Info

Publication number
FR2978869A1
FR2978869A1 FR1157106A FR1157106A FR2978869A1 FR 2978869 A1 FR2978869 A1 FR 2978869A1 FR 1157106 A FR1157106 A FR 1157106A FR 1157106 A FR1157106 A FR 1157106A FR 2978869 A1 FR2978869 A1 FR 2978869A1
Authority
FR
France
Prior art keywords
integrated circuit
metal line
cavity
pillar
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1157106A
Other languages
English (en)
Inventor
Mohamed Bouchoucha
Laurent-Luc Chapelon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR1157106A priority Critical patent/FR2978869A1/fr
Publication of FR2978869A1 publication Critical patent/FR2978869A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Structure intégrée tridimensionnelle, et procédé de fabrication correspondant, comprenant un assemblage d'un premier circuit intégré (CI1) et d'un deuxième circuit intégré (CI2), ledit premier circuit intégré comportant une face avant(F11), une face arrière (F12), au moins une ligne métallique (LM1) d'un niveau de métallisation disposée au voisinage de sa face avant et un pilier conducteur (PC) saillant d'une de ses faces et électriquement connecté avec ladite ligne métallique (LM1) du premier circuit intégré, ledit pilier conducteur étant recouvert à son extrémité d'une couche (SAC) d'un alliage à basse température de fusion, ledit deuxième circuit intégré (CI2) comportant une face avant (F21), une face arrière, au moins une ligne métallique (LM2) disposée au voisinage de sa face avant et une cavité (CV) sur sa face arrière (F22) débouchant sur ladite ligne métallique du deuxième circuit intégré, ladite face du premier circuit intégré d'où saille ledit pilier conducteur (PC) et la face arrière (F22) du deuxième circuit intégré (CI2) étant collées et la couche (SAC) d'alliage à basse température de fusion est en contact électrique avec ladite ligne métallique (LM2) du deuxième circuit intégré de manière à former une liaison conductrice entre ladite ligne métallique du premier circuit intégré et ladite ligne métallique du deuxième circuit intégré.

Description

B11-1718FR 1 Procédé d'assemblage de circuits intégrés et structure intégrée tridimensionnelle correspondante
L'invention concerne les circuits intégrés et plus particulièrement les assemblages de deux circuits intégrés formant des structures intégrées tridimensionnelles. Afin de mettre en contact des lignes métalliques de deux circuits intégrés différents, en assemblant la face avant d'un premier circuit intégré et la face arrière d'un deuxième circuit intégré, des liaisons traversantes électriquement conductrices (« TSV : Through Silicon Via » selon un vocable anglo-saxon bien connu de l'homme du métier) peuvent être réalisées. On forme donc des orifices traversants depuis la face arrière du deuxième circuit intégré débouchant sur des lignes métalliques de ce circuit intégré, puis une pluralité d'étapes de dépôts sont mises en oeuvre afin de former une couche conductrice en cuivre au fond des cavités, sur les parois des cavités, et sur la face arrière du deuxième circuit intégré. Les orifices traversants sont ensuite comblés par un polymère et des plots de cuivre sont formés sur la couche de cuivre présente sur la face arrière du deuxième circuit intégré. Enfin, on peut réaliser des piliers de cuivre (« copper pillars » en langue anglaise) disposés sur la face avant du premier circuit intégré en contact avec des lignes métalliques de ce circuit intégré, destinés à être raccordés aux plots de cuivre de la face arrière du deuxième circuit intégré. Un polymère comble alors l'espace entre les deux circuits intégrés (Pre-applied under fill » en langue anglaise). Cette solution a pour inconvénient de comprendre un nombre important d'étapes, ce qui augmente la durée et le coût de la fabrication des structures intégrées tridimensionnelles. Selon un mode de mise en oeuvre et de réalisation, il est proposé de simplifier l'assemblage de deux circuits intégrés.
Selon un aspect, il est proposé un procédé d'assemblage d'un premier circuit intégré et d'un deuxième circuit intégré, chaque circuit intégré comportant une face avant, une face arrière et au moins une ligne métallique d'un niveau de métallisation disposée au voisinage de sa face avant. Selon une caractéristique générale, le procédé comprend : - une formation d'un pilier conducteur saillant d'une des faces du premier circuit intégré (de la face avant ou de la face arrière) et étant électriquement connecté avec ladite au moins une ligne métallique du premier circuit intégré, ledit pilier conducteur étant recouvert à son extrémité d'une couche d'un alliage à basse température de fusion, - une formation d'une cavité sur la face arrière du deuxième circuit intégré débouchant sur ladite au moins une ligne métallique du deuxième circuit intégré, - un collage direct de la face du premier circuit intégré d'où saille ledit pilier et de la face arrière du deuxième circuit intégré, le pilier ayant pénétré dans ladite cavité avec la couche d'alliage à basse température de fusion en contact avec ladite ligne métallique du deuxième circuit intégré, - une fusion de la couche d'alliage à basse température de fusion de manière à former une liaison conductrice entre ladite ligne métallique du premier circuit intégré et ladite ligne métallique du deuxième circuit intégré.
Ainsi, on obtient un procédé d'assemblage ne nécessitant pas de réalisation d'une couche conductrice sur les parois d'un orifice traversant, ni de remplissage d'un orifice par un polymère, ni de réalisation de piliers de cuivre disposés entre les circuits intégré et encapsulés dans une couche de polymère. L'assemblage est donc simplifié. La formation du pilier conducteur peut comprendre une étape de dépôt électrochimique de cuivre et une étape de dépôt électrochimique d'un alliage à basse température de fusion.
Ainsi, après une étape de photolithographie définissant l'emplacement dans lequel le pilier sera formé, deux étapes successives de dépôt électrochimique sont mises en oeuvre de manière à réaliser l'unique pilier conducteur connectant électriquement la ligne métallique du premier circuit intégré à la ligne métallique du deuxième circuit intégré. Par ailleurs, on peut réaliser un pilier fin dont la hauteur est définie par la profondeur de la cavité dans laquelle pénètre le pilier. Bien entendu, on peut amincir le deuxième circuit intégré pour réaliser un pilier ayant une hauteur de l'ordre de plusieurs dizaines de micromètres, par exemple 80 micromètres. Avantageusement, la formation de ladite cavité comprend la formation d'une cavité ayant une largeur au moins égale à 1,2 fois la largeur du pilier. Une cavité plus large que le pilier permet notamment de faciliter l'alignement des deux circuits intégrés, et cette cavité large permet d'empêcher les contacts entre le pilier conducteur et les parois de la cavité. L'isolation latérale du pilier est ainsi obtenue en partie par l'espace situé entre le pilier conducteur et la paroi. Même s'il est possible de mettre en oeuvre un collage direct sous une pression non nulle, l'étape de collage direct peut avantageusement comprendre une étape de collage direct sous vide. On limite ainsi l'encapsulation d'air entre le pilier conducteur et la paroi de la cavité, pouvant provoquer des défauts en cas d'expansion du gaz encapsulé. On obtient également une meilleure isolation latérale entre le pilier conducteur et la paroi de la cavité. Le procédé peut comprendre préalablement à la formation de la cavité un amincissement du deuxième circuit intégré. Le procédé peut en outre comprendre préalablement au collage direct du premier et du deuxième circuit intégré une formation d'une couche isolante sur la face arrière du deuxième circuit intégré et sur les parois de ladite cavité. Ainsi, on limite les risques de contact électrique non désiré entre les parois de la cavité (par exemple en silicium) et le pilier conducteur. On limite plus particulièrement les risques de contact entre l'alliage à basse température de fusion et le silicium. On peut former ledit pilier conducteur saillant de la face avant du premier circuit intégré. Le premier circuit intégré peut comporter un plot d'aluminium au voisinage de sa face avant connecté à une ligne métallique, et le pilier peut être réalisé sur ce plot d'aluminium. En variante, on peut former ledit pilier conducteur saillant de la face arrière du premier circuit intégré, ladite ligne métallique du premier circuit intégré étant électriquement connectée avec ledit pilier conducteur au moyen d'une liaison traversante électriquement conductrice. Selon un autre aspect, il est proposé une structure intégrée tridimensionnelle, comprenant un assemblage d'un premier circuit intégré et d'un deuxième circuit intégré, ledit premier circuit intégré comportant une face avant, une face arrière, au moins une ligne métallique d'un niveau de métallisation disposée au voisinage de sa face avant et un pilier conducteur saillant d'une de ses faces et électriquement connecté avec ladite ligne métallique du premier circuit intégré, ledit pilier conducteur étant recouvert à son extrémité d'une couche d'un alliage à basse température de fusion, ledit deuxième circuit intégré comportant une face avant, une face arrière, au moins une ligne métallique disposée au voisinage de sa face avant et une cavité sur sa face arrière débouchant sur ladite ligne métallique du deuxième circuit intégré, Ladite face du premier circuit intégré d'où saille ledit pilier conducteur et la face arrière du deuxième circuit intégré étant collées et la couche d'alliage à basse température de fusion est en contact électrique avec ladite ligne métallique du deuxième circuit intégré de manière à former une liaison conductrice entre ladite ligne métallique du premier circuit intégré et ladite ligne métallique du deuxième circuit intégré. Le pilier conducteur peut comporter du cuivre, par exemple sous la couche d'alliage à basse température de fusion.
La largeur de ladite cavité peut être au moins égale à 1,2 fois la largeur du pilier. L'espace entre le pilier conducteur et la paroi de ladite cavité peut comprendre du vide.
La structure intégrée peut comprendre une couche isolante disposée entre ladite face comportant ledit pilier conducteur du premier circuit intégré et ladite face arrière du deuxième circuit intégré et sur les parois de ladite cavité. Le pilier conducteur peut saillir de la face avant du premier circuit intégré. Ledit pilier conducteur peut saillir de la face arrière du premier circuit intégré, ladite ligne métallique du premier circuit intégré étant électriquement connectée avec ledit pilier conducteur au moyen d'une liaison traversante électriquement conductrice.
D'autres avantages et caractéristiques de l'invention apparaîtront à l'étude de la description détaillée de modes de mise en oeuvre et de réalisation, pris à titre d'exemples non limitatifs et illustrés par les dessins annexés sur lesquels : - les figures 1 à 7 illustrent schématiquement différentes étapes d'un mode de mise en oeuvre d'un procédé et un mode de réalisation d'une structure intégrée tridimensionnelle selon l'invention. Sur la figure 1, on a représenté deux circuits intégrés CIl et Cl2 correspondant chacun à des portions de deux plaques de circuit intégré non représentées dans leur ensemble. Le circuit intégré CIl comporte une face avant F11, une face arrière F12, un support semi-conducteur SC1 par exemple en silicium et un réseau d'interconnexion ITX1 disposé au voisinage de la face avant F11. Le réseau d'interconnexion ITX1, connu par l'homme du métier sous l'acronyme anglo-saxon de « BEOL : Back End Of Line », comporte des lignes et des vias. Sur la figure est représentée une ligne métallique LM1 d'un niveau de métallisation. Le circuit intégré Cl2 comporte une face avant F21, une face arrière F22, un support semi-conducteur SC2 par exemple en silicium, un réseau d'interconnexion ITX2 (dont une ligne métallique LM2 est illustrée) et une couche isolante ISO21 par exemple en dioxyde de silicium (SiO2) disposée au voisinage de la face arrière F22. Le support semi-conducteur SC2 a été aminci, par exemple pour avoir une épaisseur de l'ordre de 80 micromètres.
La face avant F11 du circuit intégré CIl va être assemblée à la face arrière F22 du circuit intégré Cl2, en connectant par ailleurs les lignes métalliques LM1 et LM2. Sur la figure 2, on a représenté les circuits intégrés CIl et Cl2 après une étape de formation d'un pilier conducteur PC saillant de la face avant F11 du circuit intégré CIl et une étape de formation d'une cavité CV sur la face arrière F22 du deuxième circuit intégré Cl2. Le réseau d'interconnexion ITX1 a été gravé de manière à mettre à nu la ligne métallique LM1. Afin de former le pilier conducteur PC, une couche d'accroche, non représentée ici, peut être disposée sur toute la plaque de manière à obtenir un contact électrique en vu d'une étape de croissance électrochimique. Une telle couche d'accroche comprend classiquement une couche de barrière de diffusion, par exemple une couche de nitrure de tantale, surmontée d'une couche de cuivre. Une couche de résine RES est ensuite disposée sur la face F11. Une cavité est formée dans la résine RES au niveau de la ligne métallique mise à nue LM1 lors d'une étape de photolithographie de manière à permettre la croissance du pilier depuis la ligne métallique LM1. Deux étapes successives de dépôt électrochimique sont ensuite mises en oeuvre, une première étape de dépôt d'une couche de cuivre CU et une deuxième étape de dépôt d'une couche SAC d'un alliage à basse température de fusion, par exemple un alliage étain-argentcuivre (SnAgCu). L'homme du métier choisira une résine permettant d'obtenir un pilier suffisamment haut, par exemple d'une hauteur correspondant à l'épaisseur du support SC2. A titre d'exemple, pour un pilier conducteur PC d'une hauteur de l'ordre de 75 micromètres (par exemple 70 micromètres de cuivre CU et 5 micromètres d'alliage SAC), on pourra utiliser un film sec vendu sous la dénomination commerciale « WBR2000 Series » par la société américaine DuPont. Pour obtenir d'autres hauteurs de piliers, on pourra également utiliser des films secs vendus sous les dénominations commerciales « WB5000 Series » et « MX5000 Series » par la société américaine DuPont. On pourra en outre utiliser une résine liquide vendue sous la dénomination commerciale « THB » par la société américaine JSR Micro. On forme d'autre part une cavité CV au sein du circuit intégré Cl2 qui débouche à l'interface entre le support semi-conducteur SC2 et la partie d'interconnexion ITX2. Une couche isolante ISO22 est ensuite déposée sur la face arrière F22, sur les parois de la cavité CV et au fond de la cavité CV. La couche isolante ISO22 peut comporter du dioxyde de silicium, et son épaisseur peut être de l'ordre du micromètre. On retire ensuite la résine RES et la couche d'accroche de la face F11, et l'on met à nu la ligne métallique LM2 du circuit intégré Cl2 (figure 3). Une gravure du fond de la cavité CV est alors mise en oeuvre. Cette gravure comprend une gravure anisotropique par plasma de la face arrière F22 recouverte par la couche isolante ISO22. On peut choisir lors de cette gravure des paramètres du plasma (gaz, puissance, polarisation...) permettant d'obtenir des espèces ayant une énergie cinétique bien supérieure au fond de la cavité CV qu'au voisinage de la face F22. I1 en résulte une vitesse de gravure très supérieure au fond de la cavité CV par rapport au voisinage de la face F22, à titre d'exemple, la vitesse de gravure au fond de la cavité peut être multipliée par un facteur de l'ordre de 3 au fond de la cavité. Ainsi, la couche isolante ISO22 est retirée au fond de la cavité CV, puis une partie du réseau d'interconnexion ITX2 est gravée jusqu'à la ligne LM2, tandis que seule une portion de la couche isolante ISO22 est gravée au voisinage de la face F22. Si, par exemple, la ligne LM2 appartient au premier niveau de métallisation du réseau d'interconnexion ITX2, alors la partie du réseau d'interconnexion ITX2 disposée entre la ligne LM2 et le support semi-conducteur SC2 correspond à la couche couramment désignée sous l'acronyme anglo-saxon « PMD : Pre-Metal Dielectric ». On notera que la gravure étant anisotropique, la portion de la couche isolante ISO22 située sur les parois de la cavité CV n'est pas gravée.
La hauteur h du pilier conducteur PC est ici égale à la profondeur p de la cavité CV. La largeur 12 de la cavité CV est supérieure à la largeur 11 du pilier conducteur PC. Ainsi, lors de l'assemblage de préférence sous vide des circuits intégrés C11 et Cl2 (figure 4), l'alignement des deux circuits intégrés est facilité et le pilier conducteur PC peut pénétrer dans la cavité CV. En outre, l'égalité entre la hauteur h du pilier conducteur et la profondeur p de la cavité CV permet de procéder à un collage direct (ou collage moléculaire) des faces F11 et F22 tout en mettant en contact la couche d'alliage SAC avec la ligne métallique LM2.
Enfin, on peut former un contact électrique entre la couche d'alliage SAC et la ligne métallique LM2 au cours d'une fusion de la couche d'alliage SAC (figure 5). On notera que cette fusion consomme du cuivre du pilier conducteur PC et du cuivre de la ligne LM2. La ligne LM2 peut donc être choisie suffisamment épaisse, par exemple de l'ordre de 3 micromètres. Une portion de la couche d'alliage SAC peut également se répandre entre la paroi de la cavité CV et le pilier conducteur PC. Cela étant, la couche isolante ISO22 empêche tout contact électrique entre la couche d'alliage SAC et le support semi-conducteur SC2.
I1 est également possible de ne pas former une couche isolante ISO22, mais la cavité sera avantageusement suffisamment large pour permettre un alignement correct (dans lequel le pilier conducteur PC n'est pas en contact électrique avec la paroi de la cavité CV) et également pour éviter que la couche d'alliage ne se répande contre la paroi de la cavité CV. On obtient une structure intégrée tridimensionnelle, comprenant un assemblage d'un premier circuit intégré CIl et d'un deuxième circuit intégré Cl2, ledit premier circuit intégré comportant une face avant F11, une face arrière F22, au moins une ligne métallique LM1 d'un niveau de métallisation disposée au voisinage de sa face avant F11 et un pilier conducteur PC saillant de la face avant F11 et en contact électrique avec ladite ligne métallique LM1 du premier circuit intégré, ledit pilier conducteur PC étant recouvert à son extrémité d'une couche SAC d'un alliage à basse température de fusion, ledit deuxième circuit intégré Cl2 comportant une face avant F21, une face arrière F22, au moins une ligne métallique LM2 disposée au voisinage de sa face avant F21 et une cavité CV sur sa face arrière F22 débouchant sur ladite ligne métallique LM2 du deuxième circuit intégré. La face avant F11 du premier circuit intégré CIl et la face arrière F22 du deuxième circuit intégré Cl2 sont collées et la couche d'alliage à basse température de fusion est en contact électrique avec ladite ligne métallique LM2 du deuxième circuit intégré de manière à former une liaison conductrice entre ladite ligne métallique LM1 du premier circuit intégré et ladite ligne métallique LM2 du deuxième circuit intégré. Le pilier peut également être formé sur la face arrière du circuit intégré CIl comme illustré sur la figure 6. Dans ce cas, une liaison traversante électriquement conductrice LTE sera réalisée préalablement afin d'amener un contact électrique sur la face arrière du circuit intégré CIl pour ensuite former un pilier conducteur PC. Les deux faces arrière seront alors assemblées. Par ailleurs, en formant des assemblages de la face avant d'un circuit intégré contre la face arrière d'un circuit intégré, il est possible de réaliser un empilement de plus de deux circuits intégrés, les circuits intégrés consécutifs de l'empilement étant reliés par des piliers conducteurs PC. Enfin, sur la figure 7, on a représenté la structure intégrée tridimensionnelle comprenant les circuits intégrés CIl et Cl2 après une étape de « post-processing », selon une expression anglaise bien connue de l'homme du métier. Au sein du circuit intégré Cl2, comprenant en outre deux lignes métalliques LM21 et LM22, on a réalisé de manière classique deux piliers de cuivre PC21 et PC22 (« copper pillars ») comprenant à leur extrémité un alliage à basse température de fusion SAC21 et SAC22. On peut ainsi connecter la structure intégrée tridimensionnelle à un support, par exemple lors d'un assemblage dit « flip-chip », selon une expression bien connue de l'homme du métier. On notera que l'ensemble des étapes de fabrication décrites ci-avant en se rapportant aux figures 1 à 3 sont réalisées sur des plaques de circuits intégrés (« wafers » en langue anglaise) dont font partie les circuits intégrés CIl et Cl2. Les étapes d'assemblage correspondant aux figures 4 à 7 sont susceptibles d'être réalisées soit sur des plaques de circuits intégrés (« wafer to wafer » en langue anglaise), soit en reportant des circuits intégrés contre une plaque (« die to wafer » en langue anglaise), soit en reportant un circuit intégré contre un autre circuit intégré (« die to die » selon une expression anglo-saxonne bien connue de l'homme du métier). Selon un aspect de l'invention, on obtient une réduction du nombre d'étapes nécessaires pour réaliser un assemblage de la face avant d'un circuit intégré contre la face arrière d'un autre circuit intégré ou de la face arrière d'un circuit intégré contre la face arrière d'un autre circuit intégré.

Claims (15)

  1. REVENDICATIONS1. Procédé d'assemblage d'un premier circuit intégré (CIl) et d'un deuxième circuit intégré (Cl2), chaque circuit intégré comportant une face avant (F11, F21), une face arrière (F12,F22) et au moins une ligne métallique (LM1, LM2) d'un niveau de métallisation disposée au voisinage de sa face avant, caractérisé en ce qu'il comprend : - une formation d'un pilier conducteur (PC) saillant d'une des faces du premier circuit intégré (CIl) et étant électriquement connecté avec ladite au moins une ligne métallique (LM1) du premier circuit intégré, ledit pilier conducteur (PC) étant recouvert à son extrémité d'une couche (SAC) d'un alliage à basse température de fusion, - une formation d'une cavité (CV) sur la face arrière (F22) du deuxième circuit intégré débouchant sur ladite au moins une ligne métallique (LM2) du deuxième circuit intégré, - un collage direct de la face du premier circuit intégré d'où saille ledit pilier (PC) et de la face arrière (F22) du deuxième circuit intégré, le pilier ayant pénétré dans ladite cavité avec la couche d'alliage à basse température de fusion en contact avec ladite ligne métallique du deuxième circuit intégré, - une fusion de la couche (SAC) d'alliage à basse température de fusion de manière à former une liaison conductrice entre ladite ligne métallique (LM1) du premier circuit intégré et ladite ligne métallique (LM2) du deuxième circuit intégré.
  2. 2. Procédé selon la revendication 1, dans lequel la formation dudit pilier conducteur (PC) comprend une étape de dépôt électrochimique de cuivre (CU) et une étape de dépôt électrochimique d'un alliage à basse température de fusion (SAC).
  3. 3. Procédé selon la revendication 1 ou 2, dans lequel la formation de ladite cavité (CV) comprend la formation d'une cavité (CV) ayant une largeur (12) au moins égale à 1,2 fois la largeur (11) du pilier (PC).
  4. 4. Procédé selon l'une quelconque des revendications précédentes, dans lequel l'étape de collage direct comprend une étape de collage direct sous vide.
  5. 5. Procédé selon l'une quelconque des revendications précédentes, comprenant préalablement à la formation de la cavité un amincissement du deuxième circuit intégré (Cl2).
  6. 6. Procédé selon l'une quelconque des revendications précédentes, comprenant préalablement au collage direct du premier et du deuxième circuit intégré une formation d'une couche isolante (ISO22) sur la face arrière (F22) du deuxième circuit intégré et sur les parois de ladite cavité (CV).
  7. 7. Procédé selon l'une quelconque des revendications précédentes, dans lequel on forme ledit pilier conducteur (PC) saillant de la face avant (F 11) du premier circuit intégré.
  8. 8. Procédé selon l'une quelconque des revendications 1 à 6, dans lequel on forme ledit pilier conducteur saillant de la face arrière (F12) du premier circuit intégré, ladite ligne métallique du premier circuit intégré étant électriquement connectée avec ledit pilier conducteur au moyen d'une liaison traversante électriquement conductrice.
  9. 9. Structure intégrée tridimensionnelle, comprenant un assemblage d'un premier circuit intégré (CIl) et d'un deuxième circuit intégré (Cl2), ledit premier circuit intégré comportant une face avant(F11), une face arrière (F12), au moins une ligne métallique (LM1) d'un niveau de métallisation disposée au voisinage de sa face avant et un pilier conducteur (PC) saillant d'une de ses faces et électriquement connecté avec ladite ligne métallique (LM1) du premier circuit intégré, ledit pilier conducteur étant recouvert à son extrémité d'une couche (SAC) d'un alliage à basse température de fusion, ledit deuxième circuit intégré (Cl2) comportant une face avant (F21), une face arrière, au moins une ligne métallique (LM2) disposée au voisinage de sa face avant et une cavité (CV) sur sa face arrière (F22) débouchant sur ladite ligne métallique du deuxième circuit intégré,ladite face du premier circuit intégré d'où saille ledit pilier conducteur (PC) et la face arrière (F22) du deuxième circuit intégré (Cl2) étant collées et la couche (SAC) d'alliage à basse température de fusion est en contact électrique avec ladite ligne métallique (LM2) du deuxième circuit intégré de manière à former une liaison conductrice entre ladite ligne métallique du premier circuit intégré et ladite ligne métallique du deuxième circuit intégré.
  10. 10. Structure intégrée selon la revendication 9, dans laquelle le pilier conducteur comporte du cuivre (CU).
  11. 11. Structure intégrée selon la revendication 9 ou 10, dans laquelle la largeur (12) de ladite cavité est au moins égale à 1,2 fois la largeur (11) du pilier.
  12. 12. Structure intégrée selon la revendication 11, dans laquelle l'espace entre le pilier conducteur (PC) et la paroi de ladite cavité (CV) comprend du vide.
  13. 13. Structure intégrée selon l'une quelconque des revendications 9 à 12, comprenant une couche isolante (ISO22) disposée entre ladite face comportant ledit pilier conducteur (PC) du premier circuit intégré et ladite face arrière (F22) du deuxième circuit intégré et sur les parois de ladite cavité.
  14. 14. Structure intégrée selon l'une quelconque des revendications 9 à 13, dans laquelle ledit pilier conducteur (PC) saille de la face avant (F 11) du premier circuit intégré.
  15. 15. Structure intégrée selon l'une quelconque des revendications 9 à 13, dans laquelle ledit pilier conducteur saille de la face arrière du premier circuit intégré, ladite ligne métallique du premier circuit intégré étant électriquement connectée avec ledit pilier conducteur au moyen d'une liaison traversante électriquement conductrice.
FR1157106A 2011-08-03 2011-08-03 Procede d'assemblage de circuits integres et structure integree tridimensionnelle correspondante Pending FR2978869A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1157106A FR2978869A1 (fr) 2011-08-03 2011-08-03 Procede d'assemblage de circuits integres et structure integree tridimensionnelle correspondante

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1157106A FR2978869A1 (fr) 2011-08-03 2011-08-03 Procede d'assemblage de circuits integres et structure integree tridimensionnelle correspondante

Publications (1)

Publication Number Publication Date
FR2978869A1 true FR2978869A1 (fr) 2013-02-08

Family

ID=44654411

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1157106A Pending FR2978869A1 (fr) 2011-08-03 2011-08-03 Procede d'assemblage de circuits integres et structure integree tridimensionnelle correspondante

Country Status (1)

Country Link
FR (1) FR2978869A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017179104A1 (fr) * 2016-04-11 2017-10-19 オリンパス株式会社 Structure de collage d'élément à semi-conducteur, module de prise de vue, et dispositif endoscopique

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107119A1 (en) * 2001-12-06 2003-06-12 Samsung Electronics Co., Ltd. Multi-chip package (MCP) with a conductive bar and method for manufacturing the same
US20060121690A1 (en) * 2002-12-20 2006-06-08 Pogge H B Three-dimensional device fabrication method
WO2008030665A1 (fr) * 2006-07-25 2008-03-13 International Business Machines Corporation Structure de trou traversant remplie de métal pour fournir une interconnexion de tranche à tranche
EP2075828A1 (fr) * 2007-12-27 2009-07-01 Interuniversitair Microelektronica Centrum (IMEC) Dispositif semi-conducteur et procédé pour aligner et lier un premier et un deuxième élément pour la fabrication d'un dispositif semi-conducteur
WO2009140252A2 (fr) * 2008-05-12 2009-11-19 Texas Instruments Incorporated Mécanisme d'empilement de puces reliées par des trous d'interconnexion métallisés dans le silicium (tsv)
US20100078770A1 (en) * 2008-09-26 2010-04-01 International Business Machines Corporation Lock and Key Through-Via Method for Wafer Level 3 D Integration and Structures Produced
US20100109164A1 (en) * 2008-10-31 2010-05-06 Samsung Electronics Co., Ltd. Stacked integrated circuit package fabrication methods that use vias formed and filled after stacking, and related stacked integrated circuit package structures

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107119A1 (en) * 2001-12-06 2003-06-12 Samsung Electronics Co., Ltd. Multi-chip package (MCP) with a conductive bar and method for manufacturing the same
US20060121690A1 (en) * 2002-12-20 2006-06-08 Pogge H B Three-dimensional device fabrication method
WO2008030665A1 (fr) * 2006-07-25 2008-03-13 International Business Machines Corporation Structure de trou traversant remplie de métal pour fournir une interconnexion de tranche à tranche
EP2075828A1 (fr) * 2007-12-27 2009-07-01 Interuniversitair Microelektronica Centrum (IMEC) Dispositif semi-conducteur et procédé pour aligner et lier un premier et un deuxième élément pour la fabrication d'un dispositif semi-conducteur
WO2009140252A2 (fr) * 2008-05-12 2009-11-19 Texas Instruments Incorporated Mécanisme d'empilement de puces reliées par des trous d'interconnexion métallisés dans le silicium (tsv)
US20100078770A1 (en) * 2008-09-26 2010-04-01 International Business Machines Corporation Lock and Key Through-Via Method for Wafer Level 3 D Integration and Structures Produced
US20100109164A1 (en) * 2008-10-31 2010-05-06 Samsung Electronics Co., Ltd. Stacked integrated circuit package fabrication methods that use vias formed and filled after stacking, and related stacked integrated circuit package structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017179104A1 (fr) * 2016-04-11 2017-10-19 オリンパス株式会社 Structure de collage d'élément à semi-conducteur, module de prise de vue, et dispositif endoscopique

Similar Documents

Publication Publication Date Title
FR2992467A1 (fr) Procede de realisation d'un composant a contact electrique traversant et composant obtenu
EP2816597A2 (fr) Procédé de réalisation d'un dispositif microélectronique mécaniquement autonome
EP2738796A2 (fr) Procédé de réalisation d'une structure pour l'assemblage de dispositifs microélectroniques en puce retournée comprenant un bloc isolant de guidage d'un élément de connexion et dispositif correspondant
FR2980036A1 (fr) Procede de realisation d'une structure integree tridimensionnelle et structure correspondante
FR2990297A1 (fr) Empilement de structures semi-conductrices et procede de fabrication correspondant
FR2993400A1 (fr) Structure integree tridimensionnelle apte a detecter une elevation de temperature
FR2973938A1 (fr) Procédés de formation de structures semi-conductrices collées, et structures semi-conductrices formées par ces procédés
EP3109900B1 (fr) Procede de fabrication d'une pluralite de dipoles en forme d'ilots ayant des electrodes auto-alignees
EP3009678B1 (fr) Dispositif de refroidissement par liquide caloporteur pour composants électroniques
EP2278614B1 (fr) Via de connexion électrique comportant des excroissances latérales
FR2964246A1 (fr) Procede d'assemblage de deux parties d'un circuit
FR2978869A1 (fr) Procede d'assemblage de circuits integres et structure integree tridimensionnelle correspondante
WO2018024973A1 (fr) Procédé de fabrication d'un module de puissance tridimensionnel
FR3006807A1 (fr) Procede de realisation d'au moins une liaison traversante electriquement conductrice avec dissipation thermique amelioree, et structure integree tridimensionnelle correspondante
FR3056824A1 (fr) Procede de fabrication d’un circuit integre a plusieurs couches actives et circuit integre correspondant
EP2661413B1 (fr) Procede d'encapsulation d'un microcomposant
EP2690655A2 (fr) Procédé de réalisation de vias
EP3506375B1 (fr) Dispositif thermoelectrique et procede de fabrication du dispositif thermoelectrique
EP2636064B1 (fr) Elements de connexion pour l'hybridation de circuits electroniques
FR3036531A1 (fr) Procede de realisation d'un circuit microfluidique au sein d'une structure integree tridimensionnelle, et structure correspondante
EP2278613B1 (fr) Via de connexion électrique tubulaire constitué de plusieurs vias conducteurs élémentaires
FR2980917A1 (fr) Procede de realisation d'une liaison traversante electriquement conductrice
EP3506358B1 (fr) Dispositif thermoelectrique a jonction thermoelectrique formee dans l'epaisseur d'un substrat et procede de fabrication du dispositif thermoelectrique
FR3009649A1 (fr) Interconnexion de plusieurs niveaux d'un empilement de supports de composants electroniques
FR2978610A1 (fr) Procede de realisation d'une liaison electriquement conductrice traversante et dispositif integre correspondant