FR3025051A1 - Procede de realisation d'un circuit integre par collage direct de substrats comprenant en surface des portions de cuivre et de materiau dielectrique - Google Patents

Procede de realisation d'un circuit integre par collage direct de substrats comprenant en surface des portions de cuivre et de materiau dielectrique Download PDF

Info

Publication number
FR3025051A1
FR3025051A1 FR1457942A FR1457942A FR3025051A1 FR 3025051 A1 FR3025051 A1 FR 3025051A1 FR 1457942 A FR1457942 A FR 1457942A FR 1457942 A FR1457942 A FR 1457942A FR 3025051 A1 FR3025051 A1 FR 3025051A1
Authority
FR
France
Prior art keywords
barrier region
substrate
copper
layer
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1457942A
Other languages
English (en)
Inventor
Cioccio Lea Di
Yann Beilliard
Perceval Coudrain
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, STMicroelectronics SA, STMicroelectronics Crolles 2 SAS, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1457942A priority Critical patent/FR3025051A1/fr
Publication of FR3025051A1 publication Critical patent/FR3025051A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Procédé de réalisation d'un circuit intégré par collage direct d'un premier (201) et d'un second (301) substrats, comprenant les étapes suivantes consistant à a) former un premier et un second substrats munis chacun d'une surface comportant au moins une portion d'un premier matériau (205, 305) et des portions d'au moins un deuxième matériau (203, 303), une région de barrière (209, 309) en un troisième matériau étant disposée en surface entre chaque portion du premier matériau et le deuxième matériau; et b) mettre en contact la surface du premier substrat avec la surface du second substrat avec un désalignement maximum donné, la largeur de la région de barrière formée à l'étape a) étant choisie de sorte qu'elle soit supérieure au désalignement maximum.

Description

1 PROCEDE DE REALISATION D'UN CIRCUIT INTEGRE PAR COLLAGE DIRECT DE SUBSTRATS COMPRENANT EN SURFACE DES PORTIONS DE CUIVRE ET DE MATERIAU DIELECTRIQUE DESCRIPTION DOMAINE TECHNIQUE La présente invention concerne un procédé d'assemblage par collage direct de deux substrats comprenant chacun une surface comportant au moins une portion d'un premier matériau et des portions d'au moins un deuxième matériau. La présente invention concerne plus particulièrement un procédé d'assemblage par collage direct de deux substrats comprenant chacun une surface comportant au moins une portion de cuivre et des portions de matériau diélectrique. ÉTAT DE LA TECHNIQUE ANTÉRIEURE Les technologies basées sur l'empilement de composants, de puces ou de circuits sur plusieurs niveaux, couramment désignées par l'appellation « intégration en trois dimensions ou intégration 3D », permettent de continuer à augmenter la performance des composants micro- et nano-électroniques, notamment en réduisant la longueur des interconnexions. Différentes méthodes permettent d'empiler verticalement les composants sur plusieurs niveaux. Une solution consiste à utiliser des piliers de cuivre (copper pillars) ou des billes (microbumps).
Une autre solution consiste à réaliser un collage direct de deux substrats comprenant chacun en surface une couche diélectrique. Les interconnexions entre les substrats sont alors réalisées par des vias traversants (TSV, « Through Silicon Via »). Une autre solution consiste à réaliser un collage direct de deux substrats comprenant chacun en surface des plots de connexion en matériau conducteur séparés par un matériau diélectrique. Il s'agit dans ce cas d'un collage direct de surfaces dites mixtes. Les plots de connexion d'un substrat sont alors directement assemblés avec ceux 3025051 2 de l'autre substrat. Un tel procédé permet d'obtenir une densité d'interconnexion élevée. En outre, un tel procédé requiert un nombre réduit d'étapes par rapport aux autres techniques mentionnées ci-dessus. Par ailleurs, le cuivre est couramment utilisé pour réaliser des plots de 5 connexion. Lors de la mise en contact des surfaces mixtes de chaque substrat, il est difficile d'obtenir un alignement parfait entre les plots de cuivre d'un substrat et les plots de cuivre de l'autre substrat. Il en résulte que des zones de cuivre d'un substrat peuvent être en contact avec le matériau diélectrique de l'autre substrat. Lors de traitements 10 thermiques ultérieurs, une diffusion du cuivre peut alors avoir lieu d'un plot de connexion d'un substrat vers le matériau diélectrique de l'autre substrat, puis dans le reste de la structure. Ceci peut dégrader le fonctionnement des dispositifs micro- et nanoélectroniques fabriqués à partir de cet assemblage de substrats. Des couches dites de barrière de diffusion sont couramment insérées 15 autour des plots de cuivre pour minimiser ce phénomène. La demande de brevet WO 2012/010662 propose de former des barrières de diffusion autoalignées sur les plots de cuivre avant le collage. La demande de brevet FR 2964112 propose de former, par traitement par plasma, une couche de barrière de diffusion en SiON sur toutes les zones de la surface 20 du substrat en oxyde de silicium. Un inconvénient de tels procédés utilisant des barrières de diffusion autoalignées, soit sur les plots de cuivre soit sur les zones d'oxyde de silicium, réside dans une augmentation de la résistance d'interface. En outre, il est difficile de procéder au collage de surfaces comportant de telles barrières de diffusion autoalignées sans générer 25 de défauts, notamment à cause du piégeage d'eau à l'interface de collage ou à cause de la formation de bulles d'hydrogène. Il se pose le problème de prévoir un procédé d'assemblage par collage direct de deux substrats comprenant chacun une surface comportant des portions de cuivre et des portions de matériau diélectrique, permettant de minimiser, voire 3025051 3 empêcher, la diffusion du cuivre d'un substrat vers le matériau diélectrique de l'autre substrat. Plus généralement, il se pose le problème de prévoir un procédé d'assemblage par collage direct de deux substrats comprenant chacun une surface 5 comportant au moins une portion d'un premier matériau et des portions d'au moins un deuxième matériau, permettant de minimiser, voire empêcher, la diffusion du premier matériau d'un substrat vers le deuxième matériau de l'autre substrat. EXPOSÉ DE L'INVENTION La présente invention vise notamment à résoudre ce problème.
10 La présente invention concerne un procédé de réalisation d'un circuit intégré par collage direct d'un premier et d'un second substrats, comprenant les étapes suivantes : a) former un premier substrat et un second substrat munis chacun d'une surface comportant au moins une portion d'un premier matériau et des portions d'au 15 moins un deuxième matériau, une région de barrière en un troisième matériau étant disposée en surface entre chaque portion du premier matériau et le deuxième matériau ; et b) mettre en contact ladite surface du premier substrat avec ladite surface du second substrat avec un désalignement maximum donné, la largeur de la 20 région de barrière formée à l'étape a) étant choisie de sorte qu'elle soit supérieure au désalignement maximum. La largeur de la région de barrière est ainsi choisie de sorte que, après la mise en contact engendrant le collage direct des deux substrats, les portions du premier matériau ne se retrouvent pas, même partiellement, en contact avec le deuxième 25 matériau. Un avantage d'un tel procédé est lié au fait que, pour les premier et second substrats, la région de barrière ne s'étend pas sur toute la surface du substrat. Il en résulte que, si un piégeage d'eau a lieu à l'interface de collage, cette eau pourra s'évacuer dans le deuxième matériau sur les bords de la région de barrière.
3025051 4 Un autre avantage d'un tel procédé réside dans le fait qu'il permet d'obtenir une résistance d'interface réduite par rapport aux procédés de l'art antérieur utilisant des barrières de diffusion autoalignées. Selon un mode de réalisation de la présente invention, le premier 5 matériau est un matériau conducteur et le deuxième matériau est un matériau diélectrique, par exemple de l'oxyde de silicium. Le premier matériau peut être du cuivre. Dans ce cas, le troisième matériau peut être choisi dans le groupe comprenant les nitrures de silicium, les oxynitrures de silicium, le SiCN et le PSG.
10 Selon un mode de réalisation de la présente invention, pour chaque portion du premier matériau, la profondeur de la région de barrière est égale à celle de la portion du premier matériau. Selon un mode de réalisation de la présente invention, pour chaque portion du premier matériau, la profondeur de la région de barrière est inférieure à celle 15 de la portion du premier matériau. Il en résulte une réduction des contraintes mécaniques exercées par la région de barrière sur la portion du premier matériau. Selon un mode de réalisation de la présente invention, pour chaque portion du premier matériau, la région de barrière est disposée uniquement autour de la surface latérale de la portion du premier matériau.
20 Selon un mode de réalisation de la présente invention, pour chaque portion du premier matériau, la région de barrière est disposée autour de la surface latérale de la portion du premier matériau et sous la portion du premier matériau. La largeur de la région de barrière peut être comprise entre 0,5 et 2,5 um, par exemple de l'ordre de 1 um.
25 Selon un mode de réalisation de la présente invention, lors de l'étape a), pour chaque portion du premier matériau, on forme en outre une région de barrière additionnelle en au moins un quatrième matériau, autour de la surface latérale de la portion du premier matériau et sous la portion du premier matériau, ladite région de barrière additionnelle étant au moins en partie interposée entre ladite région de barrière et la portion du premier matériau.
3025051 5 L'au moins un quatrième matériau peut être choisi dans le groupe comprenant le nitrure de titane, le titane, le nitrure de tungstène, le tantale et le nitrure de tantale. La présente invention concerne en outre un circuit intégré comprenant 5 un premier substrat et un second substrat, le premier substrat et le second substrat étant munis chacun d'une surface comportant au moins une portion d'un premier matériau et des portions d'au moins un deuxième matériau, une région de barrière en un troisième matériau étant disposée en surface entre chaque portion du premier matériau et le deuxième matériau ; ladite surface du premier substrat étant en contact avec ladite 10 surface du second substrat avec un désalignement, la largeur de la région de barrière étant supérieure au désalignement. La largeur de la région de barrière peut être comprise entre 0,5 et 2,5 um, par exemple de l'ordre de 1 um. Selon un mode de réalisation de la présente invention, le premier 15 matériau est un matériau conducteur, par exemple du cuivre, et le deuxième matériau est un matériau diélectrique, par exemple de l'oxyde de silicium, et le troisième matériau est choisi dans le groupe comprenant les nitrures de silicium, les oxynitrures de silicium, le SiCN et le PSG. Selon un mode de réalisation de la présente invention, pour chaque 20 portion du premier matériau, la profondeur de la région de barrière est égale à celle de la portion du premier matériau. Selon un mode de réalisation de la présente invention, pour chaque portion du premier matériau, la profondeur de la région de barrière est inférieure à celle de la portion du premier matériau.
25 Selon un mode de réalisation de la présente invention, pour chaque portion du premier matériau, la région de barrière est disposée uniquement autour de la surface latérale de la portion du premier matériau. Selon un mode de réalisation de la présente invention, pour chaque portion du premier matériau, la région de barrière est disposée autour de la surface 30 latérale de la portion du premier matériau et sous la portion du premier matériau.
3025051 6 Selon un mode de réalisation de la présente invention, pour chaque portion du premier matériau, une région de barrière additionnelle en au moins un quatrième matériau est disposée autour de la surface latérale de la portion du premier matériau et sous la portion du premier matériau, ladite région de barrière additionnelle 5 étant au moins en partie interposée entre ladite région de barrière et la portion du premier matériau. L'au moins un quatrième matériau peut être choisi dans le groupe comprenant le nitrure de titane, le titane, le nitrure de tungstène, le tantale et le nitrure de tantale.
10 BRÈVE DESCRIPTION DES DESSINS D'autres caractéristiques et avantages de l'invention ressortiront plus clairement à la lecture de la description suivante et en référence aux dessins annexés, donnés à titre uniquement illustratif et nullement limitatifs. La figure 1 est une vue en coupe illustrant de façon schématique la mise 15 en contact de deux substrats comprenant chacun en surface des portions de cuivre et des portions d'oxyde de silicium. Les figures 2A et 2B sont respectivement des vues en coupe et de dessus représentant de façon schématique la formation d'une région de barrière autour d'une portion en matériau conducteur dans un procédé selon l'invention.
20 La figure 3 est vue en coupe illustrant de façon schématique la mise en contact de deux substrats comprenant chacun en surface des portions de cuivre et des portions de matériau diélectrique dans un procédé selon l'invention. La figure 4 est vue en coupe représentant de façon schématique un autre exemple d'un procédé selon l'invention.
25 Les figures 5A à 5G sont des vues en coupe illustrant de façon schématique des étapes successives d'un exemple de procédé selon l'invention. Les figures 6A et 6B sont des vues en coupe illustrant de façon schématique une variante d'un procédé selon l'invention.
3025051 7 Les figures 7A et 7B sont des vues en coupe illustrant de façon schématique une autre variante d'un procédé selon l'invention. Les figures 8A à 8D sont des vues en coupe illustrant de façon schématique des étapes successives d'un autre exemple de procédé selon l'invention.
5 Des parties identiques, similaires ou équivalentes des différentes figures portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre. Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles.
10 EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS Dans la description qui suit, on se place dans le cadre du collage de deux substrats destinés à la fabrication de dispositifs micro- ou nano-électroniques. On décrit ci-dessous un procédé de collage direct de deux substrats munis chacun d'une surface dite mixte, comportant des plots de connexion en cuivre et des portions de matériau 15 diélectrique. Bien entendu, le procédé s'applique également au collage de surfaces mixtes comportant des portions de cuivre autres que des plots de connexion. Il peut s'agir par exemple de vias traversants. En outre, le procédé peut être mis en oeuvre dans tous les domaines dans lequels on veut assembler des surfaces mixtes comportant du cuivre tout en évitant une diffusion non souhaitée du cuivre vers d'autres régions d'un dispositif.
20 Par collage direct, on entend la mise en contact de deux surfaces suffisamment planes et propres pour qu'elles adhèrent entre elles, sans ajout de matière adhésive entre les deux surfaces. Le collage direct est une technique d'assemblage qui peut être réalisée à température ambiante et à pression atmosphérique. La figure 1 est une vue en coupe illustrant de façon schématique la mise 25 en contact de deux substrats, par exemple en silicium, de l'état de la technique comprenant chacun en surface des portions de cuivre et des portions d'oxyde de silicium. Un premier substrat 1 comporte deux faces principales 1-1 et 1-2. La face principale 1-1 est recouverte d'une couche 3 en oxyde de silicium. Des plots de connexion 5 en cuivre sont disposés dans des ouvertures formées dans la couche 3. Une 3025051 8 couche d'accroche et/ou de barrière de diffusion 7 entoure chaque plot de connexion 5. Le substrat 1 comprend ainsi une surface mixte (ou hybride) comportant des plots de cuivre 5 et des portions d'oxyde de silicium 3. Un second substrat 101, de structure similaire à celle du premier 5 substrat 1, comporte deux faces principales 101-1 et 101-2. La face principale 101-1 est recouverte d'une couche 103 en oxyde de silicium. Des plots de connexion 105 en cuivre sont disposés dans des ouvertures formées dans la couche 103. Une couche d'accroche et/ou de barrière de diffusion 107 entoure chaque plot de connexion 105. Comme le substrat 1, le substrat 101 comprend ainsi une surface mixte comportant des plots de 10 cuivre 105 et des portions d'oxyde de silicium 103. Lors de la mise en contact de la surface mixte du substrat 1 avec la surface mixte du substrat 101, comme cela est illustré en figure 1, il est difficile d'obtenir un alignement parfait entre les plots de cuivre 5 du substrat 1 et les plots de cuivre 105 du substrat 101 en regard. Il en résulte que des zones de cuivre 11 d'un substrat peuvent 15 se trouver en contact avec l'oxyde de silicium 3, 103 de l'autre substrat. Les inventeurs proposent d'entourer les plots de cuivre par une région de barrière à la diffusion du cuivre dont les dimensions sont choisies de sorte que, lors de la mise en contact des surfaces mixtes de chaque substrat, le cuivre d'un substrat ne soit pas en contact avec le matériau diélectrique de l'autre substrat.
20 Les figures 2A et 3 sont des vues en coupe illustrant des étapes successives d'un procédé de collage direct de deux substrats comprenant chacun en surface des portions de cuivre et des portions de matériau diélectrique. La figure 2B est une vue de dessus correspondant à la figure 2A. Les figures 2A-2B illustrent la formation d'une région de barrière de 25 diffusion autour des portions de cuivre. Un substrat 201, par exemple en silicium, comporte deux faces principales opposées 201-1 et 201-2. La face principale 201-1 est recouverte d'une couche 203 en un matériau diélectrique. Des portions 205 en cuivre, par exemple des plots de connexion, sont disposées dans des ouvertures formées dans la couche 203. Le 3025051 9 substrat 201 comprend ainsi une surface mixte comportant des plots de cuivre 205 et des portions de matériau diélectrique 203. De préférence, une couche d'accroche et/ou de barrière de diffusion 207, désignée ci-après par le terme première région de barrière, entoure chaque plot de 5 cuivre 205. La couche 207, disposée entre le plot de cuivre 205 et le matériau diélectrique 203, est notamment destinée à minimiser la diffusion du cuivre vers le matériau diélectrique. La première région de barrière 207 est par exemple en nitrure de titane (TiN) ou en titane (Ti) ou en nitrure de tungstène (WN). Cette première région de barrière 10 207 peut également être formée d'un empilement de plusieurs couches, par exemple d'une couche de Ti et d'une couche de TiN, ou d'une couche de tantale (Ta) et d'une couche de nitrure de tantale (TaN), ou d'une couche de Ti et d'une couche de WN. Plus généralement, la première région de barrière 207 est en un matériau métallique dans lequel la diffusion du cuivre est faible et qui présente une bonne adhérence sur le 15 matériau diélectrique sur lequel il est formé. Pour chaque plot de cuivre 205, une seconde région de barrière à la diffusion du cuivre 209 est disposée en surface entre le plot de cuivre 205 et le matériau diélectrique 203. La seconde région de barrière 209 entoure au moins la surface latérale 211 du plot de cuivre 205, avec interposition éventuelle de la première région de barrière 20 207. On désigne par la référence W la largeur de la seconde région de barrière 209. La largeur W de la seconde région de barrière 209 correspond à la plus courte distance, dans un plan parallèle aux faces principales du substrat 201, qui sépare le plot de cuivre 205 du matériau diélectrique 203. Dans le cas où une première région de 25 barrière 207 est disposée entre le plot de cuivre 205 et la seconde région de barrière 209, la largeur W de la seconde région de barrière 209 correspond à la plus courte distance, dans un plan parallèle aux faces principales du substrat 201, qui sépare la première région de barrière 207 du matériau diélectrique 203. On désigne par la référence L la largeur des plots de cuivre 205, c'est-à- 30 dire la plus petite dimension des plots de cuivre 205 dans un plan parallèle aux faces 3025051 10 principales du substrat 201. Cette largeur L est par exemple comprise entre 2 et 10 um, par exemple de l'ordre de 3 um. Le désalignement peut avoir lieu selon plusieurs directions. De préférence alors la seconde région de barrière 209 entoure complètement la surface 5 latérale 211 du plot de cuivre 205. La seconde région de barrière 209 est par exemple en nitrure de silicium ou en oxynitrure de silicium (ou oxyde de silicium nitruré, SiON) ou en SiCN ou en oxyde de silicium dopé au phosphore (couramment désigné par l'acronyme d'origine anglo-saxonne PSG (« Phosphorous-doped silicate glass »)).
10 Le matériau diélectrique 203 est par exemple de l'oxyde de silicium. Plus généralement, il peut s'agir d'un autre matériau diélectrique, par exemple du SiOCH ou un polymère électriquement isolant. Comme cela est illustré en figure 2A, pour chaque plot de cuivre 205, la profondeur e de la seconde région de barrière 209 est par exemple sensiblement égale à 15 la profondeur du plot de cuivre 205. Par profondeur de la seconde région de barrière ou du plot, on entend la dimension dans une direction sensiblement perpendiculaire aux faces principales du substrat 201. La figure 3 illustre un dispositif obtenu après le collage direct du substrat 20 201 et d'un second substrat 301 tels que celui décrit en relation avec les figures 2A-2B, par la mise en contact de la surface mixte du premier substrat 201 avec la surface mixte du second substrat 301. Le second substrat 301, de structure similaire à celle du premier substrat 201, comporte deux faces principales 301-1 et 301-2. La face principale 301-1 est 25 recouverte d'une couche 303 en un matériau diélectrique. Des portions 305 en cuivre, par exemple des plots de connexion, sont disposées dans des ouvertures formées dans la couche 303. Le substrat 301 comprend ainsi une surface mixte comportant des plots de cuivre 305 et des portions de matériau diélectrique 303. De préférence, une première région de barrière 307 entoure chaque plot de cuivre 305. Pour chaque plot de cuivre 3025051 11 305, une seconde région de barrière 309 entoure au moins la surface latérale 311 du plot de cuivre 305, avec interposition éventuelle de la première région de barrière 307. La surface mixte du premier substrat 201 est mise en contact avec la surface mixte du second substrat 301 de sorte que les plots de cuivre 205 du premier 5 substrat 201 soient en contact au moins en partie avec les plots de cuivre 305 du second substrat 301. Même en cas de désalignement des plots de cuivre 205 et 305, du fait de la présence des secondes régions de barrière 209, 309, aucune zone des plots de cuivre 205, 305 d'un substrat n'est en contact avec le matériau diélectrique 203, 303 de l'autre substrat. Des zones 21 des plots de cuivre 205 du premier substrat 201 peuvent être en 10 contact avec la seconde région de barrière 309 du second substrat 301, et des zones 23 des plots de cuivre 305 du second substrat 301 peuvent être en contact avec la seconde région de barrière 209 du premier substrat 201. L'homme du métier saura choisir la largeur W des secondes régions de barrière 209, 309 de sorte que, lors de la mise en contact des surfaces mixtes de chaque 15 substrat, aucune zone des plots de cuivre 205, 305 d'un substrat ne soit en contact avec le matériau diélectrique 203, 303 de l'autre substrat. L'homme du métier saura choisir la largeur W des secondes régions de barrière 209, 309 de sorte qu'elle soit supérieure au désalignement maximum prévu entre les plots de connexion des deux substrats. A titre d'exemple d'ordre de grandeur de dimensions, le désalignement, 20 généré principalement par l'équipement de collage, est par exemple compris entre 0,1 um et 2 um, par exemple de l'ordre de 1 um. On prévoira la largeur W des secondes régions de barrière 209, 309 en conséquence, par exemple comprise entre 0,5 et 2,5 um, par exemple de l'ordre de 1 um. Les équipements de lithographie étant généralement précis à environ 25 125 nm près, en prenant aussi en compte les variations lors d'étapes de gravure et de dépôt, on pourra prévoir une distance de "sécurité", par exemple d'environ 0,5 um, entre le bord du plot de cuivre d'un substrat et l'extrémité de la seconde région de barrière de l'autre substrat en contact avec le matériau diélectrique. Ainsi avantageusement W = D + 0,5 um, avec D le désalignement.
3025051 12 Un avantage d'un procédé du type de celui décrit en relation avec les figures 2A-2B et 3 est lié au fait que, pour les premier et second substrats, la seconde région de barrière ne s'étend pas sur toute la surface du substrat. Il en résulte que, si un piégeage d'eau a lieu à l'interface de collage, cette eau pourra s'évacuer dans le matériau 5 diélectrique sur les bords de la seconde région de barrière. Un autre avantage d'un tel procédé réside dans le fait qu'il permet d'obtenir une résistance d'interface réduite par rapport aux procédés de l'art antérieur utilisant des barrières de diffusion autoalignées. Eventuellement, une étape de préparation des surfaces mixtes à 10 assembler peut être prévue avant la mise en contact, pour les rendre compatibles avec un collage direct. Cette préparation des surfaces à assembler peut être réalisée par traitement par plasma ou par un traitement chimique suivi d'une étape de nettoyage. Le collage direct peut être réalisé à température ambiante et pression atmosphérique.
15 Un traitement thermique de recuit peut éventuellement être effectué après le collage. Ceci permet d'augmenter l'énergie de collage et la conduction électrique entre les plots de cuivre en regard. La figure 4 est vue en coupe illustrant de façon schématique un autre exemple de dispositif obtenu après un procédé de collage direct de deux substrats 20 comprenant chacun en surface des portions de cuivre et des portions de matériau diélectrique Selon cet exemple, pour chaque plot de cuivre 205, 305, la seconde région de barrière 209, 309 est formée de sorte que sa profondeur soit inférieure à la profondeur du plot de cuivre 205, 305. La profondeur de la seconde région de barrière 25 209, 309 est néanmoins suffisante pour éviter la diffusion du cuivre, afin que cette région remplisse son rôle de barrière. Cette profondeur sera notamment choisie en fonction de la nature du matériau de la seconde région de barrière. A titre d'exemple d'ordre de grandeur de dimensions, la profondeur de la seconde région de barrière 209, 309 est supérieure ou égale à 10 nm, par exemple 30 comprise entre 30 et 150 nm, par exemple de l'ordre de 100 nm.
3025051 13 La seconde région de barrière 209, 309 est par exemple en SiN et présente par exemple une profondeur de l'ordre de 40 nm. Un avantage lié au fait que la seconde région de barrière 209, 309 présente une profondeur faible réside dans la réduction des contraintes mécaniques 5 exercées par cette seconde région de barrière sur le plot de cuivre 205, 305. Les figures 5A à 5G sont des vues en coupe illustrant de façon schématique des étapes successives d'un exemple de procédé de formation d'une structure du type de celle illustrée en figures 2A-2B. La figure 5A représente un substrat 401, par exemple en un matériau 10 semiconducteur, par exemple en silicium. Le substrat 401 peut être en un autre matériau qu'un matériau semiconducteur, par exemple en un matériau conducteur. Il peut éventuellement déjà comprendre des composants. On recouvre le substrat 401 d'une couche diélectrique 403, par exemple en oxyde de silicium. La couche d'oxyde de silicium 403 peut être formée par dépôt ou 15 par oxydation thermique dans le cas d'un substrat 401 en silicium. Comme cela est illustré en figure 5A, la couche 403 peut être formée d'un empilement d'une couche d'oxyde de silicium 411, d'une couche de nitrure de silicium 412, par exemple en SiN ou en Si3N4, et d'une couche d'oxyde de silicium 413. La couche 412 en nitrure de silicium est destinée à servir de couche d'arrêt de gravure.
20 La figure 5B illustre la formation d'ouvertures 415 dans la couche diélectrique 403, par exemple par lithographie et gravure. Les ouvertures 415 sont formées aux emplacements destinés à recevoir les plots de cuivre 405 entourés des première 407 et seconde 409 régions de barrière. Un masque peut être utilisé pour protéger les régions de la couche 403 qu'on ne veut pas éliminer. Dans le cas où la couche 25 403 comprend une couche 412 d'arrêt de gravure, le fond des ouvertures 415 coïncide avec la couche 412. Dans le cas où la couche diélectrique 403 ne comporte pas de couche d'arrêt de gravure, les ouvertures 415 s'étendent jusqu'à une certaine profondeur dans la couche 403. La figure 5C illustre le dépôt conforme d'une couche d'un matériau 417 30 destiné à former la seconde région de barrière 409. Le matériau 417 est par exemple du 3025051 14 nitrure de silicium ou du SiON ou du SiCN ou du PSG. L'épaisseur de la couche 417 est choisie de façon à être supérieure à la profondeur des ouvertures 415. La figure 5D illustre la planarisation de la surface de la structure, de façon à découvrir la surface de la couche diélectrique 403. Après planarisation, la surface 5 de la couche diélectrique 403 et celle du matériau 417 sont sensiblement au même niveau. La planarisation est par exemple réalisée par polissage mécano-chimique (CMP, « Chemical-Mechanical Planarisation »). La figure 5E illustre la formation d'une ouverture 419 dans chaque ouverture 415 remplie de matériau 417, par exemple par lithographie et gravure. Pour 10 chaque ouverture 415 remplie de matériau 417, l'ouverture 419 est formée de sorte que des portions du matériau 417 (désignées par la référence 409) soient conservées autour de l'ouverture 419. Un masque peut être utilisé pour protéger les régions du matériau 417 qu'on ne veut pas éliminer. Dans le cas où la couche 403 comprend une couche 412 d'arrêt de gravure, le fond des ouvertures 419 coïncide avec la couche 412.
15 On a ainsi formé la seconde région de barrière 409, qui correspond aux portions du matériau 417 qui ont été conservées dans chaque ouverture 415. On élimine la couche d'arrêt de gravure 412 qui se trouve au fond des ouvertures 419, par exemple par gravure sèche à base de 02/Ar/CHF3. La figure 5F illustre le dépôt d'une couche 421 d'un matériau destiné à 20 former la première région de barrière 407, puis le dépôt d'une couche de cuivre 423, destiné à former les plots 405, sur la couche 421. La couche 421 est par exemple en TiN ou en Ti ou en WN ou est formée d'un empilement de couches de Ti et de TiN, ou de couches de Ta et de TaN, ou de couches de Ti et de WN. L'épaisseur de la couche 421 est par exemple comprise entre 25 5 nm et 100 nm. La couche 421 est par exemple formée par dépôt chimique en phase vapeur (CVD, « Chemical Vapor Deposition »). On forme alors par exemple une couche conforme de TiN d'une épaisseur de l'ordre de 20 nm ou un empilement de couches conformes de Ta et de TaN d'une épaisseur de l'ordre de 25 nm.
3025051 15 Selon une variante, le dépôt de la couche 421 peut être réalisé par dépôt physique en phase vapeur (PVD, « Physical Vapor Deposition »). Dans ce cas, on forme par exemple une couche de TiN d'une épaisseur de l'ordre de 100 nm sur la surface supérieure de la couche 403 et au fond de l'ouverture 419, et d'une épaisseur de l'ordre 5 de 20 nm sur les bords de l'ouverture 419. Le dépôt de la couche de cuivre 423 est par exemple réalisé par dépôt PVD ou par dépôt CVD ou/et par dépôt électrochimique. A titre d'exemple, on dépose successivement une couche 421 en TiN d'une épaisseur de l'ordre de 20 nm par dépôt CVD, une couche de cuivre d'une épaisseur 10 de l'ordre de 200 nm par dépôt PVD et une couche de cuivre d'une épaisseur de l'ordre de 1 um par dépôt électrochimique. La figure 5G illustre la planarisation de la surface de la structure, par exemple par CMP, de façon à découvrir la surface de la couche diélectrique 403. La planarisation est par exemple réalisée en deux étapes. Lors d'une première étape, la 15 planarisation est réalisée jusqu'à atteindre la couche 421. Lors d'une seconde étape, la planarisation est réalisée de façon à découvrir la surface de la couche diélectrique 403. Après planarisation, la surface de la couche diélectrique 403 et celle des plots de cuivre 405 sont sensiblement au même niveau. On a ainsi formé, sur un substrat 401, une surface mixte comportant des 20 plots de cuivre 405 et des portions de matériau diélectrique 403, chaque plot de cuivre 405 étant entouré d'une première région de barrière 407 et d'une seconde région de barrière 409. Les première 407 et seconde 409 régions de barrière sont disposées entre chaque plot de cuivre 405 et le matériau diélectrique 403. La première région de barrière 407 est disposée autour de la surface latérale 425 du plot de cuivre 405 et sous le plot 25 405, en contact avec la surface inférieure 427 du plot 405. La seconde région de barrière 409 entoure la surface latérale du plot de cuivre 405, avec interposition de la première région de barrière 407. Dans cet exemple de réalisation, la seconde région de barrière 409 n'est pas disposée sous le plot de cuivre 405.
3025051 16 Les figures 6A-6B sont des vues en coupe illustrant une variante du procédé décrit ci-dessus en relation avec les figures 5A-5G. Les figures 6A et 6B correspondent respectivement aux étapes illustrées en figures 5B et 5E. Selon cette variante, la couche diélectrique 403 ne comporte pas de 5 couche d'arrêt de gravure. Lors de la formation des ouvertures 415 illustrée en figure 6A, les ouvertures 415 s'étendent jusqu'à une certaine profondeur dans la couche diélectrique 403. Lors de la formation des ouvertures 419 illustrée en figure 6B, le fond des ouvertures 419 est formé par le matériau diélectrique 403. Les autres étapes du procédé sont similaires à celles du procédé décrit en relation avec les figures 5A-5G. La 10 structure finale obtenue correspond à la structure illustrée en figure 2A. Les figures 7A-7B sont des vues en coupe illustrant une autre variante du procédé décrit en relation avec les figures 5A-5G. Les figures 7A et 7B correspondent respectivement aux étapes illustrées en figures 5B et 5G. Selon cette variante, la couche diélectrique 403 ne comporte pas de 15 couche d'arrêt de gravure. Lors de la formation des ouvertures 415 illustrée en figure 7A, les ouvertures 415 sont formées dans la couche diélectrique 403 jusqu'à atteindre le substrat 401. Dans les ouvertures 415, le matériau diélectrique 403 est éliminé sur toute son épaisseur. Les autres étapes du procédé sont similaires à celles du procédé décrit en relation avec les figures 5A-5G.
20 La figure 7B correspond à la structure finale obtenue. Selon cette variante, la seconde région de barrière 409 s'étend de la surface de la structure jusqu'au substrat 401. La portion de la première région de barrière 407 disposée sous le plot de cuivre 405 est en contact avec le substrat 401. Les figures 8A-8D sont des vues en coupe illustrant de façon 25 schématique des étapes successives d'un autre exemple de procédé de formation de première et seconde régions de barrière entre des plots de cuivre et une couche d'un matériau diélectrique. La figure 8A illustre le dépôt conforme d'une couche d'un matériau 417 destiné à former la seconde région de barrière 409. Les étapes précédentes sont 30 similaires aux étapes illustrées en figures 5A et 5B du procédé décrit en relation avec les 3025051 17 figures 5A-5G. Le matériau 417 est par exemple du nitrure de silicium ou du SiON ou du SiCN ou du PSG. Dans cet exemple de réalisation, l'épaisseur de la couche 417 est choisie de façon à être inférieure à la profondeur des ouvertures 415. Après l'étape de dépôt conforme de la couche 417 destinée à former la 5 seconde région de barrière 409, au lieu de réaliser directement une planarisation de cette couche 417 comme dans l'exemple de réalisation décrit en relation avec les figures 5A-5G, on procède directement au dépôt conforme d'une couche d'un matériau 421 destiné à former la première région de barrière 407. La figure 8B illustre le dépôt conforme, sur la couche 417, d'une couche 10 d'un matériau 421 destiné à former la première région de barrière 407. La couche 421 est par exemple en TiN ou en Ti ou en WN ou est formée d'un empilement de couches de Ti et de TiN, ou de couches de Ta et de TaN, ou de couches de Ti et de WN. L'épaisseur de la couche 421 est par exemple comprise entre 5 nm et 100 nm. La figure 8C illustre le dépôt d'une couche de cuivre 423, destiné à 15 former les plots 405, sur la couche 421. Le dépôt de la couche de cuivre 423 est par exemple réalisé par dépôt PVD ou par dépôt CVD ou/et par dépôt électrochimique. Ainsi, selon cet exemple de réalisation, dans les ouvertures 415 formées dans la couche diélectrique 403 et sur la couche diélectrique 403, on dépose successivement, de façon conforme, la couche 417 destinée à former la seconde région 20 de barrière 409 (figure 8A) et la couche 421 destinée à former la première région de barrière 407 (figure 8B), puis on dépose la couche 423 de cuivre destinée à former les plots de cuivre 405 (figure 8C). La figure 8D illustre la planarisation de la surface de la structure, par exemple par CMP, de façon à découvrir la surface de la couche diélectrique 403. La 25 planarisation est par exemple réalisée en trois étapes. Lors d'une première étape, la planarisation est réalisée jusqu'à atteindre la couche 421. Lors d'une deuxième étape, la planarisation est réalisée jusqu'à atteindre la couche 417. Lors d'une troisième étape, la planarisation est réalisée de façon à découvrir la surface de la couche diélectrique 403. Après planarisation, la surface de la couche diélectrique 403 et celle des plots de cuivre 30 405 sont sensiblement au même niveau.
3025051 18 On a ainsi formé, sur un substrat 401, une surface mixte comportant des plots de cuivre 405 et des portions de matériau diélectrique 403, chaque plot de cuivre 405 étant entouré d'une première région de barrière 407 et d'une seconde région de barrière 409. Les première 407 et seconde 409 régions de barrière sont disposées entre 5 chaque plot de cuivre 405 et le matériau diélectrique 403. La première région de barrière 407 est disposée autour de la surface latérale 425 du plot de cuivre 405 et sous le plot 405, en contact avec la surface inférieure 427 du plot 405. Dans cet exemple de réalisation, la seconde région de barrière 409 non seulement entoure la surface latérale du plot de cuivre 405 mais est également disposée sous le plot de cuivre 405, avec 10 interposition de la première région de barrière 407. Les variantes illustrées en figures 6A-6B et 7A-7B s'appliquent également au procédé décrit en relation avec les figures 8A-8D. Selon la variante illustrée en figures 7A-7B appliquée à l'exemple de réalisation des figures 8A-8D, la seconde région de barrière 409 s'étend de la surface de la 15 structure jusqu'au substrat 401. La portion de la seconde région de barrière 409 disposée sous le plot de cuivre 405 est en contact avec le substrat 401. On a décrit ci-dessus un procédé de collage direct de deux substrats comprenant chacun en surface des portions de matériau diélectrique et des portions de cuivre formées de plots de connexion. Selon une variante, les portions de cuivre peuvent 20 traverser complètement le substrat et former des vias traversants isolés électriquement du substrat par des portions de matériau diélectrique. Une première et une seconde régions de barrière sont disposées entre les vias traversants et les portions de matériau diélectrique, de façon similaire aux première et seconde régions de barrière décrites ci-dessus dans le cas de plots de connexion. Selon une autre variante, les portions de cuivre 25 peuvent être formées de lignes de connexion. On a décrit des surfaces mixtes à assembler formées de portions de cuivre séparées par des portions de matériau diélectrique. En variante, une au moins des surfaces à assembler peut comprendre des portions de cuivre séparées par des portions 3025051 19 de matériau diélectrique elles-mêmes formées dans une couche ou dans un substrat en un troisième matériau, par exemple un matériau semi-conducteur. Bien que l'on ait décrit un procédé de collage direct de deux substrats comprenant chacun en surface des portions de cuivre et des portions de matériau 5 diélectrique, le procédé décrit ci-dessus s'applique au collage direct de surfaces mixtes comportant des portions de matériau diélectrique et des portions de matériau conducteur autre que du cuivre. L'homme du métier saura choisir la nature de la première région de barrière et la nature de la seconde région de barrière en fonction de la nature du matériau conducteur. Dans le cas de portions de matériau conducteur en 10 titane ou en tungstène, la seconde région de barrière pourra être en nitrure de silicium ou en PSG. Dans le cas de portions de matériau conducteur en aluminium, la seconde région de barrière pourra être en TiN. Bien que l'on ait décrit un procédé de collage direct de deux substrats recouverts chacun d'une surface mixte, l'invention s'applique bien entendu au collage 15 direct d'un substrat et d'une puce ou au collage direct de deux puces.

Claims (19)

  1. REVENDICATIONS1. Procédé de réalisation d'un circuit intégré par collage direct d'un premier (201) et d'un second (301) substrats, comprenant les étapes suivantes : a) former un premier substrat et un second substrat munis chacun d'une surface comportant au moins une portion d'un premier matériau (205, 305) et des portions d'au moins un deuxième matériau (203, 303), une région de barrière (209, 309) en un troisième matériau étant disposée en surface entre chaque portion du premier matériau et le deuxième matériau ; et b) mettre en contact ladite surface du premier substrat avec ladite surface du second substrat avec un désalignement maximum donné, la largeur (W) de la région de barrière formée à l'étape a) étant choisie de sorte qu'elle soit supérieure au désalignement maximum.
  2. 2. Procédé selon la revendication 1, dans lequel le premier matériau (205, 305) est un matériau conducteur, par exemple du cuivre, et le deuxième matériau (203, 303) est un matériau diélectrique, par exemple de l'oxyde de silicium.
  3. 3. Procédé selon la revendication 2, dans lequel le troisième matériau (209, 309) est choisi dans le groupe comprenant les nitrures de silicium, les oxynitrures de silicium, le SiCN et le PSG.
  4. 4. Procédé selon l'une des revendications 1 à 3, dans lequel, pour chaque portion du premier matériau (205, 305), la profondeur de la région de barrière (209, 309) est égale à celle de la portion du premier matériau (205, 305).
  5. 5. Procédé selon l'une des revendications 1 à 3, dans lequel, pour chaque portion du premier matériau (205, 305), la profondeur de la région de barrière (209, 309) est inférieure à celle de la portion du premier matériau (205, 305). 3025051 21
  6. 6. Procédé selon l'une des revendications 1 à 5, dans lequel, pour chaque portion du premier matériau (205, 305), la région de barrière (209, 309) est disposée uniquement autour de la surface latérale de la portion du premier matériau (205, 305).
  7. 7. Procédé selon l'une des revendications 1 à 5, dans lequel, pour chaque portion du premier matériau (205, 305, 405), la région de barrière (409) est disposée autour de la surface latérale de la portion du premier matériau et sous la portion du premier matériau.
  8. 8. Procédé selon l'une des revendications 1 à 7, dans lequel la largeur (W) de la région de barrière (209, 309) est comprise entre 0,5 et 2,5 um, par exemple de l'ordre de 1 um. 15
  9. 9. Procédé selon l'une des revendications 1 à 8, dans lequel, lors de l'étape a), pour chaque portion du premier matériau (205, 305), on forme en outre une région de barrière additionnelle en au moins un quatrième matériau (207, 307), autour de la surface latérale (211, 311) de la portion du premier matériau et sous la portion du premier matériau, ladite région de barrière additionnelle étant au moins en partie 20 interposée entre ladite région de barrière (209, 309) et la portion du premier matériau.
  10. 10. Procédé selon la revendication 9, dans lequel l'au moins un quatrième matériau (207, 307) est choisi dans le groupe comprenant le nitrure de titane, le titane, le nitrure de tungstène, le tantale et le nitrure de tantale. 25
  11. 11. Circuit intégré comprenant un premier substrat (201) et un second substrat (301), le premier substrat et le second substrat étant munis chacun d'une surface comportant au moins une portion d'un premier matériau (205, 305) et des portions d'au moins un deuxième matériau (203, 303), une région de barrière (209, 309) en un 5 10 3025051 22 troisième matériau étant disposée en surface entre chaque portion du premier matériau et le deuxième matériau ; ladite surface du premier substrat étant en contact avec ladite surface du second substrat avec un désalignement (D), la largeur (W) de la région de barrière 5 étant supérieure au désalignement (D).
  12. 12. Circuit intégré selon la revendication 11, dans lequel la largeur (W) de la région de barrière (209, 309) est comprise entre 0,5 et 2,5 um, par exemple de l'ordre de 1 um. 10
  13. 13. Circuit intégré selon la revendication 11 ou 12, dans lequel le premier matériau (205, 305) est un matériau conducteur, par exemple du cuivre, et le deuxième matériau (203, 303) est un matériau diélectrique, par exemple de l'oxyde de silicium, et dans lequel le troisième matériau (209, 309) est choisi dans le groupe 15 comprenant les nitrures de silicium, les oxynitrures de silicium, le SiCN et le PSG.
  14. 14. Circuit intégré selon l'une des revendications 11 à 13, dans lequel, pour chaque portion du premier matériau (205, 305), la profondeur de la région de barrière (209, 309) est égale à celle de la portion du premier matériau (205, 305). 20
  15. 15. Circuit intégré selon l'une des revendications 11 à 13, dans lequel, pour chaque portion du premier matériau (205, 305), la profondeur de la région de barrière (209, 309) est inférieure à celle de la portion du premier matériau (205, 305). 25
  16. 16. Circuit intégré selon l'une des revendications 11 à 15, dans lequel, pour chaque portion du premier matériau (205, 305), la région de barrière (209, 309) est disposée uniquement autour de la surface latérale de la portion du premier matériau (205, 305). 3025051 23
  17. 17. Circuit intégré selon l'une des revendications 11 à 15, dans lequel, pour chaque portion du premier matériau (205, 305, 405), la région de barrière (409) est disposée autour de la surface latérale de la portion du premier matériau et sous la portion du premier matériau. 5
  18. 18. Circuit intégré selon l'une des revendications 11 à 17, dans lequel, pour chaque portion du premier matériau (205, 305), une région de barrière additionnelle en au moins un quatrième matériau (207, 307) est disposée autour de la surface latérale (211, 311) de la portion du premier matériau et sous la portion du premier matériau, 10 ladite région de barrière additionnelle étant au moins en partie interposée entre ladite région de barrière (209, 309) et la portion du premier matériau.
  19. 19. Circuit intégré selon la revendication 18, dans lequel l'au moins un quatrième matériau (207, 307) est choisi dans le groupe comprenant le nitrure de titane, 15 le titane, le nitrure de tungstène, le tantale et le nitrure de tantale.
FR1457942A 2014-08-22 2014-08-22 Procede de realisation d'un circuit integre par collage direct de substrats comprenant en surface des portions de cuivre et de materiau dielectrique Withdrawn FR3025051A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1457942A FR3025051A1 (fr) 2014-08-22 2014-08-22 Procede de realisation d'un circuit integre par collage direct de substrats comprenant en surface des portions de cuivre et de materiau dielectrique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1457942A FR3025051A1 (fr) 2014-08-22 2014-08-22 Procede de realisation d'un circuit integre par collage direct de substrats comprenant en surface des portions de cuivre et de materiau dielectrique

Publications (1)

Publication Number Publication Date
FR3025051A1 true FR3025051A1 (fr) 2016-02-26

Family

ID=52273228

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1457942A Withdrawn FR3025051A1 (fr) 2014-08-22 2014-08-22 Procede de realisation d'un circuit integre par collage direct de substrats comprenant en surface des portions de cuivre et de materiau dielectrique

Country Status (1)

Country Link
FR (1) FR3025051A1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3692568A4 (fr) * 2017-10-06 2021-06-09 Invensas Bonding Technologies, Inc. Collier de barrière de diffusion servant à des interconnexions
US11916038B2 (en) * 2021-02-10 2024-02-27 Canon Anelva Corporation Chemical bonding method, package-type electronic component, and hybrid bonding method for electronic device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2966283A1 (fr) * 2010-10-14 2012-04-20 Soi Tec Silicon On Insulator Technologies Sa Procede pour realiser une structure de collage
US20130009321A1 (en) * 2011-07-05 2013-01-10 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
FR2986904A1 (fr) * 2012-02-14 2013-08-16 St Microelectronics Crolles 2 Systeme d'assemblage de puces

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2966283A1 (fr) * 2010-10-14 2012-04-20 Soi Tec Silicon On Insulator Technologies Sa Procede pour realiser une structure de collage
US20130009321A1 (en) * 2011-07-05 2013-01-10 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
FR2986904A1 (fr) * 2012-02-14 2013-08-16 St Microelectronics Crolles 2 Systeme d'assemblage de puces

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3692568A4 (fr) * 2017-10-06 2021-06-09 Invensas Bonding Technologies, Inc. Collier de barrière de diffusion servant à des interconnexions
US11694925B2 (en) 2017-10-06 2023-07-04 Adeia Semiconductor Bonding Technologies Inc. Diffusion barrier collar for interconnects
US11916038B2 (en) * 2021-02-10 2024-02-27 Canon Anelva Corporation Chemical bonding method, package-type electronic component, and hybrid bonding method for electronic device

Similar Documents

Publication Publication Date Title
EP2192612B1 (fr) Procédé pour empiler et interconnecter des circuits intégrés
EP2816624B1 (fr) Procédé de réalisation d'une liaison électrique traversante et d'un condensateur traversant dans un substrat
EP2863420B1 (fr) Procédé amélioré d'assemblage par collage direct entre deux éléments, chaque élément comprenant des portions de métal et de matériaux diélectriques
FR2986904A1 (fr) Systeme d'assemblage de puces
FR2992466A1 (fr) Procede de realisation de contact pour led et structure resultante
EP2596524A2 (fr) Procede d'assemblage par collage direct entre deux elements comprenant des portions de cuivre et de materiaux dielectriques
FR2966283A1 (fr) Procede pour realiser une structure de collage
FR2983638A1 (fr) Procede de formation d'un circuit integre
FR2764734A1 (fr) Procede de formation de plots de contact d'un dispositif a semiconducteur
FR2973938A1 (fr) Procédés de formation de structures semi-conductrices collées, et structures semi-conductrices formées par ces procédés
FR2990297A1 (fr) Empilement de structures semi-conductrices et procede de fabrication correspondant
FR3025051A1 (fr) Procede de realisation d'un circuit integre par collage direct de substrats comprenant en surface des portions de cuivre et de materiau dielectrique
FR2980036A1 (fr) Procede de realisation d'une structure integree tridimensionnelle et structure correspondante
FR3056824A1 (fr) Procede de fabrication d’un circuit integre a plusieurs couches actives et circuit integre correspondant
FR2964246A1 (fr) Procede d'assemblage de deux parties d'un circuit
FR3076076A1 (fr) Assemblage ameliore pour circuit 3d a niveaux de transistors superposes
FR2901636A1 (fr) Connecteur a vias isoles
EP3506375B1 (fr) Dispositif thermoelectrique et procede de fabrication du dispositif thermoelectrique
FR2782841A1 (fr) Procede permettant de former des plots de contact et, en meme temps, de rendre plane une surface de substrat dans des circuits integres
FR3059143A1 (fr) Puce de capteur d'image
FR2958076A1 (fr) Procede de formation de vias electriques
FR3044165A1 (fr) Realisation d'interconnexions par recourbement d'elements conducteurs sous un dispositif microelectronique tel qu'une puce
WO2023194318A1 (fr) Substrat comprenant des vias et procédés de fabrication associés
FR2980917A1 (fr) Procede de realisation d'une liaison traversante electriquement conductrice
WO2024133682A1 (fr) Substrat comprenant des tranchées et procédés de fabrication associés

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20160226

ST Notification of lapse

Effective date: 20170428