FR2928490A1 - Circuit integre comprenant des miroirs enterres a des profondeurs differentes - Google Patents
Circuit integre comprenant des miroirs enterres a des profondeurs differentes Download PDFInfo
- Publication number
- FR2928490A1 FR2928490A1 FR0851494A FR0851494A FR2928490A1 FR 2928490 A1 FR2928490 A1 FR 2928490A1 FR 0851494 A FR0851494 A FR 0851494A FR 0851494 A FR0851494 A FR 0851494A FR 2928490 A1 FR2928490 A1 FR 2928490A1
- Authority
- FR
- France
- Prior art keywords
- layer
- reflective layer
- silicon
- openings
- reflective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009933 burial Methods 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 42
- 229910052710 silicon Inorganic materials 0.000 claims description 42
- 239000010703 silicon Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 26
- 239000011159 matrix material Substances 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 5
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 81
- 239000000463 material Substances 0.000 description 15
- 239000000758 substrate Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000035515 penetration Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000013742 energy transducer activity Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14645—Colour imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0232—Optical elements or arrangements associated with the device
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
L'invention concerne une structure semiconductrice comprenant une première zone active (R) sous laquelle est enterrée une première couche réfléchissante (32) et au moins une deuxième zone active (G) sous laquelle est enterrée une deuxième couche réfléchissante (34), caractérisée en ce que la surface supérieure de la deuxième couche réfléchissante est plus proche de la surface supérieure de la structure que la surface supérieure de la première couche réfléchissante.
Description
B8452 - 06-GR1-589 1 CIRCUIT INTÉGRÉ COMPRENANT DES MIROIRS ENTERRÉS À DES PROFONDEURS DIFFÉRENTES Domaine de l'invention La présente invention concerne des circuits intégrés comprenant des composants formés dans des zones semiconductrices actives et, plus particulièrement, des circuits intégrés dans lesquels des couches réfléchissantes sont placées sous les zones semiconductrices actives. Exposé de l'art antérieur De façon classique, des circuits intégrés sont divisés en différentes zones actives formées dans un substrat semi- conducteur. Dans le cas de circuits intégrés destinés à détecter des images, chaque zone active, ou pixel, comprend au moins une couche de capture de photons, couramment une couche faiblement dopée d'une photodiode, et un transistor de transfert associé. Lorsque le circuit est éclairé, les photons du faisceau lumineux incident pénètrent dans la couche de capture et y créent des paires électrons/trous. Les électrons sont transférés vers un circuit électronique par le transistor de transfert associé. La profondeur de la couche de capture à laquelle la majorité des paires électrons/trous est formée dépend de la longueur d'onde des rayons lumineux incidents. Par exemple, si B8452 - 06-GR1-589
2 le circuit est éclairé par un faisceau lumineux de couleur bleue (faible longueur d'onde), la majorité des paires électrons/trous se forme dans le premier micromètre de la couche de capture. A l'opposé, dans le cas d'un faisceau lumineux de couleur rouge, la majorité des paires électrons/trous se forme dans les trois ou quatre premiers micromètres de la couche de capture. Pour améliorer la détection d'images, il a été proposé de placer une couche réfléchissante sous les différentes zones actives. Lorsqu'un photon issu d'un rayon lumineux de grande longueur d'onde pénètre profondément dans la couche de capture, il est renvoyé vers la surface par la couche réfléchissante. La paire électron/trou associée est alors formée lors de la remontée du photon vers la photodiode. Ceci permet d'augmenter la probabilité que l'électron soit capturé par la photodiode.
Le brevet US 2006/0118897 Al décrit un procédé de formation d'une structure comprenant une photodiode sous laquelle est placé un miroir. Dans ce procédé, on part d'une structure de type silicium sur isolant (SOI). Des parois de séparation et d'isolation des différentes zones actives sont formées dans la couche de silicium et dans la couche isolante. Le matériau isolant est ensuite gravé, par l'intermédiaire d'ouvertures formées dans le silicium, et un matériau réfléchissant est déposé dans l'espace gravé. Les différents éléments des zones actives (photodiodes et transistors) sont ensuite formés dans et sur la couche de sili- cium située au-dessus du matériau réfléchissant. Le procédé décrit ci-dessus présente l'inconvénient de nécessiter une structure de type SOI. De plus, ce procédé ne permet pas la formation de couches réfléchissantes sous des épaisseurs de silicium différentes.
Résumé de l'invention Un objet de la présente invention vise une structure semiconductrice comprenant plusieurs zones actives sous lesquelles sont formées des couches réfléchissantes à des profondeurs différentes.
B8452 - 06-GR1-589
3 Un autre objet de la présente invention vise un pro-cédé de formation d'une telle structure sur silicium massif. Pour atteindre tout ou partie de ces objets ainsi que d'autres, il est prévu une structure semiconductrice comprenant une première zone active sous laquelle est enterrée une première couche réfléchissante et au moins une deuxième zone active sous laquelle est enterrée une deuxième couche réfléchissante, caractérisée en ce que la surface supérieure de la deuxième couche réfléchissante est plus proche de la surface supérieure de la structure que la surface supérieure de la première couche réfléchissante. Selon un mode de réalisation, les première et deuxième couches réfléchissantes sont en tungstène. Selon un mode de réalisation, la structure comprend en outre une troisième zone active sous laquelle est enterrée une troisième couche réfléchissante, la surface supérieure de la troisième couche réfléchissante étant plus proche de la surface supérieure de la structure que la surface supérieure de la deuxième couche réfléchissante.
Selon un mode de réalisation, il est prévu un procédé de réalisation d'au moins deux miroirs enterrés à des profondeurs différentes dans du silicium, comprenant les étapes sui-vantes : former une première matrice régulière d'ouvertures et une deuxième matrice régulière d'ouvertures, respectivement dans une première et dans une deuxième région du silicium, le rapport entre la section des ouvertures et le pas des ouvertures de la première matrice d'ouvertures étant plus faible que celui de la deuxième matrice d'ouvertures ; réaliser un recuit de la structure d'où il résulte qu'il se forme, dans le silicium, une pre- mière cavité et une deuxième cavité dont les surfaces supérieures sont à des niveaux différents ; former une couche isolante mince sur chacune des parois des première et deuxième cavités ; et former une couche réfléchissante contre la couche isolante mince dans les première et deuxième cavités.
B8452 - 06-GR1-589
4 Selon un mode de réalisation, le recuit de la structure est réalisé sous hydrogène et à une température supérieure à 1100°C. Selon un mode de réalisation, une première tranchée est formée à côté de la première matrice et une deuxième tranchée est formée à côté de la deuxième matrice, en même temps que les première et deuxième matrices d'ouvertures. Selon un mode de réalisation, la couche réfléchissante est formée par un procédé de dépôt de couches atomiques.
Selon un mode de réalisation, le procédé comprend en outre une étape de dépôt épitaxial d'une couche de silicium. Selon un mode de réalisation, les première et deuxième matrices d'ouvertures, ainsi que les première et deuxième tranchées, ont des profondeurs égales et sont formées par gravure par plasma. Selon un mode de réalisation, la couche réfléchissante est en tungstène. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 est une vue en coupe schématique d'un capteur d'images comprenant deux zones actives ; les figures 2A et 2C à 2F illustrent, par des vues en coupe, des résultats d'étapes d'un procédé de formation de la structure de la figure 1, la figure 2B étant une vue de dessus de la structure de la figure 2A ; et les figures 3A et 3C illustrent, par des vues en coupe, des résultats d'étapes d'une variante du procédé des figures 2A et 2C-2D, la figure 3B étant une vue de dessus de la structure de la figure 3A.
B8452 - 06-GR1-589
Description détaillée Comme cela est habituel dans la représentation des structures semiconductrices, les diverses figures ne sont pas tracées à l'échelle. De plus, seuls les éléments et étapes 5 utiles à la compréhension de divers modes de réalisation de l'invention ont été représentés et seront décrits. La figure 1 illustre une partie d'un mode de réalisation d'un capteur d'images 10. Deux zones actives R et G sont représentées, chaque zone active comprenant une photodiode D et un transistor de transfert T. Dans cette description, les éléments communs aux deux zones actives seront désignés par de mêmes références. De plus, on considérera que la zone active R est associée à des rayons lumineux de couleur rouge et que la zone active G est associée à des rayons lumineux de couleur verte.
Des filtres colorés adaptés (non représentés) sont formés, de préférence, au-dessus de chaque zone active. Sur un substrat de silicium 12 fortement dopé de type P s'étend une couche de silicium 14 faiblement dopée de type P. La couche de silicium 14 est, par exemple, une couche épitaxiée sur le substrat de silicium 12, le substrat 12 étant connecté à un potentiel de référence. Au-dessus de chaque zone active est formée une structure de grille isolée 16, éventuellement munie d'espaceurs latéraux. De part et d'autre des grilles 16, en sur-face de la couche 14, se trouvent des régions de source 18 et de drain 20 de type N. Les régions de drain 20, à droite des grilles 16, sont fortement dopées de type N (N+). Les régions de source 18 sont réalisées sur une surface plus importante que les régions de drain 20. Les régions 18 forment, avec la couche 14, les jonctions des photodiodes D. Les grilles 16 et les drains 20 sont solidaires de métallisations (non représentées) qui permettent de mettre en contact ces régions respectivement avec un signal de commande de transfert (contacts TGR et TGG respective-ment pour les zones actives R et G) et avec un circuit électronique non représenté (contacts SNR et SNG respectivement pour les zones actives R et G).
B8452 - 06-GR1-589
6 La structure est complétée par des régions 22 de type P fortement dopées (P+) situées de part et d'autre des zones actives R et G et s'étendant profondément dans la couche épitaxiée 14. Les régions 22 sont connectées au potentiel de référence par l'intermédiaire de la couche 14 et du substrat 12. Les régions 22 permettent l'isolation entre les zones actives et permettent également d'éviter que des électrons destinés à une photodiode ne soient capturés par une photodiode voisine (phénomène de "crosstalk").
Dans l'exemple représenté, les photodiodes D comportent, à la surface des régions 18, des régions 24 peu profondes de type P, plus fortement dopées (P+) que la couche 14. Les photodiodes D sont alors appelées photodiodes déplétées ou piégées (en anglais pinned photodiode) dans la mesure où les potentiels des régions 18 des photodiodes sont, en l'absence d'éclairement, fixés uniquement par les concentrations de dopants des régions 14, 18 et 24. Dans ce qui précède, on a décrit et représenté de façon schématique un type particulier de photodiode connu en lui-même. Les miroirs qui vont être décrits ci-après peuvent être utilisés avec tout autre type de photodiode. Sous la photodiode associée à la zone active R est formée une couche 32 d'un matériau dont l'interface avec le silicium présente un pouvoir réflecteur élevé. De la même façon, sous la photodiode associée à la zone active G est formée une couche 34 d'un matériau de même type que celui de la couche 32. La surface supérieure de la couche 34 (zone active G) est plus proche de la surface supérieure du silicium 14 que la surface supérieure de la couche 32 (zone active R).
Lorsque le circuit est éclairé, des photons pénètrent dans la couche de silicium 14. Une partie de ces photons forme des paires électrons/trous avant d'atteindre les couches réfléchissantes 32 et 34. Les électrons de ces paires sont attirés par les régions 18 des photodiodes D. Une autre partie des photons traverse la couche 14 et atteint l'une des couches B8452 - 06-GR1-589
7 réfléchissantes 32 ou 34. Ces photons sont alors réfléchis vers la surface du silicium 14, et des paires électrons/trous se forment lors de leur remontée. Les électrons sont ensuite attirés par les régions 18 des photodiodes D.
De préférence, la surface supérieure de la couche réfléchissante 32 est située à une profondeur supérieure ou égale à la moitié de la profondeur de pénétration des photons issus de rayons lumineux de couleur rouge, et la surface supérieure de la couche réfléchissante 34 est située à une pro-fondeur supérieure ou égale à la moitié de la profondeur de pénétration des photons issus de rayons lumineux de couleur verte. Par exemple, la surface supérieure de la couche 32 pourra être à environ 1,5 pm de la surface du silicium 14 et la surface supérieure de la couche 34 pourra être à environ 0,5 pm de la surface du silicium 14. Les figures 2A à 2F illustrent des résultats d'étapes d'un procédé de formation de la structure de la figure 1. Les figures 2A et 2B illustrent, respectivement en vue en coupe et en vue de dessus, un substrat de silicium 40 forte- ment dopé de type P sur lequel est formée une couche de silicium 42 faiblement dopée de type P. A titre d'exemple, la couche 42 peut avoir une épaisseur d'environ 3 pm et être formée par épitaxie sur le substrat 40. La structure des figures 2A et 2B comprend deux régions R et G correspondant aux zones actives représentées en figure 1. Dans la zone active R, une matrice 44 d'ouvertures 46 est formée. Comme cela est mieux illustré en vue de dessus, les ouvertures 46 sont régulièrement espacées en surface de la couche 42. Dans la zone active G est formée une matrice 48 d'ouvertures 50, régulièrement espacées en surface de la couche de silicium 42. Les ouvertures 50 sont de même espace-ment que les ouvertures 46 mais de sections plus importantes. A titre d'exemple, les ouvertures 46 et 50 peuvent avoir des sections circulaires et elles peuvent être formées par une gravure par plasma.
B8452 - 06-GR1-589
8 A l'étape illustrée en figure 2C, on a réalisé un recuit de la structure des figures 2A et 2B. Ce recuit est réalisé à une température supérieure à 1100°C sous un flux d'hydrogène, par exemple pendant une durée de quelques centaines de secondes. Il permet d'obtenir, dans la couche de silicium 42, une cavité enterrée 52 dans la zone active R et une cavité enterrée 54 dans la zone active G. Les surfaces supérieures des cavités 52 et 54 sont à des niveaux différents. Cette différence de niveau est liée à la différence de section des ouvertures 46 et 50. Pour que les ouvertures 46 et 50 se referment, selon le procédé décrit ci-dessus, le rapport entre le pas des ouvertures et le diamètre des ouvertures est choisi inférieur à un certain seuil qui sera aisément déterminé par l'homme de l'art pour du silicium monocristallin d'orientation et de dopage donnés. En jouant sur la profondeur, la section et/ou le pas des ouvertures, on obtient des cavités 52 et 54 adaptées dont les surfaces supérieures sont à des profondeurs désirées dans la couche 42. L'étape de la figure 2C peut provoquer un léger abaissement de la surface supérieure de la couche 42, au dessus des cavités 52 et 54. On pourra, si cela est souhaitable dans un mode de réalisation, aplanir la surface supérieure de la couche 42 par tout procédé de planarisation connu de l'homme de l'art, par exemple par un procédé de polissage mécano-chimique (CMP). La figure 2D illustre la structure obtenue après avoir formé, dans la zone active R, un puits 56 permettant un accès, depuis la surface de la couche de silicium 42, à la cavité 52 et, dans la zone active G, un puits 58 permettant, de la même façon, un accès à la cavité 54. Les puits 56 et 58 peuvent être formés par tout procédé de gravure connu, par exemple par une gravure par plasma. A l'étape suivante illustrée en figure 2E, on forme une couche de protection isolante 60 très mince contre les parois des cavités 52 et 54 et des puits 56 et 58. A titre d'exemple, la couche de protection 60 peut être en oxyde de silicium et être formée par oxydation thermique des parois des B8452 -06-GR1-589
9 cavités 52 et 54 et des puits 56 et 58. La couche 60 peut avoir une épaisseur inférieure à 20 nm, c'est-à-dire nettement inférieure au quart de la longueur d'onde de la lumière que la couche réfléchissante est susceptible de réfléchir. Ainsi, la couche 60 ne crée pas d'interférences et elle n'influe pas sur les phénomènes de réflexion. En plus de sa fonction d'isolation, la couche 60 a notamment pour objet d'éviter toute réaction entre le silicium de la couche 42 et le matériau formé par la suite dans les cavités 52 et 54. Un ou plusieurs matériaux for- tement réfléchissants, 62, sont ensuite déposés dans les cavités 52 et 54 et les puits 56 et 58, contre la couche 60. Par exemple, on pourra réaliser un dépôt d'un métal tel que du tungstène (W) par un procédé de dépôt de couches atomiques, appelé procédé ALD (de l'anglais Atomic Layer Deposition). Ce dépôt pourra être réalisé de façon à former une couche de tungstène de quelques dizaines de nanomètres d'épaisseur, ceci étant suffisant pour réfléchir des faisceaux lumineux couramment utilisés dans le domaine visible, ultraviolet et infrarouge. Le matériau réfléchissant pourra également être formé par un dépôt chimique en phase vapeur ("CVD", pour Chemical Vapor Deposition), si le matériau à déposer le permet. Les puits 56 et 58 étant également remplis de matériau réfléchissant, ils participent au regroupement des électrons vers les photodiodes. L'espace restant dans les cavités 52 et 54, après le dépôt du matériau réfléchissant, peut être rempli d'un matériau tel que du nitrure de silicium, par exemple par un dépôt chimique en phase vapeur (CVD). De façon générale, on pourra utiliser d'autres matériaux ou empilement de matériaux fortement réfléchissants à la longueur d'onde choisie. On pourra, par exemple, utiliser du tantale ou des empilements de matériaux à bas et haut indices de réfraction formant un miroir de Bragg. A l'étape suivante illustrée en figure 2F, les régions semiconductrices constitutives des photodiodes, des transistors MOS et éventuellement d'autres composants, sont formées dans la couche de silicium 42. Notamment, au dessus des cavités 52 et B8452 - 06-GR1-589
10 54, on forme des photodiodes 70 constituées par exemple d'une région dopée de type N et, au-dessus de cette région, d'une région mince fortement dopée de type P. On forme également des transistors de transfert 72 dont les sources correspondent aux zones dopées de type N des photodiodes 70 et dont les drains sont des régions 84 fortement dopées de type N. Comme cela a été décrit en relation avec la figure 1, des contacts sont pris sur les grilles des transistors 72 et sur leurs drains 84. Des régions profondes 76, fortement dopées de type P (P+), sont formées autour des puits 56 et 58. Des techniques de formation de ces éléments sont bien connues de l'hottutte de l'art. Des filtres colorés adaptés (non représentés) peuvent ensuite être formés au-dessus de chaque photodiode. Ainsi, on obtient une structure similaire à celle de 15 la figure 1. De façon avantageuse, les cavités réfléchissantes peu-vent être utilisées pour former le masque nécessaire à la réalisation des zones dopées des photodiodes 70. Pour cela, une résine est déposée sur la structure. Elle est ensuite insolée. 20 Lors de l'insolation, les rayons d'insolation pénètrent dans la couche 42 et se réfléchissent sur les couches réfléchissantes, ce qui insole une seconde fois la résine placée au- dessus des couches réfléchissantes. Des techniques de gravure (photolithographie par réflexion) connues permettent de graver uniquement 25 la résine qui a été insolée deux fois. On obtient ainsi un masque auto-aligné sur les cavités réfléchissantes. Ceci permet de former les zones d'implantation des photodiodes au-dessus des cavités réfléchissantes avec un alignement précis. Les figures 3A et 3C illustrent des étapes d'une 30 variante du procédé des figures 2A et 2C-2D, la figure 3B étant une vue de dessus de la structure de la figure 3A. Comme l'illustrent les figures 3A et 3B, on part d'un substrat de silicium 40 fortement dopé de type P sur lequel est formée une couche de silicium 42 faiblement dopée de type P. 35 Dans la région R est formée une matrice 80 d'ouvertures 82. Sur B8452 - 06-GR1- 589
11 un côté de cette matrice est formée une tranchée 84, de même profondeur que les ouvertures 82. Dans la région G est formée une matrice 86 d'ouvertures 88. Sur le côté de la matrice 86 est formée une tranchée 90 de même profondeur que les ouvertures 88.
Les ouvertures 82 ont des sections plus petites que les ouvertures 88. Les tranchées 84 et 90 peuvent avoir des dimensions similaires. Les ouvertures 82 et 88, ainsi que les tranchées 84 et 90, peuvent être formées lors d'une même étape de gravure, par exemple une gravure par plasma.
A l'étape illustrée en figure 3C, on a réalisé un recuit, à une température supérieure à 1100°C, de la structure des figures 3A et 3B. Lors de ce recuit, contrairement aux ouvertures 82 et 88, les tranchées 84 et 90, si leur largeur est suffisante, ne se referment pas. On obtient ainsi directement la structure de la figure 2D, c'est-à-dire une structure comprenant une cavité enterrée 92 dans la zone active R, une cavité enterrée 96 dans la zone active G, un puits 96 qui accède à la cavité 92 et un puits 98 qui accède à la cavité 94. Les étapes suivantes peuvent alors être les mêmes que celles décrites en relation avec les figures 2E et 2F. Cette variante présente l'avantage de former la structure de la figure 1 avec un nombre d'étapes réduit. A titre d'exemple de valeurs numériques pour le pro-cédé des figures 2A à 2F, on peut choisir les valeurs suivantes : diamètre des ouvertures 46 = 0,35 }gym ; profondeur des ouvertures 46 = 3 }gym ; pas entre les ouvertures 46 = 0,7 }gym ; diamètre des ouvertures 50 = 0,5 }gym ; profondeur des ouvertures 50 = 3 }gym ; pas entre les ouvertures 50 = 0,7 }gym. En choisissant ces valeurs, on obtient une cavité 52 dont la surface supérieure est située à 1,2 }gym de la surface de la couche de silicium 42 et dont l'épaisseur est d'environ 0,4 }gym. La cavité 54, quant à elle, a sa surface supérieure 35 située à 0,8 }gym de la surface de la couche de silicium 42 et a 30 B8452 - 06-GR1-589
12 une épaisseur d'environ 1 pm. Pour obtenir des profondeurs adaptées aux rayons lumineux de couleur rouge et de couleur verte dans les zones actives R et G, une épitaxie de silicium peut être réalisée, après l'étape de la figure 2E, au-dessus de la couche de silicium 42 en protégeant, s'il y a lieu, la surface supérieure du matériau 62 affleurant en haut des puits 56, 58. De plus, l'épitaxie pourra être effectuée avec un dopage graduel pour créer un champ électrique et permettre une collecte des électrons encore améliorée. Ici, on pourra effectuer cette épitaxie pour obtenir une épaisseur supplémentaire de silicium de 300 nm. Ainsi, la surface supérieure de la cavité 52 est située à 1,5 pm de la surface supérieure de la couche de silicium 42, et la surface supérieure de la cavité 54 est située à 1,1 pm de la surface supérieure de la couche de silicium 42.
A titre de variante, plutôt que de conserver un pas constant entre les différentes ouvertures et de choisir des sections différentes pour les ouvertures 46 et 50, on pourra choisir de former des ouvertures de sections égales dans les deux zones actives et de fixer le pas des ouvertures 46 dif- férent du pas des ouvertures 50. On a décrit une partie d'un capteur d'images comprenant deux zones actives. Le capteur d'images pourra également inclure, de façon classique, une troisième zone active destinée à détecter des rayons lumineux de couleur bleue. Une troisième couche réfléchissante pourra être placée sous cette troisième zone active pour améliorer la collecte des électrons issus de rayons lumineux de couleur bleue. Il faut cependant noter que cette troisième couche réfléchissante a moins d'intérêt que celles formées dans les autres zones actives puisque les photons issus de rayons lumineux de couleur bleue pénètrent relativement peu dans le silicium. La surface supérieure de la troisième surface réfléchissante, si elle est prévue, sera plus proche de la surface supérieure du silicium que les surfaces supérieures des autres couches réfléchissantes.
B8452 - 06-GR1-589
13 Les ouvertures 46 et 50 ont été décrites comme ayant des sections circulaires. A tire de variante, ces ouvertures pourront avoir toute section adaptée. De plus, les couches réfléchissantes enterrées pourront être formées sur une surface plus importante que celle décrite ici, par exemple sur la surface entière des zones actives. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, l'hottutte de l'art pourra imaginer d'autres composants semiconducteurs formés dans des zones actives sous lesquelles sont formées des couches réfléchissantes.
Claims (10)
1. Structure semiconductrice comprenant une première zone active (R) sous laquelle est enterrée une première couche réfléchissante (32) et au moins une deuxième zone active (G) sous laquelle est enterrée une deuxième couche réfléchissante (34), caractérisée en ce que la surface supérieure de la deuxième couche réfléchissante est plus proche de la surface supérieure de la structure que la surface supérieure de la première couche réfléchissante.
2. Structure semiconductrice selon la revendication 1, 10 dans laquelle les première et deuxième couches réfléchissantes (32, 34) sont en tungstène.
3. Structure semiconductrice selon la revendication 1 ou 2, comprenant en outre une troisième zone active sous laquelle est enterrée une troisième couche réfléchissante, la surface 15 supérieure de la troisième couche réfléchissante étant plus proche de la surface supérieure de la structure que la surface supérieure de la deuxième couche réfléchissante.
4. Procédé de réalisation d'au moins deux miroirs enterrés à des profondeurs différentes dans du silicium, compre-20 nant les étapes suivantes : former une première matrice régulière (44) d'ouvertures (46) et une deuxième matrice régulière (48) d'ouvertures (50), respectivement dans une première (R) et dans une deuxième (G) région du silicium (42), le rapport entre la section des 25 ouvertures et le pas des ouvertures de la première matrice d'ouvertures étant plus faible que celui de la deuxième matrice d'ouvertures ; réaliser un recuit de la structure d'où il résulte qu'il se forme, dans le silicium, une première cavité (52) et 30 une deuxième cavité (54) dont les surfaces supérieures sont à des niveaux différents ; former une couche isolante (60) mince sur chacune des parois des première et deuxième cavités ; etB8452 - 06-GR1-589 15 former une couche réfléchissante (62) contre la couche isolante mince dans les première et deuxième cavités.
5. Procédé selon la revendication 4, dans lequel le recuit de la structure est réalisé sous hydrogène et à une 5 température supérieure à 1100°C.
6. Procédé selon la revendication 4 ou 5, dans lequel une première tranchée (84) est formée à côté de la première matrice (44) et une deuxième tranchée (90) est formée à côté de la deuxième matrice (46), en même temps que les première et 10 deuxième matrices d'ouvertures.
7. Procédé selon l'une quelconque des revendications 4 à 6, dans lequel la couche réfléchissante (62) est formée par un procédé de dépôt de couches atomiques.
8. Procédé selon l'une quelconque des revendications 4 15 à 7, comprenant en outre une étape de dépôt épitaxial d'une couche de silicium.
9. Procédé selon l'une quelconque des revendications 6 à 8, dans lequel les première (44) et deuxième (46) matrices d'ouvertures, ainsi que les première (84) et deuxième (90) tranchées, 20 ont des profondeurs égales et sont formées par gravure par plasma.
10. Procédé selon l'une quelconque des revendications 4 à 9, dans lequel la couche réfléchissante (62) est en tungstène.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0851494A FR2928490B1 (fr) | 2008-03-07 | 2008-03-07 | Circuit integre comprenant des miroirs enterres a des profondeurs differentes |
| US12/398,872 US7902621B2 (en) | 2008-03-07 | 2009-03-05 | Integrated circuit comprising mirrors buried at different depths |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0851494A FR2928490B1 (fr) | 2008-03-07 | 2008-03-07 | Circuit integre comprenant des miroirs enterres a des profondeurs differentes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2928490A1 true FR2928490A1 (fr) | 2009-09-11 |
| FR2928490B1 FR2928490B1 (fr) | 2011-04-15 |
Family
ID=39773127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0851494A Expired - Fee Related FR2928490B1 (fr) | 2008-03-07 | 2008-03-07 | Circuit integre comprenant des miroirs enterres a des profondeurs differentes |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7902621B2 (fr) |
| FR (1) | FR2928490B1 (fr) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9097845B2 (en) * | 2011-11-02 | 2015-08-04 | Samsung Electronics Co., Ltd. | Optoelectronic chips including coupler region and methods of manufacturing the same |
| US8995799B2 (en) * | 2011-11-02 | 2015-03-31 | Samsung Electronics Co., Ltd. | Optoelectronic chips including coupler region and methods of manufacturing the same |
| FR3083644B1 (fr) * | 2018-07-09 | 2021-05-14 | St Microelectronics Crolles 2 Sas | Capteur d'images |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050035381A1 (en) * | 2003-08-13 | 2005-02-17 | Holm Paige M. | Vertically integrated photosensor for CMOS imagers |
| US20050233493A1 (en) * | 2002-12-09 | 2005-10-20 | Augusto Carlos J | CMOS image sensor |
| US20070063299A1 (en) * | 2005-09-22 | 2007-03-22 | Dongbu Electronics Co., Ltd. | CMOS image sensor and method of manufacturing the same |
| US20070114627A1 (en) * | 2005-11-22 | 2007-05-24 | Stmicroelectronics S.A. | Photodetector with an improved resolution |
| US20070152250A1 (en) * | 2005-12-29 | 2007-07-05 | Magnachip Semiconductor, Ltd. | CMOS image sensor with backside illumination and method for manufacturing the same |
| US20080036022A1 (en) * | 2006-08-11 | 2008-02-14 | Sung-Ho Hwang | Image sensor and method of manufacturing the same |
| WO2008017490A2 (fr) * | 2006-08-09 | 2008-02-14 | Opsolution Nanophotonics Gmbh | Filtre optique et procédé de fabrication de celui-ci, ainsi que dispositif d'étude de rayonnement électromagnétique |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3630999B2 (ja) | 1998-08-19 | 2005-03-23 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP4350337B2 (ja) | 2001-04-27 | 2009-10-21 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
| US7755122B2 (en) * | 2005-08-29 | 2010-07-13 | United Microelectronics Corp. | Complementary metal oxide semiconductor image sensor |
| US7638852B2 (en) * | 2006-05-09 | 2009-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making wafer structure for backside illuminated color image sensor |
-
2008
- 2008-03-07 FR FR0851494A patent/FR2928490B1/fr not_active Expired - Fee Related
-
2009
- 2009-03-05 US US12/398,872 patent/US7902621B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050233493A1 (en) * | 2002-12-09 | 2005-10-20 | Augusto Carlos J | CMOS image sensor |
| US20050035381A1 (en) * | 2003-08-13 | 2005-02-17 | Holm Paige M. | Vertically integrated photosensor for CMOS imagers |
| US20070063299A1 (en) * | 2005-09-22 | 2007-03-22 | Dongbu Electronics Co., Ltd. | CMOS image sensor and method of manufacturing the same |
| US20070114627A1 (en) * | 2005-11-22 | 2007-05-24 | Stmicroelectronics S.A. | Photodetector with an improved resolution |
| US20070152250A1 (en) * | 2005-12-29 | 2007-07-05 | Magnachip Semiconductor, Ltd. | CMOS image sensor with backside illumination and method for manufacturing the same |
| WO2008017490A2 (fr) * | 2006-08-09 | 2008-02-14 | Opsolution Nanophotonics Gmbh | Filtre optique et procédé de fabrication de celui-ci, ainsi que dispositif d'étude de rayonnement électromagnétique |
| US20080036022A1 (en) * | 2006-08-11 | 2008-02-14 | Sung-Ho Hwang | Image sensor and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US7902621B2 (en) | 2011-03-08 |
| US20090256224A1 (en) | 2009-10-15 |
| FR2928490B1 (fr) | 2011-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2306520A1 (fr) | Capteur d'image face arrière | |
| FR2930676A1 (fr) | Capteur d'image de tres faibles dimensions | |
| EP2320463A1 (fr) | Procédé de formation d'un capteur d'images éclairé par la face arrière | |
| EP1626442B1 (fr) | Capteur d'image | |
| EP3016141A1 (fr) | Capteur d'image à électrodes verticales | |
| FR3083646A1 (fr) | Capteur d'images | |
| EP1722421A2 (fr) | Photodiode intégrée de type à substrat flottant | |
| EP2317306A1 (fr) | Détecteur de matière biologique ou chimique et matrice de détecteurs correspondante | |
| EP3660930A1 (fr) | Procédé de fabrication d'une matrice de photodiodes à base de germanium et à faible courant d'obscurité | |
| FR2974237A1 (fr) | Capteur d'images a eclairement par la face arriere muni d'une electrode transparente | |
| FR3030113A1 (fr) | Capteur d'image eclaire et connecte par sa face arriere | |
| FR3043495A1 (fr) | Capteur d'images a obturation globale | |
| FR3098988A1 (fr) | Capteur d'image | |
| EP2432033B1 (fr) | Détecteur bispectral multicouche à photodiodes | |
| WO2016142588A1 (fr) | Laser germanium sur silicium en technologie cmos | |
| FR2928490A1 (fr) | Circuit integre comprenant des miroirs enterres a des profondeurs differentes | |
| FR2918795A1 (fr) | Capteur d'images a sensibilite amelioree. | |
| EP2669939A1 (fr) | Procédé de fabrication d'un circuit intégré ayant des tranchées d'isolation avec des profondeurs distinctes | |
| FR3040538A1 (fr) | Transistor mos et son procede de fabrication | |
| FR3123151A1 (fr) | Procédé de fabrication d'un dispositif optoélectronique | |
| FR2974240A1 (fr) | Capteur eclaire par la face arriere a isolement par jonction | |
| FR3057395A1 (fr) | Capteur d'image a eclairement par la face arriere | |
| WO2005067054A1 (fr) | Procede de fabrication de puces electroniques en silicium aminci | |
| US20230131505A1 (en) | Photodetectors with a deep trench isolation region that includes a bragg mirror | |
| EP2325873A1 (fr) | Procédé de fabrication d'une membrane suspendue et transistor MOS à double grille |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20141128 |